(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2006-216918 (P2006-216918A)

(43) 公開日 平成18年8月17日 (2006.8.17)

(51) Int.Cl.			FΙ			テーマコード (参考)
HO1L	29/78	(2006.01)	HO1L	29/78	652K	5 F O 5 8
HO1L	29/12	(2006.01)	HO1L	29/78	652T	
HO1L	21/318	(2006.01)	HO1L	21/318	М	
H O 1L	21/336	(2006.01)	HO1L	29/78	658F	

審査請求 未請求 請求項の数 7 OL (全 15 頁)

(21) 出願番号 (22) 出願日	特願2005-31093 (P2005-31093) 平成17年2月7日 (2005-2-7)	(71) 出願人	504132272 国立大学法人京都大学
	т жат. т 2)1 т Ц (2000.2.1)		京都府京都市左京区吉田本町36番地1
		(74)代理人	110000338
			特許業務法人原謙三国際特許事務所
		(72)発明者	木本 恒暢
			京都府京都市西京区京都大学桂 国立大学
			法人京都大学大学院工学研究科内
		(72)発明者	須田淳
			京都府京都市西京区京都大学桂 国立大学
			法人京都大学大学院工学研究科内
		(72)発明者	河野 広明
			京都府京都市西京区京都大学桂 国立大学
			法人京都大学大学院工学研究科内
		Fターム (参	考) 5F058 BB01 BC02 BC12 BF02 BF29
			BF56 BF62 BF64 BJ01

(54) 【発明の名称】半導体素子の製造方法

(57)【要約】

【課題】 チャネル移動度が高い半導体素子およびその 製造方法を提供する。

【解決手段】 SiCからなる半導体基板上に酸化膜が 形成された半導体素子の製造方法において、上記SiC を酸化させない条件で、SiO₂からなる酸化膜を、上 記半導体基板上に形成する酸化膜形成工程と、上記酸化 膜と上記半導体基板との界面のSiCを酸窒化させるこ とにより、酸窒化膜を形成する酸窒化膜形成工程とを含 む製造方法である。

【選択図】 図1



【特許請求の範囲】

【請求項1】

S i C からなる半導体基板上に酸化膜が形成された半導体素子の製造方法において、 上記 S i C を酸化させない条件で、上記半導体基板上に S i O 2 を形成することにより 、当該 S i O 2 からなる酸化膜を形成する酸化膜形成工程と、

上記酸化膜と上記半導体基板との界面のSiCを酸窒化させることにより、酸窒化膜を 形成する酸窒化膜形成工程とを含むことを特徴とする半導体素子の製造方法。

【請求項2】

上記酸化膜形成工程は、CVD法により、上記酸化膜を形成することを特徴とする請求 項1記載の半導体素子の製造方法。

【請求項3】

上記酸化膜形成工程は、上記半導体基板上にSiを堆積することによりSi膜を形成する薄膜形成工程と、

上記Si 膜を酸素を含むガス雰囲気下で熱処理することにより、上記Si O₂からなる酸化膜を形成する熱処理工程とを含むことを特徴とする請求項1 記載の半導体素子の製造方法。

【請求項4】

上記酸窒化膜形成工程は、N₂OまたはNO雰囲気下で熱処理することを特徴とする請 求項1記載の半導体素子の製造方法。

【請求項5】

上記酸窒化膜形成工程では、厚さ1 n m 以上1 0 n m 以下の酸窒化膜を形成することを 特徴とする請求項1記載の半導体素子の製造方法。

【請求項6】

上記酸窒化膜形成工程では、厚さ1 n m 以上 6 n m 以下の酸窒化膜を形成することを特 徴とする請求項1記載の半導体素子の製造方法。

【請求項7】

SiCからなる半導体基板上に酸化膜が形成された半導体素子の製造方法において、

上記 S i C を酸化させない条件で、上記半導体基板上に S i O 2 を形成することにより、当該 S i O 2 からなる酸化膜を形成する酸化膜形成工程と、

N₂ O ま た は N O 雰 囲 気 下 で 酸 化 膜 が 積 層 さ れ た 半 導 体 基 板 を 熱 処 理 す る 熱 処 理 工 程 と 30 を 含 む こ と を 特 徴 と す る 半 導 体 素 子 の 製 造 方 法 。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、MOS型トランジスタのチャネル移動度が高い半導体素子およびその製造方法に関するものであり、より詳細には半導体基板としてSiCを用いた半導体素子および その製造方法に関するものである。

【背景技術】

[0002]

炭化珪素(SiC)は、高電力、高周波、高温デバイス応用に有望な半導体材料である 40 。そして、既存の半導体材料では達成できない上記SiCを用いた高性能トランジスタの 実現が期待されているが、SiCを半導体基板として半導体素子を製造した場合、酸化膜 とSiCとの界面に高密度の欠陥が存在し、この部分の抵抗成分がデバイス性能を大幅に 低下させることが知られている。

[0003]

具体的には、SiCのMOS型トランジスタを作製するとき、従来ではO2などのガス 雰囲気中でSiCを酸化することにより厚い酸化膜を形成している。しかし、この方法で 形成したMOS型トランジスタは、酸化膜とSiCとの界面に多数の欠陥が発生してしま う。そして、この欠陥によって電子の走行が著しく妨げられ、トランジスタの性能指標で あるチャネル移動度が5~20cm²/Vsに留まっている。

50

20

[0004]

そこで、チャネル移動度を向上させるために、例えば、半導体基板であるSiC上に、 ゲート絶縁膜を形成した後、H₂ Oで熱処理を施したり(特許文献1参照)、温度の異な る2段階の酸化工程を行ったり(特許文献2参照)することが提案されている。 【特許文献1】特開2003-86792公報(公開日;2003年3月20日) 【特許文献2】特開2002-222945公報(公開日;2002年8月9日) 【発明の開示】

(3)

【発明が解決しようとする課題】

[0005]

しかしながら、上記従来の構成では、実際に半導体素子として使用できるレベルのチャ 10 ネル移動度は得られていない。

[0006]

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、チャネル移動度が 高い半導体素子およびその製造方法を提供することにある。

【課題を解決するための手段】

【 0 0 0 7 】

本発明者らは、これらの問題点を解決すべく、半導体素子およびその製造方法について 鋭意検討した。その結果、チャネル移動度の高速化を阻害する要因の一つとして、従来の 方法では、SiCと酸化膜であるSiO₂との界面に「界面遷移層」が生じることを見出 した。

具体的には、例えばMOSデバイス(MOSFET(Metal Oxide Semiconductor Field Effect Transistor)など)等の半導体素子を作製する場合、SiCである半導体基板の表面に酸化膜であるSiO₂ 膜を形成することが必須である。そして、従来では、上記SiCを熱酸化させることにより上記SiO₂ 膜を形成している。しかしながら、SiCを熱酸化させてSiO₂ 膜を形成する従来の方法では、SiO₂ とSiCとの界面に多量の欠陥が発生し、この領域を走行する電子の速度が著しく遅くなってしまい、例えば、抵抗が増大する等のデバイス性能が低下してしまう。本発明者らは、例えば、O₂、H₂O、N₂O等の雰囲気下でSiCを加熱、酸化することによってSiC表面にSiO₂を形成すると、SiO₂とSiCとの界面に、上記問題の原因となるSiC_xO_yで表される厚い「界面遷移層(SiO₂でもSiCでもない中間層)」が形成されることを見出した

[0009]

そして、本発明者らは、さらに鋭意検討した結果、上記SiO₂ とSiCとの界面に生じる界面遷移層を無くすとともに、SiO₂ とSiCとの界面に、界面遷移層とは異なる別の層を形成することにより、従来と比べて、著しくチャネル移動度を向上させることができることを見出し、本発明を完成するに至った。

[0010]

すなわち、本発明に係る半導体素子の製造方法は、上記課題を解決するために、SiC からなる半導体基板上に酸化膜が形成された半導体素子の製造方法において、上記SiC を酸化させない条件で、上記半導体基板上にSiO2を形成することにより、当該SiO 2からなる酸化膜を形成する酸化膜形成工程と、上記酸化膜と上記半導体基板との界面の SiCを酸窒化させることにより、酸窒化膜を形成する酸窒化膜形成工程とを含むことを 特徴としている。

[0011]

上記の方法では、半導体基板であるSiC上に、当該SiCを酸化させたものではない SiO₂からなる酸化膜を形成し、その後で、SiCとSiO₂との界面に存在するSi Cを酸窒化させたSiCの酸窒化膜を形成している。これにより、従来のようにSiCを 酸化させた際に生じるSiC_× O_ッで表される界面遷移層を生じさせることがない。従っ て、上記界面遷移層が生じることによるチャネル移動度の減少を防止することができる。 20

そして、さらに、SiCとSiO2との界面にSiCの酸窒化膜を形成するので、よりー 層チャネル移動度を向上させることができる。

【 0 0 1 2 】

また、本発明に係る半導体素子の製造方法は、上記酸化膜形成工程が、CVD(気相化 学堆積法)により、上記酸化膜を形成する方法であることがより好ましい。 【0013】

また、本発明に係る半導体素子の製造方法は、上記SiC上に堆積したSi膜を酸素を 含むガス雰囲気下で熱処理することにより、上記SiO₂からなる酸化膜を形成する熱処 理工程とを含むことがより好ましい。

[0014]

10

上記の構成とすることで、より確実にSiCを酸化させることなくSiO2からなる酸 化膜を形成することができる。

【0015】

また、本発明に係る半導体素子の製造方法は、上記酸窒化膜形成工程が、N₂Oまたは NO雰囲気下で熱処理することがより好ましい。

[0016]

上記の構成とすることで、SiCとSiO2との界面に存在するSiCを確実に酸窒化 することができる。

【0017】

また、本発明に係る半導体素子の製造方法は、上記酸窒化膜形成工程では、厚さ1 nm 20 以上10 nm以下、より好ましくは1 nm以上6 nm以下の酸窒化膜を形成することがよ り好ましい。上記酸窒化膜の膜厚が、1 nmよりも薄い場合には、SiO2 膜/SiC界 面に発生する欠陥の影響を強く受けることになり、チャネル移動度が低くなる虞がある。 一方、上記酸窒化膜の膜厚が、10 nmよりも厚い場合には、この酸窒化膜形成時に、や はり上記界面遷移層が形成され、チャネル移動度が低くなる虞がある。従って、上記酸窒 化膜を上記範囲内となるように形成することで、チャネル移動度をより一層向上させるこ とができる。

[0018]

また、本発明に係る半導体素子の製造方法は、SiCからなる半導体基板上に酸化膜が 形成された半導体素子の製造方法において、上記SiCを酸化させない条件で、上記半導 30 体基板上にSiO2を形成することにより、当該SiO2からなる酸化膜を形成する酸化 膜形成工程と、N2OまたはNO雰囲気下で酸化膜が積層された半導体基板を熱処理する 熱処理工程とを含む方法であってもよい。

[0019]

また、本発明に係る半導体素子は、上記製造方法によって得られたものである。これに より、チャネル移動度がより一層向上した半導体素子を提供することができる。 【発明の効果】

[0020]

本発明に係る半導体素子の製造方法は、上記酸化膜形成工程は、上記半導体基板上にS iO2を形成することによりSiO2からなる酸化膜を形成する工程、あるいは上記半導 40 体基板上にSiを堆積することによりSi膜を形成する薄膜形成工程と、上記Si膜を酸 素を含むガス雰囲気下で熱処理することにより、上記SiO2からなる酸化膜を形成する 熱処理工程とを含むので、チャネル移動度がより一層向上した半導体素子を提供すること ができる。

【発明を実施するための最良の形態】

[0021]

本発明の実施の一形態について説明すれば、以下の通りである。本実施の形態にかかる 半導体素子の製造方法は、半導体基板であるSiC上に、当該SiCを熱酸化させない条 件でSiO₂からなる酸化膜を形成(酸化膜形成工程)した後で、SiCとSiO₂との 界面に存在するSiCを酸窒化させたSiCの酸窒化膜(SiO_xN_y)を形成(酸窒化

膜形成工程)する方法である。これについて説明する。

【 0 0 2 2 】 (酸化膜形成工程)

以下に、SiC上にSiO₂ 膜を形成する酸化膜形成工程について説明する。本実施の 形態では、SiCをO₂、H₂O、N₂O、NOなどの雰囲気ガス中で高温(通常100 0~1200)に加熱することにより形成されるSiO₂ 膜とは、異なる方法で形成さ れたSiO₂ 膜を上記SiC上またはSiC表面に形成している。 【0023】

具体的な形成方法としては、例えば、(A)上記SiCが熱酸化されない条件でCVD を行うことにより、SiC上にSiO₂ 膜を堆積させる方法、(B)SiC上にSi膜を 形成した後、当該Siを上記SiCが熱酸化されない条件で酸化させることにより、Si O₂ 膜を形成する方法が挙げられる。なお、これらの方法について以下に詳述するが、具 体的なSiO₂ 膜の形成方法については、上記に限定されるものではなく、SiCを熱酸 化してSiO₂ 膜を得る方法以外の方法で、SiO₂ 膜を形成する方法であればよい。 【0024】

ここで、上記(A)SiC上にCVD法によって、SiO₂ 膜を堆積させる方法について説明する。上記CVD法としては、例えば、熱CVD、および、プラズマCVD等が挙 げられる。なお、これらCVDを用いて、SiCにSiO₂ 膜を堆積させる場合、上記S iCが熱酸化されない条件で当該CVDを行う。

[0025]

具体的には、熱CVDにより、上記SiCにSiO₂ 膜を堆積(形成)する場合の操作 条件としては、例えば、SiH₄ 流量:2sccm、N₂ O流量:250sccm、N₂ 流量:1000sccm、圧力:2660Pa、基板温度:600 等の条件であればよ い。なお、堆積時間については、堆積させるSiO₂ 膜の膜厚によって適宜設定すればよ く、例えば、3分程度でよい。

[0026]

また、プラズマCVDにより、上記SiCにSiO₂ 膜を堆積する場合の操作条件としては、SiH₄ 流量:3 s c c m、N₂ O 流量:2 0 0 s c c m、N₂ 流量:2 0 0 s c c m、N₂ 流量:2 0 0 s c c m、L力:5 0 P a、高周波電力:1 2 0 W、基板温度:4 5 0 等の条件であればよい。なお、堆積時間(処理時間)については、堆積させるSiO₂ 膜の膜厚によって適宜設定すればよく、例えば、2 分程度でよい。 【0027】

30

10

20

そして、上記条件で熱CVD、プラズマCVDを行った場合には、SiCを熱酸化する ことなく、当該SiC上にSiO₂膜を形成することができる。

【0028】

次に、上記(B)SiC上にSi膜を形成した後、当該Siを上記SiCが熱酸化され ない条件で酸化させることによりSiO₂膜を形成する方法について説明する。 【0029】

SiC上にSi膜を堆積させる方法としては、例えば、熱CVDを用いて堆積させる方 法が挙げられる。なお、上記以外の方法を用いて、SiC上にSi膜を堆積させてもよい 40 が、熱CVDを用いる場合であっても、他の方法であっても、上記SiCが熱酸化されな い条件でSi膜を堆積させる必要がある。

【 0 0 3 0 】

具体的には、熱CVDによってSi膜を堆積する場合には、例えば、SiH₄流量:3 sccm、H₂流量:2000sccm、圧力:10640Pa、基板温度:700 の 条件で行えばよい。なお、堆積時間(処理時間)については、堆積させるSi膜の膜厚に よって適宜設定すればよく、例えば、4分程度でよい。

【0031】

次に、 堆積した S i 膜を例えばドライ O 2 雰囲気で熱処理することにより、 S i が熱酸 化された S i O 2 膜を形成することができる。 換言すると、 S i C 上に堆積した S i 膜を 50 酸化させてSiO₂膜にする。具体的には、O₂流量:1000sccm、温度800 程度で、2時間反応させることにより、Siが熱酸化されたSiO₂膜を形成することが できる。そして、SiCを熱酸化させることなく、当該SiC上に堆積させたSiを熱酸 化させることにより、高品質な(欠陥の少ない)SiO₂/SiC界面を形成することが できる。上記の堆積したSi膜を酸化する雰囲気として、ウェットO₂、N₂Oなどであ ってもよい。

(6)

[0032]

このように、SiCを酸化させることなく、当該SiC上にSiO2 膜を形成させることにより、SiCを酸化させてSiO2 膜を得る従来の方法のように厚い界面遷移層が生成されることがない。

【 0 0 3 3 】

ここで、上記(A)、(B)の方法が、SiCを熱酸化させない理由について説明する 。SiCは結晶面によって熱酸化の速度および熱酸化が起こる温度が異なる。最もよく用 いられる(0001)面では、約900 以上の温度で熱酸化が始まることになる。また 、(000-1)面、(11-20)面は酸化が進行しやすく、850 程度から酸化さ れることになる。従って、上記SiCを熱酸化して、SiO2 膜を形成するには、上記以 上の温度が必要となる。実際には、900 では形成速度が遅すぎるので、実用上成膜速 度の関係から、デバイス作製に必要な厚さ(40~80nm程度)のSiO2 膜(酸化膜)を形成するために、通常は1100~1200 の高温が用いられる。

【0034】

ところが、上記(A)、(B)の方法では、上記SiCが熱酸化する温度よりも低い温度で、SiO2膜の堆積を行っているために、SiCを熱酸化させることなく、SiO2 膜を堆積することができる。なお、結晶学では数字の上に - を付けることが慣例であるが 、本実施の形態では負の表示としている。

【 0 0 3 5 】

上記酸化膜形成工程において、上記半導体基板であるSiCの上に堆積させるSiО₂ 膜の膜厚としては、使用する用途や条件等によって変わるが、例えば、電力用デバイス応 用の場合は40~80nm程度のSiO₂ 膜厚、高周波用デバイス応用の場合は5~40 nm程度のSiO₂ 膜厚がより好ましい。

【0036】

(酸窒化膜形成工程)

次に、 S i C の上に S i O ₂ 膜を形成した後、当該 S i C を酸窒化させて S i C と S i O ₂ 膜との界面に S i C の酸窒化膜を形成する酸窒化膜形成工程について説明する。 【 0 0 3 7 】

SiCの酸窒化膜を形成するには、例えば、N₂OまたはNO雰囲気下で熱処理を行え ばよい。

【 0 0 3 8 】

具体的には、N₂ O流量:1000sccm、N₂ 流量:10000sccm、圧力:1気 圧、温度:1300 の条件下で、例えば、3時間熱処理を行えばよい。あるいは、N₂ O流量:1000sccm、圧力:1気圧、温度:1300 の条件下で、例えば、2時 間の熱処理でもよい。なお、最適な酸窒化条件は、SiC上に形成されているSiO₂ 膜 の厚さによって変わる。すなわち、SiC上に形成されているSiO₂ 膜が薄い場合には 、比較的短時間の酸窒化処理が望ましく、SiC上に形成されているSiO₂ 膜が厚い場 合には、最適な酸窒化処理時間が相対的に長くなる。この理由は、後述のように、酸窒化 処理によって形成される酸窒化膜の膜厚と深く関連している。また、上記の説明では、N 2 Oを用いた場合における条件を示しているが、NOの場合も上記と同様である。 【0039】

そして、この酸窒化膜形成工程において、形成する酸窒化膜の膜厚としては、少しでも存在していればよいが、1~10mmの範囲内がより好ましく、1~6mmの範囲内がさらに好ましく、2~5mmの範囲内が特に好ましい。上記酸窒化膜の膜厚が、1mmより

10

20

も薄い場合には、SiO₂ 膜 / SiC界面に発生する欠陥の影響を強く受けることになり、実効チャネル移動度が低くなる虞がある。一方、上記酸窒化膜の膜厚が、10nmよりも厚い場合には、この酸窒化膜形成時に、やはり上記界面遷移層が形成され、チャネル移動度が低くなる虞がある。

[0040]

(半導体素子)

そして、上記の酸化膜形成工程と酸窒化膜形成工程とを行うことにより、SiCからなる半導体基板に酸化膜が形成された半導体素子を製造することができる。 【0041】

具体的には、上記酸化膜形成工程の上記(A)の方法を用いて絶縁膜を形成する場合、 10 例えば、図1に示すように、半導体基板であるSiC上にCVDによってSiO2膜を堆 積した後、SiCとSiO2との界面に存在しているSiCを酸窒化することにより酸窒 化膜を形成している。

【0042】

また、上記酸化膜形成工程の上記(B)の方法を用いて絶縁膜を形成する場合、例えば、図2に示すように、半導体基板であるSiC上にCVDによってSi膜を形成した後、SiCが熱酸化されない条件にてSi堆積膜を熱酸化させることにより、SiC上にSiO2 膜を積層している。そして、その後で、SiCとSiO2 との界面に存在しているSiCを酸窒化することにより酸窒化膜を形成している。

【0043】

このように、半導体素子を製造することで、上記酸窒化膜は、大気と接することなく形 成される。これにより、上記酸窒化膜が、大気と接することにより、生じる欠陥を防止す ることができる。

【0044】

そして、本実施の形態にかかる半導体素子は、半導体基板であるSiC上に当該SiC が酸窒化された酸窒化膜とSiO₂とが順に積層された構成であって、SiCと酸窒化膜 と、および、酸窒化膜とSiO₂とが直接、接している構成である。より具体的には、本 実施の形態にかかる半導体素子は、SiCが酸化されることにより発生するSiC_× O_ッ で表される界面遷移層(SiO₂でもSiCでもない中間層)を有していない。 【0045】

以上のように、本実施の形態にかかる半導体素子の製造方法は、SiCからなる半導体 基板上に酸化膜が形成された半導体素子の製造方法において、上記SiCを酸化させない 条件で、SiO2からなる酸化膜を、上記半導体基板上に形成する酸化膜形成工程と、上 記酸化膜と上記半導体基板との界面のSiCを酸窒化させることにより、酸窒化膜を形成 する酸窒化膜形成工程とを含む方法である。

[0046]

上記の方法では、半導体基板であるSiC上に、当該SiCを酸化させたものではない SiO₂からなる酸化膜を堆積し、SiCとSiO₂との界面に存在するSiCを酸窒化 させたSiCの酸窒化膜を形成している。これにより、SiCを酸化させた際に生じるS iC_× O_y で表される界面遷移層を生じさせることがない。これにより、上記界面遷移層 が生じることによるチャネル移動度の減少を防止することができる。そして、さらに、S iCとSiO₂との界面にSiCの酸窒化膜を形成するので、より一層チャネル移動度を 向上させることができる。

【0047】

また、本実施の形態にかかる半導体素子の製造方法は、上記酸化膜形成工程が、(A) CVD法によりSiO2からなる酸化膜を上記半導体基板上に堆積する方法、または、(B)上記半導体基板上にSiからなるSi薄膜を堆積する薄膜形成工程と、上記Si薄膜 を酸素を含むガス雰囲気下で熱処理することにより、SiO2からなる酸化膜を形成する 熱処理工程とを含む方法であることがより好ましい。これにより、より確実にSiCを酸 化させることなくSiO2からなる酸化膜を形成することができる。 20

30

[0048]

また、本実施の形態にかかる半導体素子の製造方法は、上記酸窒化膜形成工程を、Nッ OまたはNO雰囲気下で熱処理する方法とすることで、SiCとSiO。との界面に存在 するSiCを確実に酸窒化することができる。

[0049]

また、本実施の形態にかかる半導体素子の製造方法は、上記酸窒化膜形成工程では、厚 さ1nm以上10nm以下、より好ましくは1nm以上6nm以下の酸窒化膜を形成する 方法がより好ましい。上記酸窒化膜の膜厚が、1nmよりも薄い場合には、SiOっ膜/ SiC界面に発生する欠陥の影響を強く受けることになり、チャネル移動度が低くなる虞 がある。一方、上記酸窒化膜の膜厚が、10nmよりも厚い場合には、この酸窒化膜形成 時に、やはり上記界面遷移層が形成され、チャネル移動度が低くなる虞がある。従って、 上記酸窒化膜を上記範囲内となるように形成することで、チャネル移動度をより一層向上 させることができる。

[0050]

また、本実施の形態にかかる半導体素子は、上記製造方法によって得られたものである ので、チャネル移動度がより一層向上した半導体素子を提供することができる。 [0051]

なお、上記界面遷移層(SiC、O、)が存在するか否かを確認する方法としては、例 えば、二次イオン質量分析(SIMS)およびX線光電子分光(XPS)の深さ分析等の 方法が挙げられる。具体的には、SIMSによってC、O、N、Si原子の深さ方向分布 20 を分析すれば、界面遷移層の存在の有無と厚さを決定できる。

30

40

10

[0052]

また、本実施の形態にかかる半導体素子の製造方法は、SiCからなる半導体基板上に 酸化膜が形成された半導体素子の製造方法において、上記半導体基板上に、上記SiCを 熱酸化して得られるSiO,以外の方法により、SiO,からなる酸化膜を形成する酸化 膜形成工程と、上記酸化膜と上記半導体基板との界面のSiCを酸窒化させることにより 、酸窒化膜を形成する酸窒化膜形成工程とを含む方法であってもよい。上記の構成によれ ば、半導体基板であるSiC上に、SiCを酸化させることなくSiO₂からなる酸化膜 を形成することで、SiCとSiO₂との界面に、当該SiCとSiO₂とは組成が異な る別の層(SiC、O、(×とyは任意の定数))が形成されることを防止できる。また 、酸窒化膜を形成することで、従来のようにSiCとSiO,との界面に生じる欠陥を防 止できるので、界面を急峻にすることができる。

[0053]

また、本発明にかかる半導体素子は、上記以外の方法によって製造してもよく、例えば 、 S i C 上に数 n m の 酸 窒 化 膜 を 形 成 し た 後 、 C V D 法 に よ っ て S i O 。 膜 を 堆 積 し 、 さ らにN,OまたはNOにより酸窒化を行うことにより製造してもよい。

【実施例】

[0054]

以下、実施例および比較例により、本発明をさらに詳細に説明するが、本発明はこれら により何ら限定されるものではない。

〔実施例1〕

本 実 施 例 で は 、 上 記 半 導 体 素 子 を 備 え た 半 導 体 装 置 で あ る 反 転 型 n チ ャ ネ ル M O S F E Tを作成して、実効チャネル移動度を評価した。以下に上記MOSFETの製造工程につ いて説明する。

(MOSFET)

本実施例における、MOSFETの製造工程は、(A)ソース・ドレイン領域の形成工 程、(B)ゲート絶縁膜の形成工程、(C)ソース・ドレイン電極の形成工程、(D)ゲ ート電極の形成工程の4つの工程を含むものである。なお、以下の説明では、半導体基板 として、4H-SiC(0001)エピタキシャル基板を用いた例について説明している 【0055】

(A) ソース・ドレイン領域の形成工程 図3は、本実施例にかかるMOSFETの製造工程の一工程であるソース・ドレイン領域 の形成工程を説明する図面である。

【0056】

まず、図3(a)に示すように、基板31とエピタキシャル層(本発明における半導体 基板(SiC)に相当)32とを有するエピタキシャル基板を用いて、当該エピタキシャ ル層32の表面にA1膜33を形成した後、このA1膜33上にレジストを塗布し、露光 ・現像を行うことで、レジスト38のパターニングを行った。次に、図3(b)に示すよ うに。パターニングされたレジスト38をマスクとしてA1膜33のエッチングを行うこ とにより、A1膜33のパターニングを行った。その後、図3(c)に示すように、パタ ーニングされたレジスト38およびA1膜33をマスクとして、表面が露出している部分 に、エピタキシャル層32に、P(リン)イオン(P⁺)の注入を行った。次に、図3(d)に示すように、レジスト38およびA1膜33を除去した後、アニールすることによ り、n⁺拡散層40、41を形成した。P⁺イオン注入は300 で行った。注入ドーズ 量は4×10¹⁵ cm⁻² である。また、注入後に1600 、20分間のアニールを行 ってイオン注入により発生した結晶欠陥を低減した。

【0057】

これにより、エピタキシャル基板にソース・ドレイン領域を形成した。

【 0 0 5 8 】

(B) ゲート絶縁膜の形成工程

図 4 は、本実施例にかかるMOSFETの製造工程の一工程であるゲート絶縁膜の形成工程を説明する図面である。

【0059】

まず、熱CVDによって上記4H - SiC(0001)エピタキシャル層32上に、S iO2 膜(酸化膜)42を形成した。このときの処理条件は、SiH4流量:2sccm 、N2O流量:250sccm、N2流量:1000sccm、圧力:2660Pa、基 板温度:600 であり、この処理条件で3分間処理した。これにより、エピタキシャル 層(SiC)32上に、70nmのSiO2膜42を堆積した(酸化膜形成工程)。この とき、SiCとSiO2との界面には、当該SiCが酸化されることにより生じる界面遷 移層は、生じていなかった。

[0060]

次に、N₂ O流量:100sccm、N₂ 流量:1000sccm、圧力:1気圧、温度:1300 の条件下で、3時間熱処理することにより、エピタキシャル層32である SiCと、当該SiC上に堆積したSiO₂ 膜42との界面に、SiCの酸窒化膜を形成 した(酸窒化膜形成工程)。すなわち、SiCとSiO₂ との界面に存在するSiCを酸 窒化させることにより、SiCの酸窒化膜39を形成した。

【0061】

これにより、 S i O 2 膜 4 2 と S i C の 酸 窒化 膜 3 9 とからなるゲート 絶縁 膜を形成した。

【0062】

(C)ソース・ドレイン電極の形成工程

図 5 は、本実施例にかかるMOSFETの製造工程の一工程であるコンタクトホールの形成工程を説明する図面である。

【0063】

まず、図5(a)に示すように、ゲート絶縁膜(SiO2膜42とSiCの酸窒化膜3 9)上にフォトリソグラフィーによってコンタクトホール形成用のレジストパターン43 を形成した。次に、図5(b)に示すように、レジストパターン43をマスクして、ゲー ト絶縁膜をエッチングした。その後、図5(c)に示すように、レジストパターン43の 上からNi膜44を蒸着した。次に、図5(d)に示すように、ゲート絶縁膜上に形成さ 10

20

れているNi膜44およびレジストパターン43を除去することにより、ソース・ドレイン電極45、46を形成した。また、基板31の裏側にTi/Al電極膜47を蒸着した。これらの電極の接触抵抗を低減するために、N2ガス雰囲気中で1000、2分の熱処理を行った。

【0064】

(D)ゲート電極の形成工程

図 6 は、本実施例にかかるMOSFETの製造工程の一工程であるゲート電極の形成工程 を説明する図面である。

【0065】

まず、図6(a)に示すように、ソース・ドレイン電極45、46およびゲート絶縁膜 10 の表面にレジスト48を塗布し、露光・現像を行うことにより、当該レジスト48のパタ ーニングを行った。

【0066】

次に、図6(b)に示すように、パターニングされたレジスト48上にA1膜49を蒸着した。その後、図6(c)に示すように、レジスト48と当該レジスト上に形成されているA1膜49を除去することにより、ゲート電極50を形成した。そして、最後にフォ ーミングガス雰囲気中で、400、10分間の熱処理を行った。

【0067】

これにより、本実施例にかかるMOSFETを製造した。

(実効チャネル移動度の測定)

上記のようにして得られたMOSFETの実効チャネル移動度を測定した。具体的には、上記(B)ゲート絶縁膜の形成工程の酸窒化膜形成工程において、熱処理時間を変えることによって、SiCの酸窒化膜39の膜厚、換言すると、酸化膜厚を変化させたときの、実効チャネル移動度を測定した。その結果を、表1および図7に示す。SiC酸窒化膜の厚さが2~10nmのとき、高いチャネル移動度が得られている。特にSiC酸窒化膜の厚さが2~5nmのとき、チャネル移動度は50~60cm² / V s となり、従来のドライO₂酸化の場合(酸窒化膜なし)に比べて約8倍の値となった。

【表1】

SiC酸窒化膜の膜厚 (nm)	0	1.5	2	3. 6	5	6. 2	7.5	9	12	16	18	24
実効チャネル移動度 (cm ² /Vs)	21	51	57	53	49	36	28	26	24	21	22	20

[0069]

〔実施例2〕

4 H - S i C (000-1) エピタキシャル基板を用いた以外は、実施例1と同様にして、MOSFETを製造した。そして、得られたMOSFETの実効チャネル移動度を測定した。測定結果を図7に示す。なお、この実効チャネル移動度の最高値は、SiC酸窒化膜の膜厚が2~3nmのとき、81cm²/Vsであった。 〔実施例3〕

4 H - S i C (1 1 - 2 0) エピタキシャル基板を用いた以外は、実施例1と同様にして、MOSFETを製造した。そして、得られたMOSFETの実効チャネル移動度を測定した。測定結果を図7に示す。なお、この実効チャネル移動度の最高値は、SiC酸窒化膜の膜厚が2~3 n mのとき、128 c m² / V s であった。

〔実施例4〕

MOSFETの製造工程のうち、上記(B)ゲート絶縁膜の形成工程の(酸化膜形成工程)以外は、実施例1と同様にして、MOSFETを製造した。以下に、本実施例におけ 50

20

る (B) ゲート 絶 縁 膜 の 形 成 工 程 以 外 に つ い て 説 明 す る 。 (酸 化 膜 形 成 工 程)

まず、熱CVDによって上記エピタキシャル層上に、Si膜を形成した。このときの処 理条件は、SiH₄ 流量:3sccm、H₂ 流量:2000sccm、圧力:10640 Pa、基板温度:700 であり、この条件で4分間処理した。これにより、エピタキシ ャル層(SiC)上に、厚さ約40nmのSi膜を堆積した。 【0070】

次に、 S i 膜が堆積されたエピタキシャル基板を、 O 2 流量: 1 0 0 0 s c c m 、 温度 8 0 0 程度で、 2 時間反応させることにより S i 膜を熱酸化して、 S i O 2 膜 4 2 を形 成した。

【0071】

このようにして、本実施例にかかるMOSFETを製造した。そして、得られたMOS FETの実効チャネル移動度を測定した。具体的には、上記(B)ゲート絶縁膜の形成工 程の酸窒化膜形成工程において、熱処理時間を変えることによって、SiCの酸窒化膜3 9の膜厚、換言すると、酸化膜厚の増分を変化させたときの、実効チャネル移動度を測定 した。その結果を、表2および図8に示す。SiC酸窒化膜の厚さが2~10nmのとき 、チャネル移動度の向上が確認された。特にSiC酸窒化膜の厚さが2~5nmのとき、 チャネル移動度は50~60cm² / V s となり、従来のドライO₂酸化の場合(酸窒化 膜なし)に比べて約8倍の値となった。

【 0 0 7 2 】

【表2】

SiC酸窒化膜の膜厚 (nm)	0	1.5	2	3.6	5	6.2	7.5	9	12	16	18
実効チャネル移動度 (cm ² /Vs)	13	38	54	61	51	40	32	27	25	26	25

【0073】

〔比較例1〕

上記(B)ゲート絶縁膜の形成工程の代わりに、O₂雰囲気、1150 、4時間のS iC熱酸化によりゲート絶縁膜を形成した以外は、実施例1と同様にして、本比較例のM OSFETを製造した。つまり、この比較例では、SiCの酸窒化膜がなく、SiCを熱 酸化させることにより、ゲート絶縁膜であるSiO₂膜を形成している。そして得られた 4H - SiC(0001)上MOSFETのチャネル移動度を測定したところ7.3cm ²/Vsであった。

〔比較例2〕

上記(B)ゲート絶縁膜の形成工程の代わりに、H₂ O雰囲気、1100 、2時間の SiC熱酸化によりゲート絶縁膜を形成した以外は、実施例1と同様にして、本比較例の MOSFETを製造した。つまり、この比較例では、SiCの酸窒化膜がなく、SiCを 熱酸化させることにより、ゲート絶縁膜であるSiO₂ 膜を形成している。そして得られ た4H - SiC(0001)上MOSFETのチャネル移動度を測定したところ12cm ² / V sであった。

〔比較例3〕

上記(B)ゲート絶縁膜の形成工程の代わりに、O₂雰囲気、1250 、2時間のS i C 熱酸化によりゲート絶縁膜を形成した以外は、実施例1と同様にして、本比較例のM OSFETを製造した。つまり、この比較例では、SiCの酸窒化膜がなく、SiCを熱 酸化させることにより、ゲート絶縁膜であるSiO₂膜を形成している。そして得られた 4H-SiC(0001)上MOSFETのチャネル移動度を測定したところ2.6cm ²/Vsであった。 10

30

〔比較例4〕

上記(B)ゲート絶縁膜の形成工程の代わりに、N₂ O雰囲気、1300 、8時間の SiC熱酸化によりゲート絶縁膜を形成した以外は、実施例1と同様にして、本比較例の MOSFETを製造した。つまり、この比較例では、SiCを酸窒化させることにより、 ゲート絶縁膜を形成している。そして得られた4H-SiC(0001)上MOSFET のチャネル移動度を測定したところ21cm² / Vsであった。 〔比較例5〕

上記(B)ゲート絶縁膜の形成工程の代わりに、CVDによってSiC上にSiO₂ 膜を堆積した後、O₂ 雰囲気で1200 、60分の熱処理することによりゲート絶縁膜を形成した以外は、実施例1と同様にして、本比較例のMOSFETを製造した。つまり、この比較例では、SiCを酸窒化させることなく堆積したゲート絶縁膜を形成している。そして得られた4H-SiC(0001)上MOSFETのチャネル移動度を測定したところ7.0cm²/Vsであった。

〔参考比較例〕

上記(B)ゲート絶縁膜の形成工程の代わりに、O₂雰囲気で4H-SiC(0001)を熱酸化した後に、N₂O雰囲気で熱処理する方法が、文献〔藤平、樽井、今泉、大塚 、高見、尾関、応用物理学会SiC及び関連ワイドギャップ半導体研究会第12回講演会 予稿集 p.73〕に開示されている。このときのチャネル移動度は、25cm²/Vsであ る。

【0074】

そして、これら、実施例および比較例の結果を表3に示す。なお、表中の実施例1および4の実効チャネル移動度については、最大値を記載している。

- 【表3】

		実効チャネル移動度 $(cm^2/(s))$
 実施例1	 SiCの非熱酸化(酸窒化あり)	58
実施例4	SiCの非熱酸化(酸窒化あり)	61
比較例1	O2によるSiCの熱酸化(酸窒化なし)	7.3
比較例2	H ₂ OによるSiCの熱酸化(酸窒化なし)	12
比較例3	O_2 によるSiCの熱酸化(酸窒化なし)	2.6
比較例4	N ₂ OによるSiCの酸窒化	21
比較例5	SiCの非熱酸化(酸窒化なし)	7
参考比較例	O ₂ によるSiCの熱酸化(酸窒化あり)	25
実施例2	SiCの非熱酸化(酸窒化あり)	81
実施例3	SiCの非熱酸化(酸窒化あり)	128

30

【0076】

この表 3 の結果より、 S i C を熱酸化させることなく(S i C の非熱酸化)酸化膜であ る S i O 2 膜を S i C に形成し、その後、 S i C と S i O 2 との界面の S i C を酸窒化す ることにより、実効チャネル移動度が著しく向上していることがわかる。 【 0 0 7 7 】

具体的には、例えば、実施例1と比較例5とを比較すると、SiCを熱酸化させること なくSiO2 膜を形成しただけでは、実効チャネル移動度は低いことがわかる。また、実 施例1と参考比較例とを比較すると、SiO2 膜を酸窒化しただけでは、実効チャネル移 動度は低いことがわかる。また、実施例1と比較例1、3とを比較すると、SiCを熱酸

(12)

10

20

化させることによりSiO 。膜を形成して、酸窒化させないと実効チャネル移動度が最も 悪いことがわかる。 [0078] つまり、実効チャネル移動度を従来よりも向上させるには、(1)SiCの非熱酸化(界面遷移層を形成しないこと)、および、(2)SiCとSiO。との界面のSiCを酸 窒化、の2つの条件が必要であることがわかる。そして、2つの条件を満たした本発明に かかるMOSFETは、従来の方法(比較例)により製造されたMOSFETと比べて、 2~8倍の特性が得られることがわかる。 [0079]また、表1、2の結果より、形成する酸窒化膜の膜厚は、1~10nmの範囲内がより 10 好ましく、1~6nmの範囲内がさらに好ましく、2~5nmの範囲内が特に好ましいこ とが分かる。 【産業上の利用可能性】 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 本発明にかかる半導体素子は、例えば、MOSFET等の半導体装置に好適に適用でき る。 【図面の簡単な説明】 $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$ 【図1】半導体基板であるSiC上にCVDによってSiO,膜を堆積した後、SiCと SiO,との界面に存在しているSiCを酸窒化することにより酸窒化膜を形成すること 20 により半導体素子を製造する製造方法を説明する図面である。 【図2】半導体基板であるSiC上にCVDによってSi膜を形成した後、SiCが熱酸 化されない条件にてSi膜を熱酸化させることにより、SiC上にSiO2膜を積層させ かつ酸窒化することにより酸窒化膜を形成することにより半導体素子を製造する製造方 法を説明する図面である。 【図3】本実施例にかかるMOSFETの製造工程の一工程であるソース・ドレイン領域 の形成工程を説明する図面である。 【 図 4 】 本 実 施 例 に か か る M O S F E T の 製 造 工 程 の 一 工 程 で あ る ゲ ー ト 絶 縁 膜 の 形 成 工 程を説明する図面である。 【図5】本実施例にかかるMOSFETの製造工程の一工程であるソース・ドレイン電極 30 の形成工程を説明する図面である。 【図6】本実施例にかかるMOSFETの製造工程の一工程であるゲート電極の形成工程 を説明する図面である。 【 図 7 】 実施 例 1 ~ 3 における 酸化 膜厚を 変化させたときの 実効チャネル移動度を 測定し たグラフである。 【図8】実施例4における酸化膜厚を変化させたときの実効チャネル移動度を測定したグ ラフである。 【符号の説明】 [0082] 3 1 基板 40 32 エピタキシャル層 38 レジスト 39 酸窒化膜 4 0 イオン注入層 43 レジストパターン 45 ソース・ドレイン電極(Ni) ソース・ドレイン電極(Ni) 4 6 47 T i / A l 電極膜 48 レジスト 50 **ゲート**電極(A1) 50





【図2】





【図4】



【図5】













140

120

100

80

60

40

20

0

0

5 10

チャネル移動度 (cm²/Vs)

4H-SiC MOSFET

(1120)

(0001)C

-0

_____(0001)Si

25

30

20

15

酸窒化による酸化膜厚の増加分 (nm)

【図8】

