

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：93100378

※ 申請日期：93.1.7

※IPC 分類：G05F 1/66

壹、發明名稱：(中文/英文)

可調整失效時間之適應性失效時間控制器

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

通嘉科技股份有限公司

代表人：(中文/英文) 李皓民

住居所或營業所地址：(中文/英文)

新竹科學園區展業二路 18 號 4 樓

國 籍：(中文/英文) 中華民國

參、發明人：(共 2 人)

姓 名：(中文/英文)

1. 郭敏映

2. 李宏達

住居所地址：(中文/英文)

1.2. 新竹科學園區展業二路 18 號 4 樓

國 籍：(中文/英文) 1.2. 中華民國

肆、聲明事項：

本案係符合專利法第二十條第一項 第一款但書或 第二款但書規定之期間，其日期為： 年 月 日。

◎本案申請前已向下列國家（地區）申請專利 主張國際優先權：
【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 無

2.

3.

4.

5.

主張國內優先權(專利法第二十五條之一)：

【格式請依：申請日；申請案號數 順序註記】

1.

2.

主張專利法第二十六條微生物：

國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

熟習該項技術者易於獲得，不須寄存。

玖、發明說明：

【發明所屬之技術領域】

本發明係有關於一種可調整失效時間之適應性失效時間控制器，可用於提升電源轉換器在低負載或無負載之
5 下的轉換效率之適應性失效時間控制器。

【先前技術】

如圖1所示之電源供應器電路2中，電源轉換器（power converter）8係用以接收外部之輸入電壓 V_{in} ，並提供輸出
10 電壓 V_o 至負載裝置6，回授控制電路10可依據輸出電壓 V_o 及電流訊號CS(current sense)之準位大小而輸出適當之閘極驅動脈波Gate Pulse至電源轉換器8，調整電源轉換器8運作，以提供較大或較小之功率至負載裝置6。例如：當負載裝置6為重載時，回授控制電路10可令電源轉換器8提供
15 較大功率之輸出，以供系統之需求；當負載裝置6為輕載時，回授控制電路10可令電源轉換器8提供較小功率之輸出，以節省功率之消耗。其中，電源轉換器8可視不同規格需求而使用如降壓式轉換器（buck converter）、昇壓式轉換器（boost converter）、返馳式轉換器（flyback converter）
20 或順向轉換器（forward converter）等不同電路，回授控制電路10則大多使用脈波寬度調變（Pulse Width Modulation, PWM）之方式以調整電源轉換器8之運作。圖1所示為電流模式控制（current mode control），其同時偵測輸出電壓與開關元件（未顯示）上的開關電流CS作為回

授信號。當然，亦可使用電壓模式控制（voltage mode control），其僅使用輸出電壓作為回授之依據，其模式之選擇可依使用者之需求而定。由上述中可知，回授控制電路10如何依據負載裝置6之負載狀態而動態地調整電源轉換器8之運作模式，將是影響電源供應器2之輸出效率之重要因素。

參考圖2及圖3，圖2為習知回授控制電路10之方塊圖，圖3為習知回授控制電路10運作時之時序圖。習知回授控制電路10包括控制電路及迴授補償電路17、18。而控制電路組設有誤差放大器（Error Amplifier）11、參考電壓產生器12、比較器13、振盪器14、SR型正反器15、及閘極驅動器（Gate Drive）16。

習知回授控制電路10之工作原理如下：輸出電壓 V_o 經由迴授補償電路18而輸入至誤差放大器11之負端，誤差放大器11將輸出電壓 V_o 與參考電壓產生器12所產生之參考電壓 V_{ref} 進行比較，並產生誤差電壓 V_e 至迴授補償電路17以及比較器13之負端。其中，迴授補償電路17、18為電阻與電容所組成之電路，其目的在於穩定習知回授控制電路10之運作。

比較器13將誤差電壓 V_e 與開關元件（未顯示，其置於電源轉換器8中）所輸出之開關電流CS之電壓進行比較以產生重置信號Reset至SR型正反器15。另一方面，振盪器14所產生之振盪輸出信號CLKOUT將週期性的使閘極驅動脈波Gate Pulse為回復高電壓位準。

當開關元件的開關電流CS之電壓小於誤差電壓 V_e 時，則重置信號Reset為低電壓位準，因振盪器14之振盪輸出信號CLKOUT將設定SR型正反器15之輸出值為高電壓位準，所以開極驅動脈波Gate Pulse之電壓位準此時會一直維持高準位；直到開關元件的開關電流CS訊號大於之電壓誤差電壓 V_e ，則重置信號Reset為高電壓位準，並同時重置開極驅動脈波Gate Pulse為低電壓位準，直到振盪輸出信號CLKOUT重新設定SR型正反器15之輸出值為止。藉由設定-重置的循環過程所產生之開極驅動脈波Gate Pulse的脈波寬度，將決定電源轉換器8之輸出功率。

參考圖4及圖5，圖4為振盪器14之方塊圖，圖5為振盪器14運作時之時序圖。振盪器14包括充電電流源140、放電電流源141、切換電容142、比較器143、比較器144、SR型正反器145、反相器146、電晶體開關147、及電晶體開關148。比較器143及比較器144將對振盪信號OSC與高參考電壓 V_H 及低參考電壓 V_L 進行比較。假設振盪信號OSC高於高參考電壓 V_H 時，比較器143之輸出CLK2為高準位時，SR型正反器145之輸出資料信號CLK3係為低電壓位準，因而致能電晶體開關148，使振盪信號OSC之電壓位準降低（由放電電流源141進行放電）；當振盪信號OSC低於低參考電壓 V_L 時，比較器144之輸出CLKOUT為高準位時，SR型正反器145之輸出資料信號CLK3係為高電壓位準，因而致能電晶體開關147，使振盪信號OSC之電壓位準提升（由充電

電流源140進行充電)。由上述中可知，振盪器14將輸出固定週期之振盪輸出信號CLKOUT。

然而，振盪輸出信號CLKOUT之頻率係為固定，導致作為電源轉換器8之工作頻率之閘極驅動脈波Gate Pulse的頻率亦為固定。固定頻率之閘極驅動脈波Gate Pulse將使得電源轉換器8於輕負載或無負載時之固定切換損耗（switching losses）仍高，無法符合節省能源之要求。

【發明內容】

10 本發明之主要目的係在提供一種可調整失效時間之適應性失效時間控制器，俾能依據負載裝置之負載狀態而調整電源轉換器之工作頻率，俾能降低電源轉換器於輕負載下之功率消耗，大大提高轉換效率。

為達成上述目的，本發明揭露一種可調整失效時間之適應性失效時間產生器，其可依據輸出電壓之變化而調整時脈輸出信號所對應之振盪輸出信號，其包括：轉換電路，係用以輸入輸出電壓而輸出對應控制訊號；受控源，係用以依據對應控制訊號以輸出能量；固定源，係用以汲取定值能量，並輸出之；反相器，係用以輸入時脈輸出信號以輸出反相時脈輸出信號；儲能元件，係用以儲存能量及定值能量，並提供充電電壓；電晶體開關，係用以依據反相時脈輸出信號而提供儲能元件釋放能量及定值能量之路徑；以及比較器，係用以比較充電電壓以及臨界電壓，並依據比較之結果而輸出對應之振盪輸出信號；其中，當輸

15

20

出電壓之電壓準位下降時，振盪輸出信號之上升緣係較時脈輸出信號之上升緣延遲失效時間。

為達成上述目的，本發明揭露一種可調整失效時間之適應性失效時間產生器，其可依據輸出電壓之變化而調整時脈輸出信號所對應之振盪輸出信號，其包括：壓控振盪器，係用以輸入輸出電壓而輸出時脈輸出信號；以及計數器，係用以計數時脈輸出信號，當計數超過臨界數目時，則輸出振盪輸出信號；其中，當輸出電壓之電壓準位下降時，振盪輸出信號之上升緣係較時脈輸出信號之上升緣延遲失效時間。

為達成上述目的，本發明揭露一種適應性失效時間控制器，係用以調整電源轉換器於不同負載下所對應之工作頻率，其包括：參考電壓產生器，係用以提供參考電壓；誤差放大器，係用以比較輸出電壓及參考電壓，並輸出誤差電壓，輸出電壓將依負載之大小而呈正比之調整；比較器，係用以比較誤差電壓及開關電流，並輸出重置信號；振盪器，係用以提供時脈輸出信號；適應性失效時間產生器，係用以依據輸出電壓之變化而調整時脈輸出信號所對應之振盪輸出信號，並輸出之；正反器，係用以依據重置信號及振盪輸出信號以調整閘極驅動器之輸出，以調整閘極驅動脈波之週期；其中，當輸出電壓之電壓準位下降時，振盪輸出信號之上升緣係較時脈輸出信號之上升緣延遲失效時間。

【實施方式】

如圖6所示，由於習知回授控制電路10具有上述缺失，因此，本發明揭露一種可調整失效時間之適應性失效時間產生器（Adaptive Dead-Time Generator）30，可將其加於習知回授控制電路10，而形成本發明可調整失效時間之適應性失效時間控制器（Adaptive Dead-Time Controller）20，且其無須修改習知回授控制電路10內部其他元件。本發明適應性失效時間產生器30僅需置於振盪器14與SR型正反器15之間，即可完成本發明回授控制電路20之設計。如圖7所示之振盪器14內部電路與適應性失效時間產生器30之連接圖，如此一來，當電源轉換器8於輕負載或無負載時，誤差電壓 V_e 將逐漸下降，本發明適應性失效時間控制器30因而延長振盪信號OSC之週期（週期延長之大小係與負載成反比），使振盪輸出信號CLKOUT之週期亦延長，等同於間接延長閘極驅動脈波Gate Pulse的脈波寬度，以降低電源轉換器8之固定切換損耗，以符合節省能源之要求。

參考圖8及圖9，圖8係為本發明適應性失效時間產生器30之方塊圖，圖9係為本發明可調整失效時間之適應性失效時間控制器20與本發明適應性失效時間產生器30運作之時序圖。本發明適應性失效時間產生器30係包括轉換電路301、反相器302、受控電流源303、電晶體開關304、切換電容305、及比較器306。轉換電路301可依據誤差電壓 V_e 之電壓大小而輸出對應之轉換訊號至受控電流源303，以調

整受控電流源303所汲取之充電電流 I_{td} （用以對切換電容305進行充電）。當然，受控電流源303亦可由受控電壓源所取代，轉換電路301亦可依據誤差電壓 V_e 之電流大小而輸出對應之轉換訊號至受控電壓源。如此一來，充電電流

5 I_{td} 與誤差電壓 V_e 係為函數關係，此函數關係可為一次函數、二次函數、指數函數等，較佳係為一次函數。其中，本發明適應性失效時間產生器30係為類比電路，可想而知地，受控電流源303與轉換電路301亦可由壓控振盪器（VCO）所取代，並將電晶體開關304、切換電容305、及

10 比較器306由一計數器所取代，反相器302之輸出亦連結至計數器，而成為數位電路之實施方式。

當該輸出電壓之電壓準位下降時，該振盪輸出信號之上升緣係較該時脈輸出信號之上升緣延遲該失效時間。

當誤差電壓 V_e 因為高負載而維持高電壓準位時，其對

15 應之誤差電壓 V_e 的充電電流 I_{td} 較大，可迅速地對切換電容305進行充電，使其充電電壓 V_{td} 超過臨界電壓 V_{th} 而輸出高準位之振盪輸出信號CLKOUT，並假設此充電所需之時間極短，可忽略不計，則比較器144所輸出之時脈輸出信號CLK1（為習知回授控制電路10之振盪輸出信號CLKOUT）

20 與比較器306所輸出之振盪輸出信號CLKOUT係為相同，故本發明回授控制電路20於高負載下之運作與習知回授控制電路10相同。

當誤差電壓 V_e 因為負載下降而由高電壓準位降為低電壓準位時，因為誤差電壓 V_e 降低，所以充電電流 I_{td} 之電

流量亦降低，因而延長切換電容305充電至臨界電壓 V_{th} 之時間，並將此延長時間 t_d 稱之為失效時間（dead-time）。待切換電容305之充電電壓 V_{td} 等於/大於臨界電壓 V_{th} 時，比較器306才輸出高準位之振盪輸出信號CLKOUT。由圖10

5 中可知，時脈輸出信號CLK1之上升緣與比較器306所輸出之振盪輸出信號CLKOUT之上升緣，兩者相差延長時間 t_d ，而時脈輸出信號CLK1之下降緣與比較器306所輸出之振盪輸出信號CLKOUT之下降緣，兩者係為同步，故振盪輸出信號CLKOUT僅被延遲一段延長時間 t_d ，其波形並無

10 改變。於延長時間 t_d 之時間內，振盪信號OSC係停止設定-重置的循環過程，因此振盪信號OSC所對應之閘極驅動脈波Gate Pulse之週期亦延遲一段延長時間 t_d ，因而達到低負載時降低閘極驅動脈波Gate Pulse頻率之目的。如圖10所示，本發明適應性失效時間產生器30可依誤差電壓 V_e 之變

15 化而調整振盪輸出信號CLKOUT相較於時脈輸出信號CLK1所被延長的延長時間 t_d ，因而調整振盪信號OSC之頻率。

而數位電路之運作方式與上述類比電路相似，當時脈輸出信號CLK1為高準位時，反相器302致能計數器，此時，

20 壓控振盪器可依據誤差電壓 V_e 之大小而產生不同週期之時脈輸出信號（例如：誤差電壓 V_e 之電壓準位愈高，時脈輸出信號之週期愈短），計數器再對時脈輸出信號進行計數，當計數之結果超過臨界數目時，則輸出振盪輸出信號

CLKOUT，因而提供與本發明適應性失效時間產生器30相似之功能。

如圖11所示，本發明適應性失效時間控制器30之第一實施例適應性失效時間控制器40係包括：蕭特稽二極體（schottky diode）401、加法器402、電壓控制電流源403、固定電流源404、反相器302、電晶體開關304、切換電容305、及比較器306。由此可知，轉換電路301及電流源303之功能係由蕭特稽二極體401、加法器402、電壓控制電流源403、及固定電流源404所實現。若將蕭特稽二極體401的微小壓降忽略不計，蕭特稽二極體401將誤差電壓 V_e 箝制於最高電壓 V_a ，加法器402係用以將誤差電壓 V_e 減去定值電壓 V_b ，並以其結果控制電壓控制電流源403之電流汲取量，並使結果呈函式關係。例如，電流源403之電流汲取量係為加法器402之結果的 K 倍，其中， $K = \frac{I_2 - I_1}{V_a - V_b}$ 。參考圖12，於高負載時，電壓控制電流源403及固定電流源404汲取最大電流 I_2 以對切換電容305進行充電，此時，振盪輸出信號CLKOUT之頻率為最高頻率 f_2 ；當負載降至最低時，僅由固定電流源404汲取最小電流 I_1 以對切換電容305進行充電，此時，振盪輸出信號CLKOUT之頻率為最低頻率 f_1 。

如圖13所示，本發明適應性失效時間控制器30之第二實施例適應性失效時間控制器50係包括：磁滯比較器501、受控電流源502、固定電流源503、反相器302、電晶體開關304、切換電容305、及比較器306。由此可知，轉換電路301及受控電流源303之功能係由磁滯比較器501、受控電流源

502、固定電流源503所實現。利用磁滯比較器501之磁滯現象以降低磁滯比較器501對誤差電壓 V_e 之靈敏度以避免雜訊造成之誤動作，當誤差電壓 V_e 大於較大電壓 V_c 時，磁滯比較器501之輸出訊號方致能受控電流源502之運作；當誤差電壓 V_e 小於較小電壓 V_d 時，磁滯比較器501之輸出訊號方去能受控電流源502之運作，如果誤差電壓 V_e 介於較大電壓 V_c 及較小電壓 V_d 之的磁滯區時，則放大器501之輸出訊號不改變。參考圖14，於高負載時，受控電流源502及固定電流源503共同汲取最大電流 I_2 以對切換電容305進行充電，此時，振盪輸出信號CLKOUT之頻率為最高頻率 f_2 ；當負載降至最低時，僅由固定電流源503汲取最小電流 I_1 以對切換電容305進行充電，此時，振盪輸出信號CLKOUT之頻率為最低頻率 f_1 。

本發明適應性失效時間控制器30可依負載裝置6之重/輕負載而調整振盪信號OSC之週期（使其週期延長），以間接調整電源轉換器8之運作。因此，電源轉換器8重/輕負載皆能穩定地運作，且使電源轉換器8於輕負載下降低功率消耗，達到本發明之目的。

上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

【圖式簡單說明】

圖1係電源供應電路之示意圖。

圖2係習知回授控制電路之方塊圖。

圖3係習知回授控制電路運作時之時序圖。

圖4係振盪器之方塊圖。

圖5係振盪器運作時之時序圖。

5 圖6係本發明回授控制電路之方塊圖。

圖7係本發明回授控制電路之另一方塊圖。

圖8係本發明適應性失效時間控制器之方塊圖。

圖9係本發明適應性失效時間控制器運作之時序圖。

10 圖10係誤差電壓、振盪輸出信號、及振盪信號對應關係之示意圖。

圖11係本發明適應性失效時間控制器之第一實施例的方塊圖。

圖12係本發明適應性失效時間控制器之第一實施例運作之時序圖。

15 圖13係本發明適應性失效時間控制器之第二實施例的方塊圖。

圖14係本發明適應性失效時間控制器之第二實施例運作之時序圖。

20 【圖號說明】

2	電源供應器	6	負載裝置	8	電源轉換器
10	回授控制電路	11	誤差放大器	12	參考電壓產生器
13	比較器	14	振盪器	15	SR型正反器
16	閘極驅動器	17	迴授補償電路	18	迴授補償電路

- | | | |
|---------------|---------------|-------------|
| 20 適應性失效時間控制器 | 30 適應性失效時間產生器 | |
| 140 充電電流源 | 141 放電電流源 | 142 切換電容 |
| 143 比較器 | 144 比較器 | 145 SR型正反器 |
| 146 反相器 | 147 電晶體開關 | 148 電晶體開關 |
| 301 轉換電路 | 302 反相器 | 303 受控電流源 |
| 304 電晶體開關 | 305 切換電容 | 306 比較器 |
| 401 蕭特稽二極體 | 402 加法器 | 403 電壓控制電流源 |
| 404 固定電流源 | 501 磁滯比較器 | 502 受控電流源 |
| 503 固定電流源 | | |

伍、中文發明摘要：

本發明係有關於一種可調整失效時間之適應性失效時間控制器 (Adaptive Dead-Time Controller)，可用於提升電源轉換器在低負載下的轉換效率。適應性失效時間控制器所輸出之閘極驅動脈波的週期係根據電源轉換器之負載情況而自動延遲一段失效時間。在高負載之情況下，失效時間極小；但在低負載之情況下，失效時間會隨負載之減少而拉長。如此一來，不但能有效地控制電源轉換器之輸出功率，亦能大大降低電源轉換器本身之功率消耗，進而提升電源轉換器之效率，達到節約能源與環保之要求。

陸、英文發明摘要：

柒、指定代表圖：

(一)本案指定代表圖為：圖(6)。

(二)本代表圖之元件代表符號簡單說明：

- | | | |
|---------------|---------------|-----------|
| 13 比較器 | 14 振盪器 | 15 SR型正反器 |
| 16 開極驅動器 | 20 適應性失效時間控制器 | |
| 30 適應性失效時間產生器 | | |

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

「無」

拾、申請專利範圍：

1. 一種可調整一失效時間之適應性失效時間產生器，其可依據一輸出電壓之變化而調整一時脈輸出信號所對應之一振盪輸出信號，其包括：

5 一轉換電路，係用以輸入該輸出電壓而輸出一對應控制訊號；

一受控源，係用以依據該對應控制訊號以輸出一能量；

一固定源，係用以汲取一定值能量，並輸出之；

10 一反相器，係用以輸入該時脈輸出信號以輸出一反相時脈輸出信號；

一儲能元件，係用以儲存該能量及該定值能量，並提供一充電電壓；

一電晶體開關，係用以依據該反相時脈輸出信號而提供該儲能元件釋放該能量及該定值能量之路徑；以及

15 一比較器，係用以比較該充電電壓以及一臨界電壓，並依據比較之結果而輸出對應之該振盪輸出信號；其中，

當該輸出電壓之電壓準位下降時，該振盪輸出信號之上升緣係較該時脈輸出信號之上升緣延遲該失效時間。

20 2. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該受控源係為受控電流源。

3. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該受控源係為受控電壓源。

4. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該固定源係為固定電流源。

5. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該儲能元件係為一電容。

6. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該轉換電路之該輸出電壓與該對應控制訊號係
5 呈一次函數、二次函數、或指數函數之對應。

7. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該轉換電路係包括一蕭特稽二極體及一加法器。

8. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該轉換電路係包括一磁滯比較器。

9. 如申請專利範圍第1項所述之適應性失效時間產生器，其中，該臨界電壓係為固定值。
10

10. 一種可調整一失效時間之適應性失效時間產生器，其可依據一輸出電壓之變化而調整一時脈輸出信號所對應之一振盪輸出信號，其包括：

一壓控振盪器，係用以輸入該輸出電壓而輸出一時脈輸出信號；以及
15

一計數器，係用以計數該時脈輸出信號，當計數超過一臨界數目時，則輸出該振盪輸出信號；其中，

當該輸出電壓之電壓準位下降時，該振盪輸出信號之
20 上升緣係較該時脈輸出信號之上升緣延遲該失效時間。

11. 一種適應性失效時間控制器，係用以調整一電源轉換器於不同負載下所對應之工作頻率，其包括：

一參考電壓產生器，係用以提供一參考電壓；

一誤差放大器，係用以比較一輸出電壓及該參考電壓，並輸出一誤差電壓，該輸出電壓將依負載之大小而呈正比之調整；

5 一比較器，係用以比較該誤差電壓及一開關電流，並輸出一重置信號；

一振盪器，係用以提供一時脈輸出信號；

一適應性失效時間產生器，係用以依據該輸出電壓之變化而調整該時脈輸出信號所對應之一振盪輸出信號，並輸出之；以及

10 一正反器，係用以依據該重置信號及該振盪輸出信號以調整一閘極驅動器之輸出，以調整一閘極驅動脈波之週期；其中，

當該輸出電壓之電壓準位下降時，該振盪輸出信號之上升緣係較該時脈輸出信號之上升緣延遲一失效時間。

15 12. 如申請專利範圍第11項所述之適應性失效時間控制器，其中，該回授控制電路更包括至少一迴授補償電路。

13. 如申請專利範圍第11項所述之適應性失效時間控制器，其中，該適應性失效時間產生器係包括：

20 一轉換電路，係用以輸入該輸出電壓而輸出一對應控制訊號；

一受控源，係用以依據該對應控制訊號以輸出一能量；

一固定源，係用以汲取一定值能量，並輸出之；

一反相器，係用以輸入該時脈輸出信號以輸出一反相時脈輸出信號；

一儲能元件，係用以儲存該能量及該定值能量，並提供一充電電壓；

一電晶體開關，係用以依據該反相時脈輸出信號而提供該儲能元件釋放該能量及該定值能量之路徑；以及

- 5 一比較器，係用以比較該充電電壓以及一臨界電壓，並依據比較之結果而輸出對應之該振盪輸出信號；其中，當該輸出電壓之電壓準位下降時，該振盪輸出信號之上升緣係較該時脈輸出信號之上升緣延遲該失效時間。

10 14. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該受控源係為電流源。

15. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該受控源係為電壓源。

16. 如申請專利範圍第13項所述之適應性失效時間產生器，其中，該固定源係為固定電流源。

15 17. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該儲能元件係為一電容。

18. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該轉換電路之該輸出電壓與該對應控制訊號係呈一次函數、二次函數、指數函數之對應。

20 19. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該轉換電路係包括一蕭特稽二極體及一加法器。

20. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該轉換電路係包括一磁滯比較器。

21. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該臨界電壓係為固定值。

22. 如申請專利範圍第13項所述之適應性失效時間控制器，其中，該適應性失效時間產生器係包括：

5 一壓控振盪器，係用以輸入該輸出電壓而輸出一時脈輸出信號；以及

一計數器，係用以計數該時脈輸出信號，當計數超過一臨界數目時，則輸出該振盪輸出信號；其中，

當該輸出電壓之電壓準位下降時，該振盪輸出信號之
10 上升緣係較該時脈輸出信號之上升緣延遲該失效時間。




圖1




圖2




圖3




圖4




圖5




圖6




圖7




圖8




圖9




圖10




圖 11




圖 12




圖 13




圖 14