



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2011년02월07일
(11) 등록번호 10-1011757
(24) 등록일자 2011년01월24일

(51) Int. Cl.

H01L 33/08 (2010.01)

(21) 출원번호 10-2010-0032558

(22) 출원일자 2010년04월09일

심사청구일자 2010년04월09일

(56) 선행기술조사문헌

KR1020090004403 A*

US07045375 B1*

US20030006430 A1*

KR1020050100128 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지이노텍 주식회사

서울특별시 중구 남대문로5가 541 서울스퀘어

(72) 발명자

문용태

경기도 성남시 분당구 서현동 효자촌 엘지아파트
626동 403호

(74) 대리인

김용인, 박영복

전체 청구항 수 : 총 8 항


심사관 : 이용배

(54) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지

(57) 요약

실시예는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 형성되고 제 1 과장 영역의 광을 방출하는 활성층; 상기 활성층 상에 형성되고, 제 2 전극이 구비된 제 2 도전형 반도체층; 및 상기 제 2 도전형 반도체층 상에 형성되고 인듐을 포함하는 질화물 반도체층으로 이루지고, 상기 제 1 과장 영역의 광을 흡수하여 상기 제 1 과장보다 장파장인 제 2 과장 영역의 광을 방출하는 재발광층을 포함하는 발광 소자를 제공한다.

대표도 - 도1



특허청구의 범위

청구항 1

제 1 도전형 반도체층;

상기 제 1 도전형 반도체층 상에 형성되고 제 1 파장 영역의 광을 방출하는 활성층;

상기 활성층 상에 형성되고, 제 2 전극이 구비된 제 2 도전형 반도체층; 및

상기 제 2 도전형 반도체층 상에 형성되고 질화물 반도체로 이루어지며, 상기 제 1 파장 영역의 광을 흡수하여 상기 제 1 파장보다 장파장인 제 2 파장 영역의 광을 방출하는 재발광층을 포함하고,

상기 재발광층은 인듐(In) 조성이 서로 다른 다중층으로 이루어지고, 상기 다중층 중 인듐 함량이 가장 많은 층이 상기 재발광층의 최상부에 구비되는 발광 소자.

청구항 2

제 1 항에 있어서,

상기 제 1 파장 영역의 광은 청색광을 포함하는 발광 소자.

청구항 3

제 1 항에 있어서,

상기 제 1 파장 영역의 광은 UV광을 포함하는 발광 소자.

청구항 4

삭제

청구항 5

삭제

청구항 6

제 1 항에 있어서,

상기 재발광층은 InGaN 층인 발광 소자.

청구항 7

제 1 항에 있어서,

상기 제 2 도전형 반도체층 상에 요철을 포함하고, 상기 재발광층은 상기 제 2 도전형 반도체층 상의 요철 상에 기설정된 두께로 형성된 발광 소자.

청구항 8

제 7 항에 있어서,

상기 재발광층은 상기 제 2 도전형 반도체층 상의 요철에 따라 요철 형상을 갖는 발광소자.

청구항 9

패키지 몸체;

상기 패키지 몸체 상에 구비된 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항 중 어느 한 항의 발광 소자;

상기 패키지 몸체 상에 구비되고, 상기 발광 소자와 각각 연결되는 제 1 전극층과 제 2 전극층; 및

상기 발광 소자를 포위하는 충전재를 포함하는 발광 소자 패키지.

청구항 10

기관 상에, 제 1 도전형 반도체층과 활성층과 제 2 도전형 반도체층을 차례로 성장시키는 단계;

상기 제 2 도전형 반도체층 상에, 인듐을 포함하는 질화물 반도체로 이루어지고 상기 활성층에서 방출된 광을 다른 파장의 광으로 방출하며, 인듐 조성이 서로 다른 다중층으로 재발광층을 형성하되, 상기 다중층 중 인듐 함량이 가장 많은 층을 상기 재발광층의 최상부에 배치하는 단계; 및

상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 상에 각각 제 1 전극과 제 2 전극을 형성하는 단계를 포함하는 발광 소자의 제조방법.

명세서

기술분야

[0001] 실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.

배경기술

[0002] 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.

[0003] 따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.

발명의 내용

해결하려는 과제

[0004] 실시예는 광효율이 향상된 발광 소자를 제공하고자 하는 것이다.

과제의 해결 수단

[0005] 실시예는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 형성되고 제 1 파장 영역의 광을 방출하는 활성층; 상기 활성층 상에 형성되고, 제 2 전극이 구비된 제 2 도전형 반도체층; 및 상기 제 2 도전형 반도체층 상에 형성되고 인듐을 포함하는 질화물 반도체층으로 이루어지며, 상기 제 1 파장 영역의 광을 흡수하여 상기 제 1 파장보다 장파장인 제 2 파장 영역의 광을 방출하는 재발광층을 포함하는 발광 소자를 제공한다.

[0006] 다른 실시예는, 패키지 몸체; 상기 패키지 몸체 상에 구비된 제 1 항 내지 제 6 항 중 어느 한 항의 발광 소자; 상기 패키지 몸체 상에 구비되고, 상기 발광 소자와 각각 연결되는 제 1 전극층과 제 2 전극층; 및 상기 발광 소자를 포위하는 충전재를 포함하는 발광 소자 패키지를 제공한다.

[0007] 또 다른 실시예는 기관 상에, 제 1 도전형 반도체층과 활성층과 제 2 도전형 반도체층을 차례로 성장시키는 단계; 상기 제 2 도전형 반도체층 상에, 인듐을 포함하는 질화물 반도체층으로 이루어지며 상기 활성층에서 방출된 광을 다른 파장의 광으로 방출하는 재발광층을 형성하는 단계; 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 상에 각각 제 1 전극과 제 2 전극을 형성하는 단계를 포함하는 발광 다이오드의 제조방법을 제공한다.

[0008] 여기서, 제 1 파장 영역의 광은 청색광을 포함할 수 있다.

[0009] 그리고, 제 1 파장 영역의 광은 UV광을 포함할 수 있다.

[0010] 그리고, 재발광층은 인듐 조성이 서로 다른 다중층으로 이루어질 수 있다.

- [0011] 그리고, 재발광층 내의 다중층 중 인듐 함량이 가장 많은 박막층이 상기 재발광층의 최상단에 구비될 수 있다.
- [0012] 그리고, 재발광층은 인듐 조성이 각각 상이한 복수의 InGaN 층을 포함할 수 있다.
- [0013] 그리고, 제 2 도전형 반도체층 상에 요철을 포함하고, 재발광층은 상기 제 2 도전형 반도체층 상의 요철 상에 기설정된 두께로 형성될 수 있다.
- [0014] 또한, 재발광층은 상기 제 2 도전형 반도체층 상의 요철에 따라 요철 형상을 가질 수 있다.
- [0015] 또한, 제 2 도전형 반도체층은 성장속도를 부분적으로 증가/감소시키거나, 성장온도를 부분적으로 증가/감소시키거나, 마그네슘 질화물 또는 실리콘 질화물을 표면 처리하여 표면이 요철을 이룰 수 있다.

발명의 효과

- [0016] 실시예에 따른 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지는 광효율이 향상된다.

도면의 간단한 설명

- [0017] 도 1은 발광 소자의 일실시예의 측단면도이고,
 도 2a 내지 2e는 발광 소자의 제조방법의 일실시예를 나타낸 도면이고,
 도 3은 발광 소자의 다른 실시예의 측단면도이고,
 도 4는 발광 소자 패키지의 일실시예의 측단면도이다.

발명을 실시하기 위한 구체적인 내용

- [0018] 이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
- [0019] 상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
- [0020] 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
- [0021] 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.
- [0022] 도 1은 실시예에 따른 발광 소자의 일실시예의 측단면도이다. 이하에서, 도 1을 참조하여 실시예에 따른 발광 소자의 일실시예를 설명한다.
- [0023] 도시된 바와 같이, 발광 소자는 기판(100)과, 상기 기판(100) 상에 구비된 제 1 도전형 반도체층(110)과, 상기 제 1 도전형 반도체층(110) 상에 형성되고 광을 방출하는 활성층(120)과, 상기 활성층(120) 상에 형성된 제 2 도전형 반도체층(130)과, 상기 제 2 도전형 반도체층(130) 상에 형성된 재발광층(140)을 포함하여 이루어질 수 있다.
- [0024] 상기 활성층은 실시예에 따라서 다양한 파장을 갖는 광을 생성할 수 있는 층으로서, 생성하는 광의 파장 범위에 대하여 한정하지는 않는다.
- [0025] 그리고, 상기 제 1 도전형 반도체층(110) 상에는 제 1 전극(150)이 구비되고, 상기 제 2 도전형 반도체층(140) 상에는 제 2 전극(160)이 구비될 수 있다.
- [0026] 상기 기판(100)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al_2O_3), GaN, SiC, ZnO, Si, GaP, InP, Ga_2O_3 , 그리고 GaAs 등이 사용될 수 있다.
- [0027] 상기 기판(100) 상에는 상기 제 1 반도체층(110)이 형성될 수 있다. 상기 제 1 반도체층(110)은 제 1 도전형 반도체층으로만 형성되거나, 상기 제 1 도전형 반도체층 아래에 언도프트 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.

- [0028] 상기 제 1 도전형 반도체층(110)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 $In_xAl_yGa_{1-x-y}N$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq x+y \leq 1$)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGa_n, InGa_n, InN, InAlGa_n, AlIn_n 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
- [0029] 상기 언도프트 반도체층은 상기 제 1 도전형 반도체층은 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제 1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제 1 도전형 반도체층과 같을 수 있다.
- [0030] 상기 제 1 반도체층(110) 상에는 상기 활성층(120)이 형성될 수 있다. 상기 활성층(120)은 예를 들어, $In_xAl_yGa_{1-x-y}N$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq x+y \leq 1$)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나를 포함할 수 있다.
- [0031] 상기 활성층(120)은 상기 제 1 반도체층(110) 및 하기의 제 2 도전형 반도체층(130)으로부터 제공되는 전자 및 정공의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
- [0032] 상기 활성층(120) 상에는 상기 제 2 도전형 반도체층(130)이 형성될 수 있다. 상기 제 2 도전형 반도체층(130)은 예를 들어 p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 $In_xAl_yGa_{1-x-y}N$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq x+y \leq 1$)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGa_n, InGa_n, InN, InAlGa_n, AlIn_n 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
- [0033] 여기서, 상술한 바와 다르게, 상기 제 1 도전형 반도체층(110)이 p형 반도체층을 포함하고 상기 제 2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제 1 반도체층(110) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 본 실시예에 따른 상기 발광 소자는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
- [0034] 또한, 상기 제 1 도전형 반도체층(110) 및 상기 제 2 도전형 반도체층(130) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
- [0035] 상기 제 2 도전형 반도체층(130) 상에는 재발광층(140)이 성장된다. 여기서, 상기 재발광층(140)은 인듐 조성이 서로 다른 InGa_n 다중 박막층으로 성장될 수 있다. 이때, 상기 재발광층(140)은 인듐조성이 서로 다른 박막으로 이루어지는데, 인듐 함량이 많은 박막층이 최상단에 위치하여 많은 인듐함량에 기인하여 발생하는 박막의 결정 결함이 소자의 전기적 구동에 관여하지 않게 할 수 있다. 여기서, 최상단이라 함은 상기 제 2 도전형 반도체층(130)으로부터 가장 멀리 구비된 층을 의미한다.
- [0036] 그리고, 도 2a 내지 도 2e에 도시된 실시예와 같이, 제 2 도전형 반도체층(130)이 요철 형상으로 형성되면, 상기 재발광층(140)도 요철 형상을 이루게 형성될 수 있다. 즉, 제 2 도전형 반도체층(130) 상에 장파장 영역의 광을 방출할 수 있는 인듐을 포함하는 질화물 반도체층으로 재발광층(140)이 형성되었다. 이때, 상기 제 2 도전형 반도체층(130)과 인듐을 포함하는 재발광층(140)이 요철을 가지고 형성되면, 평면 위에서 보다 응력을 적게 받으므로 더욱 많은 인듐을 포함할 수 있다.
- [0037] 상기 제 1 도전형 반도체층(110) 상에 형성된 상기 제 1 전극(150)과, 상기 제 2 도전형 반도체층(130) 상에 형성된 제 2 전극(160)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
- [0038] 실시예에 따른 발광 소자는, 발광층에서 제 1 파장 영역의 빛을 방출하고 재발광층에서 상기 제 1 파장 영역의 빛을 흡수하여 제 2 파장 영역의 빛을 방출할 수 있는데, 구체적으로 발광층에서 UV(ultra violet)를 방출하고 재발광층에서 UV를 흡수하여 백색광을 방출하거나, 발광층에서 청색광을 방출하고 재발광층에서 청색광을 흡수하여 적색광+녹색광(+황색광)을 방출할 수 있다.
- [0039] 즉, n형 반도체층에서 주입되는 전자와 p형 반도체층에서 주입되는 정공이 발광층에서 서로 결합하여 발광층의 인듐조성에 따라서 청색광 또는 UV를 방출한다.
- [0040] 만일, 활성층이 UV를 방출할 경우, 재발광층이 청색광+녹색광+황색광+적색광을 방출할 수 있다.

- [0041] 그리고, 실시예에 따른 발광 소자는 활성층(120)에서 방출되는 광에 의해서 재발광층(140)이 여기되어 광을 방출하는데, 재발광층(140)에서 방출되는 광은 질화물 반도체층을 통하여 주입되는 전자와 정공의 결합에 의하여 광을 생성하는 것이 아니고, 전기적 발광층에서 방출되는 광에 의해서 광적으로 여기된 것이므로 전류증가에 따른 스펙트럼의 변화가 상대적으로 매우 작고 안정적이다.
- [0042] 도 2a 내지 도 2e는 발광 소자의 제조방법의 일실시예를 나타낸 도면이다. 이하에서, 도 2a 내지 2e를 참조하여 발광 소자의 제조방법의 일실시예를 설명한다.
- [0043] 본 실시예는, 도 1에 도시된 실시예에 따른 발광 소자의 제조방법이나, 상술한 바와 같이 제 2 도전형 반도체층(130)이 요철 형상으로 형성된 실시예의 제조방법이다.
- [0044] 먼저, 도 2a에 도시된 바와 같이 기판(100) 상에 질화물 반도체를 적층한다. 여기서, 상기 질화물 반도체는 제 1도전형 반도체층(110)과 활성층(120) 및 제 2도전형 반도체층(130)을 포함하여 이루어진다.
- [0045] 상기 질화물 반도체는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
- [0046] 여기서, 기판(100)으로 사파이어(Al_2O_3), GaN, SiC, ZnO, Si, GaP, InP, Ga_2O_3 , 그리고 GaAs 등이 사용될 수 있다.
- [0047] 그리고, 상기 질화물 반도체와 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것으로서 구체적으로 저온 성장 GaN층 또는 AlN층 등을 형성할 수 있다.
- [0048] 그리고, 상기 기판(100) 상에 제 1 도전형 반도체층(110)을 성장시킬 수 있다.
- [0049] 상기 제 1 도전형 반도체층(110)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 $In_xAl_yGa_{1-x-y}N$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq x+y \leq 1$)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te등의 n형 도펀트가 도핑될 수 있다.
- [0050] 여기서, 상기 제 1 반도체층(110)은 제 1 도전형 반도체층으로만 형성되거나, 상기 제 1 도전형 반도체층 아래에 언도프트(undoped) 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. 그리고, 상기 언도프트 반도체층은 상기 제 1 도전형 반도체층은 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제 1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제 1 도전형 반도체층과 같다.
- [0051] 그리고, 상기 제 1 도전형 반도체층(110) 상에 활성층을 성장시키는데, 상기 활성층(120)은 단일 또는 다중 양자 우물(Multi-Quantum Well : MQW) 구조를 가지며 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
- [0052] 상기 활성층(120)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다.
- [0053] 상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다.
- [0054] 그리고, 상기 활성층(120) 상에 제 2 도전형 반도체층(130)을 성장시킨다. 상기 제 2 도전형 반도체층(130)은 $Al_xIn_yGa_{1-x-y}N$ 조성식(여기서, $0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq x+y \leq 1$ 임)을 갖는 질화물 반도체 물질을 포함할 수 있으며, Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다.
- [0055] 이어서, 도 2b에 도시된 바와 같이 상기 제 2 도전형 반도체층(130)과 활성층(120) 그리고, 제 1 도전형 반도체층(110)의 일부분까지 메사(Mesa) 식각한다. 즉, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 전극을 형성할 수 있는 공간을 확보하는 것이다.
- [0056] 여기서, 전극의 형성은 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각하여 형성할 수 있다. 메사 식각 공정이 종료된 후, 도시된 바와 같이 제 1 도전형 반도체층(110)의 일부와 활성층(120) 및 제 2 도전형 반도체

층(130)이 노출된다.

- [0057] 이어서, 도 2c에 도시된 바와 같이 제 2 도전형 반도체층(130)을 요철 형상으로 재성장시킨다. 여기서, 추가로 요철 형상으로 성장되는 제 2 도전형 반도체층(130)은 3차원 성장의 촉진 조건을 달리하여 요철 형상으로 성장될 수 있다.
- [0058] 즉, 제 2 도전형 반도체층(130)의 성장속도를 부분적으로 증가/감소시키거나, 성장온도를 부분적으로 증가/감소시키거나, 마그네슘 질화물(MgNx) 또는 실리콘 질화물(SiNx)을 표면 처리하여, 요철 형상을 만들 수 있다.
- [0059] 또한, 제 2 도전형 반도체층(130)을 보다 두껍게 형성한 후, 습식 식각법 등으로 식각하여 요철 구조를 형성할 수도 있다. 여기서, 상기 제 2 도전형 반도체층(130)의 요철 형상 형성은 도 1b에 도시된 메사 식각 공정 이전에 이루어질 수도 있다.
- [0060] 본 실시예에서는 제 2 도전형 반도체층(130)의 표면을 요철 형상으로 성장시켰으나, 도 1에 도시된 실시예에 따른 발광 소자를 제조할 때에 도 2c에 도시된 공정이 생략될 수도 있다.
- [0061] 이어서, 도 2d에 도시된 바와 같이 상기 제 2 도전형 반도체층(130) 상에, 재발광층(140)을 성장시키는데, 상기 재발광층(140)은 인듐 조성이 서로 다른 InGaN 다중 박막층으로 성장될 수 있다.
- [0062] 이때, 상기 재발광층(140)은 인듐조성이 서로 다른 박막으로 이루어지는데, 인듐 함량이 많은 박막층이 최상단에 위치하여 많은 인듐함량에 기인하여 발생하는 박막의 결정결함이 소자의 전기적 구동에 관여하지 않게 할 수 있다.
- [0063] 그리고, 요철 형상의 제 2 도전형 반도체층(130)으로 인하여, 상기 재발광층(140)의 표면도 요철 형상을 이루게 된다.
- [0064] 이때, 재발광층(140)은 인듐을 포함하여 장파장 영역의 광을 방출할 수 있는데, 상기 제 2 도전형 반도체층(130)과 인듐을 포함하는 재발광층(140)이 요철을 가지고 형성되면, 평면 위에서 보다 응력을 적게 받으므로 더욱 많은 인듐을 포함할 수 있다.
- [0065] 그리고, 도 2e에 도시된 바와 같이, 상기 제 1 도전형 반도체층(110) 상에 제 1 전극(150)을, 제 2 도전형 반도체층(130) 상에 제 2 전극(160)을 형성할 수 있다. 이때, 상기 제 2 도전형 반도체층(130)의 일부는 요철 구조를 이루지 않게 하고 해당 부분에 제 2 전극(160)을 형성할 수도 있다.
- [0066] 또한, 상기 제 2 전극(160)은 요철 형상 상에 형성될 수도 있다.
- [0067] 이때, 상기 제 1 전극과 제 2 전극은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
- [0068] 상술한 공정으로 제조된 본 실시예에 따른 발광 소자는, 도 1에 도시된 실시예에 따른 발광 소자와 동일한 효과를 갖는다. 즉, 발광층에서 제 1 파장 영역의 빛을 방출하고 재발광층에서 상기 제 1 파장 영역의 빛을 흡수하여 제 2 파장 영역의 빛을 방출할 수 있다.
- [0069] 또한, 활성층에서 방출된 광은 그 일부 또는 전부가 요철 부위에 형성된 재발광층을 여기시켜서 황색에서 적색에 이르는 장파장영역의 광을 생성한다. 따라서, 발광층에서 방출되는 청색광과 재발광층에서 방출되는 녹색광, 황색광, 적색광이 합쳐져서 백색을 구현한다.
- [0070] 또한, 인듐을 포함하는 재발광층이 요철 구조위에서 응력을 적게 받으므로 물질고유의 내부 양자 발광효율을 획기적으로 증대할 수 있다. 그리고, 요철구조 위에서 결정면과 응력의 다양한 분포에 기인하여 인듐을 포함하는 질화물 반도체 박막내에서 인듐의 상분리 현상이 촉진되어 넓은 스펙트럼을 자발적으로 방출할 수 있다.
- [0071] 따라서, 요철구조 위에 장파장영역의 광을 방출할 수 있는 인듐함량이 많고 조성이 서로 다른 질화물 박막층을 다중으로 증착되어 기존의 형광체를 효과적으로 대체할 수 있다.
- [0072] 상술한 실시예는 수평형 구조의 칩을 기준으로 설명하였으나 이에 한정되는 것은 아니며 수직형 구조 또는 필립형 구조의 칩에도 적용될 수 있다.
- [0073] 즉, 수직형 구조 또는 플립형 구조의 칩의 경우에도 칩의 상부에 재발광층을 형성하여 활성층으로부터 여기된 제 1 파장의 광을 제 1 파장보다 긴 제 2 파장으로 변환할 수 있다.
- [0074] 도 3은 발광 소자의 다른 실시예의 측면면도이다. 이하에서, 도 3을 참조하여 발광 소자의 다른 실시예를 설명

한다.

- [0075] 본 실시예에 따른 발광 소자는 도전성 지지막(metal support, 250) 상에 오믹 전극(240)과, 제 2 도전형 반도체층(230)과, 활성층(220)과, 제 1 도전형 반도체층(210)이 구비된다.
- [0076] 여기서, 도전성 지지막(250)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 이루어질 수 있으며, 상기 제 2 도전형 반도체층(230)과 연결된 전극으로 작용할 수 있다.
- [0077] 그리고, 상기 제 2 도전형 반도체층(230)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 이러한 오믹 특성을 개선하기 위해 오믹 전극(240)으로 투명 전극 등을 형성한다.
- [0078] 그리고, 오믹 전극(240)으로는 ITO, IZO, AZO, Ni, Ag, Al 및 Pt 등이 사용될 수 있다. 특히, Ni/Au의 이중층으로 구성된 투명 전극층이 널리 사용되며, Ni/Au의 이중층으로 구성된 투명 전극층은 전류 주입 면적을 증가시키면서 오믹 콘택을 형성하여 순방향 전압(V_f)을 저하시킨다.
- [0079] 그리고, 상기 제 2 도전형 반도체층(230)과 활성층(220) 및 제 1 도전형 반도체층(210)의 조성 등은 상술한 실시예에 기재된 것과 같다.
- [0080] 본 실시예에서는, 제 1 도전형 반도체층(210)이 요철 형상을 이루고, 상기 제 1 도전형 반도체층(210) 상에 상기 재발광층(260)이 요철 형상을 이루어 형성될 수 있다.
- [0081] 여기서, 상기 재발광층(260)은 인듐 조성이 서로 다른 InGaN 다중 박막층으로 성장될 수 있다. 이때, 상기 재발광층(260)은 인듐조성이 서로 다른 박막으로 이루어지는데, 인듐 함량이 많은 박막층이 최상단에 위치하여 많은 인듐함량에 기인하여 발생하는 박막의 결정결함이 소자의 전기적 구동에 관여하지 않게 할 수 있음은 상술한 실시예와 동일하다.
- [0082] 그리고, 상기 제 1 도전형 반도체층(210)의 일부는 요철 형상을 이루지 않을 수 있고, 상기 요철 형상을 이루지 않은 곳에 전극(270)이 형성될 수 있는데 상기 전극(270)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
- [0083] 그리고, 본 실시예에서 발광 소자가 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있음은 상술한 바와 같으며, 발광 특성은 도 1에 도시된 발광 소자의 실시예에서 기재된 바와 같으므로 생략한다.
- [0084] 도 4는 발광 소자 패키지의 일실시예의 단면도이다. 이하에서, 도 4를 참조하여 발광 소자 패키지의 일실시예를 설명한다.
- [0085] 도시된 바와 같이, 실시예에 따른 발광 소자 패키지는 패키지 몸체(20)와, 상기 패키지 몸체(20)에 설치된 제 1 전극층(31) 및 제 2 전극층(32)과, 상기 패키지 몸체(20)에 설치되어 상기 제 1 전극층(31) 및 제 2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(200)를 포위하는 충진배재(40)를 포함한다.
- [0086] 상기 패키지 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(200)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
- [0087] 상기 제 1 전극층(31) 및 제 2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(200)에 전원을 제공한다. 또한, 상기 제 1 전극층(31) 및 제 2 전극층(32)은 상기 발광 소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(200)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
- [0088] 상기 발광 소자(200)는 상기 패키지 몸체(20) 상에 설치되거나 상기 제 1 전극층(31) 또는 제 2 전극층(32) 상에 설치될 수 있다.
- [0089] 상기 발광 소자(200)는 상기 제 1 전극층(31) 및 제 2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
- [0090] 상기 충진배재(40)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 충진배재(40)에는 형광체가 포함되어 상기 발광 소자(200)에서 방출된 광의 파장을 변화시킬 수 있다.
- [0091] 상기 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.

[0092] 실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.

[0093] 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.


[0094] 또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

부호의 설명


- | | | |
|--------|-----------------|-------------------------|
| [0095] | 100 : 기판 | 110, 210 : 제 1 도전형 반도체층 |
| | 120, 220 : 활성층 | 130, 230 : 제 2 도전형 반도체층 |
| | 140, 260 : 재발광층 | 150 : 제 1 전극 |
| | 160 : 제 2 전극 | 240 : 오믹 전극 |
| | 250 : 도전성 지지막 | 270 : 전극 |

도면


도면1




도면2a




도면2b




도면2c




도면2d



도면2e



도면3



도면4

