

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4276028号
(P4276028)

(45) 発行日 平成21年6月10日(2009.6.10)

(24) 登録日 平成21年3月13日(2009.3.13)

(51) Int.Cl.		F I			
G06F 9/52	(2006.01)	G06F	9/46	475A	
G06F 12/08	(2006.01)	G06F	12/08	531B	
		G06F	12/08	551J	
		G06F	12/08	559Z	
		G06F	12/08	565	

請求項の数 4 (全 13 頁)

(21) 出願番号 特願2003-300510 (P2003-300510)
 (22) 出願日 平成15年8月25日(2003.8.25)
 (65) 公開番号 特開2005-71109 (P2005-71109A)
 (43) 公開日 平成17年3月17日(2005.3.17)
 審査請求日 平成18年3月22日(2006.3.22)

(73) 特許権者 000005108
 株式会社日立製作所
 東京都千代田区丸の内一丁目6番6号
 (74) 代理人 100075513
 弁理士 後藤 政喜
 (74) 代理人 100084537
 弁理士 松田 嘉夫
 (74) 代理人 100114236
 弁理士 藤井 正弘
 (72) 発明者 中村 友洋
 東京都国分寺市東恋ヶ窪一丁目280番地
 株式会社日立製作所 中央研究所内
 (72) 発明者 助川 直伸
 東京都国分寺市東恋ヶ窪一丁目280番地
 株式会社日立製作所 中央研究所内
 最終頁に続く

(54) 【発明の名称】 マルチプロセッサシステムの同期方法

(57) 【特許請求の範囲】

【請求項1】

複数のプロセッサでプログラムを並列的に実行するためのバリア同期を行うマルチプロセッサシステムの同期方法であって、

前記マルチプロセッサシステムは、各プロセッサが共有可能な共有メモリ領域を設け、この共有メモリ領域内に各プロセッサ毎に個別のメモリ領域を割り当て、

このメモリ領域には各プロセッサがプログラム中のバリア同期をとる部分の実行回数に応じた値を格納するカウンタを設け、

各プロセッサは、プログラム中のバリア同期をとる部分を実行したときに、実行回数に応じた値を定める数列から実行回数に対応する値を求め、この値を自プロセッサに割り当てられた前記個別のメモリ領域のカウンタに書き込み、

他のプロセッサに割り当てられたメモリ領域すべてに同一の値または前記数列において該実行回数に1を加えた回数に応じた値が書き込まれたことを判定した後に、後のプログラムの実行を行い、

前記プロセッサはキャッシュメモリを有し、前記各プロセッサに個別に割り当てるメモリ領域のメモリ上のアドレスの間隔を、該プロセッサに搭載されるキャッシュメモリ間のコヒーレンスを保つための管理における処理単位以上に大きくすることを特徴とするマルチプロセッサシステムの同期方法。

【請求項2】

前記プログラム中のバリア同期をとる部分の実行回数に応じて一意の値を定める数列は

、一定の実行回数毎に同一の数列を繰り返すことを特徴とする請求項 1 に記載のマルチプロセッサシステムの同期方法。

【請求項 3】

前記数列は、少なくとも現在のバリア同期が実行中であることを示す値と、現在のバリア同期が終了したことを示す値と、次のバリア同期が終了したことを示す値の少なくとも 3 つの値を備えることを特徴とする請求項 2 に記載のマルチプロセッサシステムの同期方法。

【請求項 4】

前記プロセッサは、他のプロセッサとのキャッシュメモリ間のコヒーレンスを保つ処理を実行することで前記キャッシュメモリ内の前記メモリ領域を更新することを特徴とする請求項 1 に記載のマルチプロセッサシステムの同期方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マルチプロセッサ・システムに関し、特に、共有メモリ型マルチプロセッサ・システムにおけるバリア同期処理に関し、専用ハードウェアを必要とせずに簡易なプログラムコードでバリア同期を実現するコンピュータの制御方法に関する。

【背景技術】

【0002】

各プロセッサがメモリを共有する共有メモリ型マルチプロセッサ・システムにおいて、並列プログラムを実行する際に各プロセッサ間のバリア同期をとる必要がある。

20

【0003】

従来は、このバリア同期を行う場合には、コヒーレンスを保つためにロック処理と呼ばれる処理を行ってきた。

【0004】

この処理は、データに対する排他制御を行う処理で、複数のプロセッサがロック変数と呼ばれる変数に対して排他的に読み書きできるようにし、このロック変数の状態によってバリア同期の成立・不成立を判断する手法を取っていた。しかし、この排他的な読み書きを実現するためには、プロセッサに用意されているテストアンドセット命令のような処理時間のかかる命令を実行する必要がある。さらに、排他的な処理であるため、バリア同期を行うプロセッサの数が増えるに従って、処理時間も大きく増大してしまう欠点がある。

30

【0005】

なお、ロック変数を用いたバリア同期の方法については、「コンピュータの構成と設計」(パターソン&ヘネシー 著/日経BP社 1996年4月 刊)の第559頁に記載されている。

【0006】

また、各プロセッサにローカルメモリを備えるとともに、各プロセッサで共有する共有メモリにカウンタを格納し、このカウンタにより各プロセッサの同期を取るものが知られている(特許文献1)。これは、一つのプロセッサが親となり、他のプロセッサが子となって、親と子の間で共有メモリ上のカウンタの値に基づいて同期を取るものである。

40

【特許文献1】特開平9-305546号

【発明の開示】

【発明が解決しようとする課題】

【0007】

上記前者の従来例のロック処理による排他制御によってマルチプロセッサ間でバリア同期処理を行うことは時間がかかる処理である。

【0008】

特に頻繁にバリア同期をとる必要がある場合には、ロック処理の影響により並列処理の効率が大幅に低下し、場合によっては逐次処理から高速化しない場合がある。

【0009】

50

この原因としては、ロック処理が常にメインメモリ上でのデータ読み出し・書き込み処理となり、1回のテストアンドセット命令の実行に多大な時間がかかる、という問題がある。

【0010】

さらに、ロック処理に伴うメインメモリ上でのデータ読み出し・書き込みが、1つの同一のアドレスに対して行われることによりメモリアクセス性能の低下を引き起こすことがある、という問題があった。

【0011】

また、上記後者の従来例では、一つのプロセッサが親となり、他のプロセッサを子として親子間の同期を保証することはできるものの、共有メモリのカウンタは親子間の同期のみに利用されるため、子のプロセッサ間では同期を保証することができず、並列処理などに適用した場合には高速化が行えない場合がある、という問題があった。

10

【0012】

そこで本発明は、上記問題点に鑑みてなされたもので、ロック処理のような時間のかかる処理を行うことなく、また、特別なハードウェア機構の追加をせずに高速にマルチプロセッサ間でのバリア同期を行うことを目的とする。

【課題を解決するための手段】

【0013】

本発明は、共有メモリ上にバリア同期をとる各プロセッサの実行が完了した同期ポイントを示す同期フラグ領域(カウンタ)を割り当て、ソフトウェアによりこの同期フラグ領域を実行状態に応じて更新し、各プロセッサはバリア同期に参加する他のプロセッサの同期フラグ領域同士を比較することでバリア同期処理を行う。

20

【0014】

同期フラグは、各プロセッサが同期ポイントに到達すると更新されるフラグで、各プロセッサは他のすべてのプロセッサの同期フラグが自分の同期フラグと一致もしくは1つ先の同期ポイントに到達した際の同期フラグの状態と一致するか否かでバリア同期成立を判断する。

【0015】

さらに、共有メモリにプロセッサに搭載したキャッシュメモリを用い、同期フラグはキャッシュコヒーレンス管理単位であるキャッシュライン毎に1プロセッサ分を割り当てることで、同期フラグ更新のたびに各プロセッサのキャッシュがフラッシュされることなく、各キャッシュラインは同期1回あたり1度ずつフラッシュされるだけでよいため、バリア同期処理の高速化を実現できる。

30

【発明の効果】

【0016】

したがって、本発明は、マルチプロセッサシステムにおける並列処理性能を安価に向上させるために、マルチプロセッサ間での同期処理に対して、次の2つの効果が得られる。

【0017】

まず第1は、特別なハードウェアを用意せずにソフトウェアで様々な規模のバリア同期処理の実現ができる。

40

【0018】

次に、第2は、キャッシュ構成を意識した最適化により、バリア同期処理の高速化を実現できる。

【0019】

上記において、様々な規模のバリア同期処理の実現とは、例えば、バリア同期に参加するプロセッサの数が非常に大きくなっても、同期フラグ領域はメインメモリ上に確保しているため、必要なだけの領域を確保でき、さらに具体的なバリア同期処理においても、ソフトウェアによる制御で行えば、必要な回数だけ他のプロセッサとの同期フラグのチェックを増加させることで対応ができる。

【0020】

50

また上記のキャッシュ構成を意識した最適化とは、例えば、別キャッシュライン方式であり、キャッシュやコヒーレンス制御単位などのシステム構成に応じてソフトウェアを調整することによりバリア同期処理の高速化が可能である。

【発明を実施するための最良の形態】

【0021】

以下、本発明の一実施形態を添付図面に基づいて説明する。

【0022】

図1は、本発明を適用する共有メモリ型マルチプロセッサシステムを示す。

【0023】

図1において、複数のプロセッサ1（図中CPUコア）にはそれぞれキャッシュメモリ2が搭載され、各プロセッサ1とメモリ4（メインメモリ）を接続する共有バス3、複数のプロセッサ1で共有されるメインメモリ4から構成される。なお、プロセッサ1はCPU 1～NのN個で構成した場合を示す。

10

【0024】

本実施形態ではメインメモリ4の一部の領域を、バリア同期の際に使用する同期フラグ領域5とする。同期フラグ領域5はメインメモリ4内の任意の場所でもよく、特別な領域を用意する必要はない。また、バリア同期をとる部分（バリアポイントまたはタイミング）は、マルチプロセッサシステムで実行されるプログラム中に予め設定されたものである。

【0025】

同期フラグ領域5には、各プロセッサ（CPU 1～N）毎に専用のカウンタとしての同期フラグ（FLAG 1～N）を用意し、各プロセッサ1がバリア同期を行う毎に、同期フラグFLAG 1～Nは加算など所定の演算操作によりそれぞれ更新される。

20

【0026】

同期フラグ領域5は通常のメインメモリ4上の一部であるので、場合によってCPU1のキャッシュメモリ2にキャッシングされている。その場合にはキャッシュメモリ2のコヒーレンスを保つための機構が必要である。

【0027】

本発明によるバリア同期処理の処理フローチャートを図2に示す。

【0028】

各プロセッサ1は、プログラムコード中のバリア同期ポイントに到達すると現在のそのバリアポイントに応じた値およびその次のバリアポイントの値を計算し（図中6）、現在のそのバリアポイントに応じた値を、自プロセッサ（例えば、CPU 1）に割り当てられた同期フラグ（例えば、FLAG 1）へ保存する（7）。各プロセッサ1が同一のバリアポイントに到達した際に計算されるバリアポイントに応じた値は同一である。

30

【0029】

次に、他の1つのプロセッサ（例えばCPU 2）の同期フラグ（FLAG 2）を読み出し（8）、その同期フラグFLAG 2の値と自CPUが保存した同期フラグFLAG 1の値と比較をする。この2つの値が同一であった場合、その2つのCPU 1、2は同一のバリアポイントに到達したと判断できるため、この2つのCPU間でのバリア同期が成立したと言える。また、他のCPU 2の同期フラグ 2の値が、自CPU 1が次のバリアポイントに到達した場合に同期フラグに保存する値と同一である場合もバリア同期が成立したと判断する（9）。この理由については後ほど説明する。

40

【0030】

このいずれでもない場合（12）には、再び他の1つのCPUの同期フラグを読み出し（6）同様の比較を条件が成立するまで繰り返す。

【0031】

上記（9）の条件が成立したら、バリア同期に参加するすべてのCPU 1～Nの条件が成立したかをチェックする（10）。まだチェックの済んでいないCPUが有る場合（14）には、同期フラグを読み出すCPUを次のCPU（例えば、CPU 3）にする（13）。これをすべてのCPUの条件が成立するまで繰り返す。そしてすべてのCPU

50

2 ~ Nの条件が成立すればバリア同期成立(11)と判定する。そして、次の処理を開始する。

【0032】

バリア同期が成立していても2つのCPUの同期フラグの値が同一でない場合がある。図3に示す例は、2つのCPUの同期フラグの値が同一である場合のみバリア同期が成立と判断する方式ではデッドロックの発生する場合があることを示したものである。

【0033】

図3は、縦方向に時間を取り、プロセッサ1の内、CPU#1とCPU#2の2CPUがバリア同期[1]とバリア同期[2]を取る場合の、時間軸方向での処理の進行状況と同期フラグの状態を示した模式図である。

10

【0034】

CPU#1は並列実行部[1](図中15)の処理を終えると、バリア同期[1]の処理に入り、自CPUの同期フラグFLAG1をAからBに書きかえる(16)。そしてバリア同期相手のCPU#2が同じ同期フラグFLAG2の値がBであるかをチェックする(17)。

【0035】

一方、CPU#2も同様に並列実行部[1](22)、バリア同期[1]での自CPUの同期フラグFLAG2のAからBへの書き換え(23)、そしてバリア同期相手のCPU#1との同期フラグFLAG1の比較(24)をほぼ同時に行う。

【0036】

この場合、CPU#1およびCPU#2における同期フラグのチェック(17、24)で、いずれも同期フラグFLAG1、2がBであることから、バリア同期[1]が成立する(31)。

20

【0037】

次に、同様に並列実行部[2]がCPU#1およびCPU#2で実行され(18、25)、バリア同期[2]の処理でそれぞれのCPUの同期フラグFLAG1、2がBからCに書きかえられた(19、26)場合を考える。

【0038】

このタイミングで、CPU#1が割込み処理(20)に入った場合、CPU#2ではCPU#1の同期フラグを読み出してCであるため、自CPUの同期フラグFLAG2と同一と判断して(27)バリア同期[2]を成立とする(32)。よって、CPU#2はバリア同期の次の並列実行部[3](28)の実行を行い、次のバリア同期[3]の処理に移る。すると、CPU#2の同期フラグFLAG2はCからDに書きかえられてしまう(29)。

30

【0039】

このタイミング以降で、CPU#1が割込み処理(20)から復帰し、バリア同期[2]の処理の続きを行うことを考える。この時CPU#1はCPU#2の同期フラグを読み出して、自CPUの同期フラグFLAG1の値Cと同一であるか否かの比較を行うが、すでにバリア同期[2]は成立したものだとしてしまったCPU#2の同期フラグFLAG2はバリア同期[3]の処理によってDに書きかえられてしまっているため、CPU#1は自CPUの同期フラグFLAG1と同一のCを読み出すことができない。

40

【0040】

この状態は、CPU#1、CPU#2共にお互いがお互いの同期フラグの値の更新を待っていることになるので(21、30)、永遠に解決されることがないデッドロック状態(33)となる。

【0041】

このようなデッドロック状態(33)を回避するには、同期フラグFLAG1、2の比較において、他のCPUの同期フラグの値が、自CPUが次のバリアポイントに到達した場合に同期フラグに保存する値と同一である場合もバリア同期が成立したと判断すればよい。

50

【0042】

つまり、CPU#1のバリア同期[2]の処理におけるCPU#2の同期フラグFLAG2との比較(21)においては、CPU#1の現在の同期フラグFLAG1の値CとCPU#2の同期フラグFLAG2の値が一致する場合だけでなく、CPU#1が次のバリアポイントに到達した場合に同期フラグFLAG1に保存する値Dと一致した場合もバリア同期成立とすれば、デッドロック状態(33)とならない。

【0043】

上記図2の処理(9)においては、上記のように、次のバリアポイントに到達した場合に同期フラグに保存する値と一致した場合もバリア同期成立とすることで、上述のようなデッドロックを回避して、マルチプロセッサシステム(または並列計算機)における並列処理を円滑に進めることができる。

10

【0044】

こうして、本発明によれば、バリア同期に参加するプロセッサ1の数が非常に大きくなっても、同期フラグ領域5はメインメモリ4上に確保しているため、必要なだけの領域を確保でき、特別なハードウェアを用意することなくソフトウェアで様々な規模のバリア同期処理の実現ができる。

【0045】

これにより、並列処理を行う際に、オーバーヘッドの大きな部分を占めるプロセッサ間のバリア同期処理を高速化することを可能にし、並列化オーバーヘッドを削減してマルチプロセッサシステムの並列処理を高速化できるのである。加えて、専用ハードウェアを用意することがなく、コスト・柔軟性(並列規模や多重実行への対応)などの点でソフトウェアによる方法に優位性がある。

20

【0046】

なお、並列処理(または並列計算機)の性能を決定する大きな要因として、次の2点が挙げられる。

- ・並列化が容易であること(既存のプログラムの構造を変えなくても並列化できること)。
- ・並列実行時にスケーラブルな性能(並列度に応じた性能が得られること)。

【0047】

そして、これを実現するためには、高性能な自動並列化コンパイラが必要で、そこで特に重要となるのは次の2点である。

30

- ・並列化に伴うオーバーヘッドの影響を低減すること。
- ・できるだけ並列実行される部分を増やすこと。

【0048】

並列実行部分を増やすには、小さいループ(演算部分が少ない)も並列化する必要があるが、並列化オーバーヘッドの影響を押さえるには、並列実行部の演算部分がオーバーヘッドに比べて十分に大きい必要があり、この根本的解決策は、並列化オーバーヘッド自体の低減である。本発明は、この並列化オーバーヘッドの大きな部分を占めるプロセッサ間のバリア同期処理を高速化することで並列化オーバーヘッドの低減を実現することに関する。専用ハードウェアを新設する方法もあるが、コスト・柔軟性(並列規模や多重実行への対応)などの点でソフトウェアによる方法に優位性がある。

40

【0049】

図4は、第2の実施形態を示し、前記第1実施形態の同期フラグ領域5をキャッシュメモリ上に移したもので、その他の構成は前記第1実施形態と同様である。

【0050】

複数のプロセッサ1を構成する各CPU1~Nのキャッシュメモリ2には、同期フラグFLAG1~Nを保存する同期フラグ領域34が設定される。なお、同期フラグFLAG1~Nを保存するためのキャッシュメモリは、既設のキャッシュメモリ2内に確保しても良いし、別途同期フラグFLAG1~Nを保存するためのキャッシュメモリを新設しても良い。

50

【0051】

プロセッサ1のキャッシュメモリ2に同期フラグ領域34を設定することで、プロセッサ1のメモリアクセス・レイテンシを削減し、同期フラグFLAG 1~Nの読み書きが高速化され、上記図2に示した処理フローの処理時間が短縮される。

【0052】

この場合、各CPU 1~N毎に設けたキャッシュメモリ2毎に全CPUの同期フラグ領域をミラーリングして保持してもよいし、自CPUの同期フラグ領域のみを保持し、他CPUの同期フラグを読み出す場合には、共有バス3経由で読み出すようにしてもよい。

【0053】

本発明が上記従来例のロック変数を用いたバリア同期処理と異なるのは、従来例ではロック変数を複数プロセッサで奪い合い、同時には1つのプロセッサのみが処理を可能としているため、複数のプロセッサの処理が逐次的に行われていくのに対し、本発明では、図2に示した処理フローを各プロセッサが並列的に行っていくことが可能である点である。そのため、バリア同期に参加するプロセッサの数が多くなった場合の処理時間の増大が、従来例に比べて少ない利点がある。

【0054】

図5は、上記図4に示した同期フラグ領域34のメモリ上への確保の方法を模式的に2通り示した図である。図5でグレーの領域は同期フラグ領域34のメモリ空間を示し、その横幅はキャッシュラインサイズである。1つのキャッシュラインは横一列分であるとす

【0055】

同一キャッシュライン方式(図中35)は、1つのキャッシュラインLine #1(37)にN個のプロセッサの同期フラグを確保する方式である。図5ではN個の同期フラグ(図中フラグ[1]~[N])をLine #1(37)内で連続する位置に確保しているが、この確保する順序や場所はLine #1内で同期フラグ同士で重ならない限りどのように確保してもよい。

【0056】

一方、別キャッシュライン方式(図中36)は、1つのキャッシュラインには1つのプロセッサの同期フラグ(図中フラグ[1]~[N])のみを確保する方式で、N個のプロセッサの同期フラグFLAG 1~NはN個のキャッシュラインLine 1~N(37~39)に分散して確保する。

【0057】

それぞれのキャッシュラインにおいて、同期フラグを確保する位置は、図5の例ではキャッシュライン毎にずらしてあるが、すべてキャッシュラインの先頭に配置するなど、それぞれのキャッシュラインの中のいずれかの位置に確保する場合を含む。またN個のキャッシュライン37~39はメモリ空間上で連続している領域である必要はない。

【0058】

図6は、プロセッサ1としてCPU #1、CPU #2、CPU #3の3つのCPU間で本発明による方式でバリア同期処理を行った場合の処理順序の例を、縦方向を時間軸として模式的に示した図である。

【0059】

同一キャッシュライン方式(図中35)でも別キャッシュライン方式(図中36)でも3つのCPUは同時にバリア同期処理を開始したとする。

【0060】

同一キャッシュライン方式(35)では、まずCPU #1がLine #1(図5参照)上のCPU #1の同期フラグ領域37を更新する。CPU #2、CPU #3もほぼ同時にLine #1上の自CPUの同期フラグ領域を更新しようとするが、CPU #1が同一のキャッシュラインであるLine #1に対するstoreを行ったため、CPU #2、CPU #3の処理はCPU間でのキャッシュコヒーレンスを維持するための機構によりキャ

10

20

30

40

50

ンセルされる。なお、各CPU 1 ~ Nは、キャッシュメモリ2のコヒーレンスを維持する機構を備えるものである。

【0061】

次に、CPU#2がLine#1上の自CPUの同期フラグ領域を更新する。先ほどと同様にしてCPU#3もほぼ同時にLine#1上の自CPUの同期フラグ領域を更新しようとするが、再度キャンセルされる。そのため、CPU#2の更新処理が終了してからCPU#3はLine#1上の自CPUの同期フラグ領域を更新することになる。ここまでの処理は図2に示した処理フローにおける同期フラグの更新処理(6、7)の部分である。

【0062】

次に、同期フラグのチェックの処理(8~14)をCPU#1、CPU#2、CPU#3でそれぞれ行う。この例ではCPU#3はLine#1がすでに自CPUのキャッシュ上にありCPU#1およびCPU#2の同期フラグの値とCPU#3の同期フラグを比較することでバリア同期成立を判定することができる。

【0063】

一方、CPU#1とCPU#2は、フラグ更新後にそれぞれ自CPUの同期フラグと他CPUの同期フラグの値の比較を行うものの、CPU#3がCPU#3の同期フラグを更新し、その更新されたLine#1が転送(43)されてくるまでは、同期フラグの比較においてバリア同期成立の条件を満たさないため、バリア同期成立(44)のタイミングは、CPU#3がバリア同期成立を判定した頃とほぼ同時となる。そのため、同一キャッシュライン方式(35)は同期フラグの更新が結果的に逐次的にしか行えず、バリア同期処理にかかる時間がバリア同期に参加するプロセッサの数にほぼ比例して増大する。

【0064】

一方、別キャッシュライン方式(36)では、各CPUが更新するそれぞれのCPUの同期フラグ領域が別々のキャッシュラインLine 1 ~ Nとなっているため、CPU#1、CPU#2、CPU#3いずれもほぼ同時に同期フラグの更新が可能である。

【0065】

次に、同期フラグFLAG 1 ~ Nのチェックの処理では、他のCPUの同期フラグがあるキャッシュラインが自CPUのキャッシュラインに転送されてフラッシュした後、このキャッシュラインの同期フラグとの比較を行うことでバリア同期成立の判定を行う。よって、別キャッシュライン方式(36)は同期フラグの更新が各CPU間で並列的に行えるため、バリア同期処理にかかる時間はバリア同期に参加するプロセッサの数が増大しても大きくは増加しない。キャッシュラインの転送回数が増加するが、プロセッサの数の増大に応じて転送ラインの数を増加させることで処理時間を増加させないようにすることが可能である。

【0066】

図6による説明では、キャッシュラインごとのコヒーレンス制御を前提として説明をしたが、キャッシュラインサイズによらず、コヒーレンス制御単位(キャッシュライン単位)以上のサイズの領域当たり1つの容量で、各プロセッサの同期フラグ領域を確保すれば別キャッシュライン方式と同様の並列的な同期フラグ領域の更新が可能である。つまり、第1の実施形態においては、各プロセッサ1へ個別に割り当てるメモリ領域(同期フラグ領域5)のメモリ上のアドレスの間隔を、プロセッサ1に搭載されるキャッシュメモリ2間でコヒーレンスを保つための管理における処理単位(管理単位)以上に大きくすればよい。

【0067】

次に、バリアポイントにおいて、同期フラグ領域に保存する値に関しては、各プロセッサが同一のバリアポイントに到達した際に同一の値になれば問題ないが、例えば図7に示す数列50を用いると、同期フラグの比較処理を高速化することが可能である。

【0068】

図7に示したバリア同期実行回数を示す数列50の例では、8ビットの同期フラグを仮

10

20

30

40

50

定しバリア同期実行回数をMとして、2の(M mod 8)乗までを同期フラグに書き込む値とする。つまり、8ビットの同期フラグにおいて、いずれか1ビットのみが常に1であり、他は0である状態で、バリア同期実行毎に1であるビットが左に1ビットずつシフトしていき、8ビット目の次は1ビット目に戻る操作を行う数列である。換言すれば、バリア同期実行毎に1であるビットを左に1ビットずつローテートする操作である。

【0069】

このように数列50が循環してよい理由は、バリア同期処理が正しく行われている場合には、各プロセッサのバリア同期の実行回数に1以上の差が生じることがないためである。つまり、他のプロセッサ1に先行して次のバリアポイントに達したプロセッサ1は、他のプロセッサ1が同じバリアポイントに達するまで後続の命令(プログラム)を実行することができないためである。

10

【0070】

図7に示したバリア同期実行回数を示す数列50の例が、同期フラグの比較処理に適している理由は次の通りである。

【0071】

上記図2に示したバリア同期処理の処理フローチャートにおいて、他のプロセッサの同期フラグとの比較処理が、値が同一であるか、または、自プロセッサの同期フラグを1ビット左にローテートしたものと同一であるかの確認となり、演算処理が簡単となるため、処理時間が短縮できる。

【0072】

20

なお、上記数列50は、現在のバリア同期処理が実行中であることを示す値と、現在のバリア同期処理が終了したことを示す値と、次のバリア同期処理が終了したことを示す値の少なくとも3つの値を備え、循環して利用可能な数列であれば良く、好ましくは、数値的に連続する数列や、ビット配列の順に連続する数列である。

【0073】

以上のように、各CPU 1~Nのキャッシュメモリ2のコヒーレンスを維持する機構を備える場合には、共有メモリにキャッシュメモリ2を用い、同期フラグFLAG 1~Nはキャッシュコヒーレンスの管理単位であるキャッシュライン毎に1プロセッサ(CPU)分を割り当てることで、同期フラグ更新のたびに各プロセッサのキャッシュがフラッシュされることなく、各キャッシュラインは同期1回あたり1度ずつフラッシュされるだけでよいため高速化される。

30

【0074】

そして、マルチプロセッサシステムで並列処理を行う場合に、並列化オーバーヘッドの大きな部分を占めるプロセッサ間のバリア同期処理を高速化することで並列化オーバーヘッドの低減を実現することが可能となり、特に、専用ハードウェアを必要とすることなく、コスト・柔軟性(並列規模や多重実行への対応)などの点でソフトウェアによる方法に優位性がある。

【産業上の利用可能性】

【0075】

以上のように、本発明に係るマルチプロセッサシステムの同期方法は、並列処理を行うマルチプロセッサ、もしくはその並列処理のためのコンパイラに適用することができる。

40

【図面の簡単な説明】

【0076】

【図1】本発明の一実施形態を示し、バリア同期処理を行うマルチプロセッサシステムの構成図を示す。

【図2】バリア同期処理の一例を示すフローチャート。

【図3】同じく、2つのCPUによるバリア同期処理の一例を示すタイムチャート。

【図4】第2の実施形態を示し、バリア同期処理を行うマルチプロセッサシステムの構成図を示す。

【図5】キャッシュメモリの同期フラグ領域のマッピングを示す説明図で、図中上部が同

50

ーキャッシュライン方式を、図中下部が別キャッシュライン方式を示す。

【図6】3つのCPUによるバリア同期処理のタイムチャートを示し、図中左半分が同一キャッシュライン方式を、図中右半分が別キャッシュライン方式を示す。


【図7】バリア同期処理の際に更新される値の一例を示す説明図。

【符号の説明】


【0077】

- 1 プロセッサ
 - 2 キャッシュメモリ
 - 3 共有バス
 - 4 メインメモリ
- 5、3 4 同期フラグ領域


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



フロントページの続き

審査官 鈴木 修治

- (56)参考文献 特開2001-043203(JP,A)
特開2002-342163(JP,A)
特開2003-030049(JP,A)
特開平05-035697(JP,A)
特開平06-243110(JP,A)

- (58)調査した分野(Int.Cl., DB名)
G06F 9/46 - 9/54
G06F 12/08