(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号

特開2004-14828 (P2004-14828A)

(43) 公開日 平成16年1月15日 (2004.1.15)

(51) Int.C1. ⁷	FI		テーマコード (参考)
HO1L 21/3205	HO1L 21/88	К	5 F O 3 3

審査請求 未請求 請求項の数 8 OL (全 14 頁)

(21) 出願番号 (22) 出願日	特願2002-166621 (P2002-166621) 平成14年6月7日 (2002.6.7)	(71) 出願人	000005223 富士通株式会社			
			神奈川県川崎市中原区上小田中4丁目1番 1号			
		(74)代理人	100091340			
			弁理士 高橋 敬四郎			
		(74)代理人	100105887			
			弁理士 来山 幹雄			
		(72)発明者	宮嶋 基守			
			神奈川県川崎市中原区上小田中4丁目1番			
			1号 富士通株式会社内			
		(72)発明者	柄沢 章孝			
			神奈川県川崎市中原区上小田中4丁目1番			
			1号 富士通株式会社内			
			鼻級百に続く			
		1	東京東に応い			

(54) 【発明の名称】半導体装置の製造方法

(57)【要約】

~

【課題】ディッシングやエロージョン等の凹凸の発生を 抑制することが可能な半導体装置の製造方法を提供する

【解決手段】下地基板の上に第1の絶縁材料からなる第 1の絶縁膜を形成する。第1の絶縁膜の上に、第1の絶 縁材料とは異なる第2の絶縁材料からなる第2の絶縁膜 を形成する。第2の絶縁膜及び第1の絶縁膜に、少なく とも該第1の絶縁膜の途中まで達する凹部を形成する。 凹部内を埋め込むように、第2の絶縁膜の上に、導電材 料からなる配線層を堆積させる。配線層を研磨して、凹 部内に該配線層を残す。第1の絶縁膜が露出するまで配 線層及び第2の絶縁膜を研磨する。

【選択図】 図4



(G)



(2) 【特許請求の範囲】 【請求項1】 (a)下地基板の上に第1の絶縁材料からなる第1の絶縁膜を形成する工程と、 (b)前記第1の絶縁膜の上に、前記第1の絶縁材料とは異なる第2の絶縁材料からなる 第2の絶縁膜を形成する工程と、 (c)前記第2の絶縁膜及び前記第1の絶縁膜に、少なくとも該第1の絶縁膜の途中まで 達する凹部を形成する工程と、 (d)前記凹部内を埋め込むように、前記第2の絶縁膜の上に、導電材料からなる配線層 を堆積させる工程と、 (e)前記配線層を研磨して、前記凹部内に該配線層を残す工程と、 (f)前記第1の絶縁膜が露出するまで前記配線層及び前記第2の絶縁膜を研磨する工程 を有する半導体装置の製造方法。 【請求項2】 前 記 工 程 (e) に お い て 、 前 記 配 線 層 の 研 磨 速 度 が 前 記 第 2 の 絶 縁 膜 の 研 磨 速 度 よ り も 速 い条件で、前記配線層を研磨する請求項1に記載の半導体装置の製造方法。 【請求項3】 前記工程(f)において、前記第2の絶縁膜の研磨速度が前記配線層の研磨速度よりも速 い 条 件 で 、 前 記 第 1 の 絶 縁 膜 が 露 出 す る ま で 前 記 配 線 層 及 び 前 記 第 2 の 絶 縁 膜 を 研 磨 す る 請求項1または2に記載の半導体装置の製造方法。 【請求項4】 前 記 工 程 (e) に お い て 、 前 記 配 線 層 の 表 面 に 現 れ る デ ィ ッ シ ン グ の 最 深 部 が 、 前 記 第 2 の絶縁膜の底面よりも高い状態で、研磨を終了する請求項1~3のいずれかに記載の半導 体装置の製造方法。 【請求項5】 前 記 第 1 の 絶 縁 膜 の 表 面 が 疎 水 性 で あ る 請 求 項 1 ~ 4 の い ず れ か に 記 載 の 半 導 体 装 置 の 製 造方法。 【請求項6】 前記工程(a)が、前記第1の絶縁膜を形成する前に、前記下地基板の上に、前記第1の 絶 縁 膜 よ り も 誘 電 率 の 低 い 有 機 絶 縁 材 料 ま た は 多 孔 質 絶 縁 材 料 か ら な る 第 3 の 絶 縁 膜 を 形 成する工程を含み、該第3の絶縁膜の上に前記第1の絶縁膜を形成し、 前記工程(c)において、少なくとも前記第3の絶縁膜の途中まで達する前記凹部を形成 する請求項1~5のいずれかに記載の半導体装置の製造方法。 【請求項7】 前 記 第 1 の 絶 縁 材 料 が 、 S i C 、 S i O C 、 及 び S i O C Η か ら な る 群 よ り 選 択 さ れ た 一 つの材料である請求項1~6のいずれかに記載の半導体装置の製造方法。 【請求項8】 前 記 第 2 の 絶 縁 材 料 が 酸 化 シ リ コ ン で あ る 請 求 項 1 ~ 7 の い ず れ か に 記 載 の 半 導 体 装 置 の 製 造 方 法 。 【発明の詳細な説明】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 【発明の属する技術分野】 本発明は、配線形成方法に関し、特に絶縁層に凹部を形成し、その凹部内を埋め込むよう に 絶 縁 層 上 に 導 電 性 部 材 を 堆 積 さ せ 、 こ の 導 電 性 部 材 を 研 磨 し て 凹 部 内 に 導 電 性 部 材 の 一 部を残す配線形成方法に関する。

[0002]

۲

【従来の技術】

高密度半導体集積回路装置の配線形成工程で、高速化と信頼性とを両立できる銅を用いた ダマシン法が使用される。層間絶縁膜に、配線用の溝とビアホールとを形成し、その中に 銅を埋め込んで不要な部分を化学機械研磨で取り除くデュアルダマシン法は、最先端の半

10

20

30

40

導体集積回路装置の製造に必須の技術になっている。 [0003]図9を参照して、従来のデュアルダマシン法を用いた配線の形成方法について説明する。 図9(A)に示すように、下地の層間絶縁膜100の表層部の一部に銅配線101が配置 されている。 層間絶縁膜100及び配線101の上に、キャップ層102、第1の層間絶 縁 膜 1 0 3 、 エッチングストッパ 層 1 0 4 、 第 2 の 層 間 絶 縁 膜 1 0 5 を 順 番 に 堆 積 さ せる 通常のフォトリソグラフィエ程を経て、第2の層間絶縁膜105に配線溝106を形成 する。配線溝106の底面にエッチングストッパ層104が露出する。 [0004]図9(B)に示すように、配線溝106の底面に露出したエッチングストッパ層104に 10 、通常のフォトリソグラフィ技術を用いて開口を形成する。この開口を通して第1の層間 絶縁膜103をエッチングし、ビアホール107を形成する。ビアホール107の底面に 露 出 した キャップ 層 102を 除 去 し 、 銅 配 線 101を 露 出 さ せる。 [0005]配線溝106及びビアホール107の内面上にバリアメタル層を形成し、その上に銅のシ ード層を形成する。シード層を電極として銅を電解めっきし、銅層108を形成する。銅 層108は、配線溝106及びビアホール107内を埋め込む。 [0006]図9(C)に示すように、銅層108の化学機械研磨(CMP)を行い、銅層108の不 要 部 分 を 除 去 す る 。 こ れ に よ り 、 配 線 溝 1 0 6 及 び ビ ア ホ ー ル 1 0 7 内 に 銅 配 線 1 0 8 が 20 残る。 [0007]図 9 (D) に示すように、第 2 の 層 間 絶 縁 膜 1 0 5 及び 銅 配 線 1 0 8 の 上に、 キャップ 層 109及び第3の層間絶縁膜110を形成する。配線108の上に、配線108と同様の 方法で上層の配線が形成される。 [0008]【発明が解決しようとする課題】 図9(C)に示した工程で銅層108のCMPを行うと、ディッシングやエロージョンと 呼ばれる凹凸が基板の表面に発生する。 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 30 図10(A)に、CMP後の基板表面の凹凸の測定結果を示す。横軸は基板表面に沿った 走査距離を表し、1目盛りが80μmに相当する。縦軸は表面の高さを表し、1目盛りが 50nmに相当する。銅配線のパターンに対応してディッシングDが発生している。また 、銅配線の密集する領域に、エロージョンEが発生している。 [0010]ディッシングは、CMPで使用する研磨パッドが変形し配線パターンに追従するために発 生する。エロージョンは、特に銅配線が密集する部分において、銅配線を分離する絶縁膜 に C M P 時の加工圧力が集中して、 絶縁膜及び銅配線が過研磨されることにより発生する [0011]40 図10(B)に、ディッシングの深さと配線幅との関係を示す。横軸は配線幅を単位「µ m」で表し、縦軸はディッシングの深さを単位「 n m 」で表す。 配線幅が広くなるに従っ て、ディッシングが深くなることがわかる。 ディッシングやエロージョンが発生すると、図9(D)に示した第3の層間絶縁膜110 の表面に、下地表面の凹凸に倣った凹凸が発生する。層間絶縁膜の表面に発生した凹凸は 、 そ の 層 間 絶 縁 膜 に 形 成 さ れ た 配 線 溝 に 埋 め 込 ま れ た 銅 層 を 研 磨 し た 後 に 銅 の 研 磨 残 り が 発生する原因になる。銅の研磨残りは、配線の短絡の原因になる。銅の研磨残りの発生を 防止するために、層間絶縁膜を形成した後に、その表面をCMP等によって平坦化しなけ

ればならない。

50

(3)

【 0 0 1 3 】

本 発 明 の 目 的 は 、 ディ ッ シ ン グ や エ ロ ー ジ ョ ン 等 の 凹 凸 の 発 生 を 抑 制 す る こ と が 可 能 な 配 線 形 成 方 法 を 提 供 す る こ と で あ る 。

(4)

【0014】

【課題を解決するための手段】

本発明の一観点によると、(a)下地基板の上に第1の絶縁材料からなる第1の絶縁膜を 形成する工程と、(b)前記第1の絶縁膜の上に、前記第1の絶縁材料とは異なる第2の 絶縁材料からなる第2の絶縁膜を形成する工程と、(c)前記第2の絶縁膜及び前記第1 の絶縁膜に、少なくとも該第1の絶縁膜の途中まで達する凹部を形成する工程と、(d) 前記凹部内を埋め込むように、前記第2の絶縁膜の上に、導電材料からなる配線層を堆積 させる工程と、(e)前記配線層を研磨して、前記凹部内に該配線層を残す工程と、(f)前記第1の絶縁膜が露出するまで前記配線層及び前記第2の絶縁膜を研磨する工程とを 有する配線形成方法が提供される。

【0015】

工程(f)の研磨条件を適当に選択することにより、ディッシングやエロージョンの発生 を抑制することができる。

[0016**]**

【発明の実施の形態】

図1 に、本発明の第1の実施例による配線形成方法で作製された半導体集積回路装置の断面図を示す。p型シリコンからなる半導体基板1の表面上に素子分離絶縁膜2が形成され、素子分離絶縁膜2によって活性領域が画定されている。活性領域内にMOSトランジスタ3が形成されている。MOSトランジスタ3は、ゲート絶縁膜3a、ゲート電極3b、不純物拡散領域3c及び3dを含んで構成される。不純物拡散領域3c及び3dの一方がソース領域であり、他方がドレイン領域である。

【0017】

不純物拡散領域3 c 及び3 d は、ゲート電極3 b の両側の基板表層部に形成され、低濃度 ドレイン(LDD)構造を有する。ゲート電極3 b の側面上に絶縁性のサイドウォールス ペーサ3 e が形成されている。サイドウォールスペーサ3 e は、不純物拡散領域3 c 及び 3 d の高濃度部にイオン注入する際のマスクとなる。

【0018】

半導体基板1の上に、MOSトランジスタ3を覆うように、酸化シリコン(SiO₂)からなる第1の層間絶縁膜4が形成されている。不純物拡散領域3c及び3dに対応する位置に、それぞれ第1の層間絶縁膜4を貫通するコンタクトホール4a及び4bが形成されている。コンタクトホール4a及び4b内に、それぞれ導電性のプラグ5a及び5bが埋め込まれている。プラグ5a及び5bは、側面及び底面を被覆する窒化チタン(TiN)からなるバリアメタル層と、バリアメタル層の上に形成されたタングステン部材とを含んで構成される。

【0019】

第 1 の層間絶縁膜 4 の上に、アルミニウムからなる第 1 層目の配線 7 が形成されている。 この配線 7 は、プラグ 5 b を介してMOSトランジスタ 3 の不純物拡散領域 3 d に接続さ 4 れている。

【 0 0 2 0 】

第1の層間絶縁膜4の上に、第1層目の配線7を覆うように第2の層間絶縁膜8が形成されている。第2の層間絶縁膜8は、酸化シリコン、ボロフォスフォシリケートガラス(BPSG)、またはフォスフォシリケートガラス(PSG)で形成されている。プラグ5aに対応する位置に、第2の層間絶縁膜8を貫通するコンタクトホール8aが形成されている。このコンタクトホール8a内に、導電性のプラグ9が埋め込まれている。

第 2 の 層 間 絶 縁 膜 8 の 上 に 窒 化 シ リ コ ン か ら な る キ ャ ッ プ 層 1 0 及 び 酸 化 シ リ コ ン か ら な る 第 3 の 層 間 絶 縁 膜 1 1 が 形 成 さ れ て い る 。 第 3 の 層 間 絶 縁 膜 1 1 及 び キ ャ ッ プ 層 1 0 に 50

10

30

、 配 線 溝 1 1 a 及び 1 1 b が 形 成 さ れ て い る 。 配 線 溝 1 1 a 及び 1 1 b 内 に 、 そ れ ぞ れ 第 2 層目の配線12 a 及び12 b が埋め込まれている。 [0022]配線12a及び12bは、配線溝11a及び11bの側面及び底面を覆うバリアメタル層 、バリアメタル層の表面を覆うシード層、シード層を覆い配線溝内に充填された主配線部 材の3層構造を有する。バリアメタル層は、タンタル(Ta)、窒化タンタル(TaN) 、窒化チタン(TiN)等で形成されている。なお、バリアメタル層がTa層とTaN層 との積層構造とされる場合もある。シード層及び主配線部材は、銅または銅を主成分とす る合金で形成されている。 10 配線12a、12b、及び第3の層間絶縁膜11の上に、キャップ層15、第4の層間絶 縁 膜 1 6 、 エッチングストッパ層 1 7 、 及び第 5 の層間絶縁膜 1 8 がこの順番に積層され ている。エッチングストッパ層15及びエッチングストッパ層17は、炭化シリコン(S i C) で形成されている。第4の層間絶縁膜16及び第5の層間絶縁膜18は、SiOC で形成されている。 $\begin{bmatrix} 0 & 0 & 2 & 4 \end{bmatrix}$ 第 5 の 層 間 絶 縁 膜 1 8 に 、エッチングストッパ 層 1 7 まで 達する 配 線 溝 1 9 が 形 成 されて いる。さらに、配線溝19の底面のエッチングストッパ層17から配線12aの上面まで 達するビアホール20が形成されている。 [0025]20 配 線 溝 1 9 及 び ビ ア ホ ー ル 2 0 内 に 、 第 3 層 目 の 配 線 2 1 が 埋 め 込 ま れ て い る 。 第 3 層 目 の配線21は、配線溝19及びビアホール20の側面及び底面を覆うバリアメタル層、こ のバリアメタル層を覆うシード層、及びシード層を覆い配線溝19とビアホール20との 内 部 に 充 填 さ れ た 主 配 線 部 材 で 構 成 さ れ る 。 バ リ ア メ タ ル 層 、 シ ー ド 層 、 及 び 主 配 線 部 材 の材料は、第2層目の配線12aのこれらの材料と同じである。 [0026] 次に、図2~図4を参照して、第1の実施例による配線形成方法について説明する。以下 、 図 1 に示した第 3 層目の配線 2 1 の形成方法を例にとって説明する。 図 2 ~図 4 では、 図1のキャップ層15から上の層についてのみ示す。 30 図 2 (A) に示すように、第 3 の層間絶縁膜 1 1 の上に、 S i C からなる厚さ 5 0 n m の キャップ層15、SiOCからなる厚さ600nmの第4の層間絶縁膜16、SiCから なる厚さ50nmのエッチングストッパ層17、SiOCからなる厚さ400nmの第5 の層間絶縁膜18、及びSiO2からなる厚さ100nmの犠牲膜30を順番に形成する 。これらの層は、プラズマ励起型化学気相成長(PE-CVD)により形成することがで きる。SiC膜及びSiOC膜は、例えばノベラス社からSiC及びCORAL、AMA T社からBLOCK及びB1ackDiamondという商品名で提供されている材料を 用いて形成することができる。 [0028]なお、必要に応じて、犠牲膜30の上に、SiONまたはSiN等からなる反射防止膜を 40 形成してもよい。 図 2 (B) に示すように、犠牲膜 3 0 の表面をレジスト膜 3 1 で覆い、レジスト膜 3 1 に 、 形 成 す べ き 配 線 に 対 応 し た 開 口 を 形 成 す る 。 レ ジ ス ト 膜 3 1 を マ ス ク と し て 、 犠 牲 膜 3 0 及び第 5 の 層 間 絶 縁 膜 1 8 を ド ラ イ エ ッ チ ン グ し 、 配 線 溝 1 9 を 形 成 す る 。 エ ッ チ ン グ ガスとして、例えばCF₄とCH,F,との混合ガスやC₄F,ガス等を使用することが できる。エッチングストッパ層17が露出した時点でエッチングが停止する。配線溝19 を形成した後、レジスト膜31を除去する。 [0029]図 2 (C) に示すように、犠牲膜 3 0 の上面、及び配線溝 1 9 の内面をレジスト膜 3 2 で 覆い、形成すべきビアホールに対応した開口を形成する。レジスト膜32をマスクとして 50

、エッチングストッパ層17及び第4の層間絶縁膜16をエッチングする。エッチングストッパ層17は、例えばCF4とCH2F2との混合ガスを用いてドライエッチングされる。第4の層間絶縁膜16は、例えばC4F6ガスを用いてドライエッチングされる。ビアホール20が形成され、その底面にキャップ層15が露出する。第4の層間絶縁膜16 をエッチングした後、レジスト膜32を除去する。

[0030]

ビアホール 2 0 の底面に露出したキャップ層 1 5 を除去し、下層の銅配線を露出させる。 キャップ層 1 5 は、例えば C H F ₃ ガスを用いてドライエッチングされる。このとき、配 線溝 1 9 の底面に露出したエッチングストッパ層 1 7 も除去される。

【0031】

10

20

図3(D)に示すように、配線溝19の内面、ビアホール20の内面、及び犠牲膜30の 表面を、タンタル(Ta)からなる厚さ10nmのバリアメタル層21aで覆う。なお、 バリアメタル層21aの材料として、窒化タンタル(TaN)、窒化チタン(TiN)等 を使用してもよい。バリアメタル層21aの表面上に、銅(Cu)からなる厚さ150n mのシード層21bを形成する。バリアメタル層21a及びシード層21bは、スパッタ リングにより形成される。次に、銅を電解めっきし、銅層21cを形成する。銅層21c は、配線溝19及びビアホール20内に充填されるのに十分な厚さとする。 【0032】

図3(E)に示すように、銅の研磨速度が、タンタルや酸化シリコンの研磨速度よりも速 くなるような研磨液を用いて、銅層21cを化学機械研磨する。研磨液として、例えばシ リカ等の砥粒、銅と錯体をつくる有機物、銅の腐食防止剤及び酸化剤等を含むものが使用 される。タンタルや酸化シリコンの研磨速度が比較的遅いため、Taからなるバリアメタ ル層21a、またはSiO2からなる犠牲膜30が露出した時点で再現性よく研磨を停止 させることができる。

銅の研磨速度が比較的速いため、配線溝19内に残った銅配線21cの表面にディッシン グが発生する。このディッシングの最深部が犠牲膜30の底面よりも高くなるように、犠 牲膜30を厚くしておくことが好ましい。

【0034】

図4(F)に示すように、タンタルや酸化シリコンの研磨速度が銅の研磨速度よりも速く 30 なるような研磨液を用いて、犠牲膜30、銅層21c、シード層21b、及びバリアメタ ル層21aを化学機械研磨する。研磨液として、例えばシリカ等の砥粒、有機酸、及び銅 の腐食防止剤が混合されたものを使用することができる。

[0035]

タンタルからなるバリアメタル層21 b 及びSiO2からなる犠牲膜30の研磨が進み、 図3(E)の状態で現れていた銅層21 c の表面のディッシング部分が平坦化される。さらに研磨を続けると、銅層21 c が露出した部分が凸状になる。凸状の部分に研磨圧力が 集中するため、最終的には銅層21 c の表面も平坦化される。

[0036]

図4(G)に示すように、疎水性のSiOCからなる第5の層間絶縁膜18が露出した時 40 点で、第5の層間絶縁膜18が研磨停止層として働き、再現性よく研磨を停止させること ができる。この研磨条件では、銅の研磨速度が比較的遅いため、銅層21cの表面にディ ッシングが発生しにくい。また、エロージョンの発生も防止することができる。 【0037】

図 5 に、基板表面に発生した窪みの深さと配線幅との関係を示す。図 5 (A)は、上記第 1 の実施例による配線形成方法を用いた場合の窪みの深さを示し、図 5 (B)は、従来の 方法を用いた場合の窪みの深さを示す。横軸は、配線幅を単位「µm」で表し、縦軸は仮 想的な平坦面からの窪みの深さを単位「nm」で表す。なお、配線部分の面積は、全表面 の 8 0 % である。

【 0 0 3 8 】

図5(A)と図5(B)とを比較すると、第1の実施例による方法で形成した場合に、窪 みが浅くなっていることがわかる。このように、第1の実施例による方法を採用すること により、CMP後の基板表面を、より平坦にすることができる。 [0039]また、第1の実施例では、第4及び第5の層間絶縁膜16及び18を、SiOっよりも誘 電率の低いSiOCで形成している。このため、配線間の寄生容量を低減させることがで きる。 [0040]また、 図 2 (A)に示 した 第 5 の 層 間 絶 縁 膜 1 8 と、 犠 牲 膜 3 0 との 間 に、 S i C からな る薄いキャップ層を配置してもよい。このキャップ層の厚さは、例えば30~50nm程 10 度でよい。このとき、図4(G)に示したCMP後の状態において、第5の層間絶縁膜1 8の表面上にSiCからなる薄いキャップ層が残る。これにより、CMP時にスクラッチ が入りにくくなる。 **[**0041**]** また、 第 5 の 層 間 絶 縁 膜 1 8 を、 S i 、 O 、 C 、 及 び H を 含 む 絶 縁 材 料 で 形 成 し て も よ い 次に、図6~図8を参照して、第2の実施例による配線形成方法について説明する。図1 に示した第3の層間絶縁膜11まで形成した基板を準備する。以下、第3の層間絶縁膜1 1よりも上層の配線層の形成方法について説明する。 $\begin{bmatrix} 0 & 0 & 4 & 2 \end{bmatrix}$ 20 図6(A)に示すように、第3の層間絶縁膜11の上に、SiCからなる厚さ50nmの キャップ層40、低誘電率有機絶縁材料、例えばダウケミカル社のSiLKからなる厚さ 400 nmの第6の層間絶縁膜41、SiCからなる厚さ50 nmのキャップ層42、及 びSiO,からなる厚さ100nmの犠牲膜43をこの順番に形成する。キャップ層40 、 4 2 、 及び犠牲 膜 4 3 は、 PE-CVDにより形成される。 第 6 の層間 絶縁 膜 4 1 は、 塗布法により形成される。 [0043]図 6 (B)に示すように、 犠牲 膜 4 3 の表 面上に レジスト 膜 4 5 を塗布し、 通常のフォト リソグラフィにより、配線パターンに対応した開口を形成する。レジスト膜45をマスク として、 犠牲 膜 4 3 、 キャップ 層 4 2 、 及び 第 6 の 層 間 絶 縁 膜 4 1 を、 第 6 の 層 間 絶 縁 膜 30 4 1 の途中までエッチングし、配線溝4 6 を形成する。犠牲膜4 3、キャップ層4 2、及 び 第 6 の 層 間 絶 縁 膜 4 1 は 、 C ₄ F 。 系 ガスまた は C H F ₃ 系 ガスを 用 い て ド ラ イ エ ッ チ ングされる。配線溝46を形成した後、レジスト膜45を除去する。 [0044]図 6 (C) に示すように、犠牲 膜 4 5 の上面、及び配 線 溝 4 6 の内面 をレジスト 膜 4 7 で 覆い、形成すべきビアホールに対応した開口を形成する。レジスト膜47をマスクとして 、 第 6 の 層 間 絶 縁 膜 4 1 を エ ッ チ ン グ す る 。 第 6 の 層 間 絶 縁 膜 4 1 は 、 例 え ば N H っ と H 2 との混合ガスを用いてドライエッチングされる。ビアホール48が形成され、その底面 に キ ャ ッ プ 層 4 0 が 露 出 す る 。 第 6 の 層 間 絶 縁 膜 4 1 を エ ッ チ ン グ し た 後 、 レ ジ ス ト 膜 4 7を除去する。 40 [0045] ビアホール48の底面に露出したキャップ層40を除去し、下層の銅配線を露出させる。 キャップ層40は、例えばCH2F2系ガスを用いてドライエッチングされる。 [0046]図 7 (D) に示すように、配線溝 4 6 の内面、ビアホール 4 8 の内面、及び犠牲膜 4 3 の 表面を、タンタル(Ta)からなる厚さ10nmのバリアメタル層50aで覆う。バリア メタル層50aの表面上に、銅(Cu)からなる厚さ150nmのシード層50bを形成 する。次に、銅を電解めっきし、銅層50cを形成する。 [0047]図7(E)に示すように、銅の研磨速度が、タンタルや酸化シリコンの研磨速度よりも速 50

(7)

くなるような研磨液を用いて、銅層50cを化学機械研磨する。タンタルや酸化シリコンの研磨速度が比較的遅いため、タンタルからなるバリアメタル層50a、またはSiO2 からなる犠牲膜43が露出した時点で再現性よく研磨を停止させることができる。 【0048】

銅の研磨速度が比較的速いため、配線溝46内に残った銅配線50cの表面にディッシン グが発生する。このディッシングの最深部が犠牲膜43の底面よりも高くなるように、犠 牲膜43を厚くしておくことが好ましい。

【0049】

図 8 (F)に示すように、タンタルや酸化シリコンの研磨速度が銅の研磨速度よりも速く なるような研磨液を用いて、犠牲膜 4 3 、銅層 5 0 c 、シード層 5 0 b 、及びバリアメタ 10 ル層 5 0 a を化学機械研磨する。

[0050]

タンタルからなるバリアメタル層50b及びSiO2からなる犠牲膜43の研磨が進み、 図7(E)の状態で現れていた銅層50cの表面のディッシング部分が平坦化される。さ らに研磨を続けると、銅層50cが露出した部分が凸状になる。凸状の部分に研磨圧力が 集中するため、最終的には銅層50cの表面も平坦化される。

【0051】

図 8 (G)に示すように、疎水性の S i O C からなるキャップ層 4 2 が露出した時点で、 キャップ層 4 2 が研磨停止層として働き、再現性よく研磨を停止させることができる。配 線溝 4 6 及びビアホール 4 8 内に、バリアメタル層 5 0 a、シード層 5 0 b 及び銅層 5 0 c からなる銅配線 5 0 が残る。この研磨条件では、銅の研磨速度が比較的遅いため、銅層 5 0 c の表面にディッシングが発生しにくい。また、エロージョンの発生も防止すること ができる。

【0052】

上記第2の実施例では、キャップ層42をSiCで形成したが、SiCと同様に疎水性のSiOCで形成してもよい。また、キャップ層42を、SiOC層とSiC層との2層構造としてもよい。誘電率の観点からは、キャップ層42をSiOCで形成するほうが有利である。ところが、CMP時にSiOC層が表面に現れるとスクラッチが発生しやすくなる。SiOC層の上にSiC層を形成することにより、スクラッチの発生を防止することができる。

【 0 0 5 3 】

また、上記第2の実施例では、第6の層間絶縁膜41の低誘電率有機絶縁材料の例として SiLK(ダウケミカル社の商標)を挙げたが、その他に、ポリテトラフルオロエチレン (PTFE)、FLARE(ハネウェル社の商標)、ベンゾシクロプテン(BCB)、メ チルシルセスキオキサン(MSQ)(例えばJSR社のLKD)等が挙げられる。第6の 層間絶縁膜41の材料として、有機絶縁材料の代わりに低誘電率の多孔質絶縁材料等を用 いてもよい。

【0054】

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例 えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【0055】

上記実施例から、以下の付記に示された発明が導出される。

(付記1) (a)下地基板の上に第1の絶縁材料からなる第1の絶縁膜を形成する工程 と、

(b)前記第1の絶縁膜の上に、前記第1の絶縁材料とは異なる第2の絶縁材料からなる 第2の絶縁膜を形成する工程と、

(c)前記第2の絶縁膜及び前記第1の絶縁膜に、少なくとも該第1の絶縁膜の途中まで 達する凹部を形成する工程と、

(d)前記凹部内を埋め込むように、前記第2の絶縁膜の上に、導電材料からなる配線層 を堆積させる工程と、

(8)

40

50

(e)前記配線層を研磨して、前記凹部内に該配線層を残す工程と、 (f)前記第1の絶縁膜が露出するまで前記配線層及び前記第2の絶縁膜を研磨する工程 と を有する半導体装置の製造方法。 [0056](付記2)前記工程(e)において、前記配線層の研磨速度が前記第2の絶縁膜の研磨 速度よりも速い条件で、前記配線層を研磨する付記1に記載の半導体装置の製造方法。 (付記3) 前記工程(f)において、前記第2の絶縁膜の研磨速度が前記配線層の研磨 | 速 度 よ り も 速 い 条 件 で 、 前 記 第 1 の 絶 縁 膜 が 露 出 す る ま で 前 記 配 線 層 及 び 前 記 第 2 の 絶 縁 10 膜を研磨する付記1または2に記載の半導体装置の製造方法。 [0058](付記4) 前記工程(e)において、前記配線層の表面に現れるディッシングの最深部 が、前記第2の絶縁膜の底面よりも高い状態で、研磨を終了する付記1~3のいずれかに 記載の半導体装置の製造方法。 [0059](付記5) 前記第1の絶縁膜の表面が疎水性である付記1~4のいずれかに記載の半導 体装置の製造方法。 (付記6) 前記工程(d)が、前記配線層を堆積させる前に、該配線層の材料の拡散を 防止するバリアメタル層を堆積させる工程を含み、前記配線層を前記バリアメタル層の上 20 に堆積させる付記1~5のいずれかに記載の半導体装置の製造方法。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ (付記7) 前記工程(e)において、前記バリアメタル層が露出するまで、または前記 第2の絶縁膜が露出するまで、前記配線層を研磨する付記6に記載の半導体装置の製造方 法。 [0061](付記8) 前記工程(a)が、前記第1の絶縁膜を形成する前に、前記下地基板の上に 、 前 記 第 1 の 絶 縁 膜 よ り も 誘 電 率 の 低 い 有 機 絶 縁 材 料 ま た は 多 孔 質 絶 縁 材 料 か ら な る 第 3 の絶縁膜を形成する工程を含み、該第3の絶縁膜の上に前記第1の絶縁膜を形成し、 前記工程(c)において、少なくとも前記第3の絶縁膜の途中まで達する前記凹部を形成 30 する付記1~7のいずれかに記載の半導体装置の製造方法。 [0062](付記9)前記第1の絶縁材料が、SiC、SiOC、及びSiOCHからなる群より 選 択 され た 一 つ の 材 料 で あ る 付 記 1 ~ 8 の い ず れ か に 記 載 の 半 導 体 装 置 の 製 造 方 法 。 $\begin{bmatrix} 0 & 0 & 6 & 3 \end{bmatrix}$ (付記10) 前 記 第 2 の 絶 縁 材 料 が 酸 化 シリ コ ン で あ る 付 記 1 ~ 9 の い ず れ か に 記 載 の 半導体装置の製造方法。 前記配線層が銅または銅を主成分とする合金で形成されている付記1~1 (付記11) のいずれかに記載の半導体装置の製造方法。 [0064]40 (付記12) (a)下地基板の上に第1の絶縁材料からなる第1の絶縁膜を形成する工 程と、 (b)前記第1の絶縁膜の上に、前記第1の絶縁材料とは異なる第2の絶縁材料からなる 第2の絶縁膜を形成する工程と、 (c)前記第2の絶縁膜及び前記第1の絶縁膜に、少なくとも該第1の絶縁膜の途中まで 達する凹部を形成する工程と、 (d)前記凹部内を埋め込むように、前記第2の絶縁膜の上に、導電材料からなる配線層 を堆積させる工程と、 (e)前記配線層を研磨して、前記凹部内に該配線層を残す工程と、 (f)前記第1の絶縁膜が露出するまで前記配線層及び前記第2の絶縁膜を研磨する工程 50

と を有する配線形成方法。 [0065] 【発明の効果】 以上説明したように、本発明によれば、化学機械研磨後の基板表面の凹凸を少なくするこ とができる。 【図面の簡単な説明】 【図1】第1の実施例による配線形成方法により作製した半導体集積回路装置の断面図で ある。 【図2】第1の実施例による配線形成方法を説明するための配線層の断面図(その1)で 10 ある。 【図3】第1の実施例による配線形成方法を説明するための配線層の断面図(その2)で ある。 【図4】第1の実施例による配線形成方法を説明するための配線層の断面図(その3)で ある。 【図5】化学機械研磨後のディッシングの深さと配線幅との関係を示すグラフである。 【図6】第2の実施例による配線形成方法を説明するための配線層の断面図(その1)で ある。 【図7】第2の実施例による配線形成方法を説明するための配線層の断面図(その2)で ある。 20 【図8】第2の実施例による配線形成方法を説明するための配線層の断面図(その3)で ある。 【 図 9 】 従 来 の デ ュ ア ル ダ マ シ ン 法 に よ る 配 線 形 成 方 法 を 説 明 す る た め の 配 線 層 の 断 面 図 である。 【図10】(A)は、化学機械研磨後の基板表面の凹凸を示すグラフであり、(B)は、 ディッシングの深さと配線幅との関係を示すグラフである。 【符号の説明】 1 半導体基板 2 素子分離絶縁膜 3 MOSトランジスタ 30 4 第1の層間絶縁膜 4 a、4 b、8 a コンタクトホール プラグ 5 a 、 5 b 、 9 7 第1層目の配線 第2の層間絶縁膜 8 10、15、40、42 キャップ層 10a、10b、19、46 配線溝 第3の層間絶縁膜 1 1 12a、12b 第2層目の配線 16 第4の層間絶縁膜 17 エッチングストッパ層 18 第5の層間絶縁膜 20、48 ビアホール 21 第3層目の配線 30、43 犠牲膜

31、32、45、47 レジスト膜

4 1 第 6 の 層 間 絶 縁 膜 50 第3層目の配線

(10)

JP 2004-14828 A 2004.1.15



第1の実施例









【図4】





41

40

45

41

41

42

41

40

~11



10

配線幅(µm)

-11 40:SiCキャップ層 41:第6の層間絶緑膜 42:SiCキャップ層 43:SiOz犠牲膜 (B) -43 -42 A 40 ~11 (C) 47 -43 42 4.6 46 40 -11

48 48 48

【図7】



100



(E)



(F)

(G)



48



48

【図6】

(A)





フロントページの続き

(72)発明者	細田	勉									
	神奈川	県川崎市	中原区	上小田	中4丁	目1番	1号	富士通	株式会	社内	
(72)発明者	大塚	敏志									
	神奈川	県川崎市	中原区	上小田	中4丁	目1番	1号	富士通	株式会	社内	
Fターム(参	考) 5F	033 HH11	HH21	HH32	HH33	JJ01	JJ11	JJ19	JJ21	JJ32	JJ33
		KK01	KK11	KK21	KK32	KK33	MMO1	MM02	MM12	MM13	NN06
		NN07	PP27	QQ04	QQ11	QQ25	QQ37	QQ48	RR01	RR04	RR06
		RR14	RR15	RR21	RR25	RR29	SS15	SS22	TT02	TT04	XX01
		XX24									