## (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2011-216673

(P2011-216673A)

(43) 公開日 平成23年10月27日 (2011. 10. 27)

(51) Int.Cl.			FΙ			テーマコード(参考)
HO1L	27/146	(2006.01)	HO1L	27/14	А	4 M 1 1 8
HO4N	5/374	(2011.01)	H O 4 N	5/335	740	5CO24

審査請求 未請求 請求項の数 12 OL (全 26 頁)

(21) 出願番号 (22) 出願日	特願2010-83600 (P2010-83600) 平成22年3月31日 (2010.3.31)	(71) 出願人	00002185 ソニー株式会社 東京都港区港南1丁目7番1号
		(74)代理人	100082131
		(74) (臣王王)	弁理士 稲本 義雄
		(74)代理人 	100121131
		(72)発明者	大理洋征龍
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
		(72)発明者	町田貴志
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
			最終頁に続く

(54) 【発明の名称】固体撮像装置、固体撮像装置の製造方法、および電子機器

(57)【要約】

(19) 日本国特許**庁(JP)** 

【課題】高画質な画像を取得する。

【解決手段】単位画素120Aは、入射光量に応じた電荷を発生して内部に蓄積するフォトダイオード121と、フォトダイオード121によって変換された電荷を読み出されるまで保持するメモリ部123と、フォトダイオード121とメモリ部123との間の領域に配置されるN-の不純物拡散領域137からなり、露光期間中においてフォトダイオード121で発生した所定電荷量を超える電荷だけをメモリ部123に転送するオーバーフローパス130と、オーバーフローパス130の下部の領域に配置され、P型ウェル層132よりも不純物濃度が高いP+の不純物拡散領域138とを備える。本発明は、例えば、固体撮像素子に適用できる。

【選択図】図3





【特許請求の範囲】

【請求項1】

半導体基板の表面側に形成される第2の導電型による半導体領域と、

第1の導電型の不純物領域からなり、入射光量に応じた電荷を発生して内部に蓄積する 光電変換素子と、

(2)

前記第1の導電型の不純物領域からなり、前記光電変換素子によって変換された電荷を 読み出されるまで保持する電荷保持領域と、

前記光電変換素子と前記電荷保持領域との間の領域に配置される第1の導電型の不純物 領域からなり、露光期間中において前記光電変換素子で発生した所定電荷量を超える電荷 だけを前記電荷保持領域に転送する中間転送経路と、

前記光電変換素子と前記電荷保持領域との間の領域であって、かつ、前記中間転送経路の下部の領域に配置され、前記第2の導電型による半導体領域よりも不純物濃度が高い第2の導電型の不純物領域からなる不純物層と

を備える固体撮像素子。

【請求項2】

前記中間転送経路を形成する第1の導電型の前記不純物領域の接合深さは、前記電荷保 持領域を形成する第1の導電型の前記不純物領域の接合深さよりも浅く、かつ、前記中間 転送経路を形成する第1の導電型の前記不純物領域の不純物濃度は、前記電荷保持領域を 形成する第1の導電型の前記不純物領域の不純物濃度よりも低く設定されている

請求項1に記載の固体撮像素子。

【請求項3】

前記第2の導電型の不純物領域からなる前記不純物層は、前記光電変換素子および前記 電荷保持領域のポテンシャルによって空乏状態とならない所定の不純物濃度で形成される 請求項1に記載の固体撮像素子。

【請求項4】

前記中間転送経路を通過する深さ方向に沿ったポテンシャル状態は、前記電荷保持領域 を形成する第1の導電型の前記不純物領域の下端よりも浅い位置に、ポテンシャル極小点 およびポテンシャル極大点が少なくとも1つ以上形成され、かつ、前記ポテンシャル極大 点が、前記ポテンシャル極小点よりも深い位置に形成される

請求項1に記載の固体撮像素子。

【請求項5】

前記第2の導電型の不純物領域からなる前記不純物層は、前記電荷保持領域を形成する第1の導電型の前記不純物領域の下端の深さまで形成される

請求項1に記載の固体撮像素子。

【請求項6】

前記第2の導電型の不純物領域からなる前記不純物層は、前記中間転送経路を形成する 第1の導電型の前記不純物領域の直下から、前記電荷保持領域を形成する第1の導電型の 前記不純物領域の下部に向かって延在するような形状で形成される

請求項1に記載の固体撮像素子。

【請求項7】

前記光電変換素子を形成する第1の導電型の前記不純物領域は、その不純物領域の表面 に形成された不純物層の直下から、前記電荷保持領域を形成する第1の導電型の前記不純 物領域の下部に向かって延在する前記第2の導電型の不純物領域からなる前記不純物層の 下部に向かって延在するような形状で形成される

請求項6に記載の固体撮像素子。

【請求項8】

前記中間転送経路および前記電荷保持領域の上部に設けられ、前記光電変換領域から前記電荷保持領域に電荷を転送する転送ゲートをさらに備え、

前記光電変換素子を形成する第1の導電型の前記不純物領域が形成された領域と、前記転送ゲートとが、平面的に見て互いに重なり合うように配置される

10

20

(3)

請求項1に記載の固体撮像素子。

【請求項9】

前 記 光 電 変 換 素 子 お よ び 前 記 電 荷 保 持 領 域 は 、 H A D (Hole Accumulated Diode)構造 により 構 成 さ れ る

請求項1に記載の固体撮像素子。

【請求項10】

前記中間転送経路の上部を覆う第1の電極と、

前記電荷保持領域の上部を覆う第2の電極と

をさらに備え、

前記第1の電極と前記第2の電極とが分離して形成されている

請求項1に記載の固体撮像素子。

【請求項11】

第1の導電型の不純物領域からなり、入射光量に応じた電荷を発生して内部に蓄積する 光電変換素子を形成し、

前記第1の導電型の不純物領域からなり、前記光電変換素子によって変換された電荷を 読み出されるまで保持する電荷保持領域を形成し、

前記光電変換素子と前記電荷保持領域との間の領域に配置される第1の導電型の不純物 領域からなり、露光期間中において前記光電変換素子で発生した所定電荷量を超える電荷 だけを前記電荷保持領域に転送する中間転送経路を形成し、

前記光電変換素子と前記電荷保持領域との間の領域であって、かつ、前記中間転送経路 20 の下部の領域に配置され、半導体基板の表面側に形成される前記第2の導電型による半導 体領域よりも不純物濃度が高い第2の導電型の不純物領域からなる不純物層を形成する ステップを含む固体撮像素子の製造方法。

【請求項12】

半導体基板の表面側に形成される第2の導電型による半導体領域と、

第1の導電型の不純物領域からなり、入射光量に応じた電荷を発生して内部に蓄積する 光電変換素子と、

前記第1の導電型の不純物領域からなり、前記光電変換素子によって変換された電荷を 読み出されるまで保持する電荷保持領域と、

前記光電変換素子と前記電荷保持領域との間の領域に配置される第1の導電型の不純物 領域からなり、露光期間中において前記光電変換素子で発生した所定電荷量を超える電荷 だけを前記電荷保持領域に転送する中間転送経路と、

前記光電変換素子と前記電荷保持領域との間の領域であって、かつ、前記中間転送経路の下部の領域に配置され、前記第2の導電型による半導体領域よりも不純物濃度が高い第2の導電型の不純物領域からなる不純物層と

を備える固体撮像素子を有し、

行列状に配置された複数行の単位画素が同時に前記電荷の蓄積を行い、

前記光電変換素子から前記電荷保持領域に転送された前記電荷を順次読み出す

電子機器。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、固体撮像装置、固体撮像装置の製造方法、および電子機器に関し、特に、高 画質な画像を取得することができるようにした固体撮像装置、固体撮像装置の製造方法、 および電子機器に関する。

【背景技術】

【 0 0 0 2 】

従来、固体撮像装置は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置などの電子機器において、様々な用途に供されている。 固体撮像装置には、画素ごとに増幅素子を備えたAPS(Active Pixel Sensor)があり、光 10

30

電変換素子であるフォトダイオードに蓄積された信号電荷を、MOS(Metal Oxide Semicon ductor)トランジスタを介して読み出すCMOS(complementary MOS)イメージセンサが広 く利用されている。

【 0 0 0 3 】

従来のCMOSイメージセンサの単位画素は、例えば、HAD(Hole Accumulated Diode) 構造からなるフォトダイオードと、フォトダイオードに対し転送ゲートを挟んだ位置に配 置される浮遊拡散領域(FD:Floating Diffusion)とを備えて構成される。これらに加 えて、単位画素は、リセットトランジスタ、セレクトトランジスタ、およびアンプトラン ジスタを備えている。

[0004]

CMOSイメージセンサでは、一般的に、フォトダイオードに蓄積された信号電荷を読み出 す読み出し動作が画素アレイの行ごとに実行され、読み出し動作が終了した画素は、その 終了時点から、再度、信号電荷の蓄積を開始する。このように画素アレイの行ごとに読み 出し動作を行うことにより、CMOSイメージセンサにおいては、全ての画素において信号電 荷の蓄積期間を一致させることができず、被写体が動いている場合などに撮像画像に歪が 生じる。例えば、上下方向にまっすぐな物が横方向に動いているのを撮影した場合に、そ れが傾いているように写ることになる。

【 0 0 0 5 】

このような像に歪みが生じることを回避するために、各画素の露光期間が同一となるようなCMOSイメージセンサの全画素同時電子シャッタが開発されている。全画素同時電子シャッタとは、撮像に有効な全ての画素について同時に露光を開始し、同時に露光を終了する動作を行うものであり、グローバルシャッタ(グローバル露光)とも呼ばれる。

[0006]

CMOSイメージセンサにおけるグローバルシャッタを実現させる方法として、例えば、各 画素におけるフォトダイオードと浮遊拡散領域との間に、電荷保持領域を設ける方法があ る。ところが、各画素に電荷保持領域を設けた場合、フォトダイオードの面積が制限され てしまい、電荷保持領域を設けない構造の画素よりも、飽和電荷量が減少することになる

[0007]

そこで、本願出願人は、フォトダイオードの最大電荷量が減少することを回避するため <sup>30</sup> に、フォトダイオードと電荷保持領域とがオーバーフローパスで一体化した画素構造を提 案している(例えば、特許文献 1 参照)。

【先行技術文献】

【特許文献】

[0008]

【特許文献1】特開2009-268083号公報

【発明の概要】

【発明が解決しようとする課題】

[0009]

しかしながら、特許文献1に記載されている構造のCMOSイメージセンサでは、フォトダ 40 イオードと電荷保持領域とに挟まれたオーバーフローパスのポテンシャル障壁が、製造ば らつきなどによる不純物濃度の変化によって、容易に変動することがあった。特に、画素 サイズが縮小されて画素構造が微細になるに従い、不純物濃度の変化を制御することは困 難になる。

[0010]

具体的には、特許文献1のオーバーフローパスの構造では、オーバーフローパスのポテ ンシャル障壁が、単一の不純物層によって決定されており、所定のポテンシャル障壁を実 現する際に、オーバーフローパスの下方の領域(深さ方向に離れた領域)では、ポテンシ ャルを制御することが難しい。従って、そのオーバーフローパスの下方の領域では、その 両側に存在するフォトダイオードおよび電荷保持領域の影響を受けることで、ポテンシャ

20

ルが変動してしまう。

[0011]

特 に 、CMOS イ メ ー ジ セ ン サ の チ ッ プ サ イ ズ の 小 型 化 に 伴 い 、 単 位 画 素 の 面 積 が 縮 小 さ れ た場合、そのオーバーフローパスの下方の領域では、フォトダイオードおよび電荷保持領 域の影響を受けやすくなり、ポテンシャルがより変動することになる。このように、オー バーフローパスの下方の領域が、フォトダイオードおよび電荷保持領域の影響を受ける結 果、短チャネル効果によるパンチスルー現象が生じやすくなり、フォトダイオードにおい て安定して所定の信号電荷を蓄積することが困難となる。

[0012]

10 このように、フォトダイオードにおいて安定して所定の信号電荷を蓄積することができ ない場合、撮像画像の画質が低下することになる。従って、固体撮像素子が有する各画素 のオーバーフローパスの下方の領域におけるポテンシャルの変動を抑制し、撮像画像の画 質を向上させることが求められている。

[0013]

本発明は、このような状況に鑑みてなされたものであり、高画質な画像を取得すること ができるようにするものである。

【課題を解決するための手段】

[0014]

本発明の第1の側面の固体撮像素子は、半導体基板の表面側に形成される第2の導電型 による半導体領域と、第1の導電型の不純物領域からなり、入射光量に応じた電荷を発生 して内部に蓄積する光電変換素子と、前記第1の導電型の不純物領域からなり、前記光電 変換素子によって変換された電荷を読み出されるまで保持する電荷保持領域と、前記光電 変換素子と前記電荷保持領域との間の領域に配置される第1の導電型の不純物領域からな り、露光期間中において前記光電変換素子で発生した所定電荷量を超える電荷だけを前記 電荷保持領域に転送する中間転送経路と、前記光電変換素子と前記電荷保持領域との間の 領域であって、かつ、前記中間転送経路の下部の領域に配置され、前記第2の導電型によ る半導体領域よりも不純物濃度が高い第2の導電型の不純物領域からなる不純物層とを備 える。

[0015]

30 本発明の第2の側面の固体撮像素子の製造方法は、第1の導電型の不純物領域からなり 入射光量に応じた電荷を発生して内部に蓄積する光電変換素子を形成し、前記第1の導 電型の不純物領域からなり、前記光電変換素子によって変換された電荷を読み出されるま で保持する電荷保持領域を形成し、前記光電変換素子と前記電荷保持領域との間の領域に 配置される第1の導電型の不純物領域からなり、露光期間中において前記光電変換素子で 発生した所定電荷量を超える電荷だけを前記電荷保持領域に転送する中間転送経路を形成 し、前記光電変換素子と前記電荷保持領域との間の領域であって、かつ、前記中間転送経 路の下部の領域に配置され、半導体基板の表面側に形成される前記第2の導電型による半 導体 領域 よ り も 不 純 物 濃 度 が 高 い 第 2 の 導 電 型 の 不 純 物 領 域 か ら な る 不 純 物 層 を 形 成 す る ステップを含む。

[0016]

本発明の第3の側面の電子機器は、半導体基板の表面側に形成される第2の導電型によ る半導体領域と、第1の導電型の不純物領域からなり、入射光量に応じた電荷を発生して 内部に蓄積する光電変換素子と、前記第1の導電型の不純物領域からなり、前記光電変換 素子によって変換された電荷を読み出されるまで保持する電荷保持領域と、前記光電変換 素子と前記電荷保持領域との間の領域に配置される第1の導電型の不純物領域からなり、 露光期間中において前記光電変換素子で発生した所定電荷量を超える電荷だけを前記電荷 保持領域に転送する中間転送経路と、前記光電変換素子と前記電荷保持領域との間の領域 であって、かつ、前記中間転送経路の下部の領域に配置され、前記第2の導電型による半 導体領域よりも不純物濃度が高い第2の導電型の不純物領域からなる不純物層とを備える 固体撮像素子を有し、行列状に配置された複数行の単位画素が同時に前記電荷の蓄積を行

い、前記光電変換素子から前記電荷保持領域に転送された前記電荷を順次読み出す。 [0017]本発明の第1乃至第3の側面においては、光電変換素子と電荷保持領域との間の領域で あって、かつ、中間転送経路の下部の領域に配置され、半導体基板の表面側に形成される 第 2 の 導 電 型 に よ る 半 導 体 領 域 よ り も 不 純 物 濃 度 が 高 い 第 2 の 導 電 型 の 不 純 物 領 域 か ら な る不純物層が設けられる。 【発明の効果】 [0018]本発明の第1および第3の側面によれば、高画質な画像を取得することができる。また 10 、本発明の第2の側面によれば、高画質な画像を取得する固体撮像素子を製造することが できる。 【図面の簡単な説明】 [0019]【図1】本発明を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である 【 図 2 】 第 1 の 実 施 の 形 態 で あ る 単 位 画 素 の 構 成 を 示 す 図 で あ る 。 【図3】第1の実施の形態である単位画素の構成を示す平面図および断面図である。 【図4】ポテンシャル状態を示す図である。 【図5】単位画素の製造方法について説明する図である。 20 【図6】第2の実施の形態における単位画素の断面図である。 【図7】単位画素における効果について説明する図である。 【図8】単位画素における効果について説明する図である。 【図9】第3の実施の形態における単位画素の断面図である。 【図10】第4の実施の形態における単位画素の断面図である。 【図11】第5の実施の形態における単位画素の断面図である。 【図12】第6の実施の形態における単位画素の断面図である。 【図13】単位画素の製造方法について説明する図である。 【図14】第7の実施の形態における単位画素の平面図である。 【図15】第7の実施の形態における単位画素の断面図およびポテンシャル状態である。 30 【図16】単位画素のその他の第1構成例の構造を示す図である。 【図17】単位画素のその他の第2構成例の構造を示す図である。 【図18】単位画素のその他の第3構成例の構造を示す図である。 【図19】本発明を適用した電子機器としての、撮像装置の構成例を示すブロック図であ る。 【発明を実施するための形態】 [0020]以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明 する。  $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 40 図1は、本発明を適用した固体撮像素子の一実施の形態の構成例を示すブロック図であ る。 「固体撮像素子の構成例] 図1は、本発明が適用される固体撮像素子としてのCMOSイメージセンサの構成例を 示すブロック図である。 [0023]C M O S イメージセンサ100は、画素アレイ部111、垂直駆動部112、カラム処 理 部 1 1 3 、 水 平 駆 動 部 1 1 4 、 お よ び シ ス テ ム 制 御 部 1 1 5 を 含 ん で 構 成 さ れ る 。 画 素

(6)

アレイ部 1 1 1 、 垂 直 駆 動 部 1 1 2 、 カ ラ ム 処 理 部 1 1 3 、 水 平 駆 動 部 1 1 4 、 お よ び シ ステム制御部115は、図示せぬ半導体基板(チップ)上に形成されている。

【0024】

画素アレイ部111には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する 光電変換素子を有する単位画素(例えば、図2の単位画素120A)が行列状に2次元配 置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記 述し、単位画素を、単に「画素」と記述する場合もある。

(7)

【 0 0 2 5 】

画素アレイ部111にはさらに、行列状の画素配列に対して行ごとに画素駆動線116 が図の左右方向(画素行の画素の配列方向)に沿って形成され、列ごとに垂直信号線11 7が図の上下方向(画素列の画素の配列方向)に沿って形成されている。図1では、画素 駆動線116について1本として示しているが、1本に限られるものではない。画素駆動 線116の一端は、垂直駆動部112の各行に対応した出力端に接続されている。 【0026】

CMOSイメージセンサ100はさらに、信号処理部118およびデータ格納部119 を備えている。信号処理部118およびデータ格納部119については、CMOSイメージセンサ100とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも構わないし、CMOSイメージセンサ100と同じ基板上に搭載しても構わない。

【0027】

垂直駆動部112は、シフトレジスタやアドレスデコーダなどによって構成され、画素 アレイ部111の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。 この垂直駆動部112は、その具体的な構成については図示を省略するが、一般的に、読 出し走査系と掃出し走査系の2つの走査系を有する構成となっている。

[0028]

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部111の単位画素 を行単位で順に選択走査する。掃出し走査系は、読出し走査系によって読出し走査が行わ れる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃 出し走査を行う。

【0029】

この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不 要な電荷が掃き出される(リセットされる)。そして、掃出し走査系による不要電荷の掃 き出し(リセット)により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッ 夕動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する(光電荷の蓄積を開 始する)動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作ま たは電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し 動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回 の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間 (露光時間)となる。

[0031]

垂直駆動部112によって選択走査された画素行の各単位画素から出力される画素信号 は、垂直信号線117の各々を通してカラム処理部113に供給される。カラム処理部1 13は、画素アレイ部111の画素列ごとに、選択行の各単位画素から垂直信号線117 を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素 信号を一時的に保持する。

【0032】

具体的には、カラム処理部113は、信号処理として少なくとも、ノイズ除去処理、例 えばCDS(Correlated Double Sampling;相関二重サンプリング)処理を行う。このカラ ム処理部113によるCDS処理により、リセットノイズや増幅トランジスタの閾値ばら つき等の画素固有の固定パターンノイズが除去される。カラム処理部113にノイズ除去 10

20

処理以外に、例えば、AD(アナログ - デジタル)変換機能を持たせ、信号レベルをデジ タル信号で出力することも可能である。

【 0 0 3 3 】

水平駆動部114は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部113の画素列に対応する単位回路を順番に選択する。この水平駆動部114による選択走査により、カラム処理部113で信号処理された画素信号が順番に信号処理部 118に出力される。

[0034]

システム制御部115は、各種のタイミング信号を生成するタイミングジェネレータ等 によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂 <sup>10</sup> 直駆動部112、カラム処理部113および水平駆動部114などの駆動制御を行う。 【0035】

信号処理部118は、少なくとも加算処理機能を有し、カラム処理部113から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部119は、信号処理部118での信号処理に当たって、その処理に必要なデータを一時的に格納する。 【0036】

[単位画素の構造]

次に、画素アレイ部111に行列状に配置されている単位画素120Aの具体的な構造 について説明する。単位画素120Aは、浮遊拡散領域(容量)とは別に、光電変換素子 から転送される光電荷を保持する電荷保持領域(以下、「メモリ部」と記述する)を有し ている。

20

30

[0037]

図2は、単位画素120Aの構成を示す図である。

【 0 0 3 8 】

単位画素120Aは、光電変換素子として例えばフォトダイオード(PD)121を有している。フォトダイオード121は、例えば、N型基板131に形成されたP型ウェル層132に対して、P型層133(P+)を基板表面側に形成してN型埋め込み層134 (N)を埋め込むことによって形成される埋め込み型フォトダイオードである。本実施の 形態では、N型を第1の導電型、P型を第2の導電型とする。

【0039】

単位画素120Aは、フォトダイオード121に加えて、第1転送ゲート122、メモリ部(MEM)123、第2転送ゲート124および浮遊拡散領域(FD:Floating Diffusion)125を有する。なお、単位画素120Aは、フォトダイオード121に光を導入する開口部や、各トランジスタのコンタクト部など以外の部分を遮光する遮光膜(図示せず)により遮光されている。

[0040]

第1転送ゲート122は、フォトダイオード121で光電変換され、その内部に蓄積された電荷を、ゲート電極122Aに転送パルスTRXが印加されることによって転送する。また、第1転送ゲート122には、即ち、ゲート電極122Aの下で、かつ、フォトダイオード121とメモリ部123との境界部分には、N-の不純物拡散領域137を設けることによりオーバーフローパス130が形成される。さらに、不純物拡散領域137の直下には、不純物拡散領域137とは逆の導電型からなる濃いP+の不純物拡散領域138(P型ウェル層132よりも不純物濃度が高いP型の不純物層)が設けられている。なお、不純物拡散領域137および138については、図3および4を参照して後述する。

メモリ部123は、ゲート電極122Aの下に形成されたN型の埋め込みチャネル13 5(N)によって形成され、第1転送ゲート122によってフォトダイオード121から 転送された電荷を保持する。メモリ部123が埋め込みチャネル135によって形成され ていることで、基板界面での暗電流の発生を抑えることができるため画質の向上に寄与で きる。

50

(9)

[0042]

このメモリ部123において、その上部にゲート電極122Aを配置し、そのゲート電 極122Aに転送パルスTRXを印加することでメモリ部123に変調をかけることがで きる。すなわち、ゲート電極122Aに転送パルスTRXが印加されることで、メモリ部 123のポテンシャルが深くなる。これにより、メモリ部123の飽和電荷量を、変調を 掛けない場合よりも増やすことができる。

【0043】

第2転送ゲート124は、メモリ部123に保持された電荷を、ゲート電極124Aに 転送パルスTRGが印加されることによって転送する。浮遊拡散領域125は、N型層( N++)からなる電荷電圧変換部であり、第2転送ゲート124によってメモリ部123 から転送された電荷を電圧に変換する。

[0044]

単位画素120Aはさらに、リセットトランジスタ126、増幅トランジスタ127お よび選択トランジスタ128を有している。リセットトランジスタ126、増幅トランジ スタ127および選択トランジスタ128は、図2の例では、NチャネルのMOSトラン ジスタを用いている。しかし、図2で例示したリセットトランジスタ126、増幅トラン ジスタ127および選択トランジスタ128の導電型の組み合わせは一例に過ぎず、これ らの組み合わせに限られるものではない。

【0045】

リセットトランジスタ126は、電源VDBと浮遊拡散領域125との間に接続されて <sup>20</sup> おり、ゲート電極にリセットパルスRSTが印加されることによって浮遊拡散領域125 をリセットする。増幅トランジスタ127は、ドレイン電極が電源VDOに接続され、ゲ ート電極が浮遊拡散領域125に接続されており、浮遊拡散領域125の電圧を読み出す

[0046]

選択トランジスタ128は、例えば、ドレイン電極が増幅トランジスタ127のソース 電極に、ソース電極が垂直信号線117にそれぞれ接続されており、ゲート電極に選択パ ルスSELが印加されることで、画素信号を読み出すべき単位画素120Aを選択する。 なお、選択トランジスタ128については、電源VDOと増幅トランジスタ127のドレ イン電極との間に接続した構成を採ることも可能である。

【 0 0 4 7 】

リセットトランジスタ126、増幅トランジスタ127および選択トランジスタ128 については、その一つあるいは複数を画素信号の読み出し方法によって省略したり、複数 の画素間で共有したりすることも可能である。

【0048】

単位画素120Aはさらに、フォトダイオード121の蓄積電荷を排出するための電荷 排出部129を有している。この電荷排出部129は、露光開始時にゲート電極129A に制御パルスABGが印加されることで、フォトダイオード121の電荷をN型層のドレ イン部136(N++)に排出する。電荷排出部129はさらに、露光終了後の読み出し 期間中にフォトダイオード121が飽和して電荷が溢れるのを防ぐ作用をなす。ドレイン 部136には、所定の電圧VDAが印加されている。

【0049】

[メモリ部123のゲート電極の電位]

ここで、電荷保持領域としてのメモリ部123のゲート電極、即ち、第1転送ゲート1 22のゲート電極122Aの電位について説明する。

[0050]

o

本実施形態においては、電荷保持領域としてのメモリ部123のゲート電極の電位が、 第1転送ゲート122および第2転送ゲート124のうち少なくともいずれか、たとえば 第1転送ゲート122を非導通状態とする期間に、ピニング状態とする電位に設定される

10

より具体的には、第1転送ゲート122若しくは第2転送ゲート124のいずれか一方、 または両方を非導通状態とする際に、ゲート電極122A,124Aに印加する電圧が、 ゲート電極直下のSi表面に光電荷とは逆の極性のキャリアを蓄積できるピニング状態と なるように設定される。

(10)

【0051】

本実施形態のように、転送ゲートを形成するトランジスタがN型の場合、第1転送ゲート122を非導通状態とする際に、ゲート電極122Aに印加する電圧がP型ウェル層1 32に対しグランドGNDよりも負電位となる電圧に設定される。なお、図示しないが、 転送ゲートを形成するトランジスタがP型である場合、P型ウェル層がN型ウェル層とな り、このN型ウェル層に対して電源電圧VDDよりも高い電圧に設定される。 【0052】

第1転送ゲート122を非導通状態とする際に、ゲート電極122Aに印加する電圧を、ゲート電極直下のSi表面に光電荷とは逆の極性のキャリアを蓄積できるピニング状態となるような電圧に設定する理由は以下の通りである。 【0053】

第1転送ゲート122のゲート電極122Aの電位を、P型ウェル層132に対して同 電位(例えば0V)とすると、Si表面の結晶欠陥から発生するキャリアがメモリ部12 3に蓄積され、暗電流となり画質を劣化させるおそれがある。このため、本実施形態にお いては、メモリ部123上に形成されるゲート電極122Aのオフ(OFF)電位を、P 型ウェル層132に対して負電位、例えば-2.0Vとする。これにより、本実施形態に おいては、電荷保持期間中はメモリ部123のSi表面に正孔(ホール:Hole)を発生さ せ、Si表面で発生した電子(エレクトロン:Electron)を再結合させることが可能で、 その結果、暗電流を低減することが可能である。

【0054】

なお、図2の構成においては、メモリ部123の端部に、第2転送ゲート124のゲート電極124Aが存在することから、このゲート電極124Aも負電位とすることで、メモリ部123の端部で発生する暗電流を同様に抑えることが可能である。また、以下で説明する各実施の形態においては、N型基板を用いた構成例について説明しているが、P型基板を用いることも可能である。その場合、例えば図2に示した構成例では、N型基板131およびP型ウェル層132のいずれもP型半導体領域で形成される。 【0055】

CMOSイメージセンサ100は、全画素同時に露光を開始し、全画素同時に露光を終 了し、フォトダイオード121に蓄積された電荷を、遮光されたメモリ部123および浮 遊拡散領域125へ順次転送することで、グローバル露光を実現する。このグローバル露 光により、全画素一致した露光期間による歪みのない撮像が可能となる。 【0056】

なお、本実施の形態での全画素とは、画像に現れる部分の画素の全てということであり 、ダミー画素などは除外される。また、時間差や画像の歪みが問題にならない程度に十分 小さければ、全画素同時の動作の代わりに複数行(例えば、数十行)ずつに高速に走査す るものも含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の複数行の画 素に対してグローバル露光を行う場合でも本発明は適用可能である。

【 0 0 5 7 】

[第1の実施の形態]

次に、図3および図4を参照して、第1の実施の形態における単位画素120Aの構成 について説明する。なお、図3および図4、並びに以下の図面では、図2の単位画素と共 通する構成要素には同一の符号を付し、その詳細な説明は省略する。

【 0 0 5 8 】

図 3 A は、単位画素 1 2 0 A の構成を示す平面図であり、図 3 B は、図 3 A の平面図に 示されている矢印 A - A 'に沿った単位画素 1 2 0 A の断面図である。 【 0 0 5 9 】 10

30

20

図3に示すように、単位画素120Aには、フォトダイオード121、メモリ部123 、および浮遊拡散領域125が配置されている。フォトダイオード121およびメモリ部 123は、電荷排出時に空乏状態となる不純物濃度で形成され、浮遊拡散領域125は、 電圧を取り出すための配線コンタクトが電気的に接続できる不純物濃度で形成される。 【0060】

(11)

また、単位画素120Aでは、フォトダイオード121とメモリ部123との間に第1 転送ゲート122が設けられ、メモリ部123と浮遊拡散領域125との間に第2転送ゲ ート124が設けられている。また、第1転送ゲート122およびメモリ部123を覆う ようにゲート電極122Aが設けられ、第2転送ゲート124を覆うようにゲート電極1 24Aが設けられている。

【0061】

そして、単位画素120Aでは、フォトダイオード121とメモリ部123との境界部 分に形成されている第1転送ゲート122が設けられた領域に、所定量以上の信号電荷を フォトダイオード121からメモリ部123に自動的に排出するオーバーフローパス13 0が形成されている。ここで、第1転送ゲート122のゲート電極122Aには、ゲート 電極122A下部のシリコン表面にホール(Hole)が蓄積するために必要な十分な負の電 圧が印加されているものとする。

[0062]

図3Bに示すように、単位画素120Aでは、ゲート電極122Aの直下のフォトダイ オード121とメモリ部123との境界部分の表面側に、フォトダイオード121および メモリ部123を形成する不純物(N)と同一の導電型からなるN-の不純物拡散領域1 37を設けることによりオーバーフローパス130が形成されている。さらに、単位画素 120Aでは、不純物拡散領域137の直下に、不純物拡散領域137とは逆の導電型か らなる濃いP+の不純物拡散領域138が設けられている。 【0063】

より具体的には、N型基板131上にP型ウェル層132が形成され、フォトダイオー ド121は、HAD (Hole Accumulated Diode)構造からなるものとする。フォトダイオ ード121を構成するN型埋め込み層134の不純物濃度は、例えば、10<sup>16</sup>~10<sup>1</sup> <sup>8</sup> cm<sup>-3</sup>程度とし、フォトダイオード121の表面に形成されるP型層133の不純物 濃度は、例えば、10<sup>17</sup>~10<sup>18</sup> cm<sup>-3</sup>程度とする。また、メモリ部123を形成 するN型の埋め込みチャネル135の不純物濃度は、フォトダイオード121のN型埋め 込み層134と同様に、10<sup>16</sup>~10<sup>18</sup> cm<sup>-3</sup>程度で形成される。 【0064】

そして、オーバーフローパス130を形成する不純物拡散領域137は、メモリ部12 3を形成するN型の埋め込みチャネル135よりも、接合深さは浅く、かつ、不純物濃度 は低く設定される。また、オーバーフローパス130の下方に設けられる不純物拡散領域 138は、フォトダイオード121およびメモリ部123が信号電荷を蓄積した状態にお いて、フォトダイオード121およびメモリ部123のポテンシャルの侵入によって空乏 状態とならない不純物濃度で形成される。例えば、不純物拡散領域138は、10<sup>17~</sup> 10<sup>18</sup> cm<sup>-3</sup>程度の不純物濃度で形成される。また、不純物拡散領域138の深さは 、不純物拡散領域137の直下から、少なくともメモリ部123を形成するN型の埋め込 みチャネル135の下端の深さまでとされる。

このように構成されているオーバーフローパス130のポテンシャル状態について、図4を参照して説明する。図4A乃至図4Cには、図3Bに示されている矢印Z1-Z1, に沿ったポテンシャル状態、矢印Z2-Z2,に沿ったポテンシャル状態、矢印C1-C 1,に沿ったポテンシャル状態がそれぞれ示されている。

[0066]

図 4 A に示すように、不純物拡散領域 1 3 7 が設けられた領域(フォトダイオード( P D)とメモリ部(M E M)の間の領域)ではポテンシャル障壁が低下している。また、図

10

30

20

40

4 B に示すように、不純物拡散領域137の直下に設けられた不純物拡散領域138の領 域では、非導通状態となるポテンシャル障壁となっている。 【0067】

そして、オーバーフローパス130の深さ方向に沿った断面におけるポテンシャル状態 は、図4Cに示すように、不純物拡散領域137において、電子に対してポテンシャル障 壁の低い極小点が形成され、不純物拡散領域138において、電子に対してポテンシャル 障壁の高い極大点が形成されている。

【0068】

このように、不純物拡散領域138を設ける構成とすることでポテンシャルを高めるこ とができるので、単位画素120Aのサイズを微細化することに伴ってオーバーフローパ ス130の転送経路が縮小されたとしても、フォトダイオード121からメモリ部123 への所定量を超えた電荷のオーバーフローに必要なポテンシャル障壁を安定して形成する ことができるとともに、フォトダイオード121とメモリ部123との間のオーバーフロ ーパス130下部の空乏層のつながりから発生するパンチスルー現象を防止することがで きる。

[0069]

ここで、一般的にCMOSイメージセンサに代表される固体撮像素子では、光の吸収長とい うスケーリングされない物理定数が存在し、シリコン中の分光感度特性を維持させるため にはフォトダイオードのN型層の接合深さを浅くすることができないために、通常のMOSF ETで用いられる定電界スケーリング則に従って、短チャネル効果を抑制しつつデザインル ールを変更することは困難であった。これは、上述の特許文献1に開示されている構造で も同様であり、特に、メモリ部に保持可能な飽和電荷量を向上するために、浮遊拡散領域 よりメモリ部のN型層の深さが深い場合には、微細化時において短チャネル効果によるパ ンチスルー現象が発生しやすい。また、フォトダイオードとメモリ部との間の水平方向の 実効的な距離を延ばすことによって、短チャネル効果を回避することができると考えられ るが、フォトダイオードおよびメモリ部における飽和電荷量を最大化するためには、その 距離は狭く設計する必要がある。

これに対し、単位画素120Aでは、フォトダイオード121とメモリ部123との間 の水平方向の実効的な距離を増大させることなく、安定してオーバーフローパス130を 形成することができる。これにより、フォトダイオード121において安定して所定の信 号電荷を蓄積することができるので、撮像画像の画質が低下することが回避され、高画質 な画像を取得することができる。

なお、図3の例では、N-の不純物拡散領域137を設けることによりオーバーフロー パス130を形成した構造が採用されている。しかし、N-の不純物拡散領域137を設 ける代わりに、P-の不純物拡散領域137を設けることによりオーバーフローパス13 0を形成した構造をとることも可能である。

[0072]

[単位画素120Aの製造方法]

次に、図5を参照して、単位画素120Aの製造方法について説明する。

【0073】

第1の工程において、 P型ウェル層132が形成された基板表面に、第1転送ゲート1 22に対応する領域が開口するようなレジスト160-1が形成され、レジスト160-1を使用して P型のイオン注入が行われ、所定の深さとなる位置に不純物拡散領域138 が形成される。

[0074]

第2の工程において、レジスト160-1を使用してN型のイオン注入が行われ、不純物拡散領域138の上面から基板表面までの深さの領域に不純物拡散領域137が形成される。

30

10

20

【 0 0 7 5 】

次に、レジスト160-1が除去された後、第3の工程において、メモリ部123に対応する領域が開口するようなレジスト160-2が形成され、レジスト160-2を使用してN型のイオン注入が行われ、埋め込みチャネル135が形成される。これにより、メモリ部123が形成される。

【0076】

次に、レジスト160-2が除去された後、第4の工程において、フォトダイオード1 21に対応する領域が開口するようなレジスト160-3が形成され、レジスト160-3を使用して N 型のイオン注入が行われ、 N 型埋め込み層134が形成される。

【 0 0 7 7 】

10

第5の工程において、レジスト160-3を使用して P型のイオン注入が行われ、 N型 埋め込み層134の表面に P型層133が形成され、これにより H A D 型のフォトダイオ ード121が形成される。

【0078】

第6の工程において、レジスト160-3を除去し、例えば、熱酸化法などによりゲート酸化膜を形成した後、ポリシリコンをCVD法によって堆積してゲート電極122Aが 形成される。

【0079】

以上のような工程を含むことで、単位画素120Aが製造される。なお、第4の工程に おいて、N型埋め込み層134を形成する処理が行われる前に、ゲート電極122Aを形 <sup>20</sup> 成する処理が行われてもよい。即ち、第6の工程を行ってゲート電極122Aが形成され た後に、第4および第5の工程を行ってフォトダイオード121を形成することができる

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

[第2の実施の形態]

次に、図6は、第2の実施の形態における単位画素120Bの断面図である。

【0081】

図6に示すように、単位画素120Bでは、オーバーフローパス130となる不純物拡 散領域137の下部に形成される不純物拡散領域138Bが、メモリ部123を形成する 埋め込みチャネル135の一部または全部の下側(基板の深い側)に延長するように形成 されている。即ち、不純物拡散領域138Bは、図6に示す断面においてL字形状に形成 されている。

[0082]

このように、不純物拡散領域138Bが埋め込みチャネル135の下側に延在すること により、メモリ部123の下部にも、N型埋め込み層134と埋め込みチャネル135と の間と同様のポテンシャル障壁が形成される。これにより、単位画素120Bでは、N型 埋め込み層134と埋め込みチャネル135との間で発生するパンチスルー現象を防止す ることができるとともに、メモリ部123の底部からフォトダイオード121に空乏層が つながってしまうことにより意図しない転送経路が形成されることを防止することができ る。

[0083]

さらに、単位画素120Bでは、メモリ部123よりも深い領域のP型ウェル層132 に入射した光によって光電変換が行われることにより発生する電荷が、オーバーフローパ ス130を通過せずにメモリ部123に混入することを防止することができる。

[0084]

ここで、図7および図8を参照して、単位画素120Bにおける効果について、従来の 構造の単位画素と比較して説明する。

【 0 0 8 5 】

図 7 A には、 第 1 転送ゲート 1 2 2 に不純物拡散領域 1 3 7 を設ける一方、 不純物拡散 領域 1 3 8 が設けられていない従来の構造(例えば、上述の特許文献 1 の図 2 0 と同様の

(13)

40

構造)の単位画素のポテンシャル分布が示されている。図7Bには、図6の単位画素12 0Bのポテンシャル分布が示されている。また、フォトダイオード121およびメモリ部 123は正の電位に設定され、第1転送ゲート122は負の電位に設定されているものと する。

(14)

[0086]

従来の構造の単位画素では、 P 型の不純物拡散領域137で構成されているオーバーフ ローパス130の下方の領域は P 型ウェル層132のままであるため、その領域のポテン シャル障壁は、フォトダイオード121およびメモリ部123の影響を受けやすい構造と なっている。即ち、図7Aのポテンシャル状態に示すように、フォトダイオード121と メモリ部123との境界にある0の等高線で囲まれた領域(オーバーフローパス130) の下部は、電子に対するポテンシャル障壁が低い。この結果、フォトダイオード121と メモリ部123との空乏層がつながりやすく、フォトダイオード121とメモリ部123 との間の領域においてパンチスルー現象が発生しやすい。なお、オーバーフローパス13 0が、N型の不純物拡散領域で構成されていても同様である。

[0087]

これに対し、単位画素120Bでは、図7Bに示すように、オーバーフローパス130 下部のポテンシャル障壁は、電子に対して高い値に固定されている。従って、単位画素1 20Bでは、フォトダイオード121およびメモリ部123からのポテンシャルの侵入を 防止することができる。

[0088]

次に、図8には、図7Aに示した従来の構造の単位画素と、図7Bに示した単位画素1 20B(本発明の構造)とにおいて、オーバーフローパス130の転送経路長(Leff)を 変化させた場合における閾値電圧(Vt)の変化をシミュレーションした結果が示されてい る。

[0089]

ここで、オーバーフローパス130の転送経路長は、図8の下側に示すように、フォト ダイオード121とメモリ部123との間のオーバーフローパス130の長さである。ま た、閾値電圧は、フォトダイオード121とメモリ部123との間の閾値電圧を示す。図 8において、y軸は、正方向に向かうに従い電子に対するポテンシャル障壁が低くなるこ とを示し、負方向に向かうに従い電子に対するポテンシャル障壁が高くなることを示して いる。

【 0 0 9 0 】

図8に示すように、単位画素120B(本発明の構造)では、オーバーフローパス13 0下部のポテンシャルが変動し難く、短チャネル効果に強い構造になっている。また、転 送経路長の変動( leff)に対する閾値変動( Vt)が抑制されていることが分かる。従 って、単位画素120Bは、製造バラツキなどに起因した転送経路長の変動に対して頑健 な構造である。

[0091]

「第3の実施の形態]

次に、図9は、第3の実施の形態における単位画素120Cの断面図である。

【0092】

図9に示すように、単位画素120Cでは、オーバーフローパス130となる不純物拡 散領域137の下部に形成される不純物拡散領域138Cは、図6の不純物拡散領域13 8Bと同様に、メモリ部123を形成する埋め込みチャネル135の下側に延在している 。さらに、単位画素120Cでは、不純物拡散領域138Cの下側に、フォトダイオード 121を形成するN型埋め込み層134Cが、不純物拡散領域138Cの下側に延長する ように形成されている。即ち、不純物拡散領域138CおよびN型埋め込み層134Cが 、図9に示す断面においてL字形状に形成されている。

【 0 0 9 3 】

このように、 N 型 埋 め 込 み 層 1 3 4 C が 埋 め 込 み チ ャ ネ ル 1 3 5 の 下 側 に 延 在 す る こ と 50

10

により、オーバーフローパス130の形成を安定化することができる。さらに、メモリ部 123よりも深い領域のP型ウェル層132に入射した光によって光電変換が行われるこ とにより発生する電荷が、全てフォトダイオード121に集められるため、そのような電 荷が、埋め込みチャネル135などのフォトダイオード121以外の領域に混入すること を防止することができる。

【0094】

[第4の実施の形態]

次に、図10は、第4の実施の形態における単位画素120Dの断面図である。

【0095】

図10に示すように、単位画素120Dでは、フォトダイオード121を形成するN型 10 埋め込み層134Dの一部が、第1転送ゲート122の下部に直接にオーバーラップする (平面的に見て重なり合う)ように形成されている。

【0096】

このようにN型埋め込み層134Dを形成することにより、フォトダイオード121に 蓄積した信号電荷をメモリ部123に完全に転送する際に、その転送の動作に必要な第1 転送ゲート122のゲート電極122Aに印加する電圧を低減させることができる。即ち 、N型埋め込み層134Dは、第1転送ゲート122に対し、MOSトランジスタのソー ス領域に相当するので、N型埋め込み層134Dの一部が第1転送ゲート122にオーバ ーラップすることで、完全転送動作時における完全転送経路が形成されやすくなる。この 結果、完全転送経路の形成に必要な電圧の低電圧化を図ることができる。

[0097]

[第5の実施の形態]

次に、図11は、第5の実施の形態における単位画素120Eの断面図である。 【0098】

図11に示すように、単位画素120Eでは、メモリ部123を覆うゲート電極123 Aが、オーバーフローパス130を覆うゲート電極122Aとは別に形成されている。ゲート電極123Aに転送パルスTRYが印加されることで、メモリ部123のポテンシャルが深くなる。さらに、ゲート電極123Aは、メモリ部123の遮光を担う材料として、例えば、タングステンなどの遮光性の高い金属によって形成されている。即ち、ゲート電極123Aは、メモリ部123に電荷を転送するための転送ゲートとしての機能と、メモリ部123を遮光するという機能とを兼ね備えている。

30

20

「第6の実施の形態」

次に、図12は、第6の実施の形態における単位画素120Fの断面図である。

[0100]

[0099]

図12に示すように、単位画素120Fでは、メモリ部123の上部にゲート電極が設けられておらず、メモリ部123の不純物構造が、フォトダイオード121と同様にHA D構造となっている。即ち、単位画素120Fでは、メモリ部123が、P型ウェル層1 32中に形成されたN型の埋め込みチャネル135Aと、埋め込みチャネル135Aの表 面側に形成されたP+のP型層135Bとにより構成されている。また、第1転送ゲート 122のゲート電極122Aは、フォトダイオード121とメモリ部123との間の領域 の表面に形成されている。

【0101】

このように構成されている単位画素120Fでは、フォトダイオード121を形成する P型層133およびN型埋め込み層134、並びに、メモリ部123を構成する埋め込み チャネル135AおよびP型層135Bを、第1転送ゲート122のゲート電極122A に対して自己整合的に形成することができる。

[単位画素120Fの製造方法]

次に、図13を参照して、単位画素120Fの製造方法について説明する。

(15)

[0103]

第1および第2の工程において、図5の製造方法と同様に、不純物拡散領域137および138が形成される。そして、第3の工程において、例えば、熱酸化法などによりゲート酸化膜を形成した後、ポリシリコンをCVD法によって堆積することにより、不純物拡散領域137の表面にゲート電極122Aが形成され、第1転送ゲート122が設けられる。

 $\begin{bmatrix} 0 & 1 & 0 & 4 \end{bmatrix}$ 

第4の工程において、フォトダイオード121およびメモリ部123が形成される領域 並びにゲート電極122A以外にレジスト160-2が形成され、レジスト160-2を 使用してN型のイオン注入が行われる。これにより、埋め込みチャネル135Aと、N型 埋め込み層134の一部となるN型埋め込み層134'が形成される。その後、レジスト 160-2を使用してP型のイオン注入が行われることにより、P型層133およびP型 層135Bが形成される。

【0105】

第5の工程において、 P 型層135 B を覆うようなレジスト160-3が形成され、レジスト160-3を使用して N 型のイオン注入が行われる。これにより、 N 型埋め込み層 134'の下部に N 型の層が形成されて、 N 型埋め込み層134が形成される。なお、フ ォトダイオード121の深さをメモリ部123より深くする必要がなければ、第5の工程 は省略することができる。

[0106]

その後、第6の工程において、レジスト160-3が除去される。

【 0 1 0 7 】

以上のような工程を含むことで、単位画素120Fが製造される。この製造方法において、フォトダイオード121およびメモリ部123とゲート電極122Aとの境界は、フォトダイオード121およびメモリ部123を形成するためのイオン注入にゲート電極1 22Aがマスクとして使用されるため、ゲート電極122Aの端部に確実に一致する。即 ち、フォトダイオード121およびメモリ部123は、ゲート電極122Aの端部に対し て自己整合的に形成することができる。

【0108】

[第7の実施の形態]

次に、図14および図15を参照して、第7の実施の形態における単位画素120Gに ついて説明する。図14には、単位画素120Gの平面図が示されており、図15Aには 、図14の平面図に示されている矢印A - A'に沿った断面図およびポテンシャル状態が 示されており、図15Bには、図14の平面図に示されている矢印B - B'に沿った断面 図およびポテンシャル状態が示されている。

【0109】

図14に示すように、単位画素120Gでは、オーバーフローパス130が、平面的に 見て第1転送ゲート122の一部の領域に形成されている。即ち、単位画素120Gでは 、フォトダイオード121に蓄積された所定電荷量を超える電荷をメモリ部123に転送 する転送経路(オーバーフローパス130)と、フォトダイオード121に蓄積された全 電荷をメモリ部123に完全に転送するための転送経路とが異なる領域に形成されている

[0110]

このようにオーバーフローパス130を第1転送ゲート122の一部の領域に形成する 構成により、フォトダイオード121からメモリ部123にオーバーフローさせる電荷量 を、オーバーフローパス130が形成される領域の幅(図14に示されている幅w)の設 定によって調整することができる。

【0111】

なお、本実施の形態においては図示していないが、入射光のメモリ部123および浮遊 拡散領域125への侵入を防止するために基板表面には遮光膜が配置されている。この遮

10

20



光膜は、タングステンなどの材料により形成され、少なくともメモリ部123および浮遊 拡散領域125の上部を覆うように設けられることが好ましい。 【0112】

(17)

なお、本実施の形態においては、電子を信号電荷とするイメージセンサを例に説明した が、正孔を信号電荷とするタイプのイメージセンサにも本発明を適用することができる。 即ち、上述の各不純物層の導電型についてN型層とP型層とが反転して構成され、N型半 導体層内にフォトダイオードおよびメモリ部がP型の不純物層で形成された場合であって も、上述の各構成においてオーバーフローパス130を形成する不純物拡散領域137の 導電型としてN-またはP+をそれぞれ、P-またはN+と読み換えることによって、同 様の効果を得ることができる。

【0113】

また、上述したように不純物層の不純物濃度などについて数値を用いて説明したが、こ れらの数値は絶対的なものではなく、本発明の技術的思想について理解を助けるために設 定したものに過ぎない。即ち、本発明の範疇は、上述の説明で用いた数値に限定されず設 定することができるものである。

**[**0 1 1 4 **]** 

なお、各実施の形態においては、電子を信号電荷とするイメージセンサを例に説明した が、正孔を信号電荷とするタイプのイメージセンサにも本発明を適用することができる。 【0115】

[単位画素のその他の第1構成例]

図 1 6 は、単位画素 1 2 0 のその他の第 1 構成例である単位画素 1 2 0 H - 1 の構造を 示す図である。

[0116]

単位画素120H-1では、図2の単位画素120Aにおける第1転送ゲート122と メモリ部123が省略され、P型ウェル層132を挟んで、フォトダイオード121と浮 遊拡散領域125が隣接する配置となっている。フォトダイオード121と浮遊拡散領域 125の間のP型ウェル層132の上側には、第2転送ゲート124が配置されている。 【0117】

単位画素120H-1におけるグローバル露光動作について説明する。まず、全画素同 時に埋め込みフォトダイオード121の蓄積電荷を空にする電荷排出動作が実行された後 、露光が開始される。これにより、フォトダイオード121のPN接合容量に光電荷が蓄 積される。露光期間終了時点で、第2転送ゲート124が全画素同時にONされ、蓄積さ れた光電荷が全て浮遊拡散領域125へと転送される。第2転送ゲート124を閉じるこ とで、全画素同一の露光期間で蓄積された光電荷が浮遊拡散領域125で保持される。そ の後、浮遊拡散領域125で保持された光電荷が、順次、画素信号として垂直信号線11 7を通して読み出される。最後に、浮遊拡散領域125がリセットされ、しかる後、リセ ットレベルが読み出される。

[0118]

従って、単位画素120日 - 1では、浮遊拡散領域125がグローバル露光動作を行う 場合の電荷保持領域となる。単位画素120日 - 1では、フォトダイオード121と浮遊 <sup>40</sup> 拡散領域125との境界部分の第2転送ゲート124に、不純物拡散領域137を形成す ることによりオーバーフローパス130を設けるとともに、不純物拡散領域137の直下 に不純物拡散領域138を設けることで、本発明を適用できる。

【0119】

「単位画素のその他の第2構成例]

図 1 7 は、単位画素 1 2 0 のその他の第 2 構成例である単位画素 1 2 0 H - 2 の構造を 示す図である。

【0120】

単位画素120H-2は、図2の単位画素120Aの構成に、浮遊拡散領域125と同様のメモリ部123が設けられた構成となっている。即ち、単位画素120H-2では、

10

30

20

第1転送ゲート122のゲート電極122Aがフォトダイオード121とメモリ部123 の境界の P 型ウェル層132の上部に設けられている。また、単位画素120H - 2では 、メモリ部123が浮遊拡散領域125と同様の N 型層138によって形成される。 【0121】

(18)

単位画素120H-2におけるグローバル露光動作は、次の手順で実行される。まず、 電荷排出動作が全画素同時に実行され、同時露光が開始される。発生した光電荷がフォト ダイオード121に蓄積される。露光終了時点で、第1転送ゲート122が全画素同時に ONされ、蓄積された光電荷がメモリ部123へ転送され、保持される。露光終了後、順 次動作にてリセットレベルと信号レベルが読み出される。即ち、浮遊拡散領域125がリ セットされ、次にリセットレベルが読み出される。続いて、メモリ部123の保持電荷が 浮遊拡散領域125へ転送され、信号レベルが読み出される。

【 0 1 2 2 】

単位画素120H-2では、メモリ部123のN型層138がグローバル露光動作を行う場合の電荷保持領域となる。単位画素120H-2では、第1転送ゲート122に、不純物拡散領域137を形成することによりオーバーフローパス130を設けるとともに、 不純物拡散領域137の直下に不純物拡散領域138を設けることで、本発明を適用できる。

【0123】

[単位画素のその他の第3構成例]

図18は、単位画素120のその他の第3構成例である単位画素120H-3の構造を <sup>20</sup> 示す図である。

【0124】

図2の単位画素120Aでは、フォトダイオード121と浮遊拡散領域125の間に1 つのメモリ部(MEM)123が配置されていたが、図18の単位画素120H-3では 、さらにもう1つのメモリ部(MEM2)142が配置されている。即ち、メモリ部が2 段構成となっている。

【0125】

第3転送ゲート141は、メモリ部123に蓄積された電荷を、ゲート電極141Aに 転送パルスTRX2が印加されることによって転送する。メモリ部142は、ゲート電極 141Aの下に形成されたN型の埋め込みチャネル143によって形成され、第3転送ゲ ート141によってメモリ部123から転送された電荷を蓄積する。メモリ部142が埋 め込みチャネル143によって形成されていることで、界面での暗電流の発生を抑えるこ とができるため画質の向上に寄与できる。

[0126]

メモリ部142は、メモリ部123と同様の構成とされているので、メモリ部123と 同様、変調を掛けた場合には、メモリ部142の飽和電荷量を変調を掛けない場合よりも 増やすことができる。

**[**0127**]** 

単位画素120日-3におけるグローバル露光動作では、全画素同時に蓄積された光電 荷はフォトダイオード121またはメモリ部123で保持される。メモリ部142は、画 素信号が読み出されるまでの間、光電荷を保持するために使用される。

【 0 1 2 8 】

単位画素120H-3では、メモリ部123の埋め込みチャネル135およびメモリ部 142の埋め込みチャネル143がグローバル露光動作を行う場合の電荷保持領域となる 。単位画素120H-3では、第1転送ゲート122に、不純物拡散領域137を形成す ることによりオーバーフローパス130を設けるとともに、不純物拡散領域137の直下 に不純物拡散領域138を設けることで、本発明を適用できる。

【0129】

以上のように、本発明は、単位画素120A以外のその他の構造にも採用することがで きる。また、単位画素120A乃至120H-3において、導電型の極性(N型、P型)

10

(19)

を反対にしたものでも同様に適用可能である。

【0130】

[本発明を適用した電子機器の構成例]

さらに本発明は、固体撮像素子への適用に限られるものではない。即ち、本発明は、デ ジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、 画像読取部に固体撮像素子を用いる複写機など、画像取込部(光電変換部)に固体撮像素 子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形 成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケー ジングされた撮像機能を有するモジュール状の形態であってもよい。

図19は、本発明を適用した電子機器としての、撮像装置の構成例を示すブロック図で ある。

【0132】

図19の撮像装置300は、レンズ群などからなる光学部301、上述した単位画素120の各構成が採用される固体撮像素子(撮像デバイス)302、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路303を備える。また、撮像装置300は、フレームメモリ304、表示部305、記録部306、操作部307、および電源部308も備える。DSP回路303、フレームメモリ304、表示部305、記録部306、操作部307および電源部308は、バスライン309を介して相互に接続されている。

[0133]

光学部301は、被写体からの入射光(像光)を取り込んで固体撮像素子302の撮像 面上に結像する。固体撮像素子302は、光学部301によって撮像面上に結像された入 射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子 302として、CMOSイメージセンサ100の固体撮像素子、即ちグローバル露光によ って歪みのない撮像を実現できるとともに、RGBの画素ごとの漏れ込み信号抑圧比を抑制 することができる固体撮像素子を用いることができる。

【0134】

表示部305は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子302で撮像された動画または静止画を表示する。記録部306は、固体撮像素子302で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。

**[**0135**]** 

操作部307は、ユーザによる操作の下に、撮像装置300が持つ様々な機能について 操作指令を発する。電源部308は、DSP回路303、フレームメモリ304、表示部 305、記録部306および操作部307の動作電源となる各種の電源を、これら供給対 象に対して適宜供給する。

[0136]

上述したように、固体撮像素子302として、上述した実施の形態に係るCMOSイメ ージセンサ100を用いることで、グローバル露光によって歪みのない撮像を実現できる とともに、RGBの画素ごとの漏れ込み信号抑圧比を抑制することができる。従って、ビデ オカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジ ュールなどの撮像装置300においても、撮像画像の高画質化を図ることができる。 【0137】

また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検 知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に 挙げて説明した。しかしながら、本発明はCMOSイメージセンサへの適用に限られるも のではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体 撮像素子全般に対して適用可能である。

[0138]

10

30

また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子 への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する 固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して 画像として撮像する指紋検出センサ等の固体撮像素子(物理量分布検知装置)全般に対し て適用可能である。

【0139】

なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、 信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール 状の形態であってもよい。

**[**0 1 4 0 **]** 

10

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

【符号の説明】

**[**0141**]** 

100 CMOSイメージセンサ, 111 画素アレイ部, 120 単位画素, 121 フォトダイオード, 123 メモリ部, 132 P型ウェル層, 134 N型埋め込み層, 122 第1転送ゲート, 135 埋め込みチャネル, 300 撮像装置

## 【図1】



【図2】 図2





135

в











138 137

134







в

с





【図8】



△Leff:x軸0点を基準としたLeffの変化量 △Vt: y軸0点を基準としたVtの変化量



## 【図9】 図9

MEM

 $\pm 1$ 

0

<u>`o</u>





-0

=\_10 低い



(22)

【図11】 ⊠11







【図13】 図13

122 第1の工程 第4の工程 122A 160-2 160-1 ↓↓↓↓↓ ,↓↓↓↓↓ 133-135B N P+ ( Ν Ν -135A 132 -132 P-Well P-Well 138 134' 138 137  $\bigcirc$ Л 122 第2の工程 第5の工程 122A 160-3 160-1 .↓↓\_\_ -135B 133--135A Ν 132 -132 P-Well P-Well 138 137 138 137 134  $\bigcirc$ ſ 第6の工程 第3の工程 122 2 123 122A 135B 121 122A 122 133 130 da la N-P;+ -135A Ν Ν 132 132 P-Well P-Well

134

138 137

【図 1 4】 図14









【図18】 図18

【図17】 図17









フロントページの続き

- (72)発明者 河村 隆宏東京都港区港南1丁目7番1号 ソニー株式会社内
- (72)発明者 十河 康則

東京都港区港南1丁目7番1号 ソニー株式会社内

- Fターム(参考) 4M118 AA10 AB01 BA14 CA04 CB14 DD04 DD12 EA01 EA06 EA07
  - EA14 FA06 FA33 FA38 GB11 GB15
  - 5C024 AX01 BX01 CX43 CY47 GX03 GY31 HX40