



(19) 中華民國智慧財產局

(12) 發明說明書公開本

(11) 公開編號：TW 201503596 A

(43) 公開日：中華民國 104 (2015) 年 01 月 16 日

(21) 申請案號：102124841

(22) 申請日：中華民國 102 (2013) 年 07 月 11 日

(51) Int. Cl. : *H03L7/00 (2006.01)*

(71) 申請人：瑞昱半導體股份有限公司 (中華民國) REALTEK SEMICONDUCTOR CORPORATION (TW)

新竹市科學工業園區創新二路 2 號

(72) 發明人：吳佩熹 WU, PEI SI (TW)

(74) 代理人：陳翠華

申請實體審查：有 申請專利範圍項數：12 項 圖式數：5 共 35 頁

(54) 名稱


時脈與資料回復裝置、取樣器及其取樣方法

CLOCK AND DATA RECOVERY DEVICE, SAMPLER AND SAMPLING METHOD THEREOF

(57) 摘要

本發明提供一種時脈與資料回復裝置、取樣器及其取樣方法。該取樣器包含一相位產生電路及一電性連接至該相位產生電路之第一邊緣取樣電路。該相位產生電路用以產生複數個第一相位，其中該等第一相位具有不同之相位數值。該第一邊緣取樣電路用以根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值，俾該時脈與資料回復裝置根據該等第一邊緣數值判斷該資料訊號之一時脈。

A clock and data recovery device, a sampler and a sampling method thereof are provided. The sampler comprises a phase generation circuit and a first edge sample circuit electrically connected with the phase generation circuit. The phase generation circuit is configured to generate a plurality of first phases which have different phase values. The first edge sample circuit is configured to sample a plurality of first edge values of a plurality of bits of a data signal according to the first phases so that the clock and data recovery device determine a clock of the data signal according to first edge values.



第5圖



發明摘要

申請日: 102 7. 11
IPC分類:

201503596

H03L 7/00 (2006.01)

【發明摘要】**【中文發明名稱】** 時脈與資料回復裝置、取樣器及其取樣方法**【英文發明名稱】** CLOCK AND DATA RECOVERY DEVICE, SAMPLER AND SAMPLING METHOD THEREOF**【中文】**

本發明提供一種時脈與資料回復裝置、取樣器及其取樣方法。該取樣器包含一相位產生電路及一電性連接至該相位產生電路之第一邊緣取樣電路。該相位產生電路用以產生複數個第一相位，其中該等第一相位具有不同之相位數值。該第一邊緣取樣電路用以根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值，俾該時脈與資料回復裝置根據該等第一邊緣數值判斷該資料訊號之一時脈。

【英文】

A clock and data recovery device, a sampler and a sampling method thereof are provided. The sampler comprises a phase generation circuit and a first edge sample circuit electrically connected with the phase generation circuit. The phase generation circuit is configured to generate a plurality of first phases which have different phase values. The first edge sample circuit is configured to sample a plurality of first edge values of a plurality of bits of a data signal according to the first phases so that the clock and data recovery device determine a clock of the data signal according to first edge values.

【指定代表圖】 第(5)圖。

【代表圖之符號簡單說明】

無

【特徵化學式】

無

發明專利說明書

【發明說明書】

【中文發明名稱】 時脈與資料回復裝置、取樣器及其取樣方法

【英文發明名稱】 CLOCK AND DATA RECOVERY DEVICE, SAMPLER AND SAMPLING METHOD THEREOF

【技術領域】

【0001】 本發明關於一種時脈與資料回復裝置、取樣器及其取樣方法，特別是關於一種邊緣取樣之時脈與資料回復裝置、取樣器及其取樣方法。

【先前技術】

【0002】 近年來，由於製程技術的快速發展，積體電路之操作速度也隨之有所突破。於是，因應人們對於高速傳輸的需求及渴望，業界逐漸採用高速串列式傳輸系統取代具低資料傳輸率的並列式傳輸系統，其中高速串列式傳輸系統又稱串列器-解串列器（Serializer-Deserializer, SERDES），其特點透過於高速差動對線上傳輸串列化的資料，而非在低速平行匯流排上傳輸。

【0003】 一般而言，由於高速串列式傳輸系統之資料傳輸率高，使得接收端所接收到的訊號通常為非同步的資料。此外，受限於雜訊干擾以及通道所造成的非理想效應，例如：反射、繞射、透射、符碼間干擾(Inter Symbol Interference, ISI)、串音…等問題，接收端對於資料之同步處理必須更為精確，才可有效地將發射端所傳送之資料予以還原。

【0004】 高速串列式傳輸系統之接收端通常採用同步訊號源（Source

Synchronous, SS) 介面或時脈及資料回復 (Clock Data Recovery, CDR) 介面解決資料同步之問題，其差異在於各自實現時脈的方法不同。同步訊號源介面採用一個單獨分離出來的時脈訊號，伴隨著資料傳輸；而時脈及資料回復介面則沒有單獨的時脈訊號，而是採用內嵌時序(Embedded Clock)於資料流的傳輸方式。相對於同步訊號源介面，儘管時脈及資料回復介面具有較大之設計挑戰，但其更具有以下優點：改善實際上時脈所造成的歪斜 (Skew) 與串音 (Crosstalk) 等問題；節省通道成本；增進運行速度；以及增長傳輸距離等等。

【0005】 一般而言，時脈及資料回復介面之設計難題在於抖動(Jitter)。抖動即實際資料和理想狀態下期望出現的訊號彼此間的位移，其容易破壞接收端之訊號同步的準確性，尤其對接收端之時脈與資料回復電路介面運作所造成的影響甚大。抖動可概分為定量性抖動和隨機性抖動，其中定量性抖動包括字元間干擾、串音、工作週期失真和週期性抖動等，而隨機性抖動普遍是由半導體熱效應所引起的副產品。

【0006】 改善取樣器之取樣準確率為克服時脈與資料回復電路介面受到抖動影響之一有效方式。一般而言，時脈與資料回復電路介面皆需要一個用以取樣接收訊號之取樣器。理想地，當取樣器可準確地自接收信號中取樣出所需的資料，則意味著時脈與資料回復電路介面之抖動容忍度 (Jitter Tolerance) 可以更高，其中所述抖動容忍度，在接收端通常以單位間隔 (Unit Interval, UI) 來表示，且較大的單位間隔意味著接收器能容忍更多的抖動。

【0007】 對於傳統的時脈與資料回復電路介面而言，一種增進取樣準確率之方法為根據一固定相位對資料訊號之複數個位元之複數個邊緣進行取樣，並根據取樣之結果估測該資料訊號之複數個位元的邊緣位置，從而判斷該資料訊號所內嵌之一時脈，藉以自接收信號中取樣出所需的資料。然而，上述方法受限於固定之取樣點（對應至固定相位），故對於估測該資料訊號之複數個位元的邊緣位置之速度及準確性而言，仍有相當大的改善空間。

● 【0008】 綜上所述，在實現高速串列式傳輸系統之前，抖動對於時脈與資料回復電路介面所造成的影響勢必先行克服。有鑑於此，如何提升取樣器之取樣準確率，藉以提升時脈與資料回復介面的抖動容忍度，實乃業界仍需努力之目標。

● 【發明內容】

【0009】 本發明提供一種取樣器，用於一時脈與資料回復（clock and data recovery）裝置。該取樣器包含一相位產生電路及一電性連接至該相位產生電路之第一邊緣取樣電路。該相位產生電路用以產生複數個第一相位，其中該等第一相位具有不同之相位數值。該第一邊緣取樣電路用以根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值，俾該時脈與資料回復裝置根據該等第一邊緣數值判斷該資料訊號之一時脈。

● 【0010】 本發明更提供一種時脈與資料回復裝置。該時脈與資料回復裝置包含一取樣器及一處理電路。該取樣器包括一相位產生電路及一電性連接至該相位產生電路之第一邊緣取樣電路。該相位產生電路用以產生複數個第一相位，其中該等第一相位具有不同之相位

數值。該第一邊緣取樣電路用以根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值。該處理電路，用以根據該等第一邊緣數值判斷該資料訊號之一時脈。

【0011】 本發明亦提供一種取樣方法，用於一時脈與資料回復裝置。該時脈與資料回復裝置包含一取樣器及一處理電路，且該取樣器包含一相位產生電路及一電性連接至該相位產生電路之第一邊緣取樣電路。該取樣方法包含下列步驟：

(a) 令該相位產生電路產生複數個第一相位，其中該等第一相位具有不同之相位數值；

(b) 令該第一邊緣取樣電路根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值；以及

(c) 令該處理電路根據該等第一邊緣數值判斷該資料訊號之一時脈。

【0012】 綜上所述，本發明提供了一種時脈與資料回復裝置、取樣器及其取樣方法。不同於傳統的時脈與資料回復電路介面，本發明提供的時脈與資料回復裝置、取樣器及其取樣方法是透過相位掃描產生複數個不同相位，並根據該等不同相位數值之相位，對資料訊號之複數個位元的邊緣分別進行取樣。

【0013】 透過所述相位掃描方式進行取樣，取樣點將不再固定，對於資料訊號之複數個位元之複數個邊緣所取樣的邊緣數值將可涵蓋較廣的範圍，故可更快速地且更精確地估測出資料訊號之複數個位元的邊緣位置，從而判斷出該資料訊號所內嵌之正確時脈。據此，本發明提供之時脈與資料回復裝置、取樣器及其取樣方法已有效

地提升了取樣之準確率，連帶增加了接收端之抖動容忍度。

【0014】 在參閱圖式及隨後描述的實施方式後，所屬技術領域具有通常知識者可更了解本發明的技術手段及具體實施態樣。

【圖式簡單說明】

【0015】 第1A圖為本發明的第一實施例所述的一種時脈與資料回復裝置的示意圖；

第1B圖為本發明的第一實施例所述的一種時脈與資料回復裝置進行訊號取樣的示意圖；

第2A圖為本發明之第二實施例所述的一種時脈與資料回復裝置的示意圖；

第2B圖為本發明的第二實施例所述的一種時脈與資料回復裝置進行訊號取樣的示意圖；

第3A圖為本發明之第三實施例所述的一種時脈與資料回復裝置的示意圖；

第3B圖為本發明的第三實施例所述的一種時脈與資料回復裝置進行訊號取樣的示意圖；

第4A圖為本發明之第四實施例所述的一種時脈與資料回復裝置的示意圖；

第4B圖為本發明的第四實施例所述的一種時脈與資料回復裝置進行訊號取樣的示意圖；以及

第5圖為本發明的第五實施例所述的一種取樣方法的流程圖。

【實施方式】

【0016】 本發明的內容可透過以下實施例來解釋，但本發明的實施例並非

用以限制本發明必須在如以下實施例中所述的任何特定的環境、應用或方式方能實施。因此，以下實施例的說明僅在於闡釋本發明，而非用以限制本發明。在以下實施例及圖式中，與本發明非直接相關的元件已省略而未繪示，且繪示於圖式中的各元件之間的尺寸比例僅為便於理解，而非用以限制為實際的實施比例。

【0017】 本發明之第一實施例用以闡述本發明之一種時脈與資料回復裝置，其相關說明請參閱第1A圖及第1B圖。第1A圖為本實施例之時脈與資料回復裝置1的示意圖，而第1B圖為時脈與資料回復裝置1進行訊號取樣的示意圖。如第1A圖所示，時脈與資料回復裝置1包含一取樣器11及一處理電路13，且取樣器11包括一相位產生電路111及一電性連接至相位產生電路111之第一邊緣取樣電路113。時脈與資料回復裝置1可用於各種態樣的高速串列式傳輸系統的接收端，用以回復高速串列式傳輸系統的發射端所傳送的資料。

【0018】 相位產生電路111用以產生複數個第一相位20，其中該等第一相位20各自具有不同之相位數值。於本實施例，相位產生電路111為一相位掃描電路，其可基於一特定頻率，例如2.5GHz，透過相位掃描的方式，產生具有不同相位數值之該等第一相位20。第一邊緣取樣電路113可根據該等第一相位20取樣一資料訊號40之複數個位元之複數個第一邊緣數值42，處理電路13則用以根據該等第一邊緣數值42判斷資料訊號40之時脈，從而自資料訊號40正確地擷取出發射端所傳送之資料。

【0019】 處理電路13可概分為類比式及數位式處理電路。對於類比式處理電路而言，其可能包含但不限於：相位偵測器（Phase Detector

)、充電泵浦 (Charge Pump)、環路濾波器 (Loop Filter) 及壓控震盪器 (Voltage control oscillator, VCO)；並用以透過類比形式之訊號處理，對取樣器11自資料訊號40所取樣的資料進行統計、評估、計算等處理，進而判斷出資料訊號40所內嵌之時脈，並根據所判斷之時脈，進行資料的回復程序。

【0020】相似地，對於數位式處理電路而言，其可能包含但不限於：解多工器 (Demultiplexer)、相位偵測器、環路濾波器；並用以透過數位形式之訊號處理，對取樣器11自資料訊號40所取樣的資料進行統計、評估、計算等處理，進而判斷出資料訊號40所內嵌之時脈，並根據所判斷之時脈，進行資料的回復程序。

【0021】更具體而言，處理電路13於本實施例之主要作用是對取樣器11自資料訊號40所取樣的資料進行統計、評估、計算等處理。據此，本發明的實施方式並不因處理電路13的實施態樣不同而有所影響。換言之，針對處理電路13而言，無論採用現有的各種實施態樣，或者未來可輕易思及的各種實施態樣，本質上皆不影響本發明的正常運作。此外，因處理電路13所包含的上述各種元件（包含類比式及數位式）的具體運作可為本領域具通常知識者輕易理解，於此不多贅述。

【0022】資料訊號40可包含複數個位元。然而，為了便於說明，本實施例將僅針對其中五個位元進行說明，分別表示為第一位元401、第二位元402、第三位元403、第四位元404及第五位元405。此外，第一位元401、第二位元402、第三位元403、第四位元404及第五位元405的資料型態分別表示為1、1、0、1及0。本實施例所述的

位元的數量以及位元的資料形態僅用以解釋本發明，而非用以限定本發明；而根據本實施例的揭露內容，本領域具通常知識者即可輕推及至不同的位元的數量或不同的位元的資料形態的實施態樣。

【0023】 如第1B圖所示，第一位元401、第二位元402、第三位元403、第四位元404及第五位元405的資料型態分別為1、1、0、1及0，其中每個位元的單位間隔（UI）的最小解析度為 $1/8$ UI。因應上述五個位元，相位產生電路111可產生五個相對應的第一相位20，依序以第一相位201、第二相位202、第三相位203、第四相位204及第五相位205來表示。此時，透過相位掃描的處理，第一相位201、第二相位202、第三相位203、第四相位204及第五相位205可具有不同的相位數值，例如可依序為 $-4\pi/8$ 、 $-2\pi/8$ 、 0 、 $2\pi/8$ 及 $4\pi/8$ ，以與第一位元401、第二位元402、第三位元403、第四位元404及第五位元405相對應。

【0024】 第一邊緣取樣電路113可根據第一相位201、第二相位202、第三相位203、第四相位204及第五相位205，得知該等相位對應至時間區格的表示方式。舉例而言，假設第一相位201、第二相位202、第三相位203、第四相位204及第五相位205的相位數值依序為 $-4\pi/8$ 、 $-2\pi/8$ 、 0 、 $2\pi/8$ 及 $4\pi/8$ ，則對應至時間區隔的取樣點（或取樣間隔）依序為 $-2/8$ UI、 $-1/8$ UI、 0 、 $1/8$ UI及 $2/8$ UI。接著，第一邊緣取樣電路113可根據上述取樣點，也就是 $-2/8$ UI、 $-1/8$ UI、 0 、 $1/8$ UI及 $2/8$ UI，依序對資料訊號40的第一位元401、第二位元402、第三位元403、第四位元404及第五

位元405進行邊緣取樣 (Edge Sample) ，藉以取樣出複數個第一邊緣數值42。

【0025】 本實施例所述的邊緣取樣是針對各個位元的前邊緣 (Early Edge) ，而於其他實施例，亦可針對各個位元的後邊緣 (Late Edge) 進行取樣，或選擇性地於二者間進行替換，並不受限於本實施例所述的實施態樣。

【0026】 透過上述操作，由於第一邊緣取樣電路113對於第一位元401、第二位元402、第三位元403、第四位元404及第五位元405進行的邊緣取樣所依據的相位不是固定，也就是，針對各個位元進行邊緣取樣的取樣點不是固定，使得所取樣的該等第一邊緣數值42可具有較大的涵蓋範圍。由於該等第一邊緣數值42可提供處理電路13更廣的參考數據，使得處理電路13可更精確地判斷出資料訊號40之時脈，從而自資料訊號40中正確地擷取出發射端所傳送之資料。

【0027】 須說明者，本實施例所述的單位間隔的最小解析度及該等相位數值僅爲了說明本發明，而非用以限定本發明的實施態樣，也就是，本實施例所述的單位間隔的最小解析度及該等相位數值是可根據不同的實施情況等效地予以調整或改變，且不會影響本發明的正常運作。

【0028】 本發明之第二實施例用以闡述本發明之一種時脈與資料回復裝置，其相關說明請參閱第2A圖及第2B圖。第2A圖爲本實施例之時脈與資料回復裝置3的示意圖，而第2B圖爲時脈與資料回復裝置3進

行訊號取樣的示意圖。如第2A圖所示，時脈與資料回復裝置3包含一取樣器31及一處理電路33，且取樣器31包括一相位產生電路111、一電性連接至相位產生電路111之第一邊緣取樣電路113以及一第二邊緣取樣電路115。時脈與資料回復裝置3可用於各種態樣的高速串列式傳輸系統的接收端，用以回復高速串列式傳輸系統的發射端所傳送的資料。

【0029】 除本實施例中特別說明的元件外，其他元件均可理解為前述實施例所相對應的元件，且本實施例將沿用前述實施例所述之部份元件的標號，其中具有相同標號之元件可理解為本質上相同或近似的元件。本實施例將僅就與前述實施例相異的技術內容，而與前述實施例相關的技術內容，因可根據前述實施例而輕易思及，將不再於本實施例中贅述。

【0030】 本實施例與第一實施例的主要差異在於取樣器31更包括第二邊緣取樣電路115，其中第二邊緣取樣電路115可用以根據一第二相位22取樣資料訊號40之複數個位元的複數個第二邊緣數值44。另一方面，處理電路33可根據複數個第一邊緣數值42及複數個第二邊緣數值44判斷資料訊號40之時脈，從而自資料訊號40正確地擷取出發射端所傳送之資料。

【0031】 本實施例的第一邊緣取樣電路113與第一實施例所述之運作相同，即透過複數個不同相位數值的第一相位20，例如第一相位201、第二相位202、第三相位203、第四相位204及第五相位205，對資料訊號40，例如第一位元401、第二位元402、第三位元403、第四位元404及第五位元405，進行邊緣取樣。至於第二邊緣取樣

電路115，則是根據一固定相位數值（即第二相位22）對資料訊號40，例如第一位元401、第二位元402、第三位元403、第四位元404及第五位元405進行邊緣取樣。

【0032】 如第2B圖所示，第二相位22的相位數值為一固定數值，例如可為0或 $16\pi/8$ （即零相位），此時，第二邊緣取樣電路115可判斷出第二相位22對應至時間區隔的取樣點（或取樣間隔）應為1 UI。接著，第二邊緣取樣電路115可根據上述固定的取樣點，也就是1 UI，依序對資料訊號40的第一位元401、第二位元402、第三位元403、第四位元404及第五位元405進行邊緣取樣，藉以取樣出複數個第二邊緣數值44。

【0033】 本實施例所述的第二相位22的相位數值僅用以說明本發明，而非用以限定本發明的實施態樣；也就是，本實施例所述的第二相位22的相位數值是可根據不同的實施情況等效地予以調整或改變，且不會影響本發明的正常運作。

【0034】 透過上述操作，取樣器31可同時以固定相位以及不固定相位兩種模式對資料訊號40的複數個位元進行邊緣取樣。由於取樣器31所取樣的資料的涵蓋層面更廣，使得處理電路33在判斷資料訊號40所內嵌的時脈時，可有更多的參考數據。換言之，處理電路33將可更精確地判斷出資料訊號40之時脈，從而自資料訊號40中正確地擷取出發射端所傳送之資料。

【0035】 除了上述運作，本實施例所述的時脈與資料回復裝置3亦能執行前述實施例所描述的所有操作及產生相對應的功能，且所屬技術

領域具有通常知識者可直接瞭解本實施例所述的時脈與資料回復裝置3是如何基於前述實施例的揭露內容執行此等操作及產生此等功能，於此不再贅述。

【0036】 本發明之第三實施例用以闡述本發明之一種時脈與資料回復裝置，其相關說明請參閱第3A圖及第3B圖。第3A圖為本實施例的時脈與資料回復裝置5的示意圖，而第3B圖為時脈與資料回復裝置5進行訊號取樣的示意圖。如第3A圖所示，時脈與資料回復裝置5包含一取樣器51及一處理電路53，且取樣器51包括一相位產生電路111、一電性連接至相位產生電路111之第一邊緣取樣電路113以及一中心取樣電路117。時脈與資料回復裝置5可用於各種態樣的高速串列式傳輸系統的接收端，用以回復高速串列式傳輸系統的發射端所傳送的資料。

【0037】 除本實施例中特別說明的元件外，其他元件均可理解為前述實施例所相對應的元件，且本實施例將沿用前述實施例所述之部份元件的標號，其中具有相同標號之元件可理解為本質上相同或近似的元件。本實施例將僅就與前述實施例相異的技術內容，而與前述實施例相關的技術內容，因可根據前述實施例而輕易思及，將不再於本實施例中贅述。

【0038】 在兩倍超取樣（2x Over sampling）的結構下，時脈與資料回復裝置會對每個位元（或每個單位間隔）進行兩次取樣，一次是針對各個位元的資料中心取樣，一次是針對各個位元的邊緣取樣，其中資料中心取樣是指對於接收到的訊號所包含的每個位元的正中心進行取樣。

【0039】 不同於第一實施例所述的時脈與資料回復裝置1，取樣器51更包括中心取樣電路117，其中中心取樣電路117可用以根據一第三相位24取樣資料訊號40的複數個位元的複數個中心數值46。另一方面，處理電路53可根據複數個第一邊緣數值42及複數個中心數值46判斷資料訊號40之時脈，從而自資料訊號40正確地擷取出發射端所傳送之資料。

【0040】 本實施例的第一邊緣取樣電路113與第一實施例所述的運作相同，即透過複數個不同相位數值的第一相位20，例如第一相位201、第二相位202、第三相位203、第四相位204及第五相位205，對資料訊號40，例如第一位元401、第二位元402、第三位元403、第四位元404及第五位元405，進行邊緣取樣。至於中心取樣電路117，則是根據一固定相位數值（即第三相位22）且用以針對資料訊號40，例如第一位元401、第二位元402、第三位元403、第四位元404及第五位元405各自的資料中心點進行取樣。

【0041】 如第3B圖所示，第三相位24的相位數值為一固定數值，例如可為 π ，此時，中心取樣電路117可判斷出第三相位24對應至時間區隔的取樣點（或取樣間隔）應為 $4/8$ UI。接著，中心取樣電路117可根據上述取樣點，也就是 $4/8$ UI，依序對資料訊號40的第一位元401、第二位元402、第三位元403、第四位元404及第五位元405各自的資料中心點進行取樣，藉以取樣出複數個中心數值46。

【0042】 本實施例所述的第三相位24的相位數值僅用以說明本發明，而非用以限定本發明的實施態樣，也就是，本實施例所述的第三相位

24的相位數值是可根據不同的實施情況等效地予以調整或改變，且不會影響本發明的正常運作。再者，中心取樣電路117如何取樣資料訊號40包含的複數個位元的資料中心點，並非僅如本實施例所述，且中心取樣電路117的其他實施態樣已為本領域具通常知識者所理解，於此不再贅述。

【0043】 不同於傳統的兩倍超取樣結構，本實施例的第一邊緣取樣電路113對於第一位元401、第二位元402、第三位元403、第四位元404及第五位元405進行的邊緣取樣所依據的相位不是固定，也就是，針對各個位元進行邊緣取樣的取樣點不是固定，使得所取樣的該等第一邊緣數值42可具有較大的涵蓋範圍。由於該等第一邊緣數值42可提供處理電路13更廣的參考數據，使得處理電路13可更精確地判斷出資料訊號40之時脈，從而自資料訊號40中正確地擷取出發射端所傳送之資料。據此，本實施例所述的時脈與資料回復裝置5可輕易實現兩倍超取樣的結構，且具有更好的性能。

【0044】 除了上述運作，本實施例所述的時脈與資料回復裝置5亦能執行前述實施例所描述的所有操作及產生相對應的功能，且所屬技術領域具有通常知識者可直接瞭解本實施例所述的時脈與資料回復裝置5是如何基於前述實施例的揭露內容執行此等操作及產生此等功能，於此不再贅述。

【0045】 本發明之第四實施例用以闡述本發明之一種時脈與資料回復裝置，其相關說明請參閱第4A圖及第4B圖。第4A圖為本實施例之時脈與資料回復裝置7的示意圖，而第4B圖為時脈與資料回復裝置7進行訊號取樣的示意圖。如第4A圖所示，時脈與資料回復裝置7包

含一取樣器71及一處理電路73，且取樣器71包括一相位產生電路111、一電性連接至相位產生電路111之第一邊緣取樣電路113、一第二邊緣取樣電路115及一中心取樣電路117。時脈與資料回復裝置7可用於各種態樣的高速串列式傳輸系統的接收端，用以回復高速串列式傳輸系統的發射端所傳送的資料。

【0046】 除本實施例中特別說明的元件外，其他元件均可理解為前述實施例所相對應的元件，且本實施例將沿用前述實施例所述之部份元件的標號，其中具有相同標號之元件可理解為本質上相同或近似的元件。本實施例將僅就與前述實施例相異的技術內容，而與前述實施例相關的技術內容，因可根據前述實施例而輕易思及，將不再於本實施例中贅述。

【0047】 本實施例與前述實施例的主要差異在於取樣器31除了包括相位產生電路111及第一邊緣取樣電路113外，更同時包括第二邊緣取樣電路115及中心取樣電路117。同於第二實施例中所述，本實施例所述的第二邊緣取樣電路115可用以根據一第二相位22取樣資料訊號40之複數個位元的複數個第二邊緣數值44；而同於第三實施例中所述，本實施例所述的中心取樣電路117可用以根據一第三相位24取樣資料訊號40的複數個位元的複數個中心數值46。另一方面，處理電路73可根據複數個第一邊緣數值42、複數個第二邊緣數值44及複數個中心數值46判斷資料訊號40之時脈，從而自資料訊號40正確地擷取出發射端所傳送之資料。

【0048】 進一步言，本實施例的第二邊緣取樣電路115及中心取樣電路117各自的運作及其各自所具備的功能本質上與第二實施例及第三實

施例中所述相同。因此，透過第二實施例及第三實施例的揭露內容，本領域具通常知識者已能輕易思及本實施例的時脈與資料回復裝置7運作方式，於此不再贅述。

【0049】 除了上述運作，本實施例所述的時脈與資料回復裝置7亦能執行前述實施例所描述的所有操作及產生相對應的功能，且所屬技術領域具有通常知識者可直接瞭解本實施例所述的時脈與資料回復裝置7是如何基於前述實施例的揭露內容執行此等操作及產生此等功能，於此不再贅述。

【0050】 本發明之第五實施例用以闡述本發明之一種用於一時脈與資料回復裝置之取樣方法，其相關說明請參閱第5圖。第5圖為本實施例的一種取樣方法之流程圖。本實施例所述的取樣方法可用於前述各個實施例所揭露的時脈與資料回復裝置，即資料回復裝置1、時脈與資料回復裝置3、時脈與資料回復裝置5及時脈與資料回復裝置7。因此，本實施例所述的時脈與資料回復裝置可包含一取樣器及一處理電路，其中該取樣器可包含一相位產生電路及一電性連接至該相位產生電路之第一邊緣取樣電路。

【0051】 如第5圖所示，於步驟S51，令該相位產生電路產生複數個第一相位，其中該等第一相位具有不同之相位數值；於步驟S53，令該第一邊緣取樣電路根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值；以及於步驟S55，令該處理電路根據該等第一邊緣數值判斷該資料訊號之一時脈。

【0052】 當本實施例的取樣方法用於第二實施例所揭露的時脈與資料回復

裝置3時，本實施例的取樣方法更包含步驟S57：令該取樣器之一第二邊緣取樣電路根據一第二相位取樣該資料訊號之複數個位元之複數個第二邊緣數值。此時，步驟S55即為步驟S551：令該處理電路根據該等第一邊緣數值及該等第二邊緣數值判斷該資料訊號之該時脈。

【0053】 當本實施例的取樣方法用於第三實施例所揭露的時脈與資料回復裝置5時，本實施例的取樣方法更包含步驟S57：令該取樣器之一中心取樣電路根據一第三相位取樣該資料訊號之該等位元之複數個中心數值。此時，步驟S55即為步驟S553：令該處理電路根據該等第一邊緣數值及該等中心數值判斷該資料訊號之該時脈。

【0054】 當本實施例的取樣方法用於第四實施例所揭露的時脈與資料回復裝置7時，本實施例的取樣方法更包含步驟S57及步驟S59。此時，步驟S55即為步驟S555：令該處理電路根據該等第一邊緣數值、該等第二邊緣數值及該等中心數值判斷該資料訊號之該時脈。

【0055】 除了上述步驟，第五實施例所述的取樣方法亦能執行前述實施例所描述的所有操作及產生相對應的功能，且所屬技術領域具有通常知識者可直接瞭解本實施例所述的取樣方法是如何基於前述實施例的揭露內容執行此等操作及產生此等功能，於此不再贅述。

【0056】 綜上所述，本發明共提供了一種時脈與資料回復裝置、取樣器及其取樣方法。不同於傳統的時脈與資料回復電路介面，本發明提供的時脈與資料回復裝置、取樣器及其取樣方法是透過相位掃描產生複數個不同相位，並根據該等不同相位數值之相位，對資料

訊號之複數個位元的邊緣分別進行取樣。

【0057】 透過所述相位掃描方式進行取樣，取樣點將不再固定，對於資料訊號之複數個位元之複數個邊緣所取樣的邊緣數值將可涵蓋較廣的範圍，故可更快速地且更精確地估測出資料訊號之複數個位元的邊緣位置，從而判斷出該資料訊號所內嵌之正確時脈。據此，本發明提供之時脈與資料回復裝置、取樣器及其取樣方法已有效地提升了取樣之準確率，連帶增加了接收端之抖動容忍度。

【0058】 上述實施例所闡述的內容僅用以例舉本發明的部分實施態樣，以及闡釋本發明的技術特徵，並非用以限制本發明的實質保護範疇。因此，任何熟悉本技術領域者可輕易完成的改變或均等性的安排均屬於本發明所主張的範圍，且本發明的權利保護範圍以申請專利範圍為準。

【符號說明】

【0059】 1：時脈與資料回復裝置
 11：取樣器
 111：相位產生電路
 113：第一邊緣取樣電路
 115：第二邊緣取樣電路
 117：中心取樣電路
 13：處理電路
 20：第一相位
 201：第一相位
 202：第一相位

203：第一相位
204：第一相位
205：第一相位
22：第二相位
24：第三相位
3：時脈與資料回復裝置
31：取樣器
33：處理電路
40：資料訊號
401：第一位元
402：第二位元
403：第三位元
404：第四位元
405：第五位元
42：第一邊緣數值
44：第二邊緣數值
46：中心數值
5：時脈與資料回復裝置
51：取樣器
53：處理電路
7：時脈與資料回復裝置
71：取樣器
73：處理電路
UI：單位間隔

【主張利用生物材料】

【0060】 無

申請專利範圍

【發明申請專利範圍】

【第1項】 一種取樣器，用於一時脈與資料回復（clock and data recovery）裝置，該取樣器包含：

一相位產生電路，用以產生複數個第一相位，該等第一相位具有不同之相位數值；以及

一第一邊緣取樣電路，電性連接至該相位產生電路，該第一邊緣取樣電路用以根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值，俾該時脈與資料回復裝置根據該等第一邊緣數值判斷該資料訊號之一時脈。

【第2項】 如請求項1所述之取樣器，更包含：

一第二邊緣取樣電路，用以根據一第二相位取樣該資料訊號之該等位元之複數個第二邊緣數值，俾該時脈與資料回復裝置根據該等第一邊緣數值及該等第二邊緣數值判斷該資料訊號之該時脈。

【第3項】 如請求項1所述之取樣器，更包含：

一中心取樣電路，用以根據一第三相位取樣該資料訊號之該等位元之複數個中心數值，俾該時脈與資料回復裝置根據該等第一邊緣數值及該等中心數值判斷該資料訊號之該時脈。

【第4項】 如請求項2所述之取樣器，更包含：

一中心取樣電路，用以根據一第三相位取樣該資料訊號之該等位元之複數個中心數值，俾該時脈與資料回復裝置根據該等第一邊緣數值、該等第二邊緣數值及該等中心數值判斷該資料訊號

之該時脈。

【第5項】 一種時脈與資料回復裝置，包含：

一取樣器，包括

一相位產生電路，用以產生複數個第一相位，該等第一相位具有不同之相位數值；以及

一第一邊緣取樣電路，電性連接至該相位產生電路，該第一邊緣取樣電路用以根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值；以及

一處理電路，用以根據該等第一邊緣數值判斷該資料訊號之一時脈。

【第6項】 如請求項5所述之時脈與資料回復裝置，其中該取樣器更包含：

一第二邊緣取樣電路，用以根據一第二相位取樣該資料訊號之該等位元之複數個第二邊緣數值；以及

該處理電路根據該等第一邊緣數值及該等第二邊緣數值判斷該資料訊號之該時脈。

【第7項】 如請求項5所述之時脈與資料回復裝置，其中該取樣器更包含：

一中心取樣電路，用以根據一第三相位取樣該資料訊號之該等位元之複數個中心數值；以及

該處理電路根據該等第一邊緣數值及該等中心數值判斷該資料訊號之該時脈。

【第8項】 如請求項6所述之時脈與資料回復裝置，其中該取樣器更包含：

一中心取樣電路，用以根據一第三相位取樣該資料訊號之該等位元之複數個中心數值；以及

該處理電路根據該等第一邊緣數值、該等第二邊緣數值及該

等中心數值判斷該資料訊號之該時脈。

【第9項】 一種取樣方法，用於一時脈與資料回復裝置，該時脈與資料回復裝置包含一取樣器及一處理電路，該取樣器包含一相位產生電路及一電性連接至該相位產生電路之第一邊緣取樣電路，該取樣方法包含下列步驟：

(a) 令該相位產生電路產生複數個第一相位，其中該等第一相位具有不同之相位數值；

(b) 令該第一邊緣取樣電路根據該等第一相位取樣一資料訊號之複數個位元之複數個第一邊緣數值；以及

(c) 令該處理電路根據該等第一邊緣數值判斷該資料訊號之一時脈。

【第10項】 如請求項9所述之取樣方法，更包含下列步驟：

(d) 令該取樣器之一第二邊緣取樣電路根據一第二相位取樣該資料訊號之複數個位元之複數個第二邊緣數值；

其中該步驟(c)為下列步驟：

(c1) 令該處理電路根據該等第一邊緣數值及該等第二邊緣數值判斷該資料訊號之該時脈。

【第11項】 如請求項9所述之取樣方法，更包含下列步驟：

(e) 令該取樣器之一中心取樣電路根據一第三相位取樣該資料訊號之該等位元之複數個中心數值；

其中該步驟(c)為下列步驟：

(c2) 令該處理電路根據該等第一邊緣數值及該等中心數值判斷該資料訊號之該時脈。


【第12項】 如請求項10所述之取樣方法，更包含下列步驟：

(e)令該取樣器之一中心取樣電路根據一第三相位取樣該資料訊號之該等位元之複數個中心數值；


其中該步驟(c1)為下列步驟：

(c3)令該處理電路根據該等第一邊緣數值、該等第二邊緣數值及該等中心數值判斷該資料訊號之該時脈。

1




第1A圖




第1B圖

3




第2A圖




第2B圖

5




第3A圖




第3B圖


7



第4A圖



第4B圖



第5圖