

# 公告本

申請日期	88.9.2
案 號	SP117P82
類 別	H473/06, H04B7/06

A4  
C4

(以上各欄由本局填註)

518841

## 發明專利說明書

一、發明 新型 名稱	中 文	用以提供複數頻道之具有預定時間偏移之資料框之時間對準裝置及方法
	英 文	"TIME-ALIGNMENT APPARATUS AND METHOD FOR PROVIDING DATA FRAMES OF A PLURALITY OF CHANNELS WITH PREDETERMINED TIME-OFFSETS"
二、發明人 創作	姓 名	1.瑞莫德 梭尼 2.吉恩 修曼-包羅
	國 籍	1.德國                    2.義大利
	住、居所	1.德國紐恩堡市瑞斯堡街8C號 2.德國紐恩堡市艾菲納利斯街38號
三、申請人	姓 名 (名稱)	瑞典商LM艾瑞克生(PUBL)電話公司
	國 籍	瑞典
	住、居所 (事務所)	瑞典斯德哥爾摩市S-12625號
	代表人 姓 名	1.克雷斯 諾林 2.哥倫 諾德路

(由本局填寫)

承辦人代碼：	
大類：	
I P C 分類：	

A6

B6

本案已向：

國（地區）申請專利，申請日期：案號：，有 無主張優先權歐洲專利機構 1999年09月28日 99119008.3 有 無主張優先權

(請先閱讀背面之注意事項再填寫本頁各欄)

有關微生物已寄存於：，寄存日期：，寄存號碼：

## 五、發明說明（1）

### 發明範圍

本發明係有關於一時間對準裝置，用以將預定的時間偏移提供給複數頻道的資料框。該時間對準裝置可在一電信系統的發射器提供，並且接收連續資料框，每個資料框係包含分別來自許多頻道的預定數目之資料符號，並且以與一共同的同步時脈有關的預定時間偏移連續輸出資料符號。本發明亦有關用以執行此一時間對準、一電信系統的發射器、及一電信系統之方法，其中此一時間對準是在一發射器執行。

典型上，時間對準裝置與方法是根據一時間分段多工或CDMA傳輸而使用在一電信系統。在此系統中，有關一共同的同步信號之時間偏移係表示在無線電連結(空氣界面或天線)上的相對頻道之無線電資料框的開始。在無線電連結上傳送之前，個別的資料框必須儲存，而且然後必須提供時間偏移。本發明通常係有關在許多使用者頻道的資料框之間的不同時間偏移該如何處理的問題，特別是在一CDMA電信系統。

### 發明背景

在許多電信系統中，許多頻道的個別資料框可非同步產生，亦即ATM資料框的產生不能對準在發射器的一特定同步時脈。如果個別的頻道具有相同基本的傳輸率 $T_{RB}$ (在空氣界面上)，資料框便包含相同數目的資料符號，然而，他們仍然無法對準一共同的同步時脈。儘管來自個別頻道的資料封包非同步到達，但是發射器的工作是

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

案

## 五、發明說明 ( 2 )

要在無線電連結上使用每頻道的一預定相對時間偏移來傳送資料框(或使他們的資料符號更精確)，然後，其特徵是開始此特殊使用者頻道的資料框。接收器的傳送可引用在個別資料之間的進一步時間延遲，由於例如在傳輸期間的距離改變，以致於必須執行與在接收器提供的一共同的同步時脈有關的時間對準。本發明係有關發射器的時間偏移調整。

需要此一時間偏移調整之一行動無線電通信系統範例是一CDMA行動無線電通信系統。圖5係顯示在此一CDMA通信系統中的基地收發器台BTS方塊圖。圖6係顯示在圖6的基地發射器台BTS之編碼器單元ENC。注意，在下文的本發明及其問題將與圖5、6所示的CDMA系統有關，然而，時間對準亦可用於需要一時間偏移調整的任何通信系統。

在提供每個皆包含連續資料框的數個頻道之所有電信系統中，專屬於一特殊使用者頻道的分開編碼器必須提供，為了要編碼一特殊頻道的連續到達資料框。然而，此將造成例如多達300個編碼器單元，其從所需的硬體觀點是無法接收。對於此理由而言，始終的問題是一普遍編碼器資源如何有效率用於編碼所有頻道的資料框。大體上，此可達成編碼器編碼一資料框所需時間遠小於資料框本身持續時間。然後，在另一是在一資料框週期內之後，編碼器可處理數個頻道的資料框。既然個別頻道的資料框不能同步於一共同的同步時脈，而且必須提供每頻道的一預定時間

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

稿

## 五、發明說明（3）

偏移給空氣界面，在一預定時間偏移運用到他們以致資料符號能以資料符號之一固定流形式傳送給調變單元(例如圖6中的CDMA調變器BBTX)之前，到達的資料框必須緩衝在記憶體。

本發明特別係有關於不同的時間偏移如何運用在許多頻道到達的資料框(可能非同步)。

### 發明概述

如上述，由於時間偏移表示在無線電連結上的對應頻道個別無線電資料框的開始，編碼器單元必須確保來自使用者頻道的個別(可能非同步)到達資料框可在無線電連結上的唯一時間偏移取得。除了資料框必須使用唯一時間偏移提供的問題之外，其所包含更正確資料符號的資料框之一交錯必須執行，亦即資料符號應在資料符號如同一資料符號流提供給調變器之前重新配置(交錯)。時間偏移規定是要在個別頻道之間達成最小的干擾，亦即它將改良一CDMA接收器的相關屬性。一額外交錯可在接收資料框中產生猝發錯誤之衰減頻道環境的接收器上改良資料接收。

因此，本發明的目的是要提供一時間對準裝置，一電信系統的發射器，特別是一CDMA系統的編碼器單元、一電信系統及一時間對準方法，其允許使用者資料到達來自複數使用者頻道的資料框，以便在空氣傳送之前具有個別所指定的唯一時間偏移，以致於在碼頻道之間的干擾可減到最少，例如在一CDMA系統的CDMA頻道。

本發明的另一目的是要提供一時間對準裝置，一電信系

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

稿

## 五、發明說明（4）

統的發射器、一電信系統及一時間對準方法，其中編碼器硬體可甚至在許多使用者頻道能有效使用。

### 目的之解決

此目的是要透過用以接收連續資料框的一電信系統的發射器之一時間對準裝置(如申請專利範圍第1項)而解決，每個資料框係包含分別來自許多頻道的一預定數目資料符號，及使用與一共同的同步時脈有關的預定時間偏移而連續輸出該等資料符號，其包含：

- a) 至少一第一、第二、及第三讀/寫資料框記憶體，每個資料框記憶體具有許多儲存資源，其每個可用以儲存一相對頻道的資料框之資料符號，該資料框可記憶之其中每一者具有一寫狀態，其中資料可透過一輸入裝置而寫入該資料框記憶體；及一讀狀態，其中資料可透過一輸出裝置而從該資料框記憶體讀取；
- b) 一控制單元，其可經由一第一至第三對準模式而週期性切換該等3個資料框記憶體，以同步該共同的同步時脈，以致於
  - b1) 在該第一對準模式中，該等第一及第二資料框記憶體是在一寫狀態，而且該第三資料框記憶體是在一讀狀態；
  - b2) 在該第二對準模式中，該等第二及第三資料框記憶體是在一寫狀態，而且該第一資料框記憶體是在一讀狀態；及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 5 )

- b3) 在該第三對準模式中，該等第三及第一資料框記憶體是在一寫狀態，而且該第二資料框記憶體是在一讀狀態；
- c) 一寫/讀位址提供裝置，用以提供一相對資料框開始寫位址，其係對應具有一寫狀態的資料框記憶體之每一儲存資源的該個別時間偏移，而且連續讀位址普遍用於具有一讀狀態的資料框記憶體之所有儲存資源；
- d) 其中在每個模式切換之後，該輸入裝置便可開始將每個頻道的一新到達資料框的資料符號寫入一第一寫狀態資料框記憶體的相對儲存資源，其在相對資料框開始寫位址上的先前模式是一讀狀態，而且可持續將資料符號寫入在一寫基底位址上具有一寫狀態的另一第二資料框記憶體之一對應儲存資源，如果在該第一資料框記憶體寫入資料符號期間，相對儲存的最高可能寫位址便可到達；及
- e) 其中該輸出裝置可在該連續讀取位址上連續讀取來自具有一讀狀態的該資料框記憶體的相對儲存資源之一資料符號。

此外，目的是要透過用以接收連續資料框的一電信系統發射器的一時間對準裝置(如申請專利範圍第15項)解決，其每個係包含分別來自許多頻道的一預定數目資料符號，及使用與一普遍同步時脈有關的預定時間偏移而連續輸出該等資料符號，其包含：

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 6 )

- a) 至少第一、第二、及第三讀/寫資料框記憶體，每個具有許多的儲存資源，其每個可用以儲存一相對頻道的資料框之資料符號，該等資料框記憶體之其中每一者具有一寫狀態，其中資料可透過一輸入裝置而寫入該資料框記憶體；及一讀狀態，其中資料可透過一輸出裝置而從該資料框記憶體讀取；
- b) 一控制單元，其可經由一第一至第三對準模式而週期性切換該等3個資料框記憶體，以同步該共同的同步時脈，以致於
- b1) 在該第一對準模式中，該等第一及第二資料框記憶體是在一寫狀態，而且該第三資料框記憶體是在一寫狀態；
  - b2) 在該第二對準模式中，該等第二及第三資料框記憶體是在一寫狀態，而且該第一資料框記憶體是在一寫狀態；及
  - b3) 在該第三對準模式中，該等第三及第一資料框記憶體是在一寫狀態，而且該第二資料框記憶體是在一寫狀態；
- c) 一寫/讀位址提供裝置，用以提供一相對資料框開始寫位址，其係對應具有一寫狀態的資料框記憶體之每一儲存資源的該個別時間偏移，而且連續讀位址係普遍用於具有一讀狀態資料框記憶體之所有儲存資源；
- d) 其中在每個模式切換之後，輸入裝置可在該連續寫

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 7 )

位址上將每個頻道的一新到達資料框的資料符號連續寫入具有一寫狀態的資料框記憶體的相對儲存資源；及

- e) 其中該輸出裝置可讀取來自一第一資料框記憶體的相對儲存資源之一資料符號，該第一資料框記憶體在相對資料框開始讀取位址上是在先前模式的一寫狀態，而且可在一讀取基底位址上連續讀取來自具有一讀狀態的另一第二資料框記憶體的相對儲存資源之資料符號，如果讀取在該第一資料框記憶體的該等資料符號期間，相對儲存資源的最高可能讀取位址便可到達。

此外，此目的是要透過一電信系統的發射器解決，其包含如上所定義的一時間對準裝置。

該目的亦透過一電信系統解決，其包含如上所定義的一或多個發射器。

此外，該目的亦透過時間對準連續資料框的一方法(如申請專利範圍第9項)而解決，每個係包含一預定數目的頻道資料符號數目，及用以連續輸出具與一普遍同步時脈有關的預定時間偏移之資料符號，其包含下列步驟：

- a) 將資料框寫入至少一第一、第二、及第三讀/寫資料框記憶體，每個具有許多的儲存資源，其每個可用以儲存一相對頻道的資料框之資料符號，該等資料框記憶體之其中每一者具有一寫狀態，其中資料可透過一輸入裝置而寫入該資料框記憶體；及一讀狀

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 8 )

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

- 態，其中資料可透過一輸出裝置而從該資料框記憶體讀取；
- b) 週期性經由同步該普遍同步時脈的一第一至第三對準模式而切換該等3個資料框記憶體，其中
    - b1) 在該第一對準模式中，該等第一及第二資料框記憶體是在一寫狀態，而且該第三資料框記憶體是在一讀狀態；
    - b2) 在該第二對準模式中，該等第二及第三資料框記憶體是在一寫狀態(WR)，而且該第一資料框記憶體是在一讀狀態；及
    - b3) 在該第三對準模式中，該等第三及第一資料框記憶體是在一寫狀態(WR)，而且該第二資料框記憶體是在一讀狀態；
  - c) 提供對應該時間偏移之一相對資料框開始寫位址，其可選擇性用於具有一寫狀態的資料框記憶體之每個儲存資源；及連續的讀位址，其普遍可用於具有  
一讀狀態的資料框記憶體之所有儲存資源；
  - d) 在每個模式切換之後，將每個頻道的一新到達資料框的資料符號寫入一第一寫狀態資料框記憶體的相對儲存資源，該第一寫狀態資料框記憶體是在相對資料框開始寫位址上的先前模式之一讀狀態，並且連續將該等資料符號在一寫基底位址上寫入具有一寫狀態的另一相對第二資料框記憶體之一相對儲存資源，如果在該第一資料框記憶體寫入該等資料符

## 五、發明說明 ( 9 )

號期間，該相對儲存資源的最高可能寫位址便可到達；及

e) 在該連續讀取位址上連續讀取來自具有一讀狀態的該資料框記憶體的相對儲存資源之一資料符號。

此外，該目的亦透過用以時間對準連續資料框的一方法(如申請專利範圍第16項)解決；每個係包含分別來自許多頻道的一預定數目資料符號，並且使用一預定時間偏移而連續輸出資料符號，及使用與一普遍同步時脈有關的預定時間偏移而連續輸出該等資料符號，其包含下列步驟：

- a) 將資料框寫入至少一第一、第二、及第三讀/寫資料框記憶體，每個具有許多的儲存資源，其每個可用以儲存一相對頻道的資料框之資料符號，該等資料框記憶體之其中每一者具有一寫狀態，其中資料可透過一輸入裝置而寫入該資料框記憶體；及一讀狀態，其中資料可透過一輸出裝置而從該資料框記憶體讀取；
- b) 週期性經由同步該普遍同步時脈的第一至第三對準模式而切換該等3個資料框記憶體，以致於
  - b1) 在該第一對準模式中，該等第一及第二資料框記憶體是在一讀狀態，而且該第三資料框記憶體是在一寫狀態；
  - b2) 在該第二對準模式中，該等第二及第三資料框記憶體是在一讀狀態，而且該第一資料框記憶體是在一寫狀態；及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 10 )

- b3) 在該第三對準模式中，該等第三及第一資料框記憶體是在一讀狀態，而且該第二資料框記憶體(RAM2)是在一寫狀態；
- c) 提供對應該時間偏移之一相對資料框開始讀位址，其可選擇性用於具有一讀狀態的資料框記憶體之每個儲存資源，及連續寫位址，其普遍可用於具有一寫狀態的資料框記憶體之所有儲存資源；
- d) 在每個模式切換之後，可將每個頻道的一新到達資料框的資料符號在該連續寫位址上連續寫入具有一寫狀態的該資料框記憶體之相對儲存資源；及
- e) 取來自一第一資料框記憶體的相對儲存資源之一資料符號，該第一資料框記憶體在相對資料框開始讀位址上是在先前模式的一寫狀態，並且在一讀基底位址上連續讀取來自具有一讀狀態的另一第二資料框記憶體的一相對儲存資源的該等資料符號，如果讀取在該第一資料框記憶體中的該等資料符號，相對儲存資源的最高可能讀位址便可到達。

根據本發明的第一觀點，可使用(邏輯上)3個資料框記憶體。每個資料框記憶體可保持所有頻道的一完整資料框。在一外部普遍同步時脈的週期過程中，兩記憶體可用來寫入資料框，而且一可用來讀取資料。當然，如本發明的一具體實施例，可使用3個單一埠RAMs(或用於讀或寫)或雙埠RAMs(同時讀及寫)。因此，根據本發明的3個分開記憶體只可邏輯看出3個分開記憶體，然而從雙埠

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 11 )

RAMs 的觀點可使用一記憶體。

個別資料框的唯一時間偏移可透過在一資料框週期過程中執行同時以一寫狀態處理該等 3 個 RAMs 之其中兩者的一寫處理而(實際)實施。雖然將具相對時間偏移的個別使用者資料寫入具有一寫狀態的兩 RAMs，但是當以在兩 RAMs 上的一資料框的該等資料符號之一變化發生時，便可執行從第三 RAM 讀取。當下一普遍同步時脈(資料框同步脈衝)發生時，3 個 RAMs 的功能便可週期性改變。即是，用於讀取的 RAMs 然後可當作用以寫入的一 RAM 使用，而且先前用於寫入的該等兩 RAMs 之其中一者目前可用於資料讀取。在有關同步時脈的個別頻道的該等資料框之間的時間偏移可調整，以便在 0 與一完整資料框週期之間改變。當想要的時間偏移是 0 時，只有第一 RAM 在一寫入週期過程中具有此特殊頻道的任何資料登錄。對於在 0 與一完整資料框之間的時間偏移而言，資料框寫可寫入兩 RAMs。如果時間偏移的最大值是一資料框，那麼資料只可儲存在第二 RAM。對於在 0 與一資料框之間的時間偏移而言，包含一資料框資料的到達封包最多只可重疊兩 RAMs。

3 個 RAMs 與 3 個 RAMs 功能的週期性變化如此便允許具有個別唯一時間偏移(在一資料框範圍內)的資料框可儲存，而且能以與一共同資料框同步脈衝有關的想要時間偏移傳送。重要的是在每個週期改變之後，每個頻道的一新到達資料框便始終寫入資料框記憶體，該資料框記憶體是

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 12 )

在先前模式的讀狀態。當資料框寫入一或兩寫狀態資料框記憶體時，提供裝置之一寫/讀基底位址可提供對應該時間偏移之一寫基底位址。即是，如果資料框在編碼器上非同步到達，提供裝置的位址便可送出該寫基底位址，其中該寫入是在記憶體開始。因此，時間偏移可透過開始將資料框在特定寫基底位址上寫入資料框記憶體的個別資源(=記憶體位置)。

本發明的一第二觀點係只使用供寫入的一資料框記憶體及供讀取的兩資料框記憶體。在此情況，一到達的資料框始終可在最低的位址上寫入單一寫狀態記憶體，而且在下一同步時脈發生所執行的週期性變化之後，資料框的寫入可在下一寫狀態資料框記憶體持續。在此情況，唯一時間偏移可透過送出預定讀基底位址而實施，其表示哪一記憶體部份是讀取要儲存的第一讀狀態記憶體。

### 本發明的較佳觀點

在上述的本發明觀點中，複數使用者頻道的資料框可分別寫入相對記憶體的一儲存資源。一可能性是每個儲存資源可透過一列資料框記憶體實施，其中該輸出裝置可在特定的讀基底位址上沿著欄方向連續讀取資料符號。在此情況，沒有位元交錯可執行。

另一方面，在許多的通信系統中，在發射器端上，如上述的一位元交錯是想要的。在此情況，根據本發明的一第三觀點達成交錯，寫入一相對儲存資源亦可在相對寫基底位址上開始，但是資料符號並未相繼在一列方向連續寫

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 13 )

入。寫入順序可依想需的交錯技術(例如交錯深度)而改變，以致於在從具有讀狀態記憶體的讀取處理期間，該等資料符號能以與如果已寫入一交錯矩陣(例如一特殊交錯深度)及以欄方向讀取的相同順序提供。

根據本發明的一第四觀點，資料框的資料符號可以是個別的位元，而且可在個別資料框記憶體的每個記憶體位置上分開儲存。然而，例如，如果資料經歷數位QPSK調變的一I/Q選擇處理，那麼兩或多個位元所建構的資料符號可在時間對準裝置連續或平行到達。根據本發明的另一觀點，如果資料符號是由兩或多個位元所組成，資料符號的個別位元便可在一記憶體位置同時儲存。即是，該等位元並未逐一位元(如傳統的技藝)儲存，但是資料符號係包含兩或多個資料位元。

此外，本發明的進一步有利具體實施例及改良可從下列描述與申請專利採行。以下，本發明將參考具體實施例與附圖描述。

### 圖式之簡單說明

在圖式中：

圖1-1係根據本發明而顯示一發射器TX的時間對準裝置方塊圖；

圖1-2係顯示輸入圖1-1所示時間對準裝置的複數頻道CH1...CH8的資料框；

圖1-3係描述屬於在複數頻道CH1...CH8上相對資料框的相對資料封包是如何透過圖1-1所示時間對準裝置使用一

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 14 )

時間偏移輸出；

圖 2-1 係根據本發明的第一具體實施例而顯示透過使用 3 個 RAMs 的時間對準裝置的基本結構，其中兩資料框記憶體可根據本發明的第一具體實施例而可在預定基底位址上寫入，及一資料框記憶體可用於讀取；

圖 2-2 係顯示在個別時間對準模式 M1、M2、M3 之間的連續切換，並且將新的資料框寫入一資料框記憶體，該資料框記憶體是在本發明的第一具體實施例的先前模式之讀狀態；

圖 2-3 係根據本發明的第二具體實施例而顯示使用兩讀狀態記憶體及一寫狀態記憶體的情況；

圖 2-4 a-c 係顯示用以執行資料框時間對準所需超過 3 個資料框記憶體的數種情況；

圖 2-5 是在對準模式 M3 的符號欄方向讀取；

圖 3 係根據本發明的第三具體實施例而描述組合的時間對準 / 交錯方法圖式

圖 4-1 係顯示讀取及寫入由供發射器執行位元交錯之一交錯矩陣所構成之一資料框記憶體的儲存資源，其中每資料位元是在一分開的記憶體位置上儲存；

圖 4-2 係根據本發明的第四具體實施例而顯示讀取及寫入由供在發射器執行一資料符號交錯的交錯矩陣所構成的一儲存資源；

圖 5 係根據本發明所應用的時間對準方法而顯示一 CDMA 電信系統的基地收發器台概觀；及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 15 )

圖 6 係顯示在圖 5 所述編碼器單元 ENC 的一內部結構概觀。

在所有的圖式中，相同或類似的參考數字係表示在所有圖中的相同或類似部份

### CDMA 電信系統之說明

以下，一 CDMA 基地收發器台 BTS 係闡述本發明的時間對準裝置與方法之應用。然而，要注意 CDMA 系統的描述只可用於本發明的範例，而且本發明可運用驗任何其他的電信系統與發射器，其中許多頻道的資料框必須使用與一普遍同步時脈信號有關的唯一時間偏移提供。因此，本發明可運用在任何電信系統與發射器，其可能以一時間框導向的方式實施一實體層資料處理。

簡言之，圖 5 的方塊圖係顯示一 CDMA 系統的基地收發器台 BTS，其包含一基帶發射器 TX 、一基帶接收器 RX 及一 HF 區段。在發射器 TX 中，例如 ATM 封包形式的使用者資料可經由一 ATM 開關及一對應界面 ATM IFX/IFC 而輸入一頻道編碼器單元 ENC 。該編碼(且亦是交錯資料)然後可透過一基帶發射器單元 BBTX 調變及 CDMA 散佈。調變的資料然可在單元 TRX-DIG 濾波及轉換成一類比信號，在單元 TRX-RF 中未轉換成想要的載頻可透過一功率放大器單元 MCPA 放大，且最後經由一多工濾波器傳送給一天線 ANT 。

在基帶接收器 RX 中，兩天線(差異接收)普遍可用來接收然後在單元 LNA 可被放大的信號，在單元 TRX-RF 向下

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 16 )

轉換，在單元 TRX-DIG 進行 A/D 轉換及濾波。然後，資料可在接收器單元 BBRX 透過一耙式接收器/解散布器所解調變，而任意存取頻道可在單元 BBRA 偵測及解調變。BBRX 和 BBRA 可看到相同的資料，並且使用在每個單元內的一"碼匹配"濾波器擷取他們想要的相對資料。使用者資料 US 然後可在解碼器單元 DEC 解碼，並且經由一 ATM 界面 ATM IFX/IFC 而傳送給 ATM 開關。

在 CDMA 基地收發器台 BTS 中，位元交錯與且位元解交錯可分別在基帶發射器 TX 的編碼器 ENC 及在基帶接收器 RX 的解碼器 DEC 中執行。

圖 6 係根據本發明而顯示編碼器單元 ENC 的一功能概觀，其中個別使用者頻道 US1、US2、US3 的資料可在①將當作包括相對資料位元序列的連續資料框輸入捲積編碼器 CC。該交錯然後可在②的自由程式化閘陣列 FPGA INTERMOD 中執行。即是，在圖 6 中，許多的使用者頻道(例如多達 300 個不同頻道)可輸入使用者資料 US，並且可進一步控制提供給 FPGA ②的資訊(未在圖 6 顯示)。該資料可透過使用在參考數字④顯示的 3 個資料框記憶體(RAMs)的記憶體配置的②上而在 FPGA 調變器 FPGA INTERMOD 調變、交錯、及時間對準。調變、時間對準、與交錯資料然後可透過在③的 FPGA BBTX-OUT 而在發射器的⑤上傳送給 CDMA 調變部份 BBTX。然而，理想是一捲積編碼器之頻道編碼器 CC 亦是可使用的其他碼，例如塊碼、分組碼等等。如果編碼器是一捲積編碼器，他可利

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 17 )

用如編碼器多項式所預先定義之一特殊率與限制長度。例如，在圖 5 和 6 的 CDMA 發射器係使用具一率  $r = 1/3$  及一限制長度  $c = 9$  的捲積編碼器。

來自 ATM-IFX/IFC 單元的每個資料框係包含分別屬於使用者頻道的一預定數目資料位元的資料位元序列。在每個資料框的輸入資料位元序列 (IDBS) 至 Inter-Mod 的個別碼符號是由例如一 QPSK 調變 (亦即一 I 位元及一 Q 位元) 的  $N = 2$  資料位元所組成。

在圖 6 中，在時間對準裝置 TAL 的 ⑥ 上之一控制單元 CTL 可將例如位址的時間偏移值提供給參考數字 ② 表示的 FPGA INTERMOD。如圖 6 所示，其他的控制信號 CNTRL 及讀 / 寫命令 R/W 可從單元 ② 和 ③ 直接輸入 FPGA RAM-IF，其可充當只需用於寫入操作 (第一具體實施例) 的 RAM 配置之一資料 / 位址 MUX。隨著控制單元 CTL 的控制資訊，來自捲積編碼器 CC 的使用者資料可寫入提供給他們唯一時間偏移的 3 個 RAMs。更精確資料符號的資料框然後可讀出，並且提供給 CDMA 調變器 BBTX。亦要注意捲積編碼器 CC 可省略，以致於來自 ATM-IFX/IFC 的資料框之資料可在 ② 上直接輸入時間對準單元 TAL。因此，與時間對準單元 TAL 的輸入位元是否要組成資料符號 (I-、Q- 位元) 無關，對於每個頻道而言，存在著資料框的一連續流，然而其不會與普遍同步時脈同步到達。從時間對準單元 TAL 輸出給 CDMA 調變器 BBTX 是頻道的連續配置資料位元或資料符號的一流位元。在例如 10 毫秒的一資料框

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 18 )

週期內，包含許多資料符號的相對資料框可提供給每一相對頻道的調變器，該等資料符號係對應在輸入給時間對準裝置的一資料框中的資料符號數目。然而，既然該時間對準裝置已將一時間偏移應用在輸入的資料框，亦即他們的資料符號，所以提供給調變器的相對資料框係包含時間偏移的資料符號。

輸入流IDBS與輸出流ODBS將在下面的圖1-2和圖1-3更詳細描述。

在如圖5、6所示的一CDMA系統中，實際的頻道或使用者資料如此便可使用與一普通資料框同步脈衝的一個別不變的時間偏移傳送，該普通資料框同步脈衝是透過基地收發器台BTS送出。如上述，在CDMA方法中，時間偏移係表示與資料框同步脈衝有關之無線電連結上的對應頻道之無線電資料框的開始。

### 第一具體實施例(時間對準程序)

圖1-1係根據本發明而顯示在一電信系統的發射器TX中的一時間對準裝置TAL方塊圖。時間對準裝置TAL係以下列方式對應在圖6所示的時間對準裝置TAL。在圖1-1的RAMs1、RAMs2、和RAMs3係對應圖6參考數字④所示的RAM結構。在控制單元CU的輸入多工器IM及一單元WR-G係負責用於寫入對應圖6的FPGA INTERMOD ②的RAMs位址ADR供應。WR-G可從外部控制單元CTL獲得每個使用者頻道的時間偏移。控制單元CU的輸出多工器OM及一單元RD-G係負責用以讀取對應在圖6的FPGA BBTX-

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 19 )

OUT ③的位址ADR供應。在圖1-1的控制單元CU如此便可再圖6的元件②、③上分配，然而，在功能上，該等電路可執行與如上述的相同時間對準程序。一普通同步相位FSYNC可外部提供給CU，更明確而言，可提供給WR-G和RD-G(或提供給對應在圖6的單元②、③)。

因此，在圖1-1中，時間對準單元TAL係包含一輸入裝置IM(亦即輸入多工器)、一輸出裝置OM(亦即輸出多工器)、及3個讀/寫資料框記憶體RAM1、RAM2、RAM3，其可經由供應的讀/寫信號R/W1、R/W2、R/W3而設定成一讀或寫狀態。同樣可使用雙埠RAMs(同時讀及寫)，以取代使用如圖1-1(或用於寫或讀)所示的3個單埠RAMs。因此，三個不同的資料框記憶體亦可視為一單埠RAM的不同部分，其中一讀及寫可同時執行不同部分。為了說明的目的，雖然參考數字②、③、⑥係對應透過如上述的輸入多工器IM、輸出多工器、與控制單元CU所形成的個別單元，但是在圖6的參考數字①、④、⑤係對應在圖1-1所示，因此未在圖1-1顯示。

在圖1-1中，輸入多工器IM可接收由連續資料框組成的一輸入資料位元流IDBS，每個資料框係包含例如320個符號一預定數目的資料符號，其分別來自例如300的許多頻道。雖然本發明並未侷限在每個頻道具有相同固定不變資料率的情況，但是假設在本較佳具體實施例中，每個使用者頻道具有一固定及不變的資料率，以致於該等封包之其中每一者可包含相同數目的符號。另一方面，一使用者可

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 20 )

使用不同資料率的數個應用。然後，使用者頻道可包含一或多個單頻道資源，其每個具它本身的特殊但是不變的資料率。

圖 1-2 係顯示 8 個頻道 CH1、CH2、CH3、...、CH8 的資料如何在例如 10 毫秒的一資料框週期內到達①的範例。出現在資料框 CH1/0、CH2/0、CH3/0、...、CH8/0 的一相對頻道的該等資料符號之其中每一者係包含相同數目的資料符號 1...320。在 10 毫秒的一資料框週期內，每個頻道的一資料框可到達輸入多工器 IM。如圖 1-2 所示，一些未指定的時間延遲可存在個別資料框 CH1/0、CH2/0、CH3/0 等之間，其係決定在個別頻道的該等資料框到達的非同步本質。然而，唯一需求是每個頻道的一資料框可不受時間延遲影響而在 10 毫秒之一資料框週期內到達。輸入資料位元流 (IDBS) 或資料符號流可連續到達輸入多工器 IM。如果有一額外的緩衝器，它亦可同時到達。

圖 1-3 係顯示透過輸出多工器 OM 所輸出的輸出資料位元或輸出資料符號流 ODBS。輸出流 ODBS 係包含連續的資料符號，其具與普遍同步時脈  $T_0$ 、 $T_1$  有關的一預定時間偏移。特別是，圖 1-2 係顯示在 10 毫秒的一資料框週期內 8 個頻道 CH1...CH8 的資料如何在③輸出之一範例。一相對頻道的資料可在例如 320 個資料封包 (每個包含一符號) 輸出。然而，8 個頻道的資料封包能以分時方式輸出，即時間多工或平行。每個資料封包係包含一資料位元或資料符號。一資料符號可例如由  $N=2$  資料位元所組成。因此，在

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 21 )

此情況，從輸出多工器到調變器BBTX的輸出匯流排係包含8個頻道之所有資料封包的兩線路。如果在匯流排上的傳輸率是256 ksps(=每31.25微秒有8個符號)，那麼頻道CH9...CH16、或CH17...CH24(未在圖1-2顯示)等的進一步組將需要每個具兩線路的匯流排。另一方面，假設在匯流排上的16.38 MHz之傳輸率，整個31.25微秒 \* 16.38 Msps=512個頻道可以是時間多工。即是，頻道的數目只受到在匯流排上的傳輸率的限制。

雖然本發明是與相對的資料封包是否以一分時方式或平行在頻道輸出無關，但是值得注意的是，對於每個頻道而言，對應在輸入給時間對準裝置的資料框中的資料符號數目之許多資料符號是在例如10毫秒(然而，既然一時間偏移應用在時間對準裝置，所以不是相同的資料符號)的單資料框週期內輸出。

如圖1-3所示，來自個別資料框的320個資料符號具有與普遍同步時脈有關的相對時間偏移 $\Delta t(1)$ 、 $\Delta t(2)$ 、 $\Delta t(3)$ 、...、 $\Delta t(n)$ ... $\Delta t(8)$ 。例如，既然第一頻道CH1是在同步時脈發生時開始，所以第一頻道CH1的第一資料符號1沒有時間偏移。明顯地，既然頻道CH2的第一資料封包係包含資料符號17，第二頻道CH2的資料符號具有一時間延遲 $\Delta t(2)=304$ 個符號。既然第一符號是資料符號319，所以第三頻道CH3具有一時間偏移 $\Delta t(3)=2$ 個資料符號。如進一步的範例所示，頻道CH8具有一時間偏移 $\Delta t(8)=243$ 個資料符號。既然在從頻道CH8輸出一資料符號之後，輸

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 22 )

出便會在來自頻道 CH1 的一下一資料符號 2 持續，他必須確保輸出多工器 OM 的輸出頻率足夠高，所有頻道的一資料框之所有 320 個符號可在 10 毫秒內輸出。此表示在  $10 \text{ 毫秒} / 320 = 31.25 \text{ 微秒}$  的一週期內，每個頻道的一資料符號必須輸出。既然輸出裝置 OM 可從第一逐步到第八頻道 CH1...CH8，以便在 31.25 微秒週期內讀取一資料符號，但是不同的資料符號，亦即第 1、第 19、第 319... 第 78 資料符號可讀取，本發明的時間對準裝置可連續輸出具與普遍同步時脈的一預定時間偏移有關的資料符號。清楚地，只要不同的資料符號可透過輸出裝置 OM 以目前的順序從資料框記憶體讀取，他便與輸出資料位元流是否平行或串列輸出無關。

為了要將圖 1-2 的輸入流 IDBS 轉換成如圖 1-3 所示的一輸出流 ODBS，輸入裝置 IM 與輸出裝置 OM 可將資料寫入及讀出至在圖 1-1 的④ 上所示的 3 個資料框記憶體。

圖 2-1 係顯示在瞬間的 3 個資料框記憶體 RAM1、RAM2、RAM3 之原理，其中第一記憶體 RAM1 具有一寫狀態 WR，第二記憶體 RAM2 亦具有一寫狀態 WR，及第三資料框記憶體 RAM3 具有一讀狀態 RD(以下稱為第一對準模式 M1)。如一範例所示，圖 2-1 係顯示在圖 1-2(以 chy/x 表示，x 表示第 x 資料框，而且 y 表示頻道的數目)所示個別頻道的相對資料框 ch1/0、ch2/0、ch3/0、...、ch8/0。第一、第二、及第三讀/寫資料框記憶體 RAM1、RAM2、RAM3 具有許多儲存資源 RES1、RES2、RES3、RES4...，其

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 23 )

可保持一相對頻道的一單資料框之所有資料符號。例如，頻道cH4的資料框cH4/0完全適合第一資料框記憶體RAM1的儲存資源RES4。在最簡單的情況，當沒有交錯執行時，儲存資源能便可視為資料框記憶體的個別列。在所示的情況中，該等資料框記憶體具有 $N_{resmax} = 300$ 列，而且 $N_{symbol} = 320$ ( $N_{symbol}$ =每一資料框的資料符號或資料位元數目)欄。資料框的資料寫入然後能以列方向執行，而且具有如RAM3之一讀狀態的資料框記憶體讀取能以如圖201箭號所示的欄方向執行。

如下列詳述，根據本發明的另一具體實施例，時間對準能與資料符號或個別資料框的資料位元交錯，在此情況，個別資源將仍然以列方向寫入，然而，一特殊的寫順序將使用，以致於在欄方向的讀出期間，資料符號將連續讀出，其順序是與符號以傳統方式寫入及讀取一傳統交錯矩陣(如圖3、4所示)所產生的序列相同。此特殊的寫順序將在圖3更詳細描述。以下，首先，資料符號的寫入及讀取將描述，而沒有交錯處理。

在圖2-1中，每個資料框記憶體具有表示第一記憶體位置之一寫基底位址WB-ADR，其中未獲得任何時間偏移的一資料框的符號資料已寫入。當該等儲存資源透過個別列形成時，寫基底位址WB-ADR是第一欄位置。每個資料框記憶體亦包含一結束位址或一最高的可能位址END-ADR，其中例如未獲得任何時間偏移的一資料框的最後資料符號可被寫入。既然在第三資料框記憶體RAM3可執行

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 24 )

一讀處理，使用讀基底位址 RB-ADR 開始的讀位址可運用在第三資料框記憶體 RAM3。亦即來自每個儲存資源的資料符號之一欄的讀取可在如圖 1-3 所示例如 31.25 微秒的時間週期內執行。

時間對準程序之一主要觀點是資料框開始寫位址 FRST-ADR<sub>ch1</sub>...FRST-ADR<sub>ch300</sub> (通常是如圖 2-1 所示相對頻道 chy 之一資料框開始寫位址 FRST-ADR<sub>chy</sub>) 的提供。用以計算資料框開始寫位址 FRST-ADR<sub>chy</sub> 的一般公式是：FRST-ADR<sub>chy</sub> = WB - ADDR + 時間 - 偏移 chy (轉換成相對頻道 chy 的符號數目)。

即是，雖然輸入流 IDBS 的資料封包 ch1/0、ch2/0、ch3/0 ... ch300/0 的到達是沒有預定時間偏移，但是個別資料框的資料符號或資料位元的寫入可經由圖 1-1 (符合到控制單元 CTL 出現的時間偏移) 的位址線 WRITE-ADR 而由控制單元 CU 的每個頻道單獨及獨自提供的一預定資料框開始位址 FRST-ADR<sub>chy</sub> 上開始。因此，唯一時間對準偏移可透過將資料框從寫基底位址 WB-ADR 改變到資料框開始寫位址 FRST-ADR<sub>chy</sub> 而提供。如此，資料框之每個起始點可由一資料框開始寫位址識別。如圖 2-1 所示，個別的資料框如此便具有個別時間對準偏移 ch.1、ch.2、ch.3、...、ch.300。用以提供圖 1-1 (或相對在圖 6 的 FPGA ②) 控制單元裝置 WR-G 的寫位址可提供相對的資料框開始寫位址，其係對應普遍為所有儲存資源的每個儲存資源及連續讀位址的個別時間偏移。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 25 )

如圖 2-1 所示，只有頻道 ch4 沒有時間偏移 (時間偏移 = 0)，以致於它完全適合 RAM1。因此，資料框開始寫位址 FRST-ADR<sub>ch4</sub> 是與寫基底位址 WB-ADR 相同。既然每個 RAM 儲存資源或一單頻道的大小是只可保持特殊頻道之一完整資料框資料框的資料，兩資料框記憶體 RAM1、RAM2 需提供不同於 0 及多達一資料框時間偏移最大值之時間偏移的時間對準功能。即是，例如，如果頻道 ch1 的資料框 ch1/0 的資料是儲存在 RAM1 的儲存資源 RES1 的最後第三，那麼資料可連續寫入列方向，直到最高可能的寫位址，亦即出現寫結束位址 END-ADR。然後，資料符號之寫入可在同樣具有一寫狀態 WR 的第二資料框記憶體 RAM2 之寫基底位址上持續，直到整個資料框以一重疊方式而儲存在兩 RAMs 為止。

一單頻道的資料框開始位址是從寫基底位址 + 此頻道的個別時間對準偏移 (從號數目的觀點) 產生。即是，寫入始終是在資料框開始寫位址上開始，而且個別的頻道資料如此便可與來自寫基底位址的一特殊時間偏移 (= 位址抵銷) 對準。資料可在另一之後寫入一頻道，由於他們是以資料封包形式連續到達。只要例如資料框 ch1/0 的所有符號寫入 RAM1、RAM2，相同頻道的下一連續資料框 ch1/1 之資料符號可重新寫入來自用於頻道 ch1 的資料框開始寫位址之第二 RAM2 開始。在資料框 ch1/0 與資料框 1/1 的寫入之間，所有其他的資料框 chy/0 可透過使用他們相對資料框開始寫位址而寫入記憶體。就如在對準期間的循環模式切

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 26 )

換之描述，對於下一到達資料框 ch1/1 而言，RAM1 已將它的寫狀態 WR 改變成讀狀態 RD，而第三 RAM3 已將它的讀狀態 RD 改變成一寫狀態 WR，以致於下一頻道 ch1/1 能以一重疊方式寫入第二及第三 RAM2、RAM3。此將於如圖 2-2 所示本發明的方法更詳細描述。

要注意，對應想要時間偏移的一資料框開始寫位址之供應亦可應用在一交錯可如下列圖 3 更詳細的描述而執行。對應寫入在一交錯矩陣的一列/欄位置 0、0 符號之第一符號係寫入由資料框開始寫位址所指示的欄位址。第二與連續符號能以下列圖 3 所述的一特殊順序寫入。

當在兩 RAM1、RAM2 中，寫入可分別從與寫基底位址有關所決定的資料框開始寫位址而開始，在第三 RAM3 的讀取可從讀基底位址開始。即是，資料然後可在欄方向讀取，亦即每個頻道的一符號可在讀基底位址上開始連續讀取，而不是在處理下一頻道之前讀取一頻道的所有資料。在圖 2-1 從左移到右邊的淺灰色方塊係表示此讀操作。所有皆在普通資料框同步脈衝的週期內發生。即是，如上述，在 31.25 微秒的一短週期內，每個資源的一資料符號是以欄方向讀取，以致於所有資料框的所有資料符號可在 10 毫秒的普通同步週期內由輸出裝置 OM 輸出。當從 RAM3 讀取及寫入 RAM1 和 RAM2( 在圖 2-2 稱為第一 " 對準模型 " ) 時，圖 2-5 係顯示此欄方向的讀取 (" 讀欄 " ) 。

在 10 毫秒的一同步週期  $T_0 < t < T_1$  中，對準模式 M1 可維持，亦即 3 個資料框記憶體 RAM1、RAM2、RAM3 可保持他

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 27 )

們相對的寫/讀狀態 WR、RD。因此，是否沒有時間偏移可預定(類似頻道 ch4)，以致於資料框只可適合一資料框記憶體、或是否資料框以一重疊方式寫入兩資料框記憶體，由足夠的時間在如圖 1-2 所示的同步週期內將所有資料框的資料符號寫至相對的儲存資源。因此，不需要例如 ch4/0 之一資料框在與同步週期  $T_0$  的開始同步的輸入多工器 IM 上到達。只需要求的是一週期性寫/讀資料變化可在如下列圖 2-2 所述的相對對準模式執行。

若要經由同步於普遍同步時脈的第一至第三對準模式 M1、M2、M3 執行 3 個資料框記憶體的週期性切換，在圖 1-1(或相對在圖 6 的 FPGA 單元②、③)的控制單元 CU 可將相對的寫/讀控制信號 R/W1、R/W2、R/W3 應用到相對的資料框記憶體 RAM1、RAM2、RAM3。同樣如圖 1-1 所示，用以提供裝置 WR-G、RD-G 的寫/讀位址可將相對的位址 WRITE-ADR、READ-ADR 提供給資料框記憶體，特別是資料框開始寫位址 FRST-ADR<sub>chy</sub>(在圖 6 中，FPGA ②可將這些位址提供給 RAMs 單元④)、及相對的連續讀位址信號(在圖 6 中，FPGA ③可將這些位址提供給 RAM 單元④)。該等資料框記憶體之其中每一者具有一寫狀態 WR，其中資料可寫入資料框記憶體；及一讀狀態 RD，其中資料可從資料框記憶體讀取。經由圖 1-1 所示的一普通連接 COM，單元 WR-G 和 RD-G 可溝通，所以在相對的 RAMs 上沒有讀及寫操作碰撞發生。

輸入多工器 IM 可在輸入①上選取來自資料框的資料，

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 28 )

並且響應由控制單元 CU 提供的 CTRL 信號而將他們提供給資料框記憶體 RAM1...RAM3。控制單元 CU( 分別在圖 6 的 FPGA ②) 然後指定位址 ADR( 使用資料框開始寫位址而開始 )，其中資料可儲存在資料框記憶體。因此，對於每個頻道而言，輸入裝置 IM 可連續提供資料框的資料，而且控制單元 CU( 亦即單元 WR-G、RD-G ) 可控制 3 個資料框記憶體的寫 / 讀狀態，以致於資料框能以一寫狀態始終寫入兩資料框記憶體，而且資料的讀取可同步於來自具有一讀狀態的一資料框記憶體之普遍同步時脈。例如，在圖 1-1 中，如果資料框記憶體 RAM3 具有一讀狀態 RD，資料框便只可從 RAM3 讀出，而且資料只可寫入具有一寫狀態之第一及第二資料框記憶體 RAM1、RAM2。

隨著以例如 10 毫秒( 參考圖 1-2 ) 發生外部應用的同步時脈 FSYNC( 表示資料框同步脈衝 )，記憶體便可週期性改變他們的讀 / 寫狀態，由於相對讀 / 寫的應用可控制信號 R/W1、R/W2、R/W3，而且輸出多工器 OM 可開始在指定的讀基底位址上從具有一讀狀態的記憶體讀取。在圖 1-1 的描述中，既然控制單元 CU 係假設負責切換讀 / 寫狀態及負責提供相對的讀 / 寫位址，同步脈衝 FSYNC 可提供給 CU，以致於它可知道何時該切換讀 / 寫狀態。雖然在圖 1-1 只顯示同步跳動 FSYNC 提供給控制單元 CU，但是可了解到每個單元 WR-G、RD-G、IM、OM 可接收同步脈衝 FSYNC；即是，當控制單元 CTL 不需要接收此脈衝時，在圖 6 所示的所有 FPGAs 可接收同步脈衝。在每個普遍同步

( 請先閱讀背面之注意事項再填寫本頁 )

裝

訂

泉

## 五、發明說明 ( 29 )

時脈週期內，儲存在具有一讀狀態的一資料框記憶體之所有資料框的所有資料符號可讀出。

此外，當儲存資源是透過交錯矩陣構成時，控制單元 CU(在圖 6 的 FPGA ②)可實施每個資料框的資料符號的交錯。然後，交錯矩陣的寫入順序是不同。此交錯處理可透過在圖 1-1 或圖 6 的 FPGA ②的部份控制單元 CU 所示的一交錯裝置 ILM 實施。此將在圖 3 的第三具體實施例進一步詳細描述。

注意，圖 1-1 只顯示如何將資料框寫入 3 個資料框記憶體的一可能結構，及從 3 個資料框記憶體讀出資料框。如上述，可了解到輸入裝置 IM、輸出裝置 OM、及控制單元 CU 的其他結構是可能的，例如在連接雙埠 RAMs。本發明的重要觀點係個別的記憶體是如何與普遍同步時脈及提供的資料框開始寫位址有關的讀狀態與寫狀態使用。

圖 2-2a、圖 2-2b、及圖 2-2c 係分別顯示 3 個同步時脈週期  $T_0 < t < T_1$ 、 $T_1 < t < T_2$ 、和  $T_2 < t < T_3$  的頻道 ch1、ch2、ch3、ch4...ch300 之 3 個資料框記憶體 RAM1、RAM2、RAM3 的登錄。第一、第二、及第三資料框記憶體 RAM1、RAM2、RAM3 可分別儲存頻道 CH1、CH2、CH3、CH4...CH300 的資料框，而且該等資料框記憶體之其中每一者具有資料可寫入之一寫狀態 WR、及資料框可從資料框記憶體讀取的一讀狀態 RD 之一讀狀態 RD，其中目前狀態 WR/RD 是在圖 2-2a、b、和 c 表示。

對於在普遍同步時脈發生之間的所有週期而言，一所謂

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 30 )

的對準模式是在圖 2-2a、b、c 顯示。3 個對準模式可區別，即是：

- 模式 "M1"：1WR、2WR、3RD：第一記憶體是在寫狀態 WR，第二資料框記憶體亦是在寫狀態 WR，而且第三記憶體是在一讀狀態 RD；

- 模式 "M2"：1RD、2WR、3WR：第二資料框記憶體是在一寫狀態 WR，第三資料框記憶體亦是在一寫狀態 WR，而且第一記憶體是在一讀狀態 RD；及

- 模式 "M3"：1WR、2RD、3WR：第三記憶體是在一寫狀態 WR，第一記憶體亦是在一寫狀態 WR，而且第二記憶體是在一讀狀態 RD。

對準模式 M1-M3 是分別在從時間  $T_0$  到時間  $T_1$ 、 $T_1$  至  $T_2$ 、及  $T_2$  至  $T_3$  的相對同步時脈週期維持。在時間瞬間  $T_3$  之後，對準模式能以相同的順序重複。因此，圖 2-2 係顯示經由 3 個對準模式 M1、M2、M3 週期性切換。隨著每個普遍同步時脈的發生，3 個資料框記憶體的一預定讀/寫狀態可透過圖 1-1(或分別透過圖 6 的 FPGA 單元③)所示的控制裝置 CU 切換。

如圖 2-2 所示，始終有兩資料框記憶體是在寫狀態 WR，例如在圖 2-2 中，第一記憶體 RAM1 及第二記憶體 RAM2 係分別構成第一及第二寫狀態記憶體。在模式切換到模式 M2 之後，第二記憶體 RAM2 可保持它的寫狀態 WR，而且在第二對準模式 M2 構成第一寫狀態記憶體，然而第三記憶體 RAM3 可在此對準模式 M2 構成第二寫狀

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

象

## 五、發明說明 ( 31 )

態記憶體。在第三對準模式M3中，第一寫狀態記憶體可由第三記憶體RAM3形成，而且第二寫狀態記憶體是由第一RAM1形成。因此，隨著每個模式切換，第二寫狀態記憶體可保持它的寫狀，而且在下一模式構成第一寫狀態記憶體。既然在圖2-2b的ch1/1之一新到達資料框的寫入始終是在資料框記憶體的相對資料框開始寫位址上開始，所以這是很重要的，而該資料框記憶體是在相對對準模式構成第一寫狀態記憶體。

以下，本發明的時間對準方法將在圖2-2更詳細描述。如圖2-2a所示，在同步週期 $T_0 < t < T_1$ 及在對準模式M1中，相對的第一資料框ch1/0、ch2/0、ch3/0、ch4/0、...、ch300/0可在如圖2-1所述的他們相對資料框開始寫位址上開始寫入第一及第二寫狀態記憶體RAM1、RAM2。如果每個儲存資源是在記憶體由一列形成，那麼資料框的一列方向寫入便可執行。同時，在圖2-2a的對準模式M1中，資料符號的讀出可在第三資料框記憶體RAM3執行。在圖1-1(或分別在圖6的FGPA單元③)的寫/讀位址裝置WR-G/RD-G可連續供應讀位址，用以在欄方向讀出每個資料框的一資料符號。在結束一欄的讀出之後，下一讀位址便可提供，而且讀可在如箭號RD所示的第一儲存資的讀位址上儲存的一資料符號開始以欄方向重新執行。因此，在所有資料框的資料寫入兩寫狀態記憶體RAM1、RAM2期間，所有頻道的全部資料符號可從第三記憶體RAM3讀出。

如圖2-2b所示，在模式切換到模式M2之後，第二資料

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 32 )

框記憶體 RAM2 可保持它的寫狀態 WR，而且構成第一寫狀態記憶體，其中一相對連續的資料框 ch1/1、ch2/1、ch3/1、ch4/1、...、ch300/1 可在預定資料框開始寫位址(未在圖 2-2 表示)開始重新寫入。如圖 2-2b 的左邊所示，在對準模式 M2 中，所有頻道 chy/ 資料框 1 的第二資料框可寫入一或兩寫狀態記憶體 RAM2、RAM3。

在圖 2-2c，在對準模式 M3 中，所有頻道 chy 的第三資料框 chy/ 資料框 2 可在相對資料框開始寫位址上的第一寫狀態記憶體 RAM3 中開始寫入兩寫狀態記憶 RAM3、RAM1。從讀狀態記憶體 RAM2 的圖 2-2c 可看出，如果讀出以連續特定讀位址的欄方向執行，來自每個資料框的相對一資料符號可讀出。在對準模式 M3 的讀出期間，亦即從讀狀態記憶體 RAM2 的一欄之第一讀取，例如，來自資料框 ch4/0 的第一資料符號 1 可讀取，一第 17 資料符號可從資料框 ch2/0 讀出資料，一第 319 資料符號可從資料框 ch3/0 讀出資料，而且一第 78 資料符號可從資料框 ch300/0 讀出資料等等。讀出的資料符號數目很明顯可透過與寫基底位址有關的位址改變而決定，亦即由於資料框開始寫位址。因此，調變器 BBTX 可提供一輸出資料或位元或資料符號流 ODBS，其包含每個頻道的相對一資料符號序列，然而，資料符號會改變。因此，在一完整同步時脈週期上可看出，由連續讀出每頻道(參考圖 1-3)資料封包所組成的一資料框可提供給調變器 BBTX。

如上述，在每個對準模式 MX ( $X=1, 2, 3$ ) 中，始終有一

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 33 )

第一及第二寫狀態記憶體，然而第二寫狀態記憶體在一模式切換之後可保持它的寫狀態，如此便在下一對準模式形成第一寫狀態記憶體。一新到達資料框始終可在資料框開始寫位址上的第一寫狀態在記憶體開始寫入。圖 2-5 係顯示同步於普遍同步時脈脈衝 FSYNC 的對準模式 M 切換到對準模式 M2。

上述的具體實施例係有關 N 個頻道具有相同的基本傳輸率  $T_{RB}$ ( 例如 32 kspS) 及只有一資料框的最大時間偏移。此外，每個頻道在例如 10 毫秒的每個同步週期中包含一封包。然而，在圖 2-2 的 3 個 RAMs 1、2、3 是足夠的一情況，本發明的基本觀念可擴充到只是同步週期的每個整數倍數之 a) 較高傳輸率及/或 b) 大於一資料框之時間偏移及/或 c) 包含一單封包的頻道。此擴充可如圖 2-4a、圖 2-4b、及圖 2-4c 所示執行。

如圖 2-4a 所示，對於在一或多個頻道使用  $2*T_{RB}$  ( $=64$  kspS) 的一較高傳輸率情況 a) 而言，兩資源 RES2、RES3 必須組合，以儲存一單資料封包的所有符號。

如圖 2-4b 所示，對於使用例如  $T_x=1.5$  個資料框時間偏移的一擴大範圍情況 b) 而言，既然只使用 3 個 RAMs，所以可使用 3 個寫 RAMs 部份及一讀 RAM，最大的時間偏移只可以是一資料框。因此，藉由使用超過 3 個 RAMs，兩、三等資料框的一較高時間偏移便可達成。仍然一 RAM 可用來讀取，而所有其他的可用於寫入。

如圖 2-4c 所示，對於一頻道以例如只有每 40 毫秒將一封

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 34 )

包傳送給 BTS 的情況 c) 而言，資料符號必須在一寫存取期間在更多的資料框上分配。例如，在一些頻道捲積編碼之後，當需要在 4 個資料框上散佈一送入的資料框時，便可使用總共 6 個 RAMs。而且情況 a)、b)、c) 的組合是可能的。

注意，既然在此的個別使用者頻道假設為了要將在頻道之間的干擾減到最少而具有個別的時間偏移，所以根據本發明而使用 3 個 RAMs 的時間對準具有與 CDMA 系統之一緊密關係。然而，本發明是與編碼器單元是否由圖 6 的一位信號處理器 DSP 或一 FPGA 解決無關。

### 第二具體實施例(2 個 RD 記憶體 / 1 個 WR 記憶體)

注意如圖 2-1、2-2 所述本發明的原理，圖 1-3 亦可藉由使用 3 個資料框記憶體的一結構，其中兩資料框記憶體始終可保持讀狀態 RD，而且只有一記憶體可保持一寫狀態 WR。再者，每個 RAM 的功能以兩 RAMs 然後用於讀取及只有一用於寫入的特徵而週期性寫入。即是，在一普遍同步時脈週期期間，所有的資料框將可儲存在寫狀態記憶體。當然，既然只有一記憶體可保持一寫狀態，所以一資料框不能重疊寫入兩記憶體。

時間偏移調整然後可透過在兩其他的資料框記憶體中提供資料的相對資料框開始讀位址(在圖 2-3 的 FRST-ADR<sub>chy</sub> 現在指定相對的資料框開始讀位址)達成。在圖 2-3 中，每個頻道不同讀取的開始位址是陰影區域開始的位址。陰影區域本身係表示相對的寫入處理。如前述，該等讀記憶

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 35 )

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

體能以欄方向讀取，而且例如每 31.25 微秒，讀取可改變成下一欄。即是，例如第一頻道 ch1 的資料框開始讀位址可在資源的中心開始讀取一資料框的資料符號，頻道 ch1 的一資料框開始讀位址只可在讀記憶體的最後三個開始，等等。因此，當將資料框寫入記憶體時，時間偏移調整可不透過提供個別資料框開始寫位址達成，但是將個別資料框開始讀位址提供給個別資源(亦即在相對的列)。讀將仍然可執行，以致於相對資料框的資料符號可在欄方向實質相繼讀出，然而，既然資料框開始讀位址在每個資源是不同，所以有一資源不規則類型讀取。在從最高頻道的資源(列)讀取一符號之後，讀可在相對資料框開始讀位址加 1 的下一資料符號連續。圖 2-3 係顯示類似圖 2-2 的兩讀記憶體及一寫記憶體情況的此類型之讀與寫。

如在第一具體實施例的圖 2-4c、2-4b 情況的上述中，如果一資料框的資料不適合一資料框或如果想要一較大時間偏移，同樣超過 3 個資料框記憶體可如第一具體實施例使用在第二具體實施例。如果一資料封包擴充多於一資料框，便可使用 4 個寫記憶體及 2 個讀記憶體。如果時間偏移大於 1 資料框，那麼 1 寫記憶體及三個讀記憶體便可使用。

### 第三具體實施例(時間對準/交錯)

在上述的第一及第二具體實施例中，假設每資料框係包含複數資料位元或資料符號，而且這些資料符號可寫入由如圖 2-1、2-2、2-3、2-4 所示的一資料框記憶體的相對列所

## 五、發明說明 ( 36 )

形成的一儲存資源。在此情況，您可說一列方向寫入及一欄方向讀取係根據資料框開始寫位址及讀位址、或寫位址信號及資料框開始讀位址。以下，一第三具體實施例將在圖3描述，其係根據本發明而描述組合的交錯/時間對準。

圖3係顯示一頻道例如320個資料符號的資料流，亦即該等資料封包之其中一者可輸入如圖1-2的多工器。如果沒有交錯可使用，那麼此資料流便可在對應如圖3b所示的(如果如同在所使用第一具體實施例的兩寫狀態及一讀狀態記憶體之觀念)的想要時間偏移 $\Delta t$ (1)之一資料框開始寫位址上寫入具有一寫狀態開始之一或多個資料框記憶體的單列(資源)RES。在此情況，讀裝置(輸出多工器OM)可亦在列方向相繼讀出資料符號，及例如來自資源RES的其間兩連續資料符號，來自所有其餘資源的一相對單資料符號可在特定讀位址上讀出。即是，對於一資料封包的每320個資料符號而言，一資源可提供，其可透過決定在如上述想要時間偏移的一或兩資料框記憶體部份形成。

圖3c係顯示透過使用在欄方向(結果20列)的例如16之一交錯深度的一交錯矩陣將一資料流交錯的傳統觀念。資料符號 $d_i$ 可在列方向寫入矩陣，而且可在欄方向讀出。即是，如果輸入流是由連續符號 $d_1, d_2, \dots, d_{16}, d_{17}, d_{18}, \dots, d_{32}, \dots, d_{305}, d_{306}, \dots, d_{320}$ 所組成，那麼交錯的位元流可由連續資料符號 $d_1, d_{17}, \dots, d_{305}, d_2, d_{17}, \dots, d_{306}, \dots, d_{16}, d_{32}, \dots, d_{320}$ 組成。如果資料符號是在列方向從讀狀態記憶體相繼讀出，此交錯序列亦可

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 37 )

達成。然而，如圖 3d 所示，如果資料符號以符號到達的原始順序寫入資源(一或多個寫狀態記憶體的一列)，在列方向的一連續讀出將不能達成想要的交錯資料流。

圖 3e 係顯示如何產生交錯資料流的一可能性。在圖 3e 的情況，資源的寫順序可改變，以致於目前 20 個資料符號可對應在圖 3c 所示交錯矩陣的相對欄中所包含的資料符號。如圖 3f 表示，由於改變寫命令，一資源現在連續包含交錯矩陣的調換欄  $C1^T$ 、 $C2^T$ 、 $C3^T$ 、...、 $C16^T$  資料符號。因此，在從左至右讀取資源期間，交錯的資料符號流可讀出。

當然，其間來自一資源的兩連續讀取可從所有其他的資源讀出。如上述，讀始終是在欄方向執行，而且在從最高編號的資源讀取一資料符號之後，讀可在第一欄等等的下一資料符號持續。此表示儘管資料符號的欄方向讀取，一整個資源可連續在列方向讀出。這同樣適於讀取透過交錯寫入順序而寫入資源的資料符號。

當然，多虧於停樣可保持如前述的寫順序，亦即連續將資源符號寫入如圖 3d 的相對資源及改變讀順序。即是，每當一進一步符號從一資源讀取時，一新交錯讀位址便可提供。

### 第四具體實施例(有關符號的儲存)

如第一至第三具體實施例的上述中，資料符號係包含個別儲存在每個記憶體位置的許多 N 個資料位元，亦即在由一列資料框(如圖 2-1、2-2、和 2-3)所形成的一儲存資源

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

## 五、發明說明 ( 38 )

的每個記憶體位置、或在如圖 4-1 所示一交錯矩陣 IL 所形成的一儲存資源的每個記憶體位置上。然而，在圖 6 發射器 TX 的例如一捲積頻道編碼器 CC 可將當作一資料符號的數個位元輸出給接收器(有關每個未編碼的輸入位元)。此外，每資料符號可由數個位元組成，由於一 I/Q 數位選擇亦可在將資料輸入給輸入多工器 IM 之前執行。

因此，輸入流 IDBS 的位元儲存是以符號執行而不是位元，特別如果實施資料符號之一交錯。圖 4-2 係顯示相對資料位元  $d_0$ 、 $d_{NW}$ 、 $d_1$ 、 $d_{NW+1}$ 、...、 $d_{NW-1}$ 、 $d_{2NW-1}$  分別一起儲存在一記憶體位置  $il_{00}$ 、 $il_{01}$ 、 $il_{0NW-1}$ 、...、 $il_{0Nw-1}$ 。從圖 4-2 可容易看出，交錯矩陣 IL 的大小只可以是包含兩資料位元之一資料符號的資料位元未個別儲存在兩記憶體的一半，但事實上普遍是在一儲存位置。

達成時間偏移的讀與寫之所有說明同樣可應用在在圖 4-2 的符號儲存，以致於進一步而言，可參考第一至第四具體實施例。即是，在資料框記憶體的每個資源中，屬於相同資料符號的數個位元可一起儲存在一記憶體位置。

在此情況，既然儲存資源的大小可減少，所以記憶體需求將可明顯減少。在技藝中熟諳此技者係多虧任何商用單埠或雙埠 RAM 可配置，以致於一可定址記憶體位置具有兩或多個位元的一儲存深度，以致於資料符號可儲存在此記憶體位置。

### 工業上之應用

上述的時間對準裝置與時間對準方法係當作主元件使

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明 ( 39 )

用，三或多個資料框記憶體、與這些記憶體的讀和寫狀態之一週期性切換、連同預定資料框開始寫或讀位址。因此，來自複數頻道的任何種型資料框可提供與一普遍同步時脈有關的一時間偏移。

如果電信系統可執行捲積頻道編碼與交錯，根據本發明的時間對準裝置與時間對準方法可有利地應用。使用此一頻道編碼與解碼及交錯與解交錯之一電信系統可以是例如通常在圖 5、6 顯示的一 CDMA 電信系統之基地發射器台 BTS。此外，注意在所有的範例與具體實施例中，列與欄方向可交換，而沒有任何損失。

此外，可了解到本發明並未局限在本發明認為最佳模式目前所實施的上述具體實施例與範例。然而，根據上述說明的熟諳此技術者可達成本發明的其他變化與修改。然而，所有的這些修改與變化不違背文後申請專利的範圍。此外，本發明係包含上述規格及/或在申請專利個別描述之特徵所組成的具體實施例。

此外，在申請專利的參考數字只用於闡明，而不是限制本發明的範圍。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

四、中文發明摘要（發明之名稱：用以提供複數頻道之具有預定時間偏移之資料框之時間對準裝置及方法）

本發明係有關一電信系統 TELE 的發射器 (TX) 之一種時間對準裝置及一種時間對準方法。該等連續資料框 (ch1/0、ch2/0、ch3/0、ch4/0、ch8/0、ch300/0) 可在一相對資料框開始寫位址 (FRST-ADR<sub>chy</sub>) 上開始而寫入一或兩資料框記憶體 (RAM1、RAM2)。具有一讀狀態之一第三資料框記憶體 (RAM3) 可在欄方向讀出，以致於每個儲存資源 (RES1、RES2、...、RES300) 的一資料符號可輸出給該發射器 (TX) 的一調變器單元 (BBTX)。3 個資料框記憶體 (RAM1、RAM2、RAM3) 的讀 / 寫狀態 (WR/RD) 可經由一第一至第三對準模式 (M1、M2、M3) 週期性改變，以致於始終可提供一第一寫狀態記憶體 (RAM1) 及一第二寫狀態記

英文發明摘要（發明之名稱："TIME-ALIGNMENT APPARATUS AND METHOD FOR PROVIDING DATA FRAMES OF A PLURALITY OF CHANNELS WITH PREDETERMINED TIME-OFFSETS"

The invention relates to a time-alignment apparatus and a time-alignment method of a transmitter (TX) of a telecommunication system TELE. Successive data frames (ch1/0, ch2/0, ch3/0, ch4/0, ch8/0, ch300/0) are written to one or two frame memories (RAM1, RAM2) starting at a respective frame start write address (FRST-ADR<sub>chy</sub>). A third frame memory (RAM3) having a read state is read out in the column direction such that one data symbol of each storage resource (RES<sub>1</sub>, RES<sub>2</sub> ... RES<sub>300</sub>) can be output to a modulator unit (BBTX) of the transmitter (TX). The read/write state (WR/RD) of the three frame memories (RAM1, RAM2, RAM3) is cyclically switched through a first to third alignment mode (M1, M2, M3) such that always a first write state memory (RAM1) and a second write state memory (RAM2) are provided. An interleaving process can

(請先閱讀背面之注意事項再填  
本頁各欄)

裝

訂

線

四、中文發明摘要(發明之名稱：)

憶體(RAM2)。如果該儲存資源可由一交錯矩陣構成，一交錯處理便可使用時間偏移調整實施。如果形成一資料符號的該等資料位元儲存在相對儲存資源的一記憶體位置上，儲存空間的一有效率使用便可獲得。本發明是特別有關一CDMA電信系統，以利減少在頻道之間的干擾。

(請先閱讀背面之注意事項再填本頁各欄)

英文發明摘要(發明之名稱：)

be carried out together with the time-offset adjustment if the storage resource is constituted by an interleaving matrix. An efficient usage of storage space is obtained if the data bits forming one data symbol are stored together at one memory location of the respective storage resource. The invention is particularly relevant for a CDMA telecommunication system, in order to minimize the interference between the channels.




圖 1 - 1




圖 1 - 3




圖 1 - 2




圖 2 - 1




圖 2-2




圖 2-3






圖 2 - 4








圖 4 - 1






圖 4 - 2



四



四  
9

A7	年	月	日	修
B7	91	10	02	正

A7	補
B7	充

## 五、發明說明 ( 39a )

### 圖式元件符號說明

- 1 轉換編碼器
- 2 自由程式化閘陣列交錯調變
- 3 自由程式化閘陣列調變輸出
- 4 資料框記憶體
- 5 CDMA 調變器
- 6 控制單元 CTL
- IM 輸入多工器
- CC 捲積編碼器
- CU 控制單元
- OM 輸出多工器

## 六、申請專利範圍

1. 一種用以接收連續資料框(ch1/0、ch1/1、ch1/2；ch2/0、ch2/1、ch2/2；ch3/0、ch3/1、ch3/2；ch4/0、ch4/1、ch4/2、...、ch300/0、ch300/1、ch300/2)的一電信系統(TEL E)發射器(TX)之時間對準裝置，各資料框係分別包含來自許多(300)頻道(ch1、ch2、ch3、ch4、...、ch300)的一預定數目資料符號( $d_0$ 、 $d_1$ 、...、 $d_{Nw-1}$ 、 $d_{Nw}$ 、...、 $d_{2Nw-1}$ 、...、 $d_{N\text{符號}}$ )，並且用以連續輸出具與一普遍同步時脈(FSYNC)有關的一預定時間偏移( $\Delta t(n)$ )的符號資料，其包含：
- a) 至少一第一、第二、及第三讀/寫資料框記憶體(RAM1、RAM2、RAM3)，每個具有許多儲存資源(RES1、RES2、RES3、RES4、...RES300)，每個可用以儲存一相對頻道資料框的資料符號，該等資料框記憶體之其中每一者具有一寫狀態(WR)，其中資料可透過一輸入裝置(IM)及一讀狀態(RD)而寫入該資料框記憶體，其中資料可透過一輸出裝置(OM)而從該等資料框記憶體讀取；
  - b) 一控制單元(CU)，用以週期性將該等3個資料框記憶體經由一第一至第三對準模式(M1、M2、M3)切換，其係與該普遍同步時脈(FSYNC)同步，以致於
    - b1) 在該第一對準模式(M1)中，該等第一及第二資料框記憶體(RAM1、RAM2)是在一寫狀態(WR)，而且該第三資料框記憶體(RAM3)是在一讀狀態(RD)；
    - b2) 在該第二對準模式(M2)中，該等第二及第三資

## 六、申請專利範圍

料框記憶體(RAM2、RAM3)是在一寫狀態(WR)，而且該第一資料框記憶體(RAM1)是在一讀狀態(RD)；及

- b3) 在該第三對準模式(M3)中，該等第三及第一資料框記憶體(例如RAM3、RAM1)是在一寫狀態(WR)，而且該第二資料框記憶體(RAM2)是在一讀狀態(RD)；
- c) 一寫/讀位址提供裝置(TM)，用以提供一相對資料框開始寫位址(FRST-ADR<sub>chy</sub>)，其係對應具有一寫狀態的資料框記憶體之每個儲存資源的該時間偏移，而且連續讀位址普遍用於具一讀狀態的資料框記憶體之所有儲存資源；
- d) 其中在每個模式切換之後，輸入裝置(IM)可開始將每個頻道的一新到達資料框(例如ch1/1、ch2/1、ch3/1、ch300/1)的該等資料符號寫入一第一寫狀態資料框記憶體的相對儲存資源，該第一寫狀態資料框記憶體在相對資料框開始寫位址上的先前模式是一讀狀態，而且如果在該第一資料框記憶體寫入該等資料符號期間，到達相對儲存資源的最高可能寫位址，在一寫基底位址上連續將資料符號可寫入具有一寫狀態之另一第二資料框記憶體的相對儲存資源；及
- e) 其中該輸出裝置(OM)可在該連續讀位址上連續從具有一讀狀態(RD)的該資料框記憶體的相對儲存資源

## 六、申請專利範圍

讀取一資料符號。

2. 如申請專利範圍第1項之時間對準裝置，其特徵在於當該等資料符號未交錯時，每個儲存資源(RES)可透過一相對列的該資料框記憶體(RAM1、RAM2、RAM3)構成，其中該輸出裝置(OM)可在該讀位址上連續讀沿著欄方向讀取該等資料符號。
3. 如申請專利範圍第1項之時間對準裝置，其特徵在於該寫/讀位址提供裝置(TM)可提供連續的寫位址，以使該輸入裝置以一交錯寫順序將一頻道相對資料框的資料符號(d1-d320)寫入具有一寫狀態之一或多個資料框記憶體的儲存資源，以致於該等資料符號能以如對應該交錯矩陣連續欄資料符號的資料符號連續組之列方向儲存。
4. 如申請專利範圍第3項之時間對準裝置，其特徵在於該等資料符號係分別包含由一編碼器(ENC)的捲積編碼器(CC)輸出的複數資料位元(I、Q)，其中該等複數資料位元是分別在由該等寫位址所決定的該等資料框記憶體的一相對矩陣的記憶體位置上一起儲存。
5. 如申請專利範圍第1項之時間對準裝置，其特徵在於超過3個資料框記憶體可使用，而且一週期性切換能以具有一讀狀態的資料框記憶體，且具有一寫狀態的其他資料框記憶體實施。
6. 一種包含一或多個時間對準裝置所組成之一電信系統發射器(TX)，其中該時間對準裝置用以接收連續資料框

年月日 修正  
91.10.02 補充

A8  
B8  
C8  
D8

## 六、申請專利範圍

(ch1/0、ch1/1、ch1/2；ch2/0、ch2/1、ch2/2；ch3/0、ch3/1、ch3/2；ch4/0、ch4/1、ch4/2、…、ch300/0、ch300/1、ch300/2)，各資料框係分別包含來自許多(300)頻道(ch1、ch2、ch3、ch4、…、ch300)的一預定數目資料符號( $d_0$ 、 $d_1$ 、…、 $d_{Nw-1}$ 、 $d_{Nw}$ 、…、 $d_{2Nw-1}$ 、…、 $d_{N\text{符號}}$ )，並且用以連續輸出具與一普遍同步時脈(FSYNC)有關的一預定時間偏移( $\Delta t(n)$ )的符號資料，其包含：

- a) 至少一第一、第二、及第三讀/寫資料框記憶體(RAM1、RAM2、RAM3)，每個具有許多儲存資源(RES1、RES2、RES3、RES4、…RES300)，每個可用以儲存一相對頻道資料框的資料符號，該等資料框記憶體之其中每一者具有一寫狀態(WR)，其中資料可透過一輸入裝置(IM)及一讀狀態(RD)而寫入該資料框記憶體，其中資料可透過一輸出裝置(OM)而從該等資料框記憶體讀取；
- b) 一控制單元(CU)，用以週期性將該等3個資料框記憶體經由一第一至第三對準模式(M1、M2、M3)切換，其係與該普遍同步時脈(FSYNC)同步，以致於
  - b1) 在該第一對準模式(M1)中，該等第一及第二資料框記憶體(RAM1、RAM2)是在一寫狀態(WR)，而且該第三資料框記憶體(RAM3)是在一讀狀態(RD)；
  - b2) 在該第二對準模式(M2)中，該等第二及第三資料框記憶體(RAM2、RAM3)是在一寫狀態

## 六、申請專利範圍

- (WR)，而且該第一資料框記憶體(RAM1)是在一讀狀態(RD)；及
- b3) 在該第三對準模式(M3)中，該等第三及第一資料框記憶體(例如RAM3、RAM1)是在一寫狀態(WR)，而且該第二資料框記憶體(RAM2)是在一讀狀態(RD)；
- c) 一寫/讀位址提供裝置(TM)，用以提供一相對資料框開始寫位址(FRST-ADR<sub>chy</sub>)，其係對應具有一寫狀態的資料框記憶體之每個儲存資源的該時間偏移，而且連續讀位址普遍用於具一讀狀態的資料框記憶體之所有儲存資源；
- d) 其中在每個模式切換之後，輸入裝置(IM)可開始將每個頻道的一新到達資料框(例如ch1/1、ch2/1、ch3/1、ch300/1)的該等資料符號寫入一第一寫狀態資料框記憶體的相對儲存資源，該第一寫狀態資料框記憶體在相對資料框開始寫位址上的先前模式是一讀狀態，而且如果在該第一資料框記憶體寫入該等資料符號期間，到達相對儲存資源的最高可能寫位址，在一寫基底位址上連續將資料符號可寫入具有一寫狀態之另一第二資料框記憶體的相對儲存資源；及
- e) 其中該輸出裝置(OM)可在該連續讀位址上連續從具有一讀狀態(RD)的該資料框記憶體的相對儲存資源讀取一資料符號。

修正  
補充A8  
B8  
C8  
D8

## 六、申請專利範圍

7. 如申請專利範圍第6項之發射器(TX)，其特徵在於該發射器是一CDMA發射器。
8. 一種包含一或多個發射器之電信系統(TELE)，該發射器包含一或多個時間對準裝置，該時間對準裝置用以接收連續資料框(ch1/0、ch1/1、ch1/2；ch2/0、ch2/1、ch2/2；ch3/0、ch3/1、ch3/2；ch4/0、ch4/1、ch4/2、...、ch300/0、ch300/1、ch300/2)，各資料框係分別包含來自許多(300)頻道(ch1、ch2、ch3、ch4、...、ch300)的一預定數目資料符號( $d_0$ 、 $d_1$ 、...、 $d_{Nw-1}$ 、 $d_{Nw}$ 、...、 $d_{2Nw-1}$ 、...、 $d_N$ 符號)，並且用以連續輸出具與一普遍同步時脈(FSYNC)有關的一預定時間偏移( $\Delta t(n)$ )的符號資料，其包含：
- a) 至少一第一、第二、及第三讀/寫資料框記憶體(RAM1、RAM2、RAM3)，每個具有許多儲存資源(RES1、RES2、RES3、RES4、...RES300)，每個可用以儲存一相對頻道資料框的資料符號，該等資料框記憶體之其中每一者具有一寫狀態(WR)，其中資料可透過一輸入裝置(IM)及一讀狀態(RD)而寫入該資料框記憶體，其中資料可透過一輸出裝置(OM)而從該等資料框記憶體讀取；
  - b) 一控制單元(CU)，用以週期性將該等3個資料框記憶體經由一第一至第三對準模式(M1、M2、M3)切換，其係與該普遍同步時脈(FSYNC)同步，以致於
    - b1) 在該第一對準模式(M1)中，該等第一及第二資

年 月 日  
91 10 03 修正  
補充

A8  
B8  
C8  
D8

## 六、申請專利範圍

料框記憶體(RAM1、RAM2)是在一寫狀態(WR)，而且該第三資料框記憶體(RAM3)是在一讀狀態(RD)；

- b2) 在該第二對準模式(M2)中，該等第二及第三資料框記憶體(RAM2、RAM3)是在一寫狀態(WR)，而且該第一資料框記憶體(RAM1)是在一讀狀態(RD)；及
- b3) 在該第三對準模式(M3)中，該等第三及第一資料框記憶體(例如 RAM3、RAM1)是在一寫狀態(WR)，而且該第二資料框記憶體(RAM2)是在一讀狀態(RD)；
- c) 一寫/讀位址提供裝置(TM)，用以提供一相對資料框開始寫位址(FRST-ADR<sub>chy</sub>)，其係對應具有一寫狀態的資料框記憶體之每個儲存資源的該時間偏移，而且連續讀位址普遍用於具一讀狀態的資料框記憶體之所有儲存資源；
- d) 其中在每個模式切換之後，輸入裝置(IM)可開始將每個頻道的一新到達資料框(例如 ch1/1、ch2/1、ch3/1、ch300/1)的該等資料符號寫入一第一寫狀態資料框記憶體的相對儲存資源，該第一寫狀態資料框記憶體在相對資料框開始寫位址上的先前模式是一讀狀態，而且如果在該第一資料框記憶體寫入該等資料符號期間，到達相對儲存資源的最高可能寫位址，在一寫基底位址上連續將資料符號可寫入具

## 六、申請專利範圍

有一寫狀態之另一第二資料框記憶體的相對儲存資源；及

- e) 其中該輸出裝置(OM)可在該連續讀位址上連續從具有一讀狀態(RD)的該資料框記憶體的相對儲存資源讀取一資料符號。
- 9. 一種包含一或多個CDMA發射器之電信系統(TELE)，該CDMA發射器包含一或多個時間對準裝置，該時間對準裝置用接收連續資料框(ch1/0、ch1/1、ch1/2；ch2/0、ch2/1、ch2/2；ch3/0、ch3/1、ch3/2；ch4/0、ch4/1、ch4/2、...、ch300/0、ch300/1、ch300/2)，各資料框係分別包含來自許多(300)頻道(ch1、ch2、ch3、ch4、...、ch300)的一預定數目資料符號( $d_0$ 、 $d_1$ 、...、 $d_{Nw-1}$ 、 $d_{Nw}$ 、...、 $d_{2Nw-1}$ 、...、 $d_{N\text{符號}}$ )，並且用以連續輸出具與一普遍同步時脈(FSYNC)有關的一預定時間偏移( $\Delta t(n)$ )的符號資料，其包含：
  - a) 至少一第一、第二、及第三讀/寫資料框記憶體(RAM1、RAM2、RAM3)，每個具有許多儲存資源(RES1、RES2、RES3、RES4、...RES300)，每個可用以儲存一相對頻道資料框的資料符號，該等資料框記憶體之其中每一者具有一寫狀態(WR)，其中資料可透過一輸入裝置(IM)及一讀狀態(RD)而寫入該資料框記憶體，其中資料可透過一輸出裝置(OM)而從該等資料框記憶體讀取；
  - b) 一控制單元(CU)，用以週期性將該等3個資料框記

## 六、申請專利範圍

憶體經由一第一至第三對準模式(M1、M2、M3)切換，其係與該普遍同步時脈(FSYNC)同步，以致於

- b1) 在該第一對準模式(M1)中，該等第一及第二資料框記憶體(RAM1、RAM2)是在一寫狀態(WR)，而且該第三資料框記憶體(RAM3)是在一讀狀態(RD)；
- b2) 在該第二對準模式(M2)中，該等第二及第三資料框記憶體(RAM2、RAM3)是在一寫狀態(WR)，而且該第一資料框記憶體(RAM1)是在一讀狀態(RD)；及
- b3) 在該第三對準模式(M3)中，該等第三及第一資料框記憶體(例如RAM3、RAM1)是在一寫狀態(WR)，而且該第二資料框記憶體(RAM2)是在一讀狀態(RD)；
- c) 一寫/讀位址提供裝置(TM)，用以提供一相對資料框開始寫位址(FRST-ADR<sub>chy</sub>)，其係對應具有一寫狀態的資料框記憶體之每個儲存資源的該時間偏移，而且連續讀位址普遍用於具一讀狀態的資料框記憶體之所有儲存資源；
- d) 其中在每個模式切換之後，輸入裝置(IM)可開始將每個頻道的一新到達資料框(例如ch1/1、ch2/1、ch3/1、ch300/1)的該等資料符號寫入一第一寫狀態資料框記憶體的相對儲存資源，該第一寫狀態資料框記憶體在相對資料框開始寫位址上的先前模式是

## 六、申請專利範圍

一讀狀態，而且如果在該第一資料框記憶體寫入該等資料符號期間，到達相對儲存資源的最高可能寫位址，在一寫基底位址上連續將資料符號可寫入具有一寫狀態之另一第二資料框記憶體的相對儲存資源；及

- e) 其中該輸出裝置(OM)可在該連續讀位址上連續從具有一讀狀態(RD)的該資料框記憶體的相對儲存資源讀取一資料符號。
10. 如申請專利範圍第8項之電信系統，其特徵在於該電信系統可透過使用CDMA技術執行通信。
11. 一種用以時間對準連續資料框(ch1/0、ch1/1、ch1/2；ch2/0、ch2/1、ch2/2；ch3/0、ch3/1、ch3/2；ch4/0、ch4/1、ch4/2...ch300/0、ch300/1、ch300/2)之方法，每個資料框在許多(300)頻道(ch1、ch2、ch3、ch4、...、ch300)上包含一預定數目的資料符號( $d_0$ 、 $d_1$ ... $d_{Nw-1}$ 、 $d_{Nw}$ ... $d_{2Nw-1}$ 、...、 $d_{N\text{符號}}$ )，並且用以連續輸出具與一普遍同步時脈(FSYNC)有關的一預定時間偏移( $\Delta t(n)$ )的該等資料符號，其包含下列步驟：
- a) 將資料框寫入至少一第一、第二、及第三讀/寫資料框記憶體(RAM1、RAM2、RAM3)，每個具有許多儲存資源(RES1、RES2、RES3、RES4、...、RES300)，其每個可用以儲存一相對頻道的資料框之該等資料符號，該等資料框記憶體之其中每一者具有一寫狀態(WR)，其中資料可透過一輸入裝置(IM)而寫入

## 六、申請專利範圍

該等資料框記憶體；及一讀狀態(RD)，其中資料可透過一輸出裝置(OM)從該等資料框記憶體讀取；

- b) 經由一第一至第三對準模式(M1、M2、M3)週期性將該等3個資料框記憶體切換，其係與該普遍同步時脈(FSYNC)同步，其中
  - b1) 在該第一對準模式(M1)中，該等第一及第二資料框記憶體(RAM1、RAM2)是在一寫狀態(WR)，而且該第三資料框記憶體(RAM3)是在一讀狀態(RD)；
  - b2) 在該第二對準模式(M2)中，該等第二及第三資料框記憶體(RAM2、RAM3)是在一寫狀態(WR)，而且該第一資料框記憶體(RAM1)是在一讀狀態(RD)；及
  - b3) 在該第三對準模式(M3)中，該等第三及第一資料框記憶體(例如RAM3、RAM1)是在一寫狀態(WR)，而且該第二資料框記憶體(RAM2)是在一讀狀態(RD)；
- c) 提供一相對的資料框開始寫位址(WRBA1...WRBA300)，其係對應具有一寫狀態的資料框記憶體之每個儲存資源的該時間偏移，而且連續讀位址普遍可用於具有一讀狀態之資料框記憶體的所有儲存資源；
- d) 在每個模式切換之後，將每個頻道的一新到達資料資料框(例如ch1/1、ch2/1、ch3/1、ch300/1)的該等資

年月日  
81.10.05  
修改  
補充

A8  
B8  
C8  
D8

## 六、申請專利範圍

料符號在相對資料框開始寫位址上寫入先前模式是一讀狀態的第一寫狀態資料框記憶體的相對儲存資源，並且將該等資料符號在一寫基底位址上連續寫入具有一寫狀態寫之另一第二資料框記憶體的相對儲存資源，如果在將該等資料符號寫入該第一資料框記憶體期間，該相對儲存資源的最高可能寫位址便可到達；及

- e) 在該連續讀位址上連續讀取來自具有一讀狀態(RD)之該資料框記憶體的相對儲存資源之一資料符號。

### 12. 如申請專利範圍第11項之方法，其特徵

在於當資料符號未交錯時，該等資料框可寫入一相對列的相對資料框記憶體(RAM1、RAM2、RAM3)，其中該資料符號是在該等讀位址上沿著欄方向連續讀取。

### 13. 如申請專利範圍第11項之方法，其特徵

在於一頻道的相對資料框之該等資料符號(d1-d320)能以一交錯寫順序而寫入具有一寫狀態的一或多個資料框記憶體的儲存資源，以致於該等資料符號能以對應在一交錯矩陣連續欄的資料符號的資料符號連續組而在列方向儲存。

### 14. 如申請專利範圍第11項之方法，其特徵

在於該等資料符號係分別包含由一編碼器(ENC)的捲積編碼器(CC)所輸出的複數資料位元(I、Q)，其中該等複數資料位元是分別在由該等寫位址所決定的該等資料框記憶體的一相對矩陣的記憶體位置上一起儲存。

## 六、申請專利範圍

15. 如申請專利範圍第11項之方法，其特徵

在於超過3個資料框記憶體可使用，而且一週期性切換能以具有一讀狀態的資料框記憶體，且具有一寫狀態的其他資料框記憶體實施。

16. 一種用以接收一資料框(ch1/0、ch1/1、ch1/2；ch2/0、ch2/1、ch2/2；ch3/0、ch3/1、ch3/2；ch4/0、ch4/1、ch4/2、...、ch300/0、ch300/1、ch300/2)發射器(TX)的連續時間對準裝置之電信系統(TELE)，每個資料框係分別包含來自許多(300)頻道(ch1、ch2、ch3、ch4、...、ch300)的一預定數目資料符號(d<sub>0</sub>、d<sub>1</sub>、...、d<sub>Nw-1</sub>、d<sub>Nw</sub>、...、d<sub>2Nw-1</sub>、...、d<sub>N符號</sub>)，並且用以連續輸出具與一普遍同步時脈(FSYNC)有關的一預定時間偏移( $\Delta t(n)$ )的符號資料，其包含：

a) 至少一第一、第二、及第三讀/寫資料框記憶體(RAM1、RAM2、RAM3)，每個具有許多儲存資源(RES1、RES2、RES3、RES4、...RES300)，每個可用以儲存一相對頻道資料框的資料符號，該等資料框記憶體之其中每一者具有一寫狀態(WR)，其中資料可透過一輸入裝置(IM)及一讀狀態(RD)而寫入該資料框記憶體，其中資料可透過一輸出裝置(OM)而從該等資料框記憶體讀取；

b) 一控制單元(CU)，用以週期性將該等3個資料框記憶體經由一第一至第三對準模式(M1、M2、M3)切換，其係與該普遍同步時脈(FSYNC)同步，以致於

## 六、申請專利範圍

- b1) 在該第一對準模式(M1)中，該等第一及第二資料框記憶體(RAM1、RAM2)是在一讀狀態(RD)，而且該第三資料框記憶體(RAM3)是在一寫狀態(WR)；
- b2) 在該第二對準模式(M2)中，該等第二及第三資料框記憶體(RAM2、RAM3)是在一讀狀態(RD)，而且該第一資料框記憶體(RAM1)是在一寫狀態(WR)；及
- b3) 在該第三對準模式(M3)中，該等第三及第一資料框記憶體(例如RAM3、RAM1)是在一讀狀態(RD)，而且該第二資料框記憶體(RAM2)是在一寫狀態(WR)；
- c) 一寫/讀位址提供裝置(TM)，用以提供一相對資料框開始讀位址(FRST-ADR<sub>chy</sub>)，其係對應具有一讀狀態的資料框記憶體之每個儲存資源的該時間偏移，而且連續寫位址普遍用於具有一讀狀態的該資料框記憶體之所有儲存資源；
- d) 其中在每個模式切換之後，該輸入裝置(IM)可將每個頻道的一新到達資料資料框(例如ch1/1、ch2/1、ch3/1、ch300/1)的該等資料符號在該等該連續寫位址上連續寫入具有一寫狀態(WR)的資料框記憶體之相對儲存資源；及
- e) 其中該輸出裝置(OM)可在該相對資料框開始讀位址上從先前模式是一寫狀態的第一資料框記憶體的

## 六、申請專利範圍

相對儲存資源讀取一資料符號，而且在一讀基底位址上從具有一讀狀態的另一第二資料框記憶體的相對儲存資源連續讀取該等資料符號，如果讀取在該第一資料框記憶體的該等資料符號，該相對儲存資源的最高可能讀位址便可到達。

17. 一種用以時間對準資料框( $ch1/0$ 、 $ch1/1$ 、 $ch1/2$ ； $ch2/0$ 、 $ch2/1$ 、 $ch2/2$ ； $ch3/0$ 、 $ch3/1$ 、 $ch3/2$ ； $ch4/0$ 、 $ch4/1$ 、 $ch4/2$ 、...、 $ch300/0$ 、 $ch300/1$ 、 $ch300/2$ )之方法，每個係分別包含來自許多(300)頻道( $ch1$ 、 $ch2$ 、 $ch3$ 、 $ch4$ 、...、 $ch300$ )的一預定數目資料符號( $d_0$ 、 $d_1$ 、...、 $d_{Nw-1}$ 、 $d_{Nw}$ 、...、 $d_{2Nw-1}$ 、...、 $d_{N\text{符號}}$ )，而且可用以連續輸出具一預定時間偏移( $\Delta t(n)$ )的該等符號資料，及用以連續輸出具與一普遍同步時脈(FSYNC)有關的預定時間偏移( $\Delta t(n)$ )之該等符號資料，其包含：
  - a) 將資料框寫入至少一第一、第二、及第三讀/寫資料框記憶體(RAM1、RAM2、RAM3)，每個具有許多儲存資源(RES1、RES2、RES3、RES4、...、RES300)，其每個可用以儲存一相對頻道的資料框之該等資料符號，該等資料框記憶體之其中每一者具有一寫狀態(WR)，其中資料可透過一輸入裝置(IM)而寫入該等資料框記憶體；及一讀狀態(RD)，其中資料可透過一輸出裝置(OM)從該等資料框記憶體讀取；
  - b) 經由一第一至第三對準模式(M1、M2、M3)週期性將該等3個資料框記憶體切換，其係與該普遍同步時

## 六、申請專利範圍

- 脈(FSYNC)同步，以致於
- b1) 在該第一對準模式(M1)中，該等第一及第二資料框記憶體(RAM1、RAM2)是在一讀狀態(RD)，而且該第三資料框記憶體(RAM3)是在一寫狀態(WR)；
  - b2) 在該第二對準模式(M2)中，該等第二及第三資料框記憶體(RAM2、RAM3)是在一讀狀態(RD)，而且該第一資料框記憶體(RAM1)是在一寫狀態(WR)；及
  - b3) 在該第三對準模式(M3)中，該等第三及第一資料框記憶體(例如 RAM3、RAM1)是在一讀狀態(RD)，而且該第二資料框記憶體(RAM2)是在一寫狀態(WR)；
  - c) 提供一相對的資料框開始寫位址(FRST-ADR<sub>chy</sub>)，其係對應具有一寫狀態的資料框記憶體之每個儲存資源的該時間偏移，而且連續讀位址普遍可用於具有  
一讀狀態之資料框記憶體的所有儲存資源；
  - d) 在每個模式切換之後，將每個頻道的一新到達資料框(例如 ch1/1、ch2/1、ch3/1、ch300/1)的該等資料符號在該等連續寫狀態(WR)位址上連續寫入具有一寫狀態的資料框記憶體之相對儲存資源；及
  - e) 在相對資料框開始讀位址上從先前模式市一寫狀態的第一資料框記憶體的該等相對儲存資源讀取一資料符號，並且在一讀基底位址上從具有一讀狀態的

## 六、申請專利範圍

另一第二資料框記憶體的相對儲存資源連續讀取該等資料符號，如果讀取在該第一資料框記憶體的該等資料符號期間，相對儲存資源的最高可能讀位址便可到達。

裝

訂

線