(19) 日本国特許庁 (JP)			(12) 特	許	公	報(B2)	(11)特許番号 特許第5321022 長	
(45)発行日	平成25年1	0月23日 (2013	. 1 0. 23)			(24) 登録日	(P5321022) 平成25年7月26日 (2013.7.26)	
(51) Int.Cl.			FΙ					
H01L	21/8234	(2006.01)	H	101 L	27/08	1 0 2 A		
HO1L	27/088	(2006.01)	Н	101L	29/58	G		

HO1L 21/768	(2006.01) HOII	27/10 381		
		請求項の数 19 (全 24 頁) 	最終頁に続く	
(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日	特願2008-309660 (P2008-309660) 平成20年12月4日 (2008.12.4) 特開2010-135546 (P2010-135546A 平成22年6月17日 (2010.6.17) 平成23年11月11日 (2011.11.11)	 (73)特許権者 000002185 ソニー株式会社 東京都港区港南1丁目7番1号 (74)代理人 100080160 弁理士 松尾 憲一郎 		
		(72)発明者 黒田 英明 東京都港区港南1丁目7番 式会社内	1号 ソニー株	
		審査官井上弘亘		
			最終頁に続く	

HO1L 21/90

HO1L 21/90

С

А

(54) 【発明の名称】半導体装置の製造方法および半導体装置

(2006.01)

(2006.01)

(57)【特許請求の範囲】

HO1L 29/423

HO1L 29/49

【請求項1】

基板と絶縁層とシリコン層が積層されてなるSOI基板の該シリコン層の表面側にトラ ンジスタを形成する工程と、

前記SOI基板上に、前記トランジスタを被覆する第1絶縁膜と、前記トランジスタに 電気的に接続される部分を含む配線部とを形成する工程と、

前記配線部を通じて前記トランジスタのしきい値電圧を測定する工程と、

前記第1絶縁膜表面に第2絶縁膜を介して支持基板を形成する工程と、

前記SOI基板の裏面側の前記基板と前記絶縁層の少なくとも一部を除去する工程と、 前記測定されたしきい値電圧に基づいて前記トランジスタのしきい値電圧を調整する工 10

程を有し、

前記トランジスタの閾値電圧を調整する工程は、

しきい値を調整する前記トランジスタが形成されている位置における前記シリコン層の 裏面側に、前記トランジスタのしきい値を調整する調整用絶縁膜を形成する

半導体装置の製造方法。

【請求項2】

基板と絶縁層とシリコン層が積層されてなるSOI基板の該シリコン層の表面側にトラ ンジスタを形成する工程と、

前記SOI基板上に、前記トランジスタを被覆する第1絶縁膜と配線部を形成するとと 20 もに、前記配線部を形成する際に前記トランジスタに接続するプロービング用電極を形成

する工程と、

前記第1絶縁膜表面に第2絶縁膜を介して支持基板を形成する工程と、 前記SOI基板の裏面側の前記基板と前記絶縁層の少なくとも一部を除去する工程と、 前記シリコン層の裏面側から前記シリコン層および前記第1絶縁膜に前記プロービング 用電極を露出させる開口部を形成する工程と、

前記プロービング用電極を通じて前記トランジスタのしきい値電圧を測定する工程と、 前記測定されたしきい値電圧に基づいて前記トランジスタのしきい値電圧を調整する工 程を順に行う

半導体装置の製造方法。

【請求項3】

10

20

前記トランジスタのしきい値電圧を調整する工程は、

前記シリコン層の裏面側から前記トランジスタのチャネル部に13族もしくは15族の 元素をイオン注入して行う

請求項1もしくは請求項2記載の半導体装置の製造方法。

【請求項4】

前記トランジスタのチャネル部に13族もしくは15族の元素をイオン注入する工程は、前記シリコン層の裏面に前記トランジスタのチャネル部を開口したレジストマスクを形

成して行う

請求項3記載の半導体装置の製造方法。

【請求項5】

前記トランジスタのしきい値電圧を調整する工程は、

前記トランジスタのチャネル部に中性子を注入して行う

請求項1もしくは請求項2記載の半導体装置の製造方法。

【請求項6】

前記トランジスタのしきい値電圧を調整する工程は、

前記シリコン層の裏面側から前記トランジスタにレーザ光を照射して行う

請求項1もしくは請求項2記載の半導体装置の製造方法。

【請求項7】

前記トランジスタにレーザ光を照射する工程は、前記シリコン層の裏面に前記トランジ スタに対応させた開口部を形成した前記レーザ光を反射する反射膜をマスクにして行う ³⁰

請求項6記載の半導体装置の製造方法。

【請求項8】

前記トランジスタのしきい値電圧を調整する工程は、

しきい値を調整する前記トランジスタが形成されている位置における前記シリコン層の 裏面側に、前記トランジスタのしきい値を調整する調整用絶縁膜を形成する

請求項2記載の半導体装置の製造方法。

【請求項9】

前記トランジスタを形成する工程は、半導体装置を構成する複数の回路ブロックの複数 のトランジスタを形成する工程であり、

前記トランジスタのしきい値電圧を測定する工程で、前記トランジスタのしきい値電圧 ⁴⁰ を測定して前記半導体装置の性能を律束している回路ブロックを検出し、

前記測定されたしきい値電圧に基づいて前記検出した回路ブロックごとに前記調整用絶 縁膜を形成する

請求項1又は請求項8記載の半導体装置の製造方法。

【請求項10】

前記調整用絶縁膜は、13族もしくは15族の元素を含む酸化シリコン膜からなる 請求項8または請求項9記載の半導体装置の製造方法。

【請求項11】

前記13族もしくは15族の元素を含む酸化シリコン膜を形成する工程は、

13族もしくは15族の元素を分子内に含むガスとシラン系ガスと酸素との混合ガス中 50

(2)

で、イオンビーム、電子線もしくはレーザー光を前記トランジスタのチャネル部に照射し て、前記13族もしくは15族の元素を含む薄膜を前記トランジスタのチャネル部表面に 形成する 請求項10に記載の半導体装置の製造方法。 【請求項12】 前記調整用絶縁膜は、応力を有する絶縁膜からなる 請求項8または請求項9記載の半導体装置の製造方法。 【請求項13】 前記調整用絶縁膜は、固定電荷を有する絶縁膜からなる 10 請求項8または請求項9記載の半導体装置の製造方法。 【請求項14】 前記トランジスタのしきい値電圧を測定する工程と、前記トランジスタのしきい値電圧 を調整する工程をin-Situで行う 請求項2記載の半導体装置の製造方法。 【請求項15】 シリコン層の表面側に形成されたトランジスタと、 前記シリコン層の表面上に形成されていて前記トランジスタを被覆する第1絶縁膜と、 前記第1絶縁膜中に形成されていて前記トランジスタに電気的に接続される配線部と、 前記第1絶縁膜表面に第2絶縁膜を介して形成された支持基板と、 20 前記シリコン層の裏面側に形成された前記トランジスタのしきい値電圧を調整する調整 用絶縁膜を有する 半導体装置。 【請求項16】 前記調整用絶縁膜は、13族もしくは15族の元素を含む酸化シリコン膜からなる 請求項15記載の半導体装置。 【請求項17】 前記調整用絶縁膜は、応力を有する絶縁膜からなる 請求項15記載の半導体装置。 【請求項18】 30 前記調整用絶縁膜は、固定電荷を有する絶縁膜からなる 請求項15記載の半導体装置。 【請求項19】 シリコン層の表面側に形成されたトランジスタと、 前記シリコン層の表面上に形成されていて前記トランジスタを被覆する第1絶縁膜と、 前記第1絶縁膜中に形成されていて前記トランジスタに電気的に接続される配線部と、 前記トランジスタに電気的に接続されるプロービング用電極と、 前記第1絶縁膜表面に第2絶縁膜を介して形成された支持基板と、 前記シリコン層の裏面側から前記シリコン層および前記第1絶縁膜に形成されていて前 記プロービング用電極を露出させた開口部を有する 40 半導体装置。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、半導体装置の製造方法および半導体装置に関するものである。 【背景技術】 [0002]CPUや、CPUコアを含むロジックデバイスは、主に各種論理ゲートで構成されてい る論理回路部と、シフトレジスター、キャッシュメモリー等のメモリ回路部で構成されて いる。このメモリ回路部は、例えばSRAMで構成されている。

論理ゲートやSRAMの性能はこれを構成するMOSトランジスタの性能で決まる。 50

(3)

MOSトランジスタの性能は、下記のドレイン - ソース間電流を表す(1)式および、 しきい値電圧のばらつき Vtを表す(2)式(タウア・ニン著「最新VLSIの基礎」p .279参照。)で与えられる。

【0003】

 $Ids = (Vgs - Vt)^2 / 2 ... (1)$

[0004]

$$Vt = q$$
 (Na · Wdm0/(3LW))/Cox ... (2)

【 0 0 0 5 】

ただし、上記(1)式、(2)式中、 = μ ・ W / L 、 μ は移動度、 L はトランジスタ のゲート長、 W はトランジスタのゲート幅、 N a はチャネル不純物濃度、 W dm0 はチャネ 10 ル空乏層幅である。また、 C ox はゲート容量である。

【0006】

しきい値電圧Vtは、一般にリーク電流の制約から大規模デバイスで0.2V程度以下 には設定できないため、スケーリング則によってVgsが1.0Vを切り、トランジスタサ イズ(L・W)が小さくなるとIds(性能)のばらつきが急激に大きくなる。

そこで、デバイス設計上は大きくなったばらつきを反映させて動作マージンを大きく設 定して対応することになる。

【0007】

SRAMセルの動作マージンを示す指標としては、図9に示すスタティックノイズマージン(以下、SNMという)がある。

20

30

40

また、図10に示すように、6個のトランジスタで構成されるSRAMセルのSNMと SNMのばらつき SNMは、4つのトランジスタMnL、MnR、MpL、MpRによ って決定される。ここでトランジスタMnL、MnRはNチャネルトランジスタであり、 トランジスタMpL、MpRはPチャネルトランジスタである。すなわち、以下の(3) 式で表される。

[0008]

 $SNM = Vth { (SNMnR / VtnR)^{2} + (SNMnL / VtnL)^{2} + (SNMpR / VtpR)^{2} + (SNMpL / VtpL)^{2} }... (3)$

[0009]

ここで、平方根の各項は4つの各トランジスタのVt変動に対するSNMの感度を示している(例えば、平成16年度 ITRS,PIDS WG報告書参照。)。なお、4つのトランジスタMnL、MnR、MpL、MpRのSNMは、それぞれ、SNMnL、SNMnR、SNMpL、SNMpRとした。なお、Vt、Vthはしきい値電圧を示し、ここでは、引用文献の記載に準じてVtまたはVthと記載している。

【0010】

スケーリングによって Vthが大きくなると SNMが大きくなり、SNMが小さくなってSRAMの不良率が急激に増加することがわかる。

その対策としては以下の4項目になる。(a)電圧を下げない(特にVddを下げない。

)。(b)ゲート酸化膜の薄膜化する(Coxが大きくなるので Vthは小さくなる。)。

(c)完全空乏型トランジスタをSRAMトランジスタに採用する(Naを低減する。) 。(d)不良SRAMセルに対して冗長アレイを用意して、これに切り替えることで歩留 りを確保する。

上記(a)項は、図10に示すように、Vddは下げないで、ワード線WL、ビット線BLの電圧だけを下げるため、SNMを低下させないで、低消費電力動作が可能になる。また、上記(b)項は、ゲート絶縁膜に、有機金属化学気相成長(MOCVD:metal-organic chemical vapor deposition)法、もしくは原子層蒸着(ALD:Atomic Layer Deposition)法で形成された以下の薄膜を用いている。すなわち、酸化ハフニウム(HfO2)、酸窒化ケイ化ハフニウム(HfSiON)、酸化ジルコニウム(ZrO2)、酸窒化ケイ化ジルコニウム(ZrSiON)を用いている。また、ゲート電極には、窒化チタン(TiN)、炭化タンタル(TaC)、タングステン(W)等を用いている。このような

(4)

方法が提案されている。さらに、上記(c)項としては、図11(1)に示すようなFi n F E T 型のトランジスタや、図11(2)に示すようなSi層の薄い完全空乏型SOI トランジスタをSRAMトランジスタに使用することが提案されている(例えば、非特許 文献1参照。)。

(5)

[0011]

スケーリングが進むとトランジスタのチャネルに含まれる不純物総数が少なくなり、不 純物ばらつきによるしきい値電圧のばらつきが大きくなるのは不可避である。

しかしながら、論理回路において、ばらつきを考慮した広い動作マージンを設定するの は動作速度の低下をもたらし、それをカバーするために電源電圧Vddを増加させるのは消 費電力の増加を招くことになる。

また、前述のようにしきい値電圧のばらつきが増大することによってSRAMのSNM ばらつきも比例して増加し、SRAM不良率も増加する。このため、これを冗長セルと冗 長回路で救済する場合は、スケーリングに伴い冗長アレイの比率が大きくなって、SRA M全体の面積が増加することになる。また、サイズのみをスケーリングし、電源電圧を下 げないと、電界の上昇、リーク電流の増大、消費電力の増大を招く。さらに、高誘電率(High-k)膜、金属ゲートを用いてゲート酸化膜を薄膜化するのは、理論的にSNMばらつ き低減し、低電圧化を可能にするが、スケーリングに伴い、Naが増加するので、いずれ 、SNMばらつきの増大を招く。

一方、完全空乏型トランジスタは、Naを極端に小さくでき、しきい値電圧、SNMの ばらつきを大幅に低減する可能性がある。しかしながら、FinFETはトランジスタ構 20 造が縦型であるため、微細なゲート電極加工、イオン注入、拡散層形成、サイドウォール スペーサ形成、サリサイド形成が難しい。またコンタクトが細いSi端でのみ接続するの でコンタクト抵抗が大きいという問題がある。さらに、薄いSOIトランジスタ(UTS OI)は寄生抵抗が大きく、またシリコン膜厚のばらつきに起因するしきい値電圧のばら つきが増加する。

[0012]

【非特許文献1】http://www.cadence.com/company/cadence labs/zradu ISLPED 2005 Fi nFET.pdf#search= 'SRAM FinFET'、平成20年10月28日検索

【発明の開示】

【発明が解決しようとする課題】

[0013]

解決しようとする問題点は、スケーリングが進むとトランジスタのチャネルに含まれる 不純物総数が少なくなり、不純物ばらつきによるしきい値電圧のばらつきが大きくなる点 である。

[0014]

本発明は、しきい値電圧のばらつきが大きいトランジスタのしきい値電圧を調整して、 しきい値電圧のばらつきを低減することを可能にする。

【課題を解決するための手段】

[0015]

本発明の半導体装置の製造方法(第1製造方法)は、基板と絶縁層とシリコン層が積層 されてなるSOI基板の該シリコン層の表面側にトランジスタを形成する工程と、前記S OI基板上に、前記トランジスタを被覆する第1絶縁膜と、前記トランジスタに電気的に 接続される部分を含む配線部とを形成する工程と、前記配線部を通じて前記トランジスタ のしきい値電圧を測定する工程と、前記第1絶縁膜表面に第2絶縁膜を介して支持基板を 形成する工程と、前記SOI基板の裏面側の前記基板と前記絶縁層の少なくとも一部を除 去する工程と、前記測定されたしきい値電圧に基づいて前記トランジスタのしきい値電圧 を調整する工程を有する。

[0016]

本発明の第1製造方法では、個々のトランジスタのしきい値電圧を測定して、しきい値 電圧の基準から外れたトランジスタのしきい値電圧が調整されるので、しきい値電圧のば 50

10

らつきが低減される。

【0017】

本発明の半導体装置の製造方法(第2製造方法)は、基板と絶縁層とシリコン層が積層 されてなるSOI基板の該シリコン層の表面側にトランジスタを形成する工程と、前記S OI基板上に、前記トランジスタを被覆する第1絶縁膜と配線部を形成するとともに、前 記配線部を形成する際に前記トランジスタに接続するプロービング用電極を形成する工程 と、前記第1絶縁膜表面に第2絶縁膜を介して支持基板を形成する工程と、前記SOI基 板の裏面側の前記基板と前記絶縁層の少なくとも一部を除去する工程と、前記シリコン層 の裏面側から前記シリコン層および前記第1絶縁膜に前記プロービング用電極を露出させ る開口部を形成する工程と、前記プロービング用電極を通じて前記トランジスタのしきい 値電圧を測定する工程と、前記測定されたしきい値電圧に基づいて前記トランジスタのし

10

20

[0018]

本発明の第2製造方法では、個々のトランジスタのしきい値電圧を測定して、しきい値 電圧の基準から外れたトランジスタのしきい値電圧が調整されるので、しきい値電圧のば らつきが低減される。

【0019】

本発明の半導体装置(第1半導体装置)は、シリコン層の表面側に形成されたトランジ スタと、前記シリコン層の表面上に形成されていて前記トランジスタを被覆する第1絶縁 膜と、前記第1絶縁膜中に形成されていて前記トランジスタに電気的に接続される配線部 と、前記第1絶縁膜表面に第2絶縁膜を介して形成された支持基板と、前記シリコン層の 裏面側に形成されていて前記トランジスタのしきい値電圧を調整する調整用絶縁膜を有す る。

[0020]

本発明の第1半導体装置では、シリコン層の裏面側にトランジスタのしきい値電圧を調 整する調整用絶縁膜を有することによって、トランジスタのしきい値電圧が所望の値に調 整される。

【0021】

本発明の半導体装置(第2半導体装置)は、シリコン層の表面側に形成されたトランジスタと、前記シリコン層の表面上に形成されていて前記トランジスタを被覆する第1絶縁 腹と、前記第1絶縁膜中に形成されていて前記トランジスタに電気的に接続される配線部 と、前記トランジスタに電気的に接続されるプロービング用電極と、前記第1絶縁膜表面 に第2絶縁膜を介して形成された支持基板と、前記シリコン層の裏面側から前記シリコン 層および前記第1絶縁膜に形成されていて前記プロービング用電極を露出させた開口部を 有する。

[0022]

本発明の第2半導体装置では、トランジスタに接続するプロービング用電極を露出させ た開口部を有することによって、開口部よりトランジスタのしきい値電圧の測定が容易に 行える。その結果、トランジスタの解析的評価を行うことが可能になり、論理回路のスピ ード不足、電圧マージン不足の原因となっている回路ブロックもしくはトランジスタが検 出される。そして、検出したトランジスタのしきい値電圧をウエハプロセス完成後に、も しくは解析的評価を行いながら補正することが可能になる。

40

【発明の効果】 【0023】

本発明の半導体装置の第1、第2製造方法は、しきい値電圧の基準から外れたトランジスタのしきい値電圧が調整できるため、しきい値電圧のばらつきが低減できるので、トランジスタ回路の高速化、低電圧動作化、低消費電力化が可能になるという利点がある。 【0024】

本発明の第1、第2半導体装置は、しきい値電圧の基準から外れたトランジスタのしき い値電圧が調整できるため、しきい値電圧のばらつきが低減できるので、トランジスタ回 ⁵⁰ 路の高速化、低電圧動作化、低消費電力化が可能になるという利点がある。 【発明を実施するための最良の形態】

[0025]

<1.第1の実施の形態>

[半導体装置の製造方法の第1例]

本発明の第1実施の形態に係る半導体装置の製造方法の第1例を、図1~図4の製造工 程断面図によって説明する。図1~図4では、一例として、論理回路部とメモリ回路部と してSRAMセル部のNチャネルトランジスタを示した。

[0026]

[トランジスタの形成]

10

20

図1に示すように、基板11と絶縁層12とシリコン層13が積層されてなるSOI基 板10を用意する。上記基板11は、例えば導電性を有する半導体基板として、例えばシ リコン基板で形成されている。上記絶縁層12は、例えば酸化シリコン膜で形成されてい る。

[0027]

まず、上記シリコン層13に、論理回路部とメモリ回路部等を分離する素子分離領域1 4を形成する。上記素子分離領域14は、例えば、上記シリコン層13中に溝を形成し、 その溝内に絶縁膜を埋め込むことで形成されている。その絶縁膜としては、例えば酸化シ リコン(例えばSiO₂)膜、窒化シリコン(例えばSiN)膜、酸窒化シリコン(例え ばSiON)膜等がある。すなわち、上記素子分離領域14は、いわゆるSTI(Shallo w Trench Isolation)構造に形成されている。

【 0 0 2 8 】

次に、上記シリコン層13の表面側にトランジスタ20を形成する。

まず、上記シリコン層13の表面に、ゲート絶縁膜21を形成する。このゲート絶縁膜21は、例えば、酸化ハフニウム(例えばHfO₂)、酸窒化ケイ化ハフニウム、酸化ジルコニウム(例えばZrO₂)、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率(Hightare) gh-k)膜で形成される。もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成される。上記高誘電率膜は、例えば、MOCVD(有機金属化学気相成長法:metal-organic chemical vapor deposition)、原子層蒸着(ALD:Atomic Layer Deposition)法で形成される。また、上記熱酸化窒化膜は、熱酸化、プラズマ酸化、プラズマ窒化法で形成されている。さらに、上記ゲート絶縁膜21上ゲート電極22を形成する。このゲート電極22は、例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成される。

[0029]

次に、上記ゲート電極22の側壁にサイドウォールスペ サ23を形成する。 次いで、ゲート電極22、サイドウォールスペーサ23、素子分離領域14をマスクに して、上記シリコン層13にソース・ドレイン領域24、25を形成する。このとき、上 記サイドウォールスペーサ23を形成する前に上記シリコン層13にLDD(Lightly Do ped Drain)層(図示せず)を形成し、その後サイドウォールスペーサ23を形成する。 そして上記ソース・ドレイン領域24、25を形成することで、LDD構造としてもよい 。よって上記ゲート電極22直下の上記シリコン層13がチャネル部26となる。

40

50

30

このようにして、トランジスタ20が形成される。

【0030】

次に、上記SOI基板10上に、第1絶縁膜30と前記トランジスタ20に電気的に接続される配線を含む配線部40を形成する。図面に示した構成では、4層の配線部41~ 44(配線51~54とプラグ61~64)と、8層の第1絶縁膜31~38が形成される。上記配線部40の層数は、適宜選択して決定される。したがって、5層以上となる場合もある。通常、7層程度、積層して形成される。

そのとき、最下層の第1絶縁膜31は、例えば数百nmの厚さで、上記ゲート電極22 を完全に被覆する状態に形成され、その表面は、例えば化学的機械研磨(CMP)によっ て平坦化されていることが好ましい。また、最上層の第1絶縁膜38表面は、例えば化学的機械研磨(CMP)等によって平坦化され、最上層の配線54が露出される。 【0031】

具体的には、上記配線部40の形成は以下のようにして行う。

例えば、上記第1絶縁膜31を形成した後、この第1絶縁膜31にトランジスタ20の 所定の位置(例えば、ソース・ドレイン領域、ゲート電極等)に達する接続孔を形成し、 接続孔の内面に密着層、バリア層を介して導電性材料を埋め込んで、プラグ61を形成す る。例えば、密着層にチタン、バリア層に窒化チタン、導電性材料にタングステンを用い る、もしくは、密着層にタンタル、バリア層に窒化タンタル、導電性材料に銅を用いる。 なお、第1絶縁膜31上に形成された余剰な密着層、バリア層、導電性材料は、例えば化 学的機械研磨によって除去される。

【0032】

次いで、上記第1絶縁膜31上に第2層目の第1絶縁膜32を、例えば窒化炭化シリコ ンで形成する。この第2層目の第1絶縁膜32に、配線溝を形成し、例えば、配線溝の内 面に密着層、バリア層を介して導電性材料を埋め込んで、上記プラグ61に接続する配線 51を形成する。例えば、密着層にチタンもしくはタンタル、バリア層に窒化チタンもし くは窒化タンタル、導電性材料に銅を用いる。なお、第1絶縁膜32上に形成された余剰 な密着層、バリア層、導電性材料は、例えば化学的機械研磨によって除去される。 【0033】

次いで、上記第2層目の第1絶縁膜32上に第3層目の第1絶縁膜33を形成する。こ ²⁰ の第3層目の第1絶縁膜33は、例えば水素(H)を含む酸化炭化シリコン(SiOCH)、炭化酸化シリコン(SiOC)、ポーラス炭化酸化シリコン等で形成される。

そして、上記同様に、上記第1絶縁膜33に接続孔を形成し、接続孔の内面に密着層、 バリア層を介して導電性材料を埋め込んで、上記配線51に接続するプラグ62を形成す る。例えば、密着層にチタンもしくはタンタル、バリア層に窒化チタンもしくは窒化タン タル、導電性材料に銅を用いる。なお、第1絶縁膜33上に形成された余剰な密着層、バ リア層、導電性材料は、例えば化学的機械研磨によって除去される。

以下、上記同様にして、第n-1層目の第1絶縁膜30に接続孔を形成してプラグを形成し、第n層の第1絶縁膜30に配線溝を形成して配線を形成する。ここで、nは第1絶縁膜30の総層数であり、図面に示した場合では、n=8となる。

30

10

また、上記プラグと配線は、いわゆるデュアルダマシンプロセスによって同時形成する こともできる。

このようにして、半導体装置1を形成する。

【0034】

[しきい値電圧の測定]

次に、図2に示すように、上記最上層の配線54を通じて、論理回路部、メモリ回路部 (SRAM部)の性能確認テストを行う。例えば、論理回路部に関しては、論理回路部に 設けられたBIST(Built In Self Test)回路を通してテストパターンに発生させ、上 記半導体装置1の性能を律束する、性能が低い回路ブロックや、トランジスタを検出する 。またSRAM部に関してもLSI内部に設けられたBISTを通して各SRAMセルの SNMを表すバタフライカーブ(前記図9参照)等を測定し、SNMの小さいSRAMセ ルを検出し、その原因となるトランジスタを特定する。

具体的には、例えば、測定用のプローブ101を上記最上層の配線54に接触させて、 上記トランジスタ20のしきい値電圧を測定する。測定は、好ましくは、全てのトランジ スタ20について行う。

【0035】

[支持基板の形成]

上記測定が終了した後、図3に示すように、最上層に形成された上記第1絶縁膜30(38)の表面に第2絶縁膜71を介して支持基板72を形成する。上記第2絶縁膜71は、例えば酸化シリコン(SiO₂)膜で形成される。上記支持基板72には、例えばシリ

コン基板、樹脂基板、ガラス基板等を用いることができる。

【 0 0 3 6 】

次いで、上記SOI基板10の裏面側の上記基板11(前記図1参照)と上記絶縁層1 2(前記図1参照)の少なくとも一部を除去して上記シリコン層13の裏面を露出させる 。ここでは、基板11および絶縁層12を全面にわたって除去した。または、上記絶縁層 12はそのまま残す、もしくは全面に薄く残してもよい。また、上記絶縁層12を完全に 除去した後、上記シリコン層13の全面に酸化膜、例えば酸化シリコン膜を形成してもよい。

【0037】

[しきい値電圧の調整]

その後、上記測定されたしきい値電圧に基づいて、しきい値電圧の基準から外れた上記 トランジスタ20のしきい値電圧を調整する工程を行う。

【0038】

[イオン注入によるしきい値電圧の調整]

しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する工程は 、上記シリコン層13の裏面側から、しきい値電圧を調整する上記トランジスタ20のチ ャネル部26に、13族もしくは15族の元素をイオン注入して行う。上記13族元素と しては、ホウ素(B)、アルミニウム(A1)、ガリウム(Ga)、インジウム(In) 等が挙げられるが、より好ましくはホウ素(B)が挙げられる。また上記15族元素とし ては、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)等が挙げられるが、 より好ましくはリン(P)が挙げられる。上記しきい値電圧の基準は、例えば0.3V以 下とする。

上記13族元素をトランジスタ20のチャネル部26にイオン注入することによって、 トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの 場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がP FETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

また、上記15族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下し、トランジスタ2 0がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。

30

10

20

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する 。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。 上記イオン注入では、1個もしくは数個のイオンを注入して、しきい値電圧の調整を行 うことができる。イオンを1個ずつイオン注入する技術はシングルイオン注入法といわれ ている。シングルイオン注入法は、インターネット検索:{HYPERLINK "http://www.nano net.go.jp/japanese/2003/046a.html",http://www.nanonet.go.jp/japanese/2003/046a .html 2008年11月10日検索の「Japan Nanonet Bulletin 第46号(2003年12月16日)。)に開示されている。

[0039]

また、上記イオン注入を行うときに、イオン注入されるチャネル部26の部分を開口さ 40 せたレジストマスク(図示せず)を、上記シリコン層13の裏面に形成してもよい。この ようにレジストマスクを形成することによって、所望のトランジスタ20のチャネル部2 6のみに13族元素もしくは15族元素をイオン注入することが可能になる。イオン注入 後、上記レジストマスクを除去する。

【0040】

[中性子注入によるしきい値電圧の調整]

また、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する 工程は、上記トランジスタ20のチャネル部26に中性子を注入して行ってもよい。中性 子がトランジスタ20のチャネル部26に注入されることによって、チャネル部26の不 純物分布が変調され、トランジスタ20のしきい値電圧が調整される。すなわち、中性子 がシリコン層13に注入されることによって、そのシリコン層13のシリコン(Si)が リン(P)に変わるので、実質的にリン(P)が増加することになる。したがって、トラ ンジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下 する。一方、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧 の絶対値)が上昇する。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。 【0041】

なお、中性子の注入にはその飛程を浅くすることが困難な場合には、上記基板11および上記絶縁層12を除去する前に行う、もしくは上記基板11を除去した後に行う、もし くは上記絶縁層12を除去する途中で行ってもよい。また、中性子の場合、全面に注入されるので、全体のトランジスタのしきい値電圧をみて、全体のトランジスタのしきい値電 圧の平均が下がるように、中性子を注入することが好ましい。

【0042】

[レーザ光照射によるしきい値電圧の調整]

また、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する 工程は、上記シリコン層13の裏面側から上記トランジスタ20のチャネル部26にレー ザ光を、例えばスポット的に照射して行ってもよい。レーザ光がトランジスタ20のチャ ネル部26に照射されることによって、チャネル部26の不純物を活性化されて不純物分 布が変調され、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ2 0がNFETの場合もPFETの場合も、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

20

【0043】

また、上記レーザ光照射を行うときに、レーザ光が照射されるチャネル部26の部分を 開口させた遮光マスク(図示せず)を、上記シリコン層13の裏面に形成してもよい。こ のように遮光マスクを形成することによって、所望のトランジスタ20のチャネル部26 のみに、正確にレーザ光を照射することが可能になる。また、遮光マスクを用いた場合、 全面にレーザ光を照射しても差し支えない。レーザ光を照射した後、上記遮光マスクを除 去する。

上記遮光マスクは、レーザ光を遮光するものであって、シリコン層13を汚染させるも 30 のでなければ、如何なる材料であってもよい。例えば、酸化シリコン膜を介して上記シリ コン層13の裏面に形成したアルミニウム膜、タングステン膜等の金属膜を用いることが できる。

[0044]

上記説明したように、上記第1製造方法では、個々のトランジスタ20のしきい値電圧 を測定して、しきい値電圧の基準から外れたトランジスタ20のしきい値電圧が調整する ことができる。したがって、トランジスタ20のしきい値電圧のばらつきが低減される。 【0045】

[回路ブロックごとのしきい値電圧の調整]

また、論理回路部を構成する多数のトランジスタのうち、論理回路部の性能を律束する 40 トランジスタを特定することは通常困難である。しかしながら、論理回路部を構成する回 路ブロック(あるトランジスタ群)ごとに、性能を律束する回路ブロックを特定すること はできる。そこで、回路ブロックごとにトランジスタのしきい値電圧を調整することで、 半導体装置全体の性能向上を図ることができる。

例えば、図4に示すように、上記トランジスタ20のしきい値電圧を調整する工程は、 しきい値を調整するトランジスタ20が形成されている位置における上記シリコン層13 の裏面側に、上記トランジスタ20のしきい値を調整する調整用絶縁膜81を形成する。

以下、具体的に説明する。

[0046]

例えば、前記図1によって説明したのと同様にして、半導体装置1を構成する論理回路 50

部とメモリ回路部を形成する。そのうち論理回路部は、複数の回路ブロックで構成し、各 回路ブロックに複数のトランジスタを有している。

(11)

まず、上記トランジスタのしきい値電圧を測定する工程で、上記トランジスタ20のし きい値電圧を測定して、上記半導体装置1の性能を律束している回路ブロックを検出する 。そして上記測定されたしきい値電圧に基づいて、上記検出した回路ブロックごとに上記 調整用絶縁膜81を形成する。

【0047】

[不純物を含む絶縁膜によるしきい値電圧の調整]

上記調整用絶縁膜81は、13族もしくは15族の元素を含む酸化シリコン膜で形成される。上記13族元素としては、ホウ素(B)、アルミニウム(A1)、ガリウム(Ga)、インジウム(In)等が挙げられるが、より好ましくはホウ素(B)が挙げられる。 また上記15族元素としては、窒素(N)、リン(P)、ヒ素(As)、アンチモン(S b)等が挙げられるが、より好ましくはリン(P)が挙げられる。

そして、13族元素を含む酸化シリコン膜中の13族元素をトランジスタ20のチャネ ル部26に拡散させることによって、トランジスタ20のしきい値電圧を調整する。例え ば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧 の絶対値)が低下する。

また、15族元素を含む酸化シリコン膜中の15族元素をトランジスタ20のチャネル 部26に拡散させることによって、トランジスタ20のしきい値電圧を調整する。例えば ²⁰ 、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値) が低下し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の 絶対値)が上昇する。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。 【0048】

上記13族もしくは15族の元素を含む酸化シリコン膜を形成する工程は、以下のよう にして行う。

例えば、13族もしくは15族の元素を分子内に含むガスとシラン系ガスと酸素との混 合ガス中で、イオンビーム、電子線もしくはレーザー光を、上記トランジスタ20のチャ ネル部26が形成されるシリコン層13の裏面に照射する。そして、上記13族もしくは 15族の元素を含む薄膜を上記トランジスタ20のチャネル部26が形成されるシリコン 層13の裏面に形成する。イオンビーム、電子線もしくはレーザー光のようなエネルギー 線をアシストに用いた成膜では、局所的、かつ選択的に成膜が可能になる。例えば、1個 のトランジスタ20のチャネル部26が形成されるシリコン層13の裏面に形成すること ができる。もしくは複数個のトランジスタ20が形成されたシリコン層13の裏面に形成 することができる。また、1個ないし数個の13族もしくは15族の元素がチャネル部2 6に導入されればよいので、上記調整用絶縁膜81の膜厚は数原子層もしくは数nm(例 えば5nm)程度あればよい。

【0049】

上記13族元素を分子内に含むガスには、例えばジボラン(B₂H₆)が挙げられる。も ちろん、ホウ素(B)以外の13族元素を含むガスを用いることもできる。また上記15 族元素を分子内に含むガスには、例えばホスフィン(PH₃)が挙げられる。もちろん、 リン(P)以外の13族元素を含むガスを用いることもできる。また、シラン系ガスには 、モノシラン(SiH₄)、ジシラン(Si₂H₆)、トリシラン(Si₃H₈)等が挙げら れる。

【0050】

[応力を有する絶縁膜によるしきい値電圧の調整]

また、上記調整用絶縁膜81は、応力を有する絶縁膜で形成される。例えば、窒化シリコン膜で形成される。すなわち、窒化シリコン膜に内在するストレスをトランジスタ20 50

10

30

のチャネル部26に印加することにより、トランジスタ20のしきい値電圧を調整する。 【0051】

例えば、トランジスタ20がPFETの場合、上記窒化シリコン膜の応力が圧縮応力で あれば、PFETのしきい値電圧を低下させることができる。また、上記トランジスタ2 0がNFETの場合、上記窒化シリコン膜の応力が引張応力であれば、NFETのしきい 値電圧を低下させることができる。

また、上記窒化シリコン膜は、例えば、窒化シリコン膜中に炭素を含ませることにより 圧縮応力膜とすることができ、水素(H)を含ませることにより引張応力膜とすることが できる。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する ¹⁰ 。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。 【0052】

「固定電荷を有する絶縁膜によるしきい値電圧の調整」

また、上記調整用絶縁膜81は、固定電荷を有する絶縁膜で形成される。例えば、固定 電荷を有する絶縁膜は、目的に応じて、負の固定電荷を有する絶縁膜と正の固定電荷を有 する絶縁膜とで使い分ける。上記負の固定電荷を有する絶縁膜には、例えば、酸化ハフニ ウム(HfO₂)膜がある。また、正の固定電荷を有する絶縁膜には、例えば、酸窒化シ リコン(SiON)膜がある。

上記負の固定電荷を有する絶縁膜の場合、例えば酸化ハフニウム膜中の負の固定電荷に よって、トランジスタ20のチャネル部26に電荷(電子)を与えることで、トランジス ²⁰ タ20のしきい値電圧を調整する。例えば、トランジスタ20がNFETの場合、しきい 値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合 、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

また、上記正の固定電荷を有する絶縁膜の場合、例えば酸窒化シリコン膜中の正の固定 電荷によって、トランジスタ20のチャネル部26に電荷(正孔)を与えることで、トラ ンジスタのしきい値電圧を調整する。例えば、トランジスタ20がPFETの場合、しき い値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がNFETの場 合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。 【0053】

[イオン注入によるしきい値電圧の調整]

上記回路ブロックごとのしきい値電圧の調整は、前記図3によって説明したレジストマ スクを用いたイオン注入によっても行うことができる。例えば、しきい値電圧を調整する 回路ブロック上に開口部を設けたレジストマスク(図示せず)を上記シリコン層13の裏 面に形成して、前記説明したのと同様なイオン注入を行えばよい。 【0054】

すなわち、上記シリコン層13の裏面側からしきい値電圧を調整する上記回路ブロック

のトランジスタ20群の各チャネル部26に、13族もしくは15族の元素をイオン注入 して行う。上記13族元素としては、ホウ素(B)、アルミニウム(A1)、ガリウム(Ga)、インジウム(In)等が挙げられるが、より好ましくはホウ素(B)が挙げられ る。また上記15族元素としては、窒素(N)、リン(P)、ヒ素(As)、アンチモン (Sb)等が挙げられるが、より好ましくはリン(P)が挙げられる。

上記13族元素をトランジスタ20のチャネル部26にイオン注入することによって、 トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの 場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がP FETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

また、上記15族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNF ETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下し、トランジスタ2 30

0 が P F E T の場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。 【 0 0 5 5 】

このように、同一イオン注入では、NFETとPFETでは、反対の方向にしきい値電 圧が移行する。よって、回路ブロックは、NFETもしくはPFETごとに設定してもよい。

[0056]

「回路ブロックごとのしきい値電圧の調整]

また、回路ブロック内にNFETとPFETが混載されている場合には、回路ブロック 内において、回路ブロックとしての性能が向上する方向に、トランジスタのしきい値電圧 を調整する。したがって、場合によっては、あるトランジスタにおいて、しきい値電圧が 高くなる方向に調整される場合もある。しかし、調整される一つの回路ブロック全体とし て性能が向上されるのであれば、回路ブロック内にしきい値電圧が高くなる方向に調整さ れるトランジスタがあってもよい。

10

また、上記調整用絶縁膜81を形成した後、もしくは上記イオン注入後、レーザ光を照 射して、不純物注入領域をアニールしてもよい。

【0058】

[0057]

[しきい値電圧の調整方法の他例]

また、上記説明したように、個々のトランジスタに対してしきい値電圧を調整する場合 、トランジスタのしきい値電圧を調整する前に、測定したトランジスタのアドレス情報と ²⁰ 、測定したしきい値電圧の情報とを対応させて記憶させておく。

この方法は、回路ブロックごとにトランジスタのしきい値電圧を調整する場合も同様で あり、測定した回路ブロックのトランジスタのアドレス情報と、測定したしきい値電圧の 情報とを対応させて記憶させておく。

そして、トランジスタのアドレス情報と、対応するトランジスタのしきい値電圧の情報 に基づいて、しきい値電圧を調整するトランジスタのアドレスを検索する。続いて、検索 したアドレスのトランジスタのしきい値電圧の情報に対応して、トランジスタのしきい値 電圧を調整する。

【0059】

また、上記トランジスタもしくは回路ブロックの性能評価と、トランジスタのしきい値 ³⁰ 電圧の調整は、ウエハ状態で行っても、チップ状態で行ってもよい。

【0060】

上記第1製造方法では、個々のトランジスタ20のしきい値電圧を測定して、しきい値 電圧の基準から外れたトランジスタ20のしきい値電圧が調整されるので、しきい値電圧 のばらつきが低減される。

よって、しきい値電圧のばらつきが低減できるので、トランジスタ回路の高速化、低電 圧動作化、低消費電力化が可能になるという利点がある。すなわち、論理回路部の高速化 、低電圧動作、消費電力削減が可能になる。また、メモリ回路部、例えばSRAMのSN Mばらつきを低減することができ、歩留り向上、SRAMの低電圧動作化、低消費電力化 が可能となる。

40

【0061】

< 2 . 第 2 の実施の形態 >

[半導体装置の製造方法の第2例]

本発明の第2実施の形態に係る半導体装置の製造方法の第2例を、図5~図6の製造 工程断面図によって説明する。図5~図6では、一例として、論理回路部やメモリ回路部 に搭載されるNチャネルトランジスタを示した。

【0062】

図5に示すように、基板11と絶縁層12とシリコン層13が積層されてなるSOI基 板10を用意する。上記基板11は、例えば導電性を有する半導体基板として、例えばシ リコン基板で形成されている。上記絶縁層12は、例えば酸化シリコン膜で形成されてい

る。

[0063]

まず、上記シリコン層13に、素子間を分離する素子分離領域14を形成する。上記素 子分離領域14は、例えば、上記シリコン層13中に溝を形成し、その溝内に絶縁膜を埋 め込むことで形成されている。その絶縁膜としては、例えば酸化シリコン(例えばSiO 。) 膜、窒化シリコン(例えばSiN)膜、酸窒化シリコン(例えばSiON)膜等があ る。すなわち、上記素子分離領域14は、いわゆるSTI(Shallow Trench Isolation) 構造に形成されている。

[0064]

次に、上記シリコン層13の表面側にトランジスタ20を形成する。

10

まず、上記シリコン層13の表面に、ゲート絶縁膜21を形成する。このゲート絶縁膜 21は、例えば、酸化ハフニウム(例えば HfO₂)、酸窒化ケイ化ハフニウム、酸化ジ ルコニウム(例えばZrO2)、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率(Hi gh-k)膜で形成される。もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成さ れる。上記高誘電率膜は、例えば、有機金属化学気相成長法、原子層蒸着法で形成される 。また、上記熱酸化窒化膜は、熱酸化、プラズマ酸化、プラズマ窒化法で形成されている 。さらに、上記ゲート絶縁膜21上ゲート電極22を形成する。このゲート電極22は、 例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成される。 [0065]

次に、上記ゲート電極22の側壁にサイドウォールスペ サ23を形成する。 次いで、ゲート電極22、サイドウォールスペーサ23、素子分離領域14をマスクに して、上記シリコン層13にソース・ドレイン領域24、25を形成する。このとき、上 記サイドウォールスペーサ23を形成する前に上記シリコン層13にLDD(Lightly Do ped Drain)層(図示せず)を形成し、その後サイドウォールスペーサ23を形成する。 そして上記ソース・ドレイン領域24、25を形成して、LDD構造を有してもよい。よ って上記ゲート電極22直下の上記シリコン層13がチャネル部26となる。

このようにして、トランジスタ20が形成される。

[0066]

次に、上記SOI基板10上に、第1絶縁膜30と前記トランジスタ20に電気的に接 続される配線を含む配線部40を形成する。図面に示した構成では、4層の配線部41~ 4 4 (配線 5 1 ~ 5 4 とプラグ 6 1 ~ 6 4) と、 8 層の第 1 絶縁膜 3 1 ~ 3 8 が形成され る。上記配線部40の層数は、適宜選択して決定される。したがって、5層以上となる場 合もある。通常、7層程度、積層して形成される。

そのとき、最下層の第1絶縁膜31は、例えば数百nmの厚さで、上記ゲート電極22 を完全に被覆する状態に形成され、その表面は、例えば化学的機械研磨(СМР)によっ て平坦化されていることが好ましい。また、最上層の第1絶縁膜38表面は、例えば化学 的機械研磨(CMP)等によって平坦化され、最上層の配線54が露出される。

[0067]

また、上記配線部40の形成は以下のようにして行う。

例えば、上記第1絶縁膜31に接続孔を形成し、接続孔の内面に密着層、バリア層を介 して導電性材料を埋め込んで、プラグ61を形成する。例えば、密着層にチタン、バリア 層に窒化チタン、導電性材料にタングステンを用いる、もしくは、密着層にタンタル、バ リア層に窒化タンタル、導電性材料に銅を用いる。なお、第1絶縁膜31上に形成された 余剰な密着層、バリア層、導電性材料は、例えば化学的機械研磨によって除去される。 [0068]

次いで、上記第1絶縁膜31上に第2層目の第1絶縁膜32を、例えば窒化炭化シリコ ンで形成する。この第2層目の第1絶縁膜32に、配線溝を形成し、例えば、配線溝の内 面に密着層、バリア層を介して導電性材料を埋め込んで、上記プラグ61に接続する配線 51を形成する。この配線51と同時に、形成しようとしているトランジスタ、例えばソ ース・ドレイン領域24、25等に接続するプロービング用電極91を形成する。図示は 30

していないが、ゲート電極22に接続するプロービング用電極も形成しておく。

上記密着層には例えばチタンもしくはタンタル、上記バリア層には例えば窒化チタンも しくは窒化タンタル、上記導電性材料には例えば銅を用いる。

なお、第1絶縁膜32上に形成された余剰な密着層、バリア層、導電性材料は、例えば 化学的機械研磨によって除去される。

【0069】

次いで、上記第2層目の第1絶縁膜32上に第3層目の第1絶縁膜33を形成する。こ の第3層目の第1絶縁膜33は、例えば水素(H)を含む酸化炭化シリコン(SiOCH)、炭化酸化シリコン(SiOC)、ポーラス炭化酸化シリコン等で形成される。

そして、上記同様に、上記第1絶縁膜33に接続孔を形成し、接続孔の内面に密着層、 バリア層を介して導電性材料を埋め込んで、上記配線51に接続するプラグ62を形成す る。例えば、密着層にチタンもしくはタンタル、バリア層に窒化チタンもしくは窒化タン タル、導電性材料に銅を用いる。

なお、第1絶縁膜33上に形成された余剰な密着層、バリア層、導電性材料は、例えば 化学的機械研磨によって除去される。

以下、上記同様にして、第n-1層目の第1絶縁膜30に接続孔を形成してプラグを形成し、第n層の第1絶縁膜30に配線溝を形成して配線を形成する。ここで、nは第1絶縁膜30の総層数であり、図面に示した場合では、n=8となる。

このようにして、半導体装置2を形成する。

[0070]

[支持基板の形成]

次に、最上層に形成された上記第1絶縁膜30(38)の表面に第2絶縁膜71を介し て支持基板72を形成する。上記第2絶縁膜71は、例えば酸化シリコン(SiO₂)膜 で形成される。上記支持基板72には、例えばシリコン基板、樹脂基板、ガラス基板等を 用いることができる。

【0071】

次いで、図6に示すように、上記SOI基板10の裏面側の上記基板11(前記図5参 照)と上記絶縁層12(前記図5参照)の少なくとも一部を除去して上記シリコン層13 の裏面を露出させる。ここでは、基板11および絶縁層12を全面にわたって除去した。

または、上記絶縁層12はそのまま残す、もしくは全面に薄く残してもよい。また、上記絶縁層12を完全に除去した後、上記シリコン層13の全面に酸化膜、例えば酸化シリコン膜を形成してもよい。

【0072】

次に、上記シリコン層13の裏面側から上記シリコン層13(素子分離領域14)およ び第1絶縁層30(31)に上記プロービング用電極91を露出させる開口部92を形成 する。

[0073]

「しきい値電圧の測定)

次に、この状態で、しきい値電圧を測定するプローブ101を上記プロービング用電極 91に接触させて、上記トランジスタ20のしきい値電圧を測定する。

【0074】

すなわち、上記プロービング用電極91を通じて、論理回路部、メモリ回路部(SRA M部)の性能確認テストを行う。

例えば、論理回路部に関しては、論理回路部に設けられたBIST(Built In Self Test)回路を通してテストパターンに発生させ、上記半導体装置2の性能を律束する、性能が低い回路ブロックや、トランジスタを検出する。またSRAM部に関してもLSI内部に設けられたBISTを通して各SRAMセルのバタフライカーブ(Fig.b)等を測定し、SNMの小さいSRAMセルを検出し、その原因となるトランジスタを特定する。

具体的には、例えば、測定用のプローブ101を上記プロービング用電極91に接触さ せて、上記トランジスタ20のしきい値電圧を測定する。測定は、好ましくは、全てのト

10

30

20

ランジスタ20について行う。

【0075】

[しきい値電圧の調整]

その後、上記測定されたしきい値電圧に基づいて、しきい値電圧の基準から外れた上記 トランジスタ20のしきい値電圧を調整する。上記しきい値電圧の調整は、前述したシン グルイオン注入法、レーザ光のスポット照射法等により行う。また、シングルイオン注入 法の後、レーザ光照射によるアニールを行ってもよい。

(16)

【0076】

[イオン注入によるしきい値電圧の調整]

上記シングルイオン注入法では、上記シリコン層13の裏面側から、しきい値電圧を調 ¹⁰ 整する上記トランジスタ20のチャネル部26に、13族もしくは15族の元素をイオン 注入して行う。上記13族元素としては、ホウ素(B)、アルミニウム(A1)、ガリウ ム(Ga)、インジウム(In)等が挙げられるが、より好ましくはホウ素(B)が挙げ られる。また上記15族元素としては、窒素(N)、リン(P)、ヒ素(As)、アンチ モン(Sb)等が挙げられるが、より好ましくはリン(P)が挙げられる。

上記13族元素をトランジスタ20のチャネル部26にイオン注入することによって、 トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの 場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がP FETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

また、上記15族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下し、トランジスタ2 0がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。 【0077】

[アニール処理]

また、上記イオン注入後、イオン注入した領域にレーザ光をスポット的に照射して、ア ニール処理を行ってもよい。この場合、シリコン層13の照射面側に浅くレーザ光が吸収 されるように、レーザ光には短波長レーザ光として、例えば紫外線レーザ光を用いる。例 えば、XeC1レーザ光(波長308nm、XeFレーザ光(波長351nm)、KrF レーザ光(波長248nm)等を用いることができる。

[0078]

[レーザ光照射によるしきい値電圧の調整]

また、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する 工程は、上記シリコン層13の裏面側から上記トランジスタ20のチャネル部26にレー ザ光をスポット的に照射して行う。

レーザ光がトランジスタ20のチャネル部26に、スポット的に照射されることによって、チャネル部26の不純物を活性化されて不純物分布が変調され、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合もPFETの場合も、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

【0079】

また、論理回路部を構成する多数のトランジスタのうち、論理回路部の性能を律束する トランジスタを特定することは通常困難である。しかしながら、論理回路部を構成する回 路ブロック(あるトランジスタ群)ごとに、性能を律束する回路ブロックを特定すること はできる。そこで、第2製造方法においても、回路ブロックごとにトランジスタのしきい 値電圧を調整することで、半導体装置全体の性能向上を図ることができる。 【0080】

そして、上記しきい値電圧の調整を行った後、再度、測定用のプローブ101を上記最 上層の配線54に接触させて、上記トランジスタ20のしきい値電圧を測定して、トラン

50

ジスタ20もしくは回路ブロックの性能の確認を行う。ここで、性能が基準に満たない場合には、再度、上記説明したトランジスタのしきい値電圧の調整を行う。 【0081】

また、上記第2製造方法では、上記トランジスタのしきい値電圧を測定する工程と、上 記トランジスタのしきい値電圧の調整する工程をIn-Situで行える。例えばイオン注入装 置もしくはレーザーアニール装置内に設置された測定用のプローブでトランジスタもしく は回路ブロックの性能の解析的評価を行いながら、シングルイオン注入もしくはスポット レーザ光照射によりしきい値電圧を調整する。

[0082]

また、上記第2製造方法では、シリコン層13の裏面側にプロービング用の開口部92 10 を形成することによって、プロービング後、直ぐに、上記シリコン層13の裏面側から上 記トランジスタ20のしきい値電圧を調整する工程を行うことができる。すなわち、支持 基板72の形成工程、基板11や絶縁層12の除去工程を経ることがないので、プロービ ング結果に変動をきたすことなく、しきい値電圧の調整が行えるので、正確な調整が行え る。

【0083】

さらに、上記第2製造方法では、個々のトランジスタ20のしきい値電圧を測定して、 しきい値電圧の基準から外れたトランジスタ20のしきい値電圧が調整されるので、しき い値電圧のばらつきが低減される。

よって、しきい値電圧のばらつきが低減できるので、トランジスタ回路の高速化、低電 圧動作化、低消費電力化が可能になるという利点がある。すなわち、論理回路部の高速化 、低電圧動作、消費電力削減が可能になる。また、メモリ回路部、例えばSRAMのSN Mばらつきを低減することができ、歩留り向上、SRAMの低電圧動作化、低消費電力化 が可能となる。

【0084】

<3.第3の実施の形態>

[半導体装置の構成の第1例]

本発明の第2実施の形態に係る半導体装置の第1例を、図7の製造工程断面図によって 説明する。

【0085】

図7に示すように、シリコン層13の表面側には、素子分離領域14に分離されて、ト ランジスタ20が形成されている。上記素子分離領域14は、例えば、例えば酸化シリコ ン膜、窒化シリコン膜、酸窒化シリコン膜等からなるSTI構造に形成されている。 【0086】

上記トランジスタ20は以下のように構成されている。

上記シリコン層13の表面にゲート絶縁膜21を介して、ゲート電極22が形成されて いる。このゲート絶縁膜21は、例えば、酸化ハフニウム、酸窒化ケイ化ハフニウム、酸 化ジルコニウム、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率膜で形成されている。 もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成されている。上記ゲート電極2 2は、例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成されて いる。また、上記ゲート電極22の側壁にはサイドウォールスペ サ23が形成されてい る。

[0087]

さらに、ゲート電極22の両側の上記シリコン層13には、ソース・ドレイン領域24 、25が形成されている。図面では、一部のトランジスタ20のソース・ドレイン領域2 4、25が共通化されている。また、図示はしていないが、上記ソース・ドレイン領域2 4、25は、LDD(Lightly Doped Drain)構造を有してもよい。このように形成され た上記ゲート電極22直下の上記シリコン層13がチャネル部26となる。

上記の如く、トランジスタ20が構成されている。

[0088]

30

上記シリコン層13の表面上には、上記トランジスタ20を被覆する第1絶縁膜30が 形成されている。また、上記第1絶縁膜30中には、上記トランジスタ20に電気的に接 続される配線部40が複数層に形成されている。図面に示した構成では、4層の配線部4 1~44(配線51~54とプラグ61~64)と、8層の第1絶縁膜31~38が形成 されている。上記配線部40の層数は、適宜選択して決定される。したがって、5層以上 となる場合もある。通常、7層程度、積層して形成される。

【0089】

さらに、上記第1絶縁膜30表面には、第2絶縁膜71を介して支持基板72が形成されている。上記第2絶縁膜71は、例えば酸化シリコン膜で形成される。上記支持基板7 2には、例えばシリコン基板、樹脂基板、ガラス基板等を用いることができる。 【0090】

10

また、上記シリコン層13の裏面側には、上記トランジスタ20のしきい値電圧を調整 する調整用絶縁膜81が形成されている。

【0091】

[0092]

上記調整用絶縁膜81は、13族もしくは15族の元素を含む酸化シリコン膜で形成されている。

上記13族元素としては、ホウ素、アルミニウム、ガリウム、インジウム等が挙げられ るが、より好ましくはホウ素が挙げられる。13族元素を含む酸化シリコン膜が形成され ていることによって、トランジスタ20がNFETの場合、しきい値電圧(ただし、しき い値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただ し、しきい値電圧の絶対値)が低下する。

20

30

また上記15族元素としては、窒素、リン、ヒ素、アンチモン等が挙げられるが、より 好ましくはリンが挙げられる。15族元素を含む酸化シリコン膜が形成されていることに よって、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶 対値)が低下し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値 電圧の絶対値)が上昇する。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整でき 、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整できる。 【0093】

また、上記調整用絶縁膜81は、応力を有する絶縁膜、例えば窒化シリコン膜で形成されている。すなわち、窒化シリコン膜に内在するストレスをトランジスタ20のチャネル 部26に印加することにより、トランジスタ20のしきい値電圧が調整される。

例えば、トランジスタ20がPFETの場合、上記窒化シリコン膜の応力が圧縮応力で あれば、PFETのしきい値電圧を低下させることができ、上記トランジスタ20がNF ETの場合、上記窒化シリコン膜の応力が引張応力であれば、NFETのしきい値電圧を 低下させることができる。

また、上記窒化シリコン膜は、窒化シリコン膜中に炭素を含ませることにより圧縮応力 膜とすることができ、水素(H)を含ませることにより引張応力膜とすることができる。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整でき 40 、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整できる。

【0094】

また、上記調整用絶縁膜81は、固定電荷を有する絶縁膜で形成されている。

例えば、固定電荷を有する絶縁膜は、目的に応じて、負の固定電荷を有する絶縁膜と正の固定電荷を有する絶縁膜とで使い分ける。負の固定電荷を有する絶縁膜には、酸化ハフ ニウム(HfO₂)膜がある。正の固定電荷を有する絶縁膜には、例えば酸窒化シリコン (SiON)膜がある。

上記負の固定電荷を有する絶縁膜の場合、例えば酸化ハフニウム膜中の負の固定電荷に よって、トランジスタ20のチャネル部26に電荷(電子)を与えることで、トランジス タ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しき い値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

また、上記正の固定電荷を有する絶縁膜の場合、例えば酸窒化シリコン膜中の正の固定 電荷によって、トランジスタ20のチャネル部26に電荷(正孔)を与えることで、トラ ンジスタのしきい値電圧を調整する。例えば、トランジスタ20がPFETの場合、しき い値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がNFETの場 合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。

したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整でき、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整できる。

【0095】

上記半導体装置1では、シリコン層13の裏面側にトランジスタのしきい値電圧を調整 する調整用絶縁膜を有することによって、トランジスタのしきい値電圧が所望の値に調整 される。よって、しきい値電圧のばらつきが低減できるので、トランジスタ回路の高速化 、低電圧動作化、低消費電力化が可能になるという利点がある。

[0096]

< 4 . 第 4 の実施の形態 >

[半導体装置の構成の第2例]

本発明の第2実施の形態に係る半導体装置の第2例を、図8の製造工程断面図によって 説明する。

【0097】

図8に示すように、シリコン層13の表面側には、素子分離領域14に分離されて、トランジスタ20が形成されている。上記素子分離領域14は、例えば、例えば酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜等からなるSTI構造に形成されている。

【0098】

上記トランジスタ20は以下のように構成されている。

上記シリコン層13の表面にゲート絶縁膜21を介して、ゲート電極22が形成されて いる。このゲート絶縁膜21は、例えば、酸化ハフニウム、酸窒化ケイ化ハフニウム、酸 化ジルコニウム、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率膜で形成されている。 もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成されている。上記ゲート電極2 2は、例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成されて いる。また、上記ゲート電極22の側壁にはサイドウォールスペ サ23が形成されてい る。

【0099】

さらに、ゲート電極22の両側の上記シリコン層13には、ソース・ドレイン領域24 、25が形成されている。図面では、一部のトランジスタ20のソース・ドレイン領域2 4、25が共通化されている。また、図示はしていないが、上記ソース・ドレイン領域2 4、25は、LDD構造を有してもよい。このように形成された上記ゲート電極22直下 の上記シリコン層13がチャネル部26となる。

上記の如く、トランジスタ20が構成されている。

[0100]

上記シリコン層13の表面上には、上記トランジスタ20を被覆する第1絶縁膜30が 形成されている。また、上記第1絶縁膜30中には、上記トランジスタ20に電気的に接 続される配線部40が複数層に形成されている。図面に示した構成では、4層の配線部4 1~44(配線51~54とプラグ61~64)と、8層の第1絶縁膜31~38が形成 されている。上記配線部40の層数は、適宜選択して決定される。したがって、5層以上 となる場合もある。通常、7層程度、積層して形成される。

また、上記配線51が延長形成された、トランジスタ、例えばソース・ドレイン領域2 4、25等に接続するプロービング用電極91が形成されている。図示はしていないが、 ゲート電極22に接続するプロービング用電極も形成されていてもよい。

[0101]

10

30

さらに、上記第1絶縁膜30表面には、第2絶縁膜71を介して支持基板72が形成されている。上記第2絶縁膜71は、例えば酸化シリコン膜で形成される。上記支持基板7 2には、例えばシリコン基板、樹脂基板、ガラス基板等を用いることができる。 【0102】

また、上記シリコン層13および第1絶縁膜30(31)には、上記シリコン層13の 裏面側から上記プロービング用電極91を露出させる開口部92が形成されている。 このように半導体装置2は構成されている。

[0103]

上記半導体装置2では、トランジスタ20に接続するプロービング用電極91を露出さ せた開口部92を有することによって、開口部92よりトランジスタ20のしきい値電圧 の測定が容易に行える。その結果、トランジスタ20の解析的評価を行うことが可能にな り、論理回路部のスピード不足、電圧マージン不足の原因となっている回路ブロックもし くはトランジスタが検出される。そして、検出したトランジスタのしきい値電圧をウエハ プロセス完成後に、もしくは解析的評価を行いながら補正することが可能になる。

よって、しきい値電圧のばらつきが低減できるので、半導体装置の高速化、低電圧動作 化、低消費電力化が可能になるという利点がある。

【0104】

通常、半導体装置(例えばLSI)は例えば数千万個のトランジスタが搭載されている 。これらのトランジスタのしきい値電圧の分布は、例えば、ある広がりを持った分布とな っていて、基準のしきい値電圧よりも高いトランジスタが存在することがある。そこで、 本発明により、その基準のしきい値電圧よりも高いトランジスタを基準内のしきい値電圧 を有するように調整することがきるので、半導体装置全体のトランジスタのしきい値電圧 が低い方向に移行することになり、半導体装置の性能を向上させることができる。

20

10

【図面の簡単な説明】

[0105]

【図1】本発明半導体装置の製造方法の第1例を示した製造工程断面図である。

【図2】本発明の半導体装置の製造方法の第1例を示した製造工程断面図である。

- 【図3】本発明の半導体装置の製造方法の第1例を示した製造工程断面図である。
- 【図4】本発明の半導体装置の製造方法の第1例を示した製造工程断面図である。
- 【図5】本発明の半導体装置の製造方法の第1例を示した製造工程断面図である。
- 【図6】本発明の半導体装置の製造方法の第1例を示した製造工程断面図である。
- 【図7】本発明の半導体装置の第1例を示した概略構成断面図である。
- 【図8】本発明の半導体装置の第2例を示した概略構成断面図である。
- 【図9】スタティックノイズマージンの一例を示した図である。
- 【図10】代表的な6トランジスタ構成のSRAMの一例を示した回路図である。
- 【図11】従来のトランジスタの一例を示した平面レイアウト図と斜視図である。
- 【符号の説明】

[0106**]**

1,2…半導体装置、10…SOI基板、11…基板、12…絶縁層、13…シリコン 層、20…トランジスタ、30…第1絶縁膜、40…配線部、71…第2絶縁膜、72… ⁴⁰ 支持基板、91…プロービング用電極、92…開口部























【図8】



【図9】

【図11】

(23)





(1)FIN型トランジスタ

【図10】





フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	21/8244	(2006.01)	H 0 1 L	27/08	331E
H 0 1 L	27/11	(2006.01)	H 0 1 L	27/08	102B
H 0 1 L	27/08	(2006.01)	H 0 1 L	27/08	321C
H 0 1 L	21/8238	(2006.01)	H 0 1 L	29/78	618F
H 0 1 L	27/092	(2006.01)	H 0 1 L	29/78	624
H 0 1 L	29/786	(2006.01)	H 0 1 L	29/78	618G
H 0 1 L	21/336	(2006.01)	H 0 1 L	29/78	627F
H 0 1 L	21/822	(2006.01)	H 0 1 L	29/78	626C
H 0 1 L	27/04	(2006.01)	H 0 1 L	27/08	102H
			H 0 1 L	27/04	F

(56)参考文献 特開2005-251954(JP,A) 特開2004-140383(JP,A) 特開2000-294793(JP,A) 特開2003-289046(JP,A) 特開2008-153442(JP,A)

(58)調査した分野(Int.CI., DB名)

 H 0 1 L
 2 1 / 8 2 3 4

 H 0 1 L
 2 1 / 3 3 6

 H 0 1 L
 2 1 / 7 6 8

 H 0 1 L
 2 1 / 8 2 2

 H 0 1 L
 2 1 / 8 2 3 8

 H 0 1 L
 2 1 / 8 2 4 4

 H 0 1 L
 2 7 / 0 4