(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第6873905号

(P6873905)

(45)発行日 **令和3年5月19日(2021.5.19)**

- (24) 登録日 令和3年4月23日 (2021.4.23)
- (51) Int.CL. FΙ HO1L 27/146 HO1L (2006.01) 27/146A HO4N5/355 (2011.01) HO4N 5/355 900 HO4N 5/3745 (2011.01) HO4N5/3745

請求項の数 17 (全 24 頁)

(21) 出願番号	特願2017-539116 (P2017-539116)	(73)特許権者	* 316005926
(86) (22) 出願日	平成28年8月26日 (2016.8.26)		ソニーセミコンダクタソリューションズ株
(86) 国際出願番号	PCT/JP2016/075028		式会社
(87) 国際公開番号	W02017/043343		神奈川県厚木市旭町四丁目14番1号
(87) 国際公開日	平成29年3月16日 (2017.3.16)	(74) 代理人	100121131
審査請求日	令和1年8月19日 (2019.8.19)		弁理士 西川 孝
(31) 優先権主張番号	特願2015-179206 (P2015-179206)	(74) 代理人	100082131
(32) 優先日	平成27年9月11日 (2015.9.11)		弁理士 稲本 義雄
(33) 優先権主張国・地域又は機関		(72)発明者	鈴木 亮司
	日本国(JP)		東京都港区港南1丁目7番1号 ソニー株
			式会社内
		(72)発明者	坂野 頼人
			東京都港区港南1丁目7番1号 ソニー株
			式会社内
			最終頁に続く

- (54) 【発明の名称】固体撮像装置および電子機器
- (57)【特許請求の範囲】
- 【請求項1】
 - フォトダイオードと、
 - 前記フォトダイオード上に形成される容量と
 - を備え、

複数の前記フォトダイオードで前記容量を共有する画素共有において、前記フォトダイ オードは、複数のサイズを有し、前記容量は、特定のサイズの前記フォトダイオード上に 形成され、

<u>前記容量が形成される前記特定のサイズの前記フォトダイオードとは異なるサイズの前</u> 記フォトダイオードは、前記容量をつなぐフローティングディフュージョンを用い、

- 前記容量のゲートと転送ゲートとは、隣接されて形成される
- 固体撮像装置。
- 【請求項2】
 - 前記容量は、polyを形成するMOS容量である
- 請求項1に記載の固体撮像装置。
- 【請求項3】
- 前記容量は、ホール蓄積層上のn+電極である
- 請求項1に記載の固体撮像装置。
- 【請求項4】
 - 前記容量は、変換効率切り換え用である

請求項1に記載の固体撮像装置。

【請求項5】

露光期間の殆どにおいて電極の電位を、実際に前記容量を使う際の電位よりも低い電位 に保つ

請求項1に記載の固体撮像装置。

【請求項6】

露光開始時に、リセットドレイン電位をふり、リセットトランジスタ経由で、前記容量 であるMOSゲートまたはn+電極を低電位にし、その後、リセットドレイン容量間に接続す るトランジスタをoffにすることにより、前記MOSゲートまたは前記n+電極を低電位に保持 する

10

20

30

40

請求項5に記載の固体撮像装置。

【請求項7】

前記フォトダイオードは、基板の深いところに埋め込まれており、前記容量として使う 部分を、深さ方向に距離を取り分離する

請求項1に記載の固体撮像装置。

【請求項8】

<u>前記容量のゲートと前記転送ゲートとが別に形成される場合、前記容量と前記転送ゲー</u>

トはオーバラップされて形成される

請求項1に記載の固体撮像装置。

【請求項9】

前記MOS容量の場合、MOSゲート下のSi側を高濃度のp型もしくはn型にして、CV特性においてリニアリティのよい領域を用いる

請求項2に記載の固体撮像装置。

- 【請求項10】
- Si側がp型の場合、ゲート電極として、p+polySi、PtSi、またはNiSiを用いる 請求項9に記載の固体撮像装置。
- 【請求項11】

ゲート絶縁膜として、Si側がp型の場合、AI203を用い、Si側がn型の場合、Y203を用いる

請求項9に記載の固体撮像装置。

【請求項12】

Si側がn型の場合、ゲート電極として、n+polySi、TaN、またはTiNを用いる

請求項9に記載の固体撮像装置。

【請求項13】

ゲート絶縁膜として、Si側がp型の場合、Hf02を用い、Si側がn型の場合、La203を用いる

請求項9に記載の固体撮像装置。

【請求項14】

前記リニアリティを評価し、曲がった部分は、後段において補正が行われる

請求項9に記載の固体撮像装置。

【請求項15】

前記補正のための前記リニアリティの情報は、記録される

請求項14に記載の固体撮像装置。

【請求項16】

裏面照射型である

- 請求項1に記載の固体撮像装置。
- 【請求項17】
 - フォトダイオードと、
 - 前記フォトダイオード上に形成される容量と
 - を備え、複数の前記フォトダイオードで前記容量を共有する画素共有において、前記フ 50

ード上に形成され、	
前記容量が形成される前記特定のサイズの前記フォトダイオードとは異なるサイズの前	
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、	
入射光を前記固体撮像装置に入射する光学系と	
を有する雷子機器	
	10
	10
ー 半開小は、回座旗隊衣直のよび電丁機品に関し、付に、ドブブジスツ系丁側のSI 乔囲の 五種効率を上ばることができるとこととした円体提め状況かとが電子機器に開まる	
山根効率を上けることかできるようにした回体掫隊表直のよび単士機器に関9る。 【北見共体】	
変換効率切り替え機能を有するC-MOSイメージセンサにおいて、低変換効率用の容量は	
、素子のない領域に接合容量、MOS容量、poly/poly容量として付けたり、配線容量を負荷	
にする。または、隣接FD(フローティングディヒュージョン)に接続する方法などが取られ	
ていた(特許文献1,2参照)。	
【先行技術文献】	20
【特許文献】	
[0 0 0 3]	
【 特 許 文 献 1 】 国 際 公 開 第 2 0 0 5 / 0 8 3 7 9 0 号	
【 特 許 文 献 2 】 特 表 2 0 0 9 - 5 0 6 5 4 1 号 公 報	
【発明の概要】	
【発明が解決しようとする課題】	
これらの方法は、面積が取られたり、配線層数が増えてしまったり、工程数の増加を招	
く場合があり、安価に所望の大容量を付加することが困難であった。	
	30
本聞示は、このような状況に鑑みてなされたものであり、トランジスタ素子側のSi界面	
の面積効率を上げることができるものである	
「理題を解決するための手段】	
★ は街の一側面の田休堤傍装置け つきトダイオードと 前記つきトダイオードトに形	
本12111の 開面の回体策隊表直は、フォークイオードで前記の書たせ方する一下エにか	
成される谷里とを備え、後奴の前記ノオドライオードに前記谷里を共有する回系共有にの リズ 前記コュレダイオードは 復数のサイズを有し 前記の星は 特定のサイズの前記	
いて、前記ノオトダイオートは、複数のサイスを行し、前記谷里は、特定のサイスの前記	
ノオトダイオート上に形成され <u>、削記谷重か形成される削記特定のサイスの削記ノオトダ</u>	
	. 40
<u>ティフューションを用い、前記谷量のケートと転送ケートとは、隣接されて形成される</u> 。	40
本技術の一側面の電子機器は、フォトダイオードと、前記フォトダイオード上に形成さ	
れる容量とを備え、複数の前記フォトダイオードで前記容量を共有する画素共有において	
、前記フォトダイオードは、複数のサイズを有し、前記容量は、特定のサイズの前記フォ	
トダイオード上に形成され <u>、前記容量が形成される前記特定のサイズの前記フォトダイオ</u>	
<u>ードとは異なるサイズの前記フォトダイオードは、前記容量をつなぐフローティングディ</u>	
<u>フュージョンを用い、前記容量のゲートと転送ゲートとは、隣接されて形成される</u> 固体撮	
像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光	
を前記固体撮像装置に入射する光学系とを有する。	
	50

ォトダイオードは、複数のサイズを有し、前記容量は、特定のサイズの前記フォトダイオ

本技術の一側面においては、フォトダイオードと、前記フォトダイオード上に形成され る容量とが備えられる。そして、複数の前記フォトダイオードで前記容量を共有する画素 共有において、前記フォトダイオードが、複数のサイズを有し、前記容量が、特定のサイ ズのフォトダイオード上に形成される。また、前記容量が形成される前記特定のサイズの 前記フォトダイオードとは異なるサイズの前記フォトダイオードにより、前記容量をつな ぐフローティングディフュージョンが用いられ、前記容量のゲートと転送ゲートとが、隣 接されて形成される。 【発明の効果】 [0023]10 本技術によれば、トランジスタ素子側のSi界面の面積効率を上げることができる。 [0024]なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書 に記載された効果に限定されるものではなく、付加的な効果があってもよい。 【図面の簡単な説明】 [0025]【図1】本技術を適用した固体撮像装置の概略構成例を示すブロック図である。 【図2】本技術の画素の構成例を示す断面図である。 【図3】図2の画素の駆動例を示す図である。 【図4】MOS構造が示す上部電極電圧と電気容量の関係を示す図である。 20 【図5】出力のリニアリティを示す図である。 【図6】ゲート絶縁膜に各種high-k膜をSi02と積層した場合のフラットバンド電圧の変化 を示す図である。 【図7】ゲート電極に使われる各種材料の仕事関数を示す図である。 【図8】本技術の画素の他の構成例を示す断面図である。 【図9】本技術の画素の他の構成例を示す断面図である。 【図10】本技術の画素の他の構成例を示す断面図である。 【図11】本技術の画素の他の構成例を示す断面図である。 【図12】図8乃至図11の画素の場合の駆動例を示す図である。 【図13】本技術の画素の他の構成例を示す断面図である。 30 【図14】本技術の画素の他の構成例を示す断面図である。 【図15】本技術の画素の他の構成例を示す断面図である。 【図16】本技術の画素の他の構成例(共有画素の場合)を示す断面図である。 【図17】図16の共有画素のアレイ展開図である。 【図18】本技術の画素の他の構成例(共有画素の場合)を示す断面図である。 【図19】図18の共有画素のアレイ展開図である。 【図20】本技術の画素の他の構成例(大面積PDと小面積PD構成の場合)を示す断面図で ある。 【図21】図20の共有画素のアレイ展開図である。 【図22】ゲートの形成位置について説明する図である。

- 40 【図23】本技術の画素の他の構成例(大面積PDと小面積PD構成の場合)を示す断面図で ある。
- 【図24】図23の画素の場合の駆動例を示す図である。
- 【図25】出力と露光時間との関係を示す図である。
- 【図26】本技術の画素の他の構成例(大面積PDと小面積PD構成の場合)を示す断面図で ある。
- 【図27】図26の画素の場合の駆動例を示す図である。
- 【図28】本技術の画素の他の構成例(大面積PDと小面積PD構成の場合)と駆動例を示す 図である.
- 【図29】本技術の画素の他の構成例(大面積PDと小面積PD構成の場合)と駆動例を示す 図である。

(4)

【図30】本技術の画素の他の構成例を示す図である。

【図31】図30の画素の場合の駆動例を示す図である。

【図32】本技術を適用したイメージセンサの使用例を示す図である。

【図33】本技術を適用した電子機器の構成例を示すブロック図である。

【発明を実施するための形態】

【0026】

以下、本開示を実施するための形態(以下実施の形態とする)について説明する。なお 、説明は以下の順序で行う。

(5)

第1の実施の形態

2. 第2の実施の形態 (イメージセンサの使用例)

3.第3の実施の形態 (電子機器の例)

【 0 0 2 7 】

<1.第1の実施の形態>

< 固体撮像装置の概略構成例 >

図1は、本技術の各実施の形態に適用されるCMOS(Complementary Metal Oxide Semiconductor) 固体撮像装置の一例の概略構成例を示している。

【0028】

図1に示されるように、固体撮像装置(素子チップ)1は、半導体基板11(例えばシ リコン基板)に複数の光電変換素子を含む画素2が規則的に2次元的に配列された画素領 域(いわゆる撮像領域)3と、周辺回路領域とを有して構成される。

【0029】

画素2は、光電変換素子(例えば、PD(Photo Diode))と、複数の画素トランジスタ(いわゆるMOSトランジスタ)を有してなる。複数の画素トランジスタは、例えば、転送ト ランジスタ、リセットトランジスタ、および増幅トランジスタの3つのトランジスタで構成することができ、さらに選択トランジスタを追加して4つのトランジスタで構成することもできる。

【 0 0 3 0 】

また、画素2は、画素共有構造とすることもできる。画素共有構造は、複数のフォトダ イオード、複数の転送トランジスタ、共有される1つのフローティングディフュージョン 、および、共有される1つずつの他の画素トランジスタから構成される。フォトダイオー ドは、光電変換素子である。

[0031]

周辺回路領域は、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6、出力回路 7、および制御回路8から構成される。

[0032]

制御回路8は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置1の内部情報等のデータを出力する。具体的には、制御回路8は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5、および水平駆動回路6の動作の基準となるクロック信号や制御信号を生成する。 そして、制御回路8は、これらの信号を垂直駆動回路4、カラム信号処理回路5、および水平駆動回路6に入力する。

【 0 0 3 3 】

垂直駆動回路4は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、 選択された画素駆動配線に画素2を駆動するためのパルスを供給し、行単位で画素2を駆 動する。具体的には、垂直駆動回路4は、画素領域3の各画素2を行単位で順次垂直方向 に選択走査し、垂直信号線9を通して各画素2の光電変換素子において受光量に応じて生 成した信号電荷に基づいた画素信号をカラム信号処理回路5に供給する。 【0034】

カラム信号処理回路5は、画素2の例えば列毎に配置されており、1行分の画素2から 出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処 ⁵⁰

10

30

40

理回路 5 は、画素 2 固有の固定パターンノイズを除去するためのCDS (Correlated Double Sampling)や、信号増幅、A/D (Analog/Digital)変換等の信号処理を行う。カラム信号 処理回路 5 の出力段には、水平選択スイッチ(図示せず)が水平信号線 1 0 との間に接続 されて設けられる。

【0035】

水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出 力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路 5の各々から画素信号を水平信号線10に出力させる。

【0036】

出力回路 7 は、カラム信号処理回路 5 の各々から水平信号線 1 0 を通して順次に供給さ ¹⁰ れる信号に対し、信号処理を行って出力する。出力回路 7 は、例えば、バッファリングだ けを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う 場合もある。

[0037]

入出力端子12は、外部と信号のやりとりをするために設けられる。

【 0 0 3 8 】

<画素の構成例>

図2は、本技術の画素の構成例を表している。図2の例においては、変換効率切り替え 用の容量として、PD上にp型のMOS容量を付けたPD部の断面図が示されている。裏面照射型 であるので、図中下から光が入ってくる。

[0039]

画素2のセル構成は、PD51を含むPD部50、FD(Floating Diffusion)52、TG(Trans fer Gate)53、Amp54、RST55、FDG(FD Gate)56、FC(Floating Capacitor)57、 およびSEL58により構成されている。

[0040]

PD部50は、Tr側Si/Si02界面をp型にして、埋め込みPD51となっている。PD51は、 n型で、光電変換と電荷を溜める。TG53は、PD51に溜めた電荷をFD52に転送する。A mp54は、FD52と繋がっている。RST55は、RD(Reset Drain)と繋がり、FD52をリセ ットする。FDG56は、変換効率切り替え用スイッチである。FC57は、PD51上に形成 されており、FDG56と繋がっているMOS容量(ゲート電極)である。SEL58は、信号を 出力する画素を選択する。なお、SEL58は、必須ではない。

30

20

PD部50は、被写体照度に応じて、低変換効率であるか、高変換効率であるか、を切り 替える。これは、FDG56をon/offすることで、FD52の容量を切り替えることにより行 われる。

【0042】

[0041]

図3は、図2の画素の駆動例を示す図である。図3のAにおいては、低変換効率の場合の画素の駆動例が示されている。FDG56をonすることによって、FD52にMOS容量(FC57)がつながり、FD52の容量が増し、変換効率が下がる。出力する画素を、SEL58をonすることにより選択し、FD52を、RDのHighレベルにリセットする。そこで、リセットレベルを読み出し、TG53をonし、光電変換され、溜められたPD51の信号電荷をFD52 に転送し、信号レベルを読み出し、カラム信号処理回路5でCDSによりオフセットばらつきが除去される。

【0043】

信号読出し後、再度RST55をonし、その状態で、RDをLowとすることで、MOSゲート(FC57のゲート)の電位をLowレベルとし、その状態で、FDG56をoffする。これにより、MOSゲート(FC57のゲート)にLowレベルを保持する。その後、RDをHighレベルに戻す。その際、TG53を一度on/offさせることで、RDLow時にPD51に逆流する電荷をリセットする。なお、信号読み出し後からのこれらの動作は、TG53のLow電位がRDのLow電荷よりも十分に低ければ不要である。

[0044]

次に、低変換効率の電子シャッタ時の駆動例について、図3のCを参照して説明する。 RST55をonし、TG53をonすることによりPD51の電荷をFD52に捨て、PD51を空に する。TG53をoffした後、RDをLowとし、FDG56をonにして、FC57のゲート部にLow電 位(実際に容量を使う際の電位よりもLow電位)を与える。その状態で、FDG56(リセッ トドレイン容量間に接続するトランジスタ)をoffすることによりFC57のゲート部をLow 電位に保持する。この一連の動作によりPD51上のMOSゲートが露光期間の殆どにおいてL owレベルに保たれるので、PD51のMOSゲート側のp型領域のhole濃度を低下させることな く、暗電流、白点の発生を抑えることができる。

【0045】

10

なお、高変換効率の場合の画素の駆動例は、図3のBに示されるように、電荷読み出し 時にFDG56をoffにして、MOS容量(FC57)をFD52から切り離す。電子シャッタ動作 は、低変換効率の場合の電子シャッタ動作(図3のC)と同じである。

【0046】

図4は、MOS構造が示す上部電極電圧と電気容量の関係を示す図である。図4の例にお いては、横軸がMOSゲート電極電圧を示し、縦軸が電気容量を示している。FC57(ゲー ト)下にp型を用いる場合は、ゲート電位が高くなると、Si界面が空乏化してくるので、 容量が下がってくる。この領域に入ると、変換効率が変化してしまうため、図5に示され るように、出力のリニアリティが悪くなってしまう。それを防ぐためには、フラットバン ド電圧をより+側にして(すなわち、ゲート下を高濃度のp型にして)、動作点の中では 空乏化しないようにする。それには、ゲート電極材料としては、p+poly、ptSi、NiSiなど 、ゲート絶縁膜として、HfO2、Al2O3などを選択すると効果的である。なお、ゲート絶縁 膜としては、他に、一般的なSiO2,SiONも選択可能である。

20

30

40

【0047】

図6の例においては、ゲート絶縁膜に各種high-k膜をSi02と積層した場合のフラットバンド電圧の変化が示されており、ゲート絶縁膜として、Hf02、Al203などを選択するとフラットバンド電圧が+側になることがわかる。

[0048]

図 7 の例においては、ゲート電極に使われる各種材料の仕事関数が示されており、PtやNiの仕事関数がp+polyの仕事関数に近いことがわかる。

【0049】

< 画素の構成例 >

図8は、本技術の画素の他の構成例を表している。図8の例においては、変換効率切り 替え用の容量として、PD上にn型のMOS容量を付けたPD部の断面図が示されている。 【0050】

図8の画素2のセル構成は、p型のMOS容量のFC57が、n型のMOS容量であるFC101に 入れ替わった点が図2の例と異なっている。その他の構成は、図2と共通している。この 場合、ゲートに電源電圧VDD、FDG56を介して、FD52にn+領域111を繋げることによ り、図4のFC下n+の場合と記載した場合と記載したリニアリティのよい領域を用いること ができる。n+領域1111は、ホール蓄積層上のn+電極である。ゲート電圧固定で、Si側の 電位が変動するので、CV特性は、高周波の線(b)ではなく、低周波の線(a)の曲線上 にのる。

[0051]

この場合は、図2のp型の場合と反対に、図6および図7にそれぞれ示されるように、 ゲート絶縁膜に、Y203、La203など、ゲート電極に、n+poly、TaN、TiNなどのフラットバ ンド電圧がより - 側(すなわち、高濃度のn型)になる材料を使うと効果的である。なお 、ゲート絶縁膜としては、他に、一般的なSi02,SiONも選択可能である。

【0052】

また、通常、PD部50のTr側Si/SI02界面は、p型にして埋め込みPD51としているので、p型上をn型にするために、PD51のn+領域111をTr側界面から離して配置し、界面の ⁵⁰

n+領域111とPD51の間にp型領域を確保している。PD51とTG53が離れると読み出しが困難になるので、インプラにより界面側に信号電荷を読み出すためのn型領域112をMOSゲート(FC101)下のn+領域111を避けて設けている。

【 0 0 5 3 】

なお、図9および図10の例のように、TG53の代わりに、TG131やTG141のよう に、縦Tr(VG:Vertical Gate)構成にして、PD51とTG131またはTG141とを近づけ るようにしてもよい。図10の例のように、I字型のTG141とした場合、TG131のよ うなハンマーヘッド部がない。したがって、FD52のn+拡散層と縦Trゲート(TG141) を近づけることができるので、PD51からFD52への転送が容易になり、PD部50の構成 領域自由度が上がる。

【0054】

また、図10の例においては、FD52の下まで、PD51として、TG141のFD52側を 転送パスとする例が示されている。さらに、図8乃至図10のように、FD52をMOS容量 (FC101)の拡散層側に接続するこの構成では、このn+領域111とpwell間も、接合 容量として付加されるので、より大きな容量を得ることができる。すなわち、図10の例 においては、PDを深いところに埋め込み、深さ方向に距離を取り、容量として使う部分が 分離されている。

【 0 0 5 5 】

この構成の場合の露光期間の殆どにおいてn+領域111の電位は、Highレベルに設定し、pwell領域で発生する暗電流のドレインとするか、低電位に設定し、PD51とn+領域1 11間のp型領域のホール密度が上がるように設定するか、中間電位に設定し、その両方 の効果を得るようにする。どれが有利かは、各領域を形成する不純物プロファイルの作り 方や、製造プロセス中のダメージによるので、評価により決定すればよい。

【0056】

また、図11に示される例のように、n+領域111側をVssにして、ゲート(FC101))側をFD52に繋げてもよい。図11の例の場合、n+領域111とpwell間の接合容量は 加わらないが、PD51上の電位を固定できるので、露光期間中のゲートの電位の設定動作 が必要なくなる。

【 0 0 5 7 】

図12は、図8乃至図11の画素の場合の駆動例を示す図である。図12のAにおいて 30 は、低変換効率の場合の画素の駆動例が示されている。図12のBにおいては、高変換効 率の場合の画素の駆動例が示されている。図12のCにおいては、電子シャッタ時の場合 の画素の駆動例が示されている。

【0058】

図12の駆動例は、基本的には、図3の駆動例と同じであるが、図3の例においてRDが Lowレベルのところが、図12の例では、Highレベル、Middleレベルに点線が記されてい る。これは、図8乃至図11の例のn+領域111が暗電流を吸い込むため、RDをHighレベ ルのままにしておいてもよいからである。ただし、pewll領域の空乏層が広がってしまう と暗電流が増えるが、RDの電圧は、RDによって調整可能であるので、評価により決定する ことが可能である。

【0059】

<画素の構成例>

さらに、本技術の画素の他の構成例について説明していく。図13の例においては、変換効率切り替え用の容量として、PDを深く埋め込み、上にp型のMOS容量を付けたPD部の断面図が示されている。

【0060】

図13の画素2のセル構成は、n型のMOS容量であるFC101が、p型のMOS容量のFC57 に入れ替わった点と、図13のPD部50のTr側Si/SIO2界面のn+領域111がp型領域15 1に入れ替わった点とが、図8の例と異なっている。

[0061]

40

10

図14の例においては、図8乃至図10を参照して上述した接合容量(n+領域111) のみを用いた例が示されている。すなわち、図14の例の場合、FC101が除かれている 点のみが図8の構成と異なっている。図14の例の場合、FDG56を介して、FD52にn+ 領域111が繋げられることにより、n+領域111とpwell間の接合容量が、FCとして用 いられる。

【0062】

図15の例においては、変換効率切り替えTrとMOS容量のゲートを兼用した例が示されている。図15のAは、PD部50の断面図であり、図15のBは、PD部50のポテンシャル図である。

[0063]

10

図15のAの例においては、n+領域111に繋がっていたFDG56の代わりに、Si界面 のn-領域162の上に、変換効率切り替えTrとMOS容量のゲートとして、FDG161が設け られている。

【0064】

図15のBのポテンシャルの電位(下向きがプラスの電位)に示されるように、FDG1 61がHigh電位の場合、ゲート(FDG161)下に電荷が入り、この部位が容量(接合容 量)として、FD52に付加される。FDG161がLow電位の場合、電荷がゲート(FDG16 1)下に入らないのでMOS容量としてFD52に付加されない。

[0065]

なお、図13乃至図15の例においては、図8の例と同様に、インプラで読出し部を界 20 面に引き出す例について説明したが、図9または図10の例と同様に、T字、I字の縦型Tr と組み合わせることも可能である。

[0066]

図16および図17の例においては、図14の構成例を2×2の共有画素に適用した例 が示されている。図16のAは、PD部50の断面図であり、図16のBは、2×2の共有 画素の平面図である。図17は、図16のBの共有画素のアレイ展開図である。図16の 例の場合、各PD51上に容量を形成する必要はなく、共有単位で少なくとも1つのPD51 上に容量が形成されればよい。その際、他のPD51上は、他のTrやwellコンタクト172 を割り振って形成すれば、面積効率よく微細化を行うことができる。

【0067】

例えば、図16の例においては、PD51-1上には、FCとしてのN+領域111が形成さ れている。PD51-2上には、Trの1つであるAmp54が形成されている。PD51-3上 には、Trの1つであるSEL58と、wellコンタクト172が形成されている。PD51-4 上には、Trの1つであるFDG171とRST55が形成されている。

[0068]

なお、光学的な均一性を考えれば、1/2の画素に配置したい場合は、市松配置の画素、 例えば、ベイヤー配列のG画素に配置するとよい。1/4の画素に配置したい場合は、MOS容 量のとき、より長波長側の画素に配置すると、polyによる反射成分が増えるので、感度的 に有利である。

【0069】

図18および図19は、図14の例の場合の接合容量が2つのPD上にかかる例を示して いる。図18のAは、隣接する2つの共有画素に跨るFC(としてのN+領域111)を中心 とした断面図である。図18のBは、1つの共有画素の構成例を示す平面図である。図1 9は、図18のBの共有画素のアレイ展開図である。

【0070】

図19に示されるように、例えば、左下、右下、左上、右上の順に、共有画素2-1、 共有画素2-2、共有画素2-3、共有画素2-4が配置されている。1つの共有画素2 -2には、図18のBに示されるように、4つのPD51-1乃至51-4、それに対応す るTG53-1乃至53-4、FD52、SEL58、Amp54、FDG56、RST55、FCとしての N+領域111、Wellコンタクト172が配置されている。そのうち、SEL58、Amp54は 30

、共有画素2-2の上に配置される画素との境界に配置されている。そのうち、FDG56 、RST55は、共有画素2-2の右側に配置される画素との境界に配置されている。その うち、FCとしてのN+領域111と、Wellコンタクト172は、共有画素2-2の左側に配 置される共有画素2-1との境界に配置されている。なお、Wellコンタクト172は、4 つの共有画素に配置されている。

【0071】

より詳細には、図18のAに示されるように、FCとしてのN+領域111は、共有画素2 - 2のPD51-1と、その左側に配置されている画素2-1のPD51-2の上の界面に形 成されている。

【0072】

10

以上のように、PD51が深く埋め込まれているので、その上側の界面における素子のレ イアウトの自由度が上がるので、FCが複数のPD51の上に跨る配置も可能となる。 【0073】

図20および図21は、図14の例の構成で、大面積(高感度)PDと小面積(低感度) PDを組み合わせた例を示している。図20のAは2つのPD有する画素のPD部の断面図であ る。図20のBは、PD面でみた平面図である。図20のCは、PD部の表面図である。図2 1は、図20のBの共有画素のアレイ展開図である。

【0074】

図20のAの画素2のセル構成は、PD51が、大面積の大PD181に入れ替わり、小面 積の小PD182が追加された点と、TG53が、各PDのTG53-1およびTG53-2と入れ 20 替わった点とが、図14の例と異なっている。他の構成は、図14の例と共通している。 なお、wellコンタクト172は、図20の例の場合、左右隣の画素との境界に形成されて いるが、図14の例の場合にも示されていないが、形成されている。

【0075】

また、図21に示されるように、例えば、左下、右下、左上、右上の順に、共有画素2 - 1、共有画素2 - 2、共有画素2 - 3、共有画素2 - 4 が配置されている。1つの共有 画素2 - 2には、図20のBに示されるように、大PD181および小PD182、それに対 応するTG53 - 1および53 - 2、FD52、SEL58、Amp54、FDG56、RST55、FCと してのN+領域111、Wellコンタクト172が配置されている。そのうち、FCとしてのN+ 領域111は、大PD181の上の界面に配置されている。そのうち、SEL58、Amp54は 、共有画素2 - 2の上にはそのうち、SEL58、Amp54は、共有画素2 - 2の上に配置さ れる画素との境界に配置されている。そのうち、FDG56、RST55は、共有画素2 - 2の 右側に配置される画素との境界に配置されている。なお、図21の画素の形状が八角形の 右上に小PD182が突き出た形状で形成されており、Wellコンタクト172は、八角形の 右下の辺に配置されている。すなわち、Wellコンタクト172は、共有画素2 - 2の左下 に配置される画素の小PDが突き出た形状の部分との境界に配置されている。

【0076】

なお、図20および図21の例においては、容量(FC)とTrの配置を入れ替えるようにしてもよい。

【0077】

また、図20のBに示されるように、PD面でレイアウトを見ると、裏面照射型で、この PDを中心に図示せぬカラーフィルタとオンチップレンズの集光中心を合わせる。この際に 、大面積(高感度)PDを読み出す場合、図12のBの高感度読み出しと組み合わせるのが よく、小面積(小感度)PDを読み出す場合、図12のAの低感度読み出しと組み合わせる のが、効果的である。

【0078】

また、図2などのp型のMOS容量を用いる場合、図4を参照して上述したようにゲート電 位が低い方を用いた方がリニアリティがよくなる。しかしながら、FCのゲートはFDにつな いで使うので、RD電位を低くして、FCのゲート電位を下げようとすると、FD電位も低くな り、PDとFDへの転送電界が弱まり、完全転送が困難になる。そこで、図22に示されるよ 30

うに、TG53とFC57のゲートを隣接させて形成する。これにより、Tgon時のカップリン グを受けてFCのゲート(FD)電位を昇圧するようなレイアウトにすると転送に有利である 。FCのゲートとTrゲートと別に形成する際には、FCTGのオーバーラップを取ると、容量 の面と転送電圧の面で有効である。

【 0 0 7 9 】

また、リニアリティが悪化した場合を想定し、予め画素アレイの信号線よりも後段の信 号処理で、リニアリティの補正ができることが好ましい。イメージセンサの測定時に、固 体毎のリニアリティ情報を記録すれば、図5に示されていた低光量部の曲がりを補正する など、さらに補正を簡単に行うことができる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

図23は、大PDと小PDの小PD側にMOS容量を組み合わせた例を示す図である。

【0081】

図23のAの例においては、小PD182から露光期間中にオーバーフローする電荷も信号として扱うために、小PD182のオーバーフロー先FC57と、大PD181のオーバフロー先FD52をFCG (Floating Capacitor gate)212に分離している点が、図20のAの例と異なっている。

【0082】

このようにすることで、図23のBに示されるように、高輝度用の小PD182から、オーバーフローした電荷を、FC57に蓄積してより高輝度側のレンジを拡げた動作が可能になる。

【 0 0 8 3 】

図24のAは、図23のAの例の電子シャッタ時のタイミングチャートであり、図24 のBは、図23のAの例の読み出し時のタイミングチャートである。電子シャッタ時は、 SEL58はoffのままで、RST55とともにTGS213、TGL211、FCG212をon/offさせ 、大PD181と小PD182、FD52、FC57をリセットし、露光開始する。その際、図2 3のBのポテンシャル図に示されるように、高輝度領域においては、大PD181が飽和し 、光電変換された電荷は、TGL211、RST55のLowレベルを超えて、RDに捨てられる。F C57は、小PD182側の信号を使うためにあるので、大PD181の飽和成分は入らない ようにポテンシャル形成される。小PD182側で光電変換された信号電荷は、小PD+FC容 量に蓄積される。したがって、図25のAおよび図25のBに示されるように、大PD18 1が短時間で飽和するような高輝度領域でも、小PD+FCは、飽和していない。

【0084】

露光時間経過後、図24のBに示されるように、SEL58により該当画素が選択される。FD52をRST55でRDレベルにリセットし、その後FCG212がonし、FC57がFD52と繋がり、FD容量が増すので、低変換効率になる。次に、TGS213がon/offし、小PD182の電荷がFD52に読み出される。ここで、信号レベル(SL相)が読み出される。次に、RST55をonし、FD52をRDレベルにリセットする。RST55をoffする際、SEL58をLowレベルにすることで、電子シャッタ時と同じFD電位状態を作る。その後、再度SEL58をonし、リセットレベル(NL相)を読み出す。SLレベルからNLレベルを引き算することにより、Vthばらつきなどのノイズが除去される。

【 0 0 8 5 】

次に、FCG 2 1 2 をoff することにより、FD 5 2 とFC 5 7 を切り離す。これにより、FD 5 2 の容量が減るので、高変換効率になる。ここで、FD 5 2 を再度リセットしない例を示す。まず、高変換効率時のリセットレベル(NH相)を読み出す。その後、TGL 2 1 1 をon/off し、大PD 1 8 1 の電荷をFD 5 2 に転送、信号レベル(SH相)を読み出す。NH相、SH相は、CD Sによりノイズが除去される。高変換効率側は、リセットノイズも除去できるCDS動作が可能な駆動となっている。

【0086】

図26は、図23のAの例に対して、変換効率切り替えTrのFDGを追加した例を示す図である。図27のAは、図26の電子シャッタのタイミングチャートであり、図27のB

10

30

20

は、読み出し時のタイミングチャートである。

【 0 0 8 7 】

図23のAの例においては、高変換効率時にFD52に繋がる素子が、Amp54と、TGL2 11、FCG212、RST55の3つの拡散領域だったのに対し、図26の構成においては、 高変換効率時にFD52に繋がる素子が、Amp54と、TGL211とFDG231の2つの拡散 領域となる。すなわち、図26の例においては、TGL211とFDG231の拡散領域を兼ね ているので、1か所になっているが、別の素子の拡散領域なので、2つと数えられる。し たがって、高変換効率時のFD容量をより減らすことができる。また、低変換効率時には、 追加されたFDG231の容量がFD52に足されるので、より変換効率を下げられる。高低 差を大きくとれるので、より高D-rangeに対応できる。

[0088]

図28のAは、図26の例から、TGSを除いた例を示す図である。図28のBは、その 動作を説明するタイミングチャートである。

【0089】

図28のAの例においては、TGS213が除かれた点と、TGL211がTRG251に入れ 替わった点が異なっているだけであり、その他の構成は、同じである。このように構成す ることで、高輝度側の小PD182は、オフセット性のノイズに強いので、PDと容量FCを直 接接続し、TGS213を省き、より微細化に対応した構成となっている。

【0090】

図 2 9 の A は、図 2 8 の A の例にFDGを追加した例を示す図である。図 2 9 の B は、そ ²⁰ の動作を説明するタイミングチャートである。

【0091】

図30のAは、小PDを用いずにダイナミックレンジの拡大を行うようにした例を示す図 である。図30のBは、そのポテンシャル図である。

【0092】

図30のBに示されるように、高輝度信号時、光電変換された電荷が、PD51からTRG 251を超えて、FD52に溢れ、さらに、FDG56を超えて、FC57に溢れる。

【 0 0 9 3 】

図31のAは、図30のAの例の電子シャッタ時のタイミングチャートであり、図31 のBは、図20のAの例の読み出し時のタイミングチャートである。図31のBのタイミ ングチャートに示されるように、読み出し時には、FDG56をon/offすることにより、FD 52を、FD52+FC57に溢れた電荷のレベルにリセットし、高変換効率のリセットレベ ルN(CDS)を読み出す。その後、TRG251をon/offすることにより、光電変換され、PD5 1に蓄積されていた信号電荷をFD52に転送し、信号レベルS(CDS)を読み出す。その後、 FDG56をonし、FD52とFC57を接続し、FD52容量を増大し、低変換効率に切り替え る。

[0094]

ここで、低変換効率側の信号レベルS(CDS)を読み出す。リセットする際はSEL58をoff しているのは、電子シャッタ時の電位に揃えるためである。高変換効率側はCDSによりリ セットノイズを含めたノイズ除去が行えるのは、図23の例と同じである。 【0095】

なお、上述した図 8 乃至図 1 0 において、ゲートをVDDにつなぐ例を示したが、n+が十 分に濃い場合には、空乏層の伸びが小さく容量変動が小さいので、VSSにつないでもよい 。同様に、図 1 1 のn+拡散層もVSSにつないでもよい。

[0096]

上記説明においては、回路構成、動作として、容量構成、TG形状、PD形状の一組み合わ せ例で説明したが、他の組み合わせでもよい。また、駆動方法は一例である。 【0097】

以上のように、小面積で大きな容量が稼げるので、Tr素子側Si界面の面積効率が上がる 。変換効率切り換えの低感度画素に用いる際は、高変換効率と低変換効率の比率を大きく

10

40

とることが可能となり、低輝度ではSNがよく、高輝度では、白とびを起こさない、D-rang eの広い撮像を行うことができる。

【0098】

なお、上記説明においては、裏面照射の固体撮像装置の例について説明してきたが、表 面照射の固体撮像装置にも本技術は適用することができる。

【 0 0 9 9 】

また、上記説明においては、主に、変換効率切り替え用の容量について説明してきたが 、変換効率切り替え用ではない、その他の用途の容量として使用する場合にも、本技術を 適用することができる。

[0100**]**

10

< 2.第2の実施の形態(イメージセンサの使用例) >

図32は、上述の固体撮像装置を使用する使用例を示す図である。

【0101】

上述した固体撮像装置(イメージセンサ)は、例えば、以下のように、可視光や、赤外 光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

[0102]

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮 影する装置

・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の 20 測距を行う測距センサ等の、交通の用に供される装置

・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TV や、冷蔵庫、エアーコンディショナ等の家電に供される装置

・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供 される装置

・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される 装置

・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置

・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に ³⁰ 供される装置

・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

- < 3 . 第 3 の実施の形態(電子機器の例)>

<電子機器の構成例>

【0104】

さらに、本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用 可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等の カメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子 機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合 もある。

[0105]

ここで、図33を参照して、本技術の電子機器の構成例について説明する。

【0106】

図33に示される電子機器300は、固体撮像装置(素子チップ)301、光学レンズ 302、シャッタ装置303、駆動回路304、および信号処理回路305を備えている 。固体撮像装置301としては、上述した本技術の第1の実施の形態の固体撮像装置1が 設けられる。これにより、電子機器300の固体撮像装置301のトランジスタ素子側の Si界面の面積効率を上げることができる。

【0107】

光学レンズ302は、被写体からの像光(入射光)を固体撮像装置301の撮像面上に 結像させる。これにより、固体撮像装置301内に一定期間信号電荷が蓄積される。シャ ッタ装置303は、固体撮像装置301に対する光照射期間および遮光期間を制御する。 【0108】

駆動回路304は、固体撮像装置301の信号転送動作およびシャッタ装置303のシャッタ動作を制御する駆動信号を供給する。駆動回路304から供給される駆動信号(タイミング信号)により、固体撮像装置301は信号転送を行う。信号処理回路305は、固体撮像装置301から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。

【0109】

なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序 に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並 列的あるいは個別に実行される処理をも含むものである。

[0 1 1 0 **]**

また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、 本開示の要旨を逸脱しない範囲において種々の変更が可能である。

【 0 1 1 1 】

また、以上において、1つの装置(または処理部)として説明した構成を分割し、複数 の装置(または処理部)として構成するようにしてもよい。逆に、以上において複数の装 置(または処理部)として説明した構成をまとめて1つの装置(または処理部)として構 成されるようにしてもよい。また、各装置(または各処理部)の構成に上述した以外の構 成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実 質的に同じであれば、ある装置(または処理部)の構成の一部を他の装置(または他の処 理部)の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定 されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。 【0112】

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開 示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するの であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正 例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属 するものと了解される。

30

10

20

【0113】

なお、本技術は以下のような構成も取ることができる。

(1) フォトダイオードと、

前記フォトダイオード上に形成される容量と

を備える固体撮像装置。

(2) 前記容量は、polyを形成するMOS容量である

- 前記(1)に記載の固体撮像装置。
- (3) 前記容量は、ホール蓄積層上のn+電極である

前記(1)に記載の固体撮像装置。

(4) 前記容量は、変換効率切り換え用である

前記(1)乃至(3)のいずれかに記載の固体撮像装置。

(5) 露光期間の殆どにおいて電極の電位を、実際に前記容量を使う際の電位よりも低い電位に保つ

前記(1)乃至(4)のいずれかに記載の固体撮像装置。

(6) 露光開始時に、リセットドレイン電位をふり、リセットトランジスタ経由で、 前記容量であるMOSゲートまたはn+電極を低電位にし、その後、リセットドレイン容量間 に接続するトランジスタをoffにすることにより、前記MOSゲートまたは前記n+電極を低電 位に保持する

前記(5)に記載の固体撮像装置。

(7) 前記フォトダイオードは、基板の深いところに埋め込まれており、前記容量と して使う部分を、深さ方向に距離を取り分離する 前記(1)乃至(6)のいずれかに記載の固体撮像装置。 (8) 前記フォトダイオードを複数で共有する画素共有の場合、各フォトダイオード 上が、容量、トランジスタ、またはwellコンタクトに割り振られている 前記(1)乃至(7)のいずれかに記載の固体撮像装置。 (9) 前記MOS容量の場合、MOSゲート下のSi側を高濃度のp型もしくはn型にして、CV 特性においてリニアリティのよい領域を用いる 前記(1)乃至(8)のいずれかに記載の固体撮像装置。 10 (10) Si側がp型の場合、ゲート電極として、p+polySi、PtSi、またはNiSiを用い る 前記(9)に記載の固体撮像装置。 (11) Si側がp型の場合、ゲート絶縁膜として、Hf02、またはAI203を用いる 前記(9)または(10)に記載の固体撮像装置。 (12) Si側がn型の場合、ゲート電極として、n+polySi、TaN、またはTiNを用いる 前記(9)に記載の固体撮像装置。 (13) Si側がn型の場合、ゲート絶縁膜として、Y203、またはLa203を用いる 前記(9)または(12)に記載の固体撮像装置。 (14) 前記リニアリティを評価し、曲がった部分は、後段において補正が行われる 20 前記(9)に記載の固体撮像装置。 (15) 前記補正のための前記リニアリティの情報は、記録される 前記(9)または(14)に記載の固体撮像装置。 (16) 裏面照射型である 前記(1)乃至(15)のいずれかに記載の固体撮像装置。 フォトダイオードと、 (17)前記フォトダイオード上に形成される容量と を備える固体撮像装置と、 前記固体撮像装置から出力される出力信号を処理する信号処理回路と、 入射光を前記固体撮像装置に入射する光学系と 30 を有する電子機器。 【符号の説明】 [0114]1 固体撮像装置, 2 画素, 3 画素領域, 5 カラム信号処理回路, 5 52 FD, 53 TG, 54 Amp, 55 RST, 0 PD部, 51 PD, 56 F

 DG, 57
 FC, 58
 SEL, 101
 FC, 1111
 n+領域, 112
 n型領域, 131

 TG, 141
 TG, 151
 p型領域, 161
 FDG, 162
 n-領域, 171

 FDG, 212
 FCG, 213
 TGS, 251
 TRG, 300
 電子機器、 30

 1
 固体撮像装置, 302
 光学レンズ, 303
 シャッタ装置, 304
 駆動回

 路, 305
 信号処理回路
 1
 1
 1
 1

【図1】



【図2】 FIG.2



















(V9) 殘関事計

4.6 4.4 (18)

【図 1 0】 FIG. 10









【図 1 3】 FIG. 13



【図 1 4】 FIG. 14





【図16】



















【図 2 2 】 FIG. 22



















【図28】



【図29】









【図33】 FIG. 33



フロントページの続き

審査官 今井 聖和

 (56)参考文献
 特開 2 0 1 4 - 1 1 2 5 8 0 (J P , A)

 国際公開第 2 0 1 5 / 0 1 2 0 9 8 (WO , A 1)

 特表 2 0 1 0 - 5 3 1 5 4 0 (J P , A)

 特開 2 0 0 9 - 1 6 5 1 8 6 (J P , A)

 特開 2 0 1 3 - 1 6 1 8 6 8 (J P , A)

 特開 2 0 1 5 - 0 5 6 4 0 8 (J P , A)

 特開 2 0 0 8 - 0 5 3 3 3 (J P , A)

 特開 2 0 0 8 - 0 5 6 4 0 8 (J P , A)

 特開 2 0 0 6 - 1 4 0 6 6 6 (J P , A)

 特開 2 0 0 6 - 1 4 0 6 6 6 (J P , A)

 特開 2 0 0 6 - 1 4 0 6 6 6 (J P , A)

 特開 2 0 0 6 - 1 4 0 6 6 6 (J P , A)

 特開 2 0 0 6 - 1 4 0 6 6 6 (J P , A)

 特開 2 0 0 6 - 1 4 0 6 6 6 (J P , A)

 特開 2 0 0 8 - 2 8 8 6 4 8 (J P , A)

 特開 2 0 0 8 - 2 6 1 4 1 1 (J P , A)

 特開 2 0 1 3 - 1 6 1 9 4 5 (J P , A)

 特開 2 0 0 8 - 1 6 6 8 1 0 (J P , A)

(58)調査した分野(Int.Cl., DB名)

H01L 27/146 H04N 5/369