

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.⁷
G09G 3/28

(45) 공고일자 2005년09월15일
(11) 등록번호 10-0515330
(24) 등록일자 2005년09월08일

(21) 출원번호 10-2003-0005993
(22) 출원일자 2003년01월29일

(65) 공개번호 10-2004-0069558
(43) 공개일자 2004년08월06일

(73) 특허권자 삼성에스디아이 주식회사
경기 수원시 영통구 신동 575

(72) 발명자 이준영
충청남도천안시신부동대림아파트104동1002호

김진성
충청남도천안시신방동한라아파트106동2310호

한찬영
충청남도아산시음봉면동암리산87-1삼성SDI기숙사

(74) 대리인 유미특허법인

심사관 : 이만금

(54) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법

요약

플라즈마 디스플레이 패널 구동 회로에서, 주사 전극(Y 전극)과 유지 전극(X 전극) 사이에 형성되는 패널 캐패시터에 구동 전압이 인가된다. 제1 스위칭 소자는 패널 캐패시터의 Y 전극과 $V_s/2$ 전압을 공급하는 전원(V_1)의 양극 사이에 연결되며, 제2 스위칭 소자는 전원(V_1)의 양극과 접지단(0) 사이에 연결된다. 제3 스위칭 소자는 패널 캐패시터의 Y 전극과 전원(V_1)의 음극 사이에 연결되며, 제4 스위칭 소자는 전원(V_1)의 음극과 접지단(0) 사이에 연결된다. 그리고 제1 및 제4 스위칭 소자와 제2 및 제3 스위칭 소자가 교대로 턴온되어 패널 캐패시터의 Y 전극에 $V_s/2$ 및 $-V_s/2$ 전압이 교대로 인가된다. 패널 캐패시터의 Y 전극에 $V_s/2$ 전압이 인가되는 동안 패널 캐패시터의 X 전극에는 $-V_s/2$ 전압이 인가되고, 패널 캐패시터의 Y 전극에 $-V_s/2$ 전압이 인가되는 동안 패널 캐패시터의 X 전극에는 $V_s/2$ 전압이 인가된다. 이와 같이 하면, 제1 내지 제4 스위칭 소자의 내압을 항상 $V_s/2$ 로 유지할 수 있다.

대표도

도 2

색인어

PDP, 내압, 트랜지스터, 유지방전, 다이오드

명세서

도면의 간단한 설명

- 도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 평면도이다.
- 도 2는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 회로의 개략적인 회로도이다.
- 도 3은 본 발명의 제1 실시예에 따른 구동 회로의 동작 타이밍을 나타내는 타이밍도이다.
- 도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
- 도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 회로의 개략적인 회로도이다.
- 도 6은 본 발명의 제2 실시예에 따른 구동 회로의 동작 타이밍을 나타내는 타이밍도이다.
- 도 7a 내지 도 7h는 본 발명의 제2 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치 및 구동 방법에 관한 것이다.

플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.

일반적으로 교류형 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지방전 기간, 소거 기간으로 이루어진다.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지방전 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간으로, 유지방전 기간이 되면 주사 전극과 유지 전극에 유지방전 펄스가 교대로 인가되어 유지방전이 행하여져 영상이 표시된다. 소거 기간은 셀의 벽전하를 감소시켜 유지방전을 종료시키는 기간이다.

교류형 플라즈마 디스플레이 패널은 그 유지방전을 위한 주사 및 유지 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 캐패시턴스가 존재하는 데, 이를 등가적으로 패널 캐패시터(Cp)로 나타낸다. 패널 캐패시터(Cp)에 유지방전 펄스를 인가하는 구동 회로로서 Kishi 등에 의해 제안된 회로(일본특허 제3201603호)가 있다.

Kishi 등의 구동 회로에서는, 유지방전에 필요한 전압(Vs)의 절반에 해당하는 전압(Vs/2)을 공급하는 전원과 캐패시터를 사용하여 패널 캐패시터의 Y 전극에 Vs/2의 전압과 -Vs/2의 전압을 교대로 인가한다. 자세하게 설명하면, 전원을 통하여 패널 캐패시터의 Y 전극에 Vs/2 전압을 인가하면서 캐패시터에는 Vs/2 전압을 충전한다. 다음, 캐패시터를 접지단과 패널 캐패시터의 Y 전극 사이에 연결하여 -Vs/2 전압을 패널 캐패시터의 Y 전극에 인가한다.

이와 같이 구동함으로써 Y 전극에 양의 전압(+Vs/2)과 음의 전압(-Vs/2)을 교대로 인가할 수 있으며, 마찬가지로 X 전극에도 양의 전압(+Vs/2)과 음의 전압(-Vs/2)을 교대로 인가할 수 있다. 이때, X 전극 및 Y 전극의 각각에 인가하는 전압($\pm Vs/2$)은 서로 위상이 반전되도록 인가하여, 패널 캐패시터의 양단에 유지방전에 필요한 전압(Vs)이 인가되도록 한다.

이러한 종래의 회로는 $-V_s/2$ 에서 $V_s/2$ 로 스윙하는 펄스를 사용하는 플라즈마 디스플레이 패널에서만 사용할 수 있으며, 또한 직렬로 연결된 두 트랜지스터의 특성 때문에 트랜지스터의 내압이 $V_s/2$ 로 유지되지 않는 경우가 발생한다. 그리고 종래의 회로에서는 음의 전압에 이용되는 전압을 저장하기 위한 캐패시터의 용량이 커야 하므로, 이러한 캐패시터에 의해 초기 기동시 상당한 양의 돌입 전류가 흐른다는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는 저내압 스위칭 소자를 사용하는 플라즈마 디스플레이 패널의 구동 회로를 제공하는 것이다. 또한 본 발명은 용량이 큰 캐패시터를 제거하여 돌입 전류를 줄이는 것을 기술적 과제로 한다.

발명의 구성 및 작용

이러한 과제를 해결하기 위해서 본 발명은 직렬로 연결된 스위칭 소자의 접점 사이에 플로팅 전원이 연결되도록 한다.

본 발명에 따른 플라즈마 디스플레이 패널 구동 장치는 복수의 제1 전극과 복수의 제2 전극에 구동 전압을 인가하는 제1 및 제2 구동부를 포함하며, 제1 구동부는 제1 내지 제4 스위칭 소자를 포함한다. 제1 스위칭 소자는 양극(陽極)이 음극(陰極)에 대해 제1 전압의 전위를 가지는 제1 전원의 양극과 복수의 제1 전극 사이에 전기적으로 연결되며, 제2 스위칭 소자는 제1 전원의 양극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결된다. 제3 스위칭 소자는 복수의 제1 전극과 제1 전원의 음극(陰極) 사이에 전기적으로 연결되며, 제4 스위칭 소자는 제1 전원의 음극과 제2 전원 사이에 전기적으로 연결된다. 그리고 제2 구동부는 복수의 제2 전극에 연결되어 제1 전극에 제3 전압이 인가되는 동안 제2 전극에 제5 전압을 인가하고 제1 전극에 제4 전압이 인가되는 동안 제2 전극에 제6 전압을 인가한다. 여기서, 제1 및 제4 스위칭 소자가 턴온되어 제1 전극에 제3 전압이 인가되고, 제2 및 제3 스위칭 소자가 턴온되어 제1 전극에 제4 전압이 인가된다. 그리고 제1 전압의 크기는 제3 전압과 제4 전압의 차이보다 작다.

이때, 제3 및 제4 전압의 차이는 상기 패널 캐패시터의 유지방전에 필요한 전압일 수 있다. 그리고 제5 전압은 제4 전압과 동일하고, 제6 전압은 제3 전압과 동일할 수 있다.

본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널 구동 장치에서 제1 구동부는 제1 및 제2 스위칭 소자를 포함한다. 제1 스위칭 소자는 양극이 음극에 대해 제1 전압의 전위를 가지는 제1 전원의 양극과 복수의 제1 전극 사이에 전기적으로 연결되며, 제2 스위칭 소자는 복수의 제1 전극과 제1 전원의 음극 사이에 전기적으로 연결된다. 제1 스위칭 소자가 턴온되는 경우에 제1 전원의 음극과 제2 전압을 공급하는 제2 전원 사이에 제1 전기적 경로가 형성되어 제1 전압과 제2 전압의 합에 해당하는 제3 전압이 복수의 제1 전극에 인가된다. 그리고 제2 스위칭 소자가 턴온되는 경우에 제1 전원의 양극과 제2 전원 사이에 제2 전기적 경로가 형성되어 제1 전압의 음의 값과 제2 전압의 합에 해당하는 제4 전압이 복수의 제1 전극에 인가된다. 이때, 제1 및 제2 스위칭 소자는 교대로 턴온되며, 제1 전압의 크기는 제3 전압과 제4 전압의 차이보다 작다.

그리고 제3 및 제4 전압의 차는 패널 캐패시터의 유지방전에 필요한 전압일 수 있다. 또한 제1 전압은 유지방전에 필요한 전압의 절반에 해당하는 전압이고 제2 전압은 접지 전압일 수 있다.

그리고 이 구동 장치는 제1 전극에 전기적으로 연결되는 인덕터를 포함하는 전력 회수부를 더 포함할 수 있다. 전력 회수부는 인덕터와 패널 캐패시터 사이에서 발생하는 공진을 이용하여 제1 전극의 전압을 바꾼다. 이 전력 회수부는 제1 전원과 상기 제2 전원 사이의 전압 차를 이용하여 인덕터에 전류를 주입한 후 인덕터에 전류가 흐르는 상태에서 공진을 발생시킬 수 있다.

본 발명에 따르면, 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 방법에 의하면, 먼저 제3 전압을 공급하는 플로팅 전원의 양극을 복수의 제1 전극에 전기적으로 연결하며 플로팅 전원의 음극을 제2 전압을 공급하는 제1 전원에 전기적으로 연결하여 복수의 제1 전극에 제3 전압을 인가하며, 복수의 제2 전극에 제4 전압을 인가한다. 다음, 플로팅 전원의 음극을 복수의 제1 전극에 전기적으로 연결하고 플로팅 전원의 양극을 제1 전원에 전기적으로 연결하여 복수의 제1 전극에 제5 전압을 인가하며, 복수의 제2 전극에 제6 전압을 인가한다. 이때, 제1 및 제2 전압의 합이 제3 전압에 해당하며 제1 전압의 음의 값과 제2 전압의 합이 제5 전압에 해당하고, 제1 전압의 크기는 제3 전압과 제5 전압의 차이보다 작다.,

그리고 제5 전압은 제4 전압과 동일하고, 제6 전압은 제3 전압과 동일할 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.

이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1을 참조하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 대하여 설명한다.

도 1은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 평면도이다.

도 1에 나타난 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am)과 행 방향으로 지그재그로 배열되어 있는 복수의 주사 전극(이하 "Y 전극"이라 함)(Y1-Yn) 및 유지 전극(이하 "X 전극"이라 함)(X1-Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 유지 방전 신호를 수신하여 Y 전극(Y1-Yn)과 X 전극(X1-Xn)에 유지방전 전압을 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지 방전을 수행한다. 제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.

이하, 도 2 내지 도 4b를 참조하여 본 발명의 제1 실시예에 따른 주사·유지 구동부(300)의 구동 회로에 대하여 설명한다.

도 2는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 회로의 개략적인 회로도이다. 도 3은 본 발명의 제1 실시예에 따른 구동 회로의 동작 타이밍을 나타내는 타이밍도이며, 도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 구동 회로에서 각 모드 of 전류 경로를 나타내는 도면이다.

도 2에 나타난 바와 같이, 본 발명의 제1 실시예에 따른 구동 회로는 Y 전극 구동부(310) 및 X 전극 구동부(320)를 포함한다. Y 전극 구동부(310)는 패널 캐패시터(Cp)의 Y 전극에 연결되어 있으며 4개의 스위칭 소자(Ys, Yg, Yl, Yh)와 Vs/2 전압을 가지는 플로팅 전원(V1)을 포함한다. Vs/2 전압은 패널의 유지방전에 필요한 전압인 유지방전 전압(Vs)의 절반에 해당하는 전압이다. 마찬가지로 X 전극 구동부(320)는 패널 캐패시터(Cp)의 X 전극에 연결되어 있으며 4개의 스위칭 소자(Xs, Xg, Xl, Xh)와 Vs/2 전압을 가지는 플로팅 전원(V2)을 포함한다.

스위칭 소자(Ys, Yl)는 패널 캐패시터(Cp)의 Y 전극과 접지단(0) 사이에 직렬로 연결되어 있으며, 스위칭 소자(Yg, Yh)는 패널 캐패시터(Cp)의 Y 전극과 접지단(0) 사이에 직렬로 연결되어 있다. 그리고 전원(V1)은 스위칭 소자(Ys, Yl)의 접점과 스위칭 소자(Yg, Yh)의 접점 사이에 연결되어 있으며, 전원(V1)의 고전위 측이 스위칭 소자(Ys, Yl)의 접점에 연결되어 있다.

마찬가지로 스위칭 소자(Xs, Xl)는 패널 캐패시터(Cp)의 X 전극과 접지단(0) 사이에 직렬로 연결되어 있으며, 스위칭 소자(Xg, Xh)는 패널 캐패시터(Cp)의 X 전극과 접지단(0) 사이에 직렬로 연결되어 있다. 그리고 전원(V2)은 스위칭 소자(Xs, Xl)의 접점과 스위칭 소자(Xg, Xh)의 접점 사이에 연결되어 있으며, 전원(V2)의 고전위 측이 스위칭 소자(Xs, Xl)의 접점에 연결되어 있다.

도 2에서는 스위칭 소자(Ys, Yh, Yl, Yg, Xs, Xh, Xl, Xg)를 MOSFET으로 표시하였지만 이에 한정되지 않고 동일 또는 유사한 기능을 수행한다면 다른 스위칭 소자를 사용하여도 관계없다. 그리고 이러한 스위칭 소자는 바디 다이오드를 가지는 것이 바람직하다.

다음에 도 3, 도 4a 및 도 4b를 참조하여 본 발명의 제1 실시예에 따른 구동 회로의 구동 방법을 설명한다.

먼저, 도 3에 나타난 바와 같이 모드 1(M1)에서는 스위칭 소자(X_s, X_h, Y_g, Y_l)가 턴오프된 상태에서 스위칭 소자(Y_s, Y_h, X_g, X_l)가 턴온된다.

그러면, 도 4a에 나타난 바와 같이 접지단(0), 스위칭 소자(Y_h), 전원(V_1), 스위칭 소자(Y_s), 패널 캐패시터(C_p), 스위칭 소자(X_g), 전원(V_2), 스위칭 소자(X_l) 및 접지단(0)의 경로에 의해 패널 캐패시터(C_p)의 Y 및 X 전극에 각각 $V_s/2$ 및 $-V_s/2$ 전압이 인가된다. 따라서, 패널 캐패시터(C_p)의 Y 및 X 전극 전압(V_y, V_x)은 각각 $V_s/2$ 및 $-V_s/2$ 로 되어 패널 캐패시터(C_p)의 양단에 유지 방전 전압(V_s)이 인가된다.

이때, 턴오프된 스위칭 소자(Y_l, Y_g)의 양단에는 전원(V_1)이 연결되므로 스위칭 소자(Y_l, Y_g)의 양단 전압은 각각 $V_s/2$ 로 클램핑된다. 마찬가지로 턴오프된 스위칭 소자(X_s, X_h)의 양단에는 전원(V_2)이 연결되므로 스위칭 소자(X_s, X_h)의 양단 전압은 각각 $V_s/2$ 로 클램핑된다.

다음, 도 3에 나타난 바와 같이 모드 2(M2)에서는 스위칭 소자(Y_s, Y_h, X_g, X_l)가 턴오프되고 스위칭 소자(X_s, X_h, Y_g, Y_l)가 턴온된다.

그러면, 도 4b에 나타난 바와 같이 접지단(0), 스위칭 소자(X_h), 전원(V_2), 스위칭 소자(X_s), 패널 캐패시터(C_p), 스위칭 소자(Y_g), 전원(V_1), 스위칭 소자(Y_l) 및 접지단(0)의 경로에 의해 패널 캐패시터(C_p)의 Y 및 X 전극에는 각각 $-V_s/2$ 및 $V_s/2$ 전압이 인가된다. 따라서, 패널 캐패시터(C_p)의 Y 및 X 전극 전압(V_y, V_x)은 각각 $-V_s/2$ 및 $V_s/2$ 로 되어 패널 캐패시터(C_p)의 양단에 유지 방전 전압(V_s)이 인가된다.

이때, 모드 1(M1)에서와 같이 턴오프된 스위칭 소자(Y_s, Y_h)의 양단에는 전원(V_1)이 연결되므로 스위칭 소자(Y_s, Y_h)의 양단 전압은 각각 $V_s/2$ 로 클램핑되고, 턴오프된 스위칭 소자(X_l, X_g)의 양단에는 전원(V_2)이 연결되므로 스위칭 소자(X_l, X_g)의 양단 전압은 각각 $V_s/2$ 로 클램핑된다.

이와 같이 본 발명의 제1 실시예에 의하면, 패널 캐패시터(C_p)의 양단에 유지방전 전압(V_s)이 인가되는 동안에, 플로팅 전원(V_1, V_2)에 의해 스위칭 소자(Y_s, Y_h, X_l, X_g) 및 스위칭 소자(Y_l, Y_g, X_s, X_h)의 양단 전압을 각각 $V_s/2$ 로 클램핑할 수 있다. 따라서 스위칭 소자($Y_s, Y_h, Y_l, Y_g, X_s, X_h, X_l, X_g$)로서 낮은 내압의 스위칭 소자를 사용할 수 있다. 또한 패널 캐패시터(C_p)의 Y 또는 X 전극에 음의 전압($-V_s/2$)을 공급하기 위한 캐패시터를 사용하지 않으므로, 종래 기술과 같이 초기 기동시 큰 돌입 전류가 발생하지 않는다.

이때, 유지방전을 위한 과형을 패널 캐패시터(C_p)에 인가하기 위해서는, 패널 캐패시터(C_p)의 캐패시턴스 성분 때문에 방전을 위한 전력 이외에 무효 전력이 필요하다. 이러한 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다. 아래에서는 본 발명의 제1 실시예에 따른 구동 회로에 전력 회수 회로를 추가한 실시예에 대하여 도 5, 도 6, 도 7a 내지 도 7h를 참조하여 자세하게 설명한다.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 회로의 개략적인 회로도이다. 도 6은 본 발명의 제2 실시예에 따른 구동 회로의 동작 타이밍을 나타내는 타이밍도이며, 도 7a 내지 도 7h는 본 발명의 제2 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.

도 5에 나타난 바와 같이, 본 발명의 제2 실시예에 따른 구동 회로는 제1 실시예에 따른 구동 회로에 Y 및 X 전극 전력 회수부(330, 340)가 추가되어 형성된다.

Y 전극 전력 회수부(330)는 인덕터(L_1) 및 스위칭 소자(Y_r, Y_f)를 포함한다. 인덕터(L_1)는 Y 전극 구동부(310)의 스위칭 소자(Y_s, Y_g)의 접점, 즉 패널 캐패시터(C_p)의 Y 전극에 연결된다. 스위칭 소자(Y_r, Y_f)는 인덕터(L_1)와 접지단(0) 사이에 병렬로 연결되어 있다. Y 전극 전력 회수부(330)는 스위칭 소자(Y_r, Y_f)와 인덕터(L_1) 사이에 각각 연결되는 다이오드(D_1, D_2)를 더 포함할 수 있다. 다이오드(D_1, D_2)는 각각 스위칭 소자(Y_r, Y_f)의 바디 다이오드로 인해 생길 수 있는 전류 경로를 차단한다.

마찬가지로 X 전극 전력 회수부(340)는 인덕터(L_2) 및 스위칭 소자(X_r, X_f)를 포함하며, 또한 다이오드(D_3, D_4)를 더 포함할 수 있다. X 전극 전력 회수부(340)의 구조에 대해서는 Y 전극 전력 회수부(330)의 구조와 동일하므로 설명을 생략한다. 그리고 Y 및 X 전극 전력 회수부(330, 340)의 스위칭 소자(Y_r, Y_f, X_r, X_f)는 바디 다이오드를 가지는 MOSFET 등으로 이루어질 수 있다.

다음, 도 6, 도 7a 내지 도 7h를 참조하여, 본 발명의 제2 실시예에 따른 구동 회로의 시계열적 동작 변화에 대하여 설명한다. 여기서, 동작 변화는 8개의 모드(M1-M8)로 일순하며, 모든 변화는 스위칭 소자의 조작에 의해 생긴다. 아래에서 LC 공진으로 칭하고 있는 현상은 연속적 발전은 아니며 스위칭 소자(Yr, Yf, Xr, Xf)의 턴온시에 생기는 인덕터(L1, L2)와 패널 캐패시터(Cp)의 조합에 의한 전압 및 전류의 변화 현상이다.

본 발명의 제2 실시예에서는 모드 1(M1)이 시작되기 전에 스위칭 소자(Ys, Yh, Xg, XI)가 턴온되어, 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs/2 및 -Vs/2로 유지되고 있는 것으로 한다. 그리고 인덕터(L1, L2)의 인덕턴스는 L로 가정한다.

도 6 및 도 7a에 나타난 바와 같이, 모드 1(M1)에서는 턴온된 스위칭 소자(Ys, Yh) 및 스위칭 소자(XI, Xg)에 의해 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs/2 및 -Vs/2로 계속 유지된다. 또한 제1 실시예의 모드 1(M1)에서 설명한 것처럼, 플로팅 전원(V1, V2)에 의해 스위칭 소자(Yl, Yg, Xs, Xh)의 양단 전압은 각각 Vs/2로 클램핑된다. 그리고 스위칭 소자(Yf, Xr)가 턴온되어 있으므로, 접지단(O), 스위칭 소자(Yh), 전원(V1), 스위칭 소자(Ys), 인덕터(L1), 스위칭 소자(Yf) 및 접지단(O)으로의 경로 및 접지단(O), 스위칭 소자(Xr), 인덕터(L2), 스위칭 소자(Xg), 전원(V2), 스위칭 소자(XI) 및 접지단(O)으로의 경로가 형성된다. 두 경로에서 형성되는 전압차에 의해 인덕터(L1, L2)에 전류가 주입되어, 인덕터(L1, L2)에 흐르는 전류(I_{L1}, I_{L2})의 크기는 각각 Vs/2L의 기울기를 가지고 선형적으로 증가한다.

다음, 모드 2(M2)에서는 스위칭 소자(Ys, Yh, Xg, XI)가 턴오프되어, 도 7b에 나타난 바와 같이 스위칭 소자(Xr), 인덕터(L2), 패널 캐패시터(Cp), 인덕터(L1) 및 스위칭 소자(Yf)로 전류 경로가 형성된다. 따라서, 인덕터(L1, L2)와 패널 캐패시터(Cp)에 의한 LC 공진 전류가 흐르고, 이 공진 전류에 의해 패널 캐패시터(Cp)의 Y 전극 전압(Vy)은 하강하고 X 전극 전압(Vx)은 증가하게 된다. 이들 전압(Vy, Vx)은 각각 스위칭 소자(Yl, Yg) 및 스위칭 소자(Xs, Xh)의 바디 다이오드에 의해 -Vs/2 및 Vs/2를 넘지 않는다.

그리고 모드 2(M2)에서는 모드 1(M1)에서 인덕터(L1, L2)에 전류가 주입된 상태에서 LC 공진이 발생하므로, 회로에 기생 성분이 있는 경우에도 Y 및 X 전극 전압(Vy, Vx)을 각각 -Vs/2 및 Vs/2까지 바꿀 수 있으며 또한 전환 속도를 빠르게 할 수 있다.

모드 3(M3)에서는 스위칭 소자(Xs, Xh, Yg, Yl)가 턴온되어, 도 7c에 나타난 바와 같이 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)이 각각 -Vs/2 및 Vs/2로 유지된다. 또한 인덕터(L1)에 흐르던 전류(I_{L1})는 스위칭 소자(Yl)의 바디 다이오드, 전원(V1), 스위칭 소자(Yg)의 바디 다이오드, 인덕터(L1) 및 스위칭 소자(Yf)로 형성되는 경로를 통하여 회수되고, 인덕터(L2)에 흐르던 전류(I_{L2})는 스위칭 소자(Xr), 인덕터(L2), 스위칭 소자(Xs)의 바디 다이오드, 전원(V2) 및 스위칭 소자(Xh)의 바디 다이오드로 형성되는 경로를 통하여 회수된다.

모드 4(M4)에서는 인덕터(L1, L2)에 흐르는 전류(I_{L1}, I_{L2})가 0A로 되었을 때 스위칭 소자(Yf, Xr)가 턴오프된다. 그리고 스위칭 소자(Yl, Yg, Xs, Xh)는 계속 턴온되어 있으므로 도 7d에 나타난 것처럼 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 -Vs/2 및 Vs/2로 계속 유지된다.

다음, 모드 5(M5)에서는 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)을 각각 -Vs/2 및 Vs/2로 유지하면서 인덕터(L1, L2)에 전류를 주입한다. 자세하게 설명하면, 스위칭 소자(Yr, Xf)가 턴온되어 도 7e에 나타난 바와 같이 접지단(O), 스위칭 소자(Yr), 인덕터(L1), 스위칭 소자(Yg), 전원(V1), 스위칭 소자(Yl) 및 접지단(O)으로의 경로와 접지단(O), 스위칭 소자(Xh), 전원(V2), 스위칭 소자(Xs), 인덕터(L2), 스위칭 소자(Xf) 및 접지단(O)으로의 경로가 형성된다. 두 경로에서 형성되는 전압차에 의해 인덕터(L1, L2)에 흐르는 전류(I_{L1}, I_{L2})는 Vs/2L의 기울기를 가지고 선형적으로 증가한다.

그리고 모드 3 내지 5(M3-M5)에서는 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)이 각각 -Vs/2 및 Vs/2로 유지된 상태에서 스위칭 소자(Ys, Yh, XI, Xg)가 턴오프되어 있으므로, 제1 실시예에의 모드 2에서 설명한 것처럼 플로팅 전원(V1, V2)에 의해 스위칭 소자(Ys, Yh, XI, Xg)의 양단 전압은 각각 Vs/2로 클램핑된다.

모드 5(M5)에서 인덕터(L1, L2)에 전류를 주입한 후, 모드 6(M6)에서는 스위칭 소자(Xs, Xh, Yl, Yg)가 턴오프된다. 그러면 도 7f에 나타난 전류 경로를 통하여 인덕터(L1, L2)와 패널 캐패시터(Cp) 사이에 LC 공진이 발생한다. 이 공진 전류

에 의해 패널 캐패시터(Cp)의 Y 전극 전압(Vy)은 증가하고 X 전극 전압(Vx)은 감소하게 되며, 이들 전압은 각각 스위칭 소자(Ys, Yh) 및 스위칭 소자(Xl, Xg)의 바디 다이오드에 의해 Vs/2 및 -Vs/2를 넘지 않는다. 모드 6(M6)에서도 모드 2(M2)와 같이 인덕터(L1, L2)에 전류가 주입된 상태에서 공진이 발생한다.

모드 7(M7)에서는 스위칭 소자(Ys, Yh, Xl, Xg)가 턴온되어, 도 7g에 나타난 경로를 통해 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs/2 및 -Vs/2로 유지된다. 이때, 인덕터(L1)에 흐르던 전류(I_{L1})는 스위칭 소자(Yr), 인덕터(L1), 스위칭 소자(Ys)의 바디 다이오드, 전원(V1) 및 스위칭 소자(Yh)의 바디 다이오드로 형성되는 경로를 통하여 회수되고, 인덕터(L2)에 흐르던 전류(I_{L2})는 스위칭 소자(Xl)의 바디 다이오드, 전원(V2), 스위칭 소자(Xg)의 바디 다이오드, 인덕터(L2) 및 스위칭 소자(Xf)로 형성되는 경로를 통하여 회수된다.

다음, 모드 8(M8)에서는 인덕터(L1, L2)에 흐르는 전류(I_{L1}, I_{L2})가 0A로 되었을 때 스위칭 소자(Yr, Xf)가 턴온된다. 그리고 스위칭 소자(Ys, Yh, Xl, Xg)는 턴온되어 있으므로 도 7h에 나타난 것처럼 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)은 각각 Vs/2 및 -Vs/2로 계속 유지된다. 또한 모드 7 및 8(M7, M8)에서는 모드 1(M1)에서 설명한 것처럼 플로팅 전원(V1, V2)에 의해 스위칭 소자(Yl, Yg, Xs, Xh)의 양단 전압이 각각 Vs/2로 클램핑된다.

이후, 모드 1 내지 모드 8의 사이클을 계속 반복하여 Vs/2 및 -Vs/2 사이를 스윙하는 Y 및 X 전극 전압(Vy, Vx)을 생성함으로써, X 전극과 Y 전극간의 전위차를 유지방전 전압(Vs)으로 할 수 있다.

본 발명의 제2 실시예에서는 모드 1 및 5(M1, M5)의 과정을 통하여 먼저 인덕터(L1, L2)에 전류를 주입한 후에 공진을 발생시켰지만, 모드 1 및 5(M1, M5)의 과정을 생략하고 바로 공진을 발생시킬 수도 있다. 또한, 이러한 전력 회수 회로 이외에 다른 변형된 전력 회수 회로를 사용할 수도 있다.

그리고 도 2에서는 접지단(0)이 공급하는 전압을 0V로 하였지만, 접지단(0) 대신에 (Vs-2Vh)/2 전압을 공급하는 전원(V3)을 사용하여도 된다. 즉, 이와 같이 하면, 도 4a에서는 패널 캐패시터(Cp)의 X 전극에는 전원(V1)과 전원(V3)의 전압차에 의해 Vh 전압이 공급되고 Y 전극에는 역 방향으로 연결된 전원(V2)과 전원(V3)의 전압차에 의해 (Vh-Vs) 전압이 공급된다. 마찬가지로 도 4b에서는 패널 캐패시터(Cp)의 X 전극에는 (Vh-Vs) 전압이 공급되고 Y 전극에는 Vh 전압이 공급된다. 이와 같이 하면, 패널 캐패시터(Cp)의 양단의 전압차를 Vs로 하여 유지방전을 일으킬 수 있다. 특히, 전원(V3)이 공급하는 전압을 Vs/2로 하면, 패널 캐패시터(Cp)의 Y 및 X 전극 전압(Vy, Vx)이 0V와 Vs 사이를 스윙하도록 할 수 있다.

본 발명에서 설명한 접지단 및 전원은 일반적인 플라즈마 디스플레이 패널과 같이 SMPS(switching mode power supply)에서 공급되며, 이러한 SMPS는 일반적으로 커패시터를 통하여 전압을 공급한다. 이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

발명의 효과

이와 같이 본 발명에 의하면, 스위칭 소자의 내압을 유지방전에 필요한 전압(Vs)의 절반으로 할 수 있으므로 낮은 내압의 스위칭 소자를 사용할 수 있으며, 이에 따라 생산 단가를 줄일 수 있다. 그리고 외부 캐패시터에 충전된 전압을 사용하여 패널 캐패시터의 단자 전압을 바꾸는 경우에 발생할 수 있는 돌입 전류를 제거할 수 있다. 또한 구동 회로에 인가되는 전원을 바꿈으로써 유지방전 전압 펄스의 파형에 관계없이 본 발명에 따른 구동 회로를 적용할 수 있다.

(57) 청구의 범위

청구항 1.

복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널의 상기 제1 및 제2 전극에 구동 전압을 인가하기 위한 플라즈마 디스플레이 패널의 구동 장치에 있어서,

양극(陽極)이 음극(陰極)에 대해 제1 전압의 전위를 가지는 제1 전원의 양극과 상기 복수의 제1 전극 사이에 전기적으로 연결되는 제1 스위칭 소자, 상기 제1 전원의 양극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 스위

칭 소자, 상기 복수의 제1 전극과 상기 제1 전원의 음극 사이에 전기적으로 연결되는 제3 스위칭 소자, 및 상기 제1 전원의 음극과 상기 제2 전원 사이에 전기적으로 연결되는 제4 스위칭 소자를 포함하며, 상기 제1 전극에 제3 전압과 제4 전압을 교대로 인가하는 제1 구동부, 그리고

상기 복수의 제1 전극에 상기 제3 전압이 인가되는 동안 상기 복수의 제2 전극에 제5 전압을 인가하고 상기 복수의 제1 전극에 상기 제4 전압이 인가되는 동안 상기 복수의 제2 전극에 제6 전압을 인가하는 제2 구동부

를 포함하며,

상기 제1 및 제4 스위칭 소자가 턴온되어 상기 복수의 제1 전극에 상기 제3 전압이 인가되고, 상기 제2 및 제3 스위칭 소자가 턴온되어 상기 복수의 제1 전극에 상기 제4 전압이 인가되며,

상기 제1 전압의 크기는 상기 제3 전압과 상기 제4 전압의 차이보다 작은 플라즈마 디스플레이 패널의 구동 장치.

청구항 2.

제1항에 있어서,

상기 제3 전압과 상기 제4 전압의 차이는 상기 패널 캐패시터의 유지방전에 필요한 전압인 플라즈마 디스플레이 패널의 구동 장치.

청구항 3.

제1항에 있어서,

상기 제1 구동부는 상기 복수의 제1 전극에 전기적으로 연결되는 인덕터를 더 포함하며,

상기 인덕터와의 공진에 의해 상기 복수의 제1 전극의 전압이 상기 제3 전압 또는 제4 전압으로 바뀌는 플라즈마 디스플레이 패널의 구동 장치.

청구항 4.

제1항에 있어서,

상기 제1 내지 제4 스위칭 소자는 바디 다이오드를 가지는 전계 효과 트랜지스터인 플라즈마 디스플레이 패널의 구동 장치.

청구항 5.

제1항에 있어서,

상기 제5 전압은 상기 제4 전압과 동일하고, 상기 제6 전압은 상기 제3 전압과 동일한 플라즈마 디스플레이 패널의 구동 장치.

청구항 6.

제1항 내지 제5항 중 어느 한 항에 있어서,

상기 제2 구동부는,

양극(陽極)이 음극(陰極)에 대해 제1 전압의 전위를 가지는 제3 전원의 양극과 상기 복수의 제2 전극 사이에 전기적으로 연결되는 제5 스위칭 소자,

상기 제3 전원의 양극과 상기 제2 전원 사이에 전기적으로 연결되는 제6 스위칭 소자,

상기 복수의 제2 전극과 상기 제3 전원의 음극 사이에 전기적으로 연결되는 제7 스위칭 소자, 그리고

상기 제3 전원의 음극과 상기 제2 전원 사이에 전기적으로 연결되는 제8 스위칭 소자

를 포함하는 플라즈마 디스플레이 패널의 구동 장치.

청구항 7.

복수의 제1 전극,

복수의 제2 전극,

양극(陽極)이 음극(陰極)에 대해 제1 전압의 전위를 가지는 제1 전원의 양극과 상기 복수의 제1 전극 사이에 전기적으로 연결되는 제1 스위칭 소자, 상기 복수의 제1 전극과 상기 제1 전원의 음극 사이에 전기적으로 연결되는 제2 스위칭 소자, 상기 제1 스위칭 소자가 턴온되는 경우에 상기 제1 전압과 제2 전압의 합에 해당하는 제3 전압이 상기 복수의 제1 전극에 인가되도록 상기 제1 전원의 음극과 제2 전압을 공급하는 제2 전원 사이에 형성되는 제1 전기적 경로, 및 상기 제2 스위칭 소자가 턴온되는 경우에 상기 제1 전압의 음의 값과 상기 제2 전압의 합에 해당하는 제4 전압이 상기 복수의 제1 전극에 인가되도록 상기 제1 전원의 양극과 상기 제2 전원 사이에 형성되는 제2 전기적 경로를 포함하는 제1 구동부, 그리고

상기 복수의 제1 전극에 상기 제3 전압이 인가되는 동안 상기 복수의 제2 전극에 제5 전압을 인가하며, 상기 복수의 제1 전극에 상기 제4 전압이 인가되는 동안 상기 복수의 제2 전극에 제6 전압을 인가하는 제2 구동부

를 포함하며,

상기 제1 스위칭 소자와 상기 제2 스위칭 소자가 교대로 턴온되고,

상기 제1 전압의 크기는 상기 제3 전압과 상기 제4 전압의 차이보다 작은 플라즈마 디스플레이 패널.

청구항 8.

제7항에 있어서,

상기 제1 구동부는,

상기 제1 전기적 경로를 형성하기 위해 상기 제1 전원의 음극과 상기 제2 전원 사이에 전기적으로 연결되는 제3 스위칭 소자, 그리고

상기 제2 전기적 경로를 형성하기 위해 상기 제1 전원의 양극과 상기 제2 전원 사이에 전기적으로 연결되는 제4 스위칭 소자

를 더 포함하는 플라즈마 디스플레이 패널.

청구항 9.

제7항에 있어서,

상기 제5 전압은 상기 제4 전압과 동일하며, 상기 제6 전압은 상기 제3 전압과 동일한 플라즈마 디스플레이 패널.

청구항 10.

제9항에 있어서,

상기 제3 및 제4 전압의 차는 상기 패널 캐패시터의 유지방전에 필요한 전압인 플라즈마 디스플레이 패널.

청구항 11.

제10항에 있어서,

상기 제1 전압은 상기 유지방전에 필요한 전압의 절반에 해당하는 전압이며 상기 제2 전압은 접지 전압인 플라즈마 디스플레이 패널.

청구항 12.

제7항 내지 제11항 중 어느 한 항에 있어서,

상기 제2 구동부는,

양극(陽極)이 음극(陰極)에 대해 제1 전압의 전위를 가지는 제3 전원의 양극과 상기 복수의 제2 전극 사이에 전기적으로 연결되는 제5 스위칭 소자,

상기 복수의 제2 전극과 상기 제3 전원의 음극 사이에 전기적으로 연결되는 제6 스위칭 소자,

상기 제3 스위칭 소자가 턴온되는 경우에 상기 제6 전압이 상기 복수의 제2 전극에 인가되도록 상기 제3 전원의 음극과 상기 제2 전원 사이에 형성되는 제3 전기적 경로, 그리고

상기 제4 스위칭 소자가 턴온되는 경우에 상기 제5 전압이 상기 복수의 제2 전극에 인가되도록 상기 제3 전원의 양극과 상기 제2 전원 사이에 형성되는 제4 전기적 경로

를 포함하며,

상기 제5 및 제6 스위칭 소자가 교대로 턴온되는 플라즈마 디스플레이 패널.

청구항 13.

제7항에 있어서,

상기 제1 구동부는, 상기 복수의 제1 전극에 전기적으로 연결되는 인덕터를 포함하며 상기 인덕터와의 공진을 통해 상기 복수의 제1 전극의 전압을 바꾸는 전력 회수부를 더 포함하는 플라즈마 디스플레이 패널.

청구항 14.

제13항에 있어서,

상기 전력 회수부는 상기 제1 전원과 상기 제2 전원 사이의 전압 차를 이용하여 상기 인덕터에 전류를 주입하고 상기 인덕터에 전류가 흐르는 상태에서 상기 공진을 발생시키는 플라즈마 디스플레이 패널.

청구항 15.

복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,

양극이 음극에 대해서 제1 전압의 전위를 가지는 플로팅 전원의 양극을 상기 복수의 제1 전극에 전기적으로 연결하고 상기 플로팅 전원의 음극을 제2 전압을 공급하는 제1 전원에 전기적으로 연결하여 상기 복수의 제1 전극에 제3 전압을 인가하며, 상기 복수의 제2 전극에 제4 전압을 인가하는 단계, 그리고

상기 플로팅 전원의 음극을 상기 복수의 제1 전극에 전기적으로 연결하고 상기 플로팅 전원의 양극을 상기 제1 전원에 전기적으로 연결하여 상기 복수의 제1 전극에 제5 전압을 인가하며, 상기 복수의 제2 전극에 제6 전압을 인가하는 단계

를 포함하며,

상기 제1 및 제2 전압의 합이 상기 제3 전압에 해당하며, 상기 제1 전압의 음의 값과 상기 제2 전압의 합이 상기 제5 전압에 해당하고, 상기 제1 전압의 크기는 상기 제3 전압과 상기 제5 전압의 차이보다 작은 플라즈마 디스플레이 패널의 구동 방법.

청구항 16.

제15항에 있어서,

상기 제4 전압은 상기 제5 전압과 동일하며, 상기 제6 전압은 상기 제3 전압과 동일한 플라즈마 디스플레이 패널의 구동 방법.

청구항 17.

제16항에 있어서,

상기 제3 및 제5 전압의 차는 상기 패널 캐패시터의 유지방전에 필요한 전압인 플라즈마 디스플레이 패널의 구동 방법.

청구항 18.


제15항 내지 제17항 중 어느 한 항에 있어서,

상기 복수의 제1 전극에 상기 제3 전압을 인가하기 전에, 상기 제1 전극에 연결된 인덕터와의 공진을 통하여 상기 복수의 제1 전극의 전압을 바꾸는 단계, 그리고


상기 복수의 제1 전극에 상기 제5 전압을 인가하기 전에, 상기 인덕터와의 공진을 통하여 상기 복수의 제1 전극의 전압을 바꾸는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.

도면


도면1




도면2




도면3




도면4a




도면4b




도면5




도면6




도면7a




도면7b




도면7c




도면7d




도면7e



도면7f



도면7g



도면7h

