



ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР  
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

# ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ


- (21) 4042699/24-21
- (22) 24.03.86
- (46) 07.09.88. Бюл. № 33
- (72) М.О.Ботвиник и М.П.Сахаров
- (53) 621.373 (088.8)
- (56) Агаханян Т.М. Интегральные микросхемы. - М.: Связь, 1978, с.443, рис.10 и 11.

Справочник по интегральным схемам.  
/Под ред. Б.В.Тарабрина. - М.: Энергия, 1980, с.95 (134ХЛ 3).

(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ

(57) Изобретение относится к области микроэлектроники и может быть использовано в схемах управления триггеров и пересчетных устройств, выполненных на базе эмиттерно-связанной логики.

Целью изобретения является повышение быстродействия и расширение области применения устройства. Устройство содержит первый транзистор 1 n-p-n-типа, первый источник 3 опорного напряжения, второй транзистор 4 n-p-n-типа, диоды 5 и 12, шину 7 питания, входную шину 8, выходную шину 9, третий и четвертый транзисторы 10 и 11 n-p-n-типа, второй источник 15 опорного напряжения, резисторы. Применение данного изобретения позволит повысить быстродействие триггеров и пересчетных схем, выполненных на его основе, и обеспечить сопряжение с логическими схемами, выполненными на базе эмиттерно-связанной логики. 1 ил.



Изобретение относится к области микроэлектроники и может быть использовано в схемах управления триггеров и пересчетных устройств, выполненных на базе эмиттерно-связанной логики (ЭСЛ).

Цель изобретения - повышение быстродействия и расширение области применения.

На чертеже изображена электрическая принципиальная схема формирователя импульсов.

Интегральная схема формирователя импульсов содержит первый транзистор 1 *n-r-n*-типа, база которого через первый резистор 2 соединена с положительной шиной первого источника 3 опорного напряжения, отрицательная шина которого соединена с общей шиной, второй транзистор 4 *n-r-n*-типа, эмиттер которого соединен с эмиттером первого транзистора 1, первый диод 5 и второй резистор 6, шину 7 питания, входную шину 8, выходную шину 9, третий и четвертый транзисторы 10 и 11 *n-r-n*-типа, второй диод 12, третий и четвертый резисторы 13 и 14 и второй источник 15 опорного напряжения, коллектор третьего транзистора 10 соединен с шиной 7 питания, а его база - с анодами первого и второго диодов 5 и 12 и через второй резистор 6 с шиной 7 питания, катод первого диода 5 соединен с коллектором второго транзистора 4, а катод второго диода 12 - с входной шиной 8, эмиттер третьего транзистора 10 соединен с эмиттером четвертого транзистора 11 и коллектором первого транзистора 1, база которого соединена с базой второго транзистора 4, эмиттер которого через третий резистор 13 соединен с общей шиной, база четвертого транзистора 11 соединена с положительной шиной второго источника 15 опорного напряжения, отрицательная шина которого соединена с общей шиной, а коллектор четвертого транзистора 11 соединен с выходной шиной 9 и через четвертый резистор 14 с шиной 7 питания.

Формирователь импульсов работает следующим образом.

Если на входную шину 8 подано напряжение, соответствующее уровню логической единицы, то транзистор 10 открыт, а транзистор 11 закрыт. Это условие обеспечивается выбором напря-

жения источника 15 опорного напряжения, а также уровнем напряжения на базе транзистора 10.

В этом случае транзисторы 1 и 4 находятся в активном режиме и падением напряжения на резисторе 2 за счет протекания базовых токов этих транзисторов можно пренебречь.

Напряжение на выходной шине 9 равно напряжению источника питания. Если на входную шину 8 подано напряжение, соответствующее уровню логического нуля, то транзистор 10 закрыт, а транзистор 11 открыт. При этом ток коллектора транзистора 4 прекращается. Это вызывает насыщение транзистора 4. При этом эмиттерные токи транзисторов 1 и 4 равны, так как переходы база - эмиттер этих транзисторов одинаковы топологически и соединены параллельно.

Однако установлению величины коллекторного тока транзистора 1 предшествует время, необходимое для рассасывания заряда неосновных носителей в базах транзисторов 1 и 4, соответствующего ранее протекавшему через них большему значению тока. Следовательно, в течение времени рассасывания происходит уменьшение коллекторного тока транзистора 1, что вызывает рост напряжения на выходной шине 9, т.е. формирование на выходе кратковременного провала напряжения.

Таким образом, применение предлагаемой схемы позволяет повысить быстродействие триггеров и пересчетных схем, выполненных на ее основе, и обеспечивает сопряжение с логическими схемами, выполненными на базе ЭСЛ.

#### Ф о р м у л а и з о б р е т е н и я

Формирователь импульсов, содержащий первый транзистор *n-r-n*-типа, база которого через первый резистор соединена с положительной шиной первого источника опорного напряжения, отрицательная шина которого соединена с общей шиной, второй транзистор *n-r-n*-типа, эмиттер которого соединен с эмиттером первого транзистора, первый диод, второй резистор, шину питания, входную шину, выходную шину, отличающийся тем, что, с целью повышения быстродействия и расширения области применения, в него введены третий и четвертый транзисторы *n-r-n*-

типа, второй диод, третий и четвертый резисторы, второй источник опорного напряжения, коллектор третьего транзистора соединен с шиной питания, а его база - с анодами первого и второго диодов и через второй резистор с шиной питания, катод первого диода соединен с коллектором второго транзистора, а катод второго диода - с входной шиной, эмиттер третьего транзистора соединен с эмиттером четвертого транзистора и коллектором перво-

го транзистора, база которого соединена с базой второго транзистора, эмиттер которого через третий резистор соединен с общей шиной, база четвертого транзистора соединена с положительной шиной второго источника опорного напряжения, отрицательная шина которого соединена с общей шиной, а коллектор четвертого транзистора соединен с выходной шиной и через четвертый резистор с шиной питания.

Редактор Н.Лазаренко      Составитель В.Чижиков  
 Техред А.Кравчук      Корректор Л.Патай

Заказ 4440/56      Тираж 928      Подписное

ВНИИПИ Государственного комитета СССР  
 по делам изобретений и открытий  
 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4