



(19) 中華民國智慧財產局

(12) 發明說明書公開本 (11) 公開編號：TW 201530726 A

(43) 公開日：中華民國 104 (2015) 年 08 月 01 日

(21) 申請案號：103103489

(22) 申請日：中華民國 103 (2014) 年 01 月 29 日

(51) Int. Cl. : H01L23/52 (2006.01)

H01L21/8239(2006.01)

(71) 申請人：森富科技股份有限公司 (中華民國) EOREX CORPORATION (TW)
新竹縣竹北市縣政二路 512 號 2 樓

(72) 發明人：林正隆 LIN, CHENG LUNG (TW) ; 梁萬棟 LIANG, WAN TUNG (TW) ; 徐政瑋 HSU, CHENG WEI (TW)

(74) 代理人：莊志強

申請實體審查：有 申請專利範圍項數：10 項 圖式數：4 共 20 頁

(54) 名稱

記憶體與記憶體儲存裝置

MEMORY CHIP AND MEMORY STORAGE DEVICE

(57) 摘要

本發明實施例提供一種記憶體，記憶體包括基板與多個記憶體焊墊。多個記憶體焊墊配置於基板之四周以形成回字型，並且多個記憶體焊墊以鏡射方式來形成左右對稱且佈局線路連通之組態以簡化佈局線路之複雜度。如此的球位設計，可增加終端應用產品之線路特性整合的設計彈性與便利性，並且可以系統主機板直接做訊號對接，也容易達成倍增記憶體容量之設計。

A memory chip is disclosed. The memory comprises a substrate and a plurality of memory pads. The plurality of memory pads is disposed surround the substrate so as to form a 「回」 pattern, and the plurality of memory pads is configured in mirror symmetrical manner and with layout line connectivity, so as to simplify complexity of layout line. Mirror solder ball map of the instant disclosure increases design flexibility and convenience of integrating line characteristics of the end product's application, and is easy to achieve the design of doubling the memory capacity.

201530726

TW 201530726 A




圖 1

201530726

201530726

發明摘要

※ 申請案號： 103103489

※ 申請日： 103. 1. 29

※IPC 分類： H01L >3/52 (2006.01)

H01L >1/8239 (2006.01)

【發明名稱】

記憶體與記憶體儲存裝置/MEMORY CHIP AND MEMORY STORAGE DEVICE

【中文】

本發明實施例提供一種記憶體，記憶體包括基板與多個記憶體焊墊。多個記憶體焊墊配置於基板之四周以形成回字型，並且多個記憶體焊墊以鏡射方式來形成左右對稱且佈局線路連通之組態以簡化佈局線路之複雜度。如此的球位設計，可增加終端應用產品之線路特性整合的設計彈性與便利性，並且可以系統主機板直接做訊號對接，也容易達成倍增記憶體容量之設計。

【英文】

A memory chip is disclosed. The memory comprises a substrate and a plurality of memory pads. The plurality of memory pads is disposed surround the substrate so as to form a 「回」 pattern, and the plurality of memory pads is configured in mirror symmetrical manner and with layout line connectivity, so as to simplify complexity of layout line. Mirror solder ball map of the instant disclosure increases design flexibility and convenience of integrating line characteristics of the end product's application, and is easy to achieve the design of doubling the memory capacity.

【代表圖】

【本案指定代表圖】：第（1）圖。

【本代表圖之符號簡單說明】：

100：記憶體

110：基板

120：記憶體焊墊

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

記憶體與記憶體儲存裝置/MEMORY CHIP AND MEMORY STORAGE DEVICE

【技術領域】

本發明乃是關於一種半導體記憶體裝置，特別是指一種球位鏡射對稱之記憶體。

【先前技術】

隨著微電子技術的快速成長，各類電腦產品的週邊設備亦漸驅高級且多元化，如今，消費者使用電腦不僅是為了處理一般的文書作業及瀏覽網路，更為了能觀賞高畫質影音檔案、享受3D線上遊戲或處理複雜的應用程式，但無論是高畫質影音檔案或是各類電子資料文件，其檔案大小必然會隨著資料的複雜及精細度而提升，因此，高容量的硬碟遂成為所有電腦產品所不可或缺的必要配備。

在先前技藝下，通常將記憶體裝置提供為電腦或其他電子裝置中之內部半導體積體電路。記憶體裝置存在包含揮發性及非揮發性記憶體之諸多不同類型記憶體。揮發性記憶體可需要電力來維持其資料且包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)以及其他記憶體。非揮發性記憶體可藉由在不被供電時仍保持所儲存之資訊而提供持久資料且可包含NAND快閃記憶體、NOR快閃記憶體、唯讀記憶體(ROM)、電可擦除可程式化ROM(EEPROM)、可擦除可程式化ROM(E PROM)及相變隨機存取記憶體(PCRAM)以及其他記憶體。

DRAM是半導體技術發展最成熟、應用範圍最廣泛、使用量

最大的記憶體；從伺服器工作站、桌上型電腦、筆記型電腦、平板電腦、電腦主機至遊戲機。一般DRAM的球位設計為依據聯合電子設備工程委員會（Joint Electron Device Engineering Council, JEDEC）所訂定之球位，此球位的擺放型態沒有採取左右mirror或上下mirrorball map的設計，當應用平台需要較多的記憶體支援時，亦即在系統板上當要增加記憶體容量時，往往會發現訊號走線的連接變得複雜，也使得訊號可能變差，運作頻率變低等不良狀況的發生。

【發明內容】

本發明實施例提供一種記憶體，記憶體包括基板與多個記憶體焊墊。多個記憶體焊墊配置於基板之四周以形成回字型，並且多個記憶體焊墊以鏡射方式來形成左右對稱且佈局線路連通之組態以簡化佈局線路之複雜度，其中多個記憶體焊墊分為第一資料區與第二資料區、第一位址區與第二位址區、第一控制區與第二控制區、第一命令區與第二命令區、第一系統電壓區與第二系統電壓區、第一接地區與第二接地區。第一資料區與第二資料區用以與處理單元電性連接以作為資料儲存媒體，並且第一控制區與第二控制區用以與處理單元電性連接以接收至少一控制訊號，並且使處理單元對第一及第二資料區進行資料存取。

在本發明其中一個實施例中，第一資料區與第二資料區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱，第一位址區與第二位址區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路連通。

在本發明其中一個實施例中，第一系統電壓區與第二系統電壓區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱，第一接地區與第二接地區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱，並且第一命令區與第二命令區之多個記憶體焊墊以鏡

射方式來形成對應地左右對稱且佈局線路連通。

在本發明其中一個實施例中，第一控制區與第二控制區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱並且分別配置於回字型之左側與右側，並且第一命令區與第二命令區之多個記憶體焊墊分別配置於回字型之左側與右側。

本發明實施例提供一種記憶體儲存裝置，記憶體儲存裝置包括處理單元、第一記憶體與第二記憶體。第一記憶體電性連接處理單元，具有 X 位元之儲存空間，其中 X 為 2 之 N 次方，並且 N 為正整數。第二記憶體電性連接第一記憶體，其中第二記憶體與第一記憶體相同，並且第一記憶體包括基板與多個記憶體焊墊。多個記憶體焊墊配置於基板之四周以形成回字型，並且多個記憶體焊墊以鏡射方式來形成左右對稱且佈局線路連通之組態以簡化佈局線路之複雜度，其中多個記憶體焊墊分為第一資料區與第二資料區、第一位址區與第二位址區、第一控制區與第二控制區、第一命令區與第二命令區、第一系統電壓區與第二系統電壓區、第一接地區與第二接地區。第一資料區與第二資料區用以與處理單元電性連接以作為資料儲存媒體，並且第一控制區與第二控制區用以與處理單元電性連接以接收至少一控制訊號，並且使處理單元對第一及第二資料區進行資料存取。

在本發明其中一個實施例中，第一記憶體與第二記憶體以左右鏡射對稱的方式配置於電路板之一側。

在本發明其中一個實施例中，第一記憶體與第二記憶體以上下鏡射對稱的方式分別配置於電路板之兩側。

綜上所述，本發明實施例所提供的記憶體與使用其之記憶體儲存裝置，透過鏡射對稱之記憶體焊墊以大幅地簡化佈局線路，以避免訊號變差或運作頻率變低等不良情況。如此的球位設計，可增加終端應用產品之線路特性整合的設計彈性與便利性，並且可以系統主機板直接做訊號對接，也容易達成倍增記憶體容量之

設計。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

【圖式簡單說明】

圖1為根據本發明例示性實施例所繪示之記憶體之區塊示意圖。

圖2為根據本發明例示性實施例所繪示之記憶體儲存裝置之區塊示意圖。

圖3為根據本發明例示性另一實施例所繪示之記憶體儲存裝置之示意圖。

圖4為對應圖3實施例所繪示之記憶體儲存裝置之側視圖。

【實施方式】

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「及/或」包括相關聯之列出項目中之任一者及一或多者之所有組合。

〔記憶體的實施例〕

請參照圖1，圖1為根據本發明例示性實施例所繪示之記憶體之示意圖。一般動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)的球位設計為依據聯合電子設備工程委員會(Joint Electron Device Engineering Council, JEDEC)所訂定之球位，此球位的擺放型態並沒有採取左右鏡射(mirror)或上下mirrorball map的設計，因此當應用平台(如智慧型手機、平板電腦或筆記型電腦)需要較多的記憶體支援時，線路的走線非常複雜。因此，本揭露內容之積體電路(Integrated Circuit, IC)之球位分佈採用mirror solder ball map(鏡射式)設計，將球位分佈在IC的四周以形成一個「回」字形，並且將DQ分佈在上方與下方。此外，一些CTRL/CMD球位分配在左方與右方，左半部與右半部訊號球位呈現完全對稱鏡射，透過如此之記憶體焊墊之球位設計，可增加終端應用產品之線路特性整合的設計彈性與便利性，並可於系統主機板直接做訊號對接，也容易達成倍增記憶體容量之設計目的。不同於一般DRAM球位分佈並未做對稱鏡射式設計，在系統板上當要倍增記憶體容量時，往往會發現訊號走線的連接變得複雜，也使得訊號可能變差，運作頻率變低等不良狀況的發生。

在進行下述說明前，須先說明的是，本揭露內容之記憶體100之球位分佈可以應用於第三代雙倍資料率同步動態隨機存取記憶體(Double-Data-Rate Three Synchronous Dynamic Random Access Memory, DDR3 SDRAM)與在2012年9月26日負責制定記憶體技術的JEDEC所公布了最新一代的第四代雙倍資料率(Double-Data-Rate Four, DDR4)記憶體技術。值得一提的是，本揭露內容之記憶體100之球位分佈更可以應用於所有的記憶體儲存媒體。再者，為了清楚瞭解本揭露內容，本揭露內容之記憶體以64位元之儲存空間作為一範例說明。

請繼續參照圖1，在本實施例中，記憶體100包括基板110與多個記憶體焊墊120。多個記憶體焊墊120(如DQ)配置於基板110之四

周以形成回字型，並且多個記憶體焊墊120以鏡射方式來形成左右對稱且佈局線路連通之組態以簡化佈局線路之複雜度，其中多個記憶體焊墊分為第一資料區(例如左半部的32個DQ所在之區域，DQ0～DQ31)與第二資料區(例如右半部的32個DQ所在之區域)、第一位址區(例如左半部的A0～A15所在之區域)與第二位址區(例如右半部A0～A15所在之區域)、第一控制區(例如左半部之/CS0、/CS1、/CKE0、/CKE1、ODT0與ODT1所在之區域)與第二控制區(例如右半部之/CS0、/CS1、/CKE0、/CKE1、ODT0與ODT1所在之區域)、第一命令區(例如左半部之BA0、/RAS、/WE與/CAS所在之區域)與第二命令區(例如右半部之BA0、/RAS、/WE與/CAS所在之區域)、第一系統電壓區(例如左半部VDD與VDDQ所在之區域)與第二系統電壓區(例如右半部VSS與VSSQ所在之區域)、第一接地區(例如左半部VSS與VSSQ所在之區域)與第二接地區(例如右半部VSS與VSSQ所在之區域)。第一控制區與第二控制區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱並且分別配置於該回字型之左側與右側，並且第一命令區與第二命令區之多個記憶體焊墊分別配置於回字型之左側與右側。值得一提的是，為了記憶體100達到左右鏡射對稱之組態，本揭露內容在記憶體100之中央線配置了多個冗餘記憶體焊墊(由上至下，如VDD、VSS、VSS、VSS、VSS與VDD)，亦藉此來定義左半部與右半部。第一資料區與第二資料區用以與處理單元(圖1未繪示)電性連接以作為資料儲存媒體，並且第一控制區與第二控制區用以與處理單元電性連接以接收至少一控制訊號，並且使處理單元對第一及第二資料區進行資料存取，其中處理單元可以是行動裝置之中央處理器。簡單來說，在本實施例中，記憶體100的的左半部與右半部中有連通的訊號球位只有A0～A15、BA0～2、CK、/CK、CKE0～1、/RAS、CAS、/WE、/CS0、/CS1、/RESET、ODT0～1(共31個)，而其他訊號球位雖然具有鏡射對稱之組態，但線路沒有相互連接。

詳細來說，本揭露內容之記憶體100內的多個記憶體焊墊為經由特殊的配置以達到球位鏡射對稱。第一資料區與第二資料區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱；亦即，記憶體焊墊DQ左右映射。第一位址區與第二位址區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路連通。舉例來說，多個記憶體焊墊A0～A15左右對稱，亦即第一位址區(左側)對稱於第二位址區(右側)。第一系統電壓區與第二系統電壓區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱，並且第一接地區與第二接地區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱。舉例來說，左側之多個記憶體焊墊VDD與VDDQ分別對稱於右側之多個記憶體焊墊VDD與VDDQ，並且左側之多個記憶體焊墊VSS與VSSQ分別對稱於右側之多個記憶體焊墊VSS與VSSQ。此外，第一命令區與第二命令區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路連通，並且第一命令區與第二命令區之多個記憶體焊墊分別配置於回字型之左側與右側。舉例來說，左側之記憶體焊墊BA0、/RAS、/WE與/CAS分別對稱於右側之記憶體焊墊BA0、/RAS、/WE與/CAS。值得一提的是，第一控制區與第二控制區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱並且分別配置於回字型之左側與右側，並且沒有佈局線路連通。據此，透過上述多個記憶體焊墊在記憶體100之左右球位對稱方式，能夠大幅地節省記憶體佈局線路。

為了更詳細地說明本發明所述之記憶體100的運作流程，以下將舉多個實施例中至少之一來作更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖1實施例之部分，且其餘省略部分與上述圖1實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔記憶體儲存裝置的一實施例〕

請參照圖2，圖2為根據本發明例示性實施例所繪示之記憶體
102P001558TW

儲存裝置之區塊示意圖。記憶體儲存裝置200包括處理單元210、第一記憶體220與第二記憶體230。第一記憶體220電性連接處理單元210，第一記憶體220具有X位元之儲存空間，其中X為 2^N 次方並且N為正整數。在本實施例中，記憶體220及230是以64位元作為一範例說明，但不以本實施例為限。第二記憶體230電性連接處理單元210與第一記憶體220，其中第二記憶體230與第一記憶體220實質上相同，並且第一記憶體220內部之記憶體焊墊之配置方式與上述圖1實施例之記憶體100相同，在此不再贅述。

在本實施例中，第一記憶體220與第二記憶體230以左右鏡射對稱的方式配置於電路板(mother board)之一側，亦即配置於電路板之同一側。進一步來說，第一記憶體220與第二記憶體230之第一資料區與第二資料區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。另外，第一與第二記憶體220、230之第一位址區與第二位址區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通，並且第一與第二記憶體220、230之第一位址區彼此佈局線路相通。第一與第二記憶體220、230之第一系統電壓區與第二系統電壓區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。也就是說，第一記憶體220之第一系統電壓區與第二記憶體230之第一系統電壓區也是佈局線路相通。第一與第二記憶體220、230之第一接地區與第二接地區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。也就是說，第一記憶體220之第一接地區與第二記憶體230之第一接地區也是佈局線路相通。第一與第二記憶體220、230之第一命令區與第二命令區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。換句話說，傳送到記憶體焊墊120之A0～A15、CK、/CK、CKE0～1、/RAS、/WE、/CS0、/CS1、/RESET與ODT0～ODT1的訊號，都是由處理單元傳送至第一記憶體320的左側區域，再從第一記憶體320的左側區域傳送至第一記

憶體320的右側區域，再從第一記憶體320的右側區域傳送至第二記憶體330的左側區域，之後從第二記憶體330的左側區域傳送至第二記憶體330的右側區域，其中其他球為訊號PCB的走線上都有共用區段，藉此可降低走線複雜度或佈線面積。值得注意的是，以圖1之中央記憶體焊墊120(由上往下，如VDD、VSS、VSS、VSS、VSS與VDD)作為中間線來區分左側與右側。

由圖2可知，處理單元210可以從中央總線傳送控制信號至第一與第二記憶體220、230之第一控制區與第二控制區，並且可以從兩旁的線路來存取第一與第二記憶體220、230之第一資料區與第二資料區之資料。值得一提的是，處理單元210能夠利用傳送到記憶體焊墊/CS0或/CS1之控制訊號來決定對第一記憶體220或第二記憶體230進行資料之存取。據此，本揭露內容能夠透過鏡射對稱之記憶體焊墊以大幅地簡化佈局線路，以避免訊號變差或運作頻率變低等不良情況。

在接下來的多個實施例中，將描述不同於上述圖2實施例之部分，且其餘省略部分與上述圖2實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔記憶體儲存裝置的另一實施例〕

請同時參照圖3與圖4，圖3為根據本發明例示性另一實施例所繪示之記憶體儲存裝置之示意圖。圖4為對應圖3實施例所繪示之記憶體儲存裝置之側視圖。記憶體儲存裝置300包括處理單元310、第一記憶體320與第二記憶體330。同樣地，第一記憶體320電性連接處理單元310，第一記憶體320具有X位元之儲存空間，其中N為2之N次方並且N為正整數。第二記憶體330電性連接處理單元310與第一記憶體320，其中第二記憶體330與第一記憶體320實質上相同，並且第一記憶體320內部之記憶體焊墊之配置方式與上述圖1實施例之記憶體100相同，在此不再贅述。

在本實施例中，第一記憶體320與第二記憶體330以上下鏡射

對稱的方式分別配置於電路板340之兩側，如圖3所示。進一步來說，第一與第二記憶體320、330之第一資料區與第二資料區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。進一步來說，第一記憶體320的第一資料區與第二記憶體330的第二資料區在印刷電路板(PCB)的兩側互相對應且共用PCB的線路，並且，第一記憶體320的第二資料區與第二記憶體330的第一資料區在印刷電路板(PCB)的兩側互相對應且共用PCB的線路。另外，第一與第二記憶體320、330之第一位址區與第二位址區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通，並且第一與第二記憶體320、330之第一位址區彼此佈局線路相通。第一與第二記憶體320、330之第一系統電壓區與第二系統電壓區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。也就是說，第一記憶體320之第一系統電壓區與第二記憶體330之第一系統電壓區也是佈局線路相通。第一與第二記憶體320、330之第一接地區與第二接地區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。也就是說，第一記憶體320之第一接地區與第二記憶體330之第一接地區也是佈局線路相通。第一與第二記憶體320、330之第一命令區與第二命令區之多個記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路相通。

同樣地，在本實施例中，處理單元310可以從中央總線傳送控制信號至第一與第二記憶體320、330之第一控制區與第二控制區，並且可以從兩旁的線路來存取第一與第二記憶體320、330之第一資料區與第二資料區之資料。值得一提的是，處理單元310能夠利用傳送到記憶體焊墊/CKE0或/CKE1之控制訊號來決定對第一記憶體320或第二記憶體330進行資料之存取。據此，本揭露內容能夠透過鏡射對稱之記憶體焊墊以大幅地簡化佈局線路，以避免訊號變差或運作頻率變低等不良情況。此外，能夠降低印刷電

路板多層數之成本。

〔實施例的可能功效〕

綜上所述，本發明實施例所提供的記憶體與使用其之記憶體儲存裝置，透過鏡射對稱之記憶體焊墊以大幅地簡化佈局線路，以避免訊號變差或運作頻率變低等不良情況。如此的球位設計，可增加終端應用產品之線路特性整合的設計彈性與便利性，並且可以系統主機板直接做訊號對接，也容易達成倍增記憶體容量之設計。

在本揭露內容多個實施例中至少一實施例，能夠降低印刷電路板多層數之成本。

本發明可在任何適合的形式中實施，包括硬體、軟體、韌體或以上這些的任意結合。本發明也可部分地以在一或多個資料處理器及/或數位信號處理器上執行的電腦軟體實施。本發明實施例的單元及組件，可以實體地、功能地及邏輯地以任何適合的方式實施。事實上，某功能可在單一的單元、複數個單元、或其它功能單元的一部分內實施。就本發明本身而論，可在單一的單元上實施，或實體地及功能地分布於不同單元及處理器間。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

【符號說明】

100：記憶體

110：基板

120：記憶體焊墊

200：記憶體儲存裝置

210：處理單元

220：第一記憶體

230：第二記憶體

300：記憶體儲存裝置

310：處理單元

320：第一記憶體

330：第二記憶體

【生物材料寄存】

國內寄存資訊【請依寄存機構、日期、號碼順序註記】

國外寄存資訊【請依寄存國家、機構、日期、號碼順序註記】

【序列表】(請換頁單獨記載)

申請專利範圍

1. 一種記憶體，包括：
一基板；以及
多個記憶體焊墊，配置於該基板之四周以形成一回字型，並且該些記憶體焊墊以鏡射方式來形成左右對稱且佈局線路連通之組態以簡化佈局線路之複雜度，其中該些記憶體焊墊分為一第一資料區與一第二資料區、一第一位址區與一第二位址區、一第一控制區與一第二控制區、一第一命令區與一第二命令區、一第一系統電壓區與一第二系統電壓區，一第一接地區與一第二接地區；
其中該第一資料區與該第二資料區用以與一處理單元電性連接以作為一資料儲存媒體，並且該第一控制區與該第二控制區用以與該處理單元電性連接以接收至少一控制訊號，並且使該處理單元對該第一及該第二資料區進行資料存取。
2. 如請求項1所述之記憶體，其中該第一資料區與該第二資料區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱，該第一位址區與該第二位址區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路連通。
3. 如請求項1所述之記憶體，其中該第一系統電壓區與該第二系統電壓區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱，該第一接地區與該第二接地區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱，並且該第一命令區與該第二命令區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路連通。
4. 如請求項1所述之記憶體，其中該第一控制區與該第二控制區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱並且分別配置於該回字型之左側與右側，並且該第一命令區與該第二

命令區之該些記憶體焊墊分別配置於該回字型之左側與右側。

5. 一種記憶體儲存裝置，包括：

一處理單元；

一第一記憶體，電性連接該處理單元，具有 X 位元之儲存空間，其中 X 為 2 之 N 次方並且 N 為正整數；

一第二記憶體，電性連接該第一記憶體，其中該第二記憶體與該第一記憶體相同，並且該第一記憶體包括：

一基板；以及

多個記憶體焊墊，配置於該基板之四周以形成一回字型，並且該些記憶體焊墊以鏡射方式來形成左右對稱且佈局線路連通之組態以簡化佈局線路之複雜度，其中該些記憶體焊墊分為一第一資料區與一第二資料區、一第一位址區與一第二位址區、一第一控制區與一第二控制區、一第一命令區與一第二命令區、一第一系統電壓區與一第二系統電壓區、一第一接地區與一第二接地區，其中該第一資料區與該第二資料區用以與該處理單元電性連接以作為一資料儲存媒體，並且該第一控制區與該第二控制區用以與該處理單元電性連接以接收至少一控制訊號，並且使該處理單元對該第一及該第二資料區進行資料存取，

其中該第一記憶體與該第二記憶體之該第一資料區彼此線路連通，該第二資料區彼此線路連通，該第一位址區彼此線路連通，該第二位址區彼此線路連通，該第一系統電壓區彼此線路連通，該第二系統電壓區彼此線路連通，該第一接地區彼此線路連通，該第二接地區彼此線路連通，藉此球位對稱方式來擴充記憶體容量且簡化佈局線路。

6. 如請求項 5 所述之記憶體儲存裝置，其中該第一記憶體與該第

二記憶體以左右鏡射對稱的方式配置於一電路板之一側。


7. 如請求項 5 所述之記憶體儲存裝置，其中該第一記憶體與該第二記憶體以上下鏡射對稱的方式分別配置於一電路板之兩側。
8. 如請求項 5 所述之記憶體儲存裝置，其中該第一資料區與該第二資料區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱，該第一位址區與該第二位址區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路連通。
9. 如請求項 5 所述之記憶體儲存裝置，其中該第一系統電壓區與該第二系統電壓區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱，該第一接地區與該第二接地區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱，並且該第一命令區與該第二命令區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱且佈局線路連通。
10. 如請求項 5 所述之記憶體儲存裝置，其中該第一控制區與該第二控制區之該些記憶體焊墊以鏡射方式來形成對應地左右對稱並且分別配置於該回字型之左側與右側，並且該第一命令區與該第二命令區之該些記憶體焊墊分別配置於該回字型之左側與右側。



VDD	VSSQ	DQ	VSS	DQ	VDDQ	DQ	VSSQ	VDD	VSSQ	DQ	VDDQ	DQ	VSS	DQ	VSSQ	VDD
VSS	/DQS	VDDQ	DQ	VSS	DQ	VSSQ	VDDQ	DQ	VSS	DQ	VDDQ	VSSQ	DQ	VDDQ	/DQS	VSS
VDDQ	DQS	VSSQ	DQ	VSSQ	DQ	VDDQ	/DQS	DQS	VSSQ	DQ	VDDQ	VSSQ	DQ	VDDQ	/DQS	VDDQ
DM	VSSQ	DQ	VDDQ	DQ	VDDQ	DQ	VSSQ	VDDQ	DQ	VSSQ	VDDQ	DQ	VSSQ	DQ	VSSQ	VDD
VDDQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	VSSQ	DQ	VSSQ	DQ	VDDQ	VSSQ	DQ	VDDQ	DQ	VDDQ
DQ	VSSQ	DQ	ZQ	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD
VDD	CKE0	VDD	A14	RESET	CKE1	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD
A15	VDD	RFU	BA2	VSS	A12/BC	A11	A6	A9	A6	A9	A6	A11	A15	A12/BC	VSS	B42
A1	A6	A9	VDD	A8	VDD	A1	VDD	A2	VDD	A2	VDD	A1	VDD	VDD	VDD	VDD
VDD	A8	RFU	A7	A4	VRERA	A7	A7	A7	A7	A7	A7	A7	A7	A7	A7	A7
CK	VSS	VREFDQ	A1	VDD	A2	RFU	VSS	CK	VSS	CK	VREFDQ	VSS	CK	VREFDQ	VSS	CK
/CK	VSS	VREFDQ	A0	A5	RFU	VDD	A3	VDD	RFU	A5	A0	VDD	BA1	VDD	A13	BA0
RFU	VDD	A3	VDD	BA1	VDD	BA0	A10(AP)	VDD	BA1	VDD	BA1	VDD	BA0	VDD	BA1	VDD
A0	A5	RFU	/RAS	VSS	RFU	/RAS	VDD	RFU	VSS	RAS	VDD	RFU	VDD	RFU	VDD	RFU
VDD	BA1	VDD	BA0	A13	A10(AP)	VDD	BA0	VDD	BA0	VDD	BA0	VDD	BA0	VDD	BA0	VDD
BA0	A13	A10(AP)	/RAS	VSS	RFU	/WE	VDD	RFU	VSS	/WE	VDD	RFU	VDD	RFU	VDD	RFU
/WE	VDD	/CS0	VDD	BA0	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD
/CAS	ODT0	/CS1	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD
VDD	ODT1	VDD	ZQ	ZQ	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD	VDD
DQ	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ
DM	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ
VDDQ	DQS	VSSQ	VSSQ	DQ	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ
VSS	/DQS	VDDQ	DQ	VSSQ	DQ	VSSQ	VDDQ	DQ	VSS	DQ	VDDQ	VSSQ	DQ	VDDQ	DQ	VDDQ
VDD	VSSQ	DQ	VSS	DQ	VDDQ	DQ	VSSQ	DQ	VDDQ	DQ	VDDQ	VSS	DQ	VDDQ	DQ	VSS

100

110 ~
120 ~



201530726




圖2

201530726




圖3




圖4