

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-192854  
(P2009-192854A)

(43) 公開日 平成21年8月27日(2009.8.27)

(51) Int.Cl.	F I	テーマコード (参考)
<b>G09G 3/30 (2006.01)</b>	G09G 3/30 K	3K107
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 611H	5C080
<b>HO1L 51/50 (2006.01)</b>	G09G 3/20 670J	
	G09G 3/20 612E	
	G09G 3/20 641P	
審査請求 未請求 請求項の数 24 O L (全 34 頁) 最終頁に続く		

(21) 出願番号 特願2008-33974 (P2008-33974)  
(22) 出願日 平成20年2月15日 (2008.2.15)

(71) 出願人 000001443  
カシオ計算機株式会社  
東京都渋谷区本町1丁目6番2号  
(74) 代理人 100096699  
弁理士 鹿嶋 英實  
(72) 発明者 白崎 友之  
東京都八王子市石川町2951番地の5  
カシオ計算機株式会社  
社八王子技術センター内  
(72) 発明者 小倉 潤  
東京都八王子市石川町2951番地の5  
カシオ計算機株式会社  
社八王子技術センター内

最終頁に続く


(54) 【発明の名称】 表示駆動装置、並びに、表示装置及びその駆動制御方法

(57) 【要約】

【課題】 表示データに応じた適切な輝度階調で発光素子を発光動作させることができる表示駆動装置を提供し、  
以て、表示画質が良好かつ均質な表示装置及びその駆動制御方法を提供する。

【解決手段】 データドライバ140は、特定値検出部145により、参照電流をデータラインLdを介して表示パネル110に配列された各表示画素PIXに流したときに検出される測定電圧から対応する基準電圧を減算した差分電圧に基づいて、各表示画素PIX（画素駆動回路DC）に設けられた発光駆動用のトランジスタTr13の素子特性の変動量に対応する特定値を検出して、フレームメモリ146に補正データとして記憶し、表示動作において、表示画素PIXごとの表示データに応じた信号電圧（原階調電圧Vorg）をフレームメモリ146に記憶された補正データに基づいて補正した補正階調電圧Vpixを生成して、各データラインLdに印加する。

【選択図】 図10



## 【特許請求の範囲】

## 【請求項 1】

発光素子と、該発光素子に発光駆動電流を供給する駆動素子を有する画素駆動回路と、を備える表示画素に駆動信号を供給して駆動する表示駆動装置であって、

前記表示画素の前記駆動素子の電流路の一端から所定の電流値を有する定電流を供給し、前記駆動素子の電流路の一端において検出される測定電圧と前記定電流の電流値に対応する基準電圧との差分値に基づいて、前記駆動素子の素子特性の変動量に対応する特定値を検出する特定値検出部を備えて、前記特定値に基づいて前記駆動信号を補正することを特徴とする表示駆動装置。

## 【請求項 2】

前記特定値検出部は、2つの入力端子を有し、一方の前記入力端子に前記測定電圧が印加され、他方の前記入力端子に前記基準電圧が印加され、前記測定電圧と前記基準電圧との差分電圧を演算して求め、該差分電圧を所定の増幅率で増幅した値を前記差分値として出力する電圧演算部を有することを特徴とする請求項 1 記載の表示駆動装置。

## 【請求項 3】

前記電圧演算部は、前記増幅率を有し、前記 2 つの入力端子と前記差分値を出力する出力端子とを有する差動増幅器を備えることを特徴とする請求項 2 記載の表示駆動装置。

## 【請求項 4】

前記電圧演算部より出力された前記差分値を前記増幅率の値で除した値に対応する値を生成し、デジタル信号の補正データに変換して、前記特定値として出力する補正データ生成部と、

前記補正データ生成部より出力された前記補正データを記憶する記憶回路と、を有することを特徴とする請求項 2 記載の表示駆動装置。

## 【請求項 5】

前記記憶回路に記憶された前記補正データに基づいて、表示データに応じた階調電圧を補正した補正階調電圧を生成して、前記表示画素に印加する、階調電圧補正部を備えることを特徴とする請求項 4 記載の表示駆動装置。

## 【請求項 6】

前記階調電圧補正部は、

前記表示データに応じた輝度階調で前記発光素子を発光動作させるための電圧値を有する階調電圧を生成する階調電圧生成部と、

前記記憶回路に記憶された前記補正データをアナログ電圧からなるオフセット電圧に変換して出力するオフセット電圧生成部と、

前記階調電圧生成部により生成された前記階調電圧に、前記オフセット電圧生成部より出力された前記オフセット電圧を加算して前記補正階調電圧を生成して、前記駆動信号として出力する電圧調整部と、

を備えることを特徴とする請求項 5 記載の表示駆動装置。

## 【請求項 7】

前記特定値検出部は、

前記定電流を出力する電流源と、

前記電流源の出力端又は電圧調整部の出力端を選択的に前記駆動素子の電流路の一端に接続する接続経路切換スイッチと、

を備え、

前記電圧演算部の一方の入力端子は前記電流源の出力端に接続され、他方の入力端子は電圧調整部の出力端に接続され、前記接続経路切換スイッチが前記電流源の出力端を前記駆動素子の電流路の一端に接続する側に切り換えられて、前記駆動素子の電流路の一端に前記定電流が供給されたとき、前記電流源の出力端の電位が前記測定電圧となることを特徴とする請求項 6 記載の表示駆動装置。

## 【請求項 8】

前記定電流の電流値は、前記駆動素子が初期特性を維持しているときに、該駆動素子の

10

20

30

40

50

電流路の一端に前記基準電圧を印加したときに、前記駆動素子の電流路に流れる電流の電流値に対応することを特徴とする請求項 1 記載の表示駆動装置。

【請求項 9】

前記基準電圧は、前記発光素子の発光輝度が最高階調に設定されるときに前記表示画素に印加される電圧に対応する電圧値を有することを特徴とする請求項 1 記載の表示駆動装置。

【請求項 10】

表示データに応じた画像情報を表示する表示装置であって、

行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点近傍に、発光素子と、該発光素子に発光駆動電流を供給する駆動素子を有する画素駆動回路と、を備える複数の表示画素が配列された表示パネルと、

前記各選択ラインに選択信号を順次印加して、各行の前記表示画素を順次選択状態に設定する選択駆動部と、

前記各データラインに一端から所定の電流値を有する定電流を供給して、該各データラインを介して前記選択状態とされた行の前記各表示画素の前記駆動素子の電流路に前記定電流を流し、前記各データラインの一端において検出される測定電圧と前記定電流の電流値に対応する基準電圧との差分値に基づいて、前記駆動素子の素子特性の変動量に対応する特定値を検出する特定値検出部を備えて、前記特定値に基づいて前記各表示画素に供給する前記表示データに応じた駆動信号を補正するデータ駆動部と、  
を備えることを特徴とする表示装置。

【請求項 11】

前記各表示画素が前記選択状態に設定されたときと該選択状態に設定されていないときに応じて、異なる電圧レベルの電源電圧を当該各表示画素に印加する電源駆動部を備えることを特徴とする請求項 10 記載の表示装置。

【請求項 12】

前記データ駆動部における前記特定値検出部は、2つの入力端子を有し、一方の前記入力端子に前記測定電圧が印加され、他方の前記入力端子に前記基準電圧が印加され、前記測定電圧と前記基準電圧との差分電圧を演算して求め、該差分電圧を所定の増幅率で増幅した値を前記差分値として出力する電圧演算部を有することを特徴とする請求項 10 又は 11 記載の表示装置。

【請求項 13】

前記データ駆動部は、更に、

前記電圧演算部より出力された前記差分値を前記増幅率の値で除した値に対応する値を生成し、デジタル信号の補正データに変換して、前記特定値として出力する補正データ生成部と、

前記補正データ生成部より出力された前記補正データを記憶する記憶回路と、  
を有することを特徴とする請求項 12 記載の表示装置。

【請求項 14】

前記データ駆動部は、更に、前記記憶回路に記憶された前記補正データに基づいて、表示データに応じた階調電圧を補正した補正階調電圧を生成して、前記各データラインに印加する、階調電圧補正部を備えることを特徴とする請求項 13 記載の表示装置。

【請求項 15】

前記データ駆動部における前記階調電圧補正部は、

前記表示データの階調値に応じた輝度階調で前記発光素子を発光動作させるための電圧値を有する階調電圧を生成する階調電圧生成部と、

前記記憶回路に記憶された前記補正データをアナログ電圧からなるオフセット電圧に変換して出力するオフセット電圧生成部と、

前記階調電圧生成部により生成された前記階調電圧に、前記オフセット電圧生成部より出力された前記オフセット電圧を加算して前記補正階調電圧を生成して、前記駆動信号として出力する電圧調整部と、

10

20

30

40

50

を備えることを特徴とする請求項 14 記載の表示装置。

【請求項 16】

前記データ駆動部における前記特定値検出部は、  
前記定電流を出力する電流源と、  
前記電流源の出力端又は電圧調整部の出力端を選択的に前記データラインの一端に接続する接続経路切換スイッチと、  
を備え、

前記電圧演算部の一方の入力端子は前記電流源の出力端に接続され、他方の入力端子は電圧調整部の出力端に接続され、前記接続経路切換スイッチが前記電流源の出力端を前記データラインの一端に接続する側に切り換えられて、前記データラインの一端に前記定電流が供給されたとき、前記電流源の出力端の電位が前記測定電圧となることを特徴とする請求項 15 記載の表示装置。

10

【請求項 17】

前記定電流の電流値は、前記駆動素子が初期特性を維持しているときに、該駆動素子の電流路の一端に前記基準電圧を印加したときに、前記駆動素子の電流路に流れる電流の電流値に対応することを特徴とする請求項 10 記載の表示装置。

【請求項 18】

前記基準電圧は、前記表示データの階調値が最高階調であるときに、前記データラインに印加される電圧に対応する電圧値を有することを特徴とする請求項 10 記載の表示装置。

20

【請求項 19】

表示データに応じた画像情報を表示する表示装置の駆動制御方法であって、  
前記表示装置は、行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点近傍に、発光素子と該発光素子に発光駆動電流を供給する駆動素子を有する画素駆動回路とを備える複数の表示画素が配列された表示パネルを有し、  
前記各選択ラインに選択信号を順次印加して、各行の前記表示画素を順次選択状態に設定するステップと、  
前記各データラインの一端から所定の電流値を有する定電流を供給して、該各データラインを介して、前記選択状態とされた行の前記各表示画素の前記駆動素子の電流路に前記定電流を流すステップと、  
前記各データラインの一端において検出される測定電圧と、前記定電流の電流値に対応する基準電圧との差分値を検出するステップと、  
前記差分値に基づいて、前記駆動素子の素子特性の変動量に対応する特定値を検出するステップと、  
前記特定値に基づいて前記各表示画素に供給する前記表示データに応じた駆動信号を補正して、前記各データラインを介して前記各表示画素に供給するステップと、  
を含むことを特徴とする表示装置の駆動制御方法。

30

【請求項 20】

前記差分値を検出するステップは、前記測定電圧と前記基準電圧との差分電圧を演算して算出し、該差分電圧を所定の増幅率で増幅した値を前記差分値として出力するステップを含むことを特徴とする請求項 19 記載の表示装置の駆動制御方法。

40

【請求項 21】

前記特定値を検出するステップは、前記差分値を前記増幅率で除し、デジタル信号の補正データに変換するステップと、前記補正データを、前記特定値として記憶回路に記憶するステップを含み、  
前記駆動信号を補正して前記各表示画素に供給するステップは、前記記憶回路に記憶された前記補正データに基づいて、前記駆動信号を補正するステップを含むことを特徴とする請求項 19 記載の表示装置の駆動制御方法。

【請求項 22】

前記駆動信号を補正して前記各表示画素に供給するステップは、

50

前記表示データの階調値に応じた輝度階調で前記発光素子を発光動作させるための電圧値を有する階調電圧を生成するステップと、

前記記憶回路に記憶された前記補正データを読み出し、アナログ電圧からなるオフセット電圧に変換して出力するステップと、

生成された前記階調電圧に前記オフセット電圧を加算して、前記補正階調電圧を生成し、前記駆動信号として前記各データラインに出力するステップと、を含むことを特徴とする請求項 2 1 記載の表示装置の駆動制御方法。

【請求項 2 3】

前記定電流の電流値は、前記駆動素子が初期特性を維持しているときに、該データラインの一端に前記基準電圧を印加したときに、該データラインに流れる電流の電流値に対応することを特徴とする請求項 1 9 記載の表示装置の駆動制御方法。

10

【請求項 2 4】

前記基準電圧は、前記表示データの階調値が最高階調であるときに、前記データラインに印加される電圧に対応する電圧値を有することを特徴とする請求項 1 9 記載の表示装置の駆動制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示駆動装置、並びに、表示装置及びその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型（又は、電流制御型）の発光素子を、複数配列してなる表示パネル（表示画素アレイ）を備えた表示駆動装置、並びに、表示装置及びその駆動制御方法に関する。

20

【背景技術】

【0002】

近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機 EL 素子）や無機エレクトロルミネッセンス素子（無機 EL 素子）、あるいは、発光ダイオード（LED）等のような電流駆動型の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光素子型ディスプレイ）の研究開発が盛んに行われている。

【0003】

30

特に、アクティブマトリクス駆動方式を適用した発光素子型ディスプレイにおいては、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もなく、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。

【0004】

例えば、特許文献 1 に記載された有機 EL ディスプレイ装置は、電圧信号によって電流制御されたアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加されて有機 EL 素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタとが、画素ごとに設けられている。

40

【0005】

【特許文献 1】特開平 8 - 330600 号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

このような電圧信号によって階調を制御する有機 EL ディスプレイ装置においては、電流制御用薄膜トランジスタ等の経時的なしきい値変動によって、有機 EL 素子に流れる電流の電流値が変動してしまうという問題を有している。

50

そこで、本発明は、上述した問題点に鑑み、表示データに応じた適切な輝度階調で発光素子を発光動作させることができる表示駆動装置を提供し、以て、表示画質が良好かつ均質な表示装置及びその駆動制御方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

請求項1記載の発明は、

発光素子と、該発光素子に発光駆動電流を供給する駆動素子を有する画素駆動回路と、を備える表示画素に駆動信号を供給して駆動する表示駆動装置であって、

前記表示画素の前記駆動素子の電流路の一端から所定の電流値を有する定電流を供給し、前記駆動素子の電流路の一端において検出される測定電圧と前記定電流の電流値に対応する基準電圧との差分値に基づいて、前記駆動素子の素子特性の変動量に対応する特定値を検出する特定値検出部を備えて、前記特定値に基づいて前記駆動信号を補正することを特徴とする。

10

【0008】

請求項2記載の発明は、請求項1記載の表示駆動装置において、前記特定値検出部は、2つの入力端子を有し、一方の前記入力端子に前記測定電圧が印加され、他方の前記入力端子に前記基準電圧が印加され、前記測定電圧と前記基準電圧との差分電圧を演算して求め、該差分電圧を所定の増幅率で増幅した値を前記差分値として出力する電圧演算部を有することを特徴とする。

請求項3記載の発明は、請求項2記載の表示駆動装置において、前記電圧演算部は、前記増幅率を有し、前記2つの入力端子と前記差分値を出力する出力端子とを有する差動増幅器を備えることを特徴とする。

20

請求項4記載の発明は、請求項2記載の表示駆動装置において、前記電圧演算部より出力された前記差分値を前記増幅率の値で除した値に対応する値を生成し、デジタル信号の補正データに変換して、前記特定値として出力する補正データ生成部と、前記補正データ生成部より出力された前記補正データを記憶する記憶回路と、を有することを特徴とする。

請求項5記載の発明は、請求項4記載の表示駆動装置において、前記記憶回路に記憶された前記補正データに基づいて、表示データに応じた階調電圧を補正した補正階調電圧を生成して、前記表示画素に印加する、階調電圧補正部を備えることを特徴とする。

30

請求項6記載の発明は、請求項5記載の表示駆動装置において、前記階調電圧補正部は、前記表示データに応じた輝度階調で前記発光素子を発光動作させるための電圧値を有する階調電圧を生成する階調電圧生成部と、前記記憶回路に記憶された前記補正データをアナログ電圧からなるオフセット電圧に変換して出力するオフセット電圧生成部と、前記階調電圧生成部により生成された前記階調電圧に、前記オフセット電圧生成部より出力された前記オフセット電圧を加算して前記補正階調電圧を生成して、前記駆動信号として出力する電圧調整部と、を備えることを特徴とする。

請求項7記載の発明は、請求項6記載の表示駆動装置において、前記特定値検出部は、前記定電流を出力する電流源と、前記電流源の出力端又は電圧調整部の出力端を選択的に前記駆動素子の電流路の一端に接続する接続経路切換スイッチと、を備え、前記電圧演算部の一方の入力端子は前記電流源の出力端に接続され、他方の入力端子は電圧調整部の出力端に接続され、前記接続経路切換スイッチが前記電流源の出力端を前記駆動素子の電流路の一端に接続する側に切り換えられて、前記駆動素子の電流路の一端に前記定電流が供給されたとき、前記電流源の出力端の電位が前記測定電圧となることを特徴とする。

40

請求項8記載の発明は、請求項1記載の表示駆動装置において、前記定電流の電流値は、前記駆動素子が初期特性を維持しているときに、該駆動素子の電流路の一端に前記基準電圧を印加したときに、前記駆動素子の電流路に流れる電流の電流値に対応することを特徴とする。

請求項9記載の発明は、請求項1記載の表示駆動装置において、前記基準電圧は、前記発光素子の発光輝度が最高階調に設定されるときに前記表示画素に印加される電圧に対応

50

する電圧値を有することを特徴とする。

【0009】

請求項10記載の発明は、

表示データに応じた画像情報を表示する表示装置であって、

行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点近傍に、発光素子と、該発光素子に発光駆動電流を供給する駆動素子を有する画素駆動回路と、を備える複数の表示画素が配列された表示パネルと、

前記各選択ラインに選択信号を順次印加して、各行の前記表示画素を順次選択状態に設定する選択駆動部と、

前記各データラインに一端から所定の電流値を有する定電流を供給して、該各データラインを介して前記選択状態とされた行の前記各表示画素の前記駆動素子の電流路に前記定電流を流し、前記各データラインの一端において検出される測定電圧と前記定電流の電流値に対応する基準電圧との差分値に基づいて、前記駆動素子の素子特性の変動量に対応する特定値を検出する特定値検出部を備えて、前記特定値に基づいて前記各表示画素に供給する前記表示データに応じた駆動信号を補正するデータ駆動部と、を備えることを特徴とする。

10

【0010】

請求項11記載の発明は、請求項10記載の表示装置において、前記各表示画素が前記選択状態に設定されたときと該選択状態に設定されていないときに応じて、異なる電圧レベルの電源電圧を当該各表示画素に印加する電源駆動部を備えることを特徴とする。

20

請求項12記載の発明は、請求項10又は11記載の表示装置において、前記データ駆動部における前記特定値検出部は、2つの入力端子を有し、一方の前記入力端子に前記測定電圧が印加され、他方の前記入力端子に前記基準電圧が印加され、前記測定電圧と前記基準電圧との差分電圧を演算して求め、該差分電圧を所定の増幅率で増幅した値を前記差分値として出力する電圧演算部を有することを特徴とする。

請求項13記載の発明は、請求項12記載の表示装置において、前記データ駆動部は、更に、前記電圧演算部より出力された前記差分値を前記増幅率の値で除した値に対応する値を生成し、デジタル信号の補正データに変換して、前記特定値として出力する補正データ生成部と、前記補正データ生成部より出力された前記補正データを記憶する記憶回路と、を有することを特徴とする。

30

請求項14記載の発明は、請求項13記載の表示装置において、前記データ駆動部は、更に、前記記憶回路に記憶された前記補正データに基づいて、表示データに応じた階調電圧を補正した補正階調電圧を生成して、前記各データラインに印加する、階調電圧補正部を備えることを特徴とする。

請求項15記載の発明は、請求項14記載の表示装置において、前記データ駆動部における前記階調電圧補正部は、前記表示データの階調値に応じた輝度階調で前記発光素子を発光動作させるための電圧値を有する階調電圧を生成する階調電圧生成部と、前記記憶回路に記憶された前記補正データをアナログ電圧からなるオフセット電圧に変換して出力するオフセット電圧生成部と、前記階調電圧生成部により生成された前記階調電圧に、前記オフセット電圧生成部より出力された前記オフセット電圧を加算して前記補正階調電圧を生成して、前記駆動信号として出力する電圧調整部と、を備えることを特徴とする。

40

請求項16記載の発明は、請求項15記載の表示装置において、前記データ駆動部における前記特定値検出部は、前記定電流を出力する電流源と、前記電流源の出力端又は電圧調整部の出力端を選択的に前記データラインの一端に接続する接続経路切換スイッチと、を備え、前記電圧演算部の一方の入力端子は前記電流源の出力端に接続され、他方の入力端子は電圧調整部の出力端に接続され、前記接続経路切換スイッチが前記電流源の出力端を前記データラインの一端に接続する側に切り換えられて、前記データラインの一端に前記定電流が供給されたとき、前記電流源の出力端の電位が前記測定電圧となることを特徴とする。

請求項17記載の発明は、請求項10記載の表示装置において、前記定電流の電流値は

50

、前記駆動素子が初期特性を維持しているときに、該駆動素子の電流路の一端に前記基準電圧を印加したときに、前記駆動素子の電流路に流れる電流の電流値に対応することを特徴とする。

請求項 18 記載の発明は、請求項 10 記載の表示装置において、前記基準電圧は、前記表示データの階調値が最高階調であるときに、前記データラインに印加される電圧に対応する電圧値を有することを特徴とする。

【0011】

請求項 19 記載の発明は、

表示データに応じた画像情報を表示する表示装置の駆動制御方法であって、

前記表示装置は、行方向及び列方向に配設された複数の選択ライン及びデータラインの各交点近傍に、発光素子と該発光素子に発光駆動電流を供給する駆動素子を有する画素駆動回路とを備える複数の表示画素が配列された表示パネルを有し、

前記各選択ラインに選択信号を順次印加して、各行の前記表示画素を順次選択状態に設定するステップと、

前記各データラインの一端から所定の電流値を有する定電流を供給して、該各データラインを介して、前記選択状態とされた行の前記各表示画素の前記駆動素子の電流路に前記定電流を流すステップと、

前記各データラインの一端において検出される測定電圧と、前記定電流の電流値に対応する基準電圧との差分値を検出するステップと、

前記差分値に基づいて、前記駆動素子の素子特性の変動量に対応する特定値を検出するステップと、

前記特定値に基づいて前記各表示画素に供給する前記表示データに応じた駆動信号を補正して、前記各データラインを介して前記各表示画素に供給するステップと、を含むことを特徴とする。

【0012】

請求項 20 記載の発明は、請求項 19 記載の表示装置の駆動制御方法において、前記差分値を検出するステップは、前記測定電圧と前記基準電圧との差分電圧を演算して算出し、該差分電圧を所定の増幅率で増幅した値を前記差分値として出力するステップを含むことを特徴とする。

請求項 21 記載の発明は、請求項 19 記載の表示装置の駆動制御方法において、前記特定値を検出するステップは、前記差分値を前記増幅率で除し、デジタル信号の補正データに変換するステップと、前記補正データを、前記特定値として記憶回路に記憶するステップを含み、前記駆動信号を補正して前記各表示画素に供給するステップは、前記記憶回路に記憶された前記補正データに基づいて、前記駆動信号を補正するステップを含むことを特徴とする。

請求項 22 記載の発明は、請求項 21 記載の表示装置の駆動制御方法において、前記駆動信号を補正して前記各表示画素に供給するステップは、前記表示データの階調値に応じた輝度階調で前記発光素子を発光動作させるための電圧値を有する階調電圧を生成するステップと、前記記憶回路に記憶された前記補正データを読み出し、アナログ電圧からなるオフセット電圧に変換して出力するステップと、生成された前記階調電圧に前記オフセット電圧を加算して、前記補正階調電圧を生成し、前記駆動信号として前記各データラインに出力するステップと、を含むことを特徴とする。

請求項 23 記載の発明は、請求項 19 記載の表示装置の駆動制御方法において、前記定電流の電流値は、前記駆動素子が初期特性を維持しているときに、該データラインの一端に前記基準電圧を印加したときに、該データラインに流れる電流の電流値に対応することを特徴とする。

請求項 24 記載の発明は、請求項 19 記載の表示装置の駆動制御方法において、前記基準電圧は、前記表示データの階調値が最高階調であるときに、前記データラインに印加される電圧に対応する電圧値を有することを特徴とする。

【発明の効果】

10

20

30

40

50

## 【0013】

本発明に係る表示駆動装置、並びに、表示装置及びその駆動制御方法によれば、表示データに応じた適切な輝度階調で発光素子を発光動作することができ、良好かつ均質な表示画質を実現することができる。

## 【発明を実施するための最良の形態】

## 【0014】

本発明に係る表示駆動装置、並びに、表示装置及びその駆動制御方法について、以下に実施の形態を示して詳しく説明する。

## &lt;表示画素の要部構成&gt;

まず、本発明に係る表示装置に適用される表示画素の要部構成及びその制御動作について図面を参照して説明する。

図1は、本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。ここでは、表示画素に設けられる電流駆動型の発光素子として、便宜的に有機EL素子を適用した場合について説明する。

## 【0015】

本発明に係る表示装置に適用される表示画素は、図1に示すように、画素回路部（後述する画素駆動回路DCに相当する）DCxと、電流駆動型の発光素子である有機EL素子OLEDと、を備えた回路構成を有している。画素回路部DCxは、例えば、ドレイン端子及びソース端子が、電源電圧Vccが印加される電源端子TMv及び接点N2に、ゲート端子が接点N1に、各々接続された駆動トランジスタ（第1のスイッチング素子）T1と、ドレイン端子及びソース端子が電源端子TMv（駆動トランジスタT1のドレイン端子）及び接点N1に、ゲート端子が制御端子TMhに、各々接続された保持トランジスタ（第2のスイッチング素子）T2と、駆動トランジスタT1のゲート-ソース端子間（接点N1と接点N2との間）に接続されたキャパシタ（電圧保持素子）Cxと、を有している。また、有機EL素子OLEDは、アノード端子に上記接点N2が接続され、カソード端子TMcに一定電圧Vssが印加されている。

## 【0016】

ここで、後述する制御動作において説明するように、表示画素（画素回路部DCx）の動作状態に応じて、電源端子TMvには、動作状態に応じて異なる電圧値を有する電源電圧Vccが印加され、有機EL素子OLEDのカソード端子TMcには電源電圧Vssが印加され、制御端子TMhには、保持制御信号Shldが印加され、接点N2に接続されたデータ端子TMdには、表示データの階調値に対応するデータ電圧Vdataが印加される。

## 【0017】

また、キャパシタCxは、駆動トランジスタT1のゲート-ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点N1及び接点N2間にさらに容量素子を並列に接続したものであってもよい。また、駆動トランジスタT1及び保持トランジスタT2の素子構造や特性等については、特に限定するものではないが、ここでは、nチャンネル型の薄膜トランジスタを適用した場合を示す。

## 【0018】

## &lt;表示画素の制御動作&gt;

次いで、上述したような回路構成を有する表示画素（画素回路部DCx及び有機EL素子OLED）における制御動作（制御方法）について説明する。

図2は、本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。

## 【0019】

図2に示すように、図1に示したような回路構成を有する表示画素（画素回路部DCx）における動作状態は、表示データの階調値に応じた電圧成分をキャパシタCxに書き込む書き込動作と、該書き込動作において書き込まれた電圧成分をキャパシタCxに保持する保持動作と、該保持動作により保持された電圧成分に基づいて有機EL素子OLEDに表示データの階調値に応じた階調電流を流して、表示データに応じた輝度階調で有機EL素子

10

20

30

40

50

OLEDを発光させる発光動作と、に大別することができる。以下、各動作状態について図2に示したタイミングチャートを参照しながら具体的に説明する。

#### 【0020】

(書込動作)

書込動作では、有機EL素子OLEDを発光させない消灯状態において、キャパシタCxに表示データの階調値に応じた電圧成分を書き込む動作を行なう。

図3は、書込動作時における表示画素の動作状態を示す概略説明図であり、図4(a)は書込動作時における表示画素の駆動トランジスタの動作特性を示す特性図であり、図4(b)は有機EL素子の駆動電流と駆動電圧の関係を示す特性図である。図4(a)に示す実線SPwは、駆動トランジスタT1としてnチャンネル型の薄膜トランジスタを適用し、ダイオード接続した場合の、ドレイン-ソース間電圧Vdsとドレイン-ソース間電流Idsの、初期状態における関係を示す特性線である。また、破線SPw2は、駆動トランジスタT1の、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。特性線SPw上の点PMwは駆動トランジスタT1の動作点を示す。

10

#### 【0021】

特性線SPwはドレイン-ソース間電流Idsに対するしきい値電圧Vthを有し、ドレイン-ソース間電圧Vdsがしきい値電圧Vthを超えると、ドレイン-ソース間電流Idsはドレイン-ソース間電圧Vdsの増加に伴い非線形的に増加する。すなわち図中においてVeff\_gsで示される値が実効的にドレイン-ソース間電流Idsを形成する電圧成分であり、ドレイン-ソース間電圧Vdsは、(1)式に示すように、しきい値電圧Vthと電圧成分Veff\_gsの和となる。

20

$$V_{ds} = V_{th} + V_{eff\_gs} \cdots (1)$$

#### 【0022】

図4(b)に示す実線SPEは、有機EL素子OLEDの、初期状態における駆動電圧Voledと駆動電流Ioledの関係を示す特性線である。また、一点鎖線SPE2は、有機EL素子OLEDの、駆動履歴に伴って特性変化が生じたときの特性線の一例を示す。詳しくは後述する。特性線SPEは駆動電圧Voledに対するしきい値電圧Vth\_oledを有し、駆動電圧Voledがしきい値電圧Vth\_oledを超えると、駆動電流Ioledは駆動電圧Voledの増加に伴い非線形的に増加する。

#### 【0023】

書込動作においては、まず、図2、図3(a)に示すように、保持トランジスタT2の制御端子TMhにオンレベル(ハイレベル)の保持制御信号Shldを印加して保持トランジスタT2をオン動作させる。これにより、駆動トランジスタT1のゲート-ドレイン間を接続(短絡)して駆動トランジスタT1をダイオード接続状態に設定する。

30

#### 【0024】

続いて、電源端子TMv端子に書き込み動作の為の第一電源電圧Vccwを印加し、データ端子TMdに表示データの階調値に対応したデータ電圧Vdataを印加する。このとき、駆動トランジスタT1のドレイン-ソース間にはドレイン-ソース間の電位差(Vccw-Vdata)に応じた電流Idsが流れる。このデータ電圧Vdataは、ドレイン-ソース間に流れる電流Idsが、有機EL素子OLEDが表示データの階調値に応じた輝度階調で発光するために必要な電流値となるための電圧値に設定される。

40

#### 【0025】

このとき、駆動トランジスタT1がダイオード接続されているため、図3(b)に示す様に、駆動トランジスタT1のドレイン-ソース間電圧Vdsはゲート-ソース間電圧Vgsに等しく、(2)式に示すようになる。

$$V_{ds} = V_{gs} = V_{ccw} - V_{data} \cdots (2)$$

そして、このゲート-ソース間電圧VgsがキャパシタCxに書き込まれる(充電される)。

#### 【0026】

ここで、第一電源電圧Vccwの値に必要な条件について説明する。駆動トランジスタT

50

1 は n チャンネル型であるため、ドレイン - ソース間電流  $I_{ds}$  が流れるためには、駆動トランジスタ T 1 のゲート電位はソース電位に対し正でなければならず、ゲート電位はドレイン電位に等しく、第一電源電圧  $V_{ccw}$  であり、ソース電位はデータ電圧  $V_{data}$  であるから、( 3 ) 式の関係が成立しなければならない。

$$V_{data} < V_{ccw} \dots (3)$$

#### 【 0 0 2 7 】

また、接点 N 2 は、データ端子 T M d に接続されていると共に有機 E L 素子 O L E D のアノード端子に接続されており、書込時には有機 E L 素子 O L E D を消灯状態とするために、接点 N 2 の電位  $V_{data}$  は、有機 E L 素子 O L E D のカソード端子 T M c の電圧  $V_{ss}$  に有機 E L 素子 O L E D のしきい値電圧  $V_{th\_oled}$  を加えた値以下でなければならないから、接点 N 2 の電位  $V_{data}$  は ( 4 ) 式を満たさなければならない。

$$V_{data} \leq V_{ss} + V_{th\_oled} \dots (4)$$

ここで、 $V_{ss}$  を接地電位 0 V とすると、( 5 ) 式となる。

$$V_{data} \leq V_{th\_oled} \dots (5)$$

#### 【 0 0 2 8 】

次に、( 2 ) 式と ( 5 ) 式より ( 6 ) 式が得られ、

$$V_{ccw} - V_{gs} \leq V_{th\_oled} \dots (6)$$

更に ( 1 ) 式より、 $V_{gs} = V_{ds} = V_{th} + V_{eff\_gs}$  であるから、( 7 ) 式が得られる。

$$V_{ccw} - V_{th\_oled} - V_{th} - V_{eff\_gs} \leq 0 \dots (7)$$

ここで、( 7 ) 式は  $V_{eff\_gs} = 0$  でも成り立つことが必要であるから、 $V_{eff\_gs} = 0$  とすると、( 8 ) 式が得られる。

$$V_{data} < V_{ccw} - V_{th\_oled} - V_{th} \dots (8)$$

すなわち、書込動作時において、第一電源電圧  $V_{ccw}$  の値は、ダイオード接続の状態において、( 8 ) 式の関係を満たす値に設定されなければならない。

#### 【 0 0 2 9 】

ここで、駆動履歴に伴う駆動トランジスタ T 1 及び有機 E L 素子 O L E D の特性変化の影響について説明する。

駆動トランジスタ T 1 のしきい値電圧  $V_{th}$  は、駆動履歴に従って増大することが知られている。図 4 ( a ) に示す破線 S P w2 は、駆動履歴により特性変化が生じたときの特性線の一例を示し、 $\Delta V_{th}$  は、しきい値電圧  $V_{th}$  の変化量を示す。図に示すように、駆動トランジスタ T 1 の駆動履歴に従う特性変動は、初期の特性線をほぼ平行移動した形に変化する。このため、表示データの階調値に応じた階調電流 ( ドレイン - ソース間電流  $I_{ds}$  ) を得るために必要なデータ電圧  $V_{data}$  の値は、しきい値電圧  $V_{th}$  の変化量  $\Delta V_{th}$  分だけ増加させなければならない。

#### 【 0 0 3 0 】

また、有機 E L 素子 O L E D は駆動履歴に従い高抵抗化することが知られている。図 4 ( b ) に示す一点鎖線 S P e2 は、駆動履歴に伴って特性変化が生じたときの特性線の一例を示し、有機 E L 素子 O L E D の駆動履歴に従う高抵抗化による特性変動は、初期の特性線に対して、概ね、駆動電圧  $V_{oled}$  に対する駆動電流  $I_{oled}$  の増加率が減少する方向に変化する。すなわち、有機 E L 素子 O L E D が表示データの階調値に応じた輝度階調で発光するために必要な駆動電流  $I_{oled}$  を流すため駆動電圧  $V_{oled}$  は、特性線 S P e2 - 特性線 S P e 分だけ増加する。この増加分は、図 4 ( b ) 中の  $V_{oled\_max}$  に示すように、駆動電流  $I_{oled}$  が最大値  $I_{oled(max)}$  となる最高階調時において最大となる。

#### 【 0 0 3 1 】

( 保持動作 )

図 5 は、表示画素の保持動作時における動作状態を示す概略説明図であり、図 6 は、表示画素の保持動作時における駆動トランジスタの動作特性を示す特性図である。保持動作では、図 2、図 5 ( a ) に示すように、制御端子 T M h にオフレベル ( ローレベル ) の保持制御信号 S hld を印加して保持トランジスタ T 2 をオフ動作させることにより、駆動トランジスタ T 1 のゲート - ドレイン間を遮断 ( 非接続状態に ) してダイオード接続を解除

10

20

30

40

50

する。これにより、図 5 ( b ) に示すように、上記書込動作においてキャパシタ  $C_x$  に充電された駆動トランジスタ  $T_1$  のドレイン - ソース間の電圧  $V_{ds}$  ( = ゲート - ソース間電圧  $V_{gs}$  ) が保持される。

【 0 0 3 2 】

図 6 中に示す実線  $S P h$  は、駆動トランジスタ  $T_1$  のダイオード接続を解除し、ゲート - ソース間電圧  $V_{gs}$  を一定電圧としたときの特性線である。また、図 6 中に示す破線  $S P w$  は駆動トランジスタ  $T_1$  をダイオード接続したときの特性線である。保持時の動作点  $P M h$  はダイオード接続したときの特性線  $S P w$  とダイオード接続を解除したときの特性線  $S P h$  の交点となる。

【 0 0 3 3 】

図 6 中に示す一点鎖線  $S P o$  は、特性線  $S P w - V_{th}$  として導かれたものであり、一点鎖線  $S P o$  と特性線  $S P h$  との交点  $P o$  は、ピンチオフ電圧  $V_{po}$  を示す。ここで、図 6 に示すように、特性線  $S P h$  において、ドレイン - ソース間電圧  $V_{ds}$  が  $0 V$  からピンチオフ電圧  $V_{po}$  までの領域は不飽和領域となり、ドレイン - ソース間電圧  $V_{ds}$  がピンチオフ電圧  $V_{po}$  以上の領域は飽和領域となる。

【 0 0 3 4 】

( 発光動作 )

図 7 は、表示画素の発光動作時における動作状態を示す概略説明図であり、図 8 は発光動作時における表示画素の駆動トランジスタの動作特性及び有機  $E L$  素子の負荷特性を示す特性図である。

【 0 0 3 5 】

図 2、図 7 ( a ) に示すように、制御端子  $T M h$  にオフレベル ( ローレベル ) の保持制御信号  $S h i d$  を印加した状態 ( ダイオード接続状態を解除した状態 ) を維持し、電源端子  $T M v$  の端子電圧  $V_{cc}$  を書込のための第一電源電圧  $V_{ccw}$  から発光の為の第二電源電圧  $V_{cce}$  に切り替える。この結果、駆動トランジスタ  $T_1$  のドレイン - ソース間にはキャパシタ  $C_x$  に保持された電圧成分  $V_{gs}$  に応じた電流  $I_{ds}$  が流れ、この電流が有機  $E L$  素子  $O L E D$  に供給され、有機  $E L$  素子  $O L E D$  は、供給された電流の値に応じた輝度で発光動作をする。

【 0 0 3 6 】

図 8 ( a ) に示す実線  $S P h$  は、ゲート - ソース間電圧  $V_{gs}$  を一定電圧としたときの駆動トランジスタ  $T_1$  の特性線である。また、実線  $S P e$  は有機  $E L$  素子  $O L E D$  の負荷線を示し、電源端子  $T M v$  と有機  $E L$  素子  $O L E D$  のカソード端子  $T M c$  間の電位差、すなわち  $V_{cce} - V_{vss}$  の値を基準として有機  $E L$  素子  $O L E D$  の駆動電圧  $V_{oled}$  - 駆動電流  $I_{oled}$  特性が逆向きにプロットされたものである。

【 0 0 3 7 】

発光動作時の駆動トランジスタ  $T_1$  の動作点は、保持動作時の  $P M h$  から駆動トランジスタ  $T_1$  の特性線  $S P h$  と有機  $E L$  素子  $O L E D$  の負荷線  $S P e$  の交点である  $P M e$  に移動する。ここで、動作点  $P M e$  は、図 8 ( a ) に示すように、電源端子  $T M v$  と有機  $E L$  素子  $O L E D$  のカソード端子  $T M c$  間に  $V_{cce} - V_{vss}$  の電圧が印加された状態で、この電圧が駆動トランジスタ  $T_1$  のソース - ドレイン間と有機  $E L$  素子  $O L E D$  のアノード・カソード間で分配されるポイントを表している。すなわち、動作点  $P M e$  において、駆動トランジスタ  $T_1$  のソース - ドレイン間に電圧  $V_{ds}$  が印加され、有機  $E L$  素子  $O L E D$  のアノード・カソード間には駆動電圧  $V_{oled}$  が印加される。

【 0 0 3 8 】

ここで、書込動作時の駆動トランジスタ  $T_1$  のドレイン - ソース間に流す電流  $I_{ds}$  ( 期待値電流 ) と発光動作時に有機  $E L$  素子  $O L E D$  に供給される駆動電流  $I_{oled}$  が変わらないようにするために、動作点  $P M e$  は特性線上の飽和領域内に維持されていなければならない。  $V_{oled}$  は最高階調時に最大  $V_{oled}(max)$  となる。よって前述した  $P M e$  を飽和領域内に維持する為には、第二電源電圧  $V_{cce}$  の値は ( 9 ) 式の条件を満たさなければならない。

10

20

30

40

50

$$V_{cce} - V_{ss} = V_{po} + V_{oled(max)} \dots (9)$$

ここで  $V_{ss}$  を接地電位 0 V とすると (10) 式となる。

$$V_{cce} = V_{po} + V_{oled(max)} \dots (10)$$

【0039】

< 有機素子特性の変動と電圧 - 電流特性との関係 >

図 4 ( b ) に示したように、有機 EL 素子 O L E D は駆動履歴に従って高抵抗化し、駆動電圧  $V_{oled}$  に対する駆動電流  $I_{oled}$  の増加率が減少する方向に変化する。すなわち、図 8 ( a ) に示す有機 EL 素子 O L E D の負荷線  $S P e$  の傾きが減少する方向に変化する。図 8 ( b ) はこの有機 EL 素子 O L E D の負荷線  $S P e$  の駆動履歴に従った変化を記入したものであり、負荷線は  $S P e$   $S P e2$   $S P e3$  の変化を生じる。結果としてそのため、駆動トランジスタ T 1 の動作点は、駆動履歴に伴い駆動トランジスタ T 1 の特性線  $S P h$  上を  $P M e$   $P M e2$   $P M e3$  方向に移動する。

10

【0040】

このとき、動作点が特性線上の飽和領域内にある間 ( $P M e$   $P M e2$ ) は、駆動電流  $I_{oled}$  は書込動作時の期待値電流の値を維持するが、不飽和領域に入ってしまうと ( $P M e3$ ) 駆動電流  $I_{oled}$  は書込動作時の期待値電流より減少してしまい、表示不良が発生してしまう。図 8 ( b ) においてピンチオフ点  $P o$  は不飽和領域と飽和領域の境界にあり、すなわち発光時の動作点  $P M e$  と  $P o$  間の電位差は、有機 EL の高抵抗化に対し発光時の O L E D 駆動電流を維持するための補償マージンとなる。言い換えると、各  $I_{oled}$  レベルにおいてピンチオフ点の軌跡  $S P o$  と有機 EL 素子の負荷線  $S P e$  に挟まれた、駆動トランジスタの特性線  $S P h$  上電位差が補償マージンとなる。図 8 ( b ) 示す様に、この補償マージンは駆動電流  $I_{oled}$  の値の増大に伴って減少し、電源端子  $T M v$  と有機 EL 素子 O L E D のカソード端子  $T M c$  間に印加された電圧  $V_{cce} - V_{ss}$  の増加に伴い増大する。

20

【0041】

< T F T 素子特性の変動と電圧 - 電流特性との関係 >

ところで、上述した表示画素 (画素回路部) に適用されるトランジスタを用いた電圧階調制御においては、予め初期に設定されたトランジスタのドレイン - ソース間電圧  $V_{ds}$  - ドレイン - ソース間電流  $I_{ds}$  特性によりデータ電圧  $V_{data}$  を設定しているが、図 4 ( a ) に示すように、駆動履歴に応じてしきい値電圧 :  $V_{th}$  が増大し、発光素子 (有機 EL 素子 O L E D) に供給される発光駆動電流の電流値が表示データ (データ電圧) に対応しなくなり、適切な輝度階調で発光動作することができなくなる。特に、トランジスタとしてアモルファスシリコントランジスタを適用した場合、素子特性の変動が顕著に生じることが知られている。

30

【0042】

ここでは、表 1 に示すような設計値を有するアモルファスシリコントランジスタにおいて、256 階調の表示動作を行う場合における、ドレイン - ソース間電圧  $V_{ds}$  とドレイン - ソース間電流  $I_{ds}$  の初期特性 (電圧 - 電流特性) の一例を示す。

【0043】

【表 1】

< トランジスタ設計値 >

ゲート絶縁膜厚	300nm (3000 Å)
チャネル幅 $W$	500 $\mu m$
チャネル長 $L$	6.28 $\mu m$
しきい値電圧 $V_{th}$	2.4V

40

【0044】

50

nチャンネル型アモルファスシリコントランジスタにおける電圧 - 電流特性、すなわち図4 ( a ) に示すドレイン - ソース間電圧  $V_{ds}$  とドレイン - ソース間電流  $I_{ds}$  との関係には、駆動履歴や経時変化に伴うゲート絶縁膜へのキャリアトラップによるゲート電界の相殺に起因した  $V_{th}$  の増大 ( 初期状態 :  $S P w$  から高電圧側 :  $S P w2$  へのシフト ) が生じる。これによりアモルファスシリコントランジスタに印加したドレイン - ソース間電圧  $V_{ds}$  に対してドレイン - ソース間電流  $I_{ds}$  は減少し、発光素子の輝度階調が低下する。

【 0 0 4 5 】

この変動はしきい値電圧  $V_{th}$  のみに生じる為、シフト後の  $V - I$  特性線  $S P w2$  は、初期状態における  $V - I$  特性線  $S P w$  のドレイン - ソース間電圧  $V_{ds}$  に対して、しきい値電圧  $V_{th}$  の変化量  $\Delta V_{th}$  ( 図中では、約  $2 V$  ) に対応する一定の電圧 ( 後述するオフセット電圧  $V_{ofst}$  に相当する ) を一義的加算した場合 ( すなわち、 $V - I$  特性線  $S P w$  を  $\Delta V_{th}$  だけ平行移動させた場合 ) の電圧 - 電流特性に略一致することができる。

10

【 0 0 4 6 】

これは、換言すると、表示画素 ( 画素回路部  $D C x$  ) への表示データの書込動作に際し、当該表示画素に設けられた駆動トランジスタ  $T 1$  の素子特性 ( しきい値電圧 ) の変化量  $\Delta V$  に対応する一定の電圧 ( オフセット電圧  $V_{ofst}$  ) を加算して補正したデータ電圧 ( 後述する補正階調電圧 ( 駆動信号 )  $V_{pix}$  に相当する ) を、駆動トランジスタ  $T 1$  のソース端子 ( 接点  $N 2$  ) に印加することにより、当該駆動トランジスタ  $T 1$  のしきい値電圧  $V_{th}$  の変動に起因する電圧 - 電流特性のシフトを補償して、表示データに応じた電流値を有する駆動電流  $I_{em}$  を有機  $E L$  素子  $O L E D$  に流すことができ、所望の輝度階調で発光動作させることができることを意味する。

20

なお、保持制御信号  $S_{hid}$  をオンレベルからオフレベルに切り換える保持動作と、電源電圧  $V_{cc}$  を電圧  $V_{ccw}$  から電圧  $V_{cce}$  に切り換える発光動作とを、同期して行ってもよい。

【 0 0 4 7 】

< 実施形態 >

以下、上述したような画素回路部の要部構成を含む複数の表示画素が2次元配列された表示パネルを備えた表示装置の全体構成を示して具体的に説明する。

< 表示装置 >

図9は、本発明に係る表示装置を示す概略構成図である。図10は、本実施形態に係る表示装置に適用可能なデータドライバ及び表示画素 ( 画素駆動回路及び発光素子 ) の一例を示す要部構成図である。なお、図10においては、上述した画素回路部  $D C x$  ( 図1参照 ) に対応する回路構成の符号を併記して示す。また、図10においては、説明の都合上、データドライバの各構成間で送出される各種の信号やデータ、および、印加される電流や電圧のすべてについて便宜的に矢印で示すが、後述するように、これらの信号やデータ、電流や電圧が同時に送出又は印加されるとは限らない。

30

【 0 0 4 8 】

図9、図10に示すように、本実施形態に係る表示装置100は、例えば、行方向 ( 図面左右方向 ) に配設された複数の選択ライン  $L_s$  と列方向 ( 図面上下方向 ) に配設された複数のデータライン  $L_d$  との各交点近傍に、上述した画素回路部  $D C x$  の要部構成 ( 図1参照 ) を含む複数の表示画素  $P I X$  が  $n$  行  $\times$   $m$  列 (  $n$ 、 $m$  は、任意の正の整数 ) からなるマトリクス状に配列された表示パネル110と、各選択ライン  $L_s$  に所定のタイミングで選択信号  $S_{sel}$  を印加する選択ドライバ ( 選択駆動部 ) 120と、選択ライン  $L_s$  に並行して行方向に配設された複数の電源電圧ライン  $L_v$  に所定のタイミングで所定の電圧レベルの電源電圧  $V_{cc}$  を印加する電源ドライバ ( 電源駆動部 ) 130と、各データライン  $L_d$  に所定のタイミングで駆動信号 ( 補正階調電圧  $V_{pix}$  ) を供給するデータドライバ ( 表示駆動装置、データ駆動部 ) 140と、後述する表示信号生成回路160から供給されるタイミング信号に基づいて、少なくとも選択ドライバ120、電源ドライバ130及びデータドライバ140の動作状態を制御する選択制御信号及び電源制御信号、データ制御信号を生成して出力するシステムコントローラ150と、例えば表示装置100の外部から供給される映像信号に基づいて、デジタル信号からなる表示データ ( 輝度階調データ ) を生

40

50

成してデータドライバ140に供給するとともに、該表示データに基づいて表示パネル110に所定の画像情報を表示するためのタイミング信号(システムクロック等)を抽出、又は、生成して上記システムコントローラ150に供給する表示信号生成回路160と、を備えて構成されている。

#### 【0049】

以下、上記各構成について説明する。

(表示パネル)

本実施形態に係る表示装置100においては、表示パネル110の基板上にマトリクス状に配列される複数の表示画素PIXが、例えば図9に示すように、表示パネル110の上方領域と下方領域とにグループ分けされ、各グループに含まれる表示画素PIXが、各々、分岐した個別の電源電圧ラインLvに接続されている。すなわち、表示パネル110の上方領域の1~n/2行目の表示画素PIXに対して共通に印加される電源電圧Vccと、下方領域の1+n/2~n行目の表示画素PIXに対して共通に印加される電源電圧Vccは、電源ドライバ130により異なるタイミングで異なる電源電圧ラインLvを介して独立して出力される。なお、選択ドライバ120及びデータドライバ140は表示パネル110内に配置されていてもよく、場合によっては、選択ドライバ120、電源ドライバ130及びデータドライバ140が表示パネル110内に配置されていてもよい。

10

#### 【0050】

(表示画素)

本実施形態に適用される表示画素PIXは、選択ドライバ120に接続された選択ラインLsとデータドライバ140に接続されたデータラインLdとの交点近傍に配置され、例えば図10に示すように、電流駆動型の発光素子である有機EL素子OLEDと、上述した画素回路部DCxの要部構成(図1参照)を含み、有機EL素子OLEDを発光駆動するため発光駆動電流を生成する画素駆動回路DCと、を備えている。

20

#### 【0051】

画素駆動回路DCは、例えば、ゲート端子が選択ラインLsに、ドレイン端子が電源電圧ラインLvに、ソース端子が接点N11に各々接続されたトランジスタTr11(ダイオード接続用トランジスタ)と、ゲート端子が選択ラインLsに、ソース端子がデータラインLdに、ドレイン端子が接点N12に各々接続されたトランジスタTr12(選択トランジスタ)と、ゲート端子が接点N11に、ドレイン端子が電源電圧ラインLvに、ソース端子が接点N12に各々接続されたトランジスタTr13(駆動トランジスタ:駆動素子)と、接点N11及び接点N12間(トランジスタTr13のゲート-ソース端子間)に接続されたキャパシタ(電圧保持素子)Csと、を備えている。

30

#### 【0052】

ここで、トランジスタTr13は上述した画素回路部DCxの要部構成(図1)に示した駆動トランジスタT1に対応し、また、トランジスタTr11は保持トランジスタT2に対応し、キャパシタCsはキャパシタCxに対応し、接点N11及びN12は各々接点N1及び接点N2に対応する。また、選択ドライバ120から選択ラインLsに印加される選択信号Sselは、上述した保持制御信号Shldに対応し、データドライバ140からデータラインLdに印加される駆動信号(補正階調電圧Vpix)は、上述したデータ電圧Vdataに対応する。

40

#### 【0053】

また、有機EL素子OLEDは、アノード端子が上記画素駆動回路DCの接点N12に接続され、カソード端子Tmcには一定の低電圧である基準電圧Vssが印加されている。ここで後述する表示装置の駆動制御動作において、表示データに応じた駆動信号(補正階調電圧Vpix)が画素駆動回路DCに供給される書込動作期間においては、データドライバ140から印加される補正階調電圧Vpix、基準電圧Vss、発光動作期間に電源電圧ラインLvに印加される高電位の電源電圧Vcc(=Vcce)は、上述した(3)~(10)の関係を満たしており、故に書込時に有機EL素子OLEDが点灯することはない。

また、キャパシタCsは、トランジスタTr13のゲート-ソース間に形成される寄生

50

容量であってもよいし、該寄生容量に加えて接点 N 1 1 及び接点 N 1 2 間にトランジスタ T r 1 3 以外の容量素子を接続したものであってもよく、これら両方であってもよい。

【 0 0 5 4 】

なお、トランジスタ T r 1 1 ~ T r 1 3 については、特に限定するものではないが、例えば全て n チャネル型の電界効果型トランジスタにより構成することにより、n チャネル型のアモルファスシリコン薄膜トランジスタを適用することができる。この場合、すでに確立されたアモルファスシリコン製造技術を用いて、素子特性（電子移動度等）の安定したアモルファスシリコン薄膜トランジスタからなる画素駆動回路 D C を比較的簡易な製造プロセスで製造することができる。以下の説明においては、トランジスタ T r 1 1 ~ T r 1 3 として全て n チャネル型の薄膜トランジスタを適用した場合について説明する。

10

【 0 0 5 5 】

また、表示画素 P I X（画素駆動回路 D C）の回路構成については、図 1 0 に示したものに限定されるものではなく、少なくとも図 1 に示したような駆動トランジスタ T 1、保持トランジスタ T 2 及びキャパシタ C x に対応する素子を備え、駆動トランジスタ T 1 の電流路が電流駆動型の発光素子（有機 E L 素子 O L E D）に直列に接続されたものであれば、他の回路構成を有するものであってもよい。また、画素駆動回路 D C により発光駆動される発光素子についても、有機 E L 素子 O L E D に限定されるものではなく、発光ダイオード等の他の電流駆動型の発光素子であってもよい。

【 0 0 5 6 】

（選択ドライバ）

選択ドライバ 1 2 0 は、システムコントローラ 1 5 0 から供給される選択制御信号に基づいて、各選択ライン L s に選択レベル（図 1 1 又は図 1 2 に示した表示画素 P I X においては、ハイレベル）の選択信号 S sel を印加することにより、各行ごとの表示画素 P I X を選択状態に設定する。具体的には、各行の表示画素 P I X について、後述する補正データ取得動作期間及び書込動作期間中、ハイレベルの選択信号 S sel を当該行の選択ライン L s に印加する動作を、各行ごとに所定のタイミングで順次実行することにより、各行ごとの表示画素 P I X を順次選択状態に設定する。

20

【 0 0 5 7 】

なお、選択ドライバ 1 2 0 は、例えば、後述するシステムコントローラ 1 5 0 から供給される選択制御信号に基づいて、各行の選択ライン L s に対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（選択レベル）に変換して、各行の選択ライン L s に選択信号 S sel として順次出力する出力回路部（出力バッファ）と、を備えたものを適用することができる。選択ドライバ 1 2 0 の駆動周波数がアモルファスシリコントランジスタでの動作が可能な範囲であれば、画素駆動回路 D C 内のトランジスタ T r 1 1 ~ T r 1 3 とともに選択ドライバ 1 2 0 に含まれるトランジスタの一部又は全部を製造してもよい。

30

【 0 0 5 8 】

（電源ドライバ）

電源ドライバ 1 3 0 は、システムコントローラ 1 5 0 から供給される電源制御信号に基づいて、各電源電圧ライン L v に、少なくとも、後述する補正データ取得動作期間及び書込動作期間においては、低電位の電源電圧 V cc（= V ccw：第 1 の電源電圧）を印加し、発光動作期間中においては、低電位の電源電圧 V ccw より高電位の電源電圧 V cc（= V cce：第 2 の電源電圧）を印加する。

40

【 0 0 5 9 】

ここで、本実施形態においては、図 9 に示すように、表示画素 P I X が例えば表示パネル 1 1 0 の上方領域と下方領域とにグループ分けされ、グループごとに分岐した個別の電源電圧ライン L v が配設されているので、上記各動作期間においては、同一領域に配列された（同一のグループに含まれる）表示画素 P I X に対して、当該領域に分岐して配設された電源電圧ライン L v を介して同一の電圧レベルを有する電源電圧 V cc が印加される。

【 0 0 6 0 】

50

なお、電源ドライバ130は、例えば、システムコントローラ150から供給される電源制御信号に基づいて、各領域（グループ）の電源電圧ラインLvに対応するタイミング信号を生成するタイミングジェネレータ（例えばシフト信号を順次出力するシフトレジスタ等）と、タイミング信号を所定の電圧レベル（電圧値Vccw、Vcce）に変換して、各領域の電源電圧ラインLvに電源電圧Vccとして出力する出力回路部と、を備えたものを適用することができる。

#### 【0061】

（データドライバ）

データドライバ140は、表示パネル110に配列された各表示画素PIX（画素駆動回路DC）に設けられた発光駆動用のトランジスタTr13（駆動トランジスタT1に相当する）の素子特性（しきい値電圧）の変動量に対応する特定値（オフセット設定値Vofst）を検出して、表示画素PIXごとに補正データとして記憶するとともに、後述する表示信号生成回路160から供給される表示画素PIXごとの表示データ（輝度階調値）に応じた信号電圧（原階調電圧Vorg）を上記補正データに基づいて補正して補正階調電圧（駆動信号）Vpixを生成し、データラインLdを介して各表示画素PIXに供給する。本実施形態においては、所定の階調（x階調）の参照電流（定電流）Iref\_xをデータラインLdを介して各表示画素PIXに流したときに検出される測定電圧Vmes\_xから、所定の階調（x階調）に対応した基準電圧（原階調電圧）Vorg\_xを電圧減算処理し、演算結果である差分電圧に相当するデジタルデータを補正データとして取得することを特徴とする。

10

20

#### 【0062】

本実施形態に適用されるデータドライバ（表示駆動装置）140は、図9に示した表示パネル110に配列された各表示画素PIX（画素駆動回路DC）に設けられた発光駆動用のトランジスタTr13の素子特性（しきい値電圧）の変動量に対応する電圧成分（差分電圧  $V - V_{th}$ ；特定値）を検出してデジタルデータに変換し、表示画素PIXごとに補正データとして記憶するとともに、後述する表示信号生成回路160から供給される表示画素PIXごとの表示データ（輝度階調値）に応じた信号電圧（原階調電圧Vorg）を上記補正データに基づいて補正して補正階調電圧Vpixを生成し、データラインLdを介して各表示画素PIXに供給する。

30

#### 【0063】

ここで、データドライバ140は、例えば図10に示すように、シフトレジスタ・データレジスタ部141と、階調電圧生成部142と、オフセット電圧生成部143と、電圧調整部144と、特定値検出部145と、フレームメモリ（記憶回路）146と、補正データ生成部147と、を備えている。ここで、階調電圧生成部142、オフセット電圧生成部143、電圧調整部144、特定値検出部145及び補正データ生成部147は、各列のデータラインLdごとに設けられている。ここで、階調電圧生成部142とオフセット電圧生成部143と電圧調整部144とは、本発明における階調電圧補正部に相当する。なお、本実施形態においては、図10に示すように、フレームメモリ146をデータドライバ140に内蔵する場合について説明するが、これに限定されず、フレームメモリ146がデータドライバ140の外部に独立して設けられているものであってもよい。

40

#### 【0064】

シフトレジスタ・データレジスタ部141は、例えば図示を省略したシステムコントローラから供給されるデータ制御信号に基づいて、シフト信号を順次出力するシフトレジスタと、該シフト信号に基づいて、補正データ取得動作時には、列ごとに設けられた補正データ生成部147から出力される補正データを取り込みフレームメモリ146に出力し、そして、書込動作時には、表示信号生成回路から供給される表示データを列ごとに設けられた階調電圧生成部142に転送し、さらに、フレームメモリ146から出力される補正データを取り込んで列ごとに設けられたオフセット電圧生成部143に転送するデータレジスタと、を備えている。

#### 【0065】

50

シフトレジスタ・データレジスタ部 141 は、具体的には、表示信号生成回路からシリアルデータとして順次供給される、表示パネル 110 の 1 行分の表示画素 P I X に対応した表示データ（輝度階調値）を順次取り込み、列ごとに設けられた階調電圧生成部 142 に転送する動作、及び、特定値検出部 145 における演算結果（差分電圧  $V$ ）に基づいて、各列ごとに設けられた補正データ生成部 147 から出力される、各表示画素 P I X（画素駆動回路 D C）のトランジスタ T r 1 3 及びトランジスタ T r 1 2 の素子特性（しきい値電圧）の変動量に対応する補正データ（デジタルデータ）を取り込み、フレームメモリ 146 に順次転送する動作、さらに、フレームメモリ 146 から特定の 1 行分の表示画素 P I X の上記補正データを順次取り込み、各列ごとに設けられたオフセット電圧生成部 143 に転送する動作のいずれかを選択的に実行する。これらの各動作については、詳しく後述する。

10

#### 【0066】

階調電圧生成部 142 は、例えば表示データ（デジタル信号）をアナログ電圧に変換するデジタル・アナログ変換器（D/Aコンバータ）と、所定のタイミングでアナログ電圧からなる原階調電圧  $V_{org}$  を出力する出力回路と、を備え、シフトレジスタ・データレジスタ部 141 を介して取り込まれた各表示画素 P I X の表示データに基づいて、有機 E L 素子 O L E D を所定の輝度階調で発光動作、又は、無発光動作（黒表示動作）させるための電圧値を有する原階調電圧  $V_{org}$  を生成して出力する。

#### 【0067】

また、階調電圧生成部 142 は、シフトレジスタ・データレジスタ部 141 から出力される表示データに基づいて出力される原階調電圧  $V_{org}$  の代わりに、シフトレジスタ・データレジスタ部 141 からの入力なしに、トランジスタ T r 1 3 が V - I 特性線 S P w の状態において、トランジスタ T r 1 3 に後述する x 階調の参照電流  $I_{ref\_x}$  が流れるときの電源電圧ライン L v とデータライン L d と間の理論電圧である基準電圧  $V_{org\_x}$  を自動的に電圧調整部 144 に出力するようにしてもよい。

20

#### 【0068】

オフセット電圧生成部 143 は、フレームメモリ 146 から取り出されたデジタル信号からなる補正データをアナログ電圧に変換するデジタル・アナログ変換器（D/Aコンバータ）を備え、上記補正データに基づいて、各表示画素 P I X（画素駆動回路 D C）のトランジスタ T r 1 3 のしきい値電圧  $V_{th}$  の変化量（図 4（a）に示した  $V_{th}$  であって、後述する特定値検出部 145 において生成される差分電圧  $V$  に相当する）に応じたオフセット電圧（補償電圧） $V_{ofst}$  を生成して出力する。ここで、生成されるオフセット電圧（補償電圧） $V_{ofst}$  は、補正階調電圧  $V_{pix}$  によって正常な階調における電流値に近似された補正階調電流がトランジスタ T r 1 3 のドレイン・ソース間に流れるように各表示画素 P I X（画素駆動回路 D C）のトランジスタ T r 1 3 のしきい値電圧の変化量及びトランジスタ T r 1 2 のしきい値電圧の変化量を補正した電圧となっている。

30

#### 【0069】

電圧調整部 144 は、階調電圧生成部 142 から出力される原階調電圧  $V_{org}$  と、オフセット電圧生成部 143 から出力されるオフセット電圧  $V_{ofst}$  とを加算して、特定値検出部 145 を介して表示パネル 110 の列方向に配設されたデータライン L d に出力する。具体的には、後述する補正データ取得動作においては、階調電圧生成部 142 から出力される所定の階調（x 階調）の原階調電圧  $V_{org}$  である基準電圧  $V_{org\_x}$  をそのまま特定値検出部 145 に出力し、一方、書込動作においては、補正階調電圧  $V_{pix}$  は下記（11）式を満たす値となる。すなわち、階調電圧生成部 142 から出力される表示データに応じた原階調電圧  $V_{org}$  に、フレームメモリ 146 から取り出された補正データに基づいてオフセット電圧生成部 143 により生成されるオフセット電圧  $V_{ofst}$  をアナログ的に加算して、その総和となる電圧成分を補正階調電圧  $V_{pix}$  としてデータライン L d に出力する。

40

$$V_{pix} = V_{org} + V_{ofst} \cdots (11)$$

#### 【0070】

特定値検出部 145 は、内部に差動増幅回路（電圧演算部）D A P、定電流源（電流源

50

) S C i 及び接続経路切換スイッチ S W を備えている。ここで、接続経路切換スイッチ S W は、データライン L d の一端を、定電流源 S C i の出力端又は電圧調整部 1 4 4 の出力端のいずれか一方に選択的に接続する切り換えスイッチである。差動増幅回路 D A P は、反転入力端子及び非反転入力端子の 2 つの入力端子と出力端子を有するコンパレータ C M P と、抵抗素子 R 1、R 2、R 3、R 4 と、バッファ回路 B U F と、を有し、コンパレータ C M P の反転入力端子が抵抗素子 R 1 を介して電圧調整部 1 4 4 の出力端に接続され、非反転入力端子が抵抗素子 R 3 とバッファ回路 B U F を介して定電流源 S C i の出力端に接続されるとともに、抵抗素子 R 4 を介して低電位（例えば接地電位）に接続され、出力端子と反転入力端子が抵抗素子 R 2 を介して接続された回路構成を有している。ここで、例えば、抵抗素子 R 2 と抵抗素子 R 4 の抵抗値は等しく、抵抗素子 R 1 と抵抗素子 R 3 の抵抗値は等しい値に設定される。

10

## 【 0 0 7 1 】

この差動増幅回路 D A P は、抵抗素子 R 1 を介して非反転入力端子に入力された基準電圧と、抵抗素子 R 3 を介して反転入力端に入力された測定電圧との差分からなる差分電圧 V を検出し、検出した差分電圧 V を設定された増幅率の値で増幅した値を差分値 D E F として出力する。ここで、抵抗素子 R 2 の抵抗値を r 2、抵抗素子 R 1 の抵抗値を r 1 としたとき、差動増幅回路 D A P の増幅率 A の値は r 2 / r 1 となる。よって、抵抗素子 R 2 の抵抗値と抵抗素子 R 1 の抵抗値を等しくしたとき、増幅率 A は 1 となり、差動増幅回路 D A P から出力される差分値 D E F は、基準電圧と測定電圧との差分に等しくなる。また、抵抗素子 R 2 の抵抗値 r 2 を抵抗素子 R 1 の抵抗値 r 1 より大きくしたとき、増幅率 A は 1 より大きくなり、差動増幅回路 D A P から出力される差分値 D E F は、基準電圧と測定電圧との差分電圧 V に増幅率 A の値を乗算した値となる。この場合、差動増幅回路 D A P から出力される値を基準電圧と測定電圧との差分電圧 V を拡大した値とすることができ、増幅率 A を 1 としたときと比べて、基準電圧に対する測定電圧の変化量の検出感度を高めることができるため、抵抗素子 R 2 の抵抗値 r 2 を抵抗素子 R 1 の抵抗値 r 1 より大きくして、増幅率 A を 1 より大きくすることが好ましい。

20

## 【 0 0 7 2 】

なお、図 1 0 において、差動増幅回路 D A P は、1 つのコンパレータ C M P と抵抗素子 R 1 ~ R 4 とバッファ回路 B U F からなるものとしたが、本発明はこの構成に限るものではなく、例えば周知のインストルメンテーションアンプ回路によって構成される差動増幅回路を用いてもよい。このインストルメンテーションアンプ回路による差動増幅回路を用いた場合、同回路は同相ノイズを除去することができる機能を有しているため、図 1 0 に示したように、差動増幅回路 D A P を 1 つのコンパレータ C M P を用いて構成した場合に比べて、差分電圧 V の検出における誤差を減らすことができる。また、インストルメンテーションアンプ回路においては、入力端子のインピーダンスが高くなっているため、バッファ回路 B U F を省略することができる。

30

## 【 0 0 7 3 】

特定値検出部 1 4 5 においては、まず、電源電圧ライン L v を所定の電圧（特に、上述の低電位の電源電圧 V c c w であることが好ましい）を印加した状態で、選択状態とされた行の表示画素 P I X（画素駆動回路 D C）から、予め設定された所定階調 x（例えば最高輝度階調）における所定の電流値となる参照電流 I r e f \_ x（例えば有機 E L 素子 O L E D を最高輝度階調で発光するために要する電流値）を、上記定電流源 S C i を用いて強制的にデータライン L d からデータドライバ 1 4 0 へ引き込むように流す。このとき、所定階調 x におけるデータライン L d（又は定電流源 S C i）について測定される測定電圧 V m e s \_ x をコンパレータ C M P の + 側の入力端に出力する。また、これと並行して、電源電圧ライン L v を当該所定の電圧（電源電圧 V c c w）の状態に維持して、電圧調整部 1 4 4 から出力された、上記所定階調 x における原階調電圧 V o r g である基準電圧 V o r g \_ x がコンパレータ C M P の - 側の入力端に入力される。

40

## 【 0 0 7 4 】

コンパレータ C M P では、接続経路切換スイッチ S W によりデータライン L d を定電流

50

源 S C i に接続した状態で、定電流源 S C i を用いて所定の参照電流 I ref\_x を流すことにより、データライン L d に生じる電圧である測定電圧 V mes\_x と、電圧調整部 1 4 4 (厳密には階調電圧生成部 1 4 2) により生成された電位である基準電圧 V org\_x との差分電圧  $V (= V_{mes\_x} - V_{org\_x})$  を算出し、後述する補正データ生成部 1 4 7 に、差分電圧  $V$  に差動増幅回路 D A P の増幅率 A を掛けた値 ( $= A \times V$ ) を差分値 D E F として出力する (電圧減算処理)。ここで、コンパレータ C M P による電圧減算処理により算出された電圧成分である差分電圧  $V$  は、補正データ取得動作を実行した時点での x 階調における、補正データ取得動作の対象となっている表示画素 P I X における特性劣化の程度、より具体的には、画素駆動回路 D C のトランジスタ T r 1 3 のしきい値電圧 V th の変化量  $V_{th}$  に相当する。なお、このトランジスタ T r 1 3 のしきい値電圧 V th の変化量  $V_{th}$  は、表示データにより指定される輝度階調 (階調 x) の値に殆ど依存せず、何れの階調においても概ね同じ変化量  $V_{th}$  となることを本願発明者らは確認している。

10

#### 【 0 0 7 5 】

なお、後述する書込動作時においては、接続経路切換スイッチ S W が、データライン L d を定電流源 S C i から切り離して、電圧調整部 1 4 4 とデータライン L d とを接続するように制御される。そして、上記電圧加算部 1 4 4 により表示データに基づく原階調電圧 V org と補正データに基づくオフセット電圧 V ofst を加算して生成された補正階調電圧 V pix がデータライン L d を介して表示画素 P I X に印加されるが、このとき、参照電流 I ref\_x の引き込みや基準電圧 V org\_x との減算処理は行われない。

20

#### 【 0 0 7 6 】

補正データ生成部 1 4 7 は、特定値検出部 1 4 5 から出力されるアナログ電圧からなる差分値 D E F をデジタル信号に変換するアナログ - デジタル変換器 ( A / D コンバータ) を備え、特定値検出部 1 4 5 において検出された、各表示画素 P I X (画素駆動回路 D C) のトランジスタ T r 1 3 のしきい値電圧 V th の変化量  $V_{th}$  に相当する差分電圧  $V$  を、デジタル信号からなる補正データに変換し、シフトレジスタ・データレジスタ部 1 4 1 を介してフレームメモリ 1 4 6 に出力する。また、上述のように、特定値検出部 1 4 5 の差動増幅回路 D A P の増幅率 A が 1 より大きい値に設定されている場合、補正データ生成部 1 4 7 は、特定値検出部 1 4 5 から出力された差分値 D E F を差動増幅回路 D A P の増幅率 A に相当する値で除した値 ( $D E F / A$ ) に対応する値、すなわち、基準電圧と測定電圧との差分電圧  $V$  に対応する値を生成して、上記アナログ - デジタル変換器に供給する、データ変換回路を備える。このデータ変換回路は、例えば周知の除算回路を用いて構成されるものであってもよいし、抵抗分割回路を用いて構成されるものであってもよい。

30

#### 【 0 0 7 7 】

フレームメモリ 1 4 6 は、表示パネル 1 1 0 に配列された各表示画素 P I X への表示データ (補正階調電圧 V pix) の書込動作に先立って実行される補正データ取得動作において、各列に設けられた補正データ生成部 1 4 7 において生成された、1 行分の表示画素 P I X ごとの (各画素駆動回路 D C のトランジスタ T r 1 3 のしきい値電圧 V th の変化量  $V_{th}$  に相当する) デジタルデータからなる補正データを、シフトレジスタ・データレジスタ部 1 4 1 を介して順次取り込み、表示パネル 1 画面 (1 フレーム) 分の各表示画素 P I X ごとの個別の領域に記憶し、また、書込動作時において、1 行分の表示画素 P I X ごとの補正データを、シフトレジスタ・データレジスタ部 1 4 1 を介して順次オフセット電圧生成部 1 4 3 に出力する。

40

#### 【 0 0 7 8 】

< 表示装置の駆動方法 >

次に、本実施形態に係る表示装置における駆動方法について説明する。

本実施形態に係る表示装置 1 0 0 の駆動制御動作は、大別して、表示パネル 1 1 0 に配列された各表示画素 P I X (画素駆動回路 D C) の発光駆動用のトランジスタ T r 1 3 (駆動トランジスタ) の素子特性 (しきい値電圧) の変動に対応する差分電圧  $V$  を検出して、当該差分電圧  $V$  に対応するデジタルデータを、表示画素 P I X ごとの補正データとしてフレームメモリ 1 4 6 に記憶する補正データ取得動作と、表示データに応じた原階調

50

電圧  $V_{org}$  を、各表示画素  $P I X$  ごとに取得した補正データに基づいて補正して、補正階調電圧  $V_{pix}$  として各表示画素  $P I X$  に書き込んで電圧成分として保持させ、当該電圧成分に基づいてトランジスタ  $T r 1 3$  の素子特性の変動の影響を補償した表示データに応じた電流値を有する発光駆動電流  $I_{em}$  を有機  $E L$  素子  $O L E D$  に供給して所定の輝度階調で発光させる表示駆動動作と、を有している。

#### 【 0 0 7 9 】

以下、各動作について具体的に説明する。

( 補正データ取得動作 )

図 1 1 は、本実施形態に係る表示装置における補正データ取得動作での参照電流の引込動作を示す概念図であり、図 1 2 は、本実施形態に係る表示装置における補正データ取得動作での、測定電圧の取り込み動作、及び、補正データの生成動作を示す概念図であり、図 1 3 は、本実施形態に係る表示装置における補正データ取得動作の一例を示すフローチャートである。

10

#### 【 0 0 8 0 】

本実施形態に係る補正データ取得動作 ( オフセット電圧検出動作 ) は、図 1 3 に示すように、まず、 $i$  行目 (  $1 \leq i \leq n$  となる正の整数 ) の表示画素  $P I X$  に接続された電源電圧ライン  $L v$  ( 本実施形態においては、 $i$  行目が含まれるグループの全表示画素  $P I X$  に共通に接続された電源電圧ライン  $L v$  ) に対して、電源ドライバ 1 3 0 から書込動作レベルである低電位の電源電圧  $V_{cc}$  (  $= V_{ccw}$  基準電圧  $V_{ss}$  ) を印加した状態で、選択ドライバ 1 2 0 から  $i$  行目の選択ライン  $L s$  に選択レベル ( ハイレベル ) の選択信号  $S_{sel}$  を印加して、 $i$  行目の表示画素  $P I X$  を選択状態に設定する ( ステップ  $S 3 1 1$  ) 。

20

#### 【 0 0 8 1 】

これにより、 $i$  行目の表示画素  $P I X$  の画素駆動回路  $D C$  に設けられたトランジスタ  $T r 1 1$  がオン動作して、トランジスタ  $T r 1 3$  がダイオード接続状態に設定され、上記電源電圧  $V_{cc}$  (  $= V_{ccw}$  ) がトランジスタ  $T r 1 3$  のドレイン端子及びゲート端子 ( 接点  $N 1 1$  ; キャパシタ  $C s$  の一端側 ) に印加されるとともに、トランジスタ  $T r 1 2$  もオン状態となってトランジスタ  $T r 1 3$  のソース端子 ( 接点  $N 1 2$  ; キャパシタ  $C s$  の他端側 ) が各列のデータライン  $L d$  に電氣的に接続される。

#### 【 0 0 8 2 】

次いで、図 1 1 に示すように、各特定値検出部 1 4 5 において、接続経路切換スイッチ  $S W$  がデータライン  $L d$  を定電流源  $S C i$  に接続するよう設定して、所定階調 ( 例えば  $x$  階調 ) の表示データを表示画素  $P I X$  に書き込む際の電圧が目的とする  $E L$  駆動電流 ( 期待値電流 ) と一致する ( 又は同等となる ) ように設定された参照電流  $I_{ref\_x}$  を、データライン  $L d$  側からデータドライバ 1 4 0 方向へ引き込むように強制的に流す ( ステップ  $S 3 1 2$  ) 。

30

#### 【 0 0 8 3 】

ここで、このときのトランジスタ  $T r 1 3$  のドレイン - ソース間電流  $I_{ds\_x}$  の電流値は、参照電流  $I_{ref\_x}$  の電流値に一致する。また、このとき低電流源  $S C i$  により引き込まれる参照電流  $I_{ref\_x}$  は、目標とする電流値に高速で定常化することが好ましいので、例えば最高輝度階調もしくはその近傍の階調のより大きな電流値に設定されることが望ましい。

40

#### 【 0 0 8 4 】

そして、このようにして参照電流  $I_{ref\_x}$  が定常化して流れる状態に至った時点で、データライン  $L d$  或いは定電流源  $S C i$  における電位を測定し、特定値検出部 1 4 5 の差増幅回路  $D A P$  に設けられたコンパレータ  $C M P$  の + 側の入力端に当該測定電圧  $V_{mes\_x}$  を印加する ( ステップ  $S 3 1 3$  ) 。ここで、測定される測定電圧  $V_{mes\_x}$  は、ドレイン - ソース間に参照電流  $I_{ref\_x}$  がそれぞれ流れるトランジスタ  $T r 1 2$  及びトランジスタ  $T r 1 3$  の高抵抗化に伴ってその電圧値が異なってくる。

#### 【 0 0 8 5 】

次いで、図 1 2 に示すように、例えばシステムコントローラ 1 5 0 から出力されるデー

50

タ制御信号に基づいて、階調電圧生成部 142 により上記所定階調（例えば x 階調）の表示データに対応した原階調電圧  $V_{org}$  を生成し、基準電圧  $V_{org\_x}$  として電圧調整部 144 を介して（すなわち、電圧調整部 144 をそのまま通過させて）特定値検出部 145 に出力する。これにより、差動増幅回路 DAP に設けられたコンパレータ CMP の - 側の入力端に当該基準電圧  $V_{org\_x}$  を印加する（ステップ S314）。

【0086】

特定値検出部 145 に設けられた差動増幅回路 DAP においては、上述したステップ S313、S314 においてコンパレータ CMP に取り込まれた測定電圧  $V_{mes\_x}$  と基準電圧  $V_{org\_x}$  との差分電圧  $V (= V_{mes\_x} - V_{org\_x})$  を算出し、差分電圧  $V$  に差動増幅回路 DAP の増幅率  $A$  を掛けた値からなる差分値 DEF ( $= A \times V$ ) を出力する電圧減算処理を実行する（ステップ S315）。ここで、差分電圧  $V$  は、上述したように、補正データ取得動作の対象となっている表示画素 PIX における、当該時点での画素駆動回路 DC のトランジスタ Tr13 のしきい値電圧  $V_{th}$  の変化量  $V_{th} (V - V_{th})$  に相当するアナログ電圧である。

10

【0087】

次いで、図 12 に示すように、特定値検出部 145（差動増幅回路 DAP）から出力された差分値は、補正データ生成部 147 において、差分電圧  $V$  に対応する値に変換され、A/D 変換されて、デジタル信号からなる補正データに変換され、シフトレジスタ・データレジスタ部 141 に出力される（ステップ S316）。シフトレジスタ・データレジスタ部 141 では、各列の補正データをフレームメモリ 146 に順次転送し、各表示画素 PIX ごとにフレームメモリ 146 の個別の領域に記憶して、差分電圧  $V$ （すなわち画素駆動回路 DC のトランジスタ Tr13 のしきい値電圧  $V_{th}$  の変化量  $V_{th}$ ）に相当する補正データの取得が完了する（ステップ S317）。

20

【0088】

そして、上述した i 行目の表示画素 PIX に対して補正データを取得後、上述した一連の処理動作（ステップ S311 ~ S317）を、次の行（i + 1 行目）の表示画素 PIX に対しても実行するために、行を指定するための変数 “i” をインクリメントする処理（ $i = i + 1$ ）を実行し（ステップ S318）、次いで、インクリメント処理された変数 “i” が表示パネル 110 に設定された総行数 n よりも小さい（ $i < n$ ）か否かを比較判定する（ステップ S319）。

30

【0089】

ステップ S319 において、変数 “i” が行数 n よりも小さい場合（ $i < n$ ）には、上述したステップ S311 から S318 までの処理が再度実行され、ステップ S319 において、変数 “i” が行数 n と一致（ $i = n$ ）した場合には、各行の表示画素 PIX に対する補正データ取得動作が表示パネル 110 の全行について実行され、各表示画素 PIX の補正データがフレームメモリ 146 の所定の記憶領域に個別に格納されたものとして、上述した一連の補正データ取得動作を終了する。

【0090】

ここで、上述した補正データ取得動作においては、各端子の電位は上述した（3）～（10）式の関係を満たしており、故に有機 EL 素子 OLED には電流が流れず発光動作しない。なお、階調電圧生成部 142 から特定値検出部 145（コンパレータ CMP の - 側入力端）に基準電圧  $V_{org\_x}$  を印加するステップ S314 は、ステップ S311 ~ S313 のいずれかの処理の前に実行するものであってもよい。

40

【0091】

このように、補正データ取得動作の場合、図 11 に示すように、定電流源 SCi をデータライン Ld に接続し、所定の参照電流  $I_{ref\_x}$  を引き抜くように流した際の測定電圧  $V_{mes\_x}$  を測定し、図 12 に示すように、初期状態における V - I 特性線 SPw にしたがつた x 階調でのトランジスタ Tr13 のドレイン - ソース間電流  $I_{ds\_x}$  を期待値としたときに、書込動作時にこの期待値に同等又は近似したトランジスタ Tr13 のドレイン - ソース間電流  $I_{ds}$  を流すための x 階調の負電位の原階調電圧  $V_{org}$ （つまり基準電圧  $V_{org\_x}$ ）

50

との差分電圧  $V$  を算出し、この差分電圧  $V$  (アナログ電圧) に対応するデジタル信号を補正データとしてフレームメモリ 146 に保存する。

【0092】

なお、上述した補正データ取得動作において、基準電圧  $V_{org\_x}$  を階調電圧生成部 142 により生成する手法として、例えば表示信号生成回路 160 から供給される所定の階調値の表示データに基づいて階調電圧生成部 142 により生成するものであってもよいし、基準電圧  $V_{org\_x}$  の電圧値 (又は階調値) が固定値である場合には、表示信号生成回路 160 から表示データを供給されること無しに階調電圧生成部 142 が出力するものであってもよい。このときの基準電圧  $V_{org\_x}$  は前述したように、参照電流  $I_{ref\_x}$  が、発光動作期間に有機 EL 素子 OLE D が最高輝度階調 (もしくはその近傍の階調) で発光するような電流となるような電位であることが好ましい。

10

【0093】

(表示駆動動作)

次いで、本実施形態に係る表示装置における表示駆動動作について説明する。

図 14 は、本実施形態に係る表示装置における表示駆動動作 (書込動作) の一例を示すフローチャートであり、図 15 は、本実施形態に係る表示装置における書込動作を示す概念図であり、図 16 は、本実施形態に係る表示装置における保持動作を示す概念図であり、図 17 は、本実施形態に係る表示装置における発光動作を示す概念図である。また、図 18 は、本実施形態に係る表示装置における表示駆動動作を示すタイミングチャートである。

20

【0094】

本実施形態に係る表示装置 100 の表示駆動動作は (図 18 参照)、表示駆動期間 (1 処理サイクル期間)  $T_{cyc}$  内に、少なくとも、書込動作 (書込動作期間  $T_{wrt}$ ) と、保持動作 (保持動作期間  $T_{hld}$ ) と、発光動作 (発光動作期間  $T_{em}$ ) と、を実行するように設定されている。(  $T_{cyc} = T_{wrt} + T_{hld} + T_{em}$  )

【0095】

(書込動作)

書込動作 (書込動作期間  $T_{wrt}$ ) においては、図 18 に示したように、まず、 $i$  行目の電源電圧ライン  $L_v$  に書込動作レベル (負の電圧) の電源電圧  $V_{cc}$  ( $= V_{ccw} - V_{ss}$ ) を印加した状態で、 $i$  行目の選択ライン  $L_s$  に選択レベル (ハイレベル) の選択信号  $S_{sel}$  を印加して  $i$  行目の表示画素  $P_{IX}$  を選択状態に設定し、このタイミングに同期して、データライン  $L_d$  に表示データに応じた補正階調電圧  $V_{pix}$  を印加する。

30

【0096】

ここで、データライン  $L_d$  に表示データに応じた補正階調電圧  $V_{pix}$  を印加する手法は、具体的には、図 14 に示すように、まず、表示信号生成回路 160 から供給された表示データから、書込動作の対象となっている表示画素  $P_{IX}$  の輝度階調値を取得し (ステップ S411)、当該輝度階調値が "0" か否かを判定する (ステップ S412)。ステップ S412 における階調値判定動作において、輝度階調値が "0" の場合には、階調電圧生成部 142 から無発光動作 (又は黒表示動作) を行うための所定の階調電圧 (黒階調電圧)  $V_{zero}$  を出力し、電圧調整部 144 においてオフセット電圧  $V_{ofst}$  を加算することなく (つまり、トランジスタ  $T_{r12}$ 、トランジスタ  $T_{r13}$  のしきい値電圧の変動に対する補償処理を行うことなく)、そのままデータライン  $L_d$  に印加する (ステップ S413)。

40

【0097】

ステップ S412 において、輝度階調値が "0" ではない場合には、階調電圧生成部 142 から当該輝度階調値に応じた電圧値を有する原階調電圧  $V_{org}$  を生成して出力するとともに、上述した補正データ取得動作により取得され、フレームメモリ 146 に各表示画素  $P_{IX}$  ごとに対応して格納された補正データを、シフトレジスタ・データレジスタ部 141 を介して順次読み出し (ステップ S414)、各列のデータライン  $L_d$  ごとに設けられたオフセット電圧生成部 143 に出力し、当該デジタル信号からなる補正データをアナ

50

ログ変換して、各表示画素 P I X (画素駆動回路 D C) のトランジスタ T r 1 3 のしきい値電圧の変化量に応じたアナログ電圧からなるオフセット電圧 V o f s t (  $V_{th}$  ) を生成する (ステップ S 4 1 5)。

【 0 0 9 8 】

そして、図 1 5 に示すように、電圧調整部 1 4 4 において上記階調電圧生成部 1 4 2 から出力される負電位の原階調電圧 V o r g と、オフセット電圧生成部 1 4 3 から出力される負電位のオフセット電圧 V o f s t とを加算して負電位の補正階調電圧 V p i x を生成した後 (ステップ S 4 1 6)、データライン L d に印加する。ここで、電圧調整部 1 4 4 において生成される補正階調電圧 V p i x は、電源ドライバ 1 3 0 から電源電圧ライン L v に印加される書込動作レベル (低電位) の電源電圧 V c c (= V c c w) を基準として相対的に負電位の電圧振幅を有し、階調が高くなるにしたがってより低くなるように設定されている。

10

【 0 0 9 9 】

これにより、トランジスタ T r 1 3 のソース端子 (接点 N 1 2) に、当該トランジスタ T r 1 3 のしきい値電圧 V t h の変動に応じたオフセット電圧 V o f s t を加算して補正した補正階調電圧 V p i x が印加されるので、トランジスタ T r 1 3 のゲート - ソース間 (キャパシタ C s の両端) に、補正された電圧 V g s が書き込み設定される (ステップ 4 1 7)。

【 0 1 0 0 】

なお、この書込動作期間 T w r t においても、有機 E L 素子 O L E D のアノード端子側の接点 N 1 2 に印加される補正階調電圧 V p i x の電圧値が、カソード端子 T M c に印加される基準電圧 V s s よりも低くなるように設定されているので、有機 E L 素子 O L E D には電流が流れず発光動作しない。

20

【 0 1 0 1 】

(保持動作)

次いで、上述した書込動作期間 T w r t 終了後の保持動作 (保持動作期間 T h i d) においては、図 1 4 に示したように、i 行目の選択ライン L s に非選択レベル (ローレベル) の選択信号 S s e l を印加して i 行目の表示画素 P I X を非選択状態に設定することにより、図 1 6 に示すように、トランジスタ T r 1 1 及び T r 1 2 がオフ動作して、トランジスタ T r 1 3 のダイオード接続状態が解除されるとともに、トランジスタ T r 1 3 のゲート - ソース間に印加されていた電圧成分 (  $V_{gs} = V_{pix} - V_{ccw}$  ) がキャパシタ C s に充電されて保持される。

30

【 0 1 0 2 】

(発光動作)

次いで、保持動作期間 T h i d 終了後の発光動作 (発光動作期間 T e m においては、図 1 8 に示したように、各行の表示画素 P I X を非選択状態に設定した状態で、各行の電源電圧ライン L v に発光動作レベルである高電位 (正の電圧) の電源電圧 V c c (= V c c e > 0 V) を印加することにより、各表示画素 P I X (画素駆動回路 D C) のトランジスタ T r 1 3 が飽和領域で動作する。また、有機 E L 素子 O L E D のアノード側 (接点 N 1 2) に上記書込動作によりトランジスタ T r 1 3 のゲート - ソース間に書込設定された電圧成分 (  $|V_{pix} - V_{ccw}|$  ) に応じた正の電圧が印加されることにより、図 1 7 に示すように、電源電圧ライン L v からトランジスタ T r 1 3 を介して有機 E L 素子 O L E D に、表示データ (厳密には、補正された階調電圧である補正階調電圧 V p i x) に応じた電流値を有する発光駆動電流 I e m (トランジスタ T r 1 3 のドレイン - ソース間電流 I d s) が流れ、所定の輝度階調で発光動作する。

40

【 0 1 0 3 】

次いで、本実施形態に係る表示装置において、図 9 に示した表示パネルを適用した場合の駆動制御動作について具体的に説明する。

図 1 9 は、本実施形態に係る表示装置の駆動方法の具体例を模式的に示した動作タイミング図である。なお、図 1 9 においては、説明の都合上、便宜的に表示パネルに 1 2 行 (  $n = 1 2$ ; 第 1 行 ~ 第 1 2 行) の表示画素が配列され、1 ~ 6 行目 (上述した上方領域に対応する) 及び 7 ~ 1 2 行目 (上述した下方領域に対応する) の表示画素を各々一組とし

50

て 2 組にグループ分けされている場合の動作タイミング図を示す。

【 0 1 0 4 】

図 9 に示した表示パネル 1 1 0 を備えた表示装置 1 0 0 における駆動制御動作は、図 1 9 に示すように、表示パネル 1 1 0 に配列された全ての表示画素 P I X について、上述した補正データ取得動作を各行ごとに所定のタイミングで順次実行し、表示パネル 1 1 0 の全行についての補正データ取得動作の終了後（すなわち、補正データ取得動作期間 Tadj の終了後）、1 フレーム期間 Tfr 内に、表示パネル 1 1 0 の各行ごとの表示画素 P I X（画素駆動回路 D C）に対して、表示データに応じた原階調電圧 V org に、各表示画素 P I X の駆動トランジスタ（トランジスタ T r 1 3）の素子特性の変動に対応したオフセット電圧 V ofst を加算した補正階調電圧 V pix を書き込み、所定の電圧成分（ $|V_{pix} - V_{ccw}|$ ）を保持する動作を各行について順次繰り返しつつ、予めグループ分けした 1 ~ 6 行目又は 7 ~ 1 2 行目の表示画素 P I X（有機 E L 素子 O L E D）に対して上記書込動作が終了したタイミングで、当該グループに含まれる全表示画素 P I X を表示データ（補正階調電圧 V pix）に応じた輝度階調で一斉に発光動作させる表示駆動動作（図 1 4 に示した表示駆動期間 T cyc）を繰り返し実行することにより、表示パネル 1 1 0 一画面分の画像情報が表示される。

10

【 0 1 0 5 】

具体的には、表示パネル 1 1 0 に配列された前記表示画素 P I X に対して、1 ~ 6 行目及び 7 ~ 1 2 行目の表示画素 P I X からなるグループにおいて、各グループごとに表示画素 P I X に共通に接続された電源電圧ライン L v を介して低電位の電源電圧 V cc（= V ccw）を印加した状態で、1 行目の表示画素 P I X から順に、上記補正データ取得動作（補正データ取得動作期間 Tadj）が実行され、表示パネル 1 1 0 に配列された全表示画素 P I X について、画素駆動回路 D C に設けられたトランジスタ T r 1 3（駆動トランジスタ）のしきい値電圧の変動に対応した補正データが、各表示画素 P I X ごとにフレームメモリ 1 4 6 の所定の領域に個別に格納（記憶）される。

20

【 0 1 0 6 】

次いで、上記補正データ取得動作期間 Tadj の終了後、1 ~ 6 行目の表示画素 P I X からなるグループにおいて、当該グループの表示画素 P I X に共通に接続された電源電圧ライン L v を介して低電位の電源電圧 V cc（= V ccw）を印加した状態で、1 行目の表示画素 P I X から順に、上記書込動作（書込動作期間 T wrt）及び保持動作（保持動作期間 T hld）を実行し、6 行目の表示画素 P I X について書込動作が終了したタイミングで、当該グループの電源電圧ライン L v を介して高電位の電源電圧 V cc（= V cce）を印加するように切り換えることにより、各表示画素 P I X に書き込まれた表示データ（補正階調電圧 V pix）に基づく輝度階調で、当該グループの 6 行分の表示画素 P I X を一斉に発光動作させる。この発光動作は、1 行目の表示画素 P I X に対して、次の書込動作が開始されるタイミングまで継続される（1 ~ 6 行目の発光動作期間 T em）。

30

【 0 1 0 7 】

また、上記 1 ~ 6 行目の表示画素 P I X について書込動作が終了したタイミングで、7 ~ 1 2 行目の表示画素 P I X からなるグループにおいて、当該グループの表示画素 P I X に共通に接続された電源電圧ライン L v を介して低電位の電源電圧 V cc（= V ccw）を印加し、7 行目の表示画素 P I X から順に、上記書込動作（書込動作期間 T wrt）及び保持動作（保持動作期間 T hld）を実行し、1 2 行目の表示画素 P I X について書込動作が終了したタイミングで、当該グループの電源電圧ライン L v を介して高電位の電源電圧 V cc（= V cce）を印加するように切り換えることにより、各表示画素 P I X に書き込まれた表示データ（補正階調電圧 V pix）に基づく輝度階調で、当該グループの 6 行分の表示画素 P I X を一斉に発光動作させる（7 ~ 1 2 行目の発光動作期間 T em）。この 7 ~ 1 2 行目の表示画素 P I X に対して書込動作及び保持動作が実行されている期間においては、上述したように、1 ~ 6 行目の表示画素 P I X に対して電源電圧ライン L v を介して高電位の電源電圧 V cc（= V cce）が印加されて、一斉に発光する動作が継続されている。

40

【 0 1 0 8 】

50

このように、表示パネル 110 に配列された全表示画素 P I X について補正データ取得動作を実行した後、各行の表示画素 P i X ごとに所定のタイミングで書込動作及び保持動作を順次実行し、予め設定された各グループについて、当該グループに含まれる全ての行の表示画素 P I X への書込動作が終了した時点で、当該グループの全ての表示画素 P I X を一斉に発光動作させるように駆動制御される。

#### 【0109】

したがって、このような表示装置の駆動方法（表示駆動動作）によれば、1フレーム期間  $T_{fr}$  のうち、同一グループ内の各行の表示画素に書込動作を実行する期間中、当該グループ内の全ての表示画素（発光素子）の発光動作が行われず、無発光状態（黒表示状態）に設定することができる。ここで、図 19 に示した動作タイミング図においては、表示パネル 110 を構成する 12 行の表示画素 P I X を、2 組にグループ分けして、各グループごとに異なるタイミングで一斉に発光動作を実行するように制御されるので、1フレーム期間  $T_{fr}$  における上記無発光動作による黒表示期間の比率（黒挿入率）を 50% に設定することができる。ここで、人間の視覚において、動画像をポケやにじみがなく鮮明に視認するためには、一般に、概ね 30% 以上の黒挿入率を有していることが目安になるので、本駆動方法によれば、比較的良好な表示画質を有する表示装置を実現することができる。

10

#### 【0110】

なお、本実施形態（図 9）においては、表示パネル 110 に配列された複数の表示画素 P I X を、連続する行ごとに 2 組にグループ分けした場合について示したが、本発明はこれに限定されるものではなく、3 組や 4 組等、任意の組数にグループ分けするものであってもよく、また、偶数行と奇数行のように連続しない行同士でグループ分けするものであってもよい。これによれば、グループ分けされた組数に応じて発光時間及び黒表示期間（黒表示状態）を任意に設定することができ、表示画質の改善を図ることができる。

20

#### 【0111】

また、表示パネル 110 に配列された複数の表示画素 P I X を、上記のようにグループ分けすることなく、各行ごとに個別に電源電圧ラインを配設（接続）して、異なるタイミングで電源電圧  $V_{cc}$  を独立して印加することにより、表示画素 P I X を各行ごとに発光動作させるものであってもよいし、表示パネル 110 に配列された一画面分の全ての表示画素 P I X に対して、一斉に共通の電源電圧  $V_{cc}$  を印加することにより、表示パネル 110 一画面分の全ての表示画素を一斉に発光動作させるものであってもよい。

30

#### 【0112】

以上説明したように、本実施形態に係る表示装置及びその駆動方法によれば、表示データの書込動作期間に駆動トランジスタ（トランジスタ  $T_{r13}$ ）のゲート-ソース間に、表示データ及び駆動トランジスタの素子特性（しきい値電圧）の変動に応じた電圧値を指定した補正階調電圧  $V_{pix}$  を直接印加することにより、所定の電圧成分をキャパシタ（キャパシタ  $C_s$ ）に保持させ、当該電圧成分に基づいて、発光素子（有機 EL 素子 O L E D）に流す発光駆動電流  $I_{em}$  を制御し、所望の輝度階調で発光動作させる電圧指定型（又は、電圧印加型）の階調制御方法を適用することができる。

#### 【0113】

したがって、表示データに応じた電流を供給して書込動作を行う（表示データに応じた電圧成分を保持させる）電流指定型の階調制御方法に比較して、表示パネルを大型化や高精細化した場合や、低階調表示を行う場合であっても、表示データに応じた階調信号（補正階調電圧）を各表示画素に迅速かつ確実に書き込むことができるので、表示データの書込不足の発生を抑制して表示データに応じた適切な輝度階調で発光動作することができ、良好な表示画質を実現することができる。

40

#### 【0114】

さらに、表示画素（画素駆動回路）への表示データの書込動作、保持動作及び発光動作からなる表示駆動動作に先立って、各表示画素に設けられた駆動トランジスタのしきい値電圧の変動に対応する補正データを取得し、書込動作の際に、当該補正データに基づいて各表示画素ごとに補正された階調信号（補正階調電圧）を生成して印加することができる

50

ので、上記しきい値電圧の変動の影響（駆動トランジスタの電圧 - 電流特性のシフト）を補償して、表示データに応じた適切な輝度階調で各表示画素（発光素子）を発光動作させることができ、表示画素ごとの発光特性のバラツキを抑制して表示画質を改善することができる。

【0115】

このように、本実施形態に係る表示装置及びその駆動方法によれば、表示データの書込動作時に駆動トランジスタ（トランジスタTr13）のゲート - ソース間に、当該駆動トランジスタの素子特性（しきい値電圧）の変動に応じて、表示データに対応する電圧値を補正した補正階調電圧 $V_{pix}$ を直接印加することにより、所定の電圧成分をキャパシタ（キャパシタCs）に保持させ、当該電圧成分に基づいて、発光素子（有機EL素子OLED）に流す発光駆動電流 $I_{em}$ を制御し、所望の輝度階調で発光動作させることができ、良好な表示画質を実現することができる。

10

【0116】

また、表示画素（画素駆動回路）への表示データの書込動作に先立って、各表示画素に設けられた駆動トランジスタのしきい値電圧の変動に対応する補正データを取得し、書込動作の際に、当該補正データに基づいて各表示画素ごとに補正された階調信号（補正階調電圧）を生成して印加することができるので、上記しきい値電圧の変動の影響（駆動トランジスタの電圧 - 電流特性のシフト）を補償して、表示データに応じた適切な輝度階調で各表示画素（発光素子）を発光動作させることができ、表示画素ごとの発光特性のバラツキを抑制して表示画質を改善することができる。

20

【0117】

加えて、本実施形態に係る表示装置及びその駆動方法によれば、上記書込動作に先立って実行される補正データ取得動作において、各表示画素に設けられた駆動トランジスタのしきい値電圧の変動に対応する補正データを、簡易な制御処理により取得することができるので、システムコントローラ等の制御部の処理負担を軽減できるとともに、当該処理に要する動作時間を削減することもできる。

【図面の簡単な説明】

【0118】

【図1】本発明に係る表示装置に適用される表示画素の要部構成を示す等価回路図である。

30

【図2】本発明に係る表示装置に適用される表示画素の制御動作を示す信号波形図である。

【図3】表示画素の書込動作時における動作状態を示す概略説明図である。

【図4】表示画素の書込動作時における駆動トランジスタの動作特性を示す図及びOLEDの動作特性を示す図である。

【図5】表示画素の保持動作時における動作状態を示す概略説明図である。

【図6】表示画素の保持動作時における駆動トランジスタの動作特性を示す図である。

【図7】表示画素の発光動作時における動作状態を示す概略説明図である。

【図8】表示画素の発光動作時における駆動トランジスタの動作特性及び有機EL素子の負荷特性を示す図（a）及び有機EL素子が高抵抗化した際の動作点の変化を示す図（b）である。

40

【図9】本発明に係る表示装置の実施形態を示す概略構成図である。

【図10】実施形態に係る表示装置に適用可能なデータドライバ及び表示画素（画素駆動回路及び発光素子）の一例を示す要部構成図である。

【図11】実施形態に係る表示装置における補正データ取得動作での参照電流の引込動作を示す概念図である。

【図12】実施形態に係る表示装置における補正データ取得動作での、測定電圧の取り込み動作、及び、補正データの生成動作を示す概念図である。

【図13】実施形態に係る表示装置における補正データ取得動作の一例を示すフローチャートである。

50

【図 1 4】実施形態に係る表示装置における表示駆動動作（書込動作）の一例を示すフローチャートである。

【図 1 5】実施形態に係る表示装置における書込動作を示す概念図である。

【図 1 6】実施形態に係る表示装置における保持動作を示す概念図である。

【図 1 7】実施形態に係る表示装置における発光動作を示す概念図である。

【図 1 8】実施形態に係る表示装置における表示駆動動作の一例を示すタイミングチャートである。

【図 1 9】実施形態に係る表示装置の駆動方法の具体例を模式的に示した動作タイミング図である。

【符号の説明】

10


【 0 1 1 9 】

D C x	画素回路部
O L E D	有機 E L 素子
T 1	駆動トランジスタ
T 2	保持トランジスタ
C x、C s	キャパシタ
L s	選択ライン
L v	電源電圧ライン
L d	データライン
P I X	表示画素
D C	画素駆動回路
1 0 0	表示装置
1 1 0	表示パネル
1 2 0	選択ドライバ
1 3 0	電源ドライバ
1 4 0	データドライバ
1 4 1	シフトレジスタ・データレジスタ部
1 4 2	階調電圧生成部
1 4 3	オフセット電圧生成部
1 4 4	電圧調整部
1 4 5	特定値検出部
1 4 6	フレームメモリ
1 4 7	補正データ生成部
1 5 0	システムコントローラ


20

30


【 図 1 】





【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【図 9】




【図 10】




【図 11】




【図 12】




【図13】




【図14】




【図15】




【図16】




【 図 1 7 】



【 図 1 8 】



【 図 1 9 】



## フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
	G 0 9 G 3/30	J
	G 0 9 G 3/20	6 3 1 A
	G 0 9 G 3/20	6 2 4 B
	G 0 9 G 3/20	6 1 2 F
	G 0 9 G 3/20	6 2 3 B
	G 0 9 G 3/20	6 3 1 V
	H 0 5 B 33/14	A

(72)発明者 下田 悟

東京都八王子市石川町 2 9 5 1 番地の 5  
センター内

カシオ計算機株式会社八王子技術

F ターム(参考) 3K107 AA01 BB01 CC02 CC33 EE04 HH00 HH04 HH05  
5C080 AA06 BB05 DD01 DD03 EE28 EE29 FF07 FF11 GG09 GG12  
HH09 JJ02 JJ03 JJ04 JJ05 JJ07