(12)公開特許公報(A)

(19)日本国特許庁(JP)

(11)公開番号 **特開**2024-138115 (P2024-138115A) (43)公開日 **令和6年10月7日(2024.10.7)**

(51)国際特許分類		FΙ				
G 1 1 C 1 G 0 9 G	9/28 (2006.01) 3/20 (2006.01)	G 1 1 C G 0 9 G G 0 9 G G 0 9 G G 0 9 G 審査請求 有	19/28 3/20 3/20 3/20 3/20 請求項の数	2 3 0 6 1 1 H 6 2 2 E 6 2 3 H 6 7 0 E 2 0 L	(全27頁)	最終頁に続く
(21)出願番号 (22)出願日 (62)分割の表示	特願2024-121852(P) 令和6年7月29日(202 特願2023-129801(P)	2024-121852) 4.7.29) 2023-129801	(71)出願人	00015387 株式会社半 神奈川県厚	′8 [※] 導体エネルギー 『木市長谷398	-研究所 3番地
原出願日 (31)優先権主張番号 (32)優先日 (33)優先権主張国・)の分割 平成19年10月15日(2 特願2006-282931(P: 平成18年10月17日(2 地域又は機関 日本国(JP)	2007.10.15) 2006-282931) 2006.10.17)	(72)発明者	 伊宗川県厚木市長谷398番地 三宅 博之 神奈川県厚木市長谷398番地 株式会 社半導体エネルギー研究所内 		3 番地 株式会 ff内

(54)【発明の名称】 半導体装置

(57)【要約】

【課題】シフトレジスタにおいて、トランジスタのしき い値電圧の変動を抑制し、非選択

期間中にトランジスタが誤作動することを防止すること を目的とする。

【解決手段】シフトレジスタに設けられたパルス出力回 路において、パルスの出力が行わ

れない非選択期間にゲート電極がオンするように浮遊状 態となっているトランジスタのゲ

ート電極に定期的に電位を供給することを特徴としてい る。また、トランジスタのゲート

電極への電位の供給は、他のトランジスタを定期的にオ ン又はオフすることにより行うこ

とを特徴としている。

【選択図】図1



(B)

(C)





 $\begin{array}{c} 31 + 21 \\ 240 + 103 \\ 35 + 22 + 108 \\ 107 + 23 + 108 \\ 107 + 23 + 109 \\ 102 + 33 + 104 \\ 102 + 33 + 104 \\ 102 + 33 + 104 \\ 102 + 33 + 104 \\ 102 + 33 + 104 \\ 105 + 34 + 106 \\ 105 + 106$

【特許請求の範囲】

- 【請求項1】
 - 第1乃至第6のトランジスタを有し、
- 前記第1乃至第6のトランジスタは、Pチャネル型のトランジスタであり、
- 前記第1のトランジスタのソース又はドレインの一方は、第1の配線と直接接続され、 前記第1のトランジスタのソース又はドレインの他方は、第2の配線と直接接続され、 前記第2のトランジスタのソース又はドレインの一方は、前記第2の配線と直接接続さ
- れ、
- 前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲ ートと直接接続され、
- 前記第3のトランジスタのソース又はドレインの他方は、第3の配線と直接接続され、 前記第3のトランジスタのゲートは、第4の配線と直接接続され、
- 前記第4のトランジスタのソース又はドレインの一方は、第5の配線と直接接続され、 前記第5のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソ ース又はドレインの他方と直接接続され、
- 前記第5のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲ ートと直接接続され、
- 前記第6のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲ ートと直接接続され、
- 20 前記第2のトランジスタのソース又はドレインの他方と前記第6のトランジスタのソー ス又はドレインの他方とのそれぞれには、同じ電位が与えられ、
- 前記第3のトランジスタのゲートは、前記第4のトランジスタのゲートと直接接続され ず、
- 前記第4のトランジスタのゲートは、前記第5のトランジスタのゲートと直接接続され ず、
- 前記第3のトランジスタのソース又はドレインの一方は、前記第6のトランジスタのゲ ートと直接接続されず、
- 前記第3のトランジスタのゲートは、前記第6のトランジスタのゲートと直接接続され ない半導体装置であって、
- 前記第1のトランジスタがオン状態のとき、前記第2の配線からLレベルの信号が出力 30 される機能を有し、
- 前 記 第 2 の ト ラン ジ ス タ が オ ン 状 態 の と き 、 前 記 第 2 の 配 線 か ら H レ ベ ル の 信 号 が 出 力 される機能を有し、
- 前記第1のトランジスタがオン状態のとき、前記第6のトランジスタがオン状態となり 、前記第2のトランジスタをオフ状態にする機能を有し、
- 前記第3のトランジスタがオン状態のとき、前記第3の配線から、前記第1のトランジ スタをオン状態にする電位が、前記第1のトランジスタのゲートに与えられる機能を有し
- 前記第4のトランジスタがオフである時間と、前記第5のトランジスタがオフである時 間と、を重ねることができる機能を有し、
- 前記第4のトランジスタがオンである時間と、前記第5のトランジスタがオンである時 間と、を重ねることができる機能を有し、
- 前記第4のトランジスタがオンである時間と、前記第5のトランジスタがオフである時 間と、を重ねることができる機能を有し、
- 前記第4のトランジスタがオフである時間と、前記第5のトランジスタがオンである時 間と、を重ねることができる機能を有し、

前 記 第 4 の ト ラ ン ジ ス タ が オ ン 状 態 で あ り 、 且 つ 前 記 第 5 の ト ラ ン ジ ス タ が オ ン 状 態 の とき、前記第5の配線の電位が前記第2のトランジスタのゲートに与えられて前記第2の トランジスタがオン状態になり、前記第2の配線から前記Hレベルの信号が出力される機 能を有する半導体装置。

40

【請求項2】

請求項1において、

前記第2のトランジスタのゲートには、容量素子の一方の電極が電気的に接続され、 前記容量素子の他方の電極には、前記第2のトランジスタのソース又はドレインの他方 と同じ電位が与えられる半導体装置。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

本発明はパルス出力回路、シフトレジスタ並びに当該シフトレジスタを有する表示装置 、 半 導 体 装 置 及 び 電 子 機 器 に 関 し 、 特 に 単 一 導 電 型 の 薄 膜 ト ラ ン ジ ス タ (TFT) に よ り 構成されたパルス出力回路、シフトレジスタ、表示装置、半導体装置及び電子機器に関す る。

【背景技術】

 $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$

近年、絶縁体上、特にガラス、プラスチック基板上に半導体薄膜を用いてなる薄膜トラ ンジスタ(以下、「TFT」とも表記する)を用いて回路を形成した表示装置、特にアク ティブマトリクス型の表示装置の開発が進んでいる。TFTを用いて形成されたアクティ ブマトリクス型表示装置は、マトリクス状に配置された数十万から数百万の画素を有し、 各画素に配置されたTFTによって、各画素の電荷を制御することによって映像の表示を 行っている。

[0003]

さらに最近の技術として、画素を構成する画素TFTの他に、画素部の周辺領域にTF Tを用いて駆動回路を同時形成するといった方式が発展してきており、装置の軽薄短小化 、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しい携帯情 報端末の表示部等には不可欠なデバイスとなってきている。

[0004]

一般的に、表示装置の駆動回路を構成する回路としては、N型TFTとP型TFTとを 組み合わせたCMOS回路が使用されている。CMOS回路の特徴としては、論理が変化 する(H(High(ハイ))レベルからL(Low(ロー))レベル、あるいはLレベ ルから H レベル)瞬間にのみ電流が流れ、ある論理の保持中には、理想的には電流が流れ ない(実際には微小なリーク電流の存在がある)ため、回路全体での消費電力を非常に低 く抑えることが可能な点、また互いの極性のTFTが相補的に動作するため、高速動作が 可能な点が挙げられる。

[0005]

しかし、製造工程を考えると、CMOS回路は、イオンドーピング工程等が複雑になる ため、その工程数の多さが製造コストに直接影響を与えている。そこで、従来CMOS回 路によって構成されていた回路を、N型、P型いずれかの単極性のTFTを用いて構成し 、かつCMOS回路と同程度の高速動作を実現したものが提案されている(例えば、特許 文献1参照)。

[0006]

特許文献1に記載の回路は、図7(A)~(C)に示すように、出力端子に電気的に接 続されているTFT2050のゲート電極を、一時的に浮遊状態とすることによって、T FT2050のゲートとソース間の容量結合を利用し、そのゲート電極の電位を、電源電 位よりも高い電位とすることが出来る。結果として、TFT2050のしきい値に起因し た電圧降下を生ずることなく、振幅減衰のない出力が得られるものである。 2 0 1 0 , 2 0 2 0 , 2 0 3 0 , 2 0 4 0 , 及び 2 0 6 0 は T F T 、 2 0 7 0 は容量素子、 2 1 0 0 は 第1の振幅補償回路、2200は第2の振幅補償回路である。

このような、TFT2050における動作は、ブートストラップ動作と呼ばれる。この 動作により、TFTのしきい値に起因した電圧降下を生ずることなく、出力パルスを得る

10

20

ことが出来る。

【 0 0 0 8 】

また、図7(A)~(C)に記載の回路は、パルスの入出力がない期間において、TF T2050、2060のゲート電極がいずれも浮遊状態となることによりノード にノイズのような電位の変動を生じるが、これを解決するためにパルスの入出力がない期間にT FT1020、1060をオンした状態で浮遊状態とすることによりノード に生じるノ イズを低減する回路(図8(A)~(C)参照)が提案されている(例えば、特許文献2 参照)。1010,1030,1040,及び1050はTFT、1070は容量素子、 1100は第1の振幅補償回路、1200は第2の振幅補償回路である。 【先行技術文献】 【特許文献1】 【特許文献2】 【特許文献2】 【特許文献2】特開2002-335153号公報 【特許文献2】特開2004-226429号公報 【発明の概要】 【発明が解決しようとする課題】

(4)

[0010]

図8において、SROut1に注目すると、パルスの出力後、やがてCK1はHレベル からLレベルへと変化する。これに伴い、SROut1の電位も下降を始める。一方、C K2がHレベルとなるタイミングで、前述と同様の動作が2段目においてもなされ、SR Out2にパルスが出力される。このパルスは、1段目において、入力端子3に入力され 、TFT1030がオンする。これにより、TFT1020、1060のゲート電極の電 位が上昇し、オンする。これに伴い、TFT1050のゲート電極の電位、およびSRO ut1の電位が下降する。その後、SROut2の出力がHレベルからLレベルになると 、TFT1030がオフする。よってTFT1020、1060のゲート電極はこの瞬間 、浮遊状態となる。以後、1段目においては次のSPが入力されるまで、この状態が続く ことになる。

[0011]

このように、図8(A)、8(B)の回路において、ノード はパルスの入出力がない 期間、浮遊状態となっている。例えば、図8(A)、8(B)の回路をスキャンドライバ として使用する場合は、約1フレームの間、ノード の電位を保持する必要がある。TF T1040とTFT1060のチャネル幅は比較的大きくなるのでオフ電流も高くなる。 このときTFT1040とTFT1060のオフ電流によってノード の電位が下がり、 TFT1060がオフとなる場合がある。この結果、クロック信号と容量結合することに より誤動作する可能性がある。

【0012】

また、TFT1050からパルスが出力されるとき、ノード は浮遊状態である。その ため、ノード の電位がLレベルからHレベルに立ち上がる際に、容量結合によりノード の電位が増加する場合がある。その結果、TFT1020がオンして誤作動する可能性 がある。この電位変動は、正常なパルスの振幅に比較するとはるかに小さいため、電位変 動がTFT1020のしきい値より小さければ問題にならない。しかし、電位変動がTF T1020のしきい値より大きくなるとノード の電位が下がってしまい誤作動を生じる 恐れがある。特に、TFTとしてアモルファスシリコンを用いる場合には、ゲート絶縁膜 に窒化膜を用いることが多く、しきい値が変動する場合がある。その結果パルス出力回路 が誤動作する可能性が高くなる。

【0013】

また、TFTとしてアモルファスシリコンを用いる場合には、ポリシリコンを用いたT FTと比較して、電気的特性が劣っているため十分な駆動能力が得られにくく、電圧条件 によりしきい値がシフトする。そのため、アモルファスシリコンを用いたTFTによって 、画素を駆動する駆動回路を形成する回路技術が問題になっている。 20

10

[0014]

本明細書で開示する発明は、このような課題の一又は複数を解決することによって、回 路内の誤動作を低減し、より確実な動作を保証するパルス出力回路、シフトレジスタ並び に表示装置の提供を目的とする。

【課題を解決するための手段】

[0015]

本発明のパルス出力回路は、パルスの出力が行われない非選択期間にゲート電極がオン するように浮遊状態となっているトランジスタのゲート電極に定期的に電位を供給するこ とを特徴としている。また、トランジスタのゲート電極への電位の供給は、他のトランジ スタを定期的にオン又はオフすることにより行うことを特徴としている。 [0016]

また、本発明のシフトレジスタは、第mのパルス出力回路から出力されるパルスと第(m + 1)のパルス出力回路から出力されるパルスが半分(1/2周期分)重なるように駆 動することを特徴とする。以下、本発明のシフトレジスタ及びパルス出力回路の具体的な 構成について説明する。

本発明のシフトレジスタは、第(m-2)のパルス出力回路、第(m-1)のパルス出 力回路、第mのパルス出力回路、第(m + 1)のパルス出力回路及び第(m + 2)のパル ス出力回路(m 3)を少なくとも含む複数のパルス出力回路と、クロック信号を出力す る第1の信号線乃至第4の信号線を有し、パルス出力回路は、第1の入力端子乃至第6の 入力端子と出力端子を有し、第mのパルス出力回路において、第1の入力端子乃至第3の 入力端子は、第1の信号線乃至第4の信号線のうち3本の異なった信号線と電気的に接続 され、第4の入力端子は、第(m - 2)のパルス出力回路の出力端子と電気的に接続され 、第5の入力端子は、第(m-1)のパルス出力回路の出力端子と電気的に接続され、第 6の入力端子は、第(m+2)のパルス出力回路の出力端子と電気的に接続され、出力端 子は、第(m-2)のパルス出力回路の第6の入力端子、第(m+1)のパルス出力回路 の第5の入力端子及び第(m+2)のパルス出力回路の第4の入力端子と電気的に接続さ れていることを特徴としている。

[0018]

本発明のパルス出力回路は、第1のトランジスタ乃至第9のトランジスタを有し、第1 30 のトランジスタは、第1の電極が第1の電源線に電気的に接続され、第2の電極が第3の トランジスタのゲート電極に電気的に接続され、ゲート電極が第4の入力端子に電気的に 接続され、第2のトランジスタは、第1の電極が第2の電源線に電気的に接続され、第2 の 電 極 が 第 3 の ト ラ ン ジ ス タ の ゲ ー ト 電 極 に 電 気 的 に 接 続 さ れ 、 ゲ ー ト 電 極 が 第 4 の ト ラ ンジスタのゲート電極に電気的に接続され、第3のトランジスタは、第1の電極が第1の 入 力 端 子 に 電 気 的 に 接 続 さ れ 、 第 2 の 電 極 が 出 力 端 子 に 電 気 的 に 接 続 さ れ 、 第 4 の ト ラ ン ジスタは、 第 1 の 電 極 が 第 3 の 電 源 線 に 電 気 的 に 接 続 さ れ 、 第 2 の 電 極 が 出 力 端 子 に 電 気 的に接続され、第5のトランジスタは、第1の電極が第4の電源線に電気的に接続され、 第 2 の電極が第 2 のトランジスタのゲート電極及び第 4 のトランジスタのゲート電極に電 気的に接続され、ゲート電極が第4入力端子に電気的に接続され、第6のトランジスタは 、 第 1 の 電 極 が 第 4 の 電 源 線 に 電 気 的 に 接 続 さ れ 、 第 2 の 電 極 が 第 2 の ト ラン ジ ス タ の ゲ - ト 電 極 及 び 第 4 の ト ラ ン ジ ス タ の ゲ ー ト 電 極 に 電 気 的 に 接 続 さ れ 、 ゲ ー ト 電 極 が 第 5 の 入力端子に電気的に接続され、第7のトランジスタは、第1の電極が第5の電源線に電気 的 に 接 続 さ れ 、 第 2 の 電 極 が 第 2 の ト ラ ン ジ ス タ の ゲ ー ト 電 極 及 び 第 4 の ト ラ ン ジ ス タ の ゲート電極に電気的に接続され、ゲート電極が第6の入力端子に電気的に接続され、第8 のトランジスタは、第1の電極が第5の電源線に電気的に接続され、第2の電極が第9の トランジスタの第2の電極に電気的に接続され、ゲート電極が第2の入力端子に電気的に 接続され、第9のトランジスタは、第1の電極が第2のトランジスタのゲート電極及び第 4のトランジスタのゲート電極に電気的に接続され、ゲート電極が第3の入力端子に電気 的に接続されていることを特徴としている。

10

10

30

[0019]

本発明の表示装置は、画素と、画素を駆動するシフトレジスタとを有し、シフトレジス タは、第(m - 2)のパルス出力回路、第(m - 1)のパルス出力回路、第mのパルス出 力回路、第(m + 1)のパルス出力回路及び第(m + 2)のパルス出力回路(m 3)を 少なくとも含む複数のパルス出力回路と、クロック信号を出力する第1の信号線乃至第4 の信号線を有し、パルス出力回路は、第1の入力端子乃至第6の入力端子と出力端子を有 し、第mのパルス出力回路において、第1の入力端子乃至第3の入力端子は、第1の信号 線乃至第4の信号線のいずれかと電気的に接続され、第4の入力端子は、第(m - 2)の パルス出力回路の出力端子と電気的に接続され、第5の入力端子は、第(m - 1)のパル ス出力回路の出力端子と電気的に接続され、第6の入力端子は、第(m + 2)のパルス出 力回路の出力端子と電気的に接続され、第6の入力端子は、第(m + 2)のパルス出 力回路の出力端子と電気的に接続され、出力端子は、第(m + 2)のパルス出 力回路の第4の入力端子と電気的に接続されていることを特徴としている。 【発明の効果】

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

本発明は、パルスの入出力が行われない非選択期間において浮遊状態となっているトラ ンジスタのゲート電極に定期的に電位を供給することによって、パルス出力回路の誤作動 を抑制することができる。

【0021】

また、第mのパルス出力回路から出力されるパルスと第(m+1)のパルス出力回路か 20 ら出力されるパルスが半分(1/2周期分)重なった駆動方法を用いることによって、大 きな負荷をかけることができ、高い周波数で動作するパルス出力回路を提供することがで きる。

【図面の簡単な説明】

[0022]

【図1】本発明のシフトレジスタ及びパルス出力回路の一例を示す図。

【図2】本発明のパルス出力回路の動作一例を示す図。

【図3】本発明のパルス出力回路の動作一例を示す図。

【図4】本発明のパルス出力回路の動作一例を示す図。

【図5】本発明と従来のパルス出力回路の動作を比較して示した図。

- 【図6】本発明のシフトレジスタ及びパルス出力回路の一例を示す図。
- 【図7】従来のシフトレジスタ及びパルス出力回路とその動作の一例を示す図。
- 【図8】従来のシフトレジスタ及びパルス出力回路とその動作の一例を示す図。
- 【図9】本発明のシフトレジスタが設けられた表示装置の一例を示す図。
- 【図10】本発明のシフトレジスタが設けられた表示装置の一例を示す図。
- 【図11】本発明のシフトレジスタが設けられた表示装置の一例を示す図。
- 【図12】本発明のシフトレジスタが設けられた表示装置の一例を示す図。
- 【図13】本発明のシフトレジスタが設けられた表示装置の一例を示す図。
- 【図14】本発明のシフトレジスタが設けられた電子機器の一例を示す図。

【図 1 5 】本発明のシフトレジスタが設けられた表示装置の表示素子の一例を示す図。 40 【発明を実施するための形態】

【0023】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ て本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本 発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。 【0024】

-(実施の形態1)

本実施の形態では、本発明のパルス出力回路、当該パルス出力回路を含むシフトレジス 50

タの一例に関して図面を参照して説明する。

【 0 0 2 5 】

本実施の形態で示すシフトレジスタは、第1のパルス出力回路10_1~第nのパルス 出力回路10_n(n 3)と、クロック信号を出力する第1の信号線11~第4の信号 線14を有している(図1(A)参照)。第1の信号線11は第1のクロック信号(CK 1)を出力し、第2の信号線12は第2のクロック信号(CK2)を出力し、第3の信号 線13は第3のクロック信号(CK3)を出力し、第4の信号線14は第4のクロック信 号(CK4)を出力する。

[0026]

クロック信号(CK)は、一定の間隔でH(High)信号とL(Low)信号を繰り 10 返す信号であり、ここでは、第1のクロック信号(CK1)~第4のクロック信号(CK 4)は、順に1/2周期分遅延している。本実施の形態では、第1のクロック信号(CK 1)~第4のクロック信号(CK4)を利用して、パルス出力回路の駆動の制御等を行う

[0027]

第1のパルス出力回路10_1~第nのパルス出力回路10_nの各々は、第1の入力 端子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力 端子25、第6の入力端子26、出力端子27を有している(図1(B)参照)。 【0028】

第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の信号線1 20 1~第4の信号線14のいずれかと電気的に接続されている。例えば、図1において、第 1のパルス出力回路10_1は、第1の入力端子21が第1の信号線11と電気的に接続 され、第2の入力端子22が第2の信号線12と電気的に接続され、第3の入力端子23 が第3の信号線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第1の入力端子21が第2の信号線12と電気的に接続され、第2の入力端子22が第 3の信号線13と電気的に接続され、第3の入力端子23が第4の信号線14と電気的に 接続されている。

【0029】

また、本実施の形態で示すシフトレジスタの第mのパルス出力回路(m 3)において、第4の入力端子24は第(m-2)のパルス出力回路の出力端子27及び第(m-1)のパルス出力回路の第5の入力端子25と電気的に接続され、第5の入力端子25は第(m-1)のパルス出力回路の出力端子27及び第(m+1)のパルス出力回路の第4の入 力端子24と電気的に接続され、第6の入力端子26は第(m+2)のパルス出力回路の 出力端子27と電気的に接続され、出力端子27は第(m-2)のパルス出力回路の第6 の入力端子26、第(m+1)のパルス出力回路の第5の入力端子25及び第(m+2) のパルス出力回路の第4の入力端子24と電気的に接続され且つOUT(m)に信号を出 力する。

[0030]

例えば、第3のパルス出力回路10_3において、第4の入力端子24は第1のパルス 出力回路10_1の出力端子及び第2のパルス出力回路10_2の第5の入力端子と電気 的に接続され、第5の入力端子25は第2のパルス出力回路10_2の出力端子及び第4 のパルス出力回路10_4の第4の入力端子と電気的に接続され、第6の入力端子26は 第5のパルス出力回路10_5の出力端子と電気的に接続され、出力端子は第1のパルス 出力回路10_1の第6の入力端子、第4のパルス出力回路10_4の第5の入力端子及 び第5のパルス出力回路10_5の第4の入力端子と電気的に接続されている。また、第 3のパルス出力回路10_3において、第4の入力端子24は第1のパルス出力回路10 1の出力端子から出力された信号が入力され、第5の入力端子25は第2のパルス出力 回路10_2の出力端子から出力された信号が入力され、第6の入力端子26は第5のパ ルス出力回路10_5の出力端子から出力された信号が入力され、出力端子27から出力 された信号が第1のパルス出力回路10_1の第6の入力端子、第4のパルス出力回路1

30

0 _ 4 の第 5 の入力端子及び第 5 のパルス出力回路 1 0 _ 5 の第 4 の入力端子に入力される。

【0031】

また、第1のパルス出力回路では、第4の入力端子24に第1のスタートパルス(SP 1)が入力され、第5の入力端子25に第2のスタートパルス(SP2)が入力される。 【0032】

次に、第1のパルス出力回路10_1~第nのパルス出力回路10_nの具体的な構成 に関して説明する。

[0033]

第1のパルス出力回路10_1~第nのパルス出力回路10_nの各々は、第1のトラ ンジスタ101~第9のトランジスタ109と、第1の容量素子111と第2の容量素子 112とを有している(図1(C)参照)。また、上述した第1の入力端子21~第6の 入力端子26及び出力端子27に加え、第1の電源線31~第6の電源線36から第1の トランジスタ101~第9のトランジスタ109に信号が供給される。 【0034】

第 1 のトランジスタ 1 0 1 は、第 1 の電 極 (ソース電 極 又 は ド レイン 電 極 の 一 方)が 第 1の電源線31に電気的に接続され、第2の電極(ソース電極又はドレイン電極の他方) が 第 3 の ト ラ ン ジ ス 夕 1 0 3 の ゲ ー ト 電 極 及 び 第 2 の 容 量 素 子 1 1 2 の 第 2 の 電 極 に 電 気 的に 接続 され、 ゲート 電 極 が 第 4 の 入力 端 子 2 4 に 電 気 的 に 接 続 さ れ て い る 。 第 2 の ト ラ ンジスタ102は、第1の電極が第2の電源線32に電気的に接続され、第2の電極が第 3のトランジスタ103のゲート電極に電気的に接続され、ゲート電極が第4のトランジ スタ104のゲート電極に電気的に接続されている。第3のトランジスタ103は、第1 の電極が第1の入力端子21に電気的に接続され、第2の電極が出力端子27に電気的に 接続されている。第4のトランジスタ104は、第1の電極が第3の電源線33に電気的 に接続され、第2の電極が出力端子27に電気的に接続されている。第5のトランジスタ 105は、第1の電極が第4の電源線34に電気的に接続され、第2の電極が第2のトラ ンジスタ102のゲート電極及び第4のトランジスタ104のゲート電極に電気的に接続 され、ゲート電極が第4の入力端子24に電気的に接続されている。第6のトランジスタ 106は、第1の電極が第4の電源線34に電気的に接続され、第2の電極が第2のトラ ンジスタ102のゲート電極及び第4のトランジスタ104のゲート電極に電気的に接続 され、ゲート電極が第5の入力端子25に電気的に接続されている。第7のトランジスタ 1 0 7 は、第 1 の電極が第 5 の電源線 3 5 に電気的に接続され、第 2 の電極が第 2 のトラ ンジスタ102のゲート電極及び第4のトランジスタ104のゲート電極に電気的に接続 され、ゲート電極が第6の入力端子26に電気的に接続されている。第8のトランジスタ 1 0 8 は、第 1 の電極が第 5 の電源線 3 5 に電気的に接続され、第 2 の電極が第 9 のトラ ンジスタ109の第2の電極に電気的に接続され、ゲート電極が第2の入力端子22に電 気的に接続されている。第9のトランジスタ109は、第1の電極が第2のトランジスタ 1 0 2 のゲート電極及び第 4 のトランジスタ 1 0 4 のゲート電極に電気的に接続され、ゲ ート電極が第3の入力端子23に電気的に接続されている。第1の容量素子111は、第 1の電極が第6の電源線36に電気的に接続され、第2の電極が第2のトランジスタ10 2のゲート電極及び第4のトランジスタ104のゲート電極に電気的に接続されている。 第 2 の 容 量 素 子 1 1 2 は 、 第 1 の 電 極 が 出 力 端 子 2 7 に 電 気 的 に 接 続 さ れ 、 第 2 の 電 極 が 第 1 の ト ラ ン ジ ス タ 1 0 1 の 第 2 の 電 極 及 び 第 3 の ト ラ ン ジ ス タ 1 0 3 の ゲ ー ト 電 極 に 電 気的に接続されている。

[0035]

図1(C)において、第1のトランジスタ101の第2の電極、第2のトランジスタ1 02の第2の電極、第3のトランジスタ103のゲート電極、第2の容量素子112の第 2の電極の接続箇所をノードAとする。また、第2のトランジスタ102のゲート電極、 第4のトランジスタ104のゲート電極、第5のトランジスタ105の第2の電極、第6 のトランジスタ106の第2の電極、第7のトランジスタ107の第2の電極、第9のト 20

10

ランジスタ109の第1の電極、第1の容量素子111の第2の電極の接続箇所をノード Bとする。また、第3のトランジスタ103の第2の電極、第4のトランジスタ104の 第2の電極、第2の容量素子112の第1の電極、出力端子27の接続箇所をノードCと する。

[0036]

次に、図1に示したシフトレジスタの動作について図2~図4を参照して説明する。具体的には、図2のタイミングチャートにおいて、第1の期間51、第2の期間52、第3の期間53、第4の期間54、第5の期間55に分割して説明する。なお、以下の説明において、第1のトランジスタ101~第9のトランジスタ109は、Nチャネル型の薄膜トランジスタとし、ゲートとソース間電圧(Vgs)がしきい値電圧(Vth)を上回ったとき導通状態になるものとする。

【0037】

また、ここでは、第2のパルス出力回路10_2の出力に関して説明する。第2のパルス出力回路10_2は、第1の入力端子21が第2のクロック信号(CK2)を供給する 第2の信号線12と電気的に接続され、第2の入力端子22が第3のクロック信号(CK 3)を供給する第3の信号線13と電気的に接続され、第3の入力端子23が第4のクロ ック信号(CK4)を供給する第4の信号線14と電気的に接続されている。 【0038】

なお、第1の電源線31及び第5の電源線35にV1の電位(VDD)が供給され、第 2の電源線32~第4の電源線34、第6の電源線36にはV2の電位(VSS)が供給 されるものとする。ここで、V1>V2とする。また、第1のクロック信号(CK1)~ 第4のクロック信号(CK4)は、一定の間隔でHレベルとLレベルを繰り返す信号であ るが、HレベルのときVDD、LレベルのときVSSであるとする。また、ここでは説明 の簡略化のためVSS=0とするが、これに限られない。

[0039]

第1の期間51において、第2のスタートパルス(SP2)がHレベルとなり第2のパルス出力回路10_2の第4の入力端子24に電気的に接続された第1のトランジスタ101と第5のトランジスタ105がオンする。第3のクロック信号(CK3)及び第4の クロック信号(CK4)もHレベルであるため第8のトランジスタ108と第9のトランジスタ109もオンする(図3(A)参照)。

[0040]

このとき、第1のトランジスタ101がオンであるためノードAの電位は上昇する。また、第5の電源線35と第4の電源線34の間に貫通電流が流れるが、トランジスタのサイズを調整することにより、第2のトランジスタ102がオフの状態となるようにノードBの電位を制御する。例えば、第5のトランジスタ105のチャネル幅(ソース領域とドレイン領域をキャリアが流れる方向と垂直な方向におけるチャネルの幅)を第8のトランジスタ108、第9のトランジスタ109と比較して大きくすることによって実現される

[0041]

第2の期間52において、第1のパルス出力回路10_1の出力端子27(OUT(1 40))からHレベルの信号が出力され、第2のパルス出力回路10_2の第5の入力端子2 5に電気的に接続された第6のトランジスタ106がオンする。また、第3のクロック信 号(CK3)がLレベルとなり第8のトランジスタ108がオフするため、第1の期間5 1でみられた貫通電流がなくなる(図3(B)参照)。

【0042】

このとき、ノードAの電位は、第1のトランジスタ101の第2の電極がソース電極と なって、第1の電源線31の電位から第1のトランジスタ101のしきい値電圧を引いた 値となるためV1-Vth101(Vth101は第1のトランジスタ101のしきい値 電圧)となる。そして、第1のトランジスタ101がオフし、ノードAがV1-Vth1 01を維持したまま浮遊状態となる。

20

10

【0043】

ここで、第3のトランジスタ103において、ゲート電極の電位がV1-Vth101 となっている。第3のトランジスタ103のゲートとソース間の電圧がそのしきい値を上 回っている場合、すなわち、V1-Vth101-V2>Vth103(Vth103は 第3のトランジスタ103のしきい値電圧)であれば、第3のトランジスタ103がオン する。

[0044]

第3の期間53において、第2のスタートパルス(SP2)がLレベルとなり第1のト ランジスタ101と第5のトランジスタ105がオフする。また、第2のクロック信号(CK2)がHレベルとなり第1の入力端子21に電気的に接続された第3のトランジスタ 103の第1の電極にHレベルの信号が供給される(図3(C)参照)。

【0045】

ここで、第3のトランジスタ103がオンしているため、ソースとドレインの間に電流が生じ、ノードC(出力端子27(OUT(2)))、すなわち第3のトランジスタ10 3の第2の電極(この場合、ソース電極)の電位が上昇を始める。第3のトランジスタ1 03のゲートとソース間には第2の容量素子112による容量結合が存在し、ノードCの 電位上昇に伴い、浮遊状態となっている第3のトランジスタ103のゲート電極の電位が 上昇する(ブートストラップ動作)。最終的には、第3のトランジスタ103のゲート電 極の電位は、V1+Vth103より高くなり、ノードCの電位はV1に等しくなる。 【0046】

なお、このブートストラップ動作は、第3のトランジスタ103のゲート電極と第2の 電極との間に第2の容量素子112を設けることによって行っているが、第2の容量素子 112を設けずに、第3のトランジスタ103のチャネル容量および第3のトランジスタ 103のゲート電極と第2の電極との間の寄生容量の容量結合によって行ってもよい。 【0047】

また、このとき、第1のパルス出力回路10_1の出力端子27(OUT(1))がH レベルであるため、第6のトランジスタ106がオンしてノードBがLレベルに維持され ている。従って、ノードCの電位がLレベルからHレベルに立ち上がるとき、ノードBと ノードCの容量結合による不具合を抑制することができる。 【0048】

その後、第3の期間53の後半に、第1のパルス出力回路10_1の出力端子27(OUT(1))がLレベルとなり、第6のトランジスタ106がオフして、ノードBが浮遊状態となる。また、第3のクロック信号(CK3)がHレベルとなり、第8のトランジスタ108がオンする(図3(D)参照)。

【0049】

第4の期間54において、第4のパルス出力回路10_4の出力端子27(OUT(4))がHレベルとなり、当該第4のパルス出力回路10_4の出力端子27に電気的に接続された第2のパルス出力回路10_2の入力端子26がHレベルとなり第7のトランジスタ107がオンして、ノードBもHレベルとなる。これにより、第2のトランジスタ102、第4のトランジスタ104がオンして、第3のトランジスタ103がオフし、出力端子27(OUT(2))がLレベルとなる。また、第4のクロック信号(CK4)がHレベルとなり、第9のトランジスタ109がオンする(図4(A)参照)。

その後、第4の期間54の後半に、第3のクロック信号(CK3)がLレベルとなり、 第8のトランジスタ108がオフする(図4(B)参照)。 【0051】

第5の期間55において、第4のパルス出力回路10_4の出力端子27(OUT(4))がLレベルとなり、第7のトランジスタ107がオフして、ノードBがHレベルを維持したまま浮遊状態となる。これにより、第2のトランジスタ102、第4のトランジスタ104がオンし続ける状態となる(図4(C)参照)。

20

10

【0052】

その後、第5の期間55のある期間(第3のクロック信号(CK3)及び第4のクロッ ク信号(CK4)が共にHレベルであるとき)において、第8のトランジスタ108と第 9のトランジスタ109がオンし、ノードBに定期的にHレベルの信号が供給される(図 4(D)参照)。

(11)

【0053】

このように、出力端子27の電位をLレベルに保持する期間にノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。また、第8のトランジスタ108と、第9のトランジスタ109のオン又はオフを定期的に行うことによって、トランジスタのしきい値のシフトを低減することが可能となる。

【0054】

また、第5の期間55において、ノードBに第5の電源線35からHレベルの信号が供給 されていない間に、第5のトランジスタ105及び第6のトランジスタ106のオフ電流 によって、ノードBの電位が下がることがある。しかし、ノードBに第1の容量素子11 1が電気的に接続されていることにより、ノードBの電位の低下を緩和することが出来る

[0055]

なお、本実施の形態では、第5の電源線35を第1の電源線31と同じV1の電位(V DD)に設定する場合を示したが、第5の電源線35を第1の電源線31より低く設定(20 V1>V35>V2、V35は第5の電源線35の電位)してもよい。その結果、第2の トランジスタ102、第4のトランジスタ104のゲート電極の電位を低く抑えることが でき、当該第2のトランジスタ102、第4のトランジスタ104のしきい値のシフトを 低減し、劣化を抑制することができる。

【 0 0 5 6 】

また、本実施の形態で示したシフトレジスタは、図5(A)に示すように、第mのパル ス出力回路から出力されるパルスと第(m + 1)のパルス出力回路から出力されるパルス が半分(1 / 2 周期分)重なった駆動方法を用いている。これは、従来のシフトレジスタ における第mのパルス出力回路から出力されるパルスと第(m + 1)のパルス出力回路か ら出力されるパルスが重ならない駆動方法(図5(B)参照)と比較して、配線に充電す る時間を約2倍とすることができる。このように、第mのパルス出力回路から出力される パルスと第(m + 1)のパルス出力回路から出力されるパルスが半分(1 / 2 周期分)重 なった駆動方法を用いることによって、大きな負荷をかけることができ、高い周波数で動 作するパルス出力回路を提供することができる。また、パルス出力回路の動作条件を大き くすることができる。特に、電気的特性が劣るアモルファスシリコンを用いた薄膜トラン ジスタに図5(A)に示す駆動方法を用いることは非常に有効となる。 【0057】

なお、本実施の形態で示したシフトレジスタ及びパルス出力回路は、本明細書中の他の 実施の形態で示すシフトレジスタ及びパルス出力回路の構成と組み合わせて実施すること が可能である。また、本実施の形態の発明は半導体装置にも適用できる。本明細書中にお いて半導体装置とは、半導体特性を利用することで機能しうる装置を意味する。

【0058】

(実施の形態2)

本実施の形態では、上記実施の形態で示したシフトレジスタ及びパルス出力回路と異なる構成に関して図面を参照して説明する。

[0059]

本実施の形態で示すシフトレジスタは、第1のパルス出力回路10_1~第nのパルス 出力回路10_n(n 3)と、クロック信号を出力する第1の信号線11~第4の信号 線14を有している(図6(A)参照)。また、第1のパルス出力回路10_1~第nの パルス出力回路10_nの各々は、第1の入力端子21、第2の入力端子22、第3の入 40

力端子23、第4の入力端子24、第5の入力端子25、第6の入力端子26、第1の出 力端子27、第2の出力端子28を有している(図6(B)参照)。なお、上記実施の形 態1で示したパルス出力回路において、第2の出力端子28が新たに追加された構成とな っている。

[0060]

第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の信号線1 1~第4の信号線14のいずれかと電気的に接続されている。また、本実施の形態で示す シフトレジスタの第mのパルス出力回路(m3)において、第4の入力端子24は第(m-2)のパルス出力回路の第1の出力端子27及び第(m-1)のパルス出力回路の第 5の入力端子25と電気的に接続され、第5の入力端子25は第(m-1)のパルス出力 回路の第1の出力端子27及び第(m+1)のパルス出力回路の第4の入力端子24と電 気的に接続され、第6の入力端子26は第(m+2)のパルス出力回路の第1の出力端子 27と電気的に接続され、第1の出力端子27は第(m-2)のパルス出力回路の第6の 入力端子26、第(m+1)のパルス出力回路の第5の入力端子25及び第(m+2)の パルス出力回路の第4の入力端子24と電気的に接続され、第2の出力端子28はOUT (m)に信号を出力する。

[0061]

つまり、本実施の形態で示すシフトレジスタは、第1の出力端子27と第2の出力端子 28を設け、他のパルス出力回路に信号を出力するための出力端子と外部に信号を出力す るための出力端子を別に設けた構成となっている。

[0062]

次に、本実施の形態で示す第1のパルス出力回路10_1~第nのパルス出力回路10 nの具体的な構成に関して説明する。

【0063】

第1のパルス出力回路10_1~第nのパルス出力回路10_nの各々は、第1のトラ ンジスタ101~第9のトランジスタ109、第10のトランジスタ201~第13のト ランジスタ204、第1の容量素子111、第2の容量素子112、第3の容量素子21 1を有している(図6(C)参照)。本実施の形態で示すパルス出力回路は、上記実施の 形態1で示したパルス出力回路に第10のトランジスタ201~第13のトランジスタ2 04と第3の容量素子211を追加した構成となっている。また、上記実施の形態1で示 した第1の入力端子21~第6の入力端子26、第1の出力端子27、第1の電源線31 ~第6の電源線36に加え、第2の出力端子28、第7の電源線37~第9の電源線39 からトランジスタに信号が供給される。

[0064]

第10のトランジスタ201は、第1の電極が第1の入力端子21に電気的に接続され、第2の電極が第2の出力端子28に電気的に接続され、ゲート電極が第1のトランジスタ101の第2の電極に電気的に接続されている。第110トランジスタ202は、第1の電極が第8の電源線38に電気的に接続され、第2の電極が第2の出力端子28に電気的に接続され、ゲート電極が第200と、第10年のゲート電極に電気的に接続されている。第120トランジスタ203は、第10電極が第9の電源線39に電気的に接続され、第2の電極が第200と、第10に接続され、ゲート電極が第90トランジスタ109のゲート電極に電気的に接続されている。第30容量素子211において、第1の電極が第200と、100ゲート電極に電気的に接続されている。第30容量素子211において、第1の電極が第200と、第101の第200電極及び第1000トランジスタ20100ゲート電極に電気的に接続されている。

[0065]

また、第7の電源線37~第9の電源線39には、第2の電源線32~第4の電源線3 50

10

20

30

4、第6の電源線36と同様にV2の電位(VSS)が供給される構成とすることができる。

【0066】

第1の出力端子27と第2の出力端子28は、同一の信号が出力されるように設けられており、第3のトランジスタ103に第10のトランジスタ201が対応し、第4のトランジスタ104に第11のトランジスタ202が対応する構成となっている。つまり、第10のトランジスタ201は第3のトランジスタ103と同様にプートストラップ動作を行う。なお、第10のトランジスタ201のプートストラップ動作は、第10のトランジスタ201のゲート電極と第2の電極との間に第3の容量素子211を設けることによって行っているが、第3の容量素子211を設けずに、第10のトランジスタ201のチャネル容量および第10のトランジスタ201のゲート電極と第2の電極との間の寄生容量の容量結合によって行ってもよい。

【0067】

第12のトランジスタ203と第13のトランジスタ204は、走査線の電位の立ち下 がり時間を短くするのに用いられる。第12のトランジスタ203と第13のトランジス タ204で十分に走査線の電位の立ち下がり時間を短くできれば、第4のトランジスタ1 04,第11のトランジスタ202で走査線の電位の立ち下がり時間を短くする必要はな くなるので第5の電源線35の電位を第1の電源線31の電源より低く設定することもで きる。これは、第4のトランジスタ104、第11のトランジスタ202、第2のトラン ジスタ102のしきい値シフトを軽減することが可能になる。

【0068】

なお、本実施の形態で示したシフトレジスタ及びパルス出力回路は、本明細書中の他の 実施の形態で示すシフトレジスタ及びパルス出力回路の構成と組み合わせて実施すること が可能である。また、本実施の形態の発明は半導体装置にも適用できる。

【 0 0 6 9 】

(実施の形態3)

本実施の形態では、上記実施の形態で示したシフトレジスタ及びパルス出力回路と異なる構成に関して説明する。

[0070]

上記実施の形態1、実施の形態2において示した構成では、回路は全てNチャネル型薄 30 膜トランジスタを用いて構成した例を示したが、単極性の薄膜トランジスタを用いるとい う点で、Pチャネル型の薄膜トランジスタのみを用いて同様の構成としてもよい。特に図 示はしないが、図1(C)又は図6(C)で示した図において、トランジスタの接続は同 様とし、電源線の電位の高低を実施の形態1及び実施の形態2で説明した場合と逆にすれ ばよい。また、入力される信号のHレベルとLレベルを全て逆として入力される構成とす ればよい。なお、本実施の形態の発明は半導体装置にも適用できる。

[0071]

(実施の形態4)

上記実施の形態で示したシフトレジスタを表示装置に設ける構成に関して図面を参照して説明する。

【 0 0 7 2 】

図9(A)において、基板1107上に、複数の画素1101がマトリクス状に配置された画素部1102を有し、画素部1102の周辺には、信号線駆動回路1103、第1の走査線駆動回路1104及び第2の走査線駆動回路1105を有する。これらの駆動回路は、FPC1106を介して外部より信号が供給される。

【0073】

図9(B)には、第1の走査線駆動回路1104及び第2の走査線駆動回路1105の 構成を示す。走査線駆動回路1104、1105は、シフトレジスタ1114、バッファ 1115を有する。また、図9(C)には、信号線駆動回路1103の構成を示す。信号 線駆動回路1103はシフトレジスタ1111、第1のラッチ回路1112、第2のラッ

チ回路1113、バッファ1117を有する。

【0074】

本実施の形態で示すシフトレジスタとして動作する回路は、上記シフトレジスタ111 1、及びシフトレジスタ1114の回路に適用することができる。上記実施の形態で示し たシフトレジスタとして動作する回路を適用することによって、アモルファスシリコンを 用いた薄膜トランジスタで当該シフトレジスタとして動作する回路を設けた場合であって も高い周波数で動作させることができる。

なお、走査線駆動回路と信号線駆動回路の構成は、図9に示した構成に限定されず、例 えばサンプリング回路やレベルシフタなどを具備していてもよい。また、上記駆動回路以 外に、CPUやコントローラなどの回路を基板1107に一体形成してもよい。そうする と、接続する外部回路(IC)の個数が減少し、軽量、薄型がさらに図れるため、携帯端 末などには特に有効である。

【0076】

なお、本実施の形態で示した表示装置は、本明細書中の他の実施の形態で示すシフトレジスタ、パルス出力回路又は表示装置の構成と組み合わせて実施することが可能である。 【0077】

(実施の形態5)

本実施の形態では、上記実施の形態4で示した表示装置に用いる表示パネルの構成について図面を参照して説明する。

【0078】

まず、表示装置に適用可能な表示パネルについて図10を用いて説明する。なお、図1 0(A)は、表示パネルを示す上面図、図10(B)は図10(A)をA-A'で切断し た断面図である。点線で示された信号線駆動回路3601、画素部3602、第2の走査 線駆動回路3603、第1の走査線駆動回路3606を有する。また、封止基板3604 、シール材3605を有し、シール材3605で囲まれた内側は、空間3607になって いる。

【 0 0 7 9 】

なお、配線3608は第2の走査線駆動回路3603、第1の走査線駆動回路3606 及び信号線駆動回路3601に入力される信号を伝送するための配線であり、外部入力端 子となるFPC(フレキシブルプリントサーキット)3609からビデオ信号、クロック 信号、スタート信号等を受け取る。FPC3609と表示パネルとの接合部上にはICチ ップ(メモリ回路や、バッファ回路などが形成された半導体チップ)3618及びICチ ップ3619がCOG(Chip On Glass)等で実装されている。なお、ここ ではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り 付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、そ れにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、ICチップ などが実装されたものを含むものとする。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

次に、断面構造について図10(B)を用いて説明する。基板3610上には画素部3 40 602とその周辺駆動回路(第2の走査線駆動回路3603、第1の走査線駆動回路36 06及び信号線駆動回路3601)が形成されているが、ここでは、信号線駆動回路36 01と、画素部3602が示されている。

[0081]

なお、信号線駆動回路3601はNチャネル型TFT3620やPチャネル型TFT3 621を用いてCMOS回路を構成している。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。

[0082]

また、画素部3602はスイッチング用TFT3611と、駆動用TFT3612とを 50

10

30

含む画素を構成する複数の回路を有している。なお、駆動用TFT3612のソース電極 は第1の電極3613と電気的に接続されている。また、第1の電極3613の端部を覆 って絶縁物3614が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用い ることにより形成する。

【 0 0 8 3 】

また、カバレッジを良好なものとするため、絶縁物3614の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物3614の材料としてポジ型の感光性アクリルを用いた場合、絶縁物3614の上端部のみに曲率半径(0.2µm~3µm)を有する曲面を持たせることが好ましい。また、絶縁物3614として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

【0084】

第1の電極3613上には、有機化合物を含む層3616、および第2の電極3617 がそれぞれ形成されている。ここで、陽極として機能する第1の電極3613に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IΖΟ)膜、窒化チタン膜、クロム膜、タン グステン膜、Ζn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とす る膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構 造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好な オーミックコンタクトがとれ、さらに陽極として機能させることができる。 【0085】

また、有機化合物を含む層3616は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層3616には、元素周期表第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。 【0086】

さらに、有機化合物を含む層3616上に形成される第2の電極(陰極)3617に用 30 いる材料としては、仕事関数の小さい材料(A1、Ag、Li、Ca、またはこれらの合 金MgAg、MgIn、AlLi、CaF2、または窒化カルシウム)を用いればよい。 なお、有機化合物を含む層3616で生じた光が第2の電極3617を透過させる場合に は、第2の電極(陰極)3617として、膜厚を薄くした金属薄膜と、透明導電膜(IT O(インジウムスズ酸化物)、酸化インジウム酸化亜鉛合金(In2O3 ZnO)、酸 化亜鉛(ZnO)等)との積層を用いるのが良い。

[0087]

さらにシール材3605で封止基板3604を基板3610と貼り合わせることにより、基板3610、封止基板3604、およびシール材3605で囲まれた空間3607に 表示素子3622が備えられた構造になっている。なお、空間3607には、不活性気体 (窒素やアルゴン等)が充填される場合の他、シール材3605で充填される構成も含む ものとする。

[0088]

なお、シール材3605にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板3604に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。 【0089】

以上のようにして、表示パネルを得ることができる。

(15)

【 0 0 9 0 】

図10に示すように、信号線駆動回路3601、画素部3602、第2の走査線駆動回路3603及び第1の走査線駆動回路3606を一体形成することで、表示装置の低コスト化が図れる。

【 0 0 9 1 】

なお、表示パネルの構成としては、図10(A)に示したように信号線駆動回路360 1、画素部3602、第2の走査線駆動回路3603及び第1の走査線駆動回路3606 を一体形成した構成に限られず、信号線駆動回路3601に相当する図11(A)に示す 信号線駆動回路4201をICチップ上に形成して、COG等で表示パネルに実装した構 成としても良い。なお、図11(A)の基板4200、画素部4202、第2の走査線駆 動回路4203、第1の走査線駆動回路4204、FPC4205、ICチップ4206 、ICチップ4207、封止基板4208、シール材4209は図10(A)の基板36 10、画素部3602、第2の走査線駆動回路3603、第1の走査線駆動回路3606 、FPC3609、ICチップ3618、ICチップ3619、封止基板3604、シー ル材3605に相当する。

[0092]

つまり、駆動回路のうちで高速動作が要求される信号線駆動回路のみを、CMOS等を 用いてICチップに形成し、低消費電力化を図る。また、ICチップはシリコンウエハ等 の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。

[0093]

そして、上記実施の形態で示したシフトレジスタが設けられた第1の走査線駆動回路4203や第2の走査線駆動回路4204を画素部4202と一体形成することで、低コスト化が図れる。

[0094]

こうして、高精細な表示装置の低コスト化が図れる。また、FPC4205と基板42 00との接続部において機能回路(メモリやバッファ)が形成されたICチップを実装す ることで基板面積を有効利用することができる。

[0095]

また、図10(A)の信号線駆動回路3601、第2の走査線駆動回路3603及び第 1の走査線駆動回路3606に相当する図11(B)の信号線駆動回路4211、第2の 走査線駆動回路4214及び第1の走査線駆動回路4213をICチップ上に形成して、 COG等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をよ り低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするた め、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望まし い。なお、図11(B)の基板4210、画素部4212、FPC4215、ICチップ 4216、ICチップ4217、封止基板4218、シール材4219は図10(A)の 基板3610、画素部3602、FPC3609、ICチップ3618、ICチップ36 19、封止基板3604、シール材3605に相当する。

[0096]

また、画素部4212のトランジスタの半導体層にアモルファスシリコンを用いること 40 により低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能 となる。

【0097】

さらに、表示素子3622に適用可能な表示素子の例を図15(A)、(B)に示す。 つまり、上記実施の形態で示した画素に適用可能な表示素子の構成について図15(A) 、(B)を用いて説明する。

【0098】

図 1 5 (A)の表示素子は、基板 4 4 0 1 の上に陽極 4 4 0 2 、正孔注入材料からなる 正孔注入層 4 4 0 3 、その上に正孔輸送材料からなる正孔輸送層 4 4 0 4 、発光層 4 4 0 5 、電子輸送材料からなる電子輸送層 4 4 0 6 、電子注入材料からなる電子注入層 4 4 0

20

7、そして陰極4408を積層させた素子構造である。ここで、発光層4405は、一種 類の発光材料のみから形成されることもあるが、2種類以上の材料から形成されてもよい 。また本発明の素子の構造は、この構造に限定されない。

[0099]

また、図15(A)、15(B)で示した各機能層を積層した積層構造の他、高分子化 合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効 率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結 合領域を制御し、発光領域を二つの領域にわけることによって得られる白色表示素子など にも応用可能である。

[0100]

10

20

30

図15(A)に示す本発明の素子作製方法は、まず、陽極4402(ITO)を有する 基板4401に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材 料、電子注入材料を蒸着し、最後に陰極4408を蒸着で形成する。

次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に 好適な材料を以下に列挙する。

[0102]

正孔注入材料としては、有機化合物であればポルフィリン系の化合物や、フタロシアニ ン(以下「HっPc」と記す)、銅フタロシアニン(以下「CuPc」と記す)などが有 効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ 、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分 子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下「PSS 」と記す)をドープしたポリエチレンジオキシチオフェン(以下「PEDOT」と記す) や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で 有効であり、ポリイミド(以下「PI」と記す)がよく用いられる。さらに、無機化合物 も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム(以下「アルミナ」と記す)の超薄膜などがある。

[0103]

正孔輸送材料として最も広く用いられているのは、芳香族アミン系(すなわち、ベンゼ ン環・窒素の結合を有するもの)の化合物である。広く用いられている材料として、4, 4 ' - ビス(ジフェニルアミノ) - ビフェニル(以下、「TAD」と記す)や、その誘導 体である4,4'-ビス[N-(3-メチルフェニル)-N-フェニル - アミノ]-ビフ ェニル(以下、「TPD」と記す)、4,4'-ビス[N-(1-ナフチル)-N-フェ ニル - アミノ] - ビフェニル(以下、「 - NPD」と記す)がある。 4 , 4 ', 4 "-トリス (N, N- ジフェニル - アミノ) - トリフェニルアミン (以下、「TDATA」 と記す)、 4 , 4 ' , 4 " - トリス「N-(3 - メチルフェニル)-N- フェニル-ア ミノ]-トリフェニルアミン(以下、「MTDATA」と記す)などのスターバースト型 芳香族アミン化合物が挙げられる。

[0104]

電子輸送材料としては、金属錯体がよく用いられ、Alq、BAlq、トリス(4-メ 40 チル-8-キノリノラト)アルミニウム(以下、「Almq」と記す)、ビス(10-ヒ ドロキシベンゾ[h]-キノリナト)ベリリウム(以下、「BeBg」と記す)などのキ ノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス「2-(2 - ヒドロキシフェニル) - ベンゾオキサゾラト]亜鉛(以下、「 Ζ n (B O X) 2 」と 記す)、ビス[2-(2-ヒドロキシフェニル)-ベンゾチアゾラト]亜鉛(以下、「Z n (B T Z) ₂ 」と記す)などのオキサゾール系、チアゾール系配位子を有する金属錯体 もある。さらに、金属錯体以外にも、2-(4-ビフェニリル)-5-(4-tert-ブチルフェニル)-1,3,4-オキサジアゾール(以下、「PBD」と記す)、OXD - 7 などのオキサジアゾール誘導体、TAZ、3 - (4 - tert - ブチルフェニル) -4 - (4 - エチルフェニル) - 5 - (4 - ビフェニリル) - 1 , 2 , 4 - トリアゾール(50 以下、「 p - E t T A Z 」と記す)などのトリアゾール誘導体、バソフェナントロリン(以下、「 B P h e n 」と記す)、 B C P などのフェナントロリン誘導体が電子輸送性を有 する。

(18)

【0105】

電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート(以下、「Li(acac)」と記す)や8‐キノリノラト‐ リチウム(以下、「Liq」と記す)などのアルカリ金属錯体も有効である。 【0106】

発光材料としては、Alq、Almq、BeBq、BAlq、Zn(BOX)₂、Zn (BTZ)₂などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色 の4,4'-ビス(2,2 - ジフェニル - ビニル) - ビフェニルや、赤橙色の4-(ジシアノメチレン) - 2 - メチル - 6 - (p - ジメチルアミノスチリル) - 4H - ピラン などがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属と する錯体が主体である。三重項発光材料として、トリス(2 - フェニルピリジン)イリジ ウム、ビス(2 - (4'-トリル)ピリジナト - N,C^{2'})アセチルアセトナトイリジ ウム(以下「acacIr(tpy)₂」と記す)、 2,3,7,8,12,13,1 7,18 - オクタエチル - 21H,23Hポルフィリン - 白金などが知られている。 【0107】

以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の表示素子を作 製することができる。

【0108】

また、上記実施の形態で示した画素構成の駆動トランジスタの極性を変更し、Nチャネ ル型のトランジスタにして、表示素子の対向電極の電位と電源線に設定する電位との高低 を逆にすれば、図15(A)とは逆の順番に層を形成した表示素子を用いることができる 。つまり、図15(B)に示すように、基板4401の上に陰極4408、電子注入材料 からなる電子注入層4407、その上に電子輸送材料からなる電子輸送層4406、発光 層4405、正孔輸送材料からなる正孔輸送層4404、正孔注入材料からなる正孔注入 層4403、そして陽極4402を積層させた素子構造である。 【0109】

また、表示素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であれば よい。そして、基板上にTFT及び表示素子を形成し、基板とは逆側の面から発光を取り 出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側 の面から発光を取り出す両面射出構造の表示素子があり、上記実施の形態で示した画素構 成はどの射出構造の表示素子にも適用することができる。

上面射出構造の表示素子について図12(A)を用いて説明する。

 $\begin{bmatrix} 0 & 1 & 1 & 1 \end{bmatrix}$

基板4500上に下地膜4505を介して駆動用TFT4501が形成され、駆動用T 40 FT4501のソース電極に接して第1の電極4502が形成され、その上に有機化合物 を含む層4503と第2の電極4504が形成されている。 【0112】

また、第1の電極4502は表示素子の陽極である。そして第2の電極4504は表示 素子の陰極である。つまり、第1の電極4502と第2の電極4504とで有機化合物を 含む層4503が挟まれているところが表示素子となる。

【0113】

また、ここで、陽極として機能する第1の電極4502に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜と

10

30

の積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を 用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミ ックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜 を用いることで光を透過させない陽極を形成することができる。 【0114】

また、陰極として機能する第2の電極4504に用いる材料としては、仕事関数の小さ い材料(A1、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、A1Li、 CaF2、または窒化カルシウム)からなる金属薄膜と、透明導電膜(ITO(インジウ ムスズ酸化物)、インジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)等)との積層を 用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光 を透過させることが可能な陰極を形成することができる。

【0115】

こうして、図12(A)の矢印に示すように表示素子からの光を上面に取り出すことが 可能になる。つまり、図10の表示パネルに適用した場合には、封止基板3604側に光 が射出することになる。従って上面射出構造の表示素子を表示装置に用いる場合には封止 基板3604は光透過性を有する基板を用いる。

【0116】

また、光学フィルムを設ける場合には、封止基板3604に光学フィルムを設ければよい。

【0117】

次に、下面射出構造の表示素子について図12(B)を用いて説明する。射出構造以外 は図12(A)と同じ構造の表示素子であるため同じ符号を用いて説明する。 【0118】

ここで、陽極として機能する第1の電極4502に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IΖΟ)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。 【0119】

また、陰極として機能する第2の電極4504に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、または窒化カルシウム)からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。 【0120】

こうして、図12(B)の矢印に示すように表示素子からの光を下面に取り出すことが可能になる。つまり、図10の表示パネルに適用した場合には、基板3610側に光が射出することになる。従って下面射出構造の表示素子を表示装置に用いる場合には基板36 10は光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板3610に光学フィルムを設ければよい。 【0122】

次に、両面射出構造の表示素子について図12(C)を用いて説明する。射出構造以外 は図12(A)と同じ構造の表示素子であるため同じ符号を用いて説明する。 【0123】

ここで、陽極として機能する第1の電極4502に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IΖΟ)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。 【0124】

また、陰極として機能する第2の電極4504に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、

20

10

50

CaF2、または窒化カルシウム)からなる金属薄膜と、透明導電膜(ITO(インジウ ムスズ酸化物)、酸化インジウム酸化亜鉛合金(In₂O₃ ZnO)、酸化亜鉛(Zn O)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電 膜を用いることで光を透過させることが可能な陰極を形成することができる。 [0125]

こうして、図12(C)の矢印に示すように表示素子からの光を両面に取り出すことが 可能になる。つまり、図10の表示パネルに適用した場合には、基板3610側と封止基 板3604側に光が射出することになる。従って両面射出構造の表示素子を表示装置に用 いる場合には基板3610および封止基板3604は、ともに光透過性を有する基板を用 いる。

[0126]

また、光学フィルムを設ける場合には、基板3610および封止基板3604の両方に 光学フィルムを設ければよい。

また、白色の表示素子とカラーフィルターを用いてフルカラー表示を実現する表示装置 にも本発明を適用することが可能である。

[0128]

例えば、図13に示すように、基板4600上に下地膜4602が形成され、その上に 駆動用 TFT4601が形成され、駆動用 TFT4601のソース電極に接して第1の電 極 4 6 0 3 が 形 成 さ れ 、 そ の 上 に 有 機 化 合 物 を 含 む 層 4 6 0 4 と 第 2 の 電 極 4 6 0 5 が 形 20 成された構成とすることもできる。

[0129]

また、第1の電極4603は表示素子の陽極である。そして第2の電極4605は表示 素子の陰極である。つまり、第1の電極4603と第2の電極4605とで有機化合物を 含む層4604が挟まれているところが表示素子となる。図13の構成では白色光を発光 する。そして、表示素子の上部に赤色のカラーフィルター4606R、緑色のカラーフィ ルター4606G、青色のカラーフィルター4606Bを設けられており、フルカラー表 示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス (BMともいう)4607が設けられている。

[0130]

上述した表示素子の構成は組み合わせて用いることができ、本発明のパルス出力回路、 シフトレジスタにより駆動する表示装置に適宜用いることができる。また、上述した表示 パネルの構成や、表示素子は例示であり、もちろん他の構成を適用することもできる。 $\begin{bmatrix} 0 & 1 & 3 & 1 \end{bmatrix}$

(実施の形態6)

本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部の駆動 に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ等 のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオー ディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコ ン ピ ュ ー タ 、 携 帯 電 話 、 携 帯 型 ゲ ー ム 機 又 は 電 子 書 籍 等) 、 記 録 媒 体 を 備 え た 画 像 再 生 装 置(具体的にはDigital Versatile Disc(DVD)等の記録媒体 を再生し、その画像を表示しうる発光装置を備えた装置)などが挙げられる。

図 1 4 (A) は発光装置であり、筐体 6 0 0 1 、支持台 6 0 0 2 、表示部 6 0 0 3 、ス ピーカー部6004、ビデオ入力端子6005等を含む。本発明の表示装置を表示部60 03に用いることができる。なお、発光装置は、パーソナルコンピュータ用、テレビジョ ン放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。本発明のシフト レジスタを用いて表示部6003を駆動することによって、消費電力の低減を図ることが できる。

30

50

40

図14(B)はカメラであり、本体6101、表示部6102、受像部6103、操作 キー6104、外部接続ポート6105、シャッターボタン6106等を含む。本発明の シフトレジスタを用いて表示部6102を駆動することによって、消費電力の低減を図る ことができる。

【0134】

図14(C)はコンピュータであり、本体6201、筐体6202、表示部6203、 キーボード6204、外部接続ポート6205、ポインティングデバイス6206等を含 む。本発明のシフトレジスタを用いて表示部6203を駆動することによって、消費電力 の低減を図ることができる。

【0135】

10

図 1 4 (D)はモバイルコンピュータであり、本体 6 3 0 1 、表示部 6 3 0 2 、スイッチ 6 3 0 3 、操作キー 6 3 0 4 、赤外線ポート 6 3 0 5 等を含む。本発明のシフトレジス タを用いて表示部 6 3 0 2 を駆動することによって、消費電力の低減を図ることができる

[0136**]**

図14(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置) であり、本体6401、筐体6402、表示部A6403、表示部B6404、記録媒体 (DVD等)読み込み部6405、操作キー6406、スピーカー部6407等を含む。 表示部A6403は主として画像情報を表示し、表示部B6404は主として文字情報を 表示することができる。本発明のシフトレジスタを用いて表示部A6403や表示部B6 404を駆動することによって、消費電力の低減を図ることができる。

20

【0137】 図14(F)はゴーグル型ディスプレイであり、本体6501、表示部6502、アーム部6503を含む。本発明のシフトレジスタを用いて表示部6502を駆動することによって、消費電力の低減を図ることができる。

[0138]

図14(G)はビデオカメラであり、本体6601、表示部6602、筐体6603、 外部接続ポート6604、リモコン受信部6605、受像部6606、バッテリー660 7、音声入力部6608、操作キー6609、接眼部6610等を含む。本発明のシフト レジスタを用いて表示部6602を駆動することによって、消費電力の低減を図ることが できる。

30

[0139]

図14(H)は携帯電話機であり、本体6701、筐体6702、表示部6703、音声入力部6704、音声出力部6705、操作キー6706、外部接続ポート6707、 アンテナ6708等を含む。本発明のシフトレジスタを用いて表示部6703を駆動する ことによって、消費電力の低減を図ることができる。

[0140]

このように本発明は、あらゆる電子機器に適用することが可能である。

【符号の説明】

[0 1 4 1 **]**

- 10 パルス出力回路
- 11 信号線
- 12 信号線
- 13 信号線
- 14 信号線
- 2.1 入力端子
- 22 入力端子
- 23 入力端子
- 2.4 入力端子
- 25 入力端子

40

(21)

2	6			λ	力	端	子			
2	7			出	力	端	子			
3	1			電	源	線				
3	2			電	源	線				
3	3			電	源	線				
3	4			電	源	線				
3	5			電	源	線				
3	6			電	源	線				
5	1			期	間					
5	2			期	間					
5	3			期	間					
5	4			期	間					
5	5			期	間					
1	0	1			۲	∍	ン	ジ	ス	タ
1	0	2			۲	ラ	ン	ジ	ス	タ
1	0	3			۲	ラ	ン	ジ	ス	タ
1	0	4			۲	∍	ン	ジ	ス	タ
1	0	5			۲	ラ	ン	ジ	ス	タ
1	0	6			۲	ラ	ン	ジ	ス	タ
1	0	7			۲	ラ	ン	ジ	ス	タ
1	0	8			۲	ラ	ン	ジ	ス	タ
1	0	9			۲	ラ	ン	ジ	ス	タ
1	1	1			容	量	素	子		
1	1	2			容	量	素	子		
ľ	义	面]							
r	জ	1	٦							
N.										

(A)



(B)



(C)









20

30

40



10

【図5】

(A)

скі
ск2
скз
ска
SP1
OUT(1)
OUT(2)
OUT(3)

(B)

OUT(1)
OUT(2)
OUT(3)

【図6】 (A)





(C)



28 27

26

21 9 31+ 240 103 ~201 łΓ 1Ò1 À 211 Цī 22 23 28 112 260-~108 204∧ 33∔ 33∔ ć ~203 -|-39-102-107 32 37 ~109 111~ 36 ŝ ~106 250-34





 ck1
 ΛΛΛΛΛΛ

 ck2
 ΛΛΛΛΛΛ

 SP
 VDD[↓]

 Node α
 Λ

 SROuta
 Λ

 SROuta
 Λ

20



SROuts



【図10】

(24)



30

40

(25)



【図12】







20

30

10





【図14】





【図15】

(A)

4407		
4406///		
4405		//T
4404		
4403		
4402		
4401		un ne ne ne ne ne nelle til te til to

(B)



10

30

20

フロントページの続き			
(51)国際特許分類	FΙ		
	G 0 9 G	3/20	670J
	G 0 9 G	3/20	680G