



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I386115B1

(45) 公告日：中華民國 102 (2013) 年 02 月 11 日

(21) 申請案號：098100493

(22) 申請日：中華民國 98 (2009) 年 01 月 08 日

(51) Int. Cl. : H05K1/02 (2006.01) H05K9/00 (2006.01)

(71) 申請人：大同股份有限公司 (中華民國) TATUNG COMPANY (TW)

臺北市中山區中山北路 3 段 22 號

(72) 發明人：趙士傑 CHAO, SHIH CHIEH (TW) ; 黃智源 HUANG, CHIH WEN (TW) ; 廖俊霖 LIAO, CHUN LIN (TW)

(74) 代理人：詹銘文；蕭錫清

(56) 參考文獻：

TW I233775

TW 200829093A

審查人員：王珮如

申請專利範圍項數：13 項 圖式數：15 共 0 頁

(54) 名稱

電路板

CIRCUIT BOARD

(57) 摘要

一種電路板，包括一第一圖案化金屬層及一第二圖案化金屬層。第一圖案化金屬層具有多個金屬區塊及多個螺旋結構。任兩相鄰的這些金屬區塊之間維持一間隙。每一螺旋結構電性連接於這些金屬區塊的相鄰兩者之間。第二圖案化金屬層配置於第一圖案化金屬層的一側，且包括多個跨接段。每一跨接段具有相對之一第一端與一第二端。每一螺旋結構具有一外端與一內端。外端連接至這些金屬區塊的相鄰兩者之一，內端電性連接至這些跨接段之一的第一端，且跨接段的第二端電性連接至這些金屬區塊的相鄰兩者之另一。

A circuit board including a first patterned metal layer and a second patterned metal layer is provided. The first patterned metal layer has a plurality of metal blocks and a plurality of spiral structures. A gap is kept between any two adjacent metal blocks. Each of the spiral structures is electrically connected between any two adjacent ones of the metal blocks. The second patterned metal layer is disposed beside the first patterned metal layer and has a plurality of jumper segment. Each of the jumper segments has a first end and a second end opposite to the first end. Each of the spiral structures has an outer end and an inner end. The outer end is connected to one of two adjacent ones of the metal blocks. The inner end is electrically connected to the first end of one of the jumper segments, and the second end of the jumper segment is electrically connected to another one of the two ones of the metal blocks.



公告本
-----

## 發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號： 98100493

※申請日： 99.01.08

※IPC 分類： H05k 1/05 (2006.01)

H05k 9/00 (2006.01)

### 一、發明名稱：

電路板 / CIRCUIT BOARD

### 二、中文發明摘要：

一種電路板，包括一第一圖案化金屬層及一第二圖案化金屬層。第一圖案化金屬層具有多個金屬區塊及多個螺旋結構。任兩相鄰的這些金屬區塊之間維持一間隙。每一螺旋結構電性連接於這些金屬區塊的相鄰兩者之間。第二圖案化金屬層配置於第一圖案化金屬層的一側，且包括多個跨接段。每一跨接段具有相對之一第一端與一第二端。每一螺旋結構具有一外端與一內端。外端連接至這些金屬區塊的相鄰兩者之一，內端電性連接至這些跨接段之一的第一端，且跨接段的第二端電性連接至這些金屬區塊的相鄰兩者之另一。

### 三、英文發明摘要：

A circuit board including a first patterned metal layer and a second patterned metal layer is provided. The first patterned metal layer has a plurality of metal blocks and a plurality of spiral structures. A gap is kept between any two adjacent metal blocks. Each of the spiral structures is

electrically connected between any two adjacent ones of the metal blocks. The second patterned metal layer is disposed beside the first patterned metal layer and has a plurality of jumper segment. Each of the jumper segments has a first end and a second end opposite to the first end. Each of the spiral structures has an outer end and an inner end. The outer end is connected to one of two adjacent ones of the metal blocks. The inner end is electrically connected to the first end of one of the jumper segments, and the second end of the jumper segment is electrically connected to another one of the two ones of the metal blocks.

#### **四、指定代表圖：**

(一) 本案之指定代表圖：圖 1

(二) 本代表圖之元件符號簡單說明：

100：電路板

110、120、150、160：圖案化金屬層

112：金屬區塊

140：去耦合電容

G：接地平面

H：間隙

P：電源平面

S：訊號平面

**五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無**

## 六、發明說明：

### 【發明所屬之技術領域】

本發明是有關於一種電路板，且特別是有關於一種能改善電磁雜訊干擾的電路板。

### 【先前技術】

近年來科技的快速發展，使得市面上電子產品功能日趨複雜。然而，為了增進使用者在使用上之便利性，電子產品更是朝著輕、薄、短、小的概念發展。因此，電子產品中用以安裝電子元件的印刷電路板越做越小，同時各種電子元件之間更加密集地裝設於印刷電路板中，使得如何排除電路板上各電子元件受到彼此所產生的電磁雜訊干擾的問題就更顯重要。

一般多層印刷電路板內其電磁雜訊的主要來源為高速數位訊號或大功率之元件，例如時脈產生器或功率放大器等。這些雜訊以電磁波的形式，可透過電路板的介質傳至電路板上其餘元件。由於多層印刷電路板內的電源金屬平面與接地平面大致保持平整，因此這二個金屬層之間所夾區域便易形成一傳導電磁雜訊之平行板結構。

為了避免這些電磁雜訊影響其他的元件運作正常，常用的方法是利用去耦合電容元件串接於欲保護之 IC 或電源雜訊源附近，並將其兩端點分別串接在電源金屬平面與接地金屬平面。利用去耦合電容在以高頻運作時為低阻抗的特性，則高頻的電磁雜訊將被有效消除。

然而，由於電容元件的串聯電感效應，使得去耦合電容僅在電磁雜訊頻率 500MHz 以下的頻段內才有明顯的濾

除效果，而在 500MHz 以上的頻段，將無法有效予以濾除。

### 【發明內容】

本發明提供一種電路板，其能夠濾除較寬頻段的電磁雜訊。

本發明之一實施例提出一種電路板，其包括一第一圖案化金屬層及一第二圖案化金屬層。第一圖案化金屬層包括多個金屬區塊及多個螺旋結構。任兩相鄰的這些金屬區塊之間維持一間隙。每一螺旋結構電性連接於這些金屬區塊的相鄰兩者之間。第二圖案化金屬層配置於第一圖案化金屬層的一側，且第二圖案化金屬層包括多個跨接段。每一跨接段具有相對之一第一端與一第二端。每一螺旋結構具有一外端與一內端，外端連接至這些金屬區塊的相鄰兩者之一，內端電性連接至這些跨接段之一的第一端，且跨接段的第二端電性連接至這些金屬區塊的相鄰兩者之另一。

在本發明之一實施例中，第一圖案化金屬層為電源平面，且第二圖案化金屬層為接地平面或訊號平面。

在本發明之一實施例中，第一圖案化金屬層為接地平面，且第二圖案化金屬層為電源平面或訊號平面。

在本發明之一實施例中，這些金屬區塊排列成一二維陣列。二維陣列例如為一週期性二維陣列。這些金屬區塊的面積可彼此實質上相同。

在本發明之一實施例中，每一螺旋結構具有一幾何中心，且螺旋結構沿著單一的旋轉方向由內端繞著幾何中心

旋轉地延伸至外端。內端位於螺旋結構的內側，且外端位於螺旋結構的外側。

在本發明之一實施例中，第二圖案化金屬層具有多個開口，而這些跨接段分別位於這些開口中且不與這些開口的邊緣接觸。

在本發明之一實施例中，電路板更包括一絕緣層，其配置於第一圖案化金屬層與第二圖案化金屬層之間。

在本發明之一實施例中，電路板更包括多個第一導電通孔及多個第二導電通孔。第一導電通孔貫穿絕緣層，且每一第一導電通孔連接於這些螺旋結構之一的內端與對應的跨接段之第一端之間。第二導電通孔貫穿絕緣層，且每一第二導電通孔連接於這些金屬區塊之一與對應的跨接段的第二端。

在本發明之一實施例中，電路板更包括至少一去耦合電容，其電性連接於第一圖案化金屬層與第二圖案化金屬層之間，其中第一圖案化金屬層與第二圖案化金屬層之一為電源平面，且第一圖案化金屬層與第二圖案化金屬層之另一為接地平面。

在本發明之一實施例中，電路板更包括一第三圖案化金屬層及一去耦合電容。第三圖案化金屬層配置於第一圖案化金屬層的一側。去耦合電容電性連接於第一圖案化金屬層與第三圖案化金屬層之間。第二圖案化金屬層為訊號平面，第一圖案化金屬層與第三圖案化金屬層之一為電源平面，且第一圖案化金屬層與第三圖案化金屬層之另一為

接地平面。

在本發明之一實施例中，每一金屬區塊具有至少一缺口，以容置這些螺旋結構之一的一部分。

基於上述，在本發明之實施例之電路板中，是採用螺旋結構及跨接段來電性連接相鄰兩金屬區塊，這些螺旋結構會使兩金屬區塊之間的等效電感值較高，進而使電路板在保持對高頻電磁雜訊的有效濾除特性之下，兼具有效濾除低頻雜訊的特性。換言之，本發明之實施例之電路板能夠濾除較寬頻段的電磁雜訊。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

## 【實施方式】

### 第一實施例

圖 1 為本發明之第一實施例之電路板的結構示意圖，圖 2 為圖 1 中之圖案化金屬層 110 的俯視圖，而圖 3 為圖 2 中之螺旋結構的局部放大圖。請參考圖 1、圖 2 及圖 3，本實施例之電路板 100 包括一圖案化金屬層 110 及一圖案化金屬層 120。圖案化金屬層 110 例如為一電源平面 P，而圖案化金屬層 120 例如為一接地平面 G。然而，在其他實施例中，圖案化金屬層 110 亦可以是接地平面 G，而圖案化金屬層 120 亦可以是電源平面 P。圖案化金屬層 110 具有多個金屬區塊 112 及多個螺旋結構 114。任兩相鄰的這些金屬區塊 112 之間維持一間隙 H。在本實施例中，這些金屬區塊 112 排成一二維陣列。具體而言，這些金屬區



塊 112 可排列成一週期性二維陣列。此外，這些金屬區塊 112 的面積可彼此實質上相同。每一螺旋結構 114 電性連接於這些金屬區塊 112 的相鄰兩者之間。在本實施例中，每一金屬區塊 112 具有多個缺口 112a，每一缺口 112a 用以容置這些螺旋結構 114 之一的一部分。

每一螺旋結構 114 具有一外端 114a 與一內端 114b。在本實施例中，每一螺旋結構 114 具有一幾何中心 C，且螺旋結構 114 沿著單一的旋轉方向（例如為圖 3 所示之逆時針方向）由內端 114b 繞著幾何中心 C 旋轉地延伸至外端 114a，其中內端 114b 位於螺旋結構 114 的內側，且外端 114a 位於螺旋結構 114 的外側。在其他未繪示之實施例中，螺旋結構 114 亦可以沿著順時針方向由內端 114b 繞著幾何中心 C 旋轉地延伸至外端 114a。換言之，螺旋結構 114 可在電源平面 P 上形成多個線圈結構，藉由線圈與線圈之間的互感效應，將可在電源平面 P 上的一較小面積中形成一個較大的電感。此外，圖案化金屬層 120 配置於圖案化金屬層 110 的一側。

圖 4 為圖 1 中之圖案化金屬層 120 的俯視圖，圖 5 繪示圖 1 之電路板的螺旋結構及跨接段的結構，圖 6 為圖 1 之電路板 100 沿著 I-I 線的剖面示意圖。請參考圖 4、圖 5 及圖 6，在本實施例中，電路板 100 包括一絕緣層 130a，其配置於圖案化金屬層 110 與圖案化金屬層 120 之間。圖案化金屬層 120 包括多個跨接段 122，每一跨接段 122 具有相對之一第一端 E1 與一第二端 E2。在本實施例中，圖

案化金屬層 120 更具有多個開口 124，這些跨接段 122 分別位於這些開口 124 中且不與這些開口 124 的邊緣接觸。每一螺旋結構 114 的外端 114a 連接至這些金屬區塊 112 的相鄰兩者之一，內端 114b 電性連接至這些跨接段 122 之一的第一端 E1，且跨接段 122 的第二端 E2 電性連接至這些金屬區塊 112 的相鄰兩者之另一。在本實施例中，電路板 100 更包括多個第一導電通孔 132 及多個第二導電通孔 134。第一導電通孔 132 貫穿絕緣層 130，且每一第一導電通孔 132 連接於這些螺旋結構 114 之一的內端 114b 與對應的跨接段 122 之第一端 E1 之間。第二導電通孔 134 貫穿絕緣層 130，且每一第二導電通孔 134 連接於這些金屬區塊 112 之一與對應的跨接段的第二端 E2。

在本實施例中，電路板 100 更包括一圖案化金屬層 150 及一圖案化金屬層 160。圖案化金屬層 150 及圖案化金屬層 160 例如為訊號平面，且依序配置於圖案化金屬層 110 相對於圖案化金屬層 120 之另一側(如圖 1 所繪示)。圖案化金屬層 110 與圖案化金屬層 150 之間配置有一絕緣層 130b，而圖案化金屬層 150 與圖案化金屬層 160 之間配置有一絕緣層 130c。此外，為了使濾除電磁雜訊的頻寬更廣，電路板 100 可搭配至少一去耦合電容 140 一起使用，其中去耦合電容 140 電性連接於圖案化金屬層 110 與圖案化金屬層 120 之間。在其他未繪示之實施例中，電路板 100 可更包括例如多個去耦合電容 140，其電性連接於圖案化金屬層 110 與圖案化金屬層 120 之間。

本實施例之電路板 100 中是採用螺旋結構 114 及跨接段 122 來電性連接相鄰兩金屬區塊 112，這些螺旋結構 114 會使兩金屬區塊 112 之間的等效電感值較高，進而使電路板 100 在保持對高頻電磁雜訊的有效濾除特性之下，兼具有效濾除低頻雜訊的特性。換言之，本實施例之電路板 100 能夠濾除較寬頻段的電磁雜訊，以下將以多個模擬實例來驗證此點。值得注意的是，下列模擬實例所採用的參數及所產生的數據僅是用以舉例說明，而並非用以限制本發明。在本發明之其他模擬實例中，當可採用其他的參數來產生其他的數據，而其仍應屬本發明之保護範圍。

此處以一第一模擬實例舉例如下。圖 7 為模擬實例之電路板加上二埠之俯視圖。請參考圖 7，一 90 mm\*60 mm 之電路板 100a 之圖案化金屬層 110 區分為 6 塊 28 mm\*28 mm 之金屬區塊 112。將電路板 100a 之每一相鄰區塊之間均以螺旋結構 114、跨接段 122、第一導電通孔 132 及第二導電通孔 134 相連接。使用之介質層厚度為 0.8 mm，其介電常數為 4.4，且介質層上有二埠分別為 T1 及 T2。二埠之間電磁雜訊隔離的效果可以其電磁穿透係數( $S_{21}$ )來表示，穿透係數越低，表示二埠間電磁雜訊傳播效果越低，代表其間電磁雜訊隔離效果越好。

圖 8 為圖 7 之電路板 100a 的電磁穿透係數之模擬結果圖。請參考圖 8，如以電磁穿透係數 -40db 為基準，由此一模擬結果顯示，電路板 100a 之隔絕帶(stop-band)的頻帶範圍在 0.45GHz~2.39GHz 之間。值得注意的是，此處之隔

絕帶是指能夠濾除電磁雜訊之頻率範圍。隔絕帶之頻帶下緣下降至 500MHz 以下的好處是其可搭配至少一去耦合電容 140，使得頻帶在 500MHz 以下的低頻雜訊亦可同時給予濾除，進而使本實施例之電路板 100a 的隔絕帶之頻寬範圍更寬，且能從低頻至高頻連續地保持對電磁干擾的隔絕性。

此處以一第二模擬實例舉例如下，其用以作為本發明之實施例的對照組。第二模擬實例之電路板結構與圖 7 之電路板 100a 相較之下，兩者主要的差異在於第二模擬實例之電路板之每兩相鄰金屬區塊之間改以一小段呈直線形之金屬頸線相連接。其餘之結構與圖 7 之結構實質上相同。圖 9 為具有呈直線形之金屬頸線的電路板及具有金屬頸線且提高介質層之介電係數的電路板之電磁穿透係數的模擬結果圖。請參考圖 9，同樣以電磁穿透係數-40db 為基準，由第二模擬實例之模擬結果顯示，本電路板之隔絕帶的頻帶範圍在 1.17GHz~2.39GHz，其隔絕帶的頻帶下緣為 1.17GHz（高於本發明之實施例的 0.45GHz），同時其隔絕帶之頻帶上緣與本發明之實施例接近，如此會導致頻帶介於 500MHz~1.17GHz 之間的電磁雜訊將無法有效予以濾除。

此處以一第三模擬實例舉例如下，其亦為本發明之實施例的對照組。第三模擬實例之電路板結構與圖 7 之電路板 100a 相較之下，兩者主要的差異在於第三模擬實例之電路板結構除了把螺旋結構 114 改成小段呈直線形的金屬頸

線之外，更把電路板 100a 之介質層的介電係數由 4.4 更換成介電係數為 18 之材料。其餘之結構與圖 7 之結構實質上相同。請參考圖 9，同樣以電磁穿透係數-40db 為基準，由第三模擬實例之模擬結果顯示，本電路板之隔絕帶的頻帶範圍在 0.51GHz~1.17GHz 之間。其隔絕帶之頻帶下緣雖然可以下降至 500MHz 左右，但是其隔絕帶之頻帶上緣亦同步下降至 1.17GHz 左右，使得本電路板其隔絕帶之頻帶範圍變得更窄，且無法濾除高頻的電磁雜訊。

此處再以一第四模擬實例舉例如下，其亦為一對照組。圖 10 為圖 7 之電路板加上二個去耦合電容的俯視圖，請參考圖 10，第四模擬實例之電路板 100b 是在第一模擬實例之電路板 100a 的二個埠 T1 及 T2 旁邊約 5mm 處再各放置一個去耦合電容 140。適當地調整這些去耦合電容 140 的電容值之後，本電路板之電磁穿透係數結果將如圖 11 所示。圖 11 為圖 10 之電磁穿透係數之模擬結果圖。請參考圖 11，同樣以-40db 為基準，由模擬結果顯示出本電路板 100b 之隔絕帶的頻帶範圍為 0.12GHz~2.47GHz。不但保持了電路板之電磁雜訊在高頻頻帶範圍給予濾除的特性，同時還能進一步濾除較低頻的電磁雜訊。

在本實施例之電路板 100 中，藉由上述之四個模擬實例可以發現，以螺旋結構 114 連接於各金屬區塊 112 之間所得到之隔絕帶的頻帶範圍為 0.45GHz~2.39GHz。相較之下，小段金屬頸線連接所得到之隔絕帶的頻帶範圍僅為 1.17GHz~2.39GHz。明顯地，以螺旋結構 114 所得到之隔

絕帶範圍可涵蓋以小段金屬頸線所得到的全部隔絕帶頻帶範圍，且可濾除較低頻帶之電磁雜訊。此外，在原本小段金屬頸線連接的結構之外，再提高電路板之介電係數，其所得到的隔絕帶之頻帶範圍為 0.51GHz~1.17GHz。雖然隔絕帶之頻帶下緣降至 500MHz 左右，但是其頻帶上緣亦同步降低。得到之隔絕帶的頻帶範圍反而變得更窄。所以，以螺旋結構 114 連接之金屬區塊所得到的隔絕帶之頻帶範圍明顯優於第二至第三模擬實例的其他電路板結構，換言之，本實施例之電路板 100a 能夠同時濾除隔絕帶在高頻段及低頻段之電磁雜訊。

最後，在具有螺旋結構 114 之電路板 100a 上之兩個埠 T1 及 T2 旁再各加一去耦合電容 140，其隔絕帶之頻帶下緣下降至 0.12GHz，同時其隔絕帶之頻帶上緣並未跟著降低。換言之，具有螺旋結構之電路板 100a 再搭配多個去耦合電容 140，將可濾除更寬頻帶的電磁雜訊。

## 第二實施例

圖 12 為本發明之第二實施例之電路板的結構示意圖，圖 13 為圖 12 之電路板沿著 I-I 線剖面示意圖。請參照圖 12 及圖 13，本實施例之電路板 100' 與上述電路板 100（如圖 1 及圖 6 所繪示）兩者之結構類似，其差異主要在於具有跨接段 122 的圖案化金屬層 120' 例如為一訊號平面 S'，而金屬層 150' 例如為一接地平面 G'，其中金屬層 150' 為一連續且完整的平面金屬層，因此可以維持最佳的等電位性。

### 第三實施例

圖 14 為本發明之第三實施例之電路板的結構示意圖，圖 15 為圖 14 之電路板沿著 I-I 線剖面示意圖。請參照圖 14 及圖 15，本實施例之電路板 100'' 與上述電路板 100（如圖 1 及圖 6 所繪示）兩者之結構類似，其差異主要在於本實施例具金屬區域 100 的圖案化金屬層 110'' 為一接地平面 G''，而具跨接段 122 的圖案化金屬層 120'' 為訊號平面 S''，而介於圖案化金屬層 110'' 及圖案化金屬層 120'' 之間的圖案化金屬層 150'' 例如為一電源平面 P''。

綜上所述，本發明之實施例之電路板採用了多個螺旋結構、多個跨接段、多個第一導電通孔及多個第二導電通孔之相連接。藉由螺旋結構在小面積內可達成大電感值之特性，使電路板在保持對高頻電磁雜訊的有效濾除特性之下，兼具有效濾除低頻雜訊的特性。換言之，本發明之實施例之電路板能夠濾除較寬頻段的電磁雜訊。此外，本發明之實施例之電路板上再搭配多個用以濾除低頻電磁雜訊之去耦合電容，將可擴大濾除更低頻帶之電磁雜訊。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

#### 【圖式簡單說明】

圖 1 為本發明之第一實施例之電路板的結構示意圖。

圖 2 為圖 1 之圖案化金屬層 110 的俯視圖。

圖 3 為圖 2 中之螺旋結構的局部放大圖。

圖 4 為圖 1 中之圖案化金屬層 120 的俯視圖。

圖 5 繪示圖 1 之電路板的螺旋結構及跨接段的結構。

圖 6 為圖 1 之電路板沿著 I-I 線的剖面示意圖。

圖 7 為模擬實例之電路板加上二埠之俯視圖。

圖 8 為圖 7 之電磁穿透係數之模擬結果圖。

圖 9 為具有呈直線形之金屬頸線的電路板及具有金屬頸線且提高金屬層之介電係數的電路板之電磁穿透係數的模擬結果圖。

圖 10 為圖 7 之電路板加上二個去耦合電容的俯視圖。

圖 11 為圖 10 之電磁穿透係數之模擬結果圖。

圖 12 為本發明之第二實施例之電路板的結構示意圖。

圖 13 為圖 12 之電路板沿著 I-I 線剖面示意圖。

圖 14 為本發明之第三實施例之電路板的結構示意圖。

圖 15 為圖 14 之電路板沿著 I-I 線剖面示意圖。

#### 【主要元件符號說明】

100、100a、100b、100'、100''：電路板

110、110''、120、120'、120''、150、150'、150''、160：

#### 圖案化金屬層

112：金屬區塊

112a：缺口

114：螺旋結構

114a：外端

114b：內端



- 122：跨接段
- 124：開口
- 130a、130b、130c：絕緣層
- 132：第一導電通孔
- 134：第二導電通孔
- 140：去耦合電容
- C：幾何中心
- E1：第一端
- E2：第二端
- G、G'、G''：接地平面
- H：間隙
- P、P''：電源平面
- S、S'、S''：訊號平面
- T1、T2：埠

## 七、申請專利範圍：

1. 一種電路板，包括：

一第一圖案化金屬層，包括：

多個金屬區塊，其中任兩相鄰的該些金屬區塊之間維持一間隙；以及

多個螺旋結構，每一螺旋結構電性連接於該些金屬區塊的相鄰兩者之間，其中該些螺旋結構與該些金屬區塊共平面；以及

一第二圖案化金屬層，配置於該第一圖案化金屬層的一側，該第二圖案化金屬層包括多個跨接段，每一跨接段具有相對之一第一端與一第二端，其中每一該螺旋結構具有一外端與一內端，該外端連接至該些金屬區塊的相鄰兩者之一，該內端電性連接至該些跨接段之一的該第一端，且該跨接段的該第二端電性連接至該些金屬區塊的該相鄰兩者之另一，其中各該跨接段與各該螺旋結構不共平面。

2. 如申請專利範圍第 1 項所述之電路板，其中該第一圖案化金屬層為電源平面，且該第二圖案化金屬層為接地平面或訊號平面。

3. 如申請專利範圍第 1 項所述之電路板，其中該第一圖案化金屬層為接地平面，且該第二圖案化金屬層為電源平面或訊號平面。

4. 如申請專利範圍第 1 項所述之電路板，其中該些金屬區塊排列成一二維陣列。

5. 如申請專利範圍第 4 項所述之電路板，其中該二

維陣列為一週期性二維陣列。

6. 如申請專利範圍第 4 項所述之電路板，其中該些金屬區塊的面積彼此實質上相同。

7. 如申請專利範圍第 1 項所述之電路板，其中每一該螺旋結構具有一幾何中心，且該螺旋結構沿著單一的旋轉方向由該內端繞著該幾何中心旋轉地延伸至該外端，該內端位於該螺旋結構的內側，且該外端位於該螺旋結構的外側。

8. 如申請專利範圍第 1 項所述之電路板，其中該第二圖案化金屬層具有多個開口，該些跨接段分別位於該些開口中且不與該些開口的邊緣接觸。

9. 如申請專利範圍第 1 項所述之電路板，更包括一絕緣層，配置於該第一圖案化金屬層與該第二圖案化金屬層之間。

10. 如申請專利範圍第 9 項所述之電路板，更包括：

多個第一導電通孔，貫穿該絕緣層，其中每一第一導電通孔連接於該些螺旋結構之一的該內端與對應的該跨接段之該第一段之間，各該第一導電通孔的長度等於該第一圖案化金屬層與該第二圖案化金屬層之間的距離；以及

多個第二導電通孔，貫穿該絕緣層，其中每一第二導電通孔連接於該些金屬區塊之一與對應的該跨接段的該第二段，各該第二導電通孔的長度等於該第一圖案化金屬層與該第二圖案化金屬層之間的距離。

11. 如申請專利範圍第 1 項所述之電路板，更包括至

少一去耦合電容，電性連接於該第一圖案化金屬層與該第二圖案化金屬層之間，其中該第一圖案化金屬層與該第二圖案化金屬層之一為電源平面，且該第一圖案化金屬層與該第二圖案化金屬層之另一為接地平面。


12. 如申請專利範圍第 1 項所述之電路板，更包括：

一第三圖案化金屬層，配置於該第一圖案化金屬層的一側；以及

一去耦合電容，電性連接於該第一圖案化金屬層與該第三圖案化金屬層之間，其中該第二圖案化金屬層為訊號平面，該第一圖案化金屬層與該第三圖案化金屬層之一為電源平面，且該第一圖案化金屬層與該第三圖案化金屬層之另一為接地平面。

13. 如申請專利範圍第 1 項所述之電路板，其中每一該金屬區塊具有至少一缺口，以容置該些螺旋結構之一的一部分。

30047TW\_W



100

圖 1




圖 2





圖 3



120

圖 4







圖 5



100

圖 6




圖 7




圖 8




圖 9




圖 10




圖 11





圖 12







100''

圖 14




圖 15