

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第4752865号  
(P4752865)

(45) 発行日 平成23年8月17日(2011.8.17)

(24) 登録日 平成23年6月3日(2011.6.3)

(51) Int.Cl.

H04L 5/14 (2006.01)

F 1

H04L 5/14

請求項の数 11 (全 29 頁)

(21) 出願番号 特願2008-124567 (P2008-124567)  
 (22) 出願日 平成20年5月12日 (2008.5.12)  
 (65) 公開番号 特開2009-278152 (P2009-278152A)  
 (43) 公開日 平成21年11月26日 (2009.11.26)  
 審査請求日 平成23年3月28日 (2011.3.28)

(73) 特許権者 000002185  
 ソニー株式会社  
 東京都港区港南1丁目7番1号  
 (74) 代理人 100112955  
 弁理士 丸島 敏一  
 (72) 発明者 市村 元  
 東京都港区港南1丁目7番1号 ソニー株式会社内  
 (72) 発明者 中嶋 康久  
 東京都港区港南1丁目7番1号 ソニー株式会社内  
 審査官 白井 亮

最終頁に続く

(54) 【発明の名称】インターフェース回路

## (57) 【特許請求の範囲】

## 【請求項 1】

双方向通信に対応する旨を示す双方向情報を含む出力信号を外部機器へ伝送路を介して送信する送信部と、

前記伝送路上の信号に前記出力信号の反転信号を加えることにより入力信号を抽出する抽出部と

を具備するインターフェース回路。

## 【請求項 2】

前記出力信号または前記入力信号は、クロック成分を含む信号である請求項1記載のインターフェース回路。

10

## 【請求項 3】

前記出力信号または前記入力信号は、バイフェーズマーク変調された信号を含む請求項2記載のインターフェース回路。

## 【請求項 4】

前記出力信号または前記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含む請求項1記載のインターフェース回路。

## 【請求項 5】

出力信号を外部機器へ伝送路を介して送信する送信部と、

前記伝送路上の信号に前記出力信号の反転信号を加えることにより入力信号を抽出する抽出部と

20

を具備し、

前記送信部は、双方向通信に対応する旨を示す双方向情報が前記入力信号に含まれている場合に限り前記出力信号を送信する  
インターフェース回路。

【請求項 6】

前記出力信号または前記入力信号は、クロック成分を含む信号である請求項 5 記載のインターフェース回路。

【請求項 7】

前記出力信号または前記入力信号は、バイフェーズマーク変調された信号を含む請求項 6 記載のインターフェース回路。 10

【請求項 8】

前記出力信号または前記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含む請求項 5 記載のインターフェース回路。

【請求項 9】

前記出力信号は、前記外部機器に対する制御信号を含む請求項 5 記載のインターフェース回路。

【請求項 10】

第 1 の出力信号を差動信号として伝送路を介して外部機器へ送信する第 1 の送信部と、  
前記伝送路上の信号に前記第 1 の出力信号の反転信号を加えることにより第 1 の入力信号を抽出する第 1 の抽出部と、 20

双方向通信に対応する旨を示す双方向情報を含む第 2 の出力信号を同相信号として前記伝送路に重畠して前記外部機器へ送信する第 2 の送信部と、

前記伝送路上の信号に前記第 2 の出力信号の反転信号を加えることにより第 2 の入力信号を抽出する第 2 の抽出部と

を具備するインターフェース回路。

【請求項 11】

第 1 の出力信号を差動信号として伝送路を介して外部機器へ送信する第 1 の送信部と、  
前記伝送路上の信号に前記第 1 の出力信号の反転信号を加えることにより第 1 の入力信号を抽出する第 1 の抽出部と、

第 2 の出力信号を同相信号として前記伝送路に重畠して前記外部機器へ送信する第 2 の送信部と、 30

前記伝送路上の信号に前記第 2 の出力信号の反転信号を加えることにより第 2 の入力信号を抽出する第 2 の抽出部と

を具備し、

前記第 2 の送信部は、双方向通信に対応する旨を示す双方向情報を前記第 2 の入力信号に含まれている場合に限り前記第 2 の出力信号を送信する

インターフェース回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、インターフェース回路に関し、特に機器間で音声信号などのデジタル信号を伝送するためのインターフェース回路に関する。 40

【背景技術】

【0002】

近年、音声信号や映像信号などのデジタル信号を扱う A V ( Audio/Visual ) 機器が普及するにつれて、これら A V 機器間ににおいてデジタル信号を伝送するためのインターフェースとして様々な方式のものが提案されている。このようなインターフェース一つとして、 S P D I F ( Sony Philips Digital InterFace ) が知られている。この S P D I F は、デジタルオーディオ信号を伝送するためのインターフェースであり、 I E C ( International Electrotechnical Commission : 国際電気標準会議 ) において「 IEC 60958 」として規格 50

化されている。

【0003】

このS P D I Fはデジタルオーディオ信号を伝送することを主目的としたものであるが、これをより利用し易くするために、音量や音質などに関する付随情報を併せて伝送する試みもなされている（例えば、特許文献1参照。）。

【特許文献1】特開2005-151473号公報（図1）

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかしながら、このS P D I Fの伝送方向はソース機器からシンク機器への片方向に限られており、シンク機器からソース機器に対して信号を伝送することができない。このため、他のI E E E（Institute of Electrical and Electronics Engineers）1394規格や、H D M I（High-Definition Multimedia Interface）規格（H D M Iは登録商標）などと比べてアプリケーションが限られてしまうという問題がある。

10

【0005】

本発明はこのような状況に鑑みてなされたものであり、S P D I Fのような片方向の伝送インターフェースにおいて、伝送方向を双方向化することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、上記課題を解決するためになされたものであり、その第1の側面は、双向通信に対応する旨を示す双方向情報を持む出力信号を外部機器へ伝送路を介して送信する送信部と、上記伝送路上の信号に上記出力信号の反転信号を加えることにより入力信号を抽出する抽出部とを具備するインターフェース回路である。これにより、外部機器との間の伝送路上で双方向通信を行わせるという作用をもたらす。

20

【0007】

また、この第1の側面において、上記出力信号または上記入力信号は、クロック成分を含んでもよい。これにより、クロック成分を送受信させるという作用をもたらす。この一例として、バイフェーズマーク変調された信号を含んでもよい。

【0008】

また、この第1の側面において、上記出力信号または上記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含んでもよい。これにより、伝送路上でセキュアな送受信を行わせるという作用をもたらす。

30

【0009】

また、本発明の第2の側面は、出力信号を外部機器へ伝送路を介して送信する送信部と、上記伝送路上の信号に上記出力信号の反転信号を加えることにより入力信号を抽出する抽出部とを具備し、上記送信部は、双向通信に対応する旨を示す双方向情報が上記入力信号に含まれている場合に限り上記出力信号を送信するインターフェース回路である。これにより、双方向情報が入力信号に含まれている場合に限り外部機器との間の伝送路上で双方向通信を行わせるという作用をもたらす。

【0010】

40

また、この第2の側面において、上記出力信号または上記入力信号は、クロック成分を含んでもよい。これにより、クロック成分を送受信させるという作用をもたらす。この一例として、バイフェーズマーク変調された信号を含んでもよい。

【0011】

また、この第2の側面において、上記出力信号または上記入力信号は、当該出力信号の内容が暗号化されているか否かを示す暗号化情報を含んでもよい。これにより、伝送路上でセキュアな送受信を行わせるという作用をもたらす。

【0012】

また、この第2の側面において、上記出力信号は、上記外部機器に対する制御信号を含んでもよい。これにより、伝送路において逆方向に制御信号を伝送して外部機器を制御さ

50

せるという作用をもたらす。

【0013】

また、本発明の第3の側面は、第1の出力信号を差動信号として伝送路を介して外部機器へ送信する第1の送信部と、上記伝送路上の信号に上記第1の出力信号の反転信号を加えることにより第1の入力信号を抽出する第1の抽出部と、双方向通信に対応する旨を示す双方向情報を含む第2の出力信号を同相信号として上記伝送路に重畠して上記外部機器へ送信する第2の送信部と、上記伝送路上の信号に上記第2の出力信号の反転信号を加えることにより第2の入力信号を抽出する第2の抽出部とを具備するインターフェース回路である。これにより、差動信号により双方向通信を行う伝送路において、同相信号による双方向通信を行わせるという作用をもたらす。

10

【0014】

また、本発明の第4の側面は、第1の出力信号を差動信号として伝送路を介して外部機器へ送信する第1の送信部と、上記伝送路上の信号に上記第1の出力信号の反転信号を加えることにより第1の入力信号を抽出する第1の抽出部と、第2の出力信号を同相信号として上記伝送路に重畠して上記外部機器へ送信する第2の送信部と、上記伝送路上の信号に上記第2の出力信号の反転信号を加えることにより第2の入力信号を抽出する第2の抽出部とを具備し、上記第2の送信部は、双方向通信に対応する旨を示す双方向情報が上記第2の入力信号に含まれている場合に限り上記第2の出力信号を送信するインターフェース回路である。これにより、差動信号により双方向通信を行う伝送路において、双方向情報が入力信号に含まれている場合に限り同相信号による双方向通信を行わせるという作用をもたらす。

20

【0015】

なお、本発明の第3および第4の側面において、上記第1の送信部における差動信号による双方向通信として、インターネットプロトコル（IP）に準拠した双方向通信を行うことができる。また、上記伝送路は、HDMIケーブルを構成するリザーブラインおよびホットプラグ検出ラインを利用することができます。

【発明の効果】

【0016】

本発明によれば、S P D I Fのような片方向の伝送インターフェースにおいて、伝送方向を双方向化することができるという優れた効果を奏し得る。

30

【発明を実施するための最良の形態】

【0017】

次に本発明の実施の形態について図面を参照して詳細に説明する。

【0018】

図1は、本発明の実施の形態におけるインターフェースの概念構成図である。この図では、プレーヤ10とAV(Audio/Visual)アンプ20との間に、S P D I F(Sony Philips Digital InterFace)規格に準拠するケーブル30が接続されている。S P D I F規格では、伝送方向は片方向であり、送信側の機器をソース機器、受信側の機器をシンク機器と呼んでいる。この例では、プレーヤ10がソース機器、AVアンプ20がシンク機器に該当する。

40

【0019】

したがって、従来のS P D I F規格では、プレーヤ10からAVアンプ20に対する正方向の信号(S P D I F正信号31)のみが伝送されていた。これに対し、本発明の実施の形態では、AVアンプ20からプレーヤ10に対する逆方向の信号(S P D I F逆信号32)もケーブル30によって伝送できるようにする。すなわち、ケーブル30の物理的なコネクタのピン配置を変更することなく、S P D I Fの双方向化を実現するものである。

【0020】

図2は、本発明の実施の形態におけるインターフェースの回路構成図の一例である。ケーブル30は、プレーヤ10とAVアンプ20とを接続している。接地線39はプレーヤ

50

10 および A V アンプ 2 0 における共通の接地線であり、接地端子 G N D に接続している。

**【 0 0 2 1 】**

プレーヤ 1 0 は、ケーブル 3 0 への接続回路として、増幅器 1 1 および 1 3 と、演算器 1 2 とを備えている。

**【 0 0 2 2 】**

増幅器 1 1 は、出力端子 1 4 に供給された出力信号を増幅して、送信信号としてケーブル 3 0 に出力する増幅器である。この増幅器 1 1 から出力された送信信号は、ケーブル 3 0 に出力されるとともに、演算器 1 2 の一方の入力にも供給される。

**【 0 0 2 3 】**

演算器 1 2 は、出力端子 1 4 に供給された出力信号を反転した上で、増幅器 1 1 からケーブル 3 0 に出力された送信信号に加算する演算器である。この演算器 1 2 における演算は、増幅器 1 1 からケーブル 3 0 に出力された送信信号から、出力端子 1 4 に供給された出力信号を減算することと等価である。

**【 0 0 2 4 】**

増幅器 1 3 は、演算器 1 2 の演算結果を受信信号として増幅する増幅器である。この増幅器 1 3 の出力は入力端子 1 5 に供給される。

**【 0 0 2 5 】**

また、A V アンプ 2 0 は、プレーヤ 1 0 の場合と同様に、ケーブル 3 0 に対する接続回路として、増幅器 2 1 および 2 3 と、演算器 2 2 とを備えている。

**【 0 0 2 6 】**

増幅器 2 1 は、出力端子 2 4 に供給された出力信号を増幅して、送信信号としてケーブル 3 0 に出力する増幅器である。この増幅器 2 1 から出力された送信信号は、ケーブル 3 0 に出力されるとともに、演算器 2 2 の一方の入力にも供給される。

**【 0 0 2 7 】**

演算器 2 2 は、出力端子 2 4 に供給された出力信号を反転した上で、増幅器 2 1 からケーブル 3 0 に出力された送信信号に加算する演算器である。この演算器 2 2 における演算は、増幅器 2 1 からケーブル 3 0 に出力された送信信号から、出力端子 2 4 に供給された出力信号を減算することと等価である。

**【 0 0 2 8 】**

増幅器 2 3 は、演算器 2 2 の演算結果を受信信号として増幅する増幅器である。この増幅器 2 3 の出力は入力端子 2 5 に供給される。

**【 0 0 2 9 】**

このように、増幅器 1 1 および 2 2 において送信信号から出力信号を減算することによって、他の装置から送信された信号を受信することができるようになり、本来の S P D I F 規格における正信号に加えて、逆信号を送受することが可能になる。

**【 0 0 3 0 】**

本発明の実施の形態において、増幅器 1 1 および 2 1 は、特許請求の範囲に記載の送信部の一例である。また、演算器 1 2 および 2 2 は、特許請求の範囲に記載の抽出部の一例である。

**【 0 0 3 1 】**

なお、この例では接地線 3 9 を明示しているが、以下の例では図面上、接地線を省略して説明する。

**【 0 0 3 2 】**

次に S P D I F 規格について図面を参照して説明する。

**【 0 0 3 3 】**

図 3 は、S P D I F 規格におけるフレーム構成を示す図である。S P D I F 規格では、各フレームは 2 つのサブフレームから構成される。2 チャンネルステレオ音声の場合、1 つ目のサブフレームに左チャンネル信号が含まれ、2 つ目のサブフレームに右チャンネル信号が含まれる。

10

20

30

40

50

**【0034】**

サブフレームの先頭には後述するようにプリアンブルが設けられ、左チャンネル信号にはプリアンブルとして「M」が、右チャンネル信号にはプリアンブルとして「W」が付与される。但し、192フレーム毎に先頭のプリアンブルにはブロックの開始を表す「B」が付与される。すなわち、1ブロックは192フレームにより構成される。ブロックは、後述するチャンネルステータスを構成する単位である。

**【0035】**

図4は、SPDIF規格におけるサブフレーム構成を示す図である。サブフレームは、第0乃至第31の計32のタイムスロットから構成される。

**【0036】**

第0乃至第3タイムスロットは、プリアンブル(Sync preamble)を示す。このプリアンブルは、上述のように左右チャンネルの区別やブロックの開始位置を表すために「M」、「W」または「B」の何れかを示す。

**【0037】**

第4乃至第27タイムスロットはメインデータフィールドであり、24ビットコードレンジが採用される場合には全体が音声データを表す。また、20ビットコードレンジが採用される場合には第8乃至第27タイムスロットが音声データ(Audio sample word)を表す。後者の場合、第4乃至第7タイムスロットは追加情報(Auxiliary sample bits)として利用することができる。

**【0038】**

第28タイムスロットは、メインデータフィールドの有効フラグ(Validity flag)である。

**【0039】**

第29タイムスロットは、ユーザデータ(User data)の1ビット分を表す。各フレームにまたがってこの第29タイムスロットを累積することによって一連のユーザデータを構成することができる。このユーザデータのメッセージは8ビットの情報ユニット(IU:Information Unit)を単位として構成され、1つのメッセージには3乃至129個の情報ユニットが含まれる。情報ユニット間には0乃至8ビットの「0」が存在し得る。情報ユニットの先頭は開始ビット「1」により識別される。メッセージ内の最初の7個の情報ユニットは予約されており、8個目以降の情報ユニットにユーザは任意の情報を設定することができる。メッセージ間は8ビット以上の「0」により分割される。

**【0040】**

第30タイムスロットは、チャンネルステータス(Channel status)の1ビット分を表す。各フレームにまたがってブロック毎に第30タイムスロットを累積することによって一連のチャンネルステータスを構成することができる。なお、ブロックの先頭位置は、上述のように、プリアンブル(第0乃至第3タイムスロット)により示される。チャンネルステータスのフォーマットについては後述する。

**【0041】**

第31タイムスロットは、パリティビット(Parity bit)である。第4乃至第31タイムスロットに含まれる「0」とおよび「1」の数が偶数になるように、このパリティビットが付与される。

**【0042】**

図5は、SPDIF規格における信号変調方式を示す図である。SPDIF規格では、サブフレームのうちプリアンブルを除く第4乃至第31タイムスロットがバイフェーズマーク変調される。

**【0043】**

このバイフェーズマーク変調の際には、元の信号(ソースコーディング)の2倍速のクロックが用いられる。元の信号のクロックサイクルを前半と後半に分けると、前半のクロックサイクルのエッジで、バイフェーズマーク変調の出力は必ず反転する。また、後半クロックサイクルのエッジにおいて、元の信号が「1」を示しているときには反転し、元の

10

20

30

40

50

信号が「0」を示しているときには反転しない。これにより、バイフェーズマーク変調された信号から元の信号におけるクロック成分を抽出できることになる。

#### 【0044】

図6は、S P D I F規格におけるプリアンブルのチャンネルコーディングを示す図である。上述のように、サブフレームのうち第4乃至第31タイムスロットはバイフェーズマーク変調される。一方、第0乃至第3タイムスロットのプリアンブルは通常のバイフェーズマーク変調ではなく、2倍速のクロックに同期したビットパターンとして扱われる。すなわち、第0乃至第3タイムスロットの各タイムスロットに2ビットずつ割り当てることにより、同図のような8ビットパターンを得る。

#### 【0045】

直前の状態が「0」であれば、プリアンブル「B」には「11101000」が、「M」には「11100010」が、「W」には「1100100」がそれぞれ割り当てられる。一方、直前の状態が「1」であれば、プリアンブル「B」には「00010111」が、「M」には「00011101」が、「W」には「00011011」がそれぞれ割り当てられる。

#### 【0046】

図7は、S P D I F規格におけるチャンネルステータスのフォーマットを示す図である。チャンネルステータスは、サブフレームにおける第30タイムスロットをブロック毎に累積したものであり、同じサブフレームによって伝送されるオーディオチャンネルに関する情報を保持するものである。この図では、チャンネルステータスの内容が縦方向に1バイトずつ配置され、横方向には各バイトにおけるビット構成が示されている。なお、ここでは、民生用(Consumer use)のフォーマットを想定して説明する。

#### 【0047】

第0バイトにおいて、第0ビット目は、このチャンネルステータスが民生用であることを示すビットである。第1ビット目は、リニアP C Mのサンプルであるか否かを示すビットである。第2ビット目は、著作権の設定されているソフトウェアであるか否かを示すビットである。第3乃至5ビットは、追加フォーマット情報(Additional format information)として、例えば、プリエンファシス(pre-emphasis)の有無などを含むフィールドである。第6および7ビットは、モードを示すフィールドである。

#### 【0048】

第1バイトは、カテゴリコードを示すフィールドである。このカテゴリコードは、オーディオ信号を生成する装置の機種を示すものである。このカテゴリコードは、チャンネルステータスの先頭から数えて第8乃至15ビットに配置される。

#### 【0049】

第2バイトにおいて、第0乃至3ビットは、ソース番号を示すフィールドである。このソース番号は、ソースを識別する番号であり、「1」から「15」のレンジを示す。第4乃至7ビットは、チャンネル番号を示すフィールドである。このチャンネル番号は、右チャンネルか左チャンネルかを識別する番号である。

#### 【0050】

第3バイトにおいて、第0乃至3ビットは、サンプリング周波数を示すフィールドである。このサンプリング周波数として、例えば、「0000」は44.1K H zを表す。第4および5ビットは、クロック精度を示すフィールドである。このクロック精度は、精度のレベルを3段階で示す。

#### 【0051】

第4バイトにおいて、第0乃至3ビットは、ワード長を示すフィールドである。第0ビット目が「0」であれば最大サンプル長は20ビット、「1」であれば最大サンプル長は24ビットであることを意味する。そして、続く第1乃至3ビットにおいて具体的なビット数を特定することが可能である。第4および5ビットは、オリジナルサンプリング周波数を示すフィールドである。

#### 【0052】

10

20

30

40

50

第5バイト以降については、現行のS P D I F規格では定義されていない。そこで、本発明の実施の形態では、双方向通信が可能であるか否かを示す双方向通信ビットとして、第5バイトの第0ビット目が使用される。すなわち、例えば、プレーヤ10からの信号のチャンネルステータスにおいて、第5バイトの第0ビット目が「1」を示している場合には、AVアンプ20がプレーヤ10に対して逆方向通信を行うことができるこ<sup>10</sup>とを意味する。プレーヤ10から受信したS P D I F正信号31のチャンネルステータスにおいて双方向通信ビットが「1」を示している場合には、AVアンプ20はS P D I F逆信号32により応答する。これにより、ケーブル30における双方向通信のシーケンスが開始される。一方、プレーヤ10からの信号のチャンネルステータスにおいて、第5バイトの第0ビット目が「0」を示している場合には、AVアンプ20からプレーヤ10に対する逆方向通信は行うことができないことを意味する。なお、双方向通信ビットは、特許請求の範囲に記載の双方向情報の一例である。

#### 【0053】

また、本発明の実施の形態では、オーディオデータが暗号化されているか否かを示す暗号化ビットとして、第5バイトの第1ビット目が使用可能である。すなわち、例えば、プレーヤ10からの信号のチャンネルステータスにおいて、第5バイトの第1ビット目が「1」を示している場合には、プレーヤ10からのオーディオデータが暗号化されていることを意味する。一方、プレーヤ10からの信号のチャンネルステータスにおいて、第5バイトの第1ビット目が「0」を示している場合には、プレーヤ10からのオーディオデータが暗号化されていないことを意味する。<sup>20</sup>

#### 【0054】

図8は、S P D I F規格におけるユーザデータのフォーマットを示す図である。ユーザデータは、サブフレームにおける第29タイムスロットをロック毎に累積したものである。上述のように、ユーザデータのメッセージは、8ビットの情報ユニット(IU)を単位として構成され、1つのメッセージには3乃至129個の情報ユニットが含まれる。また、メッセージ間は8ビット以上の「0」により分割され、情報ユニットの先頭は開始ビット「1」により識別される。

#### 【0055】

先頭の情報ユニットは、図8(a)に示すように、モードおよびアイテムを含む。モードは、メッセージのクラスを示すフィールドであり、例えばプリセット情報などを示す。アイテムは、メッセージのタイプをさらに定義するためのフィールドである。<sup>30</sup>

#### 【0056】

2番目の情報ユニットは、図8(b)に示すように、情報ユニットの数を含む。先頭ビットを除く7ビットにより、「1」から「127」のレンジで情報ユニットの数を示すことができる。

#### 【0057】

3番目の情報ユニットは、図8(c)に示すように、カテゴリコードを含む。このカテゴリコードは、図7のチャンネルステータスの第1バイトにより示されるオーディオデータの生成元におけるカテゴリコードである。ユーザデータでは情報ユニットの先頭ビットが開始ビットとなるため、有効なデータは7ビット分である。この7ビットは、チャンネルステータスにおける第8乃至14ビットに相当する。第15ビット目であるLビットは、商用のプリレコードソフトウェアを示すビットであるため、このユーザデータのメッセージには含まれない。<sup>40</sup>

#### 【0058】

4乃至7番目の情報ユニットは、図8(d)に示すように、3つのユーザ情報X、YおよびZが含まれる。これら3つのユーザ情報としては1バイト(8ビット)ずつ割り当てられている。したがって、本発明の実施の形態においては、ユーザデータ内に情報フレームを新たに定義して、ユーザ情報Xによって情報の種類を識別し、ユーザ情報YおよびZにおいて各方向における実データを伝達することが可能である。

#### 【0059】

次に、本発明の実施の形態による双方向通信を資料したシステムの具体例について図面を参照して説明する。

#### 【0060】

図9は、本発明の実施の形態において情報通信フレームを双方向に送受信するインターフェースの構成図の一例である。この例では、プレーヤ610とAVアンプ620がケーブル630により接続されている。プレーヤ610における、增幅器611、演算器612、増幅器613、出力端子614および入力端子615は、増幅器11、演算器12、増幅器13、出力端子14および入力端子15に対応する。また、AVアンプ620における、増幅器621、演算器622、増幅器623、出力端子624および入力端子625は、増幅器21、演算器22、増幅器23、出力端子24および入力端子25に対応する。  
10

#### 【0061】

プレーヤ610は、出力端子614に正信号を送信するための正信号送信部616と、入力端子615から逆信号を受信するための逆信号受信部617とを備える。プレーヤ610は、AVアンプ620に対してユーザデータUAを送信する。また、プレーヤ610は、AVアンプ620からユーザデータUBを受信する。

#### 【0062】

AVアンプ620は、出力端子624に正信号を送信するための正信号送信部626と、入力端子625から逆信号を受信するための逆信号受信部627とを備える。AVアンプ620は、プレーヤ610に対してユーザデータUBを送信する。また、AVアンプ620は、プレーヤ610からユーザデータUAを受信する。  
20

#### 【0063】

このように、本発明の実施の形態では、プレーヤ610およびAVアンプ620においてそれぞれ演算器612および622を設けて、ケーブル630上の信号から送信信号を減算することにより、他の装置からの受信信号を抽出することができる。

#### 【0064】

図10は、本発明の実施の形態によるインターフェースを用いたシステム構成例を示す図である。このシステム構成例では、プレーヤ10およびAVアンプ20がケーブル30により接続されるとともに、AVアンプ20およびテレビジョン受像機器40がケーブル50により接続されている。  
30

#### 【0065】

プレーヤ10とAVアンプ20との接続関係では、プレーヤ10がソース機器となり、AVアンプ20がシンク機器となる。また、AVアンプ20とテレビジョン受像機器40との接続関係では、AVアンプ20がソース機器となり、テレビジョン受像機器40がシンク機器となる。

#### 【0066】

ケーブル30では、プレーヤ10からAVアンプ20に対する正方向のSPDIF正信号31と、AVアンプ20からプレーヤ10に対する逆方向のSPDIF逆信号32とが伝送される。また、ケーブル50では、AVアンプ20からテレビジョン受像機器40に対する正方向のSPDIF正信号51と、テレビジョン受像機器40からAVアンプ20に対する逆方向のSPDIF逆信号52とが伝送される。  
40

#### 【0067】

このような接続においては、オーディオ信号はプレーヤ10からAVアンプ20を介してテレビジョン受像機器40に正信号として伝送される。本発明の実施の形態では、さらに、テレビジョン受像機器40からAVアンプ20を介してプレーヤ10に逆信号を伝送することができる。これにより、例えば、テレビジョン受像機器40のリモコン操作信号を逆信号として伝送して、プレーヤ10に対する電源オン/スタンバイ、再生/停止、早送りなどの機器制御を行うことが可能となる。また、曲名などの情報を取得することができる。

#### 【0068】

10

20

30

40

50

図11は、本発明の実施の形態によるインターフェースを用いたクロック伝送の一例を示す図である。ここでは、プレーヤ710およびAVアンプ720をケーブル730によって接続することにより構成されたAVシステムを想定している。ここでは、インターフェース部分については明示していないが、図2と同様の構成を備えることを想定している。

#### 【0069】

プレーヤ710は、内部クロック発生回路711と、クロック成分再構成回路712と、クロック切替器713と、制御マイコン714と、記録媒体アクセス部715と、復号部716とを備えている。

#### 【0070】

内部クロック発生回路711は、プレーヤ710の内部におけるクロック信号を発生する回路である。この内部クロック発生回路711は、例えば水晶発振子(クリスタル)などの発振子による発振振幅電圧を利用してクロック信号を生成する。

#### 【0071】

クロック成分再構成回路712は、AVアンプ720から信号線718に供給されたSPDIF逆信号に基づいてクロック成分を再構成する回路である。このクロック成分再構成回路712は、具体的には、PLL(Phase Locked Loop)回路によって実現され、AVアンプ720から供給されたSPDIF逆信号と位相および周波数が一致するクロック信号を生成する。

#### 【0072】

クロック切替器713は、内部クロック発生回路711において生成されたクロックまたはクロック成分再構成回路712において再構成されたクロックの何れかを選択して、出力するクロックを切り替える回路である。

#### 【0073】

制御マイコン714は、プレーヤ710の動作を制御するためのマイクロコンピュータである。この制御マイコン714は、クロック成分再構成回路712においてクロック成分が再構成されたことを検知すると、クロック成分再構成回路712からのクロックを選択するようクロック切替器713に対して指示する。

#### 【0074】

記録媒体アクセス部715は、クロック切替器713から出力されたクロックに従って、記録媒体717から映像信号および音声信号を読み出す回路である。

#### 【0075】

復号部716は、クロック切替器713から出力されたクロックに従って、記録媒体アクセス部715によって読み出された映像信号および音声信号を復号するものである。この復号部716によって復号された信号は信号線719からAVアンプ720にSPDIF正信号として伝送される。

#### 【0076】

AVアンプ720は、プレーヤ710から信号線728に供給された信号を受信し、その受信された信号のうち音声信号を増幅するものである。このAVアンプ720は、内部クロック発生回路721と、クロック成分再構成回路722と、クロック切替器723と、制御マイコン724と、ラッチ725と、D/A変換器726と、逆信号送信部727を備えている。

#### 【0077】

内部クロック発生回路721は、AVアンプ720の内部におけるクロック信号を発生する回路である。この内部クロック発生回路721は、内部クロック発生回路711と同様に、例えば水晶発振子(クリスタル)などの発振子による発振振幅電圧を利用してクロック信号を生成する。

#### 【0078】

クロック成分再構成回路722は、プレーヤ710から信号線728に供給されたSPDIF逆信号に基づいてクロック成分を再構成する回路である。このクロック成分再構成

10

20

30

40

50

回路 722 は、クロック成分再構成回路 712 と同様に、PLL 回路によって実現され、プレーヤ 710 から供給された SPDIF 正信号と位相および周波数が一致するクロック信号を生成する。

#### 【0079】

クロック切替器 723 は、内部クロック発生回路 721 において生成されたクロックまたはクロック成分再構成回路 722 において再構成されたクロックの何れかを選択して、出力するクロックを切り替える回路である。

#### 【0080】

制御マイコン 724 は、AV アンプ 720 の動作を制御するためのマイクロコンピュータである。この制御マイコン 724 は、チャンネルステータス（図 7）の第 5 バイトの第 0 ビット目が逆方向通信を行うことができる旨を示している場合には、内部クロック発生回路 721 によって生成されたクロックをクロック切替器 723 に選択させる。一方、逆方向通信を行うことができない旨を示している場合には、クロック成分再構成回路 722 によって再構成されたクロックをクロック切替器 723 に選択させる。

10

#### 【0081】

ラッチ 725 は、プレーヤ 710 から信号線 728 に供給された信号を保持するラッチである。D/A 変換器 726 は、ラッチ 725 に保持された信号をデジタル信号からアナログ信号に変換するものである。このようにして変換されたアナログ信号は、後段の（図示しない）増幅部において音声信号が増幅される。なお、これらラッチ 725 および D/A 変換器 726 は、クロック切替器 723 から供給されたクロックに従って動作する。

20

#### 【0082】

逆信号送信部 727 は、クロック切替器 723 から供給されたクロックを信号線 729 からプレーヤ 710 に対して送信するものである。このクロックは、ケーブル 730 によって SPDIF 逆信号として伝送され、信号線 718 からクロック成分再構成回路 712 に供給される。この SPDIF 逆信号は AV アンプ 720 の内部で生成されたクロック成分を含んでいる。SPDIF 逆信号はバイフェーズマーク変調されて伝送されるため、例え無音信号であってもクロック成分は AV アンプ 720 からプレーヤ 710 に伝送される。すなわち、この例における SPDIF 逆信号は有効な音声信号を含んでいなくてもよい。

#### 【0083】

30

この構成例によれば、AV アンプ 720 において生成されたクロック信号がプレーヤ 710 に伝送され、その伝送されたクロック信号に従ってプレーヤ 710 から AV アンプ 720 に映像信号および音声信号を伝送することができる。したがって、AV アンプ 720 の内部クロックをマスタクロックとしてプレーヤ 710 を動作させることができ、いわゆるジッタレス再生を実現することができる。これにより、AV アンプ 720 において速度調整のために利用されるバッファを省くことができるようになる。また、各機器において生成されるクロックの精度に着目すると、一般にプレーヤよりも AV アンプの方がクロックの精度が高いことが多い。したがって、AV アンプ 720 のクロックをマスタクロックとしてプレーヤ 710 を動作させることによって、音声信号の再生品質を向上させることができる。

40

#### 【0084】

図 12 は、本発明の実施の形態における双方向通信により実現可能な認証処理のシーケンス例を示す図である。この認証処理は、デジタル・トランスマッシュション・コンテント・プロテクション（DTCR）規格では、AKE（Authentication and Key Exchange）処理と呼ばれており、デジタルデータのやりとりに先立って、シンク機器 1 がコピー制御情報を適切に扱うことのできる機器であることの認証を行った上で暗号化および復号化のための鍵を交換する。そして、ソース機器 2 でデジタルデータを暗号化して、暗号化されたデジタルデータをシンク機器 1 で復号する。これにより、シンク機器 1 におけるデジタルコンテンツの保護が保証されるとともに、それ以外の機器によるデジタルコンテンツの盗用が防止される。

50

## 【0085】

認証処理を行う際には、処理が重複しないように、シンク機器1から処理を開始することになっている。まず、シンク機器1は、AKEステータスコマンド1001によりソース機器2の状態を調べる。その結果、ソース機器2からAKEステータスレスポンス2001として受け入れ可能である旨の応答が得られれば、シンク機器1は乱数および証明書を添付してCHALLENGEサブファンクション1002を発行する。この証明書はDTC defenseの管理機構であるデジタル・トランスマッシュン・ライセンシング・アドミニストレータ(DTLA)から各機器に対して発行されたものである。ソース機器2はシンク機器1からの証明書を認証してその結果をレスポンス2002としてシンク機器1に返す。そして、ソース機器2は、同様の手順をソース機器2側から行う(2003、1003、2004、1004)。10

## 【0086】

続いて、ソース機器2は、シンク機器1から受け取った乱数に基づいて所定の数値を計算して、RESPONSEサブファンクション2005によりシンク機器1に送信する。同様に、シンク機器1は、ソース機器2から受け取った乱数に基づいて所定の数値を計算して、RESPONSEサブファンクション1006によりソース機器2に送信する。なお、これらRESPONSEサブファンクション2005または1006を受信した機器は、それぞれ認証処理を行う。

## 【0087】

そして、ソース機器2は、エクスチェンジ鍵をEXCHANGE\_KEYサブファンクション2007により送信する。コンテンツ鍵を計算するためのシードをシンク機器1がCONTENT\_KEY\_REQサブファンクション2010により要求すると、ソース機器2はシードをレスポンス1010により送信する。これにより、シンク機器1はエクスチェンジ鍵およびシードからコンテンツ鍵を計算する。コンテンツのコピー制御情報としては、上述のように、コピーネバー、コピーワンジェネレーション、ノーモアコピー、コピーフリーの4種類があり、暗号化されているのは前3者である。コンテンツ鍵はその3者に対応して3種類設けられる。20

## 【0088】

また、SRMサブファンクション1008および2008では、SRM(System Renewability Message)の交換が行われる。このSRMは、正当な機器に対して更新されたメッセージを送信することにより、そのような正当な機器以外を認証できないようにするためのものである。このSRMサブファンクションを受信した機器は、認証処理を行って、送信してきたSRMが間違っていないかどうかを確認する。30

## 【0089】

本発明の実施の形態では、図8(d)に示したユーザデータのユーザ情報X乃至Zを用いることにより、上述の著作権保護のための認証および鍵交換などが可能である。また、図7に示したチャンネルステータスの第5バイトの第1ビット目を用いることにより、暗号化の有無を定義することができる。これにより、従来のSPDIF規格とは異なり、オーディオデータを暗号化して伝送することが可能となり、セキュアに伝送することが可能となる。40

## 【0090】

なお、上の例は全認証(Full Authentication)と呼ばれる手順で、全3種類の鍵を交換するものである。これに対してより簡易な限定認証(Restricted Authentication)と呼ばれる手順では一種類の鍵のみを交換する。この限定認証の場合、全認証のほぼ半分程度の時間で認証処理を行うことができる。また、この例では、DTC defenseにより著作権保護を行う例について説明したが、本発明はこれに限定されるものではなく、例えばHDCP(High-bandwidth Digital Content Protection system)などを用いるようにしてもよい。

## 【0091】

図13は、本発明の実施の形態によるインターフェースを用いた復号処理の一例を示す50

図である。この例では、プレーヤ810とAVアンプ820がケーブル830により接続されている。プレーヤ810における、増幅器811、演算器812、増幅器813、出力端子814および入力端子815は、増幅器11、演算器12、増幅器13、出力端子14および入力端子15に対応する。また、AVアンプ820における、増幅器821、演算器822、増幅器823、出力端子824および入力端子825は、増幅器21、演算器22、増幅器23、出力端子24および入力端子25に対応する。

#### 【0092】

プレーヤ810は、出力端子814に正信号を送信するための正信号送信部816と、入力端子815から逆信号を受信するための逆信号受信部817とを備える。プレーヤ810は、AVアンプ820に対して符号化信号を送信する。また、プレーヤ810は、AVアンプ820から復号信号を受信する。  
10

#### 【0093】

AVアンプ820は、入力端子825から符号化信号を受信するための逆信号受信部827と、符号化信号を復号して復号信号を生成する復号部828と、出力端子824に復号信号を送信するための正信号送信部826とを備える。AVアンプ820は、プレーヤ810から符号化信号を受信する。そして、符号化信号を復号部828により復号して、復号信号をプレーヤ810に対して送信する。この復号信号の送信は、ケーブル30上のS P D I F逆信号により行われる。

#### 【0094】

このように、本発明の実施の形態では、プレーヤ810から送信された符号化信号をAVアンプ820において復号して、その復号信号をプレーヤ810に返送することにより、AVアンプ820の復号部828を利用した復号を行うことができる。例えば、プレーヤ810における（図示しない）復号部のバージョンが古いために符号化信号を復号できないような場合、AVアンプ820における復号部828を利用して復号し、プレーヤ810に返送することができる。  
20

#### 【0095】

図14は、本発明の実施の形態によるインターフェースを用いたマルチトラックレコーディング処理の一例を示す図である。この例では、レコーダ840と変換器850がケーブル860により接続されている。レコーダ840における、増幅器841、演算器842、増幅器843、出力端子844および入力端子845は、増幅器11、演算器12、増幅器13、出力端子14および入力端子15に対応する。また、変換器850における、増幅器851、演算器852、増幅器853、出力端子854および入力端子855は、増幅器21、演算器22、増幅器23、出力端子24および入力端子25に対応する。  
30

#### 【0096】

レコーダ840は、出力端子844に再生信号を送信するための再生部846と、入力端子845から記録信号を受信するための記録部847とを備える。レコーダ840は、変換器850に対して再生信号を送信する。また、レコーダ840は、変換器850から記録信号を受信する。

#### 【0097】

変換器850は、入力端子855から再生信号を受信してデジタル信号からアナログ信号に変換するためのD/A変換器857と、外部から入力されたアナログ信号をデジタル信号に変換するためのA/D変換器856とを備える。D/A変換器857にはスピーカ871が接続されており、D/A変換器857によって変換されたアナログ信号がスピーカ871から音声出力される。A/D変換器856にはマイクロホン872が接続されており、マイクロホン872入力された音声がA/D変換器856によってデジタル信号に変換されて、出力端子854に供給される。これらA/D変換器856およびD/A変換器857は、クロック発生回路858によって発生された共通のクロックによって動作する。  
40

#### 【0098】

このように、本発明の実施の形態では、スピーカ871から出力される音声と、マイク  
50

ロホン 872 に入力される音声とをクロック発生回路 858 による共通のクロックにより制御することができる。そして、マイクロホン 872 に入力された音声をデジタル信号に変換して、記録信号として伝送することにより、再生信号と記録信号との間の同期を測ることが可能となる。この場合、再生信号はケーブル 860 上の SPDIF 正信号としてレコーダ 840 から変換器 850 に伝送され、記録信号はケーブル 860 上の SPDIF 逆信号として変換器 850 からレコーダ 840 に伝送される。

#### 【0099】

次に、本発明の実施の形態におけるインターフェースを HDMI (High-Definition Multimedia Interface) 規格 (HDMI は登録商標) によるケーブルに適用した場合の応用例について説明する。

10

#### 【0100】

図 15 は、HDMI 規格によるインターフェースの概念構成図である。HDMI 規格では、基本となる高速伝送ラインによる伝送方向を一方向に定めており、送信側の機器をソース機器、受信側の機器をシンク機器と呼んでいる。この例では、ソース機器 100 およびシンク機器 200 が HDMI ケーブル 300 により接続されている。そして、ソース機器 100 には送信動作を行うトランスマッタ 101 が含まれ、シンク機器 200 には受信動作を行うレシーバ 201 が含まれている。

#### 【0101】

トランスマッタ 101 とレシーバ 201 との間の伝送には、TMDS (Transition Minimized Differential Signaling) と呼ばれるシリアル伝送方式が用いられる。HDMI 規格では、映像信号および音声信号は 3 つの TMDS チャンネル 310 乃至 330 を用いて伝送される。すなわち、ある垂直同期信号から次の垂直同期信号までの区間の内、水平帰線区間および垂直帰線区間を除いた区間である有効画像区間ににおいて、非圧縮の 1 画面分の画像の画素データに対応する差動信号が、TMDS チャンネル 310 乃至 330 により、シンク機器 200 に向けて一方向に送信される。また、水平帰線区間または垂直帰線区間ににおいては、音声データ、制御データまたはその他の補助データ等に対応する差動信号が、TMDS チャンネル 310 乃至 330 により、シンク機器 200 に向けて一方向に送信される。

20

#### 【0102】

また、HDMI 規格では、クロック信号が TMDS クロックチャンネル 340 により伝送される。TMDS チャンネル 310 乃至 330 の各々では、TMDS クロックチャンネル 340 により伝送される 1 クロックの間に、10 ビット分の画素データを送信することができる。

30

#### 【0103】

また、HDMI 規格では、ディスプレイデータチャンネル (DDC : Display Data Channel) 350 が設けられる。このディスプレイデータチャンネル 350 は、シンク機器 200 における E - E D I D (Enhanced Extended Display Identification Data) 情報をソース機器が読み出すために用いられる。E - E D I D 情報とは、シンク機器 200 がディスプレイ装置である場合に、その機種、解像度、色の特性およびタイミングなどの設定や性能に関する情報を示すものである。この E - E D I D 情報は、シンク機器 200 の E D I D ROM 202 に保持される。なお、図示していないが、ソース機器 100 もシンク機器 200 と同様に、E - E D I D 情報を記憶し、必要に応じてその E - E D I D 情報をシンク機器 200 に送信することができる。

40

#### 【0104】

さらに、HDMI 規格では、CEC (Consumer Electronics Control) ライン 361、リザーブライン 362 および H P D (Hot Plug Detect) ライン 363 等が設けられる。CEC ライン 361 は、機器制御信号の双方向通信を行うためのラインである。ディスプレイデータチャンネル 350 が機器間を 1 対 1 に接続するのに対して、この CEC ライン 361 は HDMI に接続される全機器を直接接続する。

#### 【0105】

50

リザーブライン 362 は、HDMI 規格上は利用されていないラインである。また、HPD ライン 363 は、HDMI のケーブルによって他の機器と接続されていること（ホットプラグ）を検知するためのラインである。本発明の実施の形態では、このリザーブライン 362 および HPD ライン 363 を用いてイーサネット（登録商標）信号、SPDIF 正信号および SPDIF 逆信号を伝送することを想定する。

#### 【0106】

図 16 は、HDMI 規格によるコネクタのピン配置例を示す図である。ここでは、タイプ A と呼ばれるピン配置におけるピン番号 301 と信号名称 302 との対応関係が示されている。

#### 【0107】

TMDS チャンネル 310 乃至 330 および TMDS クロックチャンネル 340 は、それぞれ正極、シールドおよび負極の 3 ピンから構成されており、1 乃至 3 番ピンが TMDS チャンネル 330、4 乃至 6 番ピンが TMDS チャンネル 320、7 乃至 9 番ピンが TMDS チャンネル 310、10 乃至 12 番ピンが TMDS クロックチャンネル 340 にそれぞれ対応している。

#### 【0108】

また、13 番ピンが CEC ライン 361 に、14 番ピンがリザーブライン 362 に、19 番ピンが HPD ライン 363 に、それぞれ対応している。また、ディスプレイデータチャンネル 350 は、シリアルクロック（SCL）、シリアルデータ（SDA）および接地（グランド）の 3 ピンから構成されており、15 乃至 17 番ピンがそれぞれ対応する。なお、ディスプレイデータチャンネル 350 の接地（17 番ピン）は、CEC ライン 361 の接地と共に通化されている。18 番ピンは電源供給ライン（+5V）に対応する。

#### 【0109】

図 17 は、本発明の実施の形態におけるソース機器 100 およびシンク機器 200 の内部構成例について示す図である。ここでは、本発明の実施の形態における要部であるリザーブライン 362 および HPD ライン 363 に関する構成を示している。ソース機器 100 は、シンク機種検出回路 110 と、プラグ接続検出回路 120 と、ソース側送受信回路 140 と、SPDIF 送受信回路 170 と、イーサネット送受信回路 160 とを備えている。また、シンク機器 200 は、ソース機種検出回路 210 と、プラグ接続伝達回路 220 と、シンク側送受信回路 250 と、SPDIF 送受信回路 270 と、イーサネット送受信回路 260 とを備えている。

#### 【0110】

リザーブライン 362 は、上述のとおり HDMI 規格上は利用されていないラインであるが、ここではピンの有効利用のため、接続される機器の機種を検出するために用いられるものとしている。すなわち、ソース機器 100 におけるシンク機種検出回路 110 では、リザーブライン 362 を介してシンク機器 200 の機種を検出する。また、シンク機器 200 におけるソース機種検出回路 210 では、リザーブライン 362 を介してソース機器 100 の機種を検出する。ここにいう機種としては、例えば、HDMI 規格を拡張してリザーブライン 362 および HPD ライン 363 によりイーサネット信号を双方向伝送するようにした機種（以下、HDMI 拡張機種という。）を想定することができる。

#### 【0111】

HPD ライン 363 は、上述のとおり HDMI のケーブルによって他の機器と接続されていることを検知するためのラインである。シンク機器 200 におけるプラグ接続伝達回路 220 は、HPD ライン 363 に接続する端子を所定の電圧にバイアスすることにより、シンク機器 200 が接続されている旨を伝達する。ソース機器 100 におけるプラグ接続検出回路 120 は、HPD ライン 363 に接続する端子の電位を基準電位と比較することにより、シンク機器 200 の接続を検出する。

#### 【0112】

このような機能を有するリザーブライン 362 および HPD ライン 363 に対して、本発明の実施の形態では、ソース側送受信回路 140 およびシンク側送受信回路 250 を接

10

20

30

40

50

続する。すなわち、ソース機器 100 におけるソース側送受信回路 140 は、コンデンサ 131 および 132 と抵抗 133 を介してリザーブライン 362 および HPD ライン 363 に接続する。また、シンク機器 200 におけるシンク側送受信回路 250 は、コンデンサ 231 および 232 と抵抗 233 を介してリザーブライン 362 および HPD ライン 363 に接続する。

#### 【0113】

ソース側送受信回路 140 は、リザーブライン 362 および HPD ライン 363 を用いて双方向伝送されるイーサネット信号をイーサネット送受信回路 160 に接続し、リザーブライン 362 および HPD ライン 363 を用いて双方向伝送される SPDIF 信号を SPDIF 送受信回路 170 に接続する。

10

#### 【0114】

シンク側送受信回路 250 は、リザーブライン 362 および HPD ライン 363 を用いて双方向伝送されるイーサネット信号をイーサネット送受信回路 260 に接続し、リザーブライン 362 および HPD ライン 363 を用いて双方向伝送される SPDIF 信号を SPDIF 送受信回路 270 に接続する。

#### 【0115】

イーサネット送受信回路 160 および 260 は、イーサネット信号を送受信する回路であり、例えばインターネットプロトコル (IP) に準拠した双方向通信を行うものである。この場合、インターネットプロトコル (IP) の上位層としては、TCP (Transmission Control Protocol) や UDP (User Datagram Protocol) を用いることができる。これらイーサネット送受信回路 160 および 260 は、従来技術により実現され得る。

20

#### 【0116】

SPDIF 送受信回路 170 および 270 は、本発明の実施の形態における双方向の SPDIF 信号を送受信するものである。SPDIF 信号の双方向化は、ソース側送受信回路 140 およびシンク側送受信回路 250 において行われるため、SPDIF 送受信回路 170 および 270 は従来技術による SPDIF 規格に準拠した送受信回路を用いることができる。

#### 【0117】

図 18 は、本発明の実施の形態におけるソース側送受信回路 140 およびシンク側送受信回路 250 の一構成例を示す図である。

30

#### 【0118】

図 18 (a) に示すように、シンク側送受信回路 250 は、增幅器 510、520、530、550、581 および 582 と、インバータ 541 と、演算器 542、560、571、572 および 583 を備えている。

#### 【0119】

増幅器 510 は、イーサネット送受信回路 260 から信号線 511 および 512 を介して供給される信号を増幅する増幅器である。信号線 511 および 512 の信号は差動信号になっており、増幅器 510 は差動入力により動作する。

#### 【0120】

増幅器 520 は、増幅器 510 の出力を増幅する増幅器である。この増幅器 520 の出力は差動信号になっており、演算器 571 には正極の信号が、演算器 572 には負極の信号がそれぞれ供給される。

40

#### 【0121】

増幅器 530 は、リザーブライン 362 および HPD ライン 363 からの信号を増幅する増幅器である。リザーブライン 362 および HPD ライン 363 の信号は差動信号になっており、増幅器 530 は差動入力により動作する。

#### 【0122】

インバータ 541 は、増幅器 510 の出力を反転させる回路である。演算器 542 は、インバータ 541 の出力と増幅器 530 の出力を加算する回路である。すなわち、インバータ 541 および演算器 542 は、リザーブライン 362 および HPD ライン 363 にお

50

ける信号からシンク機器 200 の出力信号を取り除いた信号を、増幅器 550 に入力する。

**【 0 1 2 3 】**

増幅器 550 は、演算器 542 の出力を増幅する増幅器である。この増幅器 550 出力は差動信号になっており、信号線 558 には正極の信号が、信号線 559 には負極の信号がそれぞれ供給される。信号線 558 および 559 にはイーサネット送受信回路 260 が接続されており、リザーブライン 362 および HPD ライン 363 における信号からシンク機器 200 の出力信号を取り除いた信号がイーサネット送受信回路 260 に供給される。

**【 0 1 2 4 】**

増幅器 581 は、SPDIF 送受信回路 270 から信号線 568 を介して供給される信号を増幅する増幅器である。

**【 0 1 2 5 】**

演算器 571 は、増幅器 581 の出力と増幅器 520 の正極出力を加算する回路である。演算器 572 は、増幅器 581 の出力と増幅器 520 の負極出力を加算する回路である。

**【 0 1 2 6 】**

すなわち、増幅器 520 から出力されるイーサネット信号が差動信号であるのに対して、演算器 571 および 572 により重畠される SPDIF 信号は同相信号である。これにより、イーサネット信号および SPDIF 信号の両者は、同じ一対の信号線（リザーブライン 362 および HPD ライン 363）によって伝送することが可能となる。

**【 0 1 2 7 】**

演算器 560 は、リザーブライン 362 および HPD ライン 363 の出力を加算する回路である。演算器 583 は、演算器 560 の出力と増幅器 581 の反転出力を加算する回路である。

**【 0 1 2 8 】**

増幅器 582 は、演算器 583 の出力を増幅する増幅器である。この増幅器 582 の出力は、信号線 569 を介して SPDIF 送受信回路 270 に供給される。

**【 0 1 2 9 】**

すなわち、演算器 571 および 572 により重畠される SPDIF 信号から、増幅器 581 により供給される信号を演算器 583 によって減じることにより、ソース側送受信回路 140 からの信号を信号線 569 に供給することが可能となる。

**【 0 1 3 0 】**

図 18 ( b ) に示すように、ソース側送受信回路 140 は、増幅器 410、420、430、450、481 および 482 と、インバータ 441 と、演算器 442、460、471、472 および 483 とを備えている。

**【 0 1 3 1 】**

増幅器 410 は、イーサネット送受信回路 160 から信号線 411 および 412 を介して供給される信号を増幅する増幅器である。信号線 411 および 412 の信号は差動信号になっており、増幅器 410 は差動入力により動作する。

**【 0 1 3 2 】**

増幅器 420 は、増幅器 410 の出力を増幅する増幅器である。この増幅器 420 の出力は差動信号になっており、演算器 471 には正極の信号が、演算器 472 には負極の信号がそれぞれ供給される。

**【 0 1 3 3 】**

増幅器 430 は、リザーブライン 362 および HPD ライン 363 からの信号を増幅する増幅器である。リザーブライン 362 および HPD ライン 363 の信号は差動信号になっており、増幅器 430 は差動入力により動作する。

**【 0 1 3 4 】**

インバータ 441 は、増幅器 410 の出力を反転させる回路である。演算器 442 は、

10

20

30

40

50

インバータ441の出力と増幅器430の出力を加算する回路である。すなわち、インバータ441および演算器442は、リザーブライン362およびH P D ライン363における信号からソース機器100の出力信号を取り除いた信号を、増幅器450に入力する。

#### 【0135】

増幅器450は、演算器442の出力を増幅する増幅器である。この増幅器450出力は差動信号になっており、信号線458には正極の信号が、信号線459には負極の信号がそれぞれ供給される。信号線458および459にはイーサネット送受信回路160が接続されており、リザーブライン362およびH P D ライン363における信号からソース機器100の出力信号を取り除いた信号がイーサネット送受信回路160に供給される。

10

#### 【0136】

増幅器481は、S P D I F 送受信回路170から信号線468を介して供給される信号を増幅する増幅器である。

#### 【0137】

演算器471は、増幅器481の出力と増幅器420の正極出力を加算する回路である。演算器472は、増幅器481の出力と増幅器420の負極出力を加算する回路である。

#### 【0138】

すなわち、増幅器420から出力されるイーサネット信号が差動信号であるのに対して、演算器471および472により重畠されるS P D I F 信号は同相信号である。これにより、イーサネット信号およびS P D I F 信号の両者は、同じ一対の信号線（リザーブライン362およびH P D ライン363）によって伝送することが可能となる。

20

#### 【0139】

演算器460は、リザーブライン362およびH P D ライン363の出力を加算する回路である。演算器483は、演算器460の出力と増幅器481の反転出力を加算する回路である。

#### 【0140】

増幅器482は、演算器483の出力を増幅する増幅器である。この増幅器482の出力は、信号線469を介してS P D I F 送受信回路170に供給される。

30

#### 【0141】

すなわち、演算器471および472により重畠されるS P D I F 信号から、増幅器481により供給される信号を演算器483によって減じることにより、シンク側送受信回路250からの信号を信号線469に供給することが可能となる。

#### 【0142】

なお、増幅器420および520は、特許請求の範囲に記載の第1の送信部の一例である。また、演算器442および542は、特許請求の範囲に記載の第1の抽出部の一例である。また、演算器471、472、571および572は、特許請求の範囲に記載の第2の送信部の一例である。また、演算器483および583は、特許請求の範囲に記載の第2の抽出部の一例である。

40

#### 【0143】

図19は、本発明の実施の形態の応用例における動作の概要を示す図である。本発明の実施の形態の応用例では、上述のように、リザーブライン362およびH P D ライン363を用いてイーサネット信号を差動信号として伝送するとともに、同じラインを利用してS P D I F 信号（S P D I F 正信号およびS P D I F 逆信号）を同相信号として伝送する。

#### 【0144】

このような本発明の実施の形態の応用例における動作をまとめると同図のようになる。上述のように、14番ピンはリザーブライン362に対応し、19番ピンはH P D ライン363に対応する。イーサネット信号またはS P D I F 信号の何れも伝送されない場合に

50

は、従来のHDMI規格の動作になる。イーサネット信号が伝送される場合には、14番ピンにイーサネット信号の正極信号が重畠され、19番ピンにイーサネット信号の負極信号が重畠される。また、SPDIF信号が伝送される場合には、14番ピンおよび19番ピンにSPDIF信号の正極信号が重畠される。さらに、イーサネット信号およびSPDIF信号の両者が伝送される場合には、14番ピンにイーサネット信号の正極信号およびSPDIF信号の正極信号が重畠され、19番ピンにイーサネット信号の負極信号およびSPDIF信号の正極信号が重畠される。

#### 【0145】

したがって、イーサネット信号およびSPDIF信号は、リザーブライン362およびHPDライン363において互いに独立して伝送することができ、両信号を伝送する場合や一方の信号のみを伝送する場合でも、受信側（ソース側送受信回路140）に特別な機構を要することなく対応することができる。10

#### 【0146】

図20は、本発明の実施の形態の応用例におけるシンク機種検出回路110およびソース機種検出回路210の構成例を示す図である。

#### 【0147】

図20(a)に示すように、シンク機種検出回路110は、抵抗111および112と、コンデンサ113と、比較器116とを備えている。抵抗111は、リザーブライン362を+5Vにプルアップするものである。この抵抗111は、ソース機器100が特定の機種（例えば、HDMI拡張機種）である場合のみ存在し、ソース機器100が特定の機種でない場合にはプルアップが行われない。抵抗112およびコンデンサ113は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線114に供給される。比較器116は、ローパスフィルタから信号線114に供給された直流電位を、信号線115に与えられた基準電位と比較するものである。20

#### 【0148】

また、図20(b)に示すように、ソース機種検出回路210は、抵抗211および212と、コンデンサ213と、比較器216とを備えている。抵抗211は、リザーブライン362を接地電位にプルダウンするものである。この抵抗211は、シンク機器200が特定の機種である場合のみ存在し、シンク機器200が特定の機種でない場合にはプルダウンが行われない。抵抗212およびコンデンサ213は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線215に供給される。比較器216は、ローパスフィルタから信号線215に供給された直流電位を、信号線214に与えられた基準電位と比較するものである。30

#### 【0149】

シンク機器200が特定の機種であれば抵抗211によるプルダウンが行われてリザーブライン362の電位が2.5Vとなり、シンク機器200が特定の機種でなければ開放されて5Vとなる。したがって、信号線115の基準電位を例えば3.75Vとすれば、信号線117の出力に基づいて、ソース機器100においてシンク機器200の機種を識別することができる。

#### 【0150】

同様に、ソース機器100が特定の機種であれば抵抗111によるプルアップが行われてリザーブライン362の電位が2.5Vとなり、ソース機器100が特定の機種でなければ0Vとなる。したがって、信号線214の基準電位を例えば1.25Vとすれば、信号線217の出力に基づいて、シンク機器200においてソース機器100の機種を識別することができる。40

#### 【0151】

これら機種検出のための信号は直流バイアス電位で伝達されるため、交流信号として伝達されるイーサネット信号またはSPDIF信号に影響を与えるものではない。

#### 【0152】

図21は、本発明の実施の形態におけるプラグ接続検出回路120およびプラグ接続伝

達回路 220 の構成例を示す図である。

**【0153】**

図 21 (a) に示すように、プラグ接続伝達回路 220 は、チョークコイル 221 と、抵抗 222 および 223 を備えている。これらチョークコイル 221、抵抗 222 および 223 は、H P D ライン 363 を例えれば約 4 V にバイアスするものである。

**【0154】**

また、図 21 (b) に示すように、プラグ接続検出回路 120 は、抵抗 121 および 122 と、コンデンサ 123 と、比較器 126 を備えている。抵抗 121 は、H P D ライン 363 を接地電位にプルダウンするものである。抵抗 122 およびコンデンサ 123 は、ローパスフィルタを構成するものである。このローパスフィルタの出力は信号線 124 に供給される。比較器 126 は、ローパスフィルタから信号線 124 に供給された直流電位を、信号線 125 に与えられた基準電位と比較するものである。10

**【0155】**

ここで、信号線 125 に基準電位として例えれば 1.4 V を与えるものとする。ソース機器 100 が H P D ライン 363 に接続されていなければ、入力電位は抵抗 121 によるプルダウンされることにより信号線 124 の電位は信号線 125 の基準電位よりも低くなる。一方、ソース機器 100 が H P D ライン 363 に接続されていれば、約 4 V にバイアスされるため、信号線 124 の電位は信号線 125 の基準電位よりも高くなる。したがって、信号線 127 の出力に基づいて、ソース機器 100 においてシンク機器 200 の接続の有無を検出することができる。20

**【0156】**

これらプラグ接続検出のための信号は直流バイアス電位で伝達されるため、交流信号として伝達されるイーサネット信号または S P D I F 信号に影響を与えるものではない。

**【0157】**

すなわち、この応用例によれば、H D M I 規格のケーブル上においても、S P D I F 正信号および S P D I F 逆信号による双方向通信を行うことができる。

**【0158】**

このように、本発明の実施の形態によれば、プレーヤ 10 の増幅器 11 から A V アンプ 20 に送信されるケーブル 30 上の信号に対して、プレーヤ 10 の出力信号の反転信号を演算器 12 によって加えることにより、プレーヤ 10 の入力信号を抽出することができる。同様に、A V アンプ 20 の増幅器 21 からプレーヤ 10 に送信されるケーブル 30 上の信号に対して、A V アンプ 20 の出力信号の反転信号を演算器 22 によって加えることにより、A V アンプ 20 の入力信号を抽出することができる。これらにより、ケーブル 30 によって S P D I F 正信号 31 および S P D I F 逆信号 32 の双方向通信を実現することができる。A V アンプ 20 は、プレーヤ 10 からの信号のチャンネルステータスの双方向通信ビットが双方向通信可能である旨を示している場合には、S P D I F 逆信号を送信することにより、双方向通信のシーケンスが開始される。これにより、S P D I F 規格と互換性を維持しながら、双方向通信の拡張を行って、新しいアプリケーションに対応することができる。30

**【0159】**

例えば、図 9 および 10 により説明したように、情報通信フレームを用いることにより機器制御を行うことができる。また、図 11 により説明したように、クロック同期を行うことができる。また、図 12 により説明したように、暗号化ビットおよびユーザ情報を用いることにより、セキュアな传送を行うことができる。また、図 13 により説明したように、符号化データの復号を他の装置に行わせることができる。また、図 14 により説明したように、マルチトラックレコーディングにおける D / A 変換および A / D 変換の同期を容易に実現することができる。さらに、本発明の実施の形態は、図 18 により説明したように、S P D I F 規格のケーブルだけでなく、H D M I 規格のケーブルにも適用することができる。

**【0160】**

50

20

30

40

50

なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、以下に示すように特許請求の範囲における発明特定事項とそれぞれ対応関係を有するが、これに限定されるものではなく本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。

#### 【0161】

また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、C D (Compact Disc)、M D (MiniDisc)、D V D (Digital Versatile Disk)、メモリカード (memory card)、ブルーレイディスク (Blu-ray Disc (登録商標)) 等の記録媒体を用いることができる。10

#### 【図面の簡単な説明】

#### 【0162】

【図1】本発明の実施の形態におけるインターフェースの概念構成図である。

【図2】本発明の実施の形態におけるインターフェースの回路構成図の一例である。

【図3】S P D I F 規格におけるフレーム構成を示す図である。

【図4】S P D I F 規格におけるサブフレーム構成を示す図である。

【図5】S P D I F 規格における信号変調方式を示す図である。

【図6】S P D I F 規格におけるプリアンブルのチャンネルコーディングを示す図である。20

【図7】S P D I F 規格におけるチャンネルステータスのフォーマットを示す図である。

【図8】S P D I F 規格におけるユーザデータのフォーマットを示す図である。

【図9】本発明の実施の形態において情報通信フレームを双方向に送受信するインターフェースの構成図の一例である。

【図10】本発明の実施の形態によるインターフェースを用いたシステム構成例を示す図である。

【図11】本発明の実施の形態によるインターフェースを用いたクロック伝送の一例を示す図である。

【図12】本発明の実施の形態における双方向通信により実現可能な認証処理のシーケンス例を示す図である。30

【図13】本発明の実施の形態によるインターフェースを用いた復号処理の一例を示す図である。

【図14】本発明の実施の形態によるインターフェースを用いたマルチトラックレコードイング処理の一例を示す図である。

【図15】H D M I 規格によるインターフェースの概念構成図である。

【図16】H D M I 規格によるコネクタのピン配置例を示す図である。

【図17】本発明の実施の形態におけるソース機器100およびシンク機器200の内部構成例について示す図である。

【図18】本発明の実施の形態におけるソース側送受信回路140およびシンク側送受信回路250の一構成例を示す図である。40

【図19】本発明の実施の形態の応用例における動作の概要を示す図である。

【図20】本発明の実施の形態の応用例におけるシンク機種検出回路110およびソース機種検出回路210の構成例を示す図である。

【図21】本発明の実施の形態におけるプラグ接続検出回路120およびプラグ接続伝達回路220の構成例を示す図である。

#### 【符号の説明】


#### 【0163】

1 0、6 1 0、7 1 0、8 1 0 プレーヤ  
1 1、1 3、2 1、2 3、6 1 1、6 1 3、6 2 1、6 2 3、8 1 1、8 1 3、8 2 1  
、8 2 3、8 4 1、8 4 3、8 5 1、8 5 3 増幅器50


1 2、 2 2、 6 1 2、 6 2 2、 8 1 2、 8 2 2、 8 4 2、 8 5 2	演算器	
1 4、 2 4、 6 1 4、 6 2 4、 8 1 4、 8 2 4、 8 4 4、 8 5 4	出力端子	
1 5、 2 5、 6 1 5、 6 2 5、 8 1 5、 8 2 5、 8 4 5、 8 5 5	入力端子	
2 0、 6 2 0、 7 2 0、 8 2 0	A V アンプ	
3 0、 5 0、 6 3 0、 7 3 0、 8 3 0、 8 6 0	ケーブル	
3 1、 5 1	S P D I F 正信号	
3 2、 5 2	S P D I F 逆信号	
3 9	接地線	
4 0	テレビジョン受像機器	
1 0 0	ソース機器	10
1 0 1	トランスマッタ	
1 1 0	シンク機種検出回路	
1 1 1、 1 1 2、 1 2 1、 1 2 2、 1 3 3、 2 1 1、 2 1 2、 2 2 2、 2 3 3	抵抗	
1 1 3、 1 2 3、 1 3 1、 2 1 3、 2 3 1	コンデンサ	
1 1 6、 1 2 6、 2 1 6	比較器	
1 2 0	プラグ接続検出回路	
1 4 0	ソース側送受信回路	
1 6 0	イーサネット送受信回路	
1 7 0、 2 7 0	S P D I F 送受信回路	
2 0 0	シンク機器	20
2 0 1	レシーバ	
2 1 0	ソース機種検出回路	
2 2 0	プラグ接続伝達回路	
2 2 1	チョークコイル	
2 5 0	シンク側送受信回路	
2 6 0	イーサネット送受信回路	
3 0 0	ケーブル	
4 1 0、 4 2 0、 4 3 0、 4 5 0、 4 8 1、 4 8 2、 5 1 0、 5 2 0、 5 3 0、 5 5 0		
、 5 8 1、 5 8 2	増幅器	
4 4 1、 5 4 1	インバータ	30
4 4 2、 4 6 0、 4 7 1、 4 7 2、 4 8 3、 5 4 2、 5 6 0、 5 7 1、 5 7 2、 5 8 3		
演算器		
6 1 6、 8 1 6、 8 2 6	正信号送信部	
6 1 7、 8 1 7、 8 2 7	逆信号受信部	
6 2 6	正信号送信部	
6 2 7	逆信号受信部	
7 1 1、 7 2 1	内部クロック発生回路	
7 1 2、 7 2 2	クロック成分再構成回路	
7 1 3、 7 2 3	クロック切替器	
7 1 4、 7 2 4	制御マイコン	40
7 1 5	記録媒体アクセス部	
7 1 6、 8 2 8	復号部	
7 1 7	記録媒体	
7 2 5	ラッチ	
7 2 6	D / A 変換器	
7 2 7	逆信号送信部	
8 4 0	レコーダ	
8 4 6	再生部	
8 4 7	記録部	
8 5 0	変換器	50

- 8 5 6 A / D 変換器  
 8 5 7 D / A 変換器  
 8 5 8 クロック発生回路  
 8 7 1 スピーカ  
 8 7 2 マイクロホン


【図 1】




【図 2】




【図3】



【図4】



【図5】



【図6】

ブリアンブル	チャンネルコーディング		
"B"	11101000	00010111	サブフレーム#1、 ブロック開始
"M"	11100010	00011101	サブフレーム#1
"W"	11100100	00011011	サブフレーム#2
	0	1	(直前状態)

【図7】

0	1	2	3	4	5	6	7		
0	"民生用"	"リニアPCM"	著作権情報	追加フォーマット情報		"モード0"			
1	カテゴリーコード								
2	ソース番号		チャンネル番号						
3	サンプリング周波数			クロック精度					
4	ワード長			オリジナルサンプリング周波数					
5	[双方向]	[暗号化]							
6									
7									
...			...						
20									
21									
22									
23									

0	1	2	3	4	5	6	7
"1"	"1"	モード			アイテム		

(a)

"1"	IU数
-----	-----

(b)


"1"	C-channel bit 8-14
-----	--------------------

(c)


"1"	エラー	ユーザ情報X
"1"	エラー	X ユーザ情報Y
"1"	エラー	Y ユーザ情報Z
"1"	エラー	Z

(d)


【図9】




【図10】




【図11】




【図12】



【図13】




【図15】




【図16】

ピン番号	信号名称
1	TMDSデータ2正極
2	TMDSデータ2シールド
3	TMDSデータ2負極
4	TMDSデータ1正極
5	TMDSデータ1シールド
6	TMDSデータ1負極
7	TMDSデータ0正極
8	TMDSデータ0シールド
9	TMDSデータ0負極
10	TMDSクロック正極
11	TMDSクロックシールド
12	TMDSクロック負極
13	CEC
14	リザーブ
15	SCL(DDCシリアルクロック)
16	SDA(DDCシリアルデータ)
17	DDC/CEC接地
18	電源(+5V)
19	HPD(ホットプラグ検出)

【図17】




【図18】




【図19】

モード	14番ピン	19番ピン
(HDMI)	リザーブ	HPD
イーサネット	リザーブ +イーサネット	HPD -イーサネット
SPDIF	リザーブ +SPDIF	HPD +SPDIF
イーサネット+SPDIF	リザーブ +イーサネット +SPDIF	HPD -イーサネット +SPDIF

【図20】




(a)




(b)

【図21】



(a)



(b)

---

フロントページの続き

(56)参考文献 特開昭62-090051(JP,A)  
特開2007-311884(JP,A)  
特開2002-204272(JP,A)

(58)調査した分野(Int.Cl., DB名)

H04L 5/14 - 5/18