(12) 特許公報(B2)

(11)特許番号

特許第6170528号

(P6170528)

最終頁に続く

(45) 発行日 平成29年7月26日(2017.7.26)

(24) 登録日 平成29年7月7日 (2017.7.7) (51) Int. CL. FΤ HO1L 21/336 (2006.01) 301H HO1L 29/78HO1L 29/78 (2006.01) HO1L 29/78618F HO1L 29/786 (2006.01) HO1L 27/092 C HO1L 21/8238 (2006.01) HO1L 27/088331E HO1L 27/092 (2006.01) H01L 27/11請求項の数 13 (全 68 頁) 特願2015-162854 (P2015-162854) (73)特許権者 315002243 (21) 出願番号 (22) 出願日 平成27年8月20日 (2015.8.20) (62)分割の表示 特願2012-532104 (P2012-532104) (74)代理人 100107766 の分割

三重富士通セミコンダクター株式会社 三重県桑名市多度町御衣野2000番地 平成22年9月15日 (2010.9.15) 弁理士 伊東 忠重 原出願日 特開2015-213200 (P2015-213200A) ||(74)代理人 100070150 (65) 公開番号 平成27年11月26日 (2015.11.26) 弁理士 伊東 忠彦 (43) 公開日 平成27年8月20日 (2015.8.20) (74)代理人 100192636 審査請求日 (31) 優先権主張番号 61/262, 122 弁理士 加藤 隆夫 (32)優先日 トンプソン,スコット イー 平成21年11月17日 (2009.11.17) ||(72)発明者| アメリカ合衆国 カリフォルニア州 95 (33) 優先権主張国 米国(US) (31) 優先権主張番号 12/708.497 032-1832 ロス・ガトス ノウル 平成22年2月18日 (2010.2.18) ズ・ドライヴ 130 ディー (32) 優先日 (33) 優先権主張国 米国(US)

最終頁に続く

(54) 【発明の名称】電界効果トランジスタ及びその製造方法

(57)【特許請求の範囲】

【請求項1】

ソースと、ドレインと、ゲート長を有するゲートとを有する電界効果トランジスタ(F ET)であって、

第1のドーパント濃度を有するドープされたウェルと、

前記ドープされたウェルと接触し、前記ゲートの下方に配置された遮蔽領域であり、前 記第1のドーパント濃度より高い第2のドーパント濃度を有する遮蔽領域と、

前記第1のドーパント濃度より低く且つ5×10¹⁷原子/cm³より低いドーパント 濃度を有する低ドーパントチャネル領域であり、前記ドレインと前記ソースとの間且つ前 記遮蔽領域と前記ゲートとの間に配置された低ドーパントチャネル領域と、

前記低ドーパントチャネル領域と前記遮蔽領域との間の閾値電圧調整領域であり、前記 第1のドーパント濃度より高く且つ前記第2のドーパント濃度より低い第3のドーパント 濃度を有する閾値電圧調整領域と、

を有し、

前記低ドーパントチャネル領域と前記閾値電圧調整領域の厚さを足した厚さは、前記ゲ ート長の1 / 2 以上であり、

前記低ドーパントチャネル領域は第1のエピタキシャル層として形成され、前記閾値電 圧調整領域は第2のエピタキシャル層として形成され、或いは、前記低ドーパントチャネ ル領域及び前記閾値電圧調整領域は単一のエピタキシャル層として形成され、

20 前記ドープされたウェル、前記遮蔽領域、前記チャネル領域、及び前記閾値電圧調整領

域は、前記ソース及び前記ドレインと反対の導電型を有する、 **FET**。 【請求項2】 前記遮蔽領域の前記第2のドーパント濃度は、5×10¹⁸原子/cm³より高い、請 求項1に記載のFET。 【請求項3】 前記閾値電圧調整領域の前記第3のドーパント濃度は、 5 × 1 0 ^{1 7} 原子 / c m ³より 高く、5×10¹⁸原子/cm³より低い、請求項1又は2に記載のFET。 【請求項4】 10 前記遮蔽領域の前記第2のドーパント濃度は、前記低ドーパントチャネル領域のドーピ ング濃度の10倍より高い、請求項1乃至3の何れか一項に記載のFET。 【請求項5】 前記閾値電圧調整領域の前記第3のドーパント濃度は、前記遮蔽領域のドーピング濃度 の1/50から1/2の間である、請求項1乃至4の何れか一項に記載のFET。 【請求項6】 前記遮蔽領域は、5nmより大きい厚さを有する層を有し、且つ/或いは 前記低ドーパントチャネル領域は、5nmより大きい厚さを有する層を有し、且つ/或 いは 前記閾値電圧調整領域は、5nmより大きい厚さを有する層を有する、 20 請求項1に記載のFET。 【請求項7】 前記遮蔽領域は、5nmより大きく50nmより小さい厚さを有する平面状の層を有し 、 且つ / 或いは 前記低ドーパントチャネル領域は、5nmより大きく20nmより小さい厚さを有する 平面状の層を有し、且つ / 或いは 前記閾値電圧調整領域は、前記遮蔽領域に接触し且つ5nmより大きく50nmより小 さい厚さを有する平面状の層を有する、 請求項1に記載のFET。 【請求項8】 30 ソースと、ドレインと、ゲート長を有するゲートとを有する電界効果トランジスタ(F ET)を製造する方法であって、順次に、 ドープされたウェル内に、第1のドーパント濃度を有する遮蔽領域を形成する工程と、 イオン注入及び/又は前記遮蔽領域からの拡散によってドープされるエピタキシャル層 を形成することで、前記遮蔽領域の上に第1の厚さを有する閾値電圧調整領域を作り出す 工程であり、該閾値電圧調整領域は、前記第1のドーパント濃度より低い第2のドーパン ト濃度を有する、工程と、 前記閾値電圧調整領域の上に、第2の厚さを有するエピタキシャル層によって形成され 且つ前記第2のドーパント濃度より低く且つ5×10¹⁷原子/cm³より低いドーピン グ濃度を有する低ドーパントチャネル領域を形成する工程であり、前記閾値電圧調整領域 40 及び前記低ドーパントチャネル領域それぞれの前記第1の厚さ及び前記第2の厚さを足し た厚さが、前記ゲートの前記ゲート長の1/2より大きく設定される、工程と、 前記低ドーパントチャネル領域、前記閾値電圧調整領域及び前記遮蔽領域をエッチング して、前記FETをアイソレートする工程と、 前記低ドーパントチャネル領域の上にゲートを形成する工程と、 を有し、 前記ドープされたウェル、前記遮蔽領域、前記チャネル領域、及び前記閾値電圧調整領

域は、前記ソース及び前記ドレインと反対の導電型を有する、

方法。

【請求項9】

前記遮蔽領域の前記第1のドーパント濃度は、5×10¹⁸原子/cm³より高く、且 ⁵⁰

20

30

つ前記閾値電圧調整領域の前記第2のドーパント濃度は、5×10¹⁷原子/cm³より 高く、5×10¹⁸原子/cm³より低い、請求項<u>8</u>記載の方法。

【請求項10】

前記閾値電圧調整領域の前記第2のドーパント濃度は、前記遮蔽領域のドーピング濃度の1/50から1/2の間である、請求項8.又は<u>9</u>に記載の方法。

【請求項11】

前記遮蔽領域は、5nmより大きい厚さを有する平面状の層を有する、

請求項8乃至10の何れか一項に記載の方法。

【請求項12】

前記低ドーパントチャネル領域は、5nmと20nmとの間の厚さを有する平面状の層 ¹⁰ を有する、請求項8乃至11の何れか一項に記載の方法。

【請求項13】

前記閾値電圧調整領域は、5nmと50nmとの間の厚さを有する平面状の層を有する 、請求項8乃至12の何れか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、電子デバイス及びシステム、並びにその製造方法及び使用方法に関する。

【背景技術】

[0002]

電子デバイスは、かつてなかったほどに、日常生活に欠くことのできない部分になって いる。例えばパーソナルコンピュータ及び携帯電話などのシステムは、我々がどのように 働き、遊び、そして通信するかに応じて、根本的に形を変えてきた。年を追うごとに、例 えばデジタル音楽プレイヤー、電子書籍(eブック)リーダー及びタブレットなどの新た な装置の導入と、既存の製品ファミリーに対する改良とがもたらされている。これらの新 たな装置は、我々がどのように生活を送るかに応じて変化し続けるますますのイノベーシ ョンを示すものである。

【 0 0 0 3 】

世界経済及び現代文化に対する電子システムの高まる重要性は、これまで、かなりの部 分が、半導体産業がムーアの法則を堅持することによって実現されてきた。ムーアの法則 は、この現象に最初に気付いたインテル社の創業者であるゴードン・ムーアの名にちなん だものであり、集積回路(又はチップ)上の同一面積内にコストを掛けずに製造可能なト ランジスタの数が時間とともに着実に増加することを提示している。一部の産業専門家が この法則を定量化し、例えば、同一面積内のトランジスタ数は大まかにいって、およそ2 年ごとに2倍になると述べている。ムーアの法則によって提示される機能の増大並びに関 連するコスト及びサイズの低減がなければ、今日広く利用可能な数多くの電子システムは 実用化されていなかったり、手頃な価格になっていなかったりしたであろう。

【0004】

しばらくの間、半導体産業は、バルクCMOS技術を用いてチップ内に回路を作製する ことによってムーアの法則を固守することに成功してきた。バルクCMOS技術は、許容 可能な製造コストを維持するために既存の製造プロセス及び設備の最適化及び再利用をし ながらバルクCMOSトランジスタをますます小さく製造することができるというわけで 、とりわけ"スケーラブル"であることが分かっている。歴史的に、バルクCMOSトラ ンジスタのサイズが縮小されるにつれて、その電力消費が低減され、産業界がムーアの法 則を順守しながら低下されたコストで増大されたトランジスタ密度を実現する助けとなっ てきた。故に、半導体産業は、それらのサイズでもバルクCMOSトランジスタの電力消 費をスケーリングし、トランジスタ及びそれらが属するシステムを稼働させるコストを低 減することができていた。

[0005]

しかしながら、近年、バルクCMOSトランジスタの電力消費を、それらのサイズを縮 ⁵⁰

小しながら低減することは、ますます困難になっている。トランジスタの電力消費は直接 的にチップの電力消費に影響し、ひいては、システムを稼働させるコスト、そして場合に よってシステムの実用性に影響を及ぼす。例えば、トランジスタ当たりの電力消費が同じ あるいは増大しながら同ーチップ面積内のトランジスタ数が2倍になると、チップの電力 消費は2倍より大きくなる。これは、部分的に、得られるチップを冷却する必要があり、 それにも更なるエネルギーを必要とするためである。結果として、これは、チップを動作 させるエンドユーザに課されるエネルギーコストを2倍より大きくする。このような増大 された電力消費はまた、例えば移動式(モバイル)装置の電池寿命を短縮することによっ て、消費者電子機器の有用性を有意に低下させ得る。例えば熱生成の増大及び熱放散の必 要性などのその他の影響もあり、それにより、システムの信頼性を潜在的に低下させ且つ 環境に悪影響を及ぼし得る。

【0006】

半導体エンジニアの間では、トランジスタサイズが縮小するにつれてトランジスタの動作電圧 V_{DD}を低下させることはもはやできないことを部分的な理由として、バルク C M O S の電力消費の継続的な低減は実現不可能であるとの認識が広がっている。 C M O S トランジスタはオンであるかオフであるかの何れかである。 C M O S トランジスタの状態は、トランジスタの閾値電圧 V_Tに対する、トランジスタのゲートに印加される電圧の値によって決定される。トランジスタは、オンにスイッチされるとき、式: P_{d y n a m i c} = C V_{DD}² f によって表され得る動的電力を消費する。

[0007]

ただし、V_{DD}はトランジスタに供給される動作電圧であり、Cはトランジスタがオン にスイッチされるときのトランジスタの負荷キャパシタンスであり、fはトランジスタが 動作される周波数である。トランジスタは、オフにスイッチされるとき、式:P_{stat} ic=I_{OFF}V_{DD}によって表され得る静的電力を消費する。ただし、I_{OFF}はトラ ンジスタがオフにスイッチされているときのリーク電流である。歴史的に、産業界は、主 に、動的及び静的の双方の電力を低減するものである動作電圧V_{DD}の低減によって、ト ランジスタの電力消費を低減してきた。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

動作電圧 V _{D D} を低減することができるかは、閾値電圧 V _T を正確に設定することがで きることに部分的に依存するが、それは、トランジスタ寸法が縮小するにつれて、例えば ランダムドーパント揺らぎ(Random Dopant Fluctuation; RDF)を含む様々な要因 のためにますます困難になっている。バルクCMOSプロセスを用いて製造されるトラン ジスタでは、閾値電圧 V _〒を設定する主なパラメータはチャネル内のドーパントの量であ る。 V_Tに影響を及ぼすその他の要因は、ハロー (halo)注入、ソース・ドレインエクス テンション及びその他の要因である。理論的には、これは、同一チップ上の同じトランジ スタが同じV_⊤を有するように精度良く行われ得るが、実際には、閾値電圧は有意に変動 し得る。このことが意味するのは、それらのトランジスタが同一のゲート電圧に応答して 全てが同時にスイッチせずに、一部がオンにスイッチしないことがあるということである 。100nm以下のチャネル長を有するトランジスタでは、RDFは、典型的にシグマV ⊤又は V⊤と称されるV⊤バラつきの主な決定因子であり、RDFによって生じる V ⊤の大きさは、チャネル長が短縮するにつれて増大するのみである。インテル社によって 提供される情報、およその実験データ、及びKiyoo Itoh(日立製作所)によるIEEE Int ernational Solid-State Circuits Conference 2009でのキーノートプレゼンテーシ ョンに基づく図1に示すように、半導体エンジニアの間での従来の知見は、ナノスケール のバルクCMOSにおいて増大する V_Tは、今後の動作電圧V_{DD}の実際上の下限とし て1.0Vを設けてしまうというものであった。V_{DD}は右下がりの傾斜関数として示さ れており、ターゲット領域まで低減するという産業界の目標を有する。しかしながら、デ バイス形状(フィーチャ)サイズを短縮するにつれて V⊤のカーブが増大し、実際には RDFによってV_{min}が増大される。動的及び静的電力の電力関数は、Power=C V_{DD}²f+IV_{DD}である。故に、総電力が増大してしまう。

20

10

30

[0009]

これら及びその他の理由により、半導体産業のエンジニアは、将来のプロセスノードで は、短チャネルデバイスにおいて V_Tを抑制する技術が数多く知られているにもかかわ らず、バルクCMOSを断念しなければならないと広く信じている。例えば、バルクCM OSにおいて V_Tを抑制するための従来の一手法は、(ゲートから基板に向かう)縦方 向下方に進むにつれてチャネル内のドーパント濃度を増大させる不均一なドーピングプロ ファイルを実現するように作用させるものである。この種のレトログレード(逆行性)ド ーピングプロファイルはドーピングバラつきに対する感度を低下させるが、デバイス動作 に悪影響を及ぼす短チャネル効果に対する感度を増大させる。短チャネル効果のため、こ れらのドーピングパラメータは、ナノスケールデバイスでは一般的にスケーリング可能で なく、この手法を、ナノスケール短チャネルトランジスタとの使用に概して適さないもの にする。45 nm又は更には22 nmのプロセスノードで形成される短チャネルデバイス に向けて技術が移行するにつれ、そのようなデバイスにおける上記レトログレード手法の 利益は限られたものになると認識される。

(5)

[0010]

これらの技術的障害を克服しようと尽力する半導体エンジニアはまた、ナノスケール領 域へのスケーリングに伴う性能問題を解決するために、超急峻レトログレードウェル(su per steep retrograde well; SSRW)を使用することを試みてきた。ナノメートル スケールのデバイスのレトログレードドーピングと同様に、SSRW技術は、特別なドー ピングプロファイルを使用し、低濃度ドープされたチャネルの下に高濃度ドープされた層 を形成する。SSRWプロファイルは、チャネルドーピングを可能な限り低いレベルまで 低減するためにドーピングレベルに非常に急峻な増大を有する点で、レトログレードドー ピングとは異なる。そのような急峻なドーパントプロファイルは、短チャネル効果の抑制 と、チャネル領域での移動度の増大と、より小さい寄生キャパシタンスとをもたらすこと ができる。しかしながら、これらのデバイスを大量のナノスケール集積回路用に製造する とき、そのような構造を達成するのは非常に困難である。この困難性は、特に例えばNM OSトランジスタなどのpウェルデバイスにおいて、レトログレードウェル及びSSRW のドーパント種のチャネル領域への外方拡散に部分的に起因する。また、SSRWの使用 ─ Ⅴ _〒を許容できないレベルまで増大させ得るランダムドーパント密度揺らぎに伴う は、 問題を排除するものではない。

【0011】

既存のバルクCMOS実装の欠点に対処するためのこれら及びその他の試みに加えて、 産業界は、チャネル内にドーパントを有しないCMOSトランジスタに重点的に取り組ん できた。そのようなトランジスタ構造は、例えば、完全空乏化シリコン・オン・インシュ レータ(SOI)及び様々なFINFET、又はオメガゲートデバイスを含む。SOIデ バイスは典型的に、埋め込み酸化物(BOX)層として知られるガラス又は二酸化シリコ ンの薄い絶縁層によってシリコン基板から離隔された薄い頂部シリコン層に画成されたト ランジスタ群を有する。FINFETデバイスは、シリコンチャネル内の電界を制御する ために複数のゲートを使用する。それらは、シリコンチャネル内に低濃度のドーパントを 有することにより、抑制された V_Tを有することができる。これは、チャネル内に注入 されるドーパント原子の数及び位置における原子レベルの変動を取るに足らないものにす る。しかしながら、どちらの種類のデバイスも、バルクCMOSで使用されるウエハー及 び関連プロセスより複雑且つ高価なウエハー及び関連プロセスを必要とする。

新たな技術への移行に伴う実質的なコスト及びリスクを考慮し、半導体及び電子システムの製造者は長い間、バルクCMOSの利用を広げる道を探し求めてきた。それらの努力はこれまで成功していない。引き続いてのバルクCMOSにおける電力消費の低減は、半導体産業において、ますます、乗り越えられない問題として見られるようになっている。 【発明の概要】

【発明が解決しようとする課題】

10

20

30

[0013]

電子デバイスにおける電力消費を低減し得る技術が提供される。 【課題を解決するための手段】

[0014]

ー態様によれば、ソースと、ドレインと、ゲート長を有するゲートとを有する電界効果 トランジスタ(FET)が提供される。当該FETは、ドープされたウェルと、前記ドー プされたウェルと接触し、且つ前記ゲート長の1/2より大きい距離を置いて前記ゲート の下方に配置された遮蔽領域と、5×10¹⁷原子/cm³より低いドーピング濃度を有 する低ドーパントチャネル領域であり、前記ドレインと前記ソースとの間且つ前記遮蔽領 域と前記ゲートとの間に配置された低ドーパントチャネル領域と、前記低ドーパントチャ ネル領域と前記遮蔽領域との間の閾値電圧調整領域とを含む。

10

[0015]

【図面の簡単な説明】

【図1】デバイスのスケーリングに関する電力限界及び V_T限界の傾向の一例を示す図である。

【図2A】一実施形態に従った深空乏化チャネル(DDC)を有する電界効果トランジス タを示す図である。

【図2B】一実施形態に従った深空乏化領域を有するチャネルを示す図である。

【図2C】一実施形態に従った異なるドーピング濃度の3つの領域を有するチャネルの他の一例を示す図である。

【図2D】一実施形態に従った深空乏化領域を有するチャネルの他の一例を示す図である。

20

【図3】一実施形態に従ったチャネル深さに対するドーパント濃度を示すグラフである。

【図4】一実施形態に従ったデバイス深さに対するドーパント濃度の変化を示すグラフである。

- 【図5】一実施形態に従った様々なデバイスからの異なる閾値電圧を電源電圧に対してプロットした統計表示の一例を示す図である。
- 【図6】一実施形態に従った改善された V_Tの一例を示す図である。
- 【図 7 A】従来のプロセス及び構造に従って製造されるバルクCMOSトランジスタの一 例を示す図である。

30

- 【図7B】図7Aの従来のバルクCMOSデバイスと比較して有意に深い空乏領域を有する一実施形態に従ったDDCトランジスタを示す図である。
- 【図8A】図7Aに示した従来のバルクCMOS構造に対応するFETの一例を示す図である。
- 【図8B】図7Bに示した新たな深ウェル構造に対応するFETの一例を示す図である。 【図9】NMOSデバイスのユニバーサル移動度カーブの一例を示す図である。

【図10】DDC構造の閾値電圧とボディバイアスとの間の関係の、均一チャネルに対す る比較の一例を示す図である。

【図11】DDC構造のボディバイアスに対する V_Tの、均一チャネルに対する比較を 示す図である。

【図12】新たなDDC構造のプロファイルと従来のSSRWを有するバルクCMOSの プロファイルとの間の比較の一例を示す図である。

【図13】従来のCMOSデバイスの、ここで開示される実施形態に従って構成される構造との比較の一例を示す図である。

【図14A】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造するためのプロセスフローの例を示す図である。

【図14B】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造するためのプロセスフローの例を示す図である。

【図14C】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造するためのプロセスフローの例を示す図である。

【図14D】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造する ためのプロセスフローの例を示す図である。

- 【図14E】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造する ためのプロセスフローの例を示す図である。
- 【図14F】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造する ためのプロセスフローの例を示す図である。
- 【図14G】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造するためのプロセスフローの例を示す図である。
- 【図14日】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造する ためのプロセスフローの例を示す図である。
- 【図14I】DDCドーピングプロファイルを持つチャネルを有するデバイスを製造するためのプロセスフローの例を示す図である。
- 【図15】高濃度ドープされたスクリーン領域を有するマルチモードデバイスとボディに ボディバイアス電圧を印加する機構との一例を示す図である。
- 【図16】 n チャネル D D C デバイスと従来の n チャネルデバイスとの間での、バイアス 電圧 V _{B S} に対する閾値電圧 V _T の比較の一例を示す図である。
- 【図17A】従来デバイスにおいてデバイスごとの閾値電圧のバラつきがどのように遅延 時間の大きな広がりを生じさせるかの一例を示す図である。
- 【図17B】一実施形態に従ったDDCデバイスに特有の改善された遅延時間の一例を示す図である。
- 【図18】一実施形態に従ったデバイスの静的 V_T値の組を示すグラフである。
- 【図19】一実施形態に従った個々のボディを有するトランジスタの複数のグループの一 例を示す図である。
- 【図20】一実施形態に従ったnチャネル四端子トランジスタの一例を示す図である。 【図21】一実施形態に従った浅Pウェル(SPW)を有するnチャネル四端子トランジ
- スタの一例を示す図である。
- 【図22】一実施形態に従ったボディアクセストランジスタを有する動的マルチモードト ランジスタの一例を示す図である。
- 【図23】一実施形態に従った部分トレンチアイソレーション(PTI)を有する動的マ ルチモードトランジスタの他の一例を示す図である。
- 【図24】一実施形態に従ったPTIを有する四端子トランジスタの一例を示す図である。
- 【図25】一実施形態に従ったローカルインターコネクトを有する三端子トランジスタの 一例を示す図である。
- 【図26】一実施形態に従ったボディをゲートに接続するPGCを備えた三端子トランジ スタの他の一例を示す図である。
- 【図27】一実施形態に従ったゲートエクステンションの下に延在するアクティブ領域内 に作成されたボディコンタクトを備えた三端子トランジスタの他の一例を示す図である。 【図28】一実施形態に従ったボディコンタクトを備えた三端子トランジスタの他の一例 を示す図である。
- 40

10

20

30

- 【図29】一実施形態に従ったプログラマブル四 / 三端子トランジスタの一例を示す図で ある。
- 【図30】一実施形態に従った四端子トランジスタを用いて動的モード切替を行うことが 可能な回路の一例を示す図である。
- 【図31】一実施形態に従った四端子トランジスタを用いた動的モード切替回路の一例を 示す図である。
- 【図32A】一実施形態に従った動的モード切替可能な回路の一例を示す図である。
- 【図32B】図32Aの回路ブロックの断面の一例を示す図である。
- 【図33A】一実施形態に従った動的モード切替可能な回路の一例を示す図である。
- 【図33B】図33Aの回路ブロックの断面の一例を示す図である。

【図34A】様々な共用部品を用いて構成された回路の一例を示す図である。 【図34B】一実施形態に従ったボディアクセスポリを用いるトランジスタ群の一例を示 す図である。 【図34C】一実施形態に従ったボディアクセストランジスタを用いるトランジスタ群の 一例を示す図である。 【図34D】一実施形態に従った別個のタップを備えたボディアクセストランジスタを用 いるトランジスタ群の一例を示す図である。 【図34E】図34Dに対応する断面図の一例を示す図である。 【図35】一実施形態に従った混合されたレガシーデバイス及び新たなデバイスを用いる 10 マルチモード切替回路の一例を示す図である。 【図36】レガシー手法に基づく他のマルチモード切替回路の一例を示す図である。 【図37】一実施形態に従った部分空乏化(PD)SOI技術に基づくマルチモード切替 回路の一例を示す図である。 【図38】一実施形態に従った6T SRAMセルの一例を示す図である。 【図39】図38の6T SRAMのレイアウトの一例を示す図である。 【図40A】図39のレイアウトの断面図の例を示す図である。 【図40B】図39に対応する6T SRAMセルの斜視図の一例を示す図である。 【図41A】図39に対応するウェルの上面図の一例を示す図である。 【図41B】一実施形態に従った2×2アレイを形成するように敷き詰められた6T S 20 RAMセルの一例を示す図である。 【図42】ここに記載される実施形態とともに使用可能なタップセルのレイアウトの一例 を示す図である。 【図43】図42に対応する断面図の一例を示す図である。 【図44】図42のタップセルの上面図の一例を示す図である。 【図45】一実施形態に従った2×2SRAMアレイの形成の一例を示す図である。 【図46】一実施形態に従ったSPWアイソレーションにタップセルを用いる4×4SR AMアレイの一例を示す図である。 【図47】一実施形態に従ったロウごとのV_{ss}の6T SRAM回路の一例を示す図で ある。 30 【図48】図47に対応するSRAMセルのレイアウトの一例を示す図である。 【図49A】図48に対応するSRAMレイアウトのSPW及びSNWの一例を示す図で ある。 【図 4 9 B】一実施形態に従ったロウごとの V _{S S}技術を有する 2 × 2 S R A M アレイを 示す図である。 【図49C】一実施形態に従ったロウごとのV_{ss}技術を有する4×4SRAMアレイを 示す図である。 【図50】図47に対応するSRAMセルのレイアウトの他の一例を示す図である。 【図51A】図50に対応するSRAMレイアウトのSPW及びSNWの一例を示す図で ある. 40 【図 5 1 B 】一実施形態に従ったロウごとの V _{S S}を有する 2 × 2 S R A M アレイの一例 を示す図である。 【図51C】一実施形態に従ったロウごとのVssを有する4x4SRAMアレイを示す 図である。 【図52】ここに記載されるDDCデバイス及び実施形態のシステム応用を例示する図で ある。 【図53】ここに記載されるDDCデバイス及び実施形態のシステム応用を例示する図で ある。 【図54】ここに記載されるDDCデバイス及び実施形態のシステム応用を例示する図で ある。

【発明を実施するための形態】

[0016]

電子デバイス及びシステムの幅広いアレイにおいて電力消費を低減するため、一組の新 たな構造及び方法が提供される。それらの構造及び方法の一部は、概して既存のバルクC MOSプロセスフロー及び製造技術を再利用することによって実現されることができ、半 導体産業及びより広範な電子装置産業がコスト及びリスクを伴って代替技術に切り替わる ことを回避することを可能にする。

(9)

【 0 0 1 7 】

後述するように、構造及び方法の一部は、深く空乏化される深空乏化チャネル(Deeply Depleted Channel; DDC)設計に関する。DDCは、従来のバルクCMOSと比較 して低減された V_Tを有するCMOSデバイスを可能にするとともに、チャネル領域に ドーパントを有するFETの閾値電圧V_Tを遙かに正確に設定することを可能にし得る。 DDC設計はまた、従来のバルクCMOSトランジスタと比較して強いボディ効果を有す ることができ、それにより、DDCトランジスタの電力消費の大幅な動的制御を可能にし 得る。DDCを構成して様々な利益を達成することには数多くの手法が存在し、また、こ こで提示される更なる構造及び方法を、単独で、あるいはDDCとともに使用して、更な る利益を生み出すことが可能である。

[0018]

例えば、改善されたチップ電力消費を提供するためにDDCを利用することが可能な実 装例を含め、チップ上にトランジスタを集積するための有利な方法及び構造も提供される 。さらに、一部の実施形態におけるトランジスタ及び集積回路は、低熱放散化、信頼性向 上、小型化、及び/又は更に好適な製造経済性を含む多様なその他の利益をもたらし得る 。静的及び動的の双方で、新たなトランジスタ構造の利点の一部又は全てを増強すること には多様な手法が存在する。集積回路レベルでの展開の多くは、ここに記載される新たな トランジスタが存在しない場合にも利点をもたらす。方法及び構造の多くは、例えばチャ ネル及び/又はボディにドーパントを有するその他の種類のトランジスタを含む、バルク CMOSトランジスタ以外のデバイス種類でも有用であり得る。

【0019】

一部の実装例において改善されたシステムレベルでの電力消費、向上されたシステム性能、改善されたシステムコスト、向上されたシステム製造性、及び/又は向上されたシステム信頼性を含む利益を提供するように、ここに記載されるイノベーションを例えばエレクトロニクス製品などのシステムに組み入れたり、システム内で使用したりする方法及び構造も提供される。後に例証するように、一部の実施形態において例えばパーソナルコンピュータ、携帯電話、テレビジョン、デジタル音楽プレイヤー、セットトップボックス、ラップトップ型若しくはパームトップ型のコンピューティング装置、電子書籍リーダー、デジタルカメラ、GPSシステム、フラットパネルディスプレイ、可搬式データ記憶装置、及びタブレットなどの家庭用機器、並びに多様なその他電子装置を含む広範な電子システムで本イノベーションが有利に採用され得る。これらの実装例の一部において、トランジスタ及び集積回路は、電子システム全体としての動作、ひいては、商業的な適合性を実質的に高めることができる。一部の実施形態において、ここに記載される革新的なトランジスタ、集積回路、及びそれらを含むシステムはまた、その他の手法より環境に優しい実装形態を可能にし得る。

【0020】

ー実施形態において、従来の短チャネルデバイスと比較して正確に制御された閾値電圧 を有する新たな電界効果トランジスタ(FET)構造が提供される。該FET構造はまた 、向上された移動度及びその他の重要なトランジスタ特性を有し得る。この構造及びその 製造方法は、従来デバイスと比較して低い動作電圧を有するFETトランジスタを可能に し得る。それに加えて、あるいは代えて、そのようなデバイスの閾値電圧を動作中に動的 に制御することが可能にされ得る。一部の実装例におけるFETは、集積回路の動作中に 動的に調整可能なFETデバイスを有する集積回路を設計する能力を設計者に提供する。 集積回路内のFET構造は、一部の実施形態において、名目上同一の構造を有するように 10

20



設計されることができ、それに加えて、あるいは代えて、異なるバイアス電圧に応答して 異なる動作電圧で動作するよう制御、調整あるいはプログラムされることが可能なように 設計されることができる。これらの構造は、回路が効率的且つ信頼性ある手法で動作モー ドを静的に指定し且つ / 或いは動的に変更することを可能にし得る。また、一部の実装例 において、これらの構造は、或る回路内で、様々な用途に合わせて製造後に設定されるこ とが可能である。

【 0 0 2 1 】

これら及びその他の利益は、設計者、製造者及び消費者の数多くの要求を満たすような 、デジタル回路における進展を提供する。これらの利益は、集積回路の引き続いての更な る進展を可能にする新たな構造を有するシステムを提供し、それにより、向上された性能 を有する装置及びシステムをもたらし得る。一部の実装例において、バルクCMOSは、 更なる期間にわたってムーアの法則のペースを保ち続けることができ、バルクCMOSに 基づく回路及びシステムにおける更なるイノベーションは、先端性能の速度を向上させ続 けることができる。ここでは、実施形態及び例は、トランジスタ、集積回路、電子システ ム及び関連方法を参照して説明され、新たな構造及び方法が、エレクトロニクス製品のエ ンドユーザへのものを含め、様々なレベルの製造プロセス及び商業連鎖で提供する特徴及 び利益を強調する。これらの例における構造並びに集積回路及び電子システムを製造する 方法に特有の概念の適用は広範囲であることが判明するであろう。従って、理解されるよ うに、発明の精神及び範囲は、これらの実施形態及び例に限定されるものではなく、本願 及び同一出願人の関連出願に添付の請求項によってのみ限定されるものである。

90nm未満のゲート長を有するナノスケールの電界効果トランジスタ(FET)が、 従来のナノスケールFETデバイスより正確に制御可能な閾値電圧を有するように提供さ れる。更なる利益は、改善されたキャリア移動度、及び低減された、RDFによる閾値変 動を含む。一実施形態は、ゲート長の1/2より大きく設定されるゲート下方の深さまで 延在する空乏ゾーン又は空乏領域を有するように動作可能なナノスケールFET構造を含 む。このFET構造は、ゲート下方のこの空乏ゾーン又は空乏領域にDDCを画成する助 けとなる異なるドーピング濃度を有する少なくとも2つの領域を有する。一例において、 ゲート近くの第1の領域は、該第1の領域から離隔され且つゲートの下方に或る距離を置 いて配置された第2の領域より低いドーパント濃度を有する。これにより、閾値電圧又は それより大きい電圧がゲートに印加されるときにゲートから生じる電界を終端させること によってDDCを画成するように作用することが可能な第2のドープされたスクリーニン グ(遮蔽)領域と対を為す、第1の低濃度ドープされたチャネル領域(典型的に、実質的 にアンドープのエピタキシャル成長チャネル層)が提供される。深く空乏化される領域は 別称でDDC又は深空乏化ゾーンと呼ぶことができ、トランジスタ構造及び電気的な動 作条件に応じて空間的な広がり及び特徴において様々となり得る。これらの構造及び領域 の正確な幾何学形状及び配置には数多くの変形例が存在するが、以下では、その一部を詳 細に説明する。

[0023]

これらの構造、及び構造の製造方法は、従来のナノスケールデバイスと比較して低い動 作電圧と低い閾値電圧との双方を有するFETデバイスを可能にする。さらに、これらは 、そのようなデバイスの閾値電圧が動作中に動的に制御されることを可能にする。最終的 に、これらの構造、及び構造の製造方法は、集積回路が動作している間に動的に調整され ることが可能なFETデバイスを有する集積回路を設計することを提供する。故に、集積 回路内のトランジスタ群は、名目上同じ構造を有するように設計されながら、異なるバイ アス電圧に応答して異なる動作電圧で動作するように、あるいは異なるバイアス電圧及び 動作電圧に応答して異なる動作モードで動作するように、制御、調整あるいはプログラム されることができる。また、これらは回路内で異なる用途に合わせて製造後に設定され得 る。

[0024]

10

20

ここでは、トランジスタを参照して特定の実施形態及び例を説明し、新たな構造及び方 法がトランジスタに提供する特徴及び利益を強調する。しかしながら、これらの実施形態 における構造及び集積回路の製造方法に特有の概念の適用可能性は、広範囲であり、トラ ンジスタ又はバルクCMOSに限定されない。従って、技術的に理解されるように、発明 の精神及び範囲は、これらの実施形態及び例、又は本願及び同一出願人の関連出願に添付 の請求項に限定されるものではなく、その他のデジタル回路の状況にも有利に適用され得 る。

[0025]

以下の説明においては、発明が実施され得る好適な手法のうちの一部の数多くの具体的 10 な詳細事項が与えられる。直ちに明らかになるように、本発明はこれらの具体的詳細事項 を用いずに実施されることも可能である。また、不必要に詳細にして発明を不明瞭にしな いよう、周知の回路、構成要素、アルゴリズム及びプロセスについては詳細には示してお らず、あるいは模式図又はブロック図の形態で図示している。また、大抵の部分に関して 材料、工具、処理タイミング、回路レイアウト及びダイ設計については、当該技術の当 業者の理解の範囲内であると考えられるので、発明の完全なる理解を得るためにそのよう な細部が必要でない限りは省略している。以下の説明及び特許請求の範囲の全体を通して 、特定のシステム構成要素を参照するために特定の用語を使用する。同様に、認識される ように、構成要素は異なる名称で呼ばれることもあり、ここでの説明は、名称で異なるが 機能で異ならない構成要素間で区別することを意図するものではない。以下の説明及び特 20 許請求の範囲において、用語"含む"及び"有する"は、終わりのないオープンエンド的 なものとして使用され、故に、例えば"含むが、それらに限定されない"などを意味する ように解釈されるべきものである。

[0026]

上述の方法及び構造の様々な実施形態及び例を説明する。認識されるように、この詳細 な説明は、単に例示的なものであり、何らかの限定を意図したものではない。この開示の 恩恵を受ける当業者には、その他の実施形態も示唆される。添付の図面に図示される実施 形態が詳細に参照される。図面及び以下の詳細な説明の全体を通して、同一あるいは同様 の部分には同一の参照符号を用いる。

[0027]

明瞭化のため、ここに記載される実装例及び実施形態の通常機能の全てを図示して説明 するようなことはしない。認識されるように、当然ながら、本発明を実際に実装する開発 においては、開発者の具体的な目的を達成するために、典型的に数多くの実装特有の決定 が為されることになる。また、認識されるように、そのような開発努力は、複雑で時間を 消費するものとなることがあるが、そうは言っても、この開示の恩恵を受ける当業者にと っての通常のエンジニアリング作業であろう。

[0028]

また、半導体の物理的特性及び電気的特性を変化させるために半導体の基板又は結晶層 に注入される、あるいはその他の方法で存在する原子の濃度が、物理的及び機能的な領域 又は層(レイヤ)との関連で説明される。これらは、当業者によって、特定の平均濃度を 有する3次元の材料の集まりとして理解され得る。あるいは、それらは、異なる濃度又は 空間的に変化する濃度を有する部分領域又はサブレイヤとして理解され得る。それらはま た、ドーパント原子の小集団、実質的に同様のドーパント原子の領域若しくはそれに類す るもの、又はその他の物理的形態として存在し得る。これらの特性に基づく領域の記述は 形状や正確な位置又は向きを限定することを意図するものではない。それらはまた、こ れらの領域又は層を、特定の、プロセス工程の種類若しくは数、層の種類若しくは数(例 えば、複合層若しくは単一層)、使用される半導体堆積技術、エッチング技術若しくは成 長技術に限定することを意図したものではない。これらのプロセスは、エピタキシャルに 形成される領域若しくは原子層成長、ドーパント注入方法、又は線形、単調増加、レトロ グレード若しくはその他の好適に空間変化するドーパント濃度を含む特定の縦方向若しく は横方向のドーパントプロファイルを含み得る。ここに含まれる実施形態及び例は、例え

ば図14A-14Iに示されて後述されるエピタキシャルプロセス及びその他のプロセス などの、使用される具体的なプロセス技術又は材料を示すことがある。それらの例は、単 に例示的な例として意図されたものであり、限定的なものとして解釈されるべきではない 。ドーパントプロファイルは、異なるドーパント濃度の1つ以上の領域又は層を有するこ とができ、プロセスにかかわらずに、濃度バラつき、及び領域若しくは層がどのように定 義されるかは、赤外線分光法を含む光学技術、ラザフォード後方散乱(RBS)、二次イ オン質量分析法(SIMS)、又は様々な定性的あるいは定量的なドーパント濃度決定法 を用いるその他のドーパント分析ツールによって検出可能であってもよいし、検出可能で なくてもよい。

【0029】

10

20

図2Aは、一実施形態に従って構成された電界効果トランジスタ(FET)100を示している。FET100は、ゲート電極102、ソース104、ドレイン106、及びチャネル110上に位置するゲートスタック108を含んでいる。チャネル110は、深く空乏化されることができ、すなわち、より詳細に後述するように、概してゲートスタックからスクリーニング(遮蔽)領域までで測定されるチャネルの深さは従来のチャネル深さより顕著に深い。動作時、バイアス電圧V_{SS}122がソース104に印加され、P+端子126が接続124にてPウェル114に接続されて回路を閉じる。ゲートスタック108は、ゲート電極102、ゲートコンタクト118及びゲート誘電体128を含んでいる。ゲートをソース及びドレインから分離するようにゲートスペーサ130が含められている。ソース/ドレインエクステンション(SDE)132が、誘電体128の下までソース及びドレインを延在させている。

【 0 0 3 0 】

FET100は、N型ドーパント材料で形成されたソース及びドレインを有するNチャ ネルトランジスタとして示されており、ソース及びドレインは、基板116上に形成され たPウェル114を提供するP型ドープトシリコン基板としての基板上に形成されている 。しかしながら、理解されるように、基板又はドーピング材料を適切に変更して、例えば ガリウム砒素ベースの材料などのその他の好適基板から形成された非シリコンのP型半導 体トランジスタが代用されてもよい。

【0031】

ソース104及びドレイン106は、従来のドーパント注入プロセス及び材料を用いて 30 形成されることができ、また、例えば、応力誘起ソース/ドレイン構造、隆起型あるいは 凹部状のソース/ドレイン、非対称ドープされたソース/ドレイン、カウンタードープさ れたソース/ドレイン、結晶構造変化されたソース/ドレイン、又はHDD(高濃度ドー プトドレイン)技術に従ったソース/ドレインエクステンション領域の注入ドーピングな どの変更を含み得る。エクステンション領域132は一般的に基板内に形成され、ドレイ ンに結合されるポテンシャルの一部の吸収を促進する。ソース/ドレインの動作特性を変 更する様々なその他の技術も使用可能である。そのような技術は、ソース/ドレイン(S /D)領域付近に、チャネルの下に延在し得るように局所的なドーパント分布を作り出す ことによってデバイスチャネル長のスケーリングを容易にする、ソースドレインチャネル エクステンション(チップ(tips))又はハロー(halo)注入を含む。特定の実施形態に 40 おいて、複数の異種ドーパント材料が、電気特性を変化させる補償ドーパントとして使用 され得る。

[0032]

ゲート電極102は従来材料から形成されることができ、それら材料は、以下に限られ ないが、特定の金属、金属合金、金属窒化物及び金属シリサイド、並びにそれらの積層体 及びそれらの混合物を含む。ゲート電極102はまた、ポリシリコン(例えば、高濃度ド ープされたポリシリコン及びポリシリコン - ゲルマニウム合金を含む)から形成されても よい。金属又は金属合金は、アルミニウム、チタン、タンタル、及び例えば窒化チタンな どのチタン含有化合物を含むそれらの窒化物を含み得る。ゲート電極102の形成は、シ リサイド法、化学気相成長法、並びに、以下に限られないが例えば蒸着法及びスパッタリ

ング法などの物理気相成長法を含み得る。典型的に、ゲート電極102は約1nmから約500nmまでの総厚を有する。

(13)

[0033]

ゲート誘電体128は、例えば酸化物、窒化物及び酸窒化物などの従来の誘電体材料を 含み得る。他の例では、ゲート誘電体128は、概して一層高い誘電率の誘電体材料を含 むことができ、それら誘電体材料は、以下に限られないが、酸化ハフニウム、ケイ酸ハフ ニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、チタン酸バリウムストロンチウ ム、チタン酸ジルコン酸鉛、金属ベースの誘電体材料、及び誘電性を有するその他の材料 を含む。好適なハフニウム含有酸化物は、HfO,、HfZrO、、HfSiO、、Hf T i O 、及びH f A 1 O 、などを含む。組成及び利用可能な堆積処理装置に応じて、ゲー ト誘電体128は、熱酸化若しくはプラズマ酸化、窒化物形成法、化学気相成長法(原子 層成長法を含む)、及び物理気相成長法などの方法によって形成され得る。一部の実施形 態において、誘電体材料の、複数の層若しくは複合層、積層体及び組成混合物が使用され 得る。例えば、ゲート誘電体は、約0.3 nmと1 nmとの間の厚さを有するSiO,ベ ースの絶縁体と、0.5 nmと4 nmとの間の厚さを有する酸化ハフニウムベースの絶縁 体とから形成され得る。典型的に、ゲート誘電体は約0.5nmから約5nmまでの総厚 を有する。ゲート誘電体128の下には、チャネル領域110がスクリーニング層112 の上に形成される。チャネル領域110は、ソース104及びドレイン106と接触し、 且つそれらの間に延在する。好ましくは、チャネル領域は、実質的にアンドープのシリコ ン、又は例えばSiGeファミリーからの材料などの先端材料、又は非常に低いレベルに ドープされたシリコンを含む。チャネルの厚さは典型的に、5nmから50nmの範囲内 とし得る。

【0034】

すぐ下に続く議論は、バルクCMOSデバイスに焦点を当てている。多くのナノスケー ルバルクCMOS FETデバイスにおいて、キャリア移動度は、閾値電圧VTを設定す るために必要とされる高濃度のチャネルドーパントによって悪影響を受ける。高いドーパ ント濃度レベルは有意な電力リークを防止し得るが、ドーパントが高濃度に存在するとき 、それらのドーパントは、例えば電子などの移動キャリアのチャネル移動度を大幅に低下 させてしまう散乱中心として作用し得る。そのような場合、チャネル領域内の電子は、散 乱され、ソースとドレインとの間でチャネル内を効率的に移動しない。これは、実効的に 、チャネルが運ぶことが可能な最大電流量(Idsat)を制限してしまう。また、非常 に薄いゲート及び結果としてゲート誘電体/チャネル界面に生じる高い電界は、所与のゲ ート電圧での反転層電荷密度を低下させる深刻な量子機械効果を生じさせ得る。反転層電 荷密度の低下は、移動度の低下及び閾値電圧Vrの大きさ増大を伴い、やはりデバイス性 能を劣化させる。これらの特徴のため、より小さい所望サイズへのバルクCMOSデバイ スの従来のスケーリングは、ますます困難であることが分かる。 【0035】

更なる利益として、実質的にアンドープのチャネル領域の使用は、トランジスタ性能を 向上させるためにしばしば使用される特定の従来技術の有効性を高めることができる。例 えば、チャネル領域110を挟んで反対側に位置するソース104及びドレイン106は 、チャネル領域に印加される応力を変更するように構造化されることができる。他の例で は、チャネル領域は、チャネルの面内方向に圧縮歪みを生じさせるように配置された格子 整合歪みシリコンゲルマニウム(SiGe)結晶の薄膜格子によって変更を加えられ得る 。これは、真性Siと比較して正孔移動度が高まるようにバンド構造に変化を生じさせる ことができる。応力条件は、ゲルマニウム(Ge)組成を変えることによって変化され得 る(Geが多いほど歪みが増大し、正孔移動度が高くなる)。引張歪みの場合、チャネル 領域のSiは、より大きい格子定数を有する格子緩和SiGe上に形成され得る。これは 、歪みのないSiチャネル領域と比較して、電子移動度及び正孔移動度の双方を増大させ ることになる。この場合も、ベースのSiGeのゲルマニウム組成が多くされるにつれて 、歪みSiチャネル領域内の応力の量及びキャリア移動度が高くなる傾向がある。理解さ

10

20

30

40

れるように、チャネル領域への応力の印加には、連続した応力層は必ずしも必要でない。 上、下若しくは横に配置される、あるいは隣接される、複数の応力層を含め、不連続ある いは複数の別々の応力層が、チャネル領域に沿った様々な箇所に圧縮力又は引張力を印加 するために使用可能であり、印加する応力の一層大きな制御を実質的に可能にする。 【0036】

特定の実施形態において、応力層は、チャネルに隣接あるいは接触して設けられるとき にチャネル領域に応力を印加するのに適した如何なる材料の層をも意味し得る。一例とし て、特定の実施形態において、応力層は、半導体基板のその他の部分の一部又は全てに対 して異なる熱膨張率を有する材料を含み得る。このような実施形態の製造において、半導 体基板の温度が低下されるにつれて、特定の部分群が相異なるように収縮し、チャネル領 域の伸張又は圧縮を生じさせる。結果として、チャネル領域の少なくとも一部が歪まされ キャリア移動度を高める。特定の実施形態において、応力層は、半導体基板の一部又は 全てより高い熱膨張係数を有する例えば窒化シリコンなどの材料を含み得る。それに加え て、あるいは代えて、チャネル領域における正孔又は電子の何れかの移動度を選択的に高 めるために、複数の異なる応力層がFET100の様々な部分に設けられてもよい。例え ば、n型トランジスタとp型トランジスタとの相補対が適当なp型及びn型ウェル構造に よって互いに分離される特定の実施形態において、n型トランジスタのチャネル領域に引 張応力を印加するように、n型トランジスタに応力層が設けられ得る。この引張応力は、 チャネル領域中の電子の移動度を高める歪みをチャネル領域に誘起し得る。他の応力層が 、p型トランジスタのチャネル領域に圧縮応力を印加するようにp型トランジスタに設け られ得る。この圧縮応力は、正孔の移動度を高める歪みをp型チャネル領域に誘起し得る

【0037】

実質的にアンドープのチャネルを有するトランジスタを設けることは、応力が印加され るときに更なる利点をもたらす。例えば、応力は、ソース / ドレイン又はチャネル応力技 術により印加される圧縮応力又は引張応力によって印加され得る。均一あるいは高濃度に ドープされたチャネルを有する従来のナノスケールトランジスタと比較して、歪みチャネ ル領域 F E T トランジスタは、ゲート誘電体近くでの低いドーパント濃度(抑制されたイ オン化不純物散乱)と低い電界(抑制された表面ラフネス散乱)とにより、より大きな歪 み増強移動度を提供する。散乱の抑制により、応力により高められる移動度は、従来デバ イスにおいてより有意に高くなる。歪みに起因するこの移動度の利点は、実際に、トラン ジスタの微細化スケーリングとともに大きなものとなる。

[0038]

図2Aは、一実施形態に従って構成されるトランジスタの模式図である。図2B、2C 及び2Dは、図2Aのチャネル110と置き換えられ得るDDCトランジスタチャネルの 3つの異なる例を更に示す模式図である。異なる領域が、ゲート誘電体(例えば、図2A に示した誘電体128)の近傍に位置する深空乏化領域、閾値電圧調整領域、及び高濃度 ドープされたスクリーニング領域を含み得る。図2Bは、ゲート誘電体に隣接して位置す るDDCトランジスタチャネルの断面の一例を示しており、異なるドーパント濃度の2つ の領域を有している。このチャネル断面のプロファイルは、ゲート誘電体(図示せず)と スクリーニング領域204との間に位置する空乏領域202を含んでいる。ドーパント原 子206は、スクリーニング領域204内のドーパント密度を、スクリーニング領域20 4と比較した空乏領域202内の相対的なドーパント密度に対応付けて示している。 【0039】

図2Cは、他の一例に係るチャネル領域208を示しており、このチャネル領域は、ド ーピング濃度が異なる3つの領域を有している。この例において、空乏化されるドーパン トチャネル領域214は、最も少ない量のドーパント206を有し、閾値調整領域212 は概して、空乏化ドーパントチャネル領域214より高いドーパント原子濃度を有し、ス クリーニング領域210は最も高いドーパント原子濃度を有している。 【0040】 10

20

図2Dは、更なる変形例を示しており、チャネル断面は、頂部のチャネル領域から底部 へと増大していくドーパント原子濃度224を有している。様々な用途及び実施形態にお いて、チャネルの頂部におけるドーパント範囲は様々となり得るが、典型的に、チャネル の頂部に向かって、プロセス及びアニールの条件が許容する限りできるだけ低くされる。 ドーパント範囲はチャネルの中央に向けて増大されることができ、より高いドーパント濃 度で、チャネルの底部を介してスクリーニング領域へと進む。

【0041】

これらの構成の何れかにおいて、閾値電圧調整領域は別個のエピタキシャル成長シリコ ン層として形成されることができ、あるいは、空乏チャネル領域をも含む単一のシリコン エピタキシャル層の一部として形成されてもよい。閾値調整領域の厚さは典型的に、5 n mから50nmの厚さの範囲内とし得る。実質的にアンドープであるとき、領域の厚さの 適切な選定それ自体で閾値電圧が僅かに調整されるが、より典型的な用途においては、閾 値電圧調整領域は、5×10¹⁷原子/cm³と2×10¹⁹原子/cm³との間の範囲 内の平均濃度を有するようにドープされる。例えば、閾値電圧調整領域は、スクリーニン グ(遮蔽)領域のドーピング濃度の1/50から1/200間のドーピング濃度を有する。 特定の実施形態において、チャネル領域への、あるいはスクリーニング領域から閾値電圧 調整領域への、ドーパントのマイグレーションを防止するため、炭素、ゲルマニウム又は これらに類するものなどからなるドーパント耐マイグレーション層が、閾値電圧調整領域 の上及び/又は下に設けられ得る。

[0042]

スクリーニング領域は、チャネル領域及び設けられる場合には閾値電圧調整領域の下に 埋め込まれた、高濃度ドープされた領域である。スクリーニング層は概して、ソース及び ドレインとの直接的な接触を回避するように、或る距離をおいて位置付けられる。スクリ ーニング領域は、他の特定の実施形態において、複数のソース / ドレイン / チャネル領域 の下に延在するシートとして形成されてもよく、他の実施形態において、チャネル領域と 同じ広がりを有するセルフアラインされた注入又は層であってもよい。スクリーニング領 域の厚さは典型的に、5 n m から5 0 n m の範囲内とし得る。スクリーニング領域は、チ ャネル、閾値電圧調整領域(設けられる場合)及び P ウェルより高濃度にドープされる。 実用上、スクリーニング領域は、1 × 1 0 ^{1 8} 原子 / c m ³ と 1 × 1 0 ^{2 0} 原子 / c m ³ との間の濃度を有するようにドープされる。特定の実施形態において、閾値電圧調整領域 へのドーパントマイグレーションを防止するため、炭素、ゲルマニウム又はこれらに類す るものなどからなるドーパント耐マイグレーション層が、スクリーニング領域の上に設け られ得る。

【0043】

動作時、閾値電圧より高い所定の電圧が導電性のゲートに印加されると、ゲートスタッ クとスクリーニング領域との間に深空乏化領域が形成される。導電性ゲートの下で、深空 乏化領域は典型的にはスクリーニング領域内まで下方に延在するが、特定の高濃度ドープ の実施形態においては、深空乏化領域は、設けられる場合の閾値電圧調整領域内で終わり 得る。認識されるように、導電性ゲートの下での空乏領域の正確な深さは、FETの設計 によって調整可能な多数の因子によって決定される。例えば、空乏領域の深さは、FET のその他要素の空間位置及び絶対的あるいは相対的なドーパント濃度によって決定される 。例えば、FETは、ソース領域とドレイン領域との間、且つゲート長L。を有するゲー トの下、に画成されるチャネルを有し得る。DDC深さ(Xa)は、ゲート長の半分より 、場合によってゲート長の1/2の因数だけ、あるいはそれに近い割合だけ、深くなるよ うに設定され得る。一例において、このDDC深さは、チャネル長の1/2にほぼ等しく 設定されてもよく、動作時に、1V未満の低い動作電圧であっても閾値電圧の正確な設定 を可能にする。特定の用途の要求に応じて、異なる深さが異なる有利な結果をもたらし得 る。この開示によれば、理解されるように、異なる用途、異なるデバイス構成、及び特定 の設計の様々なパラメータにおいて、異なるDDC深さが可能である。特定の用途のパラ メータに応じて、DDCトランジスタを形成する際に使用される異なる領域厚さ、ドーパ 10

20



ント濃度及び動作条件が、異なる有利な結果をもたらし得る。

【0044】

例えば、他の一実施形態によれば、空乏深さはゲート長の1/3からゲート長にほぼ等しい深さまでに維持され得る。しかしながら、当業者に認識されるように、トランジスタの構造及び動作が、空乏深さがゲート長の1/2より小さくなるようなものである場合、電力消費に関するデバイスの性能は徐々に低下し、DDCの利益が減少することになる。例えばゲート下の空乏深さがおよそ0.4×L_Gに設定されるDDCトランジスタなど、空乏深さX_dがゲート長の1/3と1/2との間であるとき、デバイスは依然として従来デバイスに対する少量の改善を達成することができる。この例において、スクリーニング領域の好適な厚さ範囲は、ドーパント濃度を1×10¹⁸原子/cm³から1×10²⁰原子/cm³の範囲として、5 n mから5 0 n mの間である。閾値電圧調整領域の好適な厚さ範囲は、ドーパント濃度を5×10¹⁷原子/cm³から2×10¹⁹原子/cm³の範囲として、5 n mから5 0 n mの間である。このチャネル領域は、X_d>1/2×L_Gなる制約を満たすのに十分な深さとなるように選択され、且つ5×10¹⁷原子/cm³未満の濃度を有する。

【0045】

実際に、DDCトランジスタの深空乏化領域を設けることは、複数のトランジスタ及び 関連デバイスを有する回路において閾値電圧を設定する公差を有意に狭いものにし、RD Fによるバラつきを更に抑制することができる。結果として、集積回路の複数のデバイス にわたって、より予測可能で信頼できる閾値電圧を設定することができる。この利益は、 デバイス又はシステムにおける電力を低減するために用いられることができ、より良好な 全体性能をもたらすことができる。

[0046]

この実施形態によって実現され得る他の1つの利益は、静的に設定されることが可能な 、あるいは、ここに記載されるトランジスタ構造のうちの1つ以上を用いて構成される装 置又はシステムの動作中に動的に変化されることが可能な、調整可能な閾値電圧である。 やはり図2Aに示すように、トランジスタのソース104と、反対導電型のPウェル11 4に接続されたドーパント材料126との間にバイアス電圧を印加することができる。従 来の回路は典型的に電源電圧にバイアスされ、その結果、動作電圧がゲートに印加される ときに、ソースからドレインへと電流が流れることができる。閾値電圧を動的に設定する ための調整可能なボディバイアス印加の使用が以前に提案されているが、それは、有意な チップ面積の不利益を引き起こし、故にオンチップ集積のレベルを阻害してしまう傾向が あるため、実用的であるとは一般に証明されていない。この実施形態によれば、1つの集 積回路若しくはシステム内に構成されていようと、別々の回路内に構成されていようと、 ウェルに印加するバイアス電圧を変化させることによってトランジスタ(又は、一群のト ランジスタが共通のウェルを共有する場合には、トランジスタ群)の閾値電圧を変化させ るように回路が構成され得る。更に詳細に後述するように、密な範囲内で閾値電圧を信頼 性高く制御することができることは、チップ面積の不利益を低減しながら動作中に閾値電 圧を信頼性高く且つ動的に変化させることができることと相俟って、デバイス又はシステ ム内のトランジスタ又はトランジスタ群の動作モードを動的に変化させることが可能なデ バイス又はシステムをもたらす。

【0047】

図3は、一実施形態に従ったゲート誘電体下方のチャネル深さに対するドーパント原子 濃度のグラフ300を示しており、チャネル内の様々な深さ範囲でのドーパント濃度の範 囲を例示するものである。より実際的な曲線308と理想曲線310との2つの曲線が示 されている。見て取れるように、最初の5-20nmのチャネル領域と、チャネル領域の 次の5-20nmの閾値電圧調整領域と、閾値電圧調整領域の次の5-20nmのスクリ ーニング領域との、3つのレベルが表されている。これら異なるレベルの濃度は各々、特 定のレベル312、314、316に達している。これらの特定のレベルは、必ずしもそ うではないが、場合により、それぞれの濃度レベルのグラフの変曲点であり、これらは、 10

20

5 × 1 0 ^{1 7} 原子 / c m ³ 未満のチャネルドーパント濃度 "d"を持つ特定のドーパント 濃度レベル3 0 2、5 × 1 0 ^{1 7} 原子 / c m ³ 未満との5 × 1 0 ^{1 8} 原子 / c m ³ との間 の閾値電圧調整領域濃度 "d"を持つ特定のドーパント濃度レベル3 0 4、及び5 × 1 0 ^{1 8} 原子 / c m ³ より高いスクリーニング領域ドーパント濃度 "d"を持つ特定のドーパ ント濃度レベル3 0 6 に相当する。一部の実施形態によれば、これらのドーパント濃度範 囲内で、深空乏化領域の動作をサポートするナノスケールFETにおける特定の最適な利 益を実現することができる。

(17)

【0048】

様々な実施形態に従ったドーパントプロファイルは、2つの領域が生じるように定めら れる。該3つの領域を表1に規定する。領域1はゲート誘電体の近傍に位置するチャネル 領域に相当し、領域2は閾値電圧調整領域に相当し、領域3はスクリーニング領域に相当 する。ただし、L_Gはゲート長である。理解されるように、ゲート長はチャネル長に実質 的に等しく、t₁、t₂及びt₃は該3つの領域それぞれの厚さである。これらの領域の 各々は、代表的な厚さと、1立方センチメートル当たりの原子数として測定されるドーパ ントドーズ量とによって表されることができる。これらの厚さ及びドーズ量の値を表1に 提示する。

[0049]

【表1】

	領域 1	領域 2	領域 3
トーズ量範囲	$\frac{1}{2} = 5 \times 10^{17}$	$5 \times 10^{17} < 1^{-3} < 2 \times 10^{19}$	$r^{-\lambda} > 2 \ge 10^{18}$
レイヤ厚	$\frac{t_1}{L_G} \le \frac{1}{2}$	$\frac{t_2}{L_G} \le 1$	$\frac{t_3}{L_G} \ge \frac{1}{10}$

30

40

20

レイヤ(層)厚はプロセスノードに依存し、それらそれぞれの厚さt₁、t₂及びt₃ は、関心あるデバイスのゲート長(L_G)及びプロセスノードに関係する。表 2 は、 9 0 nmから15nmまでのプロセスノードについての代表的な数値を含んでおり、これらの 領域の厚さ要求に対するL_Gスケーリングの影響を例示している。

【0050】 【表2】

/-+' (nm)	90	65	45	32	22	15
L _G (nm)	60	50	40	35	30	25
チャネル領域最大厚さ t1(nm)	30	25	20	18	15	13
VT調整領域最大厚さ t2(nm)	60	50	40	35	30	25
スクリーニンク [・] 領域最小厚さ t3(nm)	6.0	5.0	4.0	3.5	3.0	2.5

図 4 は、一実装例におけるデバイス深さに対するボロン濃度(原子 / cm³)の変化の グラフ 4 0 0 である。この例において、ドーパント濃度は、ゼロからおよそ 2 0 n m まで

10

の深さのトランジスタゲート付近の低ドーパント領域において最低(1×10¹⁷未満) であり、およそ20nmから45nmまでの閾値電圧調整領域で少々高い(およそ5×1 0¹⁸)。この例は、およそ45nmから75nmまでのスクリーニング領域において、 更に高い値(およそ5×10¹⁹)でピークとなる。この特定例は、異なるプロセスを用 いて為された3つの異なる模擬デバイスを示しており、それらが重ね合わせグラフとして 示されている。1つは975 で15秒のアニールを使用し、1つは、800 で15秒 のアニールを使用し、3つ目はアニールを全く使用していない。グラフの結果は実質的に 同様であり、これら異なるプロセス環境におけるドーパント濃度の信頼性を示している。 当業者に理解されるように、異なる設計パラメータ及び用途は、異なるドーピング濃度を 有する領域の異なる変形又は個数を要求し得る。

【0051】

実際には、設計者及び製造者は、数学モデルから統計データを集め、且つ現実の回路からの測定値をサンプリングして、回路設計の閾値電圧の分散を決定する。トランジスタ間での電圧の不一致が、製造バラつき又はRDFの何れに由来したものであろうと、 V_Tとして決定される。そのような統計表示の一例として、様々なデバイスからの異なる閾値電圧を電源電圧に対してプロットしたものを図5に示す。回路が全体として動作するためには、 V_Tを考慮して動作電圧V_{DD}が選定されなければならない。一般に、バラつきが大きいほど V_T大きいので、動作電圧V_{DD}はトランジスタが適切に動作するように高く設定されなければならない。1つの回路内に複数のデバイスが実装される場合、該回路が適切に動作するようにするために、V_{DD}は最も高い全体値に設定される必要があり得る。

【 0 0 5 2 】

V_Tを低減し、集積回路にわたる複数のトランジスタの閾値電圧の変動範囲を縮小す る構造及びその製造方法が提供される。低減された V_Tを用いて、V_Tの静的な値は、 より正確に設定されることができ、さらには、バイアス電圧を変化させることに応答して 変化されることが可能である。一実施形態に従った改善された V_Tの一例を図6に示す 。図6は、異なるデバイスから取得された閾値電圧の低い側におけるバラつきから明らか な、改善された閾値電圧範囲の表示を示している。回路内の名目上相等しいデバイスの閾 値電圧は、低減された V_Tを用いて、より正確に設定されることができ、故に、デバイ スが、より低い動作電圧V_{DD}を用いて動作し、ひいては、一層少ない電力のみを消費す ることを可能にする。また、所与のトランジスタ又はトランジスタ群に対してV_Tを変化 させるためのスペースがより多くあり、デバイスは、特定のモード用の異なるバイアス電 圧に対応する異なるモードで動作されることができる。これにより、多くのデバイス及び システムに機能が追加され、特に、デバイスの電力モードのきめ細かい制御が有用なデバ イスに利益がもたらされ得る。

【0053】

図7 A は、従来のプロセス及び構造に従って製造されるトランジスタ700の一例を示している。この例は、ソース702と、ドレイン704と、導電性ゲート706及び絶縁層708を含むゲートスタックとを有するN型FETとして示されている。典型的に、ゲート706は高濃度ドープされたポリシリコンから形成され、絶縁層708は例えば酸化シリコンなどのゲート誘電体で形成される。ゲートスタック706は、ソース702とドレイン704との間を流れる電流を電気的に制御する。チャネル710は典型的に、ドーパントを含み且つPウェル712まで下方に延在しており、ソース及びドレインの双方を包囲し得る。チャネル深さXd714は、ゲート誘電体708から下方にチャネルの底面720までの距離である。動作時、このチャネル深さ714内を下方に延びてソース702及びドレイン704に向かって屈曲する例えばE716などの複数の電気力線が存在する。これらの力線は典型的に、図示のような直線状ではなく、デバイスの構造及び動作の結果として屈曲し得る。例えば電子e^{*}718などの移動キャリアが、電界E716を介してソース702とドレイン704との間を進行する。ゲートスペーサ724及びSDE722も図示されている。

10

20



[0054]

対照的に、図7Bは、図7Aの従来デバイス700と比較して有意に深い空乏領域を有 して動作するDDCトランジスタ700、の一実施形態を示している。これは、応力誘起 層を用いることなく改善された移動度の特徴及び利益を提供するとともに、改善された閾 値電圧設定を提供する。この例は、ソース702′と、ドレイン704′と、ゲート70 6 'とを有するN型FETとして示されている。このトランジスタは、ゲート誘電体70 8 ' 上に形成されたゲート706 ' を含んでおり、ゲート706 ' は、ゲート - ソース電 圧が閾値電圧より高くまでバイアスされるときに空乏領域710、を作り出し、ソース7 02'とドレイン704'との間の電流を制御する。空乏領域710'は、図示のように 、Pウェル712'内の層としてイオン注入されたスクリーニング層720'まで下方に 延在し、ソース702'及びドレイン704'の双方を包囲し得る。ゲートスペーサ72 4 ′ 及びSDE722 ′ も図示されている。空乏深さX 。'714 ′ は、ゲート誘電体か ら下方にスクリーニング領域720、までの距離であり、図7Aの従来デバイスの空乏領 域より有意に深い。図7Aの従来デバイスと異なり、デバイス700'のスクリーニング 領域720 ′が、下方に当該スクリーニング層まで延在する例えばE716 ′などの電界 に対する高濃度ドープされた終端部を提供する。より深い空乏化X 。'により、これらの 力線は、従来構造700における電界E716より概して長く且つ真っ直ぐになる。従来 デバイスと同様に、バイアスされるとき、電流がソース702~からドレイン704~へ と流れ、電子 e 「 7 1 8 'が、電界 E 7 1 6 'を介してドレイン 7 0 4 'からソース 7 0 2)の間を進行する。しかしながら、従来デバイスとは対照的に、電子がこれらの電界 E 716, を横切って、より自由に流れ、改善された電流及び更に良好な性能が提供される 。また、この構造は、短チャネル効果を抑制して、ランダムドーパント揺らぎによって生 じるバラつきを抑制することにより、 V⊤を改善する。

【0055】

図8Aを参照するに、図7Aに示した従来構造に対応するFET800が示されている。トランジスタ構造全体内の様々な箇所で、FETがアクティブにスイッチングされていないときにも電力損失を生じさせるリークが発生する。図8Aは特に、ソース702とウェル712との間で発生するリークの概念を示している。陽イオン802がウェル712 内に存在するとき、それら陽イオンはリーク経路X_j806を介して正孔804まで移動 する傾向にある。比較的短い経路806により、従来のナノスケールデバイス内にはリー クが広まっている。

【0056】

図8Bは、図7Bに示したものと同様の、深い空乏領域を有して動作するFET800 'を示しており、さらに、ソース702'とウェル712'との間で発生するリークの概 念を示している。陽イオン802'がウェル712'内に存在している。しかしながら、 より深いウェルを有する新たな構造により、経路X_j806'は有意に長くなっており、 陽イオン802'はリーク経路X_j806'を介して正孔804'まで移動する傾向が低 い。この場合、比較的長い経路806'により、従来デバイスと比較して、リークはあま り広まらない。また、新たな構造における低い電界E716'により、ゲート706'及 び絶縁体708'におけるリークについても、電子を励起する能力が大幅に低減される。 結果として、ゲートにおけるリークが実質的に低減される。故に、DDCを有する新たな 構造は、従来デバイスの多くの箇所で発生していたリークの有意な低減をもたらす。 【0057】

DDCトランジスタはまた、好ましいことに、産業界における大きな関心事であるキャ リア移動度の増大を提供する。移動度は、閾値電圧V_Tより高い電圧がゲートに印加され るときにトランジスタのチャネルを横切ってソースからドレインに移動キャリアが移動す る能力の定量的な指標である。最適化デバイスの1つの目標は、典型的に、ユニバーサル 移動度カーブとして知られるゲート印加電界と測定移動度との間の関係に従って、ソース からドレインに最小の障害で電子又は移動キャリアを移動させることである。このユニバ ーサル移動度カーブは、MOSFETデバイスにおいて見られる、チャネルの反転領域内 20

10

10

20

30

40

でのキャリア移動度と該反転領域(又は反転電荷)を誘起する電界との間の十分に確立さ れた関係である。図9は、NMOSトランジスタのこのユニバーサルカーブ(実線)を示 しているが、PMOSの場合にも同様のカーブが存在する。この図には、アンドープのチ ャネルのユニバーサル移動度カーブがプロットされている。領域Aは、典型的な現行技術 に係るMOSFETトランジスタの移動度/電界動作レジームに対応し、これらのデバイ スが高電力領域では、低電界/低電力領域における移動度に対して低下された移動度で動 作することを示している。

[0058]

第2の移動度カーブ(破線)は、高濃度ドープされたチャネル(スケーリングの影響を 補償するためにしばしば必要である)と、比例的にスケーリングされたゲート電圧及びそ の結果の低電界とを有するナノスケールゲート長トランジスタに適当なものである。これ らのカーブは、チャネルで高電界を支持する動作条件で一致し得る。ゲート誘電体とチャ ネルシリコンとの間の界面に伴う表面ラフネスによって移動度が支配されるためである。 より低いゲート電圧(及びその結果の、より低い電界)でトランジスタを動作させるとき 、これら2つのカーブは、電子移動度を低下させるように作用するドーパント原子の存在 及びチャネルドーパント散乱(一般に、イオン化不純物散乱と呼ばれる)の優勢化のため に分岐する。これは、領域Cとして図示される。領域Cに入る電界で動作する低電力デバ イスも構築することは可能であるが、必要とされる高濃度チャネルドーピングが、図9の 領域Aとして印した領域におけるドーパント散乱に起因して、移動度の低下を生じさせる

[0059]

DDCトランジスタの動作点は、図9に領域Bとして示すように、ユニバーサル移動度 カーブに沿って位置する。DDCトランジスタは、低い電界を用いて低電力レジームで動 作するだけでなく、その移動度を低下させるドーパント散乱が実質的に低い深空乏化デバ イスであることの恩恵を受けることができる。DDCトランジスタは、故に、一部の好適 実施形態において、従来の高電力デバイスに対して最大で120%の移動度増大を達成す ることができる。

【0060】

これらの新たな構造及びその作製方法を用いると、 V_Tを動的に変化させる能力を有す るように回路を製造・構成することができる。この構造は好ましくは、従来デバイスと比 較して小さい V_Tを有するように構成され、デバイスが、より低い公称閾値電圧 V_T及 びより低い動作電圧 V_{DD}のみでなく、バイアス電圧に応答して変更可能な正確に調整可 能な V_Tをも有することができるようにする。動作時、デバイスの V_Tを上下させるよう に動作するトランジスタにバイアス電圧を置くことができる。これは、特に、動作電圧 V DDも動的に制御される場合に、回路が効率的且つ信頼性をもって、動作モードを静的に 指定し、且つ/或いは動的に変更することを可能にする。さらに、 V_Tの調整は、回路の 1つ若しくは複数のトランジスタ、一群のトランジスタ、及び異なる区画若しくは領域に ついて行われることができる。このプレイクスルーは、回路内で異なる機能を供するよう に調整されることが可能な汎用トランジスタを、設計者が使用することを可能にする。ま た、これらの集積回路構造の特徴及び利益からもたらされる回路レベル及びシステムレベ ルのイノベーションが数多く存在する。

【0061】

ー実施形態において、ソース領域とドレイン領域との間にチャネルが形成される、DD C深さを有するDDCを備えた半導体構造が提供される。一例において、DDC深さはデ バイスのチャネル長の大きさの少なくとも1 / 2 である。これらの構造は、従来デバイス より低い電圧で動作することができ、デバイスチャネルにおけるRDFの影響によって制 限されない。この新たな構造はまた、従来のバルクCMOSプロセスツール及びプロセス 工程を用いて製造されることが可能である。

【0062】

ー実施形態によれば、トランジスタのチャネル領域は、異なるドーパント濃度を有する ⁵⁰

複数の領域を有するように構成され得る。一例において、DDCトランジスタは、3つの 区別可能な領域がゲートの下に延在するように構成される。ゲート誘電体から基板内のよ り深い方向へ、これらの領域は、チャネル、閾値電圧調整領域、及びスクリーニング領域 を含む。当業者に認識されるように、これらの領域の異なる組み合わせ又は置換が存在し うる。

(21)

[0063]

チャネル領域は、集積回路の動作中に小数キャリアがソースからドレインへと進行する 領域である。これは、デバイスを流れる電流を構成する。この領域のドーパントの量は、 不純物散乱を介して、デバイスの移動度に影響を及ぼす。より低いドーパント濃度が、よ り高い移動をもたらす。また、ドーパント濃度が低下するにつれてRDFも低減する。こ のアンドープ(低濃度ドープ)のチャネル領域は、DDCトランジスタが高移動度及び低 RDFの双方を達成することを可能にし得る。

10

【0064】

閾値電圧調整領域は、例えばPMOSにおけるN型ドーパント及びNMOSにおけるP 型ドーパントなどの相補的なドーパントがチャネル領域の下に導入されることを可能にす る。このV_T調整領域の導入は、チャネル領域へのその近接性及びドーパントのレベルと 合わさって、好ましいことに、チャネルを直接的にドーピングすることなく、閾値電圧調 整領域がチャネル内の空乏領域を変化させることを可能にする。この空乏制御は、所望の 結果を達成するようにデバイスのV_Tを変化させることを可能にする。また、V_T調整領 域は、サブチャネルパンチスルー及びリークを防止する助けとなり得る。一部の実施形態 において、これにより、改善された短チャネル効果、DIBL及びサブスレッショルド勾 配が実現される。

【0065】

従来プロセスにおいて、当業者は、特定の構造及び濃度を変化させることによって、ト ランジスタの様々な性能指標に対処してきた。例えば、短チャネル効果又はその他のパラ メータを改善するようにドーピング濃度を調整するために、ゲートの金属合金又はポリシ リコンが使用されることがある。ゲートの上且つチャネルの上に位置するゲート誘電体も 調整され得る。トランジスタのチャネル内又はその付近のドーパント濃度を設定すること が可能なその他のプロセスも存在する。短チャネル効果及びデバイスのその他のパラメー タを改善するためのこれらの従来の試みと異なり、ここで開示する実施形態の一部は、デ バイスの更に多くのパラメータを改善するだけでなく、デバイスの閾値電圧を設定する際 の正確性及び信頼性を向上させることも可能である。さらに、一部の実装例において、改 善されたデバイスはまた、性能向上のための、また採用されるときの装置及びシステムの 新たな機能及び動作を提供するための、デバイスの閾値電圧の動的制御を可能にし得る。 【0066】

ー実施形態において、ゲート近くのチャネル頂部から下方にチャネル内までドーパント 濃度を単調増加させるトランジスタデバイスが提供される。一例において、ゲート誘電体 側から始めて線形増加されたドーパントが存在する。これは、ゲートから距離を置いてス クリーニング領域を形成し、該スクリーニング領域とゲートとの間に空乏化領域を有する ようにすることによって成し遂げられ得る。この空乏化領域は、異なるドーパント濃度の 1つ以上の領域を含む異なる形態を取り得る。これらの領域は、特定の閾値電圧を設定す ることの信頼性を向上させること、トランジスタチャネルにおける移動度を高めること、 及びデバイスの異なる複数の動作モードを改善あるいは拡張するように閾値電圧の動的な 調整を可能にすること、を含むトランジスタデバイスにおける様々な改善に対処するもの である。これらのドーパント濃度は、例えばデバイスのチャネル深さに関連して図4に示 して上述したものなど、ゲート付近の構造頂部から始めて異なる複数の層を通って下方に スクリーニング層内へと進む濃度グラフにて表現され得る。

【0067】

空乏化されるチャネル領域は、トランジスタのソースからドレインへと電子が自由に移動する領域を提供し、故に、移動度及び全体性能を向上させる。閾値電圧調整領域がスク ⁵⁰

30

20

リーニング領域とともに用いられ、デバイスの名目上の固有の閾値電圧が設定される。ス クリーニング領域は、FETデバイスのボディ係数を増大させる高濃度ドープされた領域 である。より高いボディ係数は、FETの閾値電圧を動的に変化させることにおいてボデ ィバイアスが一層大きい効果を奏することを可能にする。これら3つの領域は、複数の特 殊化されたデバイスを達成するように調和して使用され得る。これらの領域のうちの2つ 又は3つの複数の組み合わせが、様々な設計上の利益を達成するために使用され得る。例 えば、様々な固有のV_T値(閾値電圧調整ドーピングによって達成される)と動的な動作 モード(ボディ効果による)とを備えた低電力デバイスを達成するよう、これらの領域の 全てが、ポリゲート又はバンドエッジ金属ゲートとともに使用され得る。 【0068】

チャネル領域及びスクリーニング領域が、ミッドギャップ金属ゲートスタックとともに 使用されて、超低電力デバイス(閾値電圧調整領域の助けなしで、ミッドギャップ金属が チャネルを完全に空乏化させるように機能する)が達成され得る。他の例では、超低電力 デバイスを達成するために、チャネル領域及びスクリーニング領域が、二重仕事関数金属 ゲートスタックとともに使用され得る。また、これらの領域の形成は、複数の手法で達成 されることができる。一部の実装例において、単一のエピタキシャルフローを使用するこ とができ、それにより、成長中に制御・変調されるその場(in-situ)ドーピングが、更 なる注入なしで、所望のプロファイルを達成することができ、また、アンドープのエピタ キシャル領域に続かれる複数回の注入を用いてプロファイルを達成することができる。他 の例では、所望の濃度と同等の注入を用いた二重のエピタキシャルフローが使用され得る 。あるいは、任意の数のエピタキシャルとイオン注入との組み合わせで構成される複数の エピタキシャルフローを用いて、所望プロファイルを達成することができる。しかしなが ら、このようなバリエーションは、添付の請求項の精神及び範囲を逸脱するものではない

【0069】

デバイスの他の一例において、基板上に形成されるDDC領域に加えて、チャネル領域 上で基板の頂部に、酸化物領域又はその他のゲート絶縁体が形成され得る。このデバイス は、該酸化物領域上に形成された金属ゲート領域を含み得る。この例において得られるデ バイスは、チャネル領域でのRDFに依然として鈍感でありながら、動的に制御可能な閾 値電圧を有するトランジスタである。この例においては、動作時、DDC領域は非常に低 い V_Tを有し、低いV_{DD}が深い空乏領域におけるリークを低く維持する。また、1V 以上でのトランジスタ動作を要求するレガシーデバイスを可能にするためのイオン注入が 用いられてもよい。

【 0 0 7 0 】

以下の例では、様々なデバイス構成、そのようなデバイスを組み入れたシステム、及び そのようなデバイス及びシステムを製造する方法を図示して説明する。これらの例は、そ のようなデバイス、システム及びそれらの製造方法の当業者によって十分に理解される図 形的な手法で説明される。これらの例は、デバイスの細部を、基礎となるシステムの実現 可能性並びに考え得る動作特性及び性能の議論とともに記述して例示するものである。 【0071】

従来構造との更なる比較を図10及び11に示す。図10は、低濃度ドープ(約1×10¹⁷原子/cm³)されたチャネルを有するDDCトランジスタの閾値電圧及びボディ バイアスを、スクリーニング領域を有しない均一ドープされたチャネルを有する同等サイ ズの従来トランジスタに対して比較した一例を示している。見て取れるように、DDCト ランジスタは、大きいボディ係数のために通常は必要とされるかなりのチャネルドーパン トを有しないものの、DDCにおけるボディバイアスによる閾値電圧変調は、均一ドープ されたチャネルのMOSとなおも同等である。

【0072】

故に、特定の実施形態において、DDC構造は、短チャネルデバイスの実用的な置き換えではない長チャネルデバイスにおいてのみ現段階で実現されているのと同等の利益を、

10

20

短チャネルデバイスにおいて提供することができる。図11を参照するに、ボディバイア ス電圧に対する Vrについて、均一チャネルMOSデバイスとDDCデバイスの一例と の間で比較したものが示されている。短チャネルデバイスの閾値電圧の、長チャネルデバ イスに対する有意な劣化が示されている。このDDCデバイスにおいては、ボディバイア ス電圧を増大させても、有意に小さい閾値電圧の劣化のみが存在する。この低減は、短チ ャネル効果を大幅に抑制する高濃度ドープされたスクリーニング領域によって促されるも のである。

[0073]

背景技術にて述べたように、特定のトランジスタは、超急峻レトログレードウェル(S SRW)プロファイルに従ってドープされたチャネル層を有するように形成されることが できる。この技術は、特別なドーピングプロファイルを用いて、低濃度ドープされたチャ ネルの下に、高濃度ドープされた領域を形成する。図12を参照するに、DDC構造の一 例のプロファイルと従来のSSRWとの間での比較が示されている。見て取れるように、 SSRWは、チャネルの頂部を定めるゲート誘電体(図示せず)の近くで、チャネルに隣 接して非常に高いドーパント濃度を有する。このような、チャネル及びゲート誘電体の近 くに位置する高いドーピング濃度は、典型的に、従来デバイスにおいて乏しいリーク性能 を生じさせ、この手法をナノスケールのゲート長のトランジスタまでスケーリングするこ とには深刻な困難性が存在する。故に、それは、電子デバイスにおける電力低減及び性能 向上の要求全体に対する、十分な商業的解決策を提供しない。DDCトランジスタの実施 形態は、深く空乏化されるチャネル、及び高濃度ドープされ且つチャネルから離隔された スクリーニング層を含むことができる。このような構造は、回路性能に対する顕著な改善 を提供するとともに、SSRWを実現する回路より製造が単純となり得る。

20

30

10

[0074]

DDCトランジスタを製造することには、数多くの従来CMOS製造プロセスが使用さ れ得る。図13は、従来デバイスを製造するための従来CMOSプロセスの、ここで開示 する実施形態に従って構成される構造の製造プロセスとの比較1300を、図形的に示し たものである。新CMOSデバイスの一実施形態において、シャロートレンチアイソレー ション(STI)1302、1302A、ウェル・チャネル注入1304、1304A、 コンタクト1308、1308A、及びメタルインターコネクト(金属相互接続)131 0、1310Aは標準的なものとし得る。従来CMOSゲートスタックプロセス1306 のみが、改良構造のゲートスタック1306Aと異なっている。これは、例えばDDCデ バイスなどの新たなCMOS構造を導入するための有意な利点を提供する。第1に、これ は、新デバイスを製造するためにリスク又はコストを伴って新たな処理工程を開発するこ とを不要にする。故に、既存の製造プロセス及び関連するIPライブラリを使用すること ができ、それにより、コストが削減されるとともに、製造者がこのような新たな先端デバ イスを、より早く市場に持ち込むことが可能にされる。

図13の例に従ったDDCトランジスタプロセスは、DDCドーピングプロファイルを 作り出すために、高濃度ドープされたN型及びP型の領域の頂部上にアンドープのエピタ キシャルシリコン領域を形成する。アンドープのエピタキシャルシリコン領域の厚さは、 一部の実施形態において、デバイス性能における重要な因子である。他の一例において、 高濃度ドーピング、中濃度ドーピング及び低濃度ドーピング(又は、ドーピングなし)を 備える最終的なゲートスタックを実現するために、二重のエピタキシャルシリコン領域が 使用される。代替的に、基板レベルに近い1つの高濃度ドーピング領域を備えた最終スタ ックのために1つのエピタキシャルシリコン領域が成長され、その後、ゲートと高濃度ド ープされたスクリーニング領域との間でエピタキシャル成長層の中濃度から低濃度のドー ピングが行われてもよい。レイヤ間でのドーパントのマイグレーション又は拡散を防止す るため、一部の実装例において、様々な耐ドーパントマイグレーションの技術又は層が用 いられ得る。例えば、P型エピタキシャルシリコン内では、炭素ドーピングを用いてボロ ン(B)拡散を抑制することができる。しかしながら、N型エピタキシャルシリコン内で

40

は、炭素はAsドーピングに悪影響を有することがある。炭素は、シリコンエピタキシー の全体に配されるか、あるいは各界面の薄い領域に閉じ込められるかし得る。その場ドー プされた炭素又はイオン注入された炭素を用いることが可能である。その場ドープされた 炭素が使用される場合、炭素はN型及びP型の双方に存在し得る。炭素が注入される場合 、一部の実施形態において、それはP型でのみ使用されることができる。

(24)

【0076】

DDCトランジスタは、利用可能なバルクCMOSプロセス技術を用いて形成され得る 。そのような技術には、耐ドーパントマイグレーション層を堆積する技術、先端エピタキ シャル層成長、ALD、先端CVD及びPVD、又はアニールが含まれる。これらは全て 、例えば65nm、45nm、32nm及び22nmなどの先端集積回路プロセスノード 技術で利用可能である。これらのプロセスノードは概して、STIアイソレーション、ゲ ートプロセス及びアニールに関して低いサーマルバジェットを有するが、DDCトランジ スタの形成に依然として適している。

【0077】

図14A乃至14Iは、DDCドーピングプロファイルを持つチャネルを有するデバイ スを製造するためのプロセスフローを示している。これらの図は、新たなDDCトランジ スタ及びデバイスの先端的な特徴及び動作を提供するDDC及びスクリーニング領域を有 するNMOSトランジスタ及びPMOSトランジスタの各々がどのように構成されるかを 示すために、2つのデバイスの製造の一例を示すものである。各工程における構造を進行 的に示して、これら2つのトランジスタデバイスを形成するサンプルプロセスを説明する 。他の例では、DDCデバイスを製造するためにその他のプロセスフローが使用されても よく、この特定のプロセス及び関連する工程群は例示のために示されるものである。この プロセスは、トランジスタ構造を作り出すために形成、堆積あるいはその他の方法で作成 される"領域"に関連して説明されるが、様々な形状、大きさ、深さ、幅及び高さの領域 群、並びに様々な形態又は輪郭のレイヤ群を含むことが意図される。

先ず、図14Aを参照するに、構造1400は、例えばP型基板1406である基板から開始する。このP型基板上にNMOSデバイス又はPMOSデバイスを作り出すことができる。これら及びその他の図においては、単純化のため、また、取り得る実施形態及び例を説明するため、DDCデバイスのプロセスフローのこの例は、特定の複数の構造を分離するためのシャローレンチアイソレーション及びパーシャルトレンチアイソレーションを併せ持つNMOSデバイス及びPMOSデバイスの例に関して記述される。そうは言うものの、その他の開示構造又はデバイスに関する対応するフローも容易に理解されるであろう。また、図示しないが、これらのプロセスは、例えば、異なる領域として隣り合った構造、及び相互に積み重ねた領域を形成する際に使用されるマスキングなど、技術的に知られた様々な技術を用いて実行されることができる。

【0079】

P基板1406上に、必要に応じてのNウェル注入領域1402及びPウェル注入領域 1404が形成される。そして、Nウェル1402上に浅いPウェル注入領域1408が 形成され、Pウェル1404上に浅いNウェル注入領域1410が形成される。これらの 異なる領域は、先ず、P基板1406上にパッド酸化膜を形成し、その後、フォトレジス トを用いてNウェル1402の第1のNウェル注入を行うことによって形成され得る。別 のフォトレジストを用いてPウェル1404が注入され得る。別のフォトレジストを用い たイオン注入によって、浅いNウェル1410が形成され得る。そして、別のフォトレジ ストを用いて、浅いPNウェル1408が注入され得る。このプロセスは、その後、アニ ール処理によって続かれ得る。

【 0 0 8 0 】

図14Bに進んで、このプロセスは、浅いPウェル1408上へのNMOS用RDFス クリーニング領域1412の形成へと続く。この実施形態によれば、NMOS用RDF領 域1412は、高いドーパント濃度のスクリーニング領域であり、例えば、RDFを抑制 10

20

30

して改善された閾値電圧設定及び信頼性の数多くの利益を提供し且つトランジスタの閾値 電圧の動的調整を可能にすることに関して上述したものなどである。このスクリーニング 領域は、別のフォトレジストを用いてRDFスクリーニング注入領域として形成され得る 。浅いNウェル1410上にPMOS用RDFスクリーニング領域1414が形成される 。この領域は、別のフォトレジストを用いてPMOS用RDFスクリーニング注入領域と して形成され得る。

【0081】

続いて図14Cを参照するに、イニシャル酸化膜の除去後、フォトレジストを用いて、 スクリーニング領域1412上にNMOS閾値電圧調整領域1416が形成される。この 閾値電圧調整領域は、エピタキシャル成長法又はその他の同様の技術を用いて堆積され得 る。同様に、フォトレジストを用いて、PMOS用RDFスクリーニング領域1414上 にPMOS閾値電圧調整領域1418が形成される。その後、NMOSのV_T調整領域1 416及びPMOSのV_T調整領域1418上でドープされたこれら閾値電圧調整領域の 各々上に、アンドープあるいは低濃度ドープの領域1420、1422が堆積される。こ れらのアンドープあるいは低濃度ドープされた領域を形成することには、エピタキシャル 成長法又はその他の同様の技術が用いられ得る。以上の工程群によって、DDCに適った チャネルが形成される。これらの例では、各トランジスタに所望のDDCプロファイルを 作り出すために2つのエピタキシャル領域が使用されているが、その代わりに、各々に単 ーのエピタキシャル領域を用いてDDCデバイスを作り出してもよい。

[0082]

以上のプロセスフローにより、チャネルを作り出すことによって、2つのトランジスタ 又はその他の更に複雑な回路を作製するために後に処理されるデバイスが準備される。し かしながら、以下のプロセスプローは、図14D乃至14Eに示されるようなnチャネル 及びpチャネルのトランジスタを作り出すための残りの工程の例を開示するものである。 【0083】

図14Dを参照するに、その後、シャロートレンチアイソレーション(STI)プロセスを適用して、トランジスタを隣接トランジスタから分離することによって、STIトランジスタ境界1424が形成される。ここで、各STI1424、1426及び1428の深さは、STIがPウェル内に入るように適切に設定される。見て取れるように、ST Iトレンチは、浅いPウェル1408及び浅いNウェル1410の各々の下方まで延在している。これは、トランジスタ間の改善されたアイソレーションを可能にする。 【0084】

さらに、必要に応じて、パーシャルトレンチアイソレーション(PTI)1430、1 434が適用され、ウェルタップを接続することが可能な領域が作り出され得る。PTI 1430、1434の深さは、PTIが浅いPウェル内に部分的に入るように設定される 。その後、図14Eに示すように、チャネルが形成されることになる領域に、例えば酸化 物領域1438、1442などの絶縁体が堆積される。ここでは絶縁体として二酸化シリ コンが使用され得るが、その他の種類の絶縁体も使用可能である。そして、それぞれのゲ ート絶縁体にゲート電極1436、1440が付着され、動作中にゲート電圧を供給する ことが可能にされる。

【0085】

図14Fを参照するに、NMOS及びPMOSの各々のゲート及び絶縁体の領域の側面 に、スペーサ1446が形成される。そして、各ゲート領域を横切ってウエハー表面の下 に、ソース領域及びドレイン領域1448、1450がイオン注入される。このとき、ソ ース領域及びドレイン領域1448並びにソース領域及びドレイン領域1450は、それ ぞれ、N型並びにP型のドーピングに掛けられる。後述するように、レガシーモードのデ バイスでは、必要に応じて、NMOS及びPMOSのハロー(halo)プロセスが実行され 得る。また、トランジスタのボディへのコンタクトを作り出すために、ボディコンタクト 領域1444及び1464が、それぞれ、p+型ドーピング及びn+型ドーピングに掛け られる。斯くして、NMOSトランジスタ及びPMOSトランジスタが作り出され、図1

10

20

30

4 Gに示すように、デバイスを動作させるためにソース領域及びドレイン領域に必要な電 圧を供給するためのコンタクトが設けられ得る。図14Gには、第2のスペーサ1452 、並びにフォトレジストを用いたNMOS及びPMOSの1448、1450へのソース /ドレイン接続も示されている。ソース領域及びドレイン領域1454、1456、14 58、1460が形成される。その後、フォトレジストを用いてコンタクト及びメタルが 形成され、デバイスとの電気接触が実現される。このプロセスがどこにソース及びドレイ ンを配置するかに応じて、電界に大きな影響が及ぼされ得る。

(26)

[0086]

DDCデバイスを製造する特定の工程を説明したが、デバイスの性能を更に向上させる ために、あるいは様々な用途仕様に適合させるために、その他のオプション工程が含めら れてもよい。例えば、図14Gに示すように、ソース / ドレインエクステンションとして 技術的に知られた技術を適用して、リーク電流を低減し得る。当業者に認識されるように 、異なる領域の数多くの組み合わせが可能であり、領域の組み合わせが、ここでの教示に 従う異なる領域を用いて再編成あるいは置換されてもよい。

【0087】

閾値電圧調整領域及びスクリーニング領域のドーピングレベルは、チャネルの下方のス ペーサエッジ間の領域に制限される。一手法において、それぞれのゲート1436及び1 4 4 0 の周りのスペーサとゲート上のハードマスクとによって定められるマスクを用いて 、スペーサ1452の外側でシリコンがエッチングされる。エッチングされるシリコンの 深さは、スクリーン領域の深さより大きくされる。この例において、シリコンは、同一あ るいは異なる工程にて、NMOS及びPMOSの双方でエッチングされる。シリコンエッ チングの後、図14日に示すように、ゲート誘電体より僅かに高さまでシリコン1446 がエピタキシャル成長される。エピタキシャル成長されたシリコンのドーピングは、その 場ドーピングで行われてもよいし、図14Iに示すソース / ドレイン領域1468、14 70、1472及び1474を形成するためのソース / ドレイン注入マスクを用いて行わ れてもよい。第1のゲート誘電体1438及び第2のゲート誘電体1437が層状に重ね られている。層1435及び1436は、適切なN+又はP+の仕事関数を有するように 設計されたメタルゲート電極である。図14Iにおいては、ゲート誘電体と一体化された メタルゲート電極でポリシリコンが置換されている。ポリをメタルゲートで置換するには 、適切な仕事関数を有する2つの別々の金属が必要とされる。NMOSデバイス及びPM OSデバイスのV_⊤をCMOSプロセスで伝統的に使用されるN+/P+ドープトポリと 同等に調整するには、~4.2eV及び~5.2eVの仕事関数の金属が必要である。ゲ ートの周りのスペーサ1452及びゲート上のハードマスクにより、セルフアラインされ たソース / ドレイン領域が形成される。これは、より小さいソース / ドレイン - ボディ間 キャパシタンスをもたらす。他の一手法において、補償ソース/ドレイン注入が実行され てもよい。この手法において、ゲート周囲のスペーサ及びゲート上のハードマスクにより 、ゲートがセルフアラインすることが可能にされる。

[0088]

認識されるように、複数の電力モードで効率的に回路を動作させられることは望ましい ことである。また、異なる電力モード間で迅速且つ効率的に切り替えられることは、トラ ンジスタ、及びそのようなトランジスタを用いて作成されるチップや、そのようなチップ を実装するシステムの電力節減能力及び全体性能を有意に向上させ得る。動作モードを効 率的に変化させることができる能力により、デバイスは、必要時に高い性能を届けること ができるとともに、非アクティブ時にスリープモードに入ることによって電力を節減する ことが可能である。一実施形態によれば、個々の部分回路、及び更には個々のデバイスを 、動的に制御することができる。デバイスの閾値電圧を動的に変化させられることにより 、デバイスのモードも動的に変化され得る。

【 0 0 8 9 】

深空乏化チャネルデバイスは、広範囲の公称閾値電圧を有することができ、広範囲の動 作電圧を用いて動作されることが可能である。一部の実施形態は、1.0Vから1.1V 50

10

20

までの現行の標準バルクCMOSの動作電圧の範囲内で実現されることができ、また、例 えば0.3Vから0.7Vといった更に低い動作電圧で動作することも可能である。これ らは、低電力動作のための回路構成を提供する。また、DDCデバイスは、その強いボデ ィ効果により、従来デバイスより応答に優れたものになり得る。この点において、強いボ ディ効果は、デバイスが共通の共有ウェルを介したその他のデバイスとの実質的な直接接 続によって回路に変化をもたらすことを可能にし得る。一例において、共有ウェルは、一 群のデバイスの下に位置する共通のPウェル又はNウェルを含み得る。動作時、これらの デバイスは、それぞれのボディバイアス電圧及び/又はそのデバイスの動作電圧の設定を 変更することによって、モードを変化させることができる。これは、単一のデバイス又は 1つ以上のグループのデバイスの切替を、従来デバイスより遙かに高速で少ないエネルギ ーを使用するものにし得る。故に、モードの動的な変更が迅速に行われ、システムは電力 節減及び全体的なシステム性能を、より良好に管理することができる。

また、一部の用途においては、DDCに基づくデバイスが従来デバイスと一体となって 動作し得るように、既存の環境との後方互換性が要求されることがある。例えば、新たな DDCに基づくデバイスと従来デバイスとが混合されたものが1.1Vの動作電圧で動作 することがある。DDCに基づくデバイスと従来デバイスとのインタフェースをとるため にレベルシフトを実行する必要性が存在し得る。DDCに基づくデバイスがレガシーデバ イスと一体となって動作することは非常に望ましいことである。

【0091】

スクリーン領域は、トランジスタにおける応答性のよいマルチモード切替に利用される 高いボディ効果を提供する。スクリーン領域を有するトランジスタの応答は、ボディバイ アスの変化に対して、より広い範囲内で変化することができる。より具体的には、高濃度 ドーピングのスクリーニング領域は、デバイスのオン電流及びオフ電流が様々なボディバ イアスの下で一層広範囲に変化することを可能にし、それにより、動的なモード切替を支 援することができる。これは、DDCデバイスは、従来デバイスより低い V_T、すなわ ち、設定閾値電圧の小さいバラつきを有するように構成されることができるためである。 故に、閾値電圧V_Tは異なる複数の値に設定されることが可能である。さらに、デバイス 又は一群のデバイスは、閾値電圧を変化させるようにボディバイアスされることができ、 故に、ボディバイアス電圧を変化させることに応答してV_T自体が変化することができる 。故に、より低い V_Tは、より低い最小動作電圧V_{DD}と、より広範囲の利用可能なV T公称固有値とをもたらす。増大されたボディ効果は、そのような広い範囲内でのV_Tの 動的制御を可能にする。

【0092】

さらに、最高性能が電力消費の増大をもたらし得る場合であっても、必要に応じて性能 を最大化させるようにデバイスを構成することが望ましいことがある。他の一実施形態に おいて、デバイスが高性能なアクティブ動作条件にないときにデバイスを有意に低い電力 モード(スリープモード)に置くことが望ましいことがある。回路にDDCトランジスタ を利用する際、全体的なシステム応答時間に影響を及ぼさないように、モード切替に十分 に高速な切替時間を与えることができる。

【0093】

ここで図示して説明する様々なDDCの実施形態及び例に従って構成されるトランジス タ又は一群のトランジスタに望ましいものとなり得る幾つかの異なる種類のモードが存在 する。1つのモードは、ボディとソースとの間のバイアス電圧V_{BS}がゼロである低電力 モードである。このモードにおいて、デバイスは、低い動作電圧V_{DD}及び非DDCデバ イスより低いアクティブ / パッシブ電力で動作するが、従来デバイスと同等の性能を有す る。他の1つのモードは、デバイスのバイアス電圧V_{BS}が順バイアスされるターボモー ドである。このモードにおいて、デバイスは低いV_{cc}及び高性能に合わせられたパッシ ブ電力で動作する。他の1つのモードは、バイアス電圧V_{BS}が逆バイアスされるスリー プモードである。このモードにおいて、デバイスは低いV_{cc}及び低いパッシブ電力で動 10

20

作する。レガシーモードでは、非DDC型のMOSFETがレガシーデバイスと実質的に 同じように動作することを可能にするよう、プロセスフローが変更される。 【0094】

DDC構造にされたデバイスは、従来デバイスに対する性能上の大きな利点を有しなが ら、スクリーン領域によって利用可能にされる強いボディ効果の結果として、強化された 動的モード切替をも可能にする。ボディタップが、所望のモードを達成するために所望の ボディバイアスをデバイスに印加することを可能にする。これは、上述のような低濃度ド ープされたチャネルとスクリーニング領域とを有するDDCを用いて、あるいは代替的に 、異なるドーパント濃度を有する複数の領域又は層を有するDDCを用いて達成され得る 。例えばメモリブロック又はロジックブロックなどの一群のトランジスタに対してマルチ モード切替が使用されるとき、従来のバルクCMOS技術を用いた個々のトランジスタ制 御は、実用的でなく、また、制御回路に実質的なオーバーヘッドを生じさせ得る。追加の 制御回路や異なるデバイス若しくは異なるデバイス群を制御するための大規模な専用配線 を実装する必要があり、全てが、集積回路の総コストへの有意な追加となる。故に、動的 モード切替用の一群のトランジスタ又はより多くグループのトランジスタを作り出すため に使用可能な、部分回路又はユニットを開発することが望ましい。また、レガシーデバイ スも、独立して、あるいは混合された環境で、動的制御の恩恵を受け得るように、レガシ ーデバイスにボディバイアス制御技術を提供することが可能な解決策を提供することが望 ましい。

【0095】

さらに、従来のバルクCMOSデバイスは物理的な設計変更を必要とし得るが、スクリ ーン領域を有するトランジスタの比較的高いボディ効果は、設計によって静的にであろう と、あるいは動的にであろうと、特定の実施形態において、様々なモードで動作するよう にデバイスを制御する手段としてボディバイアスを使用することに関して、該トランジス タを適したものにする。

【0096】

高濃度ドープされたスクリーン領域とボディバイアス電圧をボディに印加するための機構とを有する基本的なマルチモードデバイスを、異なる複数のモードを示す対応する表を添えて図2Aを複製した図15に示す。図2Aに関連して説明したように、ソースとデバイスボディとの間の電界を含むデバイスの電界を制御するために、バイアス電圧V_{BS}をウェルタップとソースとの間に印加し得る。図15は、nチャネル四端子MOSFETのサンプル構造を示している。端子106はドレインとして指定され、端子104はソースとして指定されている。動作中、これら2つの端子間に電流が流れる。端子102はゲート電極と呼ばれ、この端子にはしばしば、ドレインとソースとの間の電流を制御する電圧が印加される。端子126は、この例ではPウェルであるトランジスタのボディへの接続を提供する。ドレインに印加される電圧は正の電源電圧であり、V_{DD}と呼ばれており、ソース端子に印加される電圧は低い方の電源電圧である。電界がデバイスの特性に影響を及ぼす。ここに記載される様々な実施形態によれば、バイアス電圧V_{BS}及び電源電圧V_{DD}を適切に選択することにより、デバイスを複数の区別可能なモードに設定することができる。

[0097]

従来のバルクCMOSデバイスにおいては、同じソースボディ電圧を維持するように、 基板はしばしばソースに接続される。故に、ボディバイアスは典型的に、基板上の全ての デバイスに対して同一である。これは、通常の動作電圧とゼロバイアス電圧(V_{BS}=0)が印加される上述の通常の低電力/低リークモードでDDCデバイスが使用される状況 と同様である。しかしながら、ここに記載される様々な実施形態に従って構成されるマル チモードデバイスは、ボディタップの代わりに、効果的なモード制御手段を提供し得る。 これは特に、上述のようにデバイスが高濃度ドープされたスクリーン領域をゲートから距 離を置いて含む場合である。低いボディ効果を有するシリコン・オン・インシュレータ(SOI)ベースのデバイスと異なり、DDCベースのデバイスはバルクシリコン上に構成 10

20

30

されて、高いボディ効果を有するデバイスを作り出すことができる。故に、DDC構成の デバイスは、マルチモード動作を実現する手段として可変ボディバイアスを利用すること ができる。図15の例に示すマルチモードトランジスタはPウェル上にnチャネルを有し 得る。P+型領域がPウェル上に形成される。後述するボディタップ(図示せず)がP+ 領域に結合されて、nチャネルデバイスのボディであるPウェルへの導電コンタクトを生 成する。ボディタップはp+ドープされているので、ボディタップへの接続はデバイスの Pウェル(すなわち、デバイスのボディ)への接続を実現することになる。そして、ボデ ィバイアス電圧がソースとボディタップとの間に印加され得る。ボディバイアス電圧は、 nチャネルデバイスの動作モードを効率的に制御することが可能である。nチャネルデバ イスにおいてのように、この動的モード切替技術は、Nウェル上のpチャネルデバイス(ボディタップを提供するようにn+領域が形成される)にも適用されることができる。ま た、ここに記載される強いボディバイアスを有する新構造は、同一の基板又はウェル上に nチャネルデバイス及びpチャネルデバイスの双方が存在するCMOSデバイスにも適用 可能である。

【 0 0 9 8 】

ソースとボディとの間に印加されるボディバイアス電圧は、CMOSデバイスの挙動を 実効的に変化させることができる。ボディタップを有する上述のデバイスでは、ソース -ボディ電圧は、ゲート - ソース電圧及びドレイン - ソース電圧とは独立に印加されること ができる。マルチモード制御の制御手段としてボディバイアスを用いることの利点の1つ は、デバイスがあたかも従来デバイス、例えば、ゲート - ソース電圧及びドレイン - ソー ス電圧が同じように設定されるデバイスであるようにデバイスが接続され得ることである 。この場合、モード選択は、ボディバイアスに応答して為されることができる。故に、デ バイスはゼロバイアスで通常に動作されることができ、これは従来デバイスと同じである 。より高性能なモード(ターボモード)が望まれるとき、ウェルタップとソースとの間に 順バイアス電圧、すなわち、V_{BS} > 0 が印加され得る。ターボモードの動作電圧は、ノ ーマルモードの動作電圧と同じ、あるいはそれより僅かに高くされ得る。一方で、スリー プモードが望まれるとき、ウェルタップとソースとの間に逆バイアス電圧、すなわち、V BS < 0 が印加され得る。スリープモードの動作電圧は、ノーマルモードの動作電圧と同じ、あるいはそれより僅かに低くされ得る。

【0099】

ゼロボディバイアスが印加されるとき、マルチモードデバイスは通常の低電力モードで 動作される。ボディバイアスは、デバイスの性能を高めるために、図15の例に示すよう にボディとソースとの間に正電圧を印加して、順バイアスされることができる。この順バ イアスモードは、高い駆動電流の形態の高められた性能のための"ターボモード"と称さ れる。しかしながら、性能の増強はリーク電流の増大という犠牲の下で成り立つ。深いス リープモードにおいては、リーク電流を抑制するために、図15の例に示すようにボディ とソースとの間に負電圧が印加され、ボディが逆バイアスされる。このモードは、デバイ スがアイドル状態又は非アクティブ状態にあるときに望ましい。

[0100]

図16は、nチャネルDDCデバイスの一例と従来のnチャネルデバイスとの間での、 バイアス電圧V_Bsに対する閾値電圧V_Tの比較を示している。カーブ1610はDDC デバイスを表し、カーブ1612は従来デバイスを表す。図16は、一部の実装例におい て、DDCデバイスの閾値電圧が従来デバイスより遙かにバイアス電圧に敏感であること を示している。DDCデバイスはまた、ボディバイアスに応答して広い遅延範囲を提供す ることができる。従来デバイスでは、デバイス間の閾値電圧のバラつきは、図17Aに示 されるように、遅延時間の大きい広がりを生じさせる。バンド1702、1704及び1 706は、それぞれ、-0.5V、0.0V及び+0.5Vのバイアス電圧V_{BS}につい ての遅延のバラつきを表している。ただし、遅延時間は、V_{DD}=1.1V、V_{BS}=0 .0V、V_T=0.0V且つ温度=85 での従来デバイスの遅延時間を1に正規化し た相対スケールで示されている。横軸は3 V_T値に対応している。従来デバイスの V

30

20

10

⊤は典型的におよそ15mVであり、これは3 V_T = 45mVをもたらす。図17Aに示されるように、3つのバンド1702、1704及び1706は実質的に重なりを有し、このことが、遅延時間に従ってモードを区別することを困難にする。図17Bは、DDCデバイスの例での改善された遅延時間を示している。図17Bにおいて、3つのバンドは重なりを有しないのみでなく、遙かに小さい広がりを有している。・0.5V、0.0 V及び+0.5V(逆バイアス、ゼロバイアス及び順バイアス)の3つの異なるバイアス電圧において、DDCデバイスは3つの容易に区別可能なバンド1708、1710及び1712を示す。これらの区別可能なバンドは、DDCデバイスが一部の実施形態において、複数の動作モードでの使用に非常に効果的であることを示している。 【0101】

低減された V_T、ひいては、より正確に制御可能なV_Tを提供することができるトラ ンジスタがもたらし得るその他の1つの利益は、V_Tを動的に制御可能なことである。従 来デバイスにおいては、 V_Tが非常に多きいためV_Tは広範囲にわたって考慮される必 要がある。ここに記載される実施形態によれば、ボディバイアス電圧を調整することによ ってV_Tを動的に変化させることができる。V_Tの動的な調整は、増大されたボディ効果 によって実現され、動的制御の範囲は、低減された V_Tによって与えられる。図18を 参照するに、デバイスに対して設定される静的V_TであるV_{T0}と、そのデバイスが調整 されることが可能な複数のV_Tとを示すグラフの一例が示されている。各々が対応する V_T、すなわち、対応するV_T値ごとに個別の V_Tを有する。ここに記載される実施形 態によれば、デバイスは、要求される電圧範囲内且つ好適な電圧調整速度でボディバイア ス電圧を調整することによって動的に調整可能なV_Tを有するように構成されることがで きる。特定の実施形態において、電圧調整は、所定の刻みで行われることができ、あるい は連続的に可変にされることができる。

【0102】

他の一実施形態によれば、図15は様々なモードの下で動作することがかのうなマルチ モードデバイスのサンプルを示しているが、デバイスが一群のトランジスタのためのボデ ィをアイソレートするための構造を含むことも有用である。これは、デバイスが実効的に 様々なモードの下で独立に動作することを可能にする。マルチモードトランジスタのグル ープのボディが接続される場合、そのグループ全体が同時に切り替えられることになり、 モード切替を促進する能力を制限する。一方で、2つのグループのマルチモードトランジ スタのボディが接続されない場合、それら2つのグループは個々に制御されることができ る。故に、図15に示した基本のマルチモードトランジスタは更に、グループごとに個別 のボディバイアスを用いる多数のブロックに分割されることが可能なトランジスタのグル ープを提供することができる。これについては後述する。

【0103】

故に、例えば図14A乃至14Iに図示して上述したトランジスタ構造などのDDC構 造を利用して、改善されたシステムを構成することができる。そのような構造についての 変形例が、性能上の強力な進展を有する集積回路及びシステムに実装され得る。これらの 構造がどのようにして、トランジスタをスケーリングするために構成され得るかを示して きた。ここでは、これらの構造がどのようにして、より広い集積回路及びシステムに拡張 するための構成プロックとして使用されるかを示す。例えば集積回路及びシステムに組み 込まれたDDC構造、STI、PTI、浅いウェル及び/又は共有ウェルを用いることは 、新たな向上されたシステム性能に合わせて構成され得る。また、集積回路及びシステム の新たな機能及び利益を実現するために、DDCはさておき、ボディタップ及び/又はボ ディアクセストランジスタを利用する新たなイノベーションが利用され得る。故に、バル クCMOS並びにその他の新たな構造及びプロセスにおけるこれらのイノベーションを用 いて、大いに改善された動作を有する新たにスケーリングされた集積回路チップが構築さ れ得る。

[0104]

以上にて説明したトランジスタの実施形態は概して、バルクCMOSトランジスタ及び 50

10

30

その他のデバイスの引き続いての電力スケーリングを提供し得るが、とりわけ、チップレ ベルでDDC構造の利益及び特徴の一部を完全に活用することを望む者は、ここに記載さ れるトランジスタの実施形態に従ったチップ上の回路ブロックのレイアウト及びルーティ ングの適切な変更によってそうすることができる。例えば、上述のように、トランジスタ の閾値電圧を調整するためにトランジスタのボディバイアス電圧を動的に調整するという 概念は知られてはいるが、ナノスケールデバイスにおける実装に実用的であるとは一般に 証明されていない。その理由には、一部の実装例において、(1)従来のバルクCMOS ナノスケールデバイスの大きい V_Tにより、既存のナノスケールデバイスに関するトラ ンジスタ間での十分な区別が実現されないこと;(2)従来のバルクCMOSナノスケー ルデバイスの比較的低いボディ係数により、チップ動作への影響を回避するのに十分な迅 速さで動作モード間の切替えを行うことができないこと;及び(3)ボディバイアス配線 を各トランジスタ又は各回路ブロックにルーティングすることが、チップ上に集積可能な トランジスタ数を有意に減少され、故に、チップレベルでのスケーリングを妨げてしまう こと:が含まれる。一部のDDCトランジスタの実施形態は、最初の2つの問題を、(1))有意に低減された V_Tを提供し、それにより、同じトランジスタが、異なる閾値電圧 のみでなく異なる動作電圧でも動作するように設計されることを可能にすること;及び/ 又は(2)トランジスタ及び回路ブロックが動作モード間で迅速且つ効率的に切り替わる ことを可能にする有意に増大されたボディ係数を提供すること;によって解決することが できる。DDCトランジスタは、一部の実施形態において、一部又は全てが、名目上同じ 構造及び特性を有するが、従来バルクCMOSにおいては異なるように製造されなければ ならなかったトランジスタとして動作するように独立に設定可能であるという、カメレオ ンのようなフィールドプログラマブルトランジスタ(field programmable transistor ; FPT)として取り扱われることができる。ボディバイアス配線の改善されたルーティ ングは、以下の議論における別の要素であり、それも、マルチモードトランジスタがどの ように使用され得るかの更なる例を提供する。

[0105]

図19は、各々のブロック又は回路が、それに供給されるボディバイアス電圧及び動作 電圧に基づいて、異なるモードで動作し得るという、トランジスタのグループのマルチモ ード動作の概念を簡略化して示している。一部の実装例において、個々のブロックに別々 のボディバイアスを印加することは、その閾値電圧を動的に調整することによって、共通 に接続されたコンポーネントが共通のモードで動作し、且つ別々に接続されたコンポーネ ント又はシステムが別々に制御されたモードで動作することを可能にするように、システ ムを制御することを可能にし得る。図19に示す例示的な状況において、デバイス190 0は、別個のボディバイアスコンタクトを有する5つのグループのトランジスタ又は回路 ブロック1910、1920、1930、1940及び1950に分割されている。ここ に記載される実施形態によれば、これら5つの回路ブロックのボディは、各ブロックに独 立に異なるボディバイアスが印加され得るように互いに分離(アイソレート)されている 。この例において、これらの回路ブロックの各々は、その他のグループから分離された自 身のボディを有し、そのボディはそれぞれのボディタップ(1915、1925、193 5、1945及び1955)に接続されている。これら5つのブロックは、分離されたブ ロックを作り出すためにトランジスタのグループ間にアイソレーションを設ける必要があ ることを例示ためのものである。図19はまた、各ブロックがそれぞれ個別のボディバイ アスV_{B1}、V_{B2}、V_{B3}、V_{B4}及びV_{B5}に接続されることを示している。当業者 に理解されるように、各ブロックはまた、例えばドレインの V_{DD}、ソースの V_{SS}、ゲ ートのV。及びその他の信号などのその他の供給電圧を必要とする。また、各回路ブロッ クに別々に異なる動作電圧V_{DD}が与えられてもよい。各回路ブロックのモードは、設計 によって静的に設定されることができ(例えば、互いに独立に動作モードを設定するため に異なる回路ブロックを異なるボディバイアス電圧に接続することによる)、且つ/或い は動作中に各回路ブロックのボディバイアス及び/又は動作電圧をその動作モードを設定 するために調整する制御回路及びアルゴリズムを介して動的に設定されることができる。

10

20

30

低い V_Tと、比較的広範囲の値にわたって閾値電圧V_Tを調整する能力とにより、個々のトランジスタ又はトランジスタのグループの動作モードが別々に制御され得る。 【0106】

以下の例では、様々なトランジスタを説明する。これらのトランジスタは、トランジス タの1つグループを、アイソレートされたボディを有する複数のブロックに形成するため の構成ブロックとして使用されるものである。例えば、再び図14Gを参照するに、新D DC構造を有するように構成された一対のCMOSトランジスタの一実施形態が示されて おり、これらのトランジスタはボディタップを有し、これらのnチャネルデバイス及びp チャネルデバイスは同一の基板上にある。これらの構造は、以下にて説明する実施形態を 含む大いに向上された性能の回路及びシステムを開発するために使用され得る。その他の トランジスタが新DDC構造のトランジスタと組み合わせて使用されてもよく、また、こ こでの実施形態の一部はDDC構造のトランジスタを用いずに構成されてもよい。 【0107】

図20は、P基板2080上に単一のPウェル2060があるウェル構造を有するnチャネル四端子トランジスタレイアウトの一例を示している。この四端子トランジスタのレイアウト2000は、ソース/ドレイン対2020及び2030、ゲート2040及びボディタップ2050を示している。位置2010における断面図も示されており、シャロートレンチアイソレーション(STI)2070の深さはPウェルの深さより小さい。Pウェル2060は、P基板2080上の全てのnチャネルトランジスタに共通である。故に、この四端子トランジスタは、nチャネルトランジスタ間にアイソレーションを設けなくてもよい。この例に示すように、ボディタップはP+(P-plus; PP)ドープされ且つトランジスタの横隣(図示のゲート方向を基準にして)に配置されている。さらに、ボディタップはSTI2070によってトランジスタからアイソレートされている。

図21は、新たな浅いPウェル(shallow P-well;SPW)を有するnチャネル四端 子トランジスタの一例を示しており、SPWの深さはSTIの深さより小さくされている 。この四端子nチャネルトランジスタのレイアウト2100は、ソース及びドレインの対 2020及び2030、ゲート2040及びボディタップ2050を示している。断面図 2180は位置2110を示し、断面図2190は位置2112を示している。浅いウェ ルはボディアイソレーションを可能にし、従って、特定の実装例において、例えばメモリ セル又はその他のデジタル回路などのデバイスのグループの動的モード切替、ひいては、 集積回路上で引き回されなければならないボディバイアス電圧配線の数を削減することを 可能にする。断面図2180及び2190に示すように、トランジスタは、相補的なNウ ェル2164上に浅Pウェル2160を有する。p-n接合により、Nウェル2164は 浅
P
ウ
ェ
ル
2
1
6
0
に
導
通
的
に
は
接
続
さ
れ
ず
、
該
N
ウ
ェ
ル
は
P
基
板
2
0
8
0
に
導
通
的
に
接 続されない。故に、このトランジスタは、同一基板上のNウェル2164上に浅Pウェル 2 1 6 0 を有するその他の n チャネルトランジスタからアイソレートされることが可能で ある。アクティブ領域はゲートの下まで延在されている。ゲート下に延在されたアクティ ブ部には最小のアクティブ限界寸法(クリティカルディメンジョン;CD)が用いられる 。延在されたアクティブエッジは、シリサイド化による短絡を回避するために、スペーサ エッジ間に配置されてもよい。ボディコンタクトは、ゲートの外側に延在されたアクティ ブ領域の上に形成され得る。N+注入領域のエッジは、ゲート延在(エンドキャップ)領 域の下とし得る。この例はnチャネル四端子トランジスタを作成する一手法を例示するも のであるが、このレイアウトはpチャネル四端子トランジスタを作成するのにも適用され 得る。図21に示すように、一部の実装例において、STIはSPWより深くし得る。一 部の実施形態において、2つの隣接し合うトランジスタが共通のSPWを有しない場合、 それらは互いに独立にバイアスされることができる。他の例では、隣接するトランジスタ のグループは、共通のSPWを有していてもよく、同じボディバイアスを印加することに よって同じモードで動作され得る。 [0109]

10

20

30

40

動的マルチモードトランジスタの更なる他の一実施形態において、図22に示すように、実際のトランジスタとボディタップとの間にボディアクセストランジスタが形成され得る。図22は、nチャネル四端子トランジスタレイアウト2200及び関連する断面図2280を示しており、浅Pウェル(SPW)2160はSTI2070によってアイソレートされている。ボディアクセストランジスタはボディタップをトランジスタからアイソレートすることができる。ボディアクセストランジスタは、ゲート2041がボディアクセストランジスタのゲートとして機能し且つボディタップがソース / ドレインとして扱われるトランジスタであるかのように作成されることができる。これは、プロセスを単純化するとともに、ボディタップ接続を形成するのに必要な面積を減少させ得る。浅いウェルと組み合わされたボディアクセストランジスタの使用は、細かい粒度での動的モード切替を可能にするのに有用な構成プロックとなる。一緒に切り替えられるトランジスタ又は回路のグループに関し、それらは同一の浅ウェルを共有するように配置されることができる。また、ボディアクセストランジスタを用いてボディへの接続を提供し且つボディバイアスを供給することによって、1つ以上のゲートタップが作成され得る。

(33)

上述のように、パーシャルトレンチアイソレーション(PTI)は、ボディタップをト ランジスタからアイソレートするのに好適な別の一手法である。図23に示す他の一実施 形態によれば、nチャネル四端子トランジスタの例示的なレイアウト2300及び断面図 2380は、浅Pウェル(SPW)及びパーシャルトレンチアイソレーション(PTI) を含んでいる。断面図2380は位置2310での断面に相当する。SPWの深さはST Iの深さより小さくし得る。PTI酸化物は、n型ソース/ドレインとp型バルクタップ との間のシリサイド短絡を防止することができる。PTIの深さは、トランジスタ内の浅 ウェルの連続性が維持されるように、浅ウェルの深さより小さくされ得る。PTIによる 手法は、一部の実装例において、ボディタップとソース/ドレインとの間で考えられるシ リサイドによる短絡に対する優れた保護を提供することができる。しかしながら、PTI は、デバイスの製造において1つ以上の追加プロセス工程を必要とする。PTIの深さは 、一部の実施形態において、好ましくは、P+バルクタップとN+ソース/ドレインとを 離隔させることでN+/P+接合リークを最小化するように、ソース/ドレイン接合より 深くされる。

[0 1 1 1 **]**

ソース / ドレインのアクティブ領域及びウェルタップのアクティブ領域の相対的な平面 位置は、図24の例に示すようなPTIを有する四端子トランジスタ2400を作り出す ように、異なるように配置されてもよい。断面図2480及び2490は、それぞれ、位 置2410及び2412に対応する。図示のように、浅PウェルはSTIによってアイソ レートされる。

【0112】

以上の例は、ボディバイアス電圧を印加するためのボディタップを提供する四端子トラ ンジスタを示していたが、ボディバイアス用の第4の端子を不要とし得る状況も存在する 。例えば、CMOSトランジスタが共通のNウェル上に浅いPウェル及びNウェルを有す るとき、Nウェル上に浅いNウェルを有するpチャネルトランジスタは、常に共通のNウ ェルを有することになる。そのような実装例においては、ボディに接続する別個の第4の 端子を設ける必要がないことがある。従って、ここでは、ボディがアイソレートされた複 数のブロックを有するトランジスタのグループを作成するための構成ブロックとして使用 され得る三端子トランジスタについて、幾つかの例を説明する。他の一状況において、ト ランジスタが相補的なウェル上に浅いウェルを有し、該トランジスタがボディをフローテ ィングにして動作するよう意図されることがある。そのような実装例においては、第4の 端子を使用する必要がないことがある。

[0113]

図 2 5 に示すように、一例に係る三端子構造 2 5 0 0 においては、端子数を 4 から 3 に 削減するため、ローカルインターコネクトがゲートとボディとを接続する。断面図 2 5 8 ⁵⁰

10

20

30

0及び2590は、それぞれ、位置2510及び2512に対応する。断面図2580に おいて、ローカルインターコネクト(LI)コンタクト2551が、延在されたゲートに ボディコンタクトを接続するために使用されている。この例において、ゲート - ボディコ ンタクトは、メタルコンタクトを用いて、延在されたアクティブ領域上で為されている。 SRAMセルで使用される矩形コンタクトも、ゲートをボディに接続するために使用され 得る。

(34)

【0114】

更なる他の一実施形態において、三端子動的マルチモードトランジスタは、ポリの下の ボディコンタクトを用いることによって形成される。GA(Gate to Active)コンタク トマスクを用いて、ゲートの下の酸化膜が除去される。このゲート誘電体除去領域上で、 SPWと同じ極性を有するポリシリコンゲートコンタクト(PGC)注入が行われ得る。 図26の構造2600に示すように、PGC2650の使用により、ボディがゲートに接 続される。断面図2680及び2690は、それぞれ、位置2612及び2614に対応 する。このレイアウト方式には、ボディへのセルフアラインされたゲートコンタクトを形 成可能なこと、及び/又はセルフアラインされたGC(ゲートコンタクト)注入を実行可 能なことを含む幾つかの潜在的な利点が存在し得る。GC注入はSPW(P+ドーピング)と同じ極性を有し得るので、一部の実施形態において、アクティブ領域に屈曲が存在し ないようにすることができ、これは製造適合設計(design-for-manufacturing; DFM) フレンドリーである。接続にPGCを使用することは、ボディに対して、より高いコンタ クト抵抗をもたらし得る。しかしながら、一部の実施形態における静的モード制御では、 コンタクト抵抗は極めて重要なものではない。故に、PGCは、静的制御が要求されると きに使用するようにしてもよい。

【0115】

他の例では、ボディコンタクトは、図27に示す三端子単一ゲートトランジスタ270 0と同様に、ゲートエクステンションの下に延在されたアクティブ領域に形成されること ができる。断面図2780及び2790は、それぞれ、位置2712及び2714に対応 する。延在されたアクティブ部には最小アクティブ限界寸法(CD)が用いられ得る。延 在されたアクティブエッジは、ゲートの下のアクティブ領域のスペーサエッジ間に配置さ れ得る。ゲートの下の酸化膜が、GAコンタクトマスクを用いて除去され得る。ゲートが 除去された領域上で、SPWと同じ極性を有するGC注入が行われ、ボディを用いてボデ ィがゲートに結合され得る。一部の実装例において、この手法は、GC注入がSPW(P +ドーピング)と同じ極性を有するので、ボディへのセルフアラインされたゲートコンタ クト、又はセルフアラインされたGC注入を使用可能なことを含む同様の利点を提供する ことができる。

[0116]

図27の例に示すように、ゲートのコンタクト及びウェルタップのコンタクトは、ポリ に沿った相異なる位置にすることができるが、それらは、図28の構造2800に示すよ うに、同じ位置に置かれてもよい。断面図2880及び2890は、それぞれ、位置28 12及び2814に対応する。

[0117]

他の一実施形態において、レイアウトは、プログラム可能な四端子 / 三端子トランジス タを可能にする。図29の構造2900に示すように、ゲート及びボディは、金属領域2 950を用いて切断あるいは接続され、それにより、それぞれ、四端子又は三端子が得ら れる。断面図2980及び2990は、それぞれ、位置2912及び2914に対応する 。従って、金属領域接続により、プログラマブル四端子 / 三端子トランジスタレイアウト が容易にされる。

【0118】

様々なトランジスタを説明してきたが、多くの例において、従来システムに対して改善 された性能を有する有用なシステムを作り出すために、様々な実施形態及び例で説明され た異なる構造が、異なる組み合わせ及び基礎構造で用いられてもよい。これらのトランジ 10

20

30

スタ構造はまた、動的モード切替のために複数のブロックに分割され且つ個々のボディバ イアス接続を有するトランジスタグループを作り出すための構成ブロックとして使用され 得る。幾つかの例を以下にて説明する。

【0119】

ここに記載される実施形態の一部に従って構成されるトランジスタの利点のうちの1つ は、動的モード切替が可能なことである。これは、制御されたボディバイアス電圧を印加 して可変動作電圧を設定あるいは調整することによって実現されることができる。図30 は、四端子トランジスタを用いて動的モード切替を行うことが可能な回路3000の一例 を示している。この図には、様々なバイアス電圧及び動作電圧が示されている。回路ブロ ック a 1 - a 4 は、それぞれ、標準モード、低リークモード、及び 2 つのターボモードに 対応している。これらの回路ブロックは各々、一対の四端子トランジスタ、すなわち、4 つの端子がS(ソース)、D(ドレイン)、G(ゲート)及びB(ボディ)として指定さ れたpチャネル四端子トランジスタ3010及びnチャネル四端子トランジスタ3020 を使用している。ブロック a 1 では、ボディタップを有する四端子トランジスタが従来の トランジスタとして使用される。nチャネルデバイス(図示した下側のトランジスタ)の ボディはソース電圧 V 、、に結合されている。 p チャネルデバイス (図示した上側のトラ ンジスタ)のボディは動作電圧 V_{DD}に接続されている。ブロック a 2 では、デバイスが アクティブに使用されていないときに低リークを達成するように、デバイスは逆バイアス されている。この逆バイアスは、nチャネルデバイスのボディを、V 。。より低いnチャ ネル用の逆バイアス電圧 V_{B B N} に接続し、且つ p チャネルデバイスのボディを、 V _{D D} より高いpチャネル用の逆バイアス電圧Vsspに接続することによって達成され得る。 より高い性能が望まれる場合、デバイスは、ブロックa3及びa4に示すような順バイア ス状態に置かれることができる。a3(i)では、pチャネルのボディ及びnチャネルの ボディは、それぞれ、専用の順バイアス電圧 V_{FBP}及び V_{FBN}に接続されている。た だし、VrspはVooより低く、VrsvはV ssより高い。他の例では、順バイアス 電圧用に必要な追加電源を排除することによってシステムコストを削減するために、ソー ス電圧及びドレイン電圧が順バイアスに使用され得る。a3(ii)に示すように、pチ ャネルのボディは V_s に結合され、 n チャネルのボディは V_{DD}に結合される。 a 4 (i)及びa4(ii)の回路は、高い動作電圧V_{DDH}が接続されていることを除いて、 a 3 (i) 及びa 3 (ii) の回路と同様である。 [0120]

図31に示すように、動的切替環境に四端子デバイスを使用することにはその他の変形 例も存在する。図31において、回路ブロックa1は、ボディをフローティングにするた めに四端子デバイスのボディが未接続のまま残される状況を示している。図31に示すフ ローティングボディ3100には2つのバージョンが存在し、サブブロックa1(i)は 動作電圧としてV_{DD}を使用し、サブブロックa1(ii)は動作電圧としてV_{DDH}を 使用している。これは中間の性能を届けることになる。回路ブロックa2では、pチャネ ルデバイス及びnチャネルデバイスのボディ及びドレインが全て互いに結合されて、ター ボモードを達成している。ここに記載される一実施形態によれば、同じ動的モード切替機 能が、より多数のトランジスタを有する大規模な回路に拡張される。 【0121】

図32Aは、簡略化したケースを用いて動的モード切替の実装例を示している。図32 Aは、2つの回路ブロック3220及び3230が、独立したボディバイアスが印加され 得るようにアイソレートされたボディを有する回路3200を示している。回路ブロック 3220のボディバイアスはボディコンタクト3225を介して印加されることができ、 回路ブロック3230のボディバイアスはボディタップ3235を介して印加されること ができる。図30に示したもののような、その他の電圧のための電源ラックは示していな い。しかしながら、図32におけるシステムの電源ラックの実装は当業者に容易に理解さ れるであろう。このような回路ブロックの例示的な断面3250を図32Bに示す。図3 2Bは、回路ブロック3220及び3230に対応して、Nウェル上に浅いPウェル32 10

20

30

60及び3261を有するnチャネルデバイスを示している。浅いPウェル3260及び 3261はSTI3263によって2つの回路プロックの間でアイソレートされ、2つの 回路プロック用の別々の浅いウェルが作り出されている。2つの浅いPウェル3260及 び3261は、p-n接合効果のため、その下の、P基板3266上に位置するNウェル 3264によって接続されてはいない。ボディアクセストランジスタが、タップを作り出 し、且つSPWウェルを共有するアクティブトランジスタからタップをアイソレートする ために使用されている。浅いPウェルへの接続を提供するボディコンタクトのために p型 コンタクト領域3210が使用される。図32Bの例は、動的モード切替のためにアイソ レートされた複数の回路ブロックを作り出すための、ボディタップに沿った浅いチャネル STI3262の使用を示している。この例はnチャネルデバイスに関して示されている が、pチャネルデバイスにも容易に適用され得る。

【0122】

また、これは、構造3310内にpチャネルデバイスとnチャネルデバイスとを併せ持 つ図33Aの例に示されるデバイス3300にも拡張され得る。図33Bは、CMOSデ バイスが2つの浅いPウェル3260、3261と浅いNウェル3360とを有する状況 を表している。これらの浅ウェル3260、3261及び3360は、それぞれのボディ コンタクト3325、3335及び3345を備えている。これらの浅ウェルは全てNウ ェル3264上にある。3つの回路ブロックが示されており、回路ブロック3320及び 回路ブロック3330はnチャネルデバイスであり、回路ブロック3340はpチャネル デバイスである。これらの回路ブロックの各々は同一のNウェル3264を共有すること ができる。p‐n接合効果により、回路ブロック3320及び3330の浅いPウェルは 、一部の実装例において、pチャネルデバイスから常にアイソレートされることができる 。2つ以上のpチャネル回路ブロックが存在してもよい。しかしながら、浅いNウェルは、 その下のNウェルに常に接続されるので、pチャネルデバイスの各々は同一のボディバイ アスを有し得る。故に、一部の用途において、pチャネルデバイス用の例えば3360な どの浅いNウェルは、その他の浅Nウェルデバイスと共通のNウェルを共有することがで きない。そのような用途においては、共通のウェルが使用されるとき、Nウェルデバイス は、アイソレートされた複数の浅ウェルへと分割されることができない。故に、動的電力 モード切替の観点からは、pチャネルデバイス用の個別の回路ブロックを形成する必要が ない場合がある。一部の実施形態において、単一のNウェルの状況において、nチャネル デバイスのみがボディバイアス機構を介して別々に制御され得る。基礎をなすトランジス タが、ここに記載されるように高いボディ効果を有するように構成されるとき、ボディバ イアスを使用することが、動的モード切替を容易にする効果的な手法となり得る。 p チャ ネルデバイスの場合、Nウェル内の浅いNウェルは必要に応じてのものである。 【0123】

以下の図は、ここに記載される実施形態に従った集積回路の構成ブロックとして使用され得る多数の回路例を示すものである。これらの回路は、多数の方法及び構造を用いて形成され得る。産業界で現在使用されている一部の構成ブロックのプロセス及び構造を用いる例を用いて、説明を始めることとする。その後に説明する図は、従来手法を大いに改善する構成ブロックのプロセス及び構造を用いる例を示すものである。

【0124】

図34Aは、動的モード切替の実装例を示す後述の図にて使用されることになる一般的 に使用される相異なる回路要素を用いて構成された回路の一例を示している。図34Aに は、NANDゲートNAND2 3402と、インバータINV3404と、ボディタッ プTAP3406とを有する結合回路3410が示されている。これらの有用な構造は、 より良好に構成され且つ有用な、新たな強化機能を有する回路を提供するために、ここで 開示される様々な実施形態に従って使用され得る。

【0125】

図 3 4 B において、レイアウト 3 4 2 0 は、トランジスタのグループを実装する従来手 法を示しており、それぞれのウェル内にタップ 3 4 2 7 及び 3 4 2 9 を作成するためにダ

10

20

30

ミーポリ3428を用いている。このボディタップは、全てのデバイスに共通のウェル又 は基板への接続を提供する。図34Bは、ウェル内に延在するボディタップを示している 。このレイアウトの下部は、Nウェル上に浅いPウェルを有するnチャネルにて実装され るデバイス部分を示している。浅いPウェルは、その深さがSTIの深さより小さいので 、STIによって隣接デバイスからアイソレートされる。このレイアウトの上部は、Pウ ェル上に浅いNウェルを有するpチャネルにて実装されるデバイス部分を示している。や はり、浅いNウェルはSTIによって隣接デバイスからアイソレートされる。2つの別々 のウェル(Pウェル及びNウェル)及びそれぞれの浅ウェルが使用されるので、完全に相 補的なデバイスによって、nチャネルデバイス及びpチャネルデバイスに対する別々の個 別動的制御が可能にされる。NANDゲートNAND2 3422、インバータINV3 424及びTAP3426を含む図34Bにおいて、デバイスの上部及び下部は、それら それぞれのボディ結合3427及び3429を有している。このレイアウトの下部は、P ウェル上に浅いPウェルを有するnチャネルにて実装されるデバイス部分を示している。 このレイアウトの上部は、Nウェル上に浅いNウェルを有するpチャネルにて実装される デバイス部分を示している。NANDゲートNAND2 3422、インバータINV3 424及びボディアクセストランジスタTAP3426を含む図34Cは、単一のボディ タップ3437及び3439が新たなボディアクセストランジスタに基づいて実装される ことを除いて、図34Bと同様である。これら新たなボディアクセストランジスタは、ト ランジスタのボディへのアクセスを可能にする新たな構成を提供する。従来のデバイス設 計と異なり、これらの構造は、デバイス及び回路に有意義な動作能力を提供する。

図 3 4 D は、 N A N D ゲート N A N D 2 3 4 2 2 、インバータ I N V 3 4 2 4 及びボ ディアクセストランジスタTAP3446を含む回路レイアウト3440の一例を示して いる。回路レイアウト3440は、それぞれのウェルへの接続を実現するために、ボディ アクセストランジスタ3450を用いて、STIによって分離された2つのボディタップ 3437又は3439を作成している。図34Dでは、ボディアクセスポリを用いてボデ ィへの接続を実現している。2つの別々のボディタップを有するボディアクセストランジ スタはSTIによってアイソレートされている。すなわち、STIの左側及び右側は、ア イソレートされた浅ウェルを有し、該左側及び右側に個別のボディバイアスが接続される ことが可能にされている。図34Eは、それぞれ位置3482及び3484に対応する断 面図3490及び3495を示している。断面図3490において、STI3464及び 3465によって両側でアイソレートされた浅い Pウェル3462上に n チャネルトラン ジスタ(例えば、3460)がある。浅いPウェル3462はNウェル3466上にあり 該 N ウェルは P 基板 3 4 6 8 上にある。ボディタップ 3 4 3 9 が浅 P ウェル 3 4 6 2 に 接続されている。デバイス3440の上部は、STI3474及びSTI3475によっ てアイソレートされた浅いNウェル3472上のpチャネルトランジスタ(例えば、34 70)を含んでいる。浅いNウェル3472はPウェル3476上にあり、該Pウェルは 同一のP基板3468上にある。ボディタップ3437が浅Nウェル3472への接続を 提供している。デバイス3440は、動的モード制御のための、別個のボディタップ(3 439及び3437)を備えた、アイソレートされた浅いウェル(3462及び3472)を有する、完全に相補的な複数のトランジスタを用いる実施形態の一例を示している。

図34Dは、DDCを有するように構成されたトランジスタに基づく動的モード切替実 装を示しているが、動的モード切替は、レガシーデバイスと新デバイスとを有する混合環 境にも適用可能である。図35は、浅いウェルを分離するSTI3524及び3534を 含むNANDゲートNAND2 3502、INV3504及びTAP3506で構成さ れた同じ回路に関して、レガシーデバイスと新デバイスとを混合して用いる一実装例を示 している。この場合も、Nウェル及びPウェルの双方が使用される。しかしながら、NA ND2及びTAPが何れも、浅ウェルが同じドーピング型のウェル上にあるレガシー手法 を用いて実装される。NAND2 3502及びTAP3506は常に、Nウェル又はP

20

10

30

ウェルの何れかの上に共通のウェルを有する。故に、NAND2 3502及びTAP3506のための浅ウェルはSTIによってアイソレートされることができない。この構成は、INV3504用の浅ウェルをアイソレート可能にするのみである。設計に応じて、INV3504のボディは、フローティングにされてもよいし(すなわち、それぞれの浅ウェルに接続するためのボディタップが設けられない、あるいはボディタップが接続されない)、ボディバイアスに接続されてもよい。しかしながら、2つの別々のウェルが使用されるので、Pウェル上のnチャネルデバイスとNウェル上のpチャネルデバイスとに、2つの別個のボディバイアス電圧を印加することができる。

(38)

【0128】

10 図35はまた、それぞれ位置3510及び3512における断面図3550及び356 0を示している。断面図3550は、浅いPウェル3522及び3521上のnチャネル トランジスタ及びタップ3516の双方を示している。浅いPウェル3522及び352 1 は何れも P ウェル 3 5 2 6 上にあり、 P ウェル 3 5 2 6 は P 基板 3 5 2 8 上にある。ボ ディタップ3516は、nチャネルトランジスタのボディへの接続を提供する。下部内の p チャネル用の浅い N ウェル 3 5 3 2 は、アイソレートされてフローティングのままにさ れている。断面図3560は、浅いNウェル3533及び3535上のpチャネルトラン ジスタ及びタップ3514の双方を示している。浅いNウェル3533及び3535は何 れもNウェル3536上にあり、Nウェル3536はP基板3538上にある。ボディタ ップ3514は、pチャネルトランジスタのボディへの接続を提供する。上部内のnチャ ネル用の浅いPウェル3523は、アイソレートされてフローティングのままにされてい 20 る。上述のボディアクセストランジスタを用いて、浅いNウェル3532内のpチャネル デバイス用のボディタップ、及び浅いPウェル3523内のnチャネルデバイス用のボデ ィタップが追加されてもよい。

【0129】

図36は、2つの別個のウェルが用いられるレガシー手法に基づく一実装例を示してい る。nチャネルトランジスタは、STI3623及び3624によってアイソレートされ た浅いPウェル3622上にある。全てのnチャネルトランジスタ用のこの浅Pウェル3 622はPウェル3626上にあるので、浅いPウェル3632は、STI3624とS TI3625との間の隣接回路からアイソレートされることにある。Pウェルが、その他 の浅いPウェル上のnチャネルトランジスタ間の接続を提供するためである。Pウェル3 626及びNウェル3636は何れも深いNウェル3628上にあり、深いNウェル36 28はP基板3630上にある。ボディアクセスコンタクト3612及び3614も図示 されている。

[0130]

以上の例は、バルクCMOSを用いる様々な動的モード切替の実装例を示している。し かしながら、新たなボディ結合設計は、非バルクCMOSデバイスを用いる半導体デバイ スにも適用可能である。例えば、ボディタップは、図37に示すような部分空乏化(part ially depleted; PD)SOI技術上にも形成されることができる。図37は、NAN 3722、INV3724及びTAP3746を含んでいる。回路3700は、図 D 2 34Dと同様であり、別々のボディタップ3712及び3714を作り出すためにボディ アクセストランジスタが使用されている。図37はまた、位置3716及び3718に沿 ったレイアウトに対応する断面図3740及び3760を示している。回路3700の下 部は、STI3743及び3745によってアイソレートされたPウェル3744上のn チャネルデバイスに関するものである。故に、それぞれの回路ブロックに独立にボディバ イアスが印加され得るように、SOI上に複数のアイソレートされたPウェルを形成する ことが可能である。回路3700の上部は、STI3747及び3749によってアイソ レートされたNウェル3764上のpチャネルデバイスに関するものである。故に、それ ぞれの回路ブロックに独立にボディバイアスが印加され得るように、SOI上に複数のア イソレートされたNウェルを形成することが可能である。Pウェル3744及びNウェル 3764は何れも埋め込み酸化膜(BOX)3748上にある。この構造は、ここに記載

40

される様々な実施形態に従ってトランジスタ又は関連する切替可能デバイスのグループを 別々にバイアスすることを容易にする。

[0131]

例えば中央演算処理ユニット(CPU)、マイクロプロセッサ / マイクロコントローラ 、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPG A)及びその他のデバイスなどの、様々なデジタルプロセッサの内部で、あるいはそれに 結合されて、スタティックランダムアクセスメモリ(SRAM)が広く使用されている。 産業界で、幾つかのデバイス構造が広く使用されている。それらの中で、6T-SRAM (6トランジスタSRAM) セルが最もよく使用されている。6T-SRAMセルは汎用 CMOSプロセスを用いて実装されることができるためである。従って、それは、デジタ ルプロセッサに容易に埋め込まれることができる。上述の新構造を利用して、より良い性 能及び縮小された回路面積を有する改良SRAMが構成され得る。新ボディタップ、ボデ ィアクセストランジスタ、及び/又は新DDC構造を用いることにより、周知の処理装置 及び設備を用いて、有意に改善されたSRAMを製造することができる。また、これらの SRAM回路の実施形態の一部は、新たなDDC構造のトランジスタを用いて、また、新 たなDDC構造のトランジスタと組み合わせてその他の種類のトランジスタを用いて製造 され得る。実施形態の一部は、ここでは、改善されたSRAM性能及び機能の恩恵を依然 として受けながら、DDC構造のトランジスタと用いずに構成され得る。

20 一実施形態において、基本の6T-SRAMセルは、1ビットのデータを格納する2つ のプルアップ(PU)トランジスタ及び2つのプルダウン(PD)トランジスタと、ビッ トライン及び反転ビットラインを制御する2つのパスゲート(PG)トランジスタとを含 む。この一例を図38の構造3800に示す。パストランジスタのスイッチングは、低い 動作電力消費及び低リーク電流を有するSRAMの設計を可能にするように、ワードライ ンによって制御され得る。図38の6T SRAMの例において、PUトランジスタはp チャネル四端子トランジスタ3010を用いて実装され、その他はnチャネル四端子トラ ンジスタ3020を用いて実装される。図38はまた、ワードライン(WL)、ビットラ イン (B L) 、ビットライン否定 (B L N) 、 V _{S S} 及び V _{D D} を含む 6 T - S R A M 用 の様々な信号及び電源を示している。図38はまた、nチャネルトランジスタのボディ(30 浅いPウェル、SPW)及びpチャネルトランジスタのボディ(Nウェル、NW)への接 続が設けられ得ることを示している。

[0133**]**

メモリアクセスは、電子システムにおいてかなりの量の電力を消費し得る。メモリアク セス中及びデータ保持中の電力消費を低減する実装及びシステムを開発するための努力が 為されてきた。SRAMは典型的に、コンピュータシステムにおいてプログラム及びデー タ記憶のために使用される。プログラムの実行又はデータアクセスの間、メモリの一部は アクティブにアクセスされ、その他の部分はアイドル状態となり得る。SRAMの動作モ ードが細かい粒度で動的に切り替えられるとしたら、それは有利である。一実施形態にお いて、各セルのボディは、該セルのバイアスが個別に制御され得るように構造的にアイソ レートされ得る。実際には、1つのロウ(行)のセル群が、該ロウのソース電圧を接続す ることによって一緒に制御され得る。上述のVssに基づく6T SRAMモード切替制 御並びにボディタップ及びボディアクセストランジスタに加えて、これは、マルチモード 化SRAMを作り出す別の一手法である。この手法は、例えばボディアクセストランジス タ技術を用いてセルのブロックの浅いウェル拡散を分割することによって、SRAMでの 使用にために実装され得る。所望の動作モードを決定するために、所望のボディバイアス がボディタップを介してSRAMセルのブロックに選択的に印加され得る。

[0134]

動的なマルチモードSRAMアレイを作り出すため、コンポーネント構成ブロックを使 用する実施形態例が提供される。これらのブロックは、様々な四端子トランジスタ、三端 子トランジスタ、及びプログラム可能な三/四端子トランジスタを含む。これらの構成ブ 10

ロックが、様々なボディ接続構造と一緒に組み合わされることで、より効率的に動作する 改良SRAM回路が構築され得る。例えば、ボディアクセストランジスタは、ボディタッ プをソース/ドレイン対の一方として扱いながらSTI上のポリをトランジスタに転換す ることによって形成されることができる。ボディアクセスセルは、SRAMアレイに個別 にボディバイアスを印加することができるよう、SRAMアレイの浅ウェルをアイソレー トするように周囲領域に付加され得る。以下、6T SRAM実装及び付随するボディア クセストランジスタの一例を、動的マルチモードSRAMアレイを作り出すようにSRA Mセルとボディアクセスセルとを接続するプロセスとともに説明する。 **[**0135**]**

(40)

10 図39は、図38の6T SRAMのレイアウト例を示している。6T SRAMセル は6個のトランジスタを含んでおり、PGはパスゲートトランジスタの位置を指し示し、 PDはプルダウントランジスタの位置を指し示し、 PUはプルアップトランジスタの位置 を指し示す。PDトランジスタ及びPGトランジスタは、nチャネルトランジスタであり N+(NP)注入領域3910内に形成され、PUトランジスタは、pチャネルトラン ジスタであり、P+(PP)注入領域3920内に形成される。nチャネルトランジスタ は浅いPウェル3940上に形成され、pチャネルトランジスタはNウェル3950上に 形成される。Nウェル3950内に浅いNウェルを使用することは、この実施形態の実装 例ではオプションである。信号配線及び電源配線が図38及びその他の図に示される。 [0136]

20 S R A M セル構造 3 9 0 0 のー好適レイアウト例の断面を図 4 0 A に示す。断面図 4 0 10は、PGトランジスタ及びPDトランジスタが位置する直線4015に対応する。更 なるPG及びPDトランジスタが、SRAMセルの他方の端部側に配置され、同様の断面 図を有する。断面図4010はまた、これらのトランジスタがNウェル4040上に浅い Pウェル3940を有することを示している。NウェルはP型基板4050上にある。断 面図4020は、PUトランジスタが位置する直線4025に対応する。この断面図は、 PUトランジスタがNウェル4040上に浅いNウェル3950を有することを示してい る。pチャネルトランジスタの浅いNウェル3950は、同じドーパント型を有するウェ ル(Nウェル)上にある。故に、浅Nウェル及びNウェルは導通的に接続され得る。Nウ ェル内の浅Nウェルは必要に応じてのものである。しかしながら、nチャネルデバイスで は、浅いPウェル3940は、その下のNウェル4040からアイソレートされ得る。図 39に対応する6T SRAMセルを3Dで見たものを、ウェル構造及びトランジスタ種 類を付した図40Bに示す。

図41Aは、1つの好適ウェル構造の上面図の一例を示している(Nウェルはセル領域 全体を延在しているので示していない)。図39の6T SRAMレイアウトでは、浅い Pウェルは y方向で端から端まで延在している。ただし、 x及び y は、 6 T S R A M セ ルの相対的な向きを特徴付けるための恣意的な方向である。図41Bは、一実施形態に従 った2×2アレイを形成するように敷き詰められた6T SRAMセルを示しており、y 方向で隣接し合う2つのセルのうちの一方は、セルの鏡像を形成するようにγ方向に反転 されている。図41Bに示すように、浅いPウェル3940はy方向でセルを跨いで連続 となる。故に、多数のセルが y 方向に接続される場合、それらのセルの全てが同一の浅い P ウェルを共有することになる。動的モード切替のきめ細かさを増すためには、浅い P ウ ェル3940の連続性と断ち切る構造を使用する必要がある。タップセルは、浅いPウェ ルをアイソレートし且つ浅いPウェルへの接続を提供する目的を果たす。

図42は、ここに記載される実施形態とともに使用され得るタップセルのレイアウト例 を示している。このレイアウトは、後述のSRAMセルレイアウトと一致するように設計 されている。タップセルの上部及び下部は、アイソレートされた浅Pウェルを有しており 、故に、それぞれのボディバイアス源(VSPW0及びVSPW1として示す)を個別に 接続されることができる。図43は、破線で示した2つの位置での断面図の例を示してい 30

る。なお、この図は回転されている。断面図4210は位置4215での切断図に相当す る。左側の浅いPウェル3940は、STIの右側の浅いPウェル3940からアイソレ ートされることができる。この浅ウェルアイソレーションは、2つの浅ウェルに異なるボ ディバイアスを印加することを可能にする。浅いPウェルへのコンタクトを作り出すため 、p型注入がボディアクセストランジスタのソース / ドレイン領域に用いられる。このp 型ソース / ドレイン領域は浅Pウェルと同じドーピング型を有するので、p型ソース / ド レイン (すなわち、ボディタップ)から浅Pウェルへの導通が生成される。断面図422 0は位置4225に対応する。ボディタップ領域は、浅いNウェルと同じドーピング型で ドープされるので、ボディタップによって浅Nウェルへの接続が生成される。断面図42 10及び4220のウェル構造は、それぞれ、断面図4010及び4020のそれと同様 である。

【0139】

図44は、図42のタップセルの上面図の一例を示している。浅いPウェル3940が 端から端まで延在するSRAMセルとは異なり、上側のタップセルのウェル構造3940 は、分割ライン4480で、下側のそれからアイソレートされることができる。上述のよ うに、浅いNウェルのアイソレーションは重要ではない。浅いNウェルはその下の、セル 全体にわたって延在した、Nウェルに導通接続されているためである。タップセルはまた 、SPWタップ4460を介した浅Pウェル3940への接続と、SNWタップ4470 を介した浅Nウェル3950への接続とを提供する。図45は、ここに記載される実施形 態に従った動的モード制御機能を利用する2×2SRAMアレイ4500の一形成例を示 している。このSRAMアレイは、2×2のSRAMセルと、ソ境界の各々の側に2つの 、SPWタップ及びアイソレーションを形成するタップセルとで構成されている。この場 合も、 x - y 方向はアレイの向きを示すための相対的な方向である。図45 に示すように 、y方向に隣接し合う2つのSRAMセルは、連続したSPWを有する。y方向での、そ れら2つの隣接セルを超えてのSPWの連続性は、タップセル4200内のSTIによっ て終端される。故に、この2×2SRAMアレイにボディバイアスVSPWnを印加し、 頂部で隣接するアレイ(完全には図示せず)にボディバイアスVSPW(n-1)を印加 し、且つ底部で隣接するアレイ(完全には図示せず)にボディバイアスVSPW(n+1)を印加することが可能である。図46は、SPWアイソレーションにタップセルを用い る4×4のSRAMアレイ4600の一例を示している。図45及び46は、y方向にお いてSPWの連続性を有するSRAMセルの使用と、SPWの連続性を終端するボディア クセスセル(タップセルとも称する)の使用とを例示している。故に、これに従って、所 望のサイズを有する動的モード切替式のSRAMアレイを形成することができる。 [0140]

図45及び46はSPWの連続性及びアイソレーションの例に焦点を当てているが、上述のように、完全なるアレイを形成するためには、数多くのその他の信号及び電源電圧が必要とされる。これらの信号及び電源電圧のSRAMアレイへの接続は、当業者には技術的に周知であり、ここでは詳細には説明しない。図46に対応する完全に接続された4× 4SRAMアレイにおいては、SRAMアレイの各ロウ(行)にワードライン(WL)信号が接続され、SRAMアレイの各コラム(列)にビットライン(BL)信号が接続され 得る。

【0141】

ボディ制御信号(VSPWn)はワードラインと平行に走ることができる。SRAMア レイの動作中、選択されたワードグループのボディバイアスが、該選択されたワードライ ンのワードが選択される場合に正に切り替えられ得る。これは、読出し性能及び書込み性 能を向上させる助けとなる。特定のワードグループに対する読出し又は書込み時、サブア レイ内のその他全てのワードグループは、リーク抑制のために逆バイアス(あるいはゼロ バイアス)されたボディを有することができる。

【0142】

モード切替を容易にするためにボディタップ / ボディアクセスセルを用いる 6 T S R ⁵⁰

30

20

10

10

20

30

40

AMの一部の使用例において、浅い Pウェルボディが動的切替のために使用され、 p チャ ネルボディ (Nウェル)が静的バイアスのために使用され得る。グループ内で選択された ワードは、選択されたワードグループ内の全ての n チャネルトランジスタの浅 P ウェルボ ディを切り替えさせ得る。 p チャネル及び n チャネルのバイアスはゼロに設定され、その 後、所望のモードに従って順バイアスあるいは逆バイアスされることができる。上述のボ ディアクセスセルに基づく動的モード切替式 S R A M アレイは、スケーリング可能な細か い粒度制御において利点を有する。しかしながら、この手法は S R A M セルに加えてボデ ィアクセスセルを必要とする。追加のボディアクセスセルを必要としないその他の手法及 びシステムが存在する。そのような手法の 1 つは、ボディアクセスセルに基づく手法にお いては S R A M アレイの全てのセルが共通の V s s を共有するのに対し、ロウごとの V s s (V s s per-row)を使用する。 V s s がロウごとに個別に制御可能な場合、各ロウ に固有の V s s を印加して、該ロウに所望のボディバイアスを生成することができる。こ の状況においては、ボディ電圧は制御可能でなくてもよい。しかしながら、異なる V B s 電圧(ボディとソースとの間の電圧)を生じさせて動的モード切替を達成するように、 V s s を個別に制御することができる。

【0143】

図47は、ロウごとのV_{SS}に基づくマルチモードスイッチの6T-SRAM回路47 00の一例を示している。この場合も、SRAMセルは、2つのプルアップ(PU)トラ ンジスタと、2つのプルダウン(PD)トランジスタと、2つのパスゲート(PG)トラ ンジスタとで構成されている。図47に示す例と図38の6T SRAMセルとの間の相 違の1つは、図47で使用されるパスゲート(PG)がnチャネル三端子デュアルゲート トランジスタ4710であることである。三端子デュアルゲートトランジスタのレイアウ ト及び対応する断面図は、図26及び図27に示されている。デュアルゲートトランジス タは、ボディに接続されたゲートを有する。すなわち、PGトランジスタのゲート(すな わち、WL)がセルのボディに接続される。PUトランジスタ及びPDトランジスタは、 図38の例においてと同じ種類である。図48は、図47のSRAMセルのレイアウト4 800の一例を示しており、セル境界4860が示されている。PGトランジスタ及びP Dトランジスタには浅いPウェル内のnチャネルデバイスが使用され、PUトランジスタ にはpチャネルデバイスが使用される。このSRAMセルのウェル構造は、図39のそれ と非常に類似したものであるので、断面図は示さない。SPW及びSNWは何れも、セル 全体で使用される共通のNウェル上にある。

[0 1 4 4 **]**

図49Aは、図48のSRAMレイアウトのSPW及びSNWを示す構造4900を示 している。このレイアウトでは、V_{SS}コンタクト4910がはっきりと示されている。 複数のSRAMセルを接続するとき、コンタクトはしばしば、メタル領域を用いて接続さ れる。図49Bは、図48のSRAMセルを用いた2×2のSRAMアレイ4920を示 している。SPW3940は、図45又は図46のSRAMアレイのような連続性を形成 していない。図49Bはまた、各ロウに個別にV_{SS}(V_{SS0}4921及びV_{SS1}4 922)が接続されることを示している。図49Cは、ロウごとのV_{SS}技術に基づく4 ×4のSRAMアレイ4930を示しており、各ロウに固有のV_{SS}(V_{SS0}4931 、V_{SS1}4932、V_{SS2}4933及びV_{SS3}4934)が使用されている。 【0145】

図49Cに対応する4×4SRAMアレイの完全なるレイアウトにおいては、ボディア クセスセル技術に基づく動的モード切替式4×4SRAMアレイと同様に、ロウごとにワ ードライン(WL)が接続され、コラムごとにビットライン(BL)が接続され得る。各 ロウのワードラインはSPW(すなわち、それぞれのデバイスのボディ)に接続され得る 。V_{SS}もロウごとに接続され得る。故に、ロウごとに個別のボディバイアスを達成する ことができる。Nウェルボディタップは16(又は32)本のワードラインごとに設けら れ得る。

[0146]

SRAM50000V_{SS}ベースモード切替の他の一実装例を図50に示す。三 6 T 端子デュアルゲートトランジスタのエピボディコンタクトがPG上に形成されており、ま た、セル境界5060が示されている。図51Aは、図50のSRAMレイアウトのSP W及びSNWを示している。このレイアウトでは、V_ssコンタクト4910がはっきり と示されている。図51Bは、図50のSRAMセルを用いた2×2のSRAMアレイ5 120を示している。SPW3940は、図45又は図46のSRAMアレイのような連 続性を形成していない。図51Bはまた、構造5100において各ロウに個別にV_{ss}(V_{SS0}4921及びV_{SS1}4922)が接続されることを示している。図51Cは、 ロウごとのV 。。技術に基づく4 × 4 の S R A M アレイ 5 1 3 0 を示しており、各ロウに 固有のV_{SS}(V_{SS0}4931、V_{SS1}4932、V_{SS2}4933及びV_{SS3}4 934)が使用されている。このセルの特徴及び面積は、図48の例においてと同じであ る。

(43)

【0147】

セルの動作モードは、V_{ss}、nチャネルバイアス、ワードライン(WL)状態、ビッ トライン(BL)状態、Vnn及びpチャネルボディバイアスを含む複数の条件に従って 決定される。 V_{ss}、 n チャネルバイアス、ワードライン(WL)状態、ビットライン(BL)状態は動的モード切替のために使用され、V_{DD}及びpチャネルボディバイアスは 静的モード制御のために使用され得る。このSRAMアレイでは、ロウごとに基づいて、 専用の V _{S S} (V _{S S 0} - V _{S S 2} 、 V _{S S 3}) が使用される。同様に、 n チャネルボデ ィバイアスを動的に制御するために浅いPウェルに接続されるWLも、ロウごとに1つの WL(WL0-WL3)を有するように編成される。BL及びのV_{DD}のラインは、縦方 向に複数のセルを接続するように使用される。図示のように、BL及びV_{DD}はともに、 コラムごとに1つのBLと1つのV_{DD}とを提供するように編成される。典型的なSRA Mは、Read/Write(リード/ライト)、NOP(ノー・オペレーション)及び 深いスリープモードを含み得る。以下、これらのモードの更なる詳細について説明する。 [0148]

スタンバイ及びデータ保持モード(深いスリープモードに対応する)において、 V 。。 は、 n チャネルデバイスのボディを逆バイアスして実効的な V_{DS}を低減するように、正 にバイアスされる。この設定はスタンバイリークを低下させる。例えば、V_{DS}0.3 ∨となるように、∨ 、、が0.3∨に設定され、且つ∨ 」」が0.6∨未満に設定され得 る。この条件下では、PGトランジスタ及びPDトランジスタの双方が逆バイアスされる ことになる。pチャネルデバイスはゼロバイアスあるいは逆バイアスされ、PDオフ電流 の1000×のPUトランジスタ電流が維持される。NOPモードにおいて、PG及びP Dの双方のnチャネルデバイスは、逆バイアスされたボディを有し、PUのpチャネルデ バイスのボディはゼロバイアス又は逆バイアスでバイアスされる。一例として、 Vos 0.4 Vとなり且つ低いスタンバイ電流が達成されるように、 V_{DD}が1.0 Vに設定さ れ、且つV、、及びBLが0.6Vに設定される。

[0149]

Readモードにおいて、PG及びPDの双方のnチャネルデバイスは順バイアスを有 することができる。動的なV_{ss}切替は、選択されたワード(又はロウ)に制限され得る 。 P G デバイスでは、 V _{G S} = V _{B S} 0 . 6 V 、且つ V _{D S} 0 . 6 V にされる。 P D デバイスでは、Vcs=1.0V、且つVss 0.6Vにされる。より大きいPDのV _{DS}によって、好適なPD/PGベータ比が達成され得る。PGデバイスの幅はPDデバ イスの幅と同じにし得る。これは、好ましい静的読出しノイズマージン及び低い読出しセ ル電流を達成し得る。

【 0 1 5 0 】

Writeモードにおいて、PG及びPDの双方のnチャネルデバイスは順バイアスを 有することができる。動的な V _{S S} 切替は、選択されたワード(又はロウ)に制限され得 る。 PGデバイスでは、 V_{GS} = V_{BS} 0.6 Vにされる。この例においては浅い Pウ ェル内のnチャネルのPGトランジスタ及びPDトランジスタ並びにpチャネルPUトラ 10

20

30

ンジスタが使用されているが、同じ設計目標を達成するために、浅い N ウェル内の p チャ ネルの P G トランジスタ及び P D トランジスタ並びに n チャネル P U トランジスタも使用 され得る。

(44)

【0151】

ロウごとの V_{SS}技術は、浅ウェルアイソレーションにボディアクセスセルを必要とせず、各SRAMセルは、ボディアクセスセルに基づく技術のSRAMセルより大きい。セルを隣接セルからアイソレートして V_{SS}に基づくロウごとのボディバイアス制御を容易にするため、セルの周囲に非アクティブ領域が追加され得る。従って、この例においては、セルの高さが130nmだけ増加され得る。これは、セル面積の約38%の増加に相当する。全てのトランジスタが同じ方向に向けられる。一設計例として、トランジスタの寸法は以下のようにし得る:

パスゲート(PG):W/L=70nm/40nm

プルダウン(PD):W/L=85nm/35nm

プルアップ(PU):W/L=65nm/35nm

この例は、 4 5 n m プロセスノードにおいて、 x × y = 0 . 7 2 µ m × 0 . 4 7 5 µ m = 0 . 3 4 2 µ m ² の面積をもたらす。

【0152】

図52は、必要に応じてインターコネクト5210を用いて相互接続される多数の機能 ユニットを含んだシステム5200を示している。例えば、一部のケースにおいて、イン ターコネクト5210は、機能ユニット5204-1、5204-2、5204-3乃至 5204-nの全ての間での通信のための共通パス(経路)を提供する。他のケースにお いて、インターコネクトは、一組の機能ユニット間でのポイント・ツー・ポイント通信を 提供しながら、他の組の機能ユニット間に共通の通信パスを提供する。故に、インターコ ネクト5210は、例えば有線、無線、プロードキャスト及びポイント・ツー・ポイント を含む従来の通信技術を用い、ターゲットシステムで利用可能な機能ユニットを用いてシ ステム設計者の目的を満足することに適した如何なる手法で構成されてもよい。0nの" n"は、システム設計者が必要であると考える数の機能ユニットが存在し得ることを伝え るためのものであり、最大で9個(nine)の機能ブロックが存在することを示唆するもの ではない。

【0153】

― 部の実施形態によれば、システム5200は、複数の独立にパッケージングされた構 成要素及び / 又はサブアセンブリを有する電子システムである。今日のそのようなシステ ムの例は、パーソナルコンピュータ、携帯電話、デジタル音楽プレイヤー、電子書籍リー ダー、ゲーム機、可搬式ゲームシステム、ケーブルセットトップボックス、テレビジョン 、ステレオ機器、及び、ここに開示される技術によって提供される増強された電力消費量 制御の恩恵を受け得るその他の電子的に同様の電子システムを含む。このようなシステム において、機能ユニット5201、5202、5203、5204-1乃至5204-n は、このようなシステムの典型的なシステムコンポーネントであり、インターコネクト5 2 1 0 は典型的に、プリント配線基板又はバックプレーン(図示せず)を用いて実現され る。例えば、パーソナルコンピュータの場合、機能コンポーネントは、CPU、システム メモリ、及び例えばハードディスクドライブ又はソリッドステートディスクドライブなど の大容量記憶装置を含み、これらの全てが、必要に応じて、マザーボード上に実装された システムインターコネクトによって相互接続される。同様に、携帯電話は例えば、多様な 1つ以上のチップとディスプレイパネルとを含み、これらの全てが典型的に、フレキシブ ルコネクタを含み得る1つ以上のプリント配線基板(PWB)を用いて相互接続される。 [0154]

他の実施形態によれば、システム5200はシステム・イン・パッケージ(SIP)で あり、機能ユニットの各々が集積回路であって、その全てが一緒に単一のマルチチップパ ッケージ内にパッケージングされる。SIPシステムにおいて、インターコネクト521 0は、例えばワイヤボンド、リードボンド、はんだボール若しくは金のスタッドバンプな

20

10

40

10

20

30

40

どの直接的なチップ間相互接続によって、また、共通のバス型インターコネクト、二点間 インターコネクト、電源プレーン及びグランドプレーンを含み得るパッケージ基板によっ て提供される相互接続によって実現され得る。

【0155】

更なる他の実施形態によれば、システム5200は、例えばシステム・オン・チップ(SOC)などの単ーチップであり、機能ユニットは、共通の半導体基板又は半導体・オン ・インシュレータ基板(例えば、SOI基板上にバルクCMOS及びSOI構造が実装さ れるとき)上のトランジスタ群として実装される。このような実施形態において、インタ ーコネクト5210は、集積回路内の複数の回路プロックを相互接続するために利用可能 な如何なる技術を用いて実現されてもよい。

【0156】

上述のように、説明したトランジスタ及び集積回路の技術は、共通の半導体基板上での 、設計によって静的に、且つ/或いはボディバイアス及び/又は動作電圧を調整すること によって動的に、独立に指定されることが可能なマルチモードトランジスタの製造及び使 用を可能にする。これらの同じ技術はまた、複数の機能ユニットのうちの1つのみがこの 技術を実装する場合であっても、同様の利益をシステムレベルで提供し得る。例えば、機 能ユニット5202は、自身のDDCトランジスタの動作モードを動的に調整して電力消 費を低減するロジック(図示せず)を含み得る。これは、例えば、機能ユニット5202 上に実装されるデジタル又はアナログの技術によって行われ得る。他の例では、機能ユニ ット5202は、例えば機能ユニット5201などの別の機能ユニットからの外部制御信 号に応答して電力消費量を制御し得る。各機能ユニットにおける電力消費が、その機能ユ ニットによってローカルに制御されようが、コントローラ機能ユニットによって中央的に 制御されようが、あるいは複合的な手法によって制御されようが、典型的に、より多くの 電力消費制御が達成され得る。

【0157】

電力消費のシステムレベルでの制御は、時折、特にコンピューティングシステムにおい て、既に知られている。例えば、電力制御インタフェース(Advanced Configuration a nd Power Interface; A C P I) 仕様は、オペレーティングシステムによるシステムコ ンポーネントの電力管理のオープン規格である。上述の深空乏化チャネル型のトランジス タ及び集積回路の技術は、システム内の各機能ユニット内の個々の回路プロックのシステ ム制御を可能にすることによって、そのような電力管理アプローチの可能性を補完・拡張 する。例えば、A C P I によって提供される制御のうちの最低のレベルは、デバイスレベ ルであり、それはパーソナルコンピュータなどのマルチコンポーネントシステムの機能ブ ロック(例えば、チップ又はハードドライブ)に相当する。1つのデバイス内の個々の回 路ブロックの電力消費に対する粒度の細かい個別制御を提供することにより、デバイス及 びシステムの更に多くの電力状態が可能になる。

【0158】

システムレベルの電力管理は、DDC構想を用いるSOCシステムにおいて特に有益と なり得る。上述のように、DDC構造はナノスケールのトランジスタにおける高いレベル でのプログラム可能性を可能にする。DDC構造の、比較的広範囲にわたる利用可能な公 称閾値電圧V_Tと、比較的低い V_Tと、比較的高いボディ係数とにより、全てが同一の 固有V_Tを有し且つ同一の動作電圧V_{DD}で動作されるように製造されたトランジスタ群 が、その後に、回路プロックごとに異なる実際のV_T及び場合により異なる実際の動作電 圧V_{DD}を用いて異なる動作モードで動作するように強化設定され得る。この種の柔軟性 は、同一のチップが、多様なターゲットシステム及び動作条件で使用されるように設計さ れること、及びその場の動作に応じて動的に設定されることを可能にする。これは、SO Cであるかにかかわらず、時々AC電源に接続されるがその他の時には電池を使用するシ ステムにとって特に有用となり得る。

【0159】

図 5 3 は、必要に応じてインターコネクト 5 3 1 0 を用いて相互接続される多数のシス 50

テム5301、5302及び5303を含んだネットワーク5300を示している。例え ば、一部のケースにおいて、インターコネクト5310は、システム5304-1乃至5 304-nの全ての間での通信のための共通パスを提供する。他のケースにおいて、イン ターコネクトは、一組のシステム間でのポイント・ツー・ポイント通信を提供しながら、 他の組のシステム間に共通の通信パスを提供する。故に、インターコネクト5310は、 例えば有線、無線、ブロードキャスト、ポイント・ツー・ポイント及びピア・ツー・ピア を含む従来の通信技術を用い、ターゲットネットワークに接続されることが可能なシステ ムを用いてネットワーク設計者の目的を満足することに適した如何なる手法で構成されて もよい。5304-nの"n"は、ネットワークが許す限りの数のシステムが存在し得る ことを伝えるためのものであり、最大で9個(nine)のシステムが存在することを示唆す るものではない。

【0160】

上述の深空乏化チャネル型のトランジスタ、集積回路及びシステムの技術は、ネットワ ークに結合されるシステムの粒度の細かい制御能力を提供する。ネットワーク化された複 数のシステムに対してこのような高いレベルの制御を有することは、企業ネットワークに おいて、オンになっているが使用されていない機器によって被るエネルギーコストを低減 することに特に有用となり得る。このような制御はまた、電力消費量を制御し、申込条件 に応じてシステム能力をオンあるいはオフに切り換え、性能を上げるために特定の機能ユ ニット又はその一部を選択的に高性能動作モード(例えば、"ターボモード")に置くこ との支援になるかにかかわらず、例えばセル方式電話ネットワークを含む加入者ベースの 無線ネットワークのものとし得る。

【0161】

図54は、例えば図53を参照して説明したものなどのネットワークとともに用いるか あるいは単独で用いるかにかかわらず、システ例えば図52を参照して説明したものな どのシステムを用いる例示的な方法を示している。ステップ5410でシステムの電源が オンにされた後、システムは。システムコンポーネント(例えば、機能ユニット)の電力 モードを設定する。これは、ネットワーク上で提供される外部信号、システム内の機能ユ ニットによって提供される中央のモード制御信号、又はマルチモード動作が可能な各機能 ユニットにて別々に生成されるローカルなモード制御信号、の何れかに応答して、ここに 記載された種類のトランジスタ、トランジスタグループ及び/又は集積回路を用いて行わ れる。上述のように、単一のコンポーネントが、相異なるモードで動作するように設定さ れる相異なる部分を有することができる。例えば、或るコンポーネントの一部がレガシー モードで動作するように設定され、同じコンポーネントの他の一部が低電力・低リークモ ードで動作するように設定されることができる。ステップ5430にて、システムはその 使用状況を監視し、その電力モードを変更すべきかを決定する。この監視機能は、1つの 機能ユニットによって中央的に実行されてもよいし、各々が特定の状態を監視することに 基づいてモードに関するローカルな決定を行い得る複数の機能ユニットに分散されてもよ いし、これらの双方であってもよい(例えば、システム全体を深いスリープモードに置く ことを中央監視が決定していないにもかかわらず、1つの機能ユニットがそれ自身の基準 に基づいて自身がスリープモードに入るべきことを決定し得る。同様に、1つのコンポー ネントが、初期モード設定後に、性能を上げるために自身をターボモードに置くことを決 定しているにもかかわらず、中央モニタがシステム全体を深いスリープモードに置くこと を決定してもよい。)。ステップ5430は、システム又は機能ユニットの状態が変化し て新たな電力モードが要求されるまで繰り返される。新たな電力モードが要求される場合 には、ステップ5440が実行される。図示のように、ステップ5440にて、システム の電源停止が要求される場合、システムはステップ5450でシャットダウンされる。そ の他の場合、どのような状態変化が要求されたかに応じて、1つ以上の機能ユニットに対 してステップ5420が繰り返される。斯くして、ここに記載の技術を用いて製造された システム又はチップのユーザは、その利益の恩恵を受け得る。 [0162]

(46)

30

10

20

特定の例示的な実施形態を図面に図示して説明したが、理解されるように、様々なその 他の変形が当業者に明らかになり得るのであり、これらの実施形態は、単なる例示であっ て広範囲の発明を限定するものではなく、また、本発明は、図示して説明された具体的な 構造及び構成に限定されるものではない。従って、本明細書及び図面は、限定的なもので はなく、例示的なものと見なされるべきである。

【0163】

本出願は、2009年9月30日に出願された米国仮出願第61/247,300号、 2009年11月17日に出願された米国仮出願第61/262,122号、2010年 2月18日に出願された米国特許出願第12/708,497号の利益を主張するもので あり、それらの開示事項をここに援用する。

10

【図1】

800

350

180

90

テ'ハ'イスフィーチャサイス (nm)

45 22

11

【図2A】



CMOS電力限界 - 1.0ボルトパラダイム



【図28】





【図 2 D】

【図3】









や」ートープされたチャネルを右す





L _G =45nm and Wg=90nm	チャネルRDF (のVT)			
均—nMOS	22mV			

V BS =0Vでの深空乏化チャネルnMOSにおける RDFの結果としてのIDS-VGS特性



【図 7 A】



【図78】





(従来技術)



【 🛛 8 B 】

【図9】





【図10】





【図12】







CMOS製造と同じプロセス





【図14C】



【図14D】





【図14F】



【図14G】



【図14H】



【図15】

【図14I】







【図17A】





【図18】





【図19】

【図20】





FIG. 20B

(56)



【図23】







【図25】

【図26】





【図27】







【図29】

【図30】





【図31】







【図32B】







【図34A】







FIG. 34Aii



【図34D】





【図34E】

【図35】











【図38】









PG 3010

> SPW 3940

PU 3020

SNW 3950

PD 3020

א**ילא** 4040

PD 3020

PU 3020

【図40A】

【図40B】

PG 3010





FIG. 40Aii

FIG. 40Aiii

4050



STI





【図41B】



【図42】

【図43】





【図44】



【図45】



【図46】

4200		3900	4200	
				<u>G</u> UIII
4600			VSPWn	VSPW (n+1)

【図47】



【図48】



【図49A】







【図49C】



【図50】

【図 5 1 A】





【図518】



【図51C】



【図52】



【図53】



【図54】



フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	27/088	(2006.01)	H 0 1 L	29/50	М
H 0 1 L	21/8244	(2006.01)	H 0 1 L	29/58	G
H 0 1 L	27/11	(2006.01)			
H 0 1 L	29/417	(2006.01)			
H 0 1 L	29/49	(2006.01)			
H 0 1 L	29/423	(2006.01)			

(31)優先権主張番号 61/247,300

- (32)優先日 平成21年9月30日(2009.9.30)
- (33)優先権主張国 米国(US)
- (72)発明者 サムマラパリー,ダモダー アール
 アメリカ合衆国 カリフォルニア州 95032-1832 ロス・ガトス ノウルズ・ドライヴ
 130 ディー

審查官 小堺 行彦

(56)参考文献 特開2002-198529(JP,A) 特開平05-183159(JP,A) 特表平11-500873(JP,A) 特開平04-179160(JP,A) 特開平09-008296(JP,A) 特開2000-299462(JP,A) 特開2000-243958(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 21/336 21/8238 H 0 1 L H01L 21/8244 27/088 H 0 1 L H01L 27/092 H 0 1 L 27/11 H 0 1 L 29/417 29/423 H 0 1 L H 0 1 L 29/49 H 0 1 L 29/78 29/786 H 0 1 L