(12)公開特許公報(A)

(11)特許出願公開番号

特開2010-97676 (P2010-97676A)

(43) 公開日 平成22年4月30日 (2010.4.30)

(-1)			- ·					_	. (
(51) Int.Cl.			FI					テーマコート	(参考)
G 1 1 C	16/06	(2006.01)	G 1 1 C	17/00	6	33D		5 B 1 2 5	
HO1L	21/8247	7 (2006.01)	HO1L	27/10	4	34		5F083	
HO1L	27/115	(2006.01)	HO1L	29/78	3	71		5 F 1 O 1	
HO11	29/788	(2006.01)	G11C	17/00	6	34F			
	20/702	(2006,01)	G11C	17/00	6	220			
	23/ 1 32	(2000.07)				5086	<u>.</u>	(本 00 五)	首次古いたく
			番笡請氺 木	請水	請水場	100致 5	ΟL	(全 26 貝)	東於貝に続く
(21) 出願委長		特願2008_270066 (P	2008-270066)	(71) 电	囿λ	0000030	178		
(21) 山原目 7		- 1000000000000000000000000000000000000	2000 - 210000)	(, т) ш	дря / ъ	せました	4 串 柔 // 0		
(22) 西旗口		平成20年10月20日(4	2008.10.20)				エネズ		-
						東 京都福	を凶之作	▋━- J 目 I 番 I	亏
				(74)代	理人	1000758	812		
						弁理士	吉武	賢次	
				(74)代	理人	1000829	91		
						弁理士	佐藤	泰和	
				(74)代	理人	1000969	21		
						牟 理十	<u></u> = -	दा.	
				(71) 丹	邗山	1001025	062		
				((4))	连八	1001032	203 2011	F	
				(升理工	川呵	_ 康	
				(72)発	明者	佐 滕	勻	<u>Ż</u>	
						東京都海	巷区芝浦	前一丁目1番1	号 株式会社
						東芝内			
								最	終頁に続く

(54) 【発明の名称】不揮発性半導体記憶装置およびその閾値制御方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】信頼性よく、かつ高速にメモリセルにデータを 書き込むことができる。

【解決手段】NOR型フラッシュメモリは、第1~第4 の電源切替部135~138を備える。第1の電源切替 部135は、ロウデコーダ115内の第1のプリデコー ダ131に対して専用の電源電圧VSWiを供給するた め、電源電圧VSWiの負荷容量が小さくなり、選択ワ ード線WL電圧の遷移速度が向上する。また、第2の電 源切替部136は、第2のプリデコーダ132、ロウメ インデコーダ133およびロウサブデコーダ134に対 して、書き込み時とベリファイ読み出し時で電圧レベル が変化しない電源電圧VSW2iを供給するため、電源 電圧VSW2iの負荷容量が大きくても書き込み時間に は大きく影響しない。これにより、書き込みとベリファ イ読み出し間の選択ワード線WL電圧の切替を迅速に行 うことができる。 【選択図】図5



【特許請求の範囲】

【請求項1】

閾値電圧を調整することにより多値状態を保持可能な複数のメモリセルを備え、前記複数のメモリセルのそれぞれに、前記多値状態に応じた複数の書き込み電圧のいずれかを印 加して書き込みを行うことが可能な不揮発性半導体記憶装置であって、

2以上の前記メモリセルに共通接続される複数のワード線と、

第1の電源電圧を駆動電源として用いて、ロウアドレスを構成するビット列のうち一部 のビット列をデコードする第1のロウアドレスデコーダと、

第2の電源電圧を駆動電源として用いて、前記ロウアドレスを構成するビット列のうち 、前記一部のビット列を除いた残りのビット列をデコードする第2のロウアドレスデコー ダと、

前記第2の電源電圧を駆動電源として用いて、前記第1および第2のロウアドレスデコ ーダのデコード結果に基づいて、前記複数のワード線のうちの一つを駆動する第3のロウ アドレスデコーダと、

書き込みを行う前記メモリセルを含むメモリセル群を選択する際に第1の電圧レベルに なり、他のメモリセル群を選択する際に第2の電圧レベルになる前記第1の電源電圧を生 成する第1の電圧切替部と、

書き込みを行う前記メモリセルを含むメモリセル群を選択する際に第3の電圧レベルに なり、他のメモリセル群を選択する際に前記第2の電圧レベルになる前記第2の電源電圧 を生成する第2の電圧切替部と、を備えることを特徴とする不揮発性半導体記憶装置。 【請求項2】

第3の電源電圧を駆動電源として用いて、カラムアドレスをデコードするカラムアドレ スデコーダと、

書き込みを行う前記メモリセルを含むメモリセル群を選択する際に第4の電圧レベルに なり、他のメモリセル群を選択する際に前記第2の電圧レベルになる前記第2の電源電圧 を生成する第3の電圧切替部と、を備えることを特徴とする請求項1に記載の不揮発性半 導体記憶装置。

【請求項3】

前記メモリセルの書き込み時およびベリファイ読み出し時に、ビット遷移数が最小になるようにカラムアドレスを生成するカラムアドレス生成器を備えることを特徴とする請求 項1または2に記載の不揮発性半導体記憶装置。

【請求項4】

o

閾値電圧を調整することにより多値状態を保持可能な複数のメモリセルのそれぞれに、 前記多値状態に応じた複数の書き込み電圧のいずれかを印加して書き込みを行うことが可 能な不揮発性半導体記憶装置の閾値制御方法であって、

前記多値状態のうち、消去状態とは異なる第1の状態に調整される前記メモリセルに対して、第1の目標閾値に対応する電圧を必要最小回数だけ印加して書き込みを行うステップと、

前記多値状態のうち、前記消去状態および前記第1の状態とは異なり、前記第1の目標 閾値より低い第2の目標閾値を持つ第2の状態に調整される前記メモリセルに対して、前 記第2の目標閾値に対応する電圧未満の電圧を初期電圧として書き込みを行い、前記第2 の目標閾値より低い所定の中間レベルに達しない場合には、過書き込みが生じないように 電圧を上げて再書き込みを行うステップと、

前記多値状態のうち、前記消去状態、前記第1の状態および前記第2の状態とは異なり、前記第1および第2の目標閾値より低い第3の目標閾値を持つ第3の状態に調整される前記メモリセルと前記中間レベルまで書き上げた前記第2の状態に調整される前記メモリセルとに対して、前記第3の目標閾値に対応する電圧未満の電圧を初期電圧として書き込みを行い、前記第2および第3の目標閾値に達しない場合には、過書き込みが生じないように電圧を上げて再書き込みを行うステップと、を備えることを特徴とする閾値制御方法

20

10

30

50

【請求項5】

前記メモリセルの書き込みおよびベリファイ読み出し時に、書き込みを行わない非選択 の前記メモリセルのゲート電圧を所定の負電圧に固定化することを特徴とする請求項4に 記載の閾値制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本 発 明 は 、 メ モ リ セ ル に 多 値 状 態 で の 書 き 込 み が 可 能 な 不 揮 発 性 半 導 体 記 憶 装 置 お よ び そ の 閾 値 制 御 方 法 に 関 す る 。

【背景技術】

[0002]

10

20

30

近年、集積度を上げるために、MLC(Multi Level Cell)技術を用いたフラッシュメ モリが量産化されている。NOR型フラッシュメモリでも同様であるが、デザインルール の微細化が進む中でMLC技術を適用するには、データの信頼性を確保するために高度な 技術を要する。

【 0 0 0 3 】

例えば、メモリセルに多値状態でデータを書き込むには、各状態ごとに書き込み電圧を 変えて、メモリセルの閾値を精度よく制御しなければならない。また、データを書き込ん だ後には、ベリファイ読み出しを行って、メモリセルの閾値が所望の範囲に収まったか否 かを確認する必要がある。ベリファイ読み出し時には、書き込み時とは異なる電圧を与え る必要があり、ワード線電圧を頻繁に切替えなければならない。

[0004]

従来は、ワード線電圧を生成するロウアドレスデコーダの電源電圧を、書き込み時、ベ リファイ読み出し時および読み出し時でそれぞれ切替えていた。しかしながら、メモリ容 量が増えると、アドレス線の数も増えて、ロウアドレスデコーダの回路が複雑になり、電 源電圧ラインの負荷が大きくなることから、電源電圧の電圧レベルを迅速に切替えること が困難であり、高速書き込みができなくなるという問題があった。

【 0 0 0 5 】

この問題への対策として、特許文献1では、高速書き込み用に外部電源端子を設けて、 高速書き込みが要求される場合は、通常の電源電圧とは別に、外部電源端子に印加された 電源電圧を用いてワード線電圧を生成している。しかしながら、ロウデコーダ全体に共通 の電源電圧を与えるため、ロウデコーダ内の回路構成が複雑な場合には、ロウデコーダの 電源ラインの負荷が重くなるが、これに対する対策は特に取られていない。

[0006]

一方、書き込み電圧を制御してメモリセルに多値状態を形成する場合、各状態ごとに、 閾値電圧のばらつき分布を持つため、このばらつき分布はできるだけ狭い方が望ましい。 このため、複数回の書き込みとベリファイ読み出しを繰り返して、閾値の分布の絞り込み を行うのが一般的である。

メモリセルの微細化が進むと、あるメモリセルの閾値の変動によって、隣接する他のメ 40 モリセルの閾値が影響を受ける隣接メモリセル間の相互作用(以下、隣接効果)が問題に なっている。その一方で、高速書き込みを実現するには、できるだけ書き込み回数を削減 するのが望ましい。

[0008]

例えば、特許文献1は、状態(01)の書き込みを行った後に、状態(00)と状態(10)の書き込みを同タイミングで行う技術を開示している。しかしながら、特許文献1 は隣接メモリセル間の相互作用を特に考慮に入れていないため、状態(10)のメモリセ ルの閾値が隣接メモリセル間の相互作用により状態(00)のメモリセルの閾値に影響を 与える可能性がある。

【特許文献1】特開2003-272396号公報

【特許文献 2 】特開 2 0 0 1 - 8 4 7 7 9 号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 9 】

本発明は、信頼性よく、かつ高速にメモリセルにデータを書き込むことが可能な不揮発性半導体記憶装置およびその閾値制御方法を提供するものである。

(4)

【課題を解決するための手段】

【0010】

本発明の一態様によれば、閾値電圧を調整することにより多値状態を保持可能な複数の メモリセルを備え、前記複数のメモリセルのそれぞれに、前記多値状態に応じた複数の書 き込み電圧のいずれかを印加して書き込みを行うことが可能な不揮発性半導体記憶装置で あって、

2以上の前記メモリセルに共通接続される複数のワード線と、

第1の電源電圧を駆動電源として用いて、ロウアドレスを構成するビット列のうち一部 のビット列をデコードする第1のロウアドレスデコーダと、

第2の電源電圧を駆動電源として用いて、前記ロウアドレスを構成するビット列のうち、前記一部のビット列を除いた残りのビット列をデコードする第2のロウアドレスデコー ダと、

前記第2の電源電圧を駆動電源として用いて、前記第1および第2のロウアドレスデコーダのデコード結果に基づいて、前記複数のワード線のうちの一つを駆動する第3のロウ ² アドレスデコーダと、

書き込みを行う前記メモリセルを含むメモリセル群を選択する際に第1の電圧レベルに なり、他のメモリセル群を選択する際に第2の電圧レベルになる前記第1の電源電圧を生 成する第1の電圧切替部と、

書き込みを行う前記メモリセルを含むメモリセル群を選択する際に第3の電圧レベルに なり、他のメモリセル群を選択する際に前記第2の電圧レベルになる前記第2の電源電圧 を生成する第2の電圧切替部とを備えることを特徴とする不揮発性半導体記憶装置が提供 される。

【0011】

また、本発明の一態様によれば、閾値電圧を調整することにより多値状態を保持可能な 30 複数のメモリセルのそれぞれに、前記多値状態に応じた複数の書き込み電圧のいずれかを 印加して書き込みを行うことが可能な不揮発性半導体記憶装置の閾値制御方法であって、 前記多値状態のうち、消去状態とは異なる第1の状態に調整される前記メモリセルに対 して、第1の目標閾値に対応する電圧を必要最小回数だけ印加して書き込みを行うステッ プと、

前記多値状態のうち、前記消去状態および前記第1の状態とは異なり、前記第1の目標 閾値より低い第2の目標閾値を持つ第2の状態に調整される前記メモリセルに対して、前 記第2の目標閾値に対応する電圧未満の電圧を初期電圧として書き込みを行い、前記第2 の目標閾値より低い所定の中間レベルに達しない場合には、過書き込みが生じないように 電圧を上げて再書き込みを行うステップと、

前記多値状態のうち、前記消去状態、前記第1の状態および前記第2の状態とは異なり、前記第1および第2の目標閾値より低い第3の目標閾値を持つ第3の状態に調整される 前記メモリセルと前記中間レベルまで書き上げた前記第2の状態に調整される前記メモリ セルとに対して、前記第3の目標閾値に対応する電圧未満の電圧を初期電圧として書き込 みを行い、前記第2および第3の目標閾値に達しない場合には、過書き込みが生じないよ うに電圧を上げて再書き込みを行うステップと、を備えることを特徴とする閾値制御方法 が提供される。

【発明の効果】

本発明によれば、信頼性よく、かつ高速にメモリセルにデータを書き込むことができる 50

10

【発明を実施するための最良の形態】

【 0 0 1 3 】

以下、図面を参照しながら、本発明の実施形態について説明する。以下では、本発明を NOR型フラッシュメモリに適用した場合について主に説明する。

[0014]

(第1の実施形態)

図1は本発明の第1の実施形態に係るNOR型不揮発性半導体記憶装置の概略構成を示 すブロック図である。不揮発性半導体記憶装置の一例として、NOR型フラッシュメモリ の概略構成を示している。図2はNOR型フラッシュメモリ内のメモリセルの接続形態の 一例を示す図、図3はNOR型フラッシュメモリのデータ構造の一例を示す図である。 【0015】

まず図3を用いて、NOR型フラッシュメモリのデータ構造を説明する。図3のNOR 型フラッシュメモリは例えば1Gビットの容量を持ち、8つのバンク(各128Mビット)に分かれている。各バンクは、64個のブロックに分かれている。データの消去はブロ ック単位で行われる。各ブロックは、2Mビット=128kワードのデータサイズである

[0016]

各ブロックは、 5 1 2 ページに分かれており、データの書き込みはページ単位で行われる。各ページは、各 4 k ビット = 2 5 6 ワードのデータサイズである。 【 0 0 1 7 】

各ブロックには、図2に示すように、ロウ方向に配置された512本のワード線WL0 ~WL511と、隣接するワード線間にそれぞれ配置された512本のソース線SLと、 カラム方向に配置された2048本のビット線LBL0~LBL2047と、ワード線お よびビット線の各交差点付近に配置された2048×512=1,048,576個のメ モリセルMCとが設けられている。

各メモリセルMCは、4つの範囲の閾値状態からなる多値データを記憶するため、各メ モリセルMCが2ビット分のデータを記憶することになり、1ブロックは、上述したよう に、1,048,576個×2=2Mビットの記憶容量を持っている。 【0019】

各メモリセルMCのゲートはワード線に、ドレインはビット線に、ソースはソース線SLにそれぞれ接続されている。ロウ方向に隣接するメモリセルMCはドレイン同士が接続されて、同一のビット線に接続されている。同様に、カラム方向に隣接するメモリセルMCはソース同士が接続されて、同一のソース線SLに接続されている。 【0020】

各メモリセルMCはNMOSで構成されており、メモリセルMCの底面がPウェル90 となっており、そのPウェル90の底面を覆うようにディープNウェル91が配置され、 さらにその底面を図示しないP基板で覆っている。上述したソース線SL、Pウェル90 、ディープNウェル91、P基板ともに、消去バイアス印加時以外は接地電位に固定され る。本実施形態では、消去時の説明は省略し、ソース線SL、Pウェル90、ディープN ウェル91、P基板がいずれも接地電位固定として説明する。 【0021】

カラム方向に隣接するメモリセルMCは制御ゲートCG同士が共通のワード線に接続さ れている。各ワード線には2048個のメモリセルMCが接続されており、この単位(ペ ージ単位)でメモリセルMCの書き込みが行われる。実際には、2048個のメモリセル MCに同タイミングでデータを書き込むわけではなく、例えば64個ずつ順に書き込む。 メモリセルMCの書き込みは、ワード線を介して制御ゲートCGに、およびビット線を介 してドレインに、それぞれ所定の高電圧を印加し、ソース - ドレイン間のチャネルを走行 する大多数の電子のうち、散乱されずに高エネルギーを獲得した、ホットエレクトロンを 10

フローティングゲートFGに注入することで行われる。 【0022】

図1のNOR型フラッシュメモリは、アドレスラッチ101、アドレスカウンタ102 、アドレスバッファ103、I/Oバッファ104、メモリセルアレイ106、センスア ンプ107、カラムゲート回路108、ページバッファ109、多値圧縮回路1110、書 き込み回路111、コマンドレジスタ113、内部コントローラ114、ロウデコーダ1 15、カラムデコーダ116、チャージポンプ&レギュレータ121、バンク内電源切替 回路(バンク内SW)122を有する。

(6)

【0023】

図1において、アドレスラッチ101は、外部のアドレスバスからアドレスを受けてラ ¹⁰ ッチする。アドレスカウンタ102は、アドレスラッチ101のラッチアドレスを受けて アドレスの更新を行う。アドレスバッファ103は、アドレスカウンタ102から出力さ れたアドレスを受けて、書き込み、読み出し、または消去するメモリセルMCに対応した 内部アドレスを出力する。

[0024]

I / O バッファ104は、外部のデータバスと内部のデータバスとの間でデータの授受 を行う。メモリセルアレイ106は、図2および図3で説明した構成になっており、ワー ド線WLとビット線BLの電圧を切替えることで、データの書き込み、ベリファイおよび 読み出しを行う。

【 0 0 2 5 】

センスアンプ107は、データのベリファイおよび読み出しのときに利用される。以下 では、書き込みパルス印加後の書き込みレベル確認のための読み出し動作をベリファイ読 み出しと呼び、通常のデータ読み出し動作を通常読み出しと呼ぶ。センスアンプ107は 、ベリファイ読み出しまたは通常読み出しを行うべきメモリセルMCにアクセスして、同 メモリセルMCからビット線に流れる電流とリファレンスビット線に流れる電流とを比較 して、同メモリセルMCのデータをセンスする。センスされたデータは、ページバッファ 109でラッチされる。

ベリファイ読み出し時には、所望の閾値電圧以上まで書き込みが行われたか否かを確認 するために、メモリセルMCのデータを読み出す。ベリファイ読み出し時に読み出したデ ータは、ページバッファ109に供給されて、ベリファイ判定が行われる。内部コントロ ーラ114は、ベリファイ判定に成功した場合にはページバッファ109のデータを更新 して、次のメモリセル群の書き込みを行い、ベリファイに失敗した場合には、ベリファイ に失敗したメモリセルMCへの追加書き込みを行うべく、書き込みデータを更新し、追加書 き込みを指示する。

【0027】

ベリファイ用のセンスアンプと通常読み出し用のセンスアンプを分けてもよいが、余計 にチップ面積を必要とすることや、両者のセンスアンプのばらつき差により、読み出し余 裕度を悪化させるおそれがある。そこで、本実施形態では、ベリファイ読み出しと通常読 み出しの両方で同一のセンスアンプ107を利用してセンス動作を行っている。 【0028】

【0028】

メモリセルMCは、フローティングゲートFGに注入される電子の量を細分化して制御 することにより、4値データを記憶する。本実施形態では、各メモリセルMCの多値分布 を、図4に示すように、消去状態を(11)、残りの3状態を閾値電圧の低い方から(1 0)、(00)、(01)と定義する。なお、多値分布に対するデータビットの割付は、 必ずしも図4に限定されない。また、メモリセルMCが記憶可能なデータも4値に限らず 、例えば、n値データ(nは4以上の正の整数)の記憶が可能な構成としてもよい。 【0029】

ページバッファ109は、I/Oバッファ104を介して供給される書き込みデータを ラッチする。ページバッファ109は、少なくとも1本の選択ワード線WLに接続される

20

メモリセル群の書き込みデータを確定するのに必要な数だけのデータラッチを内蔵する。 【0030】

多値圧縮回路110は、書き込み時にページバッファ109から供給される多値書き込 みデータを圧縮し、書き込み回路111に出力する。書き込み回路111は、多値書き込 みデータに応じた書き込み電圧を生成して、カラムゲート回路108を介して、対応する ビット線BLに供給する。

【0031】

コマンドレジスタ113は、外部のコントロールバスから入力されるコマンド(書き込みコマンド、読み出しコマンド、或いは消去コマンド等)を保持する。内部コントローラ 114は、コマンドレジスタ113で保持されているコマンドを受けて、NOR型フラッ シュメモリ100内の各回路を制御するための各種制御信号を発生する。 【0032】

ロウデコーダ115は、アドレスバッファ103から出力されるロウアドレスを受けて 、メモリセルアレイ106内の対応するワード線WLを選択する信号を生成する。ロウデ コーダ115により選択されたワード線WLには、書き込み、読み出し、消去等の各動作 に応じて、書き込み電圧、読み出し電圧、消去電圧等が印加される。

【0033】

カラムデコーダ116は、アドレスバッファ103から出力されるカラムアドレスを受け、カラムアドレスに応じてカラムゲート回路108内のカラムゲートを選択駆動する。 これにより、読み出し時には、メモリセルアレイ106内の選択されたビット線BLに接 続されたメモリセルMCのデータをセンスアンプ107に読み出すことが可能となる。ま た、書き込み時には、書き込み回路111で指定したメモリセルMCにビット線BLのデ ータを書き込む。

【0034】

昇圧回路であるチャージポンプ&レギュレータ121は、外部電源電圧を昇圧して書き 込み、読み出し、消去等の各動作に必要な高電圧(書き込み用電圧、消去用電圧等)を発 生し、メモリセルアレイ106、書き込み回路111、ロウデコーダ115、カラムデコ ーダ116等に供給する。チャージポンプ&レギュレータ121で発生された電圧はロウ デコーダ115を経由してメモリセルアレイ106内の選択ワード線WLに供給される。 【0035】

バンク内電源切替回路122は、書き込み時、読み出し時および消去時の内部電源電圧 を切替制御するものであり、第1~第4の電圧切替部を有する。第1~第4の電圧切替部 の詳細内容については後述する。

[0036]

本実施形態は、書き込み時にワード線の電圧レベルを迅速に決定できるという特徴を持っている。図5は図1のカラムゲート回路108、書き込み回路111およびロウデコーダ115の内部構成の一例を示すブロック図である。図5では、ページバッファ109と 多値圧縮回路110を1つのブロック123で図示している。

【 0 0 3 7 】

図5において、書き込み回路111は、レベルシフタ124と、トランジスタCGPと を有する。レベルシフタ124は、多値圧縮回路110の出力電圧(VDD/VSS)の 電圧レベルを(VPG/VSS)にシフトする。トランジスタCGPは書き込み負荷であ り、レベルシフタ124の出力電圧に応じてオン/オフする。トランジスタCGPのゲー ト電圧は書き込み時に電圧VPGとなり、トランジスタCGPの閾値分だけ低下した電位 がメモリセルMCのドレインに印加される。より具体的には、メモリセルMCのドレイン 端で5Vになるよう、レベルシフタ124の電源電圧VPGの電圧レベルは調整される。 【0038】

カラムゲート回路108は、トランジスタCGPのソースとセンスアンプ107との間 に縦続接続される4つのトランジスタCGP、CGA、CGB,およびCGDと、メモリ セルMCのドレインとトランジスタCGDのドレインの間に接続されるトランジスタCG 10

C とを有する。

【 0 0 3 9 】

図 5 では、トランジスタCGP、CGA、CGB、CGD、CGCをそれぞれ 1 つずつ 図示しているが、実際には複数個ずつ設けられている。より具体的には、各ブロックごと に、64個のトランジスタCGPと、64個のトランジスタCGAと、256個のトラン ジスタCGBと、64個のCGDと、2048個のCGCとが設けられる。 【0040】

図 6 はこれらトランジスタCGP、CGA、CGB、CGD、CGCの接続関係をより 詳細に示す図である。図 6 では、簡略化のために、各ブロック内に、 4 個のトランジスタ CGPと、 4 個のトランジスタCGAと、 8 個のトランジスタCGBと、 1 6 個のトラン ジスタCGDと、 1 6 個のトランジスタCGDとを設ける例を示している。 【 0 0 4 1 】

図6では、メモリセルアレイ106内のメモリセルMCの配置とセンスアンプ107の 内部構成をそれぞれ矢印線で示す位置に拡大図示している。

【0042】

図6に示すように、トランジスタCGAはバンク選択用のトランジスタであり、そのド レインは書き込み負荷であるトランジスタCGPに接続されている。図6の場合、トラン ジスタCGP、CGAが4個ずつ存在するため、同時に書き込めるビット数は4ビットで ある。実際には、図4に示すように、64個のトランジスタCGP、CGAが存在するた め、64ビットの同時書き込みが可能である。

 $\begin{bmatrix} 0 & 0 & 4 & 3 \end{bmatrix}$

図 5 に示すように、トランジスタCGPはすべてのバンクで共通して設けられ、トランジスタCGA、CGB、CGDは各バンクごとに設けられ、トランジスタCGCは各ブロックごとに設けられる。

【0044】

トランジスタCGDは、センスアンプ107の入力線に接続されるトランジスタであり、カラムアドレスA2、A4の論理に応じてオン・オフする。トランジスタCGCは、メモリセルMCに接続されるトランジスタであり、カラムアドレスA0~A7の論理に応じてオン・オフする。トランジスタCGCのドレインにはメインビット線MBLが接続され、ソースにはローカルビット線LBLが接続される。図6では、8本のメインビット線MBLと16本のローカルビット線LBLが設けられているが、実際には、図5に示すように、256本のメインビット線MBLと2048本のローカルビット線LBLが設けられている。

【 0 0 4 5 】

図6に示すように、センスアンプ107はバンクの略中央部に配置され、その両側に等しい数のブロックが配置されている。図6では1つのバンク内に8つのブロックがあるが、実際には、図3に示すように、1つのバンク内に64個のブロックがあるため、センスアンプ107の両側にそれぞれ32個ずつブロックが配置されている。トランジスタCGDもセンスアンプ107の両側に配置されている。

【0046】

データの通常読み出し時と書き込み時には、非選択のビット線MBLは、接地電位VS Sにリセットされてシールド線の役割を果たす。センスアンプ107は、データの通常読 み出し時とベリファイ読み出し時に、図6の拡大図に示すように、トランジスタCGDの ドレイン電圧HONを不図示のリファレンスセル側の基準電圧REFと比較する。 【0047】

図6を用いて書き込み時の動作を説明すると、ビット線MBLL < 7,5,3,1 > と MBLU < 7,5,3,1 > がトランジスタCGDを介して互いに接続されるか、あるい はビット線MBLL < 6,4,2,0 > とMBLU < 6,4,2,0 > がトランジスタC GDを介して互いに接続される。これにより、センスアンプ107の両側のいずれのプロ ック内のメモリセルMCにも、書き込みドレイン電圧が供給される。 20

[0048]

図6を用いて通常読み出し時またはベリファイ読み出し時の動作を説明すると、例えば ブロックBLK0のビット線LBL<14,10,6,2>に接続されたメモリセルMC を読み出す場合は、ビット線MBLL<7,5,3,1>とHON<3:0>がトランジ スタCGDを介して接続される。この場合、ビット線MBLL<6,4,2,0>は接地 電位固定となり、シールド線となる。また、ビット線MBLL<7,5,3,1>とRE F<3:0>がトランジスタCGDを介して接続される。これにより、ビット線MBLL <7,5,3,1>のダミー容量に応じた電圧がセンスアンプ107に供給されるととも に、ビット線MBLU<6,4,2,0>は接地電位固定になり、シールド線として機能 する。

【0049】

ロウデコーダ115は、図5に示すように、ロウアドレスの下位側ビット列RAD<2 :0>をデコードする第1のプリデコーダ131と、ロウアドレスの上位側ビット列RA D<8:6>のデコードと中位側ビット列RAD<5:3>のプリデコードを行う第2の プリデコーダ132と、第2のプリデコーダ132のプリデコード結果に基づいて上位側 ビット列RAD<8:3>をデコードするロウメインデコーダ133と、ロウメインデコ ーダ133のデコード結果と第1のプリデコーダ131のデコード結果に基づいて、ワー ド線電位WL<511:0>を生成するロウサブデコーダ134とを有する。

【 0 0 5 0 】

第1のプリデコーダ131は第1のロウアドレスデコーダに対応し、第2のプリデコー 20 ダ132およびロウメインデコーダ133は第2のロウアドレスデコーダに対応し、ロウ サブデコーダ134は第3のロウアドレスデコーダに対応する。

[0051]

第1のプリデコーダ131と第2のプリデコーダ132は、各バンクごとに設けられるが、ロウメインデコーダ133とロウサブデコーダ134は、各ブロックごとに設けられる。

【0052】

第1のプリデコーダ131の電源電圧はVSWiであり、その電圧レベルは第1の電圧 切替部135により切替制御される。第2のプリデコーダ132、メインロウデコーダ1 33およびロウサブデコーダ134の電源電圧はVSW2iであり、その電圧レベルは第 2の電圧切替部136により切替制御される。カラムデコーダ116用の電源電圧VSC iの電圧レベルは、第3の電圧切替部137により切替制御される。第1のプリデコーダ 131と第2のプリデコーダ132の接地電圧はVBBiであり、その電圧レベルは第4 の電圧切替部138により切替制御される。

[0053]

第1の電圧切替部135は、プログラムバンク選択信号ABANKSELmがハイ(書き込みを 行うバンク)であれば、VSWi=VSWとし、ロウ(書き込みを行わないバンク)であ れば、VSWi=VDDRとする。

【0054】

第 2 の電圧切替部 1 3 6 は、プログラムバンク選択信号ABANKSELmがハイであれば、 V 40 S W 2 i = V S W 2 とし、ロウであれば、 V S W 2 i = V D D R とする。 【 0 0 5 5 】

第3の電圧切替部137は、プログラムバンク選択信号ABANKSELmがハイであれば、V S C i = V D D H とし、ロウであれば、V S C i = V D D R とする。 【0056】

第 4 の電圧切替部 1 3 8 は、プログラムバンク選択信号ABANKSELmがハイであれば、 V B B i = V B B とし、ロウであれば、 V B B i = V S S とする。 【 0 0 5 7 】

このように、第1~第4の電圧切替部135~138は、書き込みを行うバンクか否かで、4種類のバンク内電源電圧VSWi、VSW2i、VBBi、VSCiの電圧レベル ⁵⁰

(9)

を切替えており、本実施形態では書き込み時とベリファイ時では電圧切替えが起きないようにしている。

【 0 0 5 8 】

カラムデコーダ116により制御されるカラムゲート回路108、より具体的にはトラ ンジスタCGA、CGB、CGC、およびCGDの各ゲート電圧は、カラムデコーダ11 6で生成されるため、カラムデコーダ116の電源電圧VSCiの電圧レベルにより変化 する。より具体的には、書き込みを行わないバンクに対応したトランジスタCGA、CG B、CGCおよびCGDのゲート電圧はVDDRまたは0Vである。したがって、データ の通常読み出し時やベリファイ読み出し時も、カラムゲート回路108は電源電圧VDD R(例えば5V)により駆動される。

【0059】

書き込みを行うバンクのカラムデコーダ116には、電源電圧VSCi=VDDH(例 えば10V)が供給される。したがって、書き込みを行う際には、カラムゲート回路10 8は電源電圧VDDHにより駆動される。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

書き込み時に、カラムゲート回路108の駆動電圧を高くしている理由は、書き込み時 には、メモリセルMCのドレインに約5Vを供給し、かつドレイン・ソース間に約50µ A以上の大きな電流を流す必要があることから、各トランジスタのゲート電圧を5Vより も十分に大きな電圧に設定して、カラムゲート回路108内のトランジスタCGA、CG B、CGCおよびCGDでの電圧降下の影響を軽減する必要があるためである。 【0061】

VDDRは、通常読み出し時のカラムデコーダ116の電源電圧として用いられるだけ でなく、ロウデコーダ115用の電源電圧としても用いられる。VDDRの電圧レベルは 例えば5Vに設定される。

【0062】

メモリセルMCへの多値書き込みでは、読み出し方式により複数の読み出し用電圧を用 意し、各読み出し用電圧をメモリセルMCのゲートに順に印加することもあるが、本実施 形態では、説明の簡略化のために単一制御ゲート電圧での読み出し方式を採用するものと する。この方式では、読み出し時の閾値判定用のリファレンス電流が3種類必要になる。 【0063】

読み出し時のメモリセルMCのドレイン電圧は、誤書き込み防止のため、1V以下にす る必要があり、この場合の読み出し電流は20uA以下と低い。したがって、カラムゲー ト回路108の選択電圧は、書き込み時より低くすることができる。そこで、読み出し時 のカラムデコーダ116の電源電圧は書き込み時のVDDHよりも低いVDDRに設定さ れる。これは消費電流低減にもつながる。

【0064】

第1の電圧切替部135は、書き込みを行うバンクに対しては、書き込みシーケンス中継続して電圧VSWi=VSWにしている。これにより、書き込み中だけでなく、ベリファイ読み出し中も、電圧VSWi=VSWとなる。

【 0 0 6 5 】

電圧VSWiは従来技術ではロウデコーダ115全体の電源電圧として用いていたが、 本実施形態では、あえて第1のプリデコーダ131専用の電源電圧として用いて、VSW iの負荷容量を格段に小さくしている。

[0066]

書き込みとベリファイ読み出しを繰り返す期間内において、チャージポンプ&レギュレータ121は、電圧VSWの電圧レベルを書き込み時とベリファイ読み出し時で変化させる。したがって、選択ワード線WLの電圧も追従して変化することになるが、本実施形態では、電圧VSWに設定される電圧VSWiは第1のプリデコーダ131のみで利用されるため、電圧VSWiのラインの負荷容量が小さくなり、電圧VSWiの電圧レベルを迅速に安定化させることができる。

10

[0067]

例えば、従来技術として電圧VSWiをロウデコーダ115全体の電源電圧として用いる場合と比較して、電圧VSWiを第1のプリデコーダ131のみの電源電圧とした場合は、電圧VSWiの安定待ち時間を数10分の1まで小さくすることが可能である。 【0068】

第1のプリデコーダ131以外のロウデコーダ115内の各部には、第2の電圧切替部 136で切替制御される電源電圧VSW2iが供給される。この電源電圧VSW2iは、 書き込みを行うバンクでは、VSW2に設定される。電圧VSW2は、書き込みおよびベ リファイ読み出し時のワード線電圧の最大値に合わせて設定され、例えば9V固定である

[0069]

図7は図5の各部の電圧波形を示すタイミング図である。図7の上から順に、プログラムバンク選択信号ABANKSELmと、書き込み期間を示すPRGIN信号と、第3の電圧切替部137で切替制御される電圧VSCiと、第2の電圧切替部136で切替制御される電圧VSWiと、第4の電圧切替部138で切替制御される電圧VBBiと、選択ワード線WL電圧と、書き込み負荷用のトランジスタCGPをオンすることを許可するPRGEN信号と、ページバッファ109で生成されるカラムアドレス信号CAD<7:4,2>と、書き込み負荷用のトランジスタCGPのゲート電圧PRGH<63:0>と、トランジスタCGAのゲート電圧CSLAと、トランジスタCGBのゲート電圧CSLB<3:0>と、トランジスタCGC のゲート電圧CSLC<7:0>と、トランジスタCGDのゲート電圧CSLD<3:0 >と、メモリセルMCのドレイン電圧CellDrainとを示している。

[0070]

図7に示すように、プログラムバンク選択信号ABANKSELmは、バンク選択中は常にハイ である。PRGIN信号は、書き込み時にハイ、ベリファイ読み出し時にロウになる。電 圧VSCiは、書き込みを行うバンクが選択されて書き込みシーケンスに入ると、VDD RからVDDH固定になる。すなわち、書き込み時でもベリファイ読み出し時でも、VS Ciは常に固定である。

[0071]

電圧VSW2iは、書き込みシーケンスに入ると、VDDRからVSW2固定になる。 VSW2は例えば9Vである。電圧VSW2iは、ロウデコーダ115内の第1のプリデ コーダ131以外で電源電圧として用いられる。このため、電圧VSW2iの負荷容量は 比較的大きいが、書き込み時とベリファイ読み出し時で電圧レベルは変わらないため、書 き込み時間に対して大きな影響は与えない。

[0072]

電圧VSWiは、書き込みシーケンスに入ると、書き込み時には、書き込み回数に応じ たプログラム電圧に設定され、ベリファイ読み出し時にはベリファイ電圧になる。書き込 みシーケンス以外ではVDDRになる。電圧VSWiは、第1のプリデコーダ131専用 の電源電圧であるため、電圧VSWiの負荷容量を抑制でき、結果的に選択ワード線WL電 圧の遷移速度を向上できる。

【0073】

電圧VBBiは、書き込みシーケンスに入ると負電圧(例えば、 - 1V固定)になり、 書き込みシーケンス以外では0V固定になる。

【0074】

選択ワード線WL電圧は、 電源電圧VSWに追従して変化し、書き込み時には、書き込み回数に応じたプログラム電圧に設定され、ベリファイ読み出し時にはベリファイ電圧になる。書き込みシーケンス以外ではVDDRになる。また、非選択ワード線に関しては、書き込みシーケンス中はVBBi電圧(例えば、-1V)になり、書き込みシーケンス以外では0V固定になる。 【0075】

50

10

20

30

PRGEN信号は、書き込みシーケンス中の書き込みパルス印加時にハイになり、それ 以外ではロウになる。カラムアドレスCAD < 7 : 4 , 2 > は、書き込みを行うタイミン グに合わせて順次更新される。PRGH信号は、カラムアドレスCAD < 7 : 4 , 2 > で 選択される同時書き込みセル群における書き込み対象セルのドレインに書き込み電圧を印 加することを指示する。

(12)

【0076】

トランジスタCGAのゲート電圧CSLAは、書き込みシーケンスに入ると、例えば1 0 V固定になり、それ以外では例えば0 Vになる。トランジスタCGBのゲート電圧CS LB < 3 : 0 > は、書き込みを行うタイミングに合わせてハイ(例えば1 0 V)になる。 トランジスタCGCのゲート電圧CSLC < 7 : 0 > とトランジスタCGDのゲート電圧 CSLD < 3 : 0 > は、従来技術では、書き込み時には例えば1 0 V、ベリファイ読み出 し時と通常読み出し時には例えば5 V、それ以外では0 Vに設定されていた。これに対し て、本実施形態では、書き込み時とベリファイ読み出し時には例えば1 0 V、通常読み出 し時には例えば5 V、それ以外では0 Vに設定される。 【0077】

メモリセルMC内の書き込み対象セルのドレインには例えば5Vのパルスが供給され、 ベリファイ読み出し時には例えば1Vが供給され、それ以外では例えば0Vに設定される

[0078]

図5および図7に示したように、本実施形態では、書き込みシーケンスに入ると、書き 込み時でもベリファイ読み出し時でも、カラムデコーダ116の電源電圧VSCiをVD DH固定(例えば10V)にしている。従来は、カラムデコーダ116の電源電圧VSC iを、書き込み時には例えば10V、ベリファイ読み出し時には例えば5Vにしていた。 そこで、本発明者は、ベリファイ読み出し時の電源電圧VSCiが10Vの場合と5Vの 場合のセンスアンプ107の特性をシミュレーションにより調べた。 【0079】

図 8 (a) はセンスアンプ107内に設けられる負荷回路の等価回路図である。図8(a) において、縦続接続されたトランジスタQ1~Q3はセンスアンプ107内のトラン ジスタであり、トランジスタQ3のソースとメモリセルMCとの間に、トランジスタCG C, CGDが縦続接続されている。シミュレーションによりトランジスタCGC, CGD のゲート電圧を5Vにした場合と10Vにした場合とで、トランジスタCGCのソース電 圧-ソース電流の特性を調べた。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

図8(b)はトランジスタCGCのソース電圧とドレイン-ソース間を流れる電圧-電 流特性のシミュレーション結果を示す図である。図示のように、トランジスタCGC,C GDのゲート電圧が5Vであっても10Vであっても、ほぼ同じ特性になることがわかる 。図8(b)の破線は、メモリセルMCのドレイン電圧Vd-ドレイン電流Idの特性を 示すグラフである。通常読み出し時はメモリセルMCの制御ゲートが5V程度に固定され るため、このId特性は個々のメモリセルMCの閾値により上下する。この破線と前述の 2曲線との交点の電流値がベリファイ読み出し時と通常読み出し時にメモリセルMCが流 す電流となる。

【0081】

図8(b)からわかるように、カラムデコーダ116の電源電圧VSCiをベリファイ 読み出し時に5Vから10Vに変更しても、動作特性上の問題はない。したがって、本実 施形態のように、書き込みシーケンス中に、カラムデコーダ116の電源電圧VSCiを VDDH固定にしても、動作上の問題はないことになる。

本実施形態では、ロウデコーダ115内の第1のプリデコーダ131用に専用の電源電 圧VSWiを設け、第2のプリデコーダ132、ロウメインデコーダ133およびロウサ ブデコーダ134には電源電圧VSW2iを供給し、電源電圧VSW2iは書き込みシー 10

ケンス中、固定の電圧VSW2(例えば9V)に設定している。本発明者は、ワード線WLに印加される可能性のある最低電圧レベルを、電圧VSWiにて問題なく印加できるか 否かをシミュレーションにより検証した。

[0083]

図9(a)はロウサブデコーダ134内のPMOSトランジスタの各端子の電圧を示す図、 図9(b)は選択ワード線WL電圧の変化を示すグラフである。図9(b)の横軸は時間 、縦軸は電圧であり、電源電圧VSWと選択ワード線WL電圧の波形が図示されている。 【0084】

図9(a)に示すように、本実施形態では、書き込みシーケンスに入ると、電源電圧V SW2iを固定電圧VSW2(例えば9Vとする)に設定する。この電源電圧VSW2i は、ロウサブデコーダ134内のPMOSトランジスタ134aのウェルにも供給されて おり、この状態のまま電圧VSWを直接下げて、選択ワード線WL電圧を下げようとする と、基板バイアス効果が発生し、PMOSトランジスタ134aの閾値が上昇していき、 ワード線WLがある電圧レベル以下には下がらなくなる懸念がある。

【0085】

図9(b)は、電圧VSWを9Vから - 1Vに変化させた場合に、選択ワード線WL電 圧が変化する様子を図示している。 PMOSトランジスタ134aのソース電圧が9Vか ら - 1Vまで下がる間に、選択ワード線WL電圧は9Vから1.3V程度までは追従する が、それ以下には下がらないことが分かる。ところが、NOR型フラッシュメモリでは、書 き込み時およびベリファイ読み出し時に必要な選択ワード線WL電圧の最低電圧は1.8 V程度であり、図9(b)の特性であれば、動作上の問題ないということが確認できた。 【0086】

なお、図5に示したロウサブデコーダ134は、図示のPMOSトランジスタ134a の他にNMOSトランジスタ134bを有する2Tr構成であるが、さらに別のNMOS トランジスタを追加した3Tr構成とすることで、選択ワード線WL電圧が基板バイアス 効果の影響を受けなくすることも可能である。

【0087】

このように、第1の実施形態では、ロウデコーダ115内の第1のプリデコーダ131 に対して専用の電源電圧VSWiを設けるため、電源電圧VSWiの負荷容量が小さくな り、選択ワード線WL電圧の遷移速度が向上する。また、第2のプリデコーダ132、ロ ウメインデコーダ133およびロウサブデコーダ134には、書き込み時とベリファイ読 み出し時で電圧レベルが変化しない電源電圧VSW2iを供給するため、電源電圧VSW 2iの負荷容量が大きくても動作速度には影響しない。したがって、選択ワード線WLの 電圧を迅速に確定させることができる。さらに、カラムデコーダ116の電源電圧VSC iを書き込み時とベリファイ読み出し時で同一の電圧レベルにすることで、書き込みとベ リファイ読み出し間の電源電圧遷移時間を短縮でき、高速書き込みが可能となる。 【0088】

(第2の実施形態)

第2の実施形態は、図5のページバッファ109の内部構成に特徴があり、カラムアド レス信号のビット遷移をできるだけ少なくして消費電力の削減を図ったものである。 【0089】

図10は図5のページバッファ109内に設けられるカラムアドレス生成器140の一例を示すプロック図である。図10のカラムアドレス生成器140は、6ビットカウンタ 141と、このカウンタの出力信号の隣接ビット同士の排他的論理和を演算する5つのE OR(Exclusive OR)回路142と、これらEOR回路142の出力信号をラッチするD 型フリップフロップ(以下、D-F/F)143とを有する。

【 0 0 9 0 】

EOR回路142のそれぞれは、2つの入力信号の論理が異なる場合にハイを出力し、 論理が同じ場合はロウを出力する。

【0091】

50

10

図11は図10のカラムアドレス生成器140の動作を説明する図である。例えば、カウンタは、000000から1ずつインクリメントして、000001、000010、000011、000100、…の順に出力する。このとき、5つのEOR回路142はそれぞれ、隣接するビット同士の排他的論理和を演算するため、これらEOR回路142の出力は順に、00000、00001、00011、00010、00110、…になる。

【0092】

このように、5つのEOR回路142の出力は、次のアドレス状態に遷移するときに、 必ずアドレス線の1ビットのみが変化する。すなわち、図10のカラムアドレス生成器1 40によれば、アドレスが遷移する際のアドレスビットの変化する回数を最小限に抑える ことができる。

[0093]

D - F / F 1 4 3 は、 5 つの E O R 回路 1 4 2 の出力の順序を入れ替えて、カラムアド レス C A D < 7 : 4 , 2 > に供給する。

【0094】

図12(a)は書き込み時およびベリファイ読み出し時のカラムアドレスCAD<7: 0>のビット変化を示す図である。図示のように、書き込み時もベリファイ読み出し時も 、カラムアドレスは1ビットずつ変化していく。

【0095】

図12(a)では、CAD<2>の論理を切替えたことによるトランジスタCGBのゲート電圧の変化に対応する消費電荷量を例えば4とし、同様に、CAD<4>~CAD< 7>のそれぞれに対応する消費電荷量を例えば5、1、2、3と重み付けている。これらの重み付けに対して、カラムアドレスが一巡するまでの各アドレスビットの変化回数との積を取ってその総和を求めると、図12(b)のようにカラムアドレスを単純に1ずつインクリメントした場合の総和と比べて、消費電荷量は約1/4になる。

【0096】

このように、第2の実施形態では、ページバッファ109内のカラムアドレス生成器1 40にて、アドレスの遷移本数が1本になるようにカラムアドレスを生成するため、カラ ムデコーダ116およびカラムゲート回路108の消費電力を大幅に削減でき、その分、 チャージポンプ&レギュレータ121内でVDDHを生成する電源回路を縮小することが できる。

【0097】

なお、実際にカラムアドレスを生成する場合は、ベリファイを繰り返した後は書き込む べきメモリセルMCの数が減少することにより、生成しなければならないカラムアドレス の数も減るため、書き込みパルスが発生しないカラムアドレスをスキップさせる回路や、 書き込みのフェーズによってはメモリセルMCに流す電流が多くなるために64ビット単 位ではなく、それよりも少ない単位(例えば32ビット単位)で分割書き込みを行う回路 が具備されている。このため、これらの回路と組合わせて、アドレス生成回路を構成する 必要がある。

[0098]

(第3の実施形態)

フラッシュメモリ内のあるメモリセルMCのフローティングゲートFGに電子が注入されると、図13に示すように、隣接するメモリセルMCのフローティングゲートFGとの間で容量結合が生じて、隣接するメモリセルMCの閾値電圧が変化する隣接メモリセル間の相互作用が生じる。

[0099]

フラッシュメモリにおいて、上述した隣接メモリセル間の相互作用を防止するには、書き込み対象のメモリセルMCの閾値を調整し終わった後に、隣接するメモリセルMCの閾値変動を極力抑制する必要がある。そのためには、相互作用が発生する関係にあるメモリ セル群の閾値調整を同時に行う必要がある。

[0100]

50

10

20

30

また、一般にNOR型フラッシュメモリは、ページ単位で行われる書き込みよりも、ブロック単位で行われる消去の方がメモリ容量が大きく、過書き込みをしたメモリセルMCのみを消去することはできないため、書き込み時にメモリセルMCの閾値制御を行う場合は過書き込みに十分に注意する必要がある。

[0101]

以下に説明する本発明の第3の実施形態は、NOR型フラッシュメモリにおけるメモリ セルMCの閾値制御手法に特徴があるものである。

【0102】

図14はNOR型フラッシュメモリにおけるメモリセルMCの閾値制御を説明する図で ある。メモリセルMCは、消去状態(11)と、3つの書き込み状態(10)、(00) 、(01)とを有する。図14では、3つの書き込み状態(10)、(00)、(01) の目標閾値(ベリファイ電圧)をそれぞれ、Vth1、Vth2、Vth3とし、それぞ れの閾値分布の目標幅WthをWth1、Wth2、Wth3としている。 【0103】

状態(10)のメモリセルMCの閾値は、Vth1~(Vth1+Wth1)の範囲内 にあり、状態(00)のメモリセルMCの閾値は、Vth2~(Vth2+Wth2)の 範囲内にあり、状態(01)のメモリセルMCの閾値は、Vth3~(Vth3+Wth 3)の範囲内にある。また、データの通常読み出し時にセンスアンプ107が各状態を判 別するためには、Vth2>Vth1+Wth1とVth3>Vth2+Wth2の関係 を満たす必要がある。

書き込み時にメモリセルMCの閾値制御を行う前は、すべてのメモリセルMCが消去状態(11)にあるものとする。消去状態では、メモリセルMCの閾値の上限がVth0(<Vth1)以下であり、下限が0V以上に設定される。このように設定する理由は、メ モリセルMCの閾値が0Vより低い過消去状態では、選択ワード線WL電圧が0Vのとき にビット線から電流がリークしてしまうためである。データ消去後に弱い書き込みとベリ ファイ読み出しを繰り返すことで、消去状態(11)にあるメモリセルMCの閾値は0~ Vth0の間に設定される。

【0105】

図15は本実施形態におけるメモリセルMCの閾値制御を模式的に説明する図、図16 はメモリセルMCの閾値制御の処理手順の一例を示すフローチャートである。本実施形態 では、フェーズ1~3までの3段階に分けて書き込みを行う。以下、図15を参照しなが ら、図16のフローチャートに沿って、本実施形態における閾値制御の処理手順を順に説 明する。

[0106]

まず、フェーズ1では、状態(01)の閾値制御を行う。図14に示すように、状態(01)は最も閾値が高い状態であり、過書き込みを行っても他の状態と重なってしまうお それはなく、隣接メモリセル間の相互作用も考慮しなくてよいため、最初から高い電圧を 選択ワード線WLを介してメモリセルMCのゲートに供給して、必要最小限の書き込み回 数で状態(01)の閾値分布を形成する。

【 0 1 0 7 】

より具体的には、状態(01)の目標閾値Vth3に対応したゲート電圧をメモリセル MCに供給して、閾値を一気に上昇させる(ステップS71)。好ましくは、1回の書き 込みのみで、状態(01)の閾値分布を形成する。書き込みを行った後は、ベリファイ読 み出しを行って(ステップS72)、目標閾値に到達したか否かを確認し(ステップS7 3)、閾値が目標閾値に達していなければ、より高い電圧を選択ワード線WLを介してメ モリセルMCのゲートに供給して(ステップS74)、再書き込みを行う(ステップS7 5)。このフェーズ1で、状態(01)の閾値分布を最終的に確定するのが本実施形態の 特徴の一つである。フェーズ1で状態(01)の閾値調整が終了するため、状態(01) の閾値調整の影響で、隣接メモリセル間の相互作用により状態(10)や(00)の閾値

20

が変動するおそれがなくなる。

【0108】

上述したステップS73で閾値が目標閾値に達したと判断されると、フェーズ2に移行 する。フェーズ2では、状態(00)の閾値制御を行う。図14に示すように、状態(0 0)は2番目に閾値が高い状態であり、最初から高い電圧をメモリセルMCのゲートに供 給して書き込みを行うのは危険である。そこで、フェーズ2では、最終的な目標閾値Vt h2よりも低い閾値(Vth2とVth3の中間くらい)に対応した初期電圧をメモリセ ルMCのゲートに供給して(ステップS76)、中間レベルまで粗く書き上げる。

(16)

【0109】

フェーズ 2 では、フェーズ 1 のような最小の書き込み回数で書き上げることをせずに、 初期電圧を少し低めにして書き込みを行い、徐々に電圧を上げながら書き込みとベリファ イ読み出しを繰り返して、最終的に中間レベルまで閾値を上昇させる(ステップS77~ S80)。

[0 1 1 0 **]**

後述するように、フェーズ3では、状態(10)の書き込みを行うが、その影響で状態 (00)の閾値が上昇することから、その上昇分GBを見込んで中間レベルの閾値を設定 する。

[0111]

ステップS78にて、閾値が目標閾値Vth2'に達したと判断されると、フェーズ3 に移行する。フェーズ3では、状態(00)と(10)の書き込みを行う。このフェーズ 3でも、閾値が図14の範囲内に収まるように、最初は低めの初期電圧を設定して状態(10)の書き込みとベリファイ読み出しを行い、その後徐々に電圧を引き上げながら書き 込みとベリファイを繰り返して、(10)分布を絞り込む。徐々に引き上げられる電圧が 、状態(00)の書き込みの初期電圧レベルに達すると、状態(00)への書き込みが開 始される。状態(10)分布がベリファイレベルに達していない場合は、両分布に対して 書き込みが同時に行われる。このようにして、状態(00)と(10)の各閾値分布を絞 り込んで、最終的に図14のような閾値分布にする(ステップS81~S85)。 【0112】

フェーズ2で状態(00)のみを中間レベルまで書き上げて、その後にフェーズ3で状態(00)と(10)の書き上げを行うため、隣接メモリセル間の相互作用の影響を受けるおそれがなくなり、閾値変動を抑制できる。また、フェーズ2で状態(10)の書き込みを先に行う場合、書き込み特性の悪いセルに対して階段上に電圧を高く上げていく途中で、状態(00)の書き込みの初期電圧と同じになるポイントがある。その場合は、状態(10)と状態(00)の書き込みを同時に行うことで、短時間のプログラムが可能になる。

[0113]

このように、本実施形態では、フェーズ1で最も高い閾値分布である状態(01)の書 き込みを行って、状態(01)の閾値分布を最終的に確定させるため、その後のフェーズ で状態(01)の閾値調整を行わなくて済み、状態(01)の閾値調整による隣接メモリ セル間の相互作用を考えなくて済む。また、フェーズ2では、状態(00)を中間レベル まで書き上げて、フェーズ3で状態(00)と(10)の最終的な閾値分布を形成するた め、状態(00)と(10)相互間での隣接メモリセル間の相互作用も起きなくなって、 精度よく閾値調整を行うことができる。

[0114]

本実施形態によれば、最初に状態(01)のみの書き込み、次に状態(00)のみの書 き込み、最後に状態(00)と(10)の書き込みを行うだけで、書き込みを完了でき、 書き込みを指示するコマンドの数が少なくて済む。したがって、コマンドレジスタ113 を介して内部コントローラ114に供給されるプログラムコード数を削減でき、内部コン トローラ114の処理負担が軽減されるとともに、プログラムの作成も容易になって、プ ログラマの手間を省くことができる。

20

10

[0 1 1 5 **]**

(第4の実施形態)

第4の実施形態は、書き込み時に非選択のメモリセルMCの選択ワード線WL電圧を一 定の負電圧に固定化するものである。

[0116]

NOR型フラッシュメモリでは、図2に示すように、同一のビット線に接続される複数 のメモリセルMCがいずれも異なる選択ワード線WLに接続されている。書き込み時には 、いずれか一つの選択ワード線WLが選択されて、その選択ワード線WL上の複数のメモ リセルMCに書き込みが行われるが、本来は非選択の選択ワード線WLに接続されたメモ リセルMCにリーク電流が流れた場合には、ビット線の電圧が変動してしまい、選択メモ リセルMCの書き込み特性に悪影響を与えてしまう。

【 0 1 1 7 】

このため、非選択メモリセルMCの選択ワード線WLの電圧を、負側(例えば、 - 1 V)に下げて、リーク電流を抑制する手法が取られる。ところが、書き込み時には、選択メ モリセルMCに接続された選択ワード線WLがかなりの高電圧(例えば、 9 V)になる場 合があり、この場合、隣接した非選択メモリセルMCの選択ワード線WLの電圧との電位 差(上記の場合は10V)が大きくなり、図5に示す選択バンク内のロウデコーダ115 が耐圧を超えてしまい、信頼性上の問題が生じうる。

【0118】

上記の問題を解決するための一手法として、書き込み時の選択メモリセルMCの選択ワ 20 ード線WLの電圧に応じて、非選択メモリセルMCの非選択ワード線WLの電圧を制御す ることが考えられる。例えば、図17(a)は、非選択メモリセルMCの非選択ワード線 WLの電圧を、選択メモリセルMCの選択ワード線WLの電圧に応じて、2種類の負電圧 に切替える例を示している。

【 0 1 1 9 】

図17(a)のように非選択メモリセルMCの非選択ワード線WLの電圧を細かく制御 すると、選択 非選択ワード線WL間の電位差が耐圧を超えることを回避できるが、ワー ド線WLの電圧制御が複雑になり、コマンドレジスタ113から内部コントローラ114 に与えられるプログラムコード数が増えてしまう。また、図17(a)の矢印線で示すよ うに、非選択ワード線WLの電圧が安定するまでの待ち時間が長くなり、書き込みとベリ ファイ読み出しを迅速に切替えることができなくなる。

30

10

そこで、本実施形態では、図17(b)のように、書き込み時およびベリファイ読み出 し時には、非選択メモリセルMCの非選択ワード線WLの電圧を所定の負電圧に固定化さ せる。負電圧を例えば - 1V以下にすると、選択 非選択ワード線WL間の電位差が耐圧 を超える可能性があるため、例えば、0V未満で - 1Vより大きい負電圧に設定するのが 望ましい。設定する負電圧レベルはメモリセルMCの特性等に応じて最適な値を設定すれ ばよい。

【0121】

NOR型フラッシュメモリでは、書き込みを行った後に、メモリセルMCの閾値が所望の 40 電圧レベルまで上がったか否かを確認するためにベリファイ読み出しを行う。ベリファイ 読み出しでは、書き込みを行ったメモリセルMCに対して、所望の閾値に合わせて設定し てゲート電圧を与えて、ベリファイ読み出し動作を行う。書き込みからベリファイ読み出 しに切替える際には、メモリセルMCのゲートに接続される選択ワード線WLの電圧も、 ベリファイ用の電圧レベルに切替える必要がある。

ワード線WLを書き込み用の電圧レベルに設定するには、チャージポンプ&レギュレー タ121で昇圧等を行う時間的な余裕が必要となる。従来は、選択メモリセルMCの選択 ワード線WLの電圧レベルを設定するタイミングに合わせて、非選択メモリセルMCの非 選択ワード線WLの電圧レベルの調整も行っていた。図18(a)は選択メモリセルMC

と非選択メモリセルMCの非選択ワード線WLの電圧制御を同期して行う例を示す電圧波 形図である。図18(a)の場合、選択メモリセルMCと非選択メモリセルMCのワード 線WLの電圧レベルの切替を並行して行うため、両方のワード線WLの電圧変更が完了し た後でないと、書き込み動作を開始できない。チャージポンプ&レギュレータ121にて 電圧の昇降圧を同時に行うことは、容量カップリングの影響により、昇圧と降圧を別個に 行うよりも時間がかかるため、余裕を見て例えば3ns程度の切替期間を設定していた。 【0123】

これに対して、本実施形態では、図18(b)に示すように、選択メモリセルMCのワ ード線WLの電圧調整タイミングと、非選択メモリセルMCのワード線WLの電圧調整タ イミングとを分離して設定するようにした。書き込みを行う場合は、選択メモリセルMC の閾値分布が確定するまでに、書き込みとベリファイ読み出しを繰り返し行う必要がある 。この過程では、書き込みのたびに新たな書き込み電圧が生成される。本実施形態では、 図17(b)で説明したように、非選択メモリセルMCの非選択ワード線WL電圧を固定 化するため、選択メモリセルMCについて書き込みとベリファイ読み出しを繰り返してい る間は、非選択メモリセルMCの非選択ワード線WLを変化させる必要がなく、したがっ て、選択メモリセルMCのワード線選択WL電圧の切替期間をより短く設定できる。図1 8(b)の例では、2µsに設定している。

[0124]

すなわち、本実施形態では、非選択メモリセルMCの非選択ワード線WLの電圧切替期 間を考慮せずに、選択メモリセルMCの選択ワード線WLの電圧切替期間を設定できるた ²⁰ め、同期間をより短く設定できる。

【0125】

図18(b)では、非選択メモリセルMCの非選択ワード線WL電圧の切替期間も2µ sの余裕を持たせており、書き込みシーケンスに入った最初のタイミングでは、選択メモ リセルMCと非選択メモリセルMCの両方のワード線WL電圧の切替期間として、2ns + 2ns = 4nsの時間が必要であるが、その後は選択メモリセルMCの選択ワード線W L電圧の切替期間2nsだけでよく、書き込みおよびベリファイ読み出し時の選択ワード 線WL電圧を高速に切替えることができる。

【0126】

このように、第4の実施形態では、書き込み時およびベリファイ読み出し時に、非選択 30 メモリセルMCの非選択ワード線WLの電圧を所定の負電圧に固定化するため、選択ワー ド線WLの電圧制御が容易になり、内部コントローラ114を制御するプログラムコード 数を削減でき、プログラマの負担を軽減できるとともに、内部コントローラ114の処理 速度も速くなる。

[0127**]**

また、書き込みを行う選択メモリセルMCの選択ワード線WL電圧の切替タイミングと 非選択メモリセルMCの非選択ワード線WL電圧の切替タイミングを分離して設定するた め、選択メモリセルMCの選択ワード線WL電圧の切替タイミングを高速化でき、書き込 みおよびベリファイ読み出しを高速化できる。

【0128】

(その他の実施形態)

上述した第1~第4の実施形態で説明したNOR型フラッシュメモリの用途は特に問わず、種々の電気機器や電子機器の記憶装置として用いることができる。また、NOR型フラッシュメモリ等の他のメモリと同一のパッケージに収納してもよい。

[0129**]**

図19は第1~第4の実施形態で説明したNOR型フラッシュメモリと他のメモリを内蔵した半導体チップ(マルチ・チップ・パッケージ:MCP(Multi Chip Package))2 0の一例を示す断面図である。

【0130】

50

40

図 1 9 に示すように、半導体チップ 2 0 は、基板 2 1 上に順次積層された N A N D 型フ ラッシュメモリ22、スペーサ23、NOR型フラッシュメモリ100、スペーサ24、 PSRAM (Pseudo Static Random Access Memory) 25、およびコントローラ26を同 ーパッケージ内に搭載している。

 $\begin{bmatrix} 0 & 1 & 3 & 1 \end{bmatrix}$

N A N D 型フラッシュメモリ22は、例えば、多値データの記憶が可能な複数のメモリ セルを有している。また、半導体チップ20において、PSRAMに換えて、SDRAM (Synchronous Dynamic Random Access Memory)を用いた構成であっても良い。 [0132]

10 上記メモリのうち、メモリシステムによる用途により、NAND型フラッシュメモリ2 2は、例えば、データ格納用メモリとして使用される。また、NOR型フラッシュメモリ 100は、例えば、プログラム格納用メモリとして使用される。また、PSRAM25は 、例えば、ワーク用メモリとして使用される。

[0 1 3 3 **]**

コントローラ26は、主としてNAND型フラッシュメモリ22に対するデータ入出力 制御、データ管理を行う。コントローラ26は、ECC訂正回路(図示せず)を有してお り、データを書き込む際には誤り訂正符合(ECC)付加し、読み出す際にも誤り訂正符 号の解析・処理を行う。

20 NAND型フラッシュメモリ 2 2 、NOR型フラッシュメモリ 1 0 0 、PSRAM 2 5 、およびコントローラ26は、ワイヤ27により基板21にボンディングされている。

基板21の裏面に設けられた各半田ボール28は、それぞれワイヤ27に電気的に接続 されている。パッケージ形状としては、例えば、各半田ボール28が二次元的に配置され た表面実装型の BGA (Ball Grid Array) が採用される。

[0136]

次に、上記半導体チップ20を、電子機器の一例である携帯電話に適用する場合につい て説明する。

[0137]

30 図20はこの種の携帯電話の内部構成の一例を示すブロック図である。図20の携帯電 話は、アンテナ31と、送受信信号の切替を行うアンテナ共用器32と、無線信号をベー スバンド信号に変換する受信回路33と、送受信用の局部発振信号を生成する周波数シン セサイザ34と、送信信号を変調処理して無線信号を生成する送信回路35と、ベースバ ンド信号に基づいて所定の伝送フォーマットの受信信号を生成するベースバンド処理部3 6と、受信信号を音声、ビデオおよびテキストデータに分離する多重分離処理部37と、 音声データをディジタル音声信号に復号する音声コーディック38と、ディジタル音声信 号をPCM復号してアナログ音声信号を生成するPCMコーディック39と、スピーカ4 0と、マイクロホン41と、ビデオデータをディジタルビデオ信号に復号するビデオコー ディック 4 2 と、カメラ 4 3 と、カメラ制御部 4 4 と、携帯電話全体を制御する制御部 4 40 5 と、表示部 4 6 と、キー入力部 4 7 と、 R A M 4 8 と、 R O M 4 9 と、プログラム格納 用フラッシュメモリ50と、データ格納用フラッシュメモリ51と、電源回路52とを備 えている。

図20において、プログラム格納用フラッシュメモリ50には第1~第3の実施形態で 説明されたNOR型フラッシュメモリ100が用いられ、データ格納用フラッシュメモリ 51にはNAND型フラッシュメモリ22が用いられる。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到でき るかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない 。 特 許 請 求 の 範 囲 に 規 定 さ れ た 内 容 お よ び そ の 均 等 物 か ら 導 き 出 さ れ る 本 発 明 の 概 念 的 な

(20)

思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。 【図面の簡単な説明】 [0140]【図 1 】本 発 明 の 第 1 の 実 施 形 態 に 係 る 不 揮 発 性 半 導 体 記 憶 装 置 の 概 略 構 成 を 示 す ブ ロ ッ ク図。 【図2】NOR型フラッシュメモリ内のメモリセルの接続形態の一例を示す図。 【図3】NOR型フラッシュメモリのデータ構造の一例を示す図。 【図4】多値状態を説明する図。 【図 5 】図 1 のカラムゲート回路 1 0 8 、書き込み回路 1 1 1 およびロウデコーダ 1 1 5 の内部構成の一例を示すブロック図。 【図6】トランジスタCGP、CGA、CGB、CGD、CGCの接続関係をより詳細に 示す図。 【図7】図5の各部の電圧波形を示すタイミング図。 【図8】(a)はセンスアンプ107周辺の電流経路を示す等価回路図、(b)はトラン ジスタCGDのドレイン-ソース間を流れる電圧-電流特性のシミュレーション結果を示 す図。 【図9】(a)はロウサブデコーダ134内のトランジスタの各端子の電圧を示す図、(b)は選択ワード線WL電圧の変化を示すグラフ。 【図10】図5のページバッファ109内に設けられるカラムアドレス生成器140の一 例を示すブロック図。 【図11】図10のカラムアドレス生成器140の動作を説明する図。 【 図 1 2 】 (a)は書き込み時およびベリファイ読み出し時のカラムアドレスCAD<7 - 0 > のビット変化を示す図、(b)はカラムアドレスを1ずつインクリメントした場合 のビット変化を示す図。 【図13】隣接メモリセル間の相互作用を説明する図。 【図14】NOR型フラッシュメモリにおけるメモリセルMCの閾値制御を説明する図。 【図15】本実施形態におけるメモリセルMCの閾値制御を模式的に説明する図。 【図16】メモリセルMCの閾値制御の処理手順の一例を示すフローチャート。 【図 1 7 】 (a) は非選択メモリセルMCの非選択ワード線WLの電圧を 2 種類の負電圧 に切替える例を示す図、(b)は非選択ワード線WLの電圧を所定の負電圧に固定化する 図。 【図18】(a)は選択メモリセルMCと非選択メモリセルMCのワード線WLの電圧制 御を同期して行う例を示す電圧波形図、(b)は選択メモリセルMCと非選択メモリセル MCのワード線WLの電圧制御を分離して行う例を示す電圧波形図。 【図19】第1~第4の実施形態で説明したNOR型フラッシュメモリと他のメモリを内 蔵した半導体チップ20の一例を示す断面図。 【図20】携帯電話の内部構成の一例を示すブロック図。 【符号の説明】 $\begin{bmatrix} 0 & 1 & 4 & 1 \end{bmatrix}$ 1 1 4 内部コントローラ 1 1 5 ロウデコーダ カラムデコーダ 1 1 6 1 2 2 バンク内電源切替回路 1 3 1 第1のプリデコーダ 1 3 2 第2のプリデコーダ ロウメインデコーダ 133 134 ロウサブデコーダ 1 3 5 第1の電圧切替部 136 第2の電圧切替部

137 第3の電圧切替部

20

10

30





【図2】

138 第4の電圧切替部





(q)





【図9】









140:カラムアドレス生成器

【図11】

カウンタ出力 EOR出力	00001
カウンタ出力 EOR 出力	00010
カウンタ出力 EOR 出力	000011
カウンタ出力 EOR 出力	00100
カウンタ出力 EOR 出力	00101

【図12(a)】



【図12(b)】









【図15】







【図17】





【図18】







【図19】

ء 28

フロントページの続き

(51)Int.CI.			FΙ			
G 1 1 C	16/04	(2006.01)	G 1 1 C	17/00	622A	
G 1 1 C	16/02	(2006.01)	G 1 1 C	17/00	641	

テーマコード(参考)

東京都港区芝浦一丁目1番1号 株式会社東芝内

F ターム(参考)	5B125	BA02	BA19	CA01	DB09	DB12	EA01	EA07	EB09	EC02	EC06
		ED02	ED10	EF08	EG02	EG03	EG18	FA01	FA02	FA05	FA10
	5F083	EP02	EP22	EP77	LA03	LA04	LA05	LA06	LA07	LA10	ZA21
		ZA23									
	5F101	BA01	BB02	BD02	BD33	BE01	BE02	BE05	BE07	BE10	BF05