(11) 特許番号

							特許	第6848317号 (P6848317)
(45)発行日	令和3年	3月24日 (2021.3.24)			(24) 登録	日	令和3年3月	8日 (2021.3.8)
(51) Int.Cl.			FI					
HO1L	<i>29/12</i>	<b>(2006</b> .01)	HO1L	29/78	652T			
HO1L	29/78	<b>(2006</b> . 01)	HO1L	29/78	653A			
HO1L	29/06	<b>(2006</b> .01)	HO1L	29/78	652Q			
HO1L	21/336	<b>(2006</b> .01)	HO1L	29/78	652C			
H01L	21/28	(2006.01)	HO1L	29/78	652H			
					請求項の数 8		(全 25 頁)	最終頁に続く
(21) 出願番号		特願2016-197609 (P20	016-197609)	(73)特許権者	f 000005234			
(22) 出願日		平成28年10月5日(20)	16.10.5)		富士電機株式	会社	£	
(65) 公開番号		特開2018-60924 (P2018-60924A)			神奈川県川崎市川崎区田辺新田1番1号			田1番1号
(43) 公開日		平成30年4月12日 (20)	18.4.12)	(74)代理人	100104190			
審査請求	日	令和1年9月13日 (201)	9.9.13)		弁理士 酒井 昭徳			
				(72)発明者	内海 誠			
					神奈川県川崎	市川	目崎区田辺新	田1番1号
					富士電機株式	会社	±内	
				(72)発明者	木下 明将			
					神奈川県川崎	市川	目崎区田辺新	田1番1号
					富士電機株式	会社	土内	
				審査官	恩田 和彦			
							最	終頁に続く

(12)特許公報(B2)

最終頁に続く

(54) 【発明の名称】半導体装置および半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

(19) 日本国特許庁(JP)

シリコンよりもバンドギャップの広い半導体からなる半導体基板と、

前記半導体基板のおもて面に設けられた、シリコンよりもバンドギャップの広い半導体 からなる第1導電型の第1半導体層と、

前記第1半導体層の、前記半導体基板側に対して反対側の表面に設けられた、シリコン よりもバンドギャップの広い半導体からなる第2導電型の第2半導体層と、

前記第1半導体層の内部に、前記第2半導体層に接して選択的に設けられた第2導電型 の第1半導体領域と、

10 前記第1半導体層の内部に、前記第2半導体層および前記第1半導体領域と離して選択 的に設けられた第2導電型の第2半導体領域と、

前記第2半導体層の内部に選択的に設けられた第1導電型の第3半導体領域と、

前記第3半導体領域および前記第2半導体層を貫通して前記第1半導体層に達し、前記 第1半導体層の両表面間の厚さ方向に前記第2半導体領域に対向するトレンチと、

前記トレンチの内壁に沿って、前記トレンチの内壁全面にわたって均一な厚さで設けら れたゲート絶縁膜と、

前記トレンチの内部において、前記ゲート絶縁膜上に設けられたゲート電極と、 前記第3半導体領域および前記第2半導体層に電気的に接続された第1電極と、 前記半導体基板の裏面に電気的に接続された第2電極と、 を備え、

前記トレンチは、

側壁に前記第1半導体層が露出する第1部位と、

側壁に前記第2半導体層の、前記第3半導体領域以外の部分が露出する第2部位と、 側壁に前記第3半導体領域が露出し、かつ前記第1部位よりも幅の広い第3部位と、を 有し、

<u>前記トレンチには、前記第2部位の側壁に、前記第3部位の側壁に連続して、前記第3</u> 部位の側壁と斜度の異なる段差部が設けられ、

<u>前記トレンチの前記第2部位の前記段差部における幅は、前記第3部位側から前記第2</u> 電極側へ向かうにしたがって狭くなっていることを特徴とする半導体装置。

【請求項2】

前記第2半導体層の不純物濃度は、前記第3半導体領域の不純物濃度よりも低いことを 特徴とする請求項1に記載の半導体装置。

【請求項3】

前記ゲート電極と前記第1電極とを電気的に絶縁する層間絶縁膜をさらに備え、

<u>前記ゲート絶縁膜は、前記第2半導体層の、前記第1半導体層側に対して反対側の表面</u> 上にまで延在しており、

前記層間絶縁膜は、前記ゲート絶縁膜および前記ゲート電極を覆い、

<u>前記層間絶縁膜と前記ゲート電極との界面は、前記層間絶縁膜と前記ゲート絶縁膜との</u> 界面よりも前記第2電極側に位置することを特徴とする請求項1または2に記載の半導体

装置。

【請求項4】

<u>シリコンよりもバンドギャップの広い半導体は炭化珪素であることを特徴とする請求項</u> 1 ~ 3 のいずれか一つに記載の半導体装置。

【請求項5】

<u>シリコンよりもバンドギャップの広い半導体からなる半導体基板のおもて面に、第1導</u> 電型の第1エピタキシャル成長層を堆積する第1工程と、

<u>前記第1エピタキシャル成長層の表面層に第2</u>導電型の第1半導体領域を選択的に形成 する第2工程と、

<u>前記第1エピタキシャル成長層の内部に第2</u>導電型の第2半導体領域を選択的に形成す る第3工程と、

<u>前記第2工程および前記第3工程の後、前記第1エピタキシャル成長層上に、第2導電</u>型の第2エピタキシャル成長層を堆積する第4工程と、

前記第2エピタキシャル成長層の内部に、前記第1エピタキシャル成長層および前記第 2エピタキシャル成長層よりも不純物濃度の高い第1導電型の第3半導体領域を選択的に 形成する第5工程と、

前記第3半導体領域および前記第2エピタキシャル成長層を貫通して前記第1エピタキ シャル成長層に達し、前記第1エピタキシャル成長層の両表面間の厚さ方向に前記第2半 導体領域に対向するトレンチを形成する第6工程と、

<u>不可避的にシランを含む水素ガス雰囲気、または、水素およびシランを含む混合ガス雰</u> 囲気での熱処理により、前記トレンチの側壁をエッチングする第7工程と、

前記トレンチの内壁に沿ってゲート絶縁膜を形成する第8工程と、

<u>前記第3半導体領域および前記第2エピタキシャル成長層に電気的に接続された第1電</u> 極を形成する第10工程と、

前記半導体基板の裏面に電気的に接続された第2電極を形成する第11工程と、 た<u>の</u>辺

を含み、

前記第5工程では、前記第2エピタキシャル成長層の表面から前記厚さ方向に所定深さ まで不純物濃度に均一にし、当該所定深さから前記厚さ方向に深くなるにしたがって穏や かに不純物濃度を低くした前記第3半導体領域を形成し、

10

20

30

<sup>&</sup>lt;u>前記トレンチの内部において、前記ゲート絶縁膜上にゲート電極を形成する第9工程と</u> 、

前記第7工程では、前記トレンチに、

側壁に前記第1エピタキシャル成長層が露出する第1部位と、

<u>側壁に前記第2エピタキシャル成長層の、前記第3半導体領域以外の部分が露出する第</u>
2 部位と、

<u>側壁に前記第3半導体領域が露出し、かつ前記第1部位よりも幅の広い第3部位と、を</u> 形成し、

前記第7工程の後、前記第8工程の前に、

<u>前記トレンチの内壁を犠牲酸化する第12工程と、前記第12工程で形成された犠牲酸</u> 化膜を除去して前記トレンチの側壁の形状を調整する第13工程と、を1組とする工程を

1回以上行い、

当該1組とする工程において、

<u>前記トレンチの前記第2部位の側壁に、前記第3部位の側壁に連続して、前記第3部位</u>の側壁と斜度の異なる段差部を形成し、

<u>前記トレンチの前記第2部位の前記段差部における幅を、前記第3部位側から前記第2</u> 電極側へ向かうにしたがって狭くすることを特徴とする半導体装置の製造方法。

【請求項6】

<u>前記第6工程では、異方性エッチングにより前記トレンチを形成することを特徴とする</u> 請求項5に記載の半導体装置の製造方法。

【請求項7】

<u>前記第8工程では、前記トレンチの内壁に前記ゲート絶縁膜を堆積することを特徴とす</u> <sup>20</sup> る請求項5または6に記載の半導体装置の製造方法。

【請求項8】

シリコンよりもバンドギャップの広い半導体は炭化珪素であることを特徴とする請求項
 7のいずれか一つに記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

この発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

[0002]

30

40

50

10

従来、縦型MOSFET(Metal Oxide Semiconductor F ield Effect Transistor:絶縁ゲート型電界効果トランジスタ) では、半導体基板上に平板状にMOSゲートを設けたプレーナゲート構造と、半導体基板 に形成したトレンチ内にMOSゲートを埋め込んだトレンチゲート構造と、の2種類のM OSゲート構造が広く知られている。

[0003]

トレンチゲート構造では、チャネルが基板おもて面に垂直に形成されるため、チャネル が基板おもて面に平行に形成されるプレーナゲート構造よりもセル幅を縮小することがで き、単位面積当たりのセル密度を増やすことができる。このため、一般的に、MOSFE Tでは、トレンチゲート構造とすることで、単位面積当たりの電流密度を増やすことがで き、大電流化の要望に応じることが容易となる。

【0004】

また、炭化珪素(SiC)は、シリコン(Si)と比較して、バンドギャップが3倍程 度広く、絶縁破壊電界強度が1桁近く大きい、および、電子の飽和ドリフト速度が大きい 、という優れた物性を有する。このため、シリコンを用いた半導体装置の性能を超える半 導体装置を作製(製造)するには、炭化珪素等の、シリコンよりもバンドギャップが広い 半導体(以下、ワイドギャップ半導体とする)を用いることが有効である。 【0005】

炭化珪素を用いたトレンチゲート構造のMOSFETの製造方法として、炭化珪素のエ ピタキシャル成長層(以下、炭化珪素エピタキシャル成長層とする)を積層する工程と、

(3)

MOSゲートを構成する所定領域を形成するためのイオン注入工程と、MOSゲートを構 成するトレンチ(以下、ゲートトレンチとする)を形成するためのドライエッチング工程 と、を順に行う方法が提案されている(例えば、下記特許文献1参照。)。 [0006]

下記特許文献1では、n型ドリフト領域となるn型炭化珪素エピタキシャル成長層と 、p型ベース領域となるp型炭化珪素エピタキシャル成長層と、を順に積層した後、イオ ン注入によりp型炭化珪素エピタキシャル成長層にn<sup>+</sup>型ソース領域を選択的に形成して いる。チャネル長はp型炭化珪素エピタキシャル成長層の厚さによって決まり、p型炭化 珪素エピタキシャル成長層の厚さは1.0µmから2.0µm程度の範囲内に設定される

[0007]

また、炭化珪素等のワイドギャップ半導体を用いた半導体装置では、シリコンを用いた 半導体装置に比べて、より高耐圧(耐電圧)で、かつ高速動作を両立した素子構造が求め られている。例えば、トレンチゲート構造の縦型MOSFETでは、ターンオフ時に、ゲ ート電極とドレイン電極との間に高い電位差が生じる。このため、特に、ゲートトレンチ の底面に電界が集中し、ゲートトレンチ底面でゲート絶縁膜の絶縁破壊が起きやすいこと が知られている。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 

ゲートトレンチ底面でのゲート絶縁膜の絶縁破壊を抑制した、炭化珪素を用いた半導体 装置(以下、炭化珪素半導体装置とする)として、ゲート絶縁膜の厚さを、ゲートトレン 20 チ底面の部分で側壁の部分よりも厚くした装置が提案されている(例えば、下記特許文献 2 (第0006段落、第1図)および下記特許文献3(第0040段落、第3図)参照。 )。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

下記特許文献2では、炭化珪素の(000-1)面、いわゆるC面の酸化速度が、C面 に垂直な結晶面の酸化速度よりも5倍程度速いことを利用して、ゲートトレンチ底面をC 面とし、熱酸化によりゲート絶縁膜を形成している。下記特許文献3では、ゲートトレン チは、基板おもて面に平行な底面と、基板おもて面に直交する側壁と、を基板おもて面に 対して所定の斜度を有する傾斜部で連結した断面形状を有する。

[0010]

また、別の炭化珪素半導体装置として、熱エッチングによりゲートトレンチの上部コー ナー部および底面コーナー部の角部を部分的に除去して、ゲートトレンチの側壁の斜度を 底面側から基板おもて面側に向かって基板おもて面に対して3段階に変化させた装置が提 案されている(例えば、下記特許文献4(第0041~0042段落、第3図)参照。) 。下記特許文献4では、炭化珪素、ゲート絶縁膜およびゲート電極の熱膨張係数の違いに よってMOSFETの動作時に生じるゲートトレンチの上部コーナー部および底面コーナ 一部の熱歪みを抑制して、MOSFETの信頼性を向上させている。

[0011]

また、別の炭化珪素半導体装置として、不活性ガスでのアニール処理により炭化珪素を 表面拡散させて、ゲートトレンチの上部コーナー部および底面コーナー部を円弧状に湾曲 させた装置が提案されている(例えば、下記特許文献5(第0111段落、第1,6図) 参照。)。下記特許文献5では、ゲートトレンチの側壁の面方位のずれを抑制して、キャ リアのチャネル移動度を改善している。ゲートトレンチの上部コーナー部とは、基板おも て面とゲートトレンチの側壁の交線である。ゲートトレンチの底面コーナー部とは、ゲー トトレンチの側壁と底面との交線である角部である。

【先行技術文献】 【特許文献】 [0012]【特許文献1】特許第3471473号公報 【特許文献 2 】特許第 3 4 7 1 5 0 9 号公報 10

30

10

20

30

40

【特許文献3】国際公開第2010/119789号 【特許文献4】特開2015-135862号公報 【特許文献5】特許第5649152号公報 【発明の概要】 【発明が解決しようとする課題】 【0013】

しかしながら、上記特許文献1では、炭化珪素の結晶面に依存して酸化速度が異なると いう特長を利用して、ゲートトレンチ底面の部分でゲート絶縁膜(酸化膜)の厚さを容易 に厚くすることができるが、利用可能な面方位が限定されるという問題がある。また、炭 化珪素基板(炭化珪素からなる半導体基板)のおもて面にゲートトレンチの底面と同じ結 晶面が露出していることで、炭化珪素基板のおもて面上にもゲートトレンチの底面上と同 じ厚さで酸化膜が成長する。このため、炭化珪素基板のおもて面の表面層に形成されたソ ース領域等が、炭化珪素基板のおもて面に成長する酸化膜に浸食され消失する虞がある。 【0014】

また、通常、ゲート絶縁膜の信頼性を評価するために、ゲート絶縁膜に高電界を印加し 流れる電流(Fowler-Nordheimトンネル電流)を算出して、ゲート絶縁膜 の経時絶縁破壊(TDDB:Time Dependent Dielectric B reakdown)を評価する信頼性試験を行う。Fowler-Nordheimトン ネル電流とは、酸化膜に高電界が印加されたときに、半導体の伝導帯から酸化膜の伝導帯 に電子がトンネルするときに流れるリーク(漏れ)電流である。このリーク電流を抑制す るために、ゲートトレンチへの局所的な電界集中を抑制することも求められる。 【0015】

この発明は、上述した従来技術による問題点を解消するため、ゲート絶縁膜の信頼性を 向上させることができる半導体装置および半導体装置の製造方法を提供することを目的と する。

【課題を解決するための手段】

[0016]

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は 次の特徴を有する。シリコンよりもバンドギャップの広い半導体からなる半導体基板の おもて面に、シリコンよりもバンドギャップの広い半導体からなる第1導電型の第1半導 体層が設けられている。前記第1半導体層の、前記半導体基板側に対して反対側の表面に 、シリコンよりもバンドギャップの広い半導体からなる第2導電型の第2半導体層が設け られている。前記第1半導体層の内部に、前記第2半導体層に接して、第2導電型の第1 半導体領域が選択的に設けられている。前記第1半導体層の内部に、前記第2半導体層お よび前記第1半導体領域と離して、第2導電型の第2半導体領域が選択的に設けられてい る。前記第2半導体層の内部に、第1導電型の第3半導体領域が選択的に設けられている 。トレンチは、前記第3半導体領域および前記第2半導体層を貫通して前記第1半導体層 に達し、前記第1半導体層の両表面間の厚さ方向に前記第2半導体領域に対向する。前記 トレンチの内壁に沿って、前記トレンチの内壁全面にわたって均一な厚さで、ゲート絶縁 膜が設けられている。前記トレンチの内部において、前記ゲート絶縁膜上にゲート電極が 設けられている。第1電極は、前記第3半導体領域および前記第2半導体層に電気的に接 続されている。第2電極は、前記半導体基板の裏面に電気的に接続されている。そして、 前記トレンチは、側壁に前記第1半導体層が露出する第1部位と、側壁に前記第2半導体 層の、前記第3半導体領域以外の部分が露出する第2部位と、側壁に前記第3半導体領域 が露出し、かつ前記第1部位よりも幅の広い第3部位と、を有する。

【0017】

また、この発明にかかる半導体装置は、上述した発明において、前記第2半導体層の不 純物濃度は、前記第3半導体領域の不純物濃度よりも低いことを特徴とする。 【0018】

また、この発明にかかる半導体装置は、上述した発明において、前記トレンチには、前 50

記第2部位の側壁に、前記第3部位の側壁に連続して、前記第3部位の側壁と斜度の異な る段差部が設けられている。前記トレンチの前記第2部位の前記段差部における幅は、前 記第3部位側から前記第2電極側へ向かうにしたがって狭くなっていることを特徴とする

【0019】

また、この発明にかかる半導体装置は、上述した発明において、前記トレンチの前記第 3部位の幅は、前記第2電極側から前記第1電極側へ向かうにしたがって広くなっている ことを特徴とする。

[0020]

また、この発明にかかる半導体装置は、上述した発明において、前記トレンチの前記第 10 3 部位の側壁は、前記第 3 半導体領域の厚さよりも小さい曲率半径で、前記トレンチの内 部に凸状に湾曲する円弧状となっていることを特徴とする。

【0021】

また、この発明にかかる半導体装置は、上述した発明において、前記ゲート電極と前記 第1電極とを電気的に絶縁する層間絶縁膜をさらに備える。前記ゲート絶縁膜は、前記第 2半導体層の、前記第1半導体層側に対して反対側の表面上にまで延在している。前記層 間絶縁膜は、前記ゲート絶縁膜および前記ゲート電極を覆う。前記層間絶縁膜と前記ゲー ト電極との界面は、前記層間絶縁膜と前記ゲート絶縁膜との界面よりも前記第2電極側に 位置することを特徴とする。

[0022]

また、この発明にかかる半導体装置は、上述した発明において、シリコンよりもバンド ギャップの広い半導体は炭化珪素であることを特徴とする。

【0023】

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体 装置の製造方法は、次の特徴を有する。まず、シリコンよりもバンドギャップの広い半導 体からなる半導体基板のおもて面に、第1導電型の第1エピタキシャル成長層を堆積する 第1工程を行う。次に、前記第1エピタキシャル成長層の表面層に第2導電型の第1半導 体領域を選択的に形成する第2工程を行う。前記第1エピタキシャル成長層の内部に第2 導電型の第2半導体領域を選択的に形成する第3工程を行う。次に、前記第1エピタキシ ャル成長層上に、第2導電型の第2エピタキシャル成長層を堆積する第4工程を行う。次 に、前記第2エピタキシャル成長層の内部に、前記第1エピタキシャル成長層および前記 第2エピタキシャル成長層よりも不純物濃度の高い第1導電型の第3半導体領域を選択的 に形成する第5工程を行う。次に、前記第3半導体領域および前記第2エピタキシャル成 長層を貫通して前記第1エピタキシャル成長層に達し、前記第1エピタキシャル成長層の 両表面間の厚さ方向に前記第2半導体領域に対向するトレンチを形成する第6工程を行う 。次に、不可避的にシランを含む水素ガス雰囲気、または、水素およびシランを含む混合 ガス雰囲気での熱処理により、前記トレンチの側壁をエッチングする第7工程を行う。次 に、前記トレンチの内壁に沿ってゲート絶縁膜を形成する第8工程を行う。次に、前記ト レンチの内部において、前記ゲート絶縁膜上にゲート電極を形成する第9工程を行う。次 に、前記第3半導体領域および前記第2エピタキシャル成長層に電気的に接続された第1 電極を形成する第10工程を行う。次に、前記半導体基板の裏面に電気的に接続された第 2 電極を形成する第11工程を行う。

[0024]

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第5工 程では、前記第2エピタキシャル成長層の表面から前記厚さ方向に深くなるにしたがって 不純物濃度を低くした前記第3半導体領域を形成することを特徴とする。

【0025】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第6工 程では、異方性エッチングにより前記トレンチを形成することを特徴とする。 【0026】

30

20

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記トレン チの内壁を犠牲酸化する第12工程と、前記第12工程で形成された犠牲酸化膜を除去し て前記トレンチの側壁の形状を調整する第13工程と、を1組とする工程を1回以上行う ことを特徴とする。

【0027】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第8工 程では、前記トレンチの内壁に前記ゲート絶縁膜を堆積することを特徴とする。 【0028】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、シリコンよ りもバンドギャップの広い半導体は炭化珪素であることを特徴とする。

[0029]

上述した発明によれば、ゲート絶縁膜に局所的に電界が集中することを抑制することが でき、ゲート絶縁膜の絶縁破壊電界強度を高くすることができる。

【発明の効果】

[0030]

本発明にかかる半導体装置および半導体装置の製造方法によれば、ゲート絶縁膜の信頼 性を向上させることができるという効果を奏する。

【図面の簡単な説明】

**[**0031**]** 

【図1】実施の形態にかかる半導体装置の構造を示す断面図である。

【図2】図1のゲートトレンチの断面形状を拡大して示す断面図である。

【図3】図1のゲートトレンチの断面形状の別の一例を示す断面図である。

【図4】図1のゲートトレンチの断面形状の別の一例を示す断面図である。

【図5】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図6】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図7】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図8】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図9】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。

【図10】比較例のゲートトレンチの断面形状を示す断面図である。

【図11】実施例のゲート絶縁膜の絶縁破壊電界強度を示す図表である。

【発明を実施するための形態】

【0032】

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法 の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはp を冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する 。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不 純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明およ び添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本明 細書では、ミラー指数の表記において、"-"はその直後の指数につくバーを意味してお り、指数の前に"-"を付けることで負の指数を表している。

【 0 0 3 3 】

(実施の形態)

本発明にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体(以下、ワ イドバンドギャップ半導体とする)を用いて構成される。ここでは、ワイドバンドギャッ プ半導体として例えば炭化珪素(SiC)を用いた半導体装置(炭化珪素半導体装置)の 構造を例に説明する。図1は、実施の形態にかかる半導体装置の構造を示す断面図である 。図2は、図1のゲートトレンチの断面形状を拡大して示す断面図である。図3,4は、 図1のゲートトレンチの断面形状の別の一例を示す断面図である。

【0034】

図1では、実施の形態にかかる半導体装置の全体の構造を明確にするために、ゲートト 50

20

10

30

レンチ(トレンチ)9を模式的に示しており、図1のゲートトレンチ9の詳細な断面形状 は図2~4に示す。図2~4では、ゲート絶縁膜11およびゲート電極12を図示省略す る。また、図1には、2つの単位セル(素子の構成単位)のみを示し、これらに隣接する 他の単位セルや、エッジ終端領域を図示省略する。

[0035]

活性領域は、オン状態のときに主電流が流れる電流経路となる領域である。エッジ終端 領域は、活性領域とチップ端部との間の領域である。エッジ終端領域は、活性領域の周囲 を囲み、炭化珪素からなる半導体基板(炭化珪素基板)10のおもて面(以下、基板おも て面とする)側の電界を緩和して耐圧(耐電圧)を保持する。耐圧とは、素子が誤動作や 破壊を起こさない限界の電圧である。

[0036]

図1に示す実施の形態にかかる炭化珪素半導体装置は、炭化珪素基板(半導体チップ) 10のおもて面(炭化珪素層22側の面)側にトレンチゲート型のMOSゲートを備えた 縦型MOSFETである。炭化珪素基板10は、 n<sup>+</sup>型出発基板(半導体基板)1のおも て面上に所定の導電型および不純物濃度を有する各炭化珪素層(第1,2半導体層)21 ,22を順にエピタキシャル成長させてなるエピタキシャル基板である。 n <sup>+</sup>型出発基板 1 は、 n<sup>+</sup>型ドレイン領域である。

[0037]

活性領域において、基板おもて面側には、MOSゲートが設けられている。MOSゲー トは、第1,2p<sup>+</sup>型領域(第1,2半導体領域)3,4、n型電流拡散領域5、p型ベ ース領域6、n<sup>+</sup>型ソース領域(第3半導体領域)7、p<sup>++</sup>型コンタクト領域8、ゲート トレンチ(トレンチ)9、ゲート絶縁膜11およびゲート電極12で構成される。

20

10

[0038]

n 型炭化珪素層 2 1 の内部には、第 1 , 2 p <sup>+</sup>型領域 3 , 4 がそれぞれ選択的に設けら れている。第1p<sup>+</sup>型領域3は、隣り合うゲートトレンチ9間(メサ部)に、ゲートトレ ンチ9と離して設けられている。第1 p<sup>+</sup>型領域3は、 p型炭化珪素層22(p型ベース 領域6)に接する。また、第1p⁺型領域3は、p型炭化珪素層22との境界から、n゚型 炭化珪素層21の厚さ方向(基板おもて面から基板裏面に向かう方向:縦方向)にゲート トレンチ9の底面よりも基板裏面(炭化珪素基板10の裏面)側に深い位置に達する。 [0039]

第2p<sup>+</sup>型領域4は、第1p<sup>+</sup>型領域3と離して設けられ、ゲートトレンチ9の底面およ び底面コーナー部9aと厚さ方向に対向する。第2p⁺型領域4は、ゲートトレンチ9の 底面および底面コーナー部9aを覆っていてもよい。ゲートトレンチ9の底面コーナー部 9 aとは、ゲートトレンチ9の底面と側壁との交線である。第2 p<sup>+</sup>型領域4は、 n<sup>-</sup>型炭 化珪素層21とp型炭化珪素層22との界面よりも基板裏面(炭化珪素基板10の裏面) 側に深い位置からn゙型炭化珪素層21の厚さ方向に所定の深さに達する。

[0040]

第2p<sup>+</sup>型領域4の、n<sup>-</sup>型炭化珪素層21とp型炭化珪素層22との界面から基板裏面 側への深さ位置は、第1p⁺型領域3の同深さ位置と同じであってもよい。このように第 1 , 2 p <sup>+</sup>型領域 3 , 4 を設けることで、 n <sup>-</sup>型ドリフト領域 2 (または後述する n 型電流 拡散領域5)との間のpn接合を、ゲートトレンチ9の底面よりも基板裏面側に深い位置 に形成することができる。これにより、ゲート絶縁膜11のゲートトレンチ9底面の部分 に高電界が印加されることを防止することができる。

[0041]

第1,2p<sup>+</sup>型領域3,4間に、n型電流拡散領域5が設けられていてもよい。 n 型電 流拡散領域5は、第2p<sup>+</sup>型領域4の周囲の電流経路に設けられキャリアの広がり抵抗を 低減させる、いわゆる電流拡散層(Current Spreading Layer: CSL)である。n型電流拡散領域5は、例えば、基板おもて面に平行な方向(横方向) に 一様 に 設 け ら れ 、 第 1 , 2 p<sup>+</sup>型 領 域 3 , 4 お よ び p 型 炭 化 珪 素 層 2 2 ( p 型 ベ ー ス 領 域6)に接する。

[0042]

n型電流拡散領域5の、n<sup>-</sup>型炭化珪素層21とp型炭化珪素層22との界面からの深 さ位置は、第1,2p<sup>+</sup>型領域3,4の同深さ位置と同じであってもよいし、第1,2p<sup>+</sup> 型領域3,4の同深さ位置よりも基板裏面側に深い位置に達していてもよい。第2p<sup>+</sup>型 領域4の周囲の電流経路とは、MOSFETのオン時にゲートトレンチ9に沿った部分に 生じるn型の反転層(チャネル)を通って、ドレイン側からソース側へ流れる電流の経路 である。

(9)

【0043】

n<sup>-</sup>型炭化珪素層21の、第1,2p<sup>+</sup>型領域3,4およびn型電流拡散領域5以外の部 分がn<sup>-</sup>型ドリフト領域2である。n<sup>+</sup>型ソース領域7およびp<sup>++</sup>型コンタクト領域8は、 p型炭化珪素層22の内部にそれぞれ選択的に設けられ、互いに接する。p<sup>++</sup>型コンタク ト領域8の深さは、例えばn<sup>+</sup>型ソース領域7よりも深くてもよい。p型炭化珪素層22 の、n<sup>+</sup>型ソース領域7およびp<sup>++</sup>型コンタクト領域8以外の部分がp型ベース領域6で ある。

【0044】

ゲートトレンチ9は、基板おもて面からn<sup>+</sup>型ソース領域7およびp型ベース領域6を 貫通してn型電流拡散領域5に達する。ゲートトレンチ9の底面および底面コーナー部9 aは、n<sup>-</sup>型炭化珪素層21の厚さ方向において第2p<sup>+</sup>型領域4に対向する。ゲートトレ ンチ9の底面および底面コーナー部9aは、第2p<sup>+</sup>型領域4に接していてもよいし、第 2p<sup>+</sup>型領域4の内部に位置していてもよい。

【0045】

また、ゲートトレンチ9は、底面から側壁にわたって滑らかに連続していることが好ま しい。すなわち、ゲートトレンチ9の底面コーナー部9aは略円弧状の断面形状を有する ことが好ましく、ゲートトレンチ9は底面から側壁にわたって略曲面状に連続しているこ とが好ましい。これにより、ゲートトレンチ9の内壁に沿って設けられたゲート絶縁膜1 1への局所的な電界集中を抑制することができる。

【0046】

また、ゲートトレンチ9は、上部コーナー部9bにおいても、側壁から基板おもて面に わたって平坦面により近づけた形状で連続しているか、側壁から基板おもて面にわたって 略曲面状に滑らかに連続している。ゲートトレンチ9の上部コーナー部9bとは、炭化珪 素基板10のおもて面とゲートトレンチ9の側壁との交線である。ゲートトレンチ9の詳 細な断面形状については後述する。

[0047]

ゲート絶縁膜11は、ゲートトレンチ9の内壁に沿って設けられている。ゲート絶縁膜 11の厚さt1は、ゲートトレンチ9の内壁全面にわたって概ね均一である。ゲート電極 12は、ゲートトレンチ9の内部において、ゲート絶縁膜11上に設けられている。ゲー ト電極12の上面12aは、ゲート絶縁膜11の、基板おもて面上の部分の表面11aよ りも炭化珪素基板10側に低い位置にする。すなわち、層間絶縁膜13とゲート電極12 との界面は、層間絶縁膜13とゲート絶縁膜11との界面よりも炭化珪素基板10側にあ る。また、ゲート電極12はゲートトレンチ9の内部においてゲート絶縁膜11を挟んで n<sup>+</sup>型ソース領域7と対向する高さ位置まで埋め込まれていればよく、ゲート電極12の 上面12aは炭化珪素基板10のおもて面よりもゲートトレンチ9の内部に位置していて もよい。ゲート電極12の上面12a、および、ゲート絶縁膜11の、基板おもて面上の 部分の表面11aとは、後述する層間絶縁膜13との界面(接触面)である。 【0048】

上述したようにゲート絶縁膜11の厚さt1が概ね均一であること、かつゲート電極1 2の上面12aがゲート絶縁膜11の、基板おもて面上の部分の表面11aよりもゲート トレンチ9の内部側に低い位置にあることで、ゲート絶縁膜11を挟んで対向するゲート 電極12とp型ベース領域6との距離を、p型ベース領域6の厚さ方向にわたって概ね同 じにすることができる。また、ゲート電極12の上面12aがゲート絶縁膜11の、基板 10

20

30

おもて面上の部分の表面11 a よりもゲートトレンチ9の内部側に低い位置にあることで、層間絶縁膜13の平坦性を高くすることができる。これにより、層間絶縁膜13の表面の凹凸が低減されるため、後述するソースパッド15 側から層間絶縁膜13を通ってゲート電極12 側へ不純物等が侵入することを抑制することができる。 【0049】

また、ゲート電極12は、図示省略する部分でゲートパッド(不図示)に電気的に接続 されている。層間絶縁膜13は、ゲート電極12を覆うように、活性領域からエッジ終端 領域にわたって基板おもて面全面に設けられている。ソース電極(第1電極)14は、層 間絶縁膜13に開口されたコンタクトホールを介してn<sup>+</sup>型ソース領域7およびp<sup>++</sup>型コ ンタクト領域8に接し、p型ベース領域6、n<sup>+</sup>型ソース領域7およびp<sup>++</sup>型コンタクト 領域8と電気的に接続されている。また、ソース電極14は、層間絶縁膜13によりゲー ト電極12と電気的に絶縁されている。

【0050】

ソース電極14は、コンタクトホールの内部にのみ設けられていてもよい。ソースパッド15は、コンタクトホールの内部を埋め込むように、層間絶縁膜13およびソース電極14上に設けられている。ソースパッド15は、すべての単位セルのソース電極14を電気的に接続する。炭化珪素基板10の裏面(n<sup>+</sup>型出発基板1の裏面)全体にわたって、ドレイン電極(第2電極)16が設けられている。ドレイン電極16の表面には、ドレインパッド(電極パッド)17が設けられている。

【0051】

エッジ終端領域の全域にわたって p 型炭化珪素層22が除去され、炭化珪素基板10の おもて面にエッジ終端領域を活性領域よりも低くした(ドレイン側に凹ませた)段差(不 図示)が形成されている。すなわち、エッジ終端領域において基板おもて面には、n<sup>-</sup>型 炭化珪素層21が露出されている。活性領域とエッジ終端領域との基板おもて面(上段と 下段)間の連結部(以下、段差のステアとする)は、基板おもて面に対して斜度を有して いてもよいし、略垂直であってもよい。段差のステアには、p型ベース領域6が露出され ている。

[0052]

また、段差のステアから、エッジ終端領域において基板おもて面に露出する n<sup>-</sup>型炭化 珪素層21の表面にわたって、活性領域の最も外側に配置された第1 p<sup>+</sup>型領域3が露出 されている。ここで露出とは、基板おもて面上の層間絶縁膜(フィールド酸化膜)13に 接するように配置されていることである。また、エッジ終端領域において基板おもて面に 露出する n<sup>-</sup>型炭化珪素層21には、例えば、接合終端(JTE: Junction T ermination Extension)構造などの耐圧構造が設けられている。 【0053】

JTE構造は、活性領域の周囲を囲む同心円状に、外側(チップ端部側)に配置される ほど不純物濃度を低くした複数のp型領域が隣接してなる。JTE構造の最も内側(活性 領域側)のp型領域は、活性領域の最も外側に配置された第1p<sup>+</sup>型領域3に連結されて いる。エッジ終端領域に配置する耐圧構造は、JTE構造に限らず種々変更可能であり、 JTE構造に代えて、例えばガードリング、フィールドプレートおよびリサーフ等を組み 合わせて配置してもよい。

【0054】

次に、ゲートトレンチ9の断面形状について、図2~4を参照して説明する。図2~4 において、(a)にはゲートトレンチ9の断面形状を示し、(b)にはn<sup>+</sup>型ソース領域 7のn型不純物濃度プロファイル41a,42,43を示す。

【0055】

図2(a),3(a),4(a)に示すように、ゲートトレンチ9は、ゲートトレンチ 9の底面を含む第1部位31と、第1部位31の基板おもて面側に連続する第2部位32 と、第2部位32の基板おもて面側に連続する第3部位33と、を有する。図2(a), 3(a),4(a)では、ゲートトレンチ9の第1~3部位31~33間の境界を破線で 20

10

30

示す。

【 0 0 5 6 】

ゲートトレンチ9の第1部位31には、底面および側壁にn型電流拡散領域5が露出す る。また、ゲートトレンチ9の底面および底面コーナー部9aが第2p<sup>+</sup>型領域4に接し ている場合には、ゲートトレンチ9の第1部位31には、底面から側壁にわたって第2p <sup>+</sup>型領域4が露出し、第2p<sup>+</sup>型領域4に連続してn型電流拡散領域5が側壁に露出する。 【0057】

(11)

ゲートトレンチ9の第2部位32には、側壁にp型ベース領域6が露出する。ゲートトレンチ9の第2部位32の側壁に沿った部分において、p型ベース領域6はほぼチャネルとして機能する。このため、ゲートトレンチ9の第2部位32の側壁の傾斜角度や曲率は求められる素子特性によって決定されるが、ゲートトレンチ9の第2部位32の幅w2は第1部位31の幅w1以上であることが好ましい(w1 w2)。これにより、ゲートトレンチ9の内壁全面にわたってゲート絶縁膜11の厚さt1を可能な限り均一に近づけることができる。

【0058】

ゲートトレンチ9の第3部位33には、側壁にn<sup>+</sup>型ソース領域7が露出する。ゲート トレンチ9の第1~3部位31~33の各幅w1~w3は、それぞれ第1~3部位31~ 33の側壁に露出する領域の不純物濃度で決まる。具体的には、第1~3部位31~33 の側壁に露出する領域の不純物濃度が高いほど、その幅w1~w3が広くなる。すなわち 、ゲートトレンチ9の第3部位33の側壁に露出するn<sup>+</sup>型ソース領域7の不純物濃度は 、ゲートトレンチ9の第1,2部位31,32の側壁にそれぞれ露出するn型電流拡散領 域5やp型ベース領域6の不純物濃度よりも高い。このため、ゲートトレンチ9の第3部 位33の幅w3は、ゲートトレンチ9の第1,2部位31,32の幅w1,w2よりも広 くなっている(w1<w3、w2<w3)。ゲートトレンチ9の第3部位33の幅w3が 少なくともゲートトレンチ9の第1部位31の幅w1よりも広くなっていれば、ゲートト レンチ9の第3部位33の幅w3が他の部位の幅よりも広くなっていることによる効果が 得られる。

[0059]

また、n<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル41a,42,43を種々設 定することで、少なくともゲートトレンチ9の上部コーナー部9bの形状を、第2部位3 2側から開口側(基板おもて面側)へ向かって幅w3が広がった滑らかな形状にすること ができる。これにより、ゲートトレンチ9の内壁全面にわたって、ゲート絶縁膜11の厚 さt1を概ね均一にすることができる。また、ゲートトレンチ9の内壁全面にわたってゲ ート絶縁膜11の厚さt1が均一であっても、ゲートトレンチ9の第3部位33の幅w3 が第2部位32側から開口側へ向かって広がっていることで、ゲート絶縁膜11に局所的 に電界が集中することを抑制することができる。

[0060]

例えば、図2(b)に示すように、n<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル 41 aは、ソース電極14との界面30 aからp型ベース領域6との界面30 bまで(す なわち n<sup>+</sup>型ソース領域7の厚さt2分)が均一な不純物濃度となっている。p型ベース 領域6の内部には、n<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル41 aに連続して

40

50

、基板裏面側に深くなるにしたがって所定の割合(傾き)で穏やかに不純物濃度が減少す るテール部41bが形成されていてもよい。n⁺型ソース領域7の厚さt2とは、ソース 電極14とn⁺型ソース領域7との界面30aから、n⁺型ソース領域7とp型ベース領域 6との界面30bまでの距離である。

【0061】

このように n<sup>+</sup>型ソース領域 7 の n 型不純物濃度プロファイル 4 1 a を有することで、 ゲートトレンチ 9 の第 3 部位 3 3 の幅 w 3 を第 1 部位 3 1 の幅 w 1 よりも広くすることが できる。さらに、 n<sup>+</sup>型ソース領域 7 の n 型不純物濃度プロファイル 4 1 a のテール部 4 1 b を有することで、ゲートトレンチ 9 には、第 2 部位 3 2 の側壁に、第 3 部位 3 3 の側

壁に連続して、第3部位33の側壁と斜度 2の異なる段差部9cが形成される。ゲート トレンチ9の第2部位32の側壁の段差部9cの、炭化珪素基板10内における基板おも て面に対する斜度 2は、第3部位33の側壁の、炭化珪素基板10内における基板おも て面に対する斜度 1よりも広い(1<2)。図2(a)には、斜度 2を炭化珪素 基板10のおもて面に略平行な、n<sup>+</sup>型ソース領域7とp型ベース領域6との界面30b に対する角度として図示する。ゲートトレンチ9の第2部位32の段差部9cにおける幅 w2<sup>'</sup>は、n<sup>+</sup>型ソース領域7とp型ベース領域6との界面30bからテール部41bの 深さt3分、基板裏面に向かうにしたがって所定の割合で狭くなっている。 【0062】

また、図3(b)に示すように、n\*型ソース領域7のn型不純物濃度プロファイル4 10 2は、ソース電極14との界面30aからp型ベース領域6との界面30bに向かうにし たがって(すなわちn\*型ソース領域7の厚さt2分だけ)所定の割合で略線形に不純物 濃度が減少していてもよい。このようなn\*型ソース領域7のn型不純物濃度プロファイ ル42であっても、図3(a)に示すように、ゲートトレンチ9の第3部位33の幅w3 を第1部位31の幅w1よりも広くすることができる。さらに、ゲートトレンチ9の第3 部位3300幅w3を、n\*型ソース領域7とp型ベース領域6との界面30bから開口側 へ向かって所定の割合で略線形に広げることができる。すなわち、ゲートトレンチ9の第 3部位33の側壁の、炭化珪素基板10内における基板おもて面に対する斜度 1を鈍角 にすることができる(1>90°)。

【0063】

また、図4(b)に示すように、n<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル4 3は、ソース電極14との界面30aからp型ベース領域6との界面30bに向かうにし たがって(すなわちn<sup>+</sup>型ソース領域7の厚さt2分だけ)指数関数的に不純物濃度が減 少していてもよい。このようなn<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル43で あっても、図4(a)に示すように、ゲートトレンチ9の第3部位33の幅w3を第1部 位31の幅w1よりも広くすることができる。さらに、ゲートトレンチ9の上部コーナー 部9bの断面形状を、n<sup>+</sup>型ソース領域7の厚さt2よりも小さい曲率半径で、ゲートト レンチ9の内部に凸状に湾曲する略円弧状にすることができる。図4(a)には、ゲート トレンチ9の上部コーナー部9bが湾曲している状態を、点線円弧を図示して示す。これ により、ゲートトレンチ9の第3部位33の幅w3を開口側から第2部位32側に向かう にしたがって緩やかに狭くすることができる。

[0064]

ゲートトレンチ9の底面および底面コーナー部9 a が第2 p<sup>+</sup>型領域4 に接している場合、ゲートトレンチ9の底面および底面コーナー部9 a の断面形状を第2 p<sup>+</sup>型領域4 の 不純物濃度に応じて変化させてもよい。すなわち、ゲートトレンチ9の底面から側壁にわ たって滑らかに連続する断面形状となるように、第2 p<sup>+</sup>型領域4 の n 型不純物濃度プロ ファイルを基板おもて面から基板裏面に向かうにしたがって減少するように設定してもよい。

【0065】

次に、実施の形態にかかる半導体装置の製造方法について説明する。図5~9は、実施 40 の形態にかかる半導体装置の製造途中の状態を示す断面図である。まず、図5に示すよう に、n<sup>+</sup>型出発基板(出発ウエハ)1として、例えば窒素(N)などのn型不純物をドー ピングしたn<sup>+</sup>型単結晶基板を用意する。n<sup>+</sup>型出発基板1のおもて面は、例えば(000 1)面、いわゆるSi面であってもよい。n<sup>+</sup>型出発基板1は、n<sup>+</sup>型ドレイン領域となる

【0066】

次に、 n<sup>+</sup>型出発基板1のおもて面に、図1の n<sup>-</sup>型炭化珪素層(第1エピタキシャル成 長層)21となる例えば窒素などの n 型不純物をドープした n<sup>-</sup>型炭化珪素層21 a をエ ピタキシャル成長させる。 n<sup>-</sup>型炭化珪素層21 a の厚さおよび不純物濃度は、それぞれ 、例えば10 μ m 程度および3 × 10<sup>15</sup> / c m<sup>3</sup>程度であってもよい。次に、例えばプラ 20

ズマCVD(Chemical Vapor Deposition:化学気相成長)等 により、n<sup>-</sup>型炭化珪素層21aの表面上に、例えば1.5µm程度の厚さの酸化膜(酸 化珪素(SiO<sub>2</sub>)膜:不図示)を堆積する。

【 0 0 6 7 】

次に、フォトリソグラフィにより、第1,2 p<sup>+</sup>型領域3,4の形成領域に対応する部 分の酸化膜を除去する。次に、この酸化膜の残部をマスク(酸化膜マスク)としてアルミ ニウム(A1)等の p型不純物をイオン注入し、 n<sup>-</sup>型炭化珪素層21 aの表面層に、第 2 p<sup>+</sup>型領域4 および p<sup>+</sup>型領域(以下、 p<sup>+</sup>型部分領域とする)3 a をそれぞれ選択的に 形成する。この p<sup>+</sup>型部分領域3 a は、第1 p<sup>+</sup>型領域3の一部である。

[0068]

p<sup>+</sup>型部分領域3 a および第2 p<sup>+</sup>型領域4 のイオン注入深さおよび不純物濃度は、それ ぞれ、例えば0.5 μ m 程度および5 × 1 0<sup>18</sup> / c m<sup>3</sup>程度であってもよい。 p<sup>+</sup>型部分領 域3 a および第2 p<sup>+</sup>型領域4 のイオン注入深さは、熱処理により結晶欠陥を回復可能な 0.7 μ m 以下であることが好ましい。 p<sup>+</sup>型部分領域3 a と第2 p<sup>+</sup>型領域4 とを異なる イオン注入工程で別々に形成してもよい。

【0069】

次に、 p<sup>+</sup>型部分領域 3 a および第 2 p<sup>+</sup>型領域 4 の形成に用いた酸化膜マスクの一部を 除去して、 n<sup>-</sup>型炭化珪素層 2 1 a の、 n 型電流拡散領域 5 の形成領域に対応する部分を 露出させる。次に、この酸化膜マスクをマスクとして窒素などの n 型不純物をイオン注入 し、 n<sup>-</sup>型炭化珪素層 2 1 a の表面層に n 型領域(以下、 n 型部分領域とする) 5 a を形 成する。この n 型部分領域 5 a は、 n 型電流拡散領域 5 の一部である。 n 型部分領域 5 a のイオン注入深さおよび不純物濃度は、それぞれ、例えば 0 . 5 µ m程度および 1 × 1 0 <sup>17</sup> / c m<sup>3</sup>程度であってもよい。

【0070】

n 型炭化珪素層 2 1 a の、p<sup>+</sup>型部分領域 3 a、第 2 p<sup>+</sup>型領域 4 および n 型部分領域 5 a 以外の部分が n 型ドリフト領域 2 となる。 n 型ドリフト領域 2 の厚さt 1 1 は、例 えば 3 μ m 以上 1 0 0 μ m 以下程度になるように設定され(3 μ m t 1 1 1 0 0 μ m )、素子の耐圧の高さに比例して厚くなる。 p<sup>+</sup>型部分領域 3 a および第 2 p<sup>+</sup>型領域 4 と 、 n 型部分領域 5 a と、の形成順序を入れ替えてもよい。そして、 n 型炭化珪素層 2 1 a 上の酸化膜マスクを除去する。

【0071】

次に、図6に示すように、n<sup>-</sup>型炭化珪素層21a上に、図1のn<sup>-</sup>型炭化珪素層21と なる例えば窒素などのn型不純物をドープしたn<sup>-</sup>型炭化珪素層21bをエピタキシャル 成長させる。n<sup>-</sup>型炭化珪素層21bの厚さおよび不純物濃度は、例えばn<sup>-</sup>型炭化珪素層 21aと同様である。n<sup>-</sup>型炭化珪素層21bの厚さは、MOSFETのオン時に、n型 電流拡散領域5の、ゲートトレンチ9に沿った部分の厚さt13(図8参照)が電流経路 となる十分な厚さであることが好ましく、例えば0.3µm以上0.7µm以下程度であ ってもよい。

[0072]

次に、例えばプラズマCVD等により、n<sup>-</sup>型炭化珪素層21bの表面上に、例えば1 4 .5µm程度の厚さの酸化膜(SiO<sub>2</sub>膜:不図示)を堆積する。次に、フォトリソグラ フィにより、第1p<sup>+</sup>型領域3の形成領域に対応する部分の酸化膜を除去する。次に、こ の酸化膜の残部をマスク(酸化膜マスク)としてアルミニウム等のp型不純物をイオン注 入し、n<sup>-</sup>型炭化珪素層21bにp<sup>+</sup>型部分領域3bを選択的に形成する。

【0073】

このとき、 p<sup>+</sup>型部分領域3 b は、 n<sup>-</sup>型炭化珪素層2 1 b の、厚さ方向に p<sup>+</sup>型部分領 域3 a に対向する部分に、 p<sup>+</sup>型部分領域3 a に達する深さで形成する。 p<sup>+</sup>型部分領域3 b の幅および不純物濃度は、例えば p<sup>+</sup>型部分領域3 a と略同じである。この p<sup>+</sup>型部分領 域3 b は、第1 p<sup>+</sup>型領域3 の一部である。 p<sup>+</sup>型部分領域3 a , 3 b が厚さ方向(縦方向 )に連結されることで、第1 p<sup>+</sup>型領域3 が形成される。 10

【0074】

次に、 p<sup>+</sup>型部分領域 3 b の形成に用いた酸化膜マスクの一部を除去して、 n<sup>-</sup>型炭化珪 素層 2 1 b の、 n 型電流拡散領域 5 の形成領域に対応する部分を露出させる。次に、この 酸化膜マスクをマスクとして窒素などの n 型不純物をイオン注入し、 n<sup>-</sup>型炭化珪素層 2 1 b の表面層に n 型部分領域 5 b を形成する。 n 型部分領域 5 b の不純物濃度は、 n 型部 分領域 5 a と略同じであってもよい。

【0075】

この n 型部分領域 5 b は、 n 型電流拡散領域 5 の一部である。 n 型部分領域 5 a , 5 b は少なくとも一部が接するように形成する。 n 型部分領域 5 a , 5 b が厚さ方向に連結さ れることで、 n 型電流拡散領域 5 が形成される。 p<sup>+</sup>型部分領域 3 b と n 型部分領域 5 b との形成順序を入れ替えてもよい。そして、 n<sup>-</sup>型炭化珪素層 2 1 ( n<sup>-</sup>型炭化珪素層 2 1 b)上の酸化膜マスクを除去する。

【0076】

次に、図7に示すように、n<sup>-</sup>型炭化珪素層21上に、例えばアルミニウムなどのp型 不純物をドープしたp型炭化珪素層(第2エピタキシャル成長層)22をエピタキシャル 成長させる。p型炭化珪素層22の厚さおよび不純物濃度は、それぞれ、例えば1.3µ m程度4×10<sup>17</sup>/cm<sup>3</sup>程度であってもよい。ここまでの工程により、n<sup>+</sup>型出発基板1 上にn<sup>-</sup>型炭化珪素層21およびp型炭化珪素層22を順に堆積した炭化珪素基板(半導 体ウエハ)10が形成される。

【0077】

次に、フォトリソグラフィにより、 p 型炭化珪素層 2 2 の表面上に、活性領域(チップ 中央部)を覆うフォトレジストマスクを形成する。次に、このフォトレジストマスクをマ スクとしてエッチングを行い、エッジ終端領域の全域(チップ外周の全域)にわたって p 型炭化珪素層 2 2 を除去して、活性領域のみに p 型炭化珪素層 2 2 を残す。このエッチン グは、例えば、六フッ化硫黄(SF<sub>6</sub>)等のフッ素系ガスを用いたドライエッチングであ ってもよい。

【0078】

このとき、エッジ終端領域において例えば1.4µm程度の厚さで炭化珪素層を除去す ることで、p型炭化珪素層22とともに下層のn<sup>-</sup>型炭化珪素層21の表面層を若干除去 してもよい。これによって、炭化珪素基板10のおもて面に、エッジ終端領域を活性領域 よりも低くした段差が形成され、エッジ終端領域において基板おもて面にn<sup>-</sup>型炭化珪素 層21が露出される。

[0079]

次に、例えばプラズマCVD等により、p型炭化珪素層22の表面から基板おもて面に 露出したn<sup>-</sup>型炭化珪素層21の表面にわたって、例えば1.5µm程度の厚さの酸化膜 (SiO<sub>2</sub>膜:不図示)を堆積する。次に、フォトリソグラフィにより、n<sup>+</sup>型ソース領域 7の形成領域に対応する部分の酸化膜を除去する。

【0080】

次に、この酸化膜の残部をマスク(酸化膜マスク)としてリン(P)等のn型不純物を イオン注入し、p型炭化珪素層22の表面層にn<sup>+</sup>型ソース領域7を選択的に形成する。 このとき、イオン注入のn型不純物のドーズ量をp型炭化珪素層22のp型不純物濃度よ りも高く設定して、p型炭化珪素層22の一部の導電型をn型に打ち返せばよい。また、 n<sup>+</sup>型ソース領域7を上述したいずれかのn型不純物濃度プロファイル41a,42,4 3(図2(b),3(b),4(b)参照)で形成すればよい。そして、n<sup>+</sup>型ソース領 域7の形成に用いた酸化膜マスクを除去する。

【0081】

次に、再度、例えばプラズマCVDにより、p型炭化珪素層22の表面から基板おもて 面に露出したn<sup>-</sup>型炭化珪素層21の表面にわたって、例えば1.5µm程度の厚さの酸 化膜(SiO<sub>2</sub>膜:不図示)を堆積する。次に、フォトリソグラフィにより、p<sup>++</sup>型コン タクト領域8の形成領域に対応する部分の酸化膜を除去する。 20

10

[0082]

次に、この酸化膜の残部をマスク(酸化膜マスク)としてアルミニウム等の p 型不純物 をイオン注入し、 p 型炭化珪素層 2 2 の一部の p 型不純物濃度が高くして、 p<sup>++</sup>型コンタ クト領域 8 を選択的に形成する。そして、 p<sup>++</sup>型コンタクト領域 8 の形成に用いた酸化膜 マスクを除去する。 n<sup>+</sup>型ソース領域 7 と p<sup>++</sup>型コンタクト領域 8 との形成順序を入れ替 えてもよい。 p 型炭化珪素層 2 2 の、 n<sup>+</sup>型ソース領域 7 および p<sup>++</sup>型コンタクト領域 8 以外の部分が p 型ベース領域 6 となる。

【0083】

次に、再度、例えばプラズマCVDにより、p型炭化珪素層22の表面から基板おもて 面に露出したn<sup>-</sup>型炭化珪素層21の表面にわたって、例えば1.5µm程度の厚さの酸 <sup>10</sup> 化膜(SiO₂膜:不図示)を堆積する。次に、フォトリソグラフィにより、JTE構造 を構成する複数のp型領域のうちの1つのp型領域の形成領域に対応する部分の酸化膜を 除去する。

【0084】

次に、この酸化膜の残部をマスク(酸化膜マスク)としてアルミニウム等の p型不純物 をイオン注入し、 p型炭化珪素層 2 2 の一部の p型不純物濃度を高くして、 J T E 構造を 構成する p型領域を選択的に形成する。そして、この p型領域の形成に用いた酸化膜マス クを除去する。

【0085】

これらp型領域を形成するための酸化膜マスクの形成、p型不純物をイオン注入、およ 20 び酸化膜マスクの除去を1組とする工程を、JTE構造を構成するp型領域の個数分繰り 返し行う。JTE構造の最も内側のp型領域は、活性領域の最も外側の第1p<sup>+</sup>型領域3 に連結されればよく、その配置は種々変更可能である。

【0086】

次に、イオン注入で形成した全ての領域(第1,2 p<sup>+</sup>型領域3,4、 n 型電流拡散領 域5、 n<sup>+</sup>型ソース領域7、 p<sup>++</sup>型コンタクト領域8およびJTE構造のp型領域)を、 熱処理により活性化(活性化アニール)する。この活性化アニールは、例えば、不活性ガ ス雰囲気において1700 程度の温度で行ってもよい。

【0087】

次に、図8に示すように、再度、例えばプラズマCVDにより、p型炭化珪素層22の 30 表面から基板おもて面に露出したn<sup>-</sup>型炭化珪素層21の表面にわたって、例えば1.5 µm程度の厚さの酸化膜(SiO<sub>2</sub>膜:不図示)を堆積する。次に、フォトリソグラフィ により、ゲートトレンチ9の形成領域に対応する部分の酸化膜を除去する。

【0088】

次に、この酸化膜の残部をマスク(酸化膜マスク)としてエッチングを行い、 n<sup>+</sup>型ソ ース領域7、 p型ベース領域6を貫通して n型電流拡散領域5に達するゲートトレンチ9 を形成する。ゲートトレンチ9の底面が第2 p<sup>+</sup>型領域4に達していてもよい。このエッ チングは、例えばフッ素系ガスを用いたドライエッチングであってもよい。

【 0 0 8 9 】

ゲートトレンチ9を形成するためのエッチングにフッ素系ガスを用いることで、炭化珪 40 素のエッチングと、ゲートトレンチ9の側壁の保護と、が同時に進行しやすくなるため、 ゲートトレンチ9の深さ方向に略等しい幅でエッチングが進行する異方性エッチングが可 能となる。すなわち、深さ方向に幅の等しいゲートトレンチ9が形成される。そして、ゲ ートトレンチ9の形成に用いた酸化膜マスクを除去する。

[0090]

次に、不可避的にシラン(SiH<sub>4</sub>)を含む水素(H<sub>2</sub>)ガス雰囲気か、水素およびシランを含む混合ガス雰囲気において例えば1500 程度の温度での熱処理により、ゲートトレンチ9の側壁をエッチングする。このとき、ゲートトレンチ9の側壁に露出する部分で炭化珪素の構成元素の再配列が行われ、ゲートトレンチ9の第3部位33の幅w3が第 1部位31の幅w1よりも広くなる。不可避的にシランを含む水素ガス雰囲気とは、チャ

ンバー内に導入するガスは水素ガスのみであるが、当該水素ガス雰囲気のプロセス中にシ ランが混入されたガス雰囲気であることである。水素およびシランを含む混合ガス雰囲気 とは、チャンバー内に水素ガスおよびシランガスを導入して形成されるガス雰囲気である

【0091】

次に、酸素(O<sub>2</sub>)雰囲気において1000 程度の温度の熱処理により、ゲートトレ ンチ9の内壁を第1犠牲酸化し、第1犠牲酸化により形成された熱酸化膜(犠牲酸化膜) を除去することで、ゲートトレンチ9の第3部位33の幅w3を調整する。ゲートトレン チ9の第3部位33の側壁において、炭化珪素層の酸化速度(熱酸化膜の成長速度)は、 炭化珪素層の不純物濃度が高いほど早くなる。例えば、n<sup>+</sup>型ソース領域7のリン濃度が 1×10<sup>20</sup>/cm<sup>3</sup>である場合、n<sup>+</sup>型ソース領域7の酸化速度は、n<sup>+</sup>型ソース領域7の リン濃度が1×10<sup>18</sup>/cm<sup>3</sup>である場合よりも1.2倍程度早い。このため、熱酸化膜 の成長速度差を利用して、第1犠牲酸化においてゲートトレンチ9の第3部位33の幅w 3をさらに広げることができる。これにより、ゲートトレンチ9を所定の断面形状(図2 ~4参照)にすることができる。炭化珪素の構成元素を再配列するための熱処理のみでも ゲートトレンチ9を所定の断面形状にすることが可能であるため、第1犠牲酸化を省略し てもよい。また、第1犠牲酸化および犠牲酸化膜の除去を1組とする工程を、ゲートトレ ンチ9の第3部位33が所定の幅w3になるまで連続して繰り返し行ってもよい。 【0092】

次に、例えば酸素ガス雰囲気での熱処理および常圧CVDにより、基板おもて面上に、 酸化膜(SiО₂膜)を堆積する。次に、この酸化膜をパターニングして活性領域に対応 する部分を除去し、エッジ終端領域を覆う酸化膜をフィールド酸化膜(不図示)として残 す。次に、例えば、酸素ガス雰囲気において1000 程度の温度を熱処理により、ゲー トトレンチ9の内壁を第2犠牲酸化する。次に、第2犠牲酸化により形成された熱酸化膜 (犠牲酸化膜)を除去し、ゲートトレンチ9の内壁に付着している不純物を除去する。こ の第2犠牲酸化においても、ゲートトレンチ9の第3部位33の幅w3が広がる。このた め、第2犠牲酸化後にゲートトレンチ9の第3部位33が所定の幅w3になるように、炭 化珪素の構成元素を再配列するための熱処理条件、第1,2犠牲酸化の条件、および n<sup>+</sup> 型ソース領域7のn型不純物濃度プロファイル41a,42,43等を設定することが好 ましい。第2犠牲酸化を省略してもよい。

【0093】

次に、図9に示すように、例えば、熱CVDにより、炭化珪素基板10のおもて面(n \*型ソース領域7およびp<sup>++</sup>型コンタクト領域8の表面)およびゲートトレンチ9の内壁 に沿ってゲート絶縁膜11を形成する。上述したようにゲートトレンチ9の第3部位33 の幅w3が第1部位31の幅w1よりも広くなっているため、CVDによりゲートトレン チ9の内壁全面にわたって概ね均一の厚さt1にゲート絶縁膜11が堆積される。ゲート 絶縁膜11の厚さは、例えば40µm以上120µm以下程度であってもよい。 【0094】

次に、ゲートトレンチ9の内部に埋め込むように、ゲート絶縁膜11上に例えばリンな

どの n 型不純物をドープした多結晶シリコン(poly-Si)層を堆積する。次に、フ ォトリソグラフィにより多結晶シリコン層をパターニングし、ゲートトレンチ9の内部に ゲート電極12となる多結晶シリコン層を残す。そして、ゲート電極12の上面12aが ゲート絶縁膜11の、基板おもて面上の部分の表面11aよりもゲートトレンチ9の内部 側に低く位置するように、ゲート電極12となる多結晶シリコン層を例えばエッチバック する。

【0095】

ゲート電極12の上面12aがゲート絶縁膜11の、基板おもて面上の部分の表面11 aよりもゲートトレンチ9の内部側の低い位置にあることで、後の工程で形成されるソー スパッド(電極パッド)15の被覆不良を防止することができる。

【0096】

20

10

30

次に、ゲート絶縁膜11、ゲート電極12およびフィールド酸化膜を覆うように、炭化 珪素基板10のおもて面全面に層間絶縁膜13を形成する。層間絶縁膜13は、例えば、 PSG(Phospho Silicate Glass)やBPSG(Boro Ph ospho Silicate Glass)であってもよい。層間絶縁膜13の厚さは 、例えば1µm程度であってもよい。

【0097】

次に、層間絶縁膜13およびゲート絶縁膜11をパターニングしてコンタクトホールを 形成し、コンタクトホール内にn<sup>+</sup>型ソース領域7およびp<sup>++</sup>型コンタクト領域8を露出 させる。次に、熱処理(リフロー)により、層間絶縁膜13を平坦化する。

【 0 0 9 8 】

10

20

次に、コンタクトホール内の炭化珪素部(n<sup>+</sup>型ソース領域7およびp<sup>++</sup>型コンタクト 領域8)の表面および層間絶縁膜13の表面に沿って、例えばニッケル(Ni)膜等の導 電性膜を形成する。次に、この導電性膜をパターニングして選択的に除去し、コンタクト ホール内にのみソース電極14となる導電性膜を残す。

【 0 0 9 9 】

次に、炭化珪素基板10の裏面(n<sup>+</sup>型出発基板1の裏面)に、ドレイン電極16とな る例えばニッケル(Ni)膜等の導電性膜を形成する。次に、例えば不活性ガス雰囲気に おいて100 程度の温度での熱処理により、炭化珪素基板10とソース電極14および ドレイン電極16との各オーミックコンタクト(オーミック性の電気的接触部)を形成す る。

[0100]

次に、スパッタリングにより、コンタクトホールを埋め込むように、炭化珪素基板10 のおもて面に例えば5µm程度の厚さのアルミニウム膜を堆積する。次に、このアルミニ ウム膜をパターニングして選択的に除去し、当該アルミニウム膜の、活性領域においてソ ース電極14および層間絶縁膜13を覆う部分をソースパッド15として残す。当該アル ミニウム膜の一部をゲートパッドとして残してもよい。

[0101]

次に、スパッタリングにより、ドレイン電極16の表面に、チタン(Ti)膜、ニッケ ル膜および金(Au)を順に積層してドレインパッド17を形成する。その後、半導体ウ エハをダイシング(切断)してチップ状に個片化することで、図1に示すMOSFETが 完成する。

【0102】

以上、説明したように、実施の形態によれば、ゲートトレンチの第3部位の幅が第1, 2部位の幅よりも広くなっていることで、ゲートトレンチの内壁全面にわたって、ゲート 絶縁膜の厚さが概ね均一にすることができる。かつ、少なくともゲートトレンチの上部コ ーナー部の形状を、ゲートトレンチの第2部位側から開口側(基板おもて面側)へ向かっ て幅が広がった滑らかな形状にすることができる。このため、ゲート絶縁膜に局所的に電 界が集中することを抑制することができ、ゲート絶縁膜の絶縁破壊電界強度を高くするこ とができる。したがって、ゲート絶縁膜の信頼性を向上させることができ、MOSFET の通電によるゲート特性の経時劣化を抑制して長期にわたる信頼性を向上させることがで きる。

【0103】

(実施例)

次に、ゲート絶縁膜11の絶縁破壊電界強度について検証した。図10は、比較例のゲ ートトレンチの断面形状を示す断面図である。図11は、実施例のゲート絶縁膜の絶縁破 壊電界強度を示す図表である。まず、上述した実施の形態にかかる半導体装置の製造方法 にしたがい、n<sup>+</sup>型ソース領域7のn型不純物濃度プロファイルの異なる3つのMOSF ET(以下、実施例1~3とする)をそれぞれ複数作製した。実施例1~3ともに、ゲー トトレンチ9を形成するためのエッチング後、不可避的にシランを含む水素ガス雰囲気に おいて1500 の温度で5分間の熱処理を行った。その後、ゲートトレンチ9の内壁を 30

ゲート絶縁膜11を形成している。 n <sup>+</sup>型ソース領域7の厚さt2を0.5μmとした。 【0104】

実施例1は、図2(b)に示すn<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル41 aおよびそのテール部41bを有する。具体的には、n<sup>+</sup>型ソース領域7は、ソース電極 14との界面30aからp型ベース領域6との界面30bまで(すなわちn<sup>+</sup>型ソース領 域7の厚さt2分)を1×10<sup>20</sup>/cm<sup>3</sup>の不純物濃度に均一にしたn型不純物濃度プロ ファイル41aを有する。かつ、p型ベース領域6の内部には、n型不純物濃度プロファ イル41aに連続してテール部41bが形成されている。テール部41bは、n<sup>+</sup>型ソー ス領域7とp型ベース領域6との界面30bから基板裏面側に深くなるにしたがって、1 ×10<sup>20</sup>/cm<sup>3</sup>から所定の割合(傾き)で穏やかに不純物濃度が減少するn型不純物濃 度プロファイルを有する。

【0105】

実施例1においては、図2(b)のn<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル 41aおよびそのテール部41bにより、第3部位33の幅w3が第3部位33以外の部 分(第1,2部位31,32)の幅w1,w2よりも広いゲートトレンチ9が形成された 。かつ、ゲートトレンチ9には、第2部位32の側壁に、第3部位33に連続して、第3 部位33の側壁と斜度 2の異なる段差部9cが形成された。すなわち、実施例1のゲー トトレンチ9は、図2(a)に示す断面形状になった。ゲートトレンチ9の第3部位33 の幅w3は約1.0μmであり、第1,2部位31,32の幅w1,w2は約0.7μm であった。

[0106]

実施例2は、図3(b)に示すn<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル42 を有する。具体的には、n<sup>+</sup>型ソース領域7は、ソース電極14との界面30aにおける n型不純物濃度を1×10<sup>20</sup>/cm<sup>3</sup>とし、p型ベース領域6との界面30bにおけるn 型不純物濃度を1×10<sup>18</sup>/cm<sup>3</sup>とした。かつ、n<sup>+</sup>型ソース領域7は、ソース電極14 との界面30aからp型ベース領域6との界面30bに向かうにしたがって所定の割合で 略線形に不純物濃度が減少するn型不純物濃度プロファイル42を有する。

【0107】

実施例2においても、図3(b)のn<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル 42により、実施例1と同様に、第3部位33の幅w3が第1,2部位31,32の幅w 1,w2よりも広いゲートトレンチ9が形成された。かつ、実施例2においては、ゲート トレンチ9の第3部位33の幅w3は、開口側から第2部位32側に向かうにしたがって 所定の割合で略線形に狭くなった。すなわち、実施例2のゲートトレンチ9は、図3(a )に示す断面形状になった。ゲートトレンチ9の第3部位33の幅w3は最も広い開口側 で約1.0µmであり、最も狭い第2部位32との境界で約0.7µmであった。ゲート トレンチ9の第1,2部位31,32の幅w1,w2は約0.7µmであった。 【0108】

実施例3は、図4(b)に示すn<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル43 を有する。具体的には、n<sup>+</sup>型ソース領域7は、ソース電極14との界面30aにおける n型不純物濃度を1×10<sup>20</sup>/cm<sup>3</sup>とし、p型ベース領域6との界面30bにおけるn 型不純物濃度を1×10<sup>18</sup>/cm<sup>3</sup>とした。かつ、n<sup>+</sup>型ソース領域7は、ソース電極14 との界面30aからp型ベース領域6との界面30bに向かうにしたがって指数関数的に 不純物濃度が減少するn型不純物濃度プロファイル43を有する。

【0109】

実施例3においても、図4(b)のn<sup>+</sup>型ソース領域7のn型不純物濃度プロファイル 43により、実施例1と同様に、第3部位33の幅w3が第1,2部位31,32の幅w 1,w2よりも広いゲートトレンチ9が形成された。かつ、実施例3においては、ゲート トレンチ9の第3部位33の幅w3は、開口側から第2部位32側に向かうにしたがって 緩やかに狭くなった。すなわち、実施例2のゲートトレンチ9は、図4(a)に示す断面 形状になった。ゲートトレンチ9の第3部位33の幅w3は最も広い開口側で約0.9µ 20

10

m であり、最も狭い第 2 部位 3 2 との境界で約 0 . 7 μ m であった。ゲートトレンチ 9 の 第 1 , 2 部位 3 1 , 3 2 の幅 w 1 , w 2 は約 0 . 7 μ m であった。 【 0 1 1 0 】

比較として、上述した実施の形態にかかる半導体装置の製造方法において、ゲートトレ ンチ59の形成後、炭化珪素の構成元素を再配列するための熱処理を行わずに、ゲート絶 縁膜61を形成してMOSFET(以下、比較例とする)を作製した(図10参照)。比 較例では、基板おもて面に略直交する側壁を有するゲートトレンチ59が形成された。す なわち、ゲートトレンチ59の幅w11は、第1~3部位81~83にわたって等しく0 .7μmであった。

[0111]

比較例の、ゲートトレンチ59の断面形状以外の構成は実施例1と同様である。図10 は比較例のゲートトレンチ59の形状を簡易的に示したものであり、比較例のゲートトレ ンチ59の形状は、第1,2p<sup>+</sup>型領域の有無に影響されない。符号71はn<sup>-</sup>型の炭化珪 素層(エピタキシャル層)であり、n<sup>-</sup>型ドリフト領域52となる。符号72はp型の炭 化珪素層であり、炭化珪素層72の、n<sup>+</sup>型ソース領域57およびp<sup>++</sup>型コンタクト領域 (不図示)以外の部分がp型ベース領域56となる。符号62,63,64,65は、そ れぞれゲート電極、層間絶縁膜、ソース電極およびソースパッドである。

【0112】

これら実施例1~3および比較例について、ソース電極およびドレイン電極を接地電位 とし、ゲート電圧を上昇させたときの漏れ電流(Fowler-Nordheimトンネ ル電流)を測定した。図11には、実施例1~3および比較例それぞれ100個ずつの試 料において、漏れ電流が1×10<sup>-8</sup>Aに達したときのゲート電圧の平均値(図11の「1 ×10<sup>-8</sup>Aに達する電圧平均値」)を示す。また、図11には、実施例1~3および比較 例それぞれ100個ずつの試料について、ゲート絶縁膜にかかる電界を8MV/cmとし たときに、ゲート絶縁膜の絶縁破壊が生じなかった試料のドレイン・ソース間電流の平均 値(図11の「8MV/cmの電流平均値」)と、素子破壊(ゲート絶縁膜の絶縁破壊) が生じた試料数(図11の「8MV/cmの素子破壊数」)と、を示す。

【0113】

上記検証において、漏れ電流の基準値を1×10<sup>-8</sup>Aとした理由は、次の通りである。 耐圧1200Vクラス以上のMOSFETにおいて漏れ電流が1×10<sup>-8</sup>A以上となる場 合、MOSFETの実使用が困難である。このため、漏れ電流が1×10<sup>-8</sup>A以上となる ときのMOSFETの電流能力を、MOSFETの動作限界値として取得することができ るからである。

【0114】

また、ゲート絶縁膜にかける電界の基準値を8MV/cmとした理由は、次の通りであ る。耐圧1200Vクラス以上のMOSFETでは、ゲート絶縁膜の厚さを100nmと し、ゲート電圧を25Vとしたときに、実使用時に、ゲート絶縁膜に8MV/cmの電界 がかかる。このため、ゲート絶縁膜の絶縁破壊電界強度が少なくとも8MV/cm程度必 要であるからである。

【0115】

図11に示すように、実施例1~3は、比較例に比べて、漏れ電流が1×10<sup>-8</sup>Aに達 するゲート電圧が大きいことが確認された。また、実施例1~3は、比較例に比べて、ゲ ート絶縁膜にかかる電界が8MV/cmであるときのドレイン-ソース間電流が大きいこ とが確認された。実施例1~3は、比較例に比べて、素子破壊が生じた試料数が少ないこ とが確認された。

【0116】

また、これら実施例1~3および比較例について、素子破壊が生じた試料の破損個所を 集束イオンビーム(FIB:Focused Ion Beam)により切り出し、走査 型電子顕微鏡(SEM:Scanning Electron Microscope) により観察した。 10

20

30

**[**0117]

その結果、比較例の素子破壊が生じた試料では、ゲートトレンチ59の上部コーナー部 59bからゲート絶縁膜61の絶縁破壊が発生したことが推測されるSEM画像が得られ た。その理由は、次のように推測される。比較例では、n<sup>+</sup>型ソース領域57の表面(炭 化珪素基板10のおもて面)からゲートトレンチ59の側壁にわたって、急峻(略直角) に炭化珪素層72の形状が変化する。このため、炭化珪素基板10のおもて面とゲートト レンチ59の側壁との交線(ゲートトレンチ59の上部コーナー部59b)に電界が集中 しやすくなっていると推測される。

(20)

**[**0 1 1 8 **]** 

一方、実施例1~3の素子破壊が生じた試料では、ゲートトレンチ9の側壁から底面で
 ゲート絶縁膜11の絶縁破壊が発生していることが確認された。実施例1~3の素子破壊が生じた試料では、ごみの混入など、製造プロセス上の要因により生じるゲート絶縁膜1
 1の形成不良個所で、ゲート絶縁膜11の絶縁破壊が発生していると推測される。すなわち、実施例1~3においては、ゲートトレンチ9の断面形状を要因とするゲート絶縁膜1
 1の絶縁破壊は発生しないため、比較例よりもゲート絶縁膜11の信頼性を高めることができることが確認された。

【0119】

以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範 囲で種々変更可能である。例えば、上述した実施の形態にかかる製造方法では、炭化珪素 基板のおもて面をSi面とした場合を例に説明しているが、これに限らず、炭化珪素基板 のおもて面の面方位は種々変更可能である。また、上述した各実施の形態では、炭化珪素 以外の例えば窒化ガリウム(GaN)などのワイドバンドギャップ半導体にも適用可能で ある。

[0120]

また、上述した各実施の形態では、MOSFETを例に説明しているが、これに限らず 、本発明は例えばIGBT(Insulated Gate Bipolar Tran sistor:絶縁ゲート型バイポーラトランジスタ)などのMOS型半導体装置にも適 用可能である。また、本発明は、導電型(n型、p型)を反転させても同様に成り立つ。 【産業上の利用可能性】

**[**0121**]** 

30

20

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される半導体装置に有用であり、特に耐 圧1200Vクラス以上の高耐圧な半導体装置に適している。

## 【符号の説明】

- **[**0122**]** 
  - 1 n⁺型出発基板
  - 2 n<sup>-</sup>型ドリフト領域
  - 3 , 4 p<sup>+</sup>型領域
  - 3 a , 3 b p<sup>+</sup>型部分領域
  - 5 n型電流拡散領域
  - 5 a , 5 b n 型部分領域
  - 6 p型ベース領域
  - 7 n<sup>+</sup>型ソース領域
  - 8 p<sup>++</sup>型コンタクト領域
  - 9 ゲートトレンチ
  - 9 a ゲートトレンチの底面コーナー部
  - 9 b ゲートトレンチの上部コーナー部
  - 9 c ゲートトレンチの側壁の段差部
  - 10 炭化珪素基板
  - 11 ゲート絶縁膜

- 1 1 a ゲート絶縁膜の表面
- 12 ゲート電極
- 12a **ゲー**ト電極の上面
- 13 層間絶縁膜
- 14 ソース電極
- 15 ソースパッド
- 16 ドレイン電極
- 17 ドレインパッド
- 21,21a,21b n<sup>-</sup>型炭化珪素層
- 2.2 p型炭化珪素層
- 30a ソース電極とn<sup>+</sup>型ソース領域との界面
- 30b n<sup>+</sup>型ソース領域とp型ベース領域との界面
- 31 ゲートトレンチの第1部位
- 32 ゲートトレンチの第2部位
- 33 ゲートトレンチの第3部位
- 4 1 a、4 2 , 4 3 n<sup>+</sup>型ソース領域のn型不純物濃度プロファイル
- 4.1 b n型不純物濃度プロファイルのテール部
- w1 ゲートトレンチの第1部位の幅
- w2 ゲートトレンチの第2部位の幅
- w 2 ' ゲートトレンチの第 2 部位の段差部における幅
- w 3 ゲートトレンチの第3部位の幅
- t1 ゲート絶縁膜の厚さ
- t 2 n<sup>+</sup>型ソース領域の厚さ
- t3 n<sup>+</sup>型ソース領域のn型不純物濃度プロファイルのテール部の深さ
- t 1 1 n<sup>-</sup>型ドリフト領域の厚さ
- t12 n型電流拡散領域の厚さ
- t13 n型電流拡散領域の、ゲートトレンチに沿った部分の厚さ





【図2】



【図3】



【図4】









【図7】







【図9】



【図10】



【図11】

	1×10 <sup>-8</sup> Aに達する 電圧平均値	8 MV/cmの 電流平均値	8 MV/cmの 素子破壊数
実施例1	43 V	6×10 <sup>-3</sup> A	4
実施例2	48 V	5×10-3 A	3
実施例3	52 V	5×10 <sup>-3</sup> A	3
比較例	18 V	1.2×10 <sup>-2</sup> A	72

フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	29/417	(2006.01)	H 0 1 L	29/78	652K
			H 0 1 L	29/78	652P
			H 0 1 L	29/78	658G
			H 0 1 L	21/28	301B
			H 0 1 L	21/28	301R
			H 0 1 L	29/50	М

(56)参考文献 米国特許出願公開第2014/0264564(US,A1)

国際公開第2013/042333(WO,A1) 特開2016-122858(JP,A) 特開2012-004312(JP,A) 特開2012-064658(JP,A) 特開2014-038966(JP,A) 特開2008-235546(JP,A) 特開2009-260253(JP,A) 特開2015-220407(JP,A)

## (58)調査した分野(Int.CI., DB名)

 H 0 1 L
 2 9 / 1 2

 H 0 1 L
 2 1 / 2 8

 H 0 1 L
 2 1 / 3 3 6

 H 0 1 L
 2 9 / 0 6

 H 0 1 L
 2 9 / 4 1 7

 H 0 1 L
 2 9 / 7 8