



(12) 发明专利

(10) 授权公告号 CN 101800631 B

(45) 授权公告日 2013. 08. 14

(21) 申请号 201010104204. 1

US 2006/0048034 A1, 2006. 03. 02,

(22) 申请日 2010. 01. 27

审查员 吕淼

(73) 专利权人 华为终端有限公司

地址 518129 广东省深圳市龙岗区坂田华为
基地 B 区 2 号楼

(72) 发明人 张稚彬 王蓉

(74) 专利代理机构 深圳市深佳知识产权代理事
务所 (普通合伙) 44285

代理人 彭愿洁 李文红

(51) Int. Cl.

H04L 1/16 (2006. 01)

(56) 对比文件

CN 101124762 A, 2008. 02. 13, 说明书第 6 页
最后 1 段—第 8 页第 1 段, 第 9 页最后 1 段—第 11
页第 1 段, 附图 3 和 4.

CN 101189831 A, 2008. 05. 28, 全文.


权利要求书 1 页 说明书 5 页 附图 4 页

(54) 发明名称

一种逻辑链路控制中的帧处理方法和装置

(57) 摘要

本发明实施例公开了一种逻辑链路控制中的帧处理方法和装置, 其中方法的实现包括: 接收数据接收端发送的发送确认帧; 获取发送确认帧携带的位图字段中的有效位图字段, 所述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段; 通过所述有效位图字段计算丢失的帧。以上实现方式, 将发送确认帧的位图的为 1 的最高位的比特, 以及上述最高位的比特以下的比特作为有效位图字段, 使用有效位图计算丢失的帧, 避免了使用多余的为 0 的比特计算丢失帧, 致使延迟期间发送的 I 帧重传的问题, 从而节省空口资源。



1. 一种逻辑链路控制中的帧处理方法,其特征在于,包括:
接收数据接收端发送的发送确认帧;
获取发送确认帧携带的位图字段中的有效位图字段,所述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段;
通过所述有效位图字段计算丢失的帧。
2. 根据权利要求 1 所述方法,其特征在于,获取发送确认帧携带的位图字段中的有效位图字段,所述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段包括:
从所述发送确认帧的位图的高位至低位依次读取,当读取到为 1 的比特时确定所述为 1 的比特以及所述为 1 的比特以下的比特为有效位图字段。
3. 根据权利要求 2 所述方法,其特征在于,通过所述有效位图字段计算丢失的帧包括:
计算所述为 1 的比特以下的为 0 的比特位对应的帧,得到所述对应的帧为丢失的帧。
4. 根据权利要求 1 所述方法,其特征在于,所述获取发送确认帧携带的位图字段中的有效位图字段包括:
从低位到高位依次读取位图,当读取到 1 的时候记录该位置,然后继续向高位读取,若读取到 1 的时候更新上述记录的位置,直到读完整个位图,将位图的最低位到记录的 1 的位置的字段作为有效位图。
5. 根据权利要求 4 所述方法,其特征在于,通过所述有效位图字段计算丢失的帧包括:
从所述有效位图的低位至高位依次读取,若为 0 则计算该为 0 的比特位对应的帧为丢失的帧。
6. 一种逻辑链路控制中的帧处理装置,其特征在于,包括:
发送确认帧接收单元,用于接收数据接收端发送的发送确认帧;
位图确认单元,用于获取发送确认帧携带的位图字段中的有效位图字段,所述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段;
帧计算单元,用于通过所述有效位图字段计算丢失的帧。
7. 根据权利要求 6 所述装置,其特征在于,所述位图确认单元包括:
第一位图确认子单元,用于从所述发送确认帧的位图的高位至低位依次读取,当读取到为 1 的比特时确定所述为 1 的比特以及所述为 1 的比特以下的比特为有效位图字段。
8. 根据权利要求 7 所述装置,其特征在于,所述帧计算单元包括:
第一帧计算子单元,用于计算所述为 1 的比特以下的为 0 的比特位对应的帧,得到所述对应的帧为丢失的帧。
9. 根据权利要求 6 所述装置,其特征在于,所述位图确认单元包括:
第二位图确认子单元,用于从低位到高位依次读取位图,当读取到 1 的时候记录该位置,然后继续向高位读取,若读取到 1 的时候更新上述记录的位置,直到读完整个位图,将位图的最低位到记录的 1 的位置的字段作为有效位图。
10. 根据权利要求 9 所述装置,其特征在于,所述位图确认单元包括:
第二帧计算子单元,用于从所述有效位图的低位至高位依次读取,若为 0 则计算该为 0 的比特位对应的帧为丢失的帧。

一种逻辑链路控制中的帧处理方法和装置

技术领域

[0001] 本发明涉及通信技术领域,特别涉及一种逻辑链路控制中的帧处理方法和装置。

背景技术

[0002] 通用分组无线服务 (General Packet Radio Service, GPRS) 为用户提供无线数据传输服务,逻辑链路控制 (Logical Link Control, LLC) 属于 GPRS 协议栈中的链路层协议。LLC 支持两种数据传输模式:异步非连接模式 (Asynchronous Disconnected Mode, ADM) 和异步稳定模式 (Asynchronous Balanced Mode, ABM)。其中,在 ABM 下,LLC 层的接收端要对发送端发送的数据进行确认,发送端需要根据接收端的确认信息,对丢失的数据进行重传。

[0003] LLC ABM 中, I 帧用于数据发送, S 帧用于数据确认;其中, I 帧帧头中参数 NS 表示发送端 I 帧的序号, S 帧帧头中参数 NR 表示希望对端下一个发送的 I 帧的序号, S 帧大致有 4 种类型,其中发送确认 (Send ack, SACK) 帧帧头中参数 NR 表示序号为 NR-1 及其以前的 I 帧都收到了,但序号为 NR 的 I 帧未收到;另外 SACK 帧头还带有位图,位图最长为 32 字节 (一个字节含 8 个比特 (Byte)),位图每个比特代表一个 I 帧的接收情况, $R(n) = 1$ 表示序号为 NR+n 的 I 帧收到了, $R(n) = 0$ 表示序号为 NR+n 的 I 帧没有收到。协议规定如果位图长度不为 8 比特的整数倍,则多余部分的 $R(n)$ 填写为 0。

[0004] 现举一个实例说明现有技术中逻辑链路控制中的帧处理方法,发送端为移动设备 (Mobile Station, MS) 接收端为服务 GPRS 支持节点 (Serving GPRS Support Node, SGSN)

[0005] 001) MS- > SGSN: 发送 I 帧, NS = 0

[0006] 002) MS- > SGSN: 发送 I 帧, NS = 1

[0007] 003) MS- > SGSN: 发送 I 帧, NS = 2

[0008] 004) MS- > SGSN: 发送 I 帧, NS = 3

[0009] 005) SGSN- > MS: 接收 RR 帧, NR = 1, 表示 SGSN 已收到 NS = 0 的 I 帧

[0010] 006) MS- > SGSN: 发送 I 帧, NS = 4

[0011] 007) SGSN- > MS: 接收 RR 帧, NR = 2, 表示 SGSN 已收到 NS = 1 的 I 帧

[0012] 008) MS- > SGSN: 发送 I 帧, NS = 5

[0013] 009) MS- > SGSN: 发送 I 帧, NS = 6

[0014] 010) MS- > SGSN: 发送 I 帧, NS = 7

[0015] 011) SGSN- > MS: 接收 SACK 帧, NR = 2, 位图长度为 1 个字节,位图为:

[0016]

0	1	0	0	0	0	0	0
---	---	---	---	---	---	---	---

,由位图所示,第 2 个比特为 1 由 NR+n 得知 SGSN 已收到了 NS = 4 的 I 帧,位图中其他位置为 0,由 NR+n 得知 SGSN 没有收到 NS 为 3、5、6、7 的 I 帧;另外 NS = NR = 2 的帧也没有收到;

[0017] 012) MS- > SGSN: 重传 I 帧, NS = 2

- [0018] 013)MS- > SGSN :重传 I 帧, NS = 3
- [0019] 014)MS- > SGSN :重传 I 帧, NS = 5
- [0020] 015)MS- > SGSN :重传 I 帧, NS = 6
- [0021] 016)MS- > SGSN :重传 I 帧, NS = 7
- [0022] 017)MS- > SGSN :发送 I 帧, NS = 8

[0023] 从上述流程看,SGSN 收到 NS = 4 的 I 帧时返回了 SACK 帧,由于空口数据传输有延时,MS 收到 SACK 帧时已经发送了 NS 为 5、6、7 的 I 帧,而 SACK 帧中位图以 Byte 为单位,当位图实际 bit 长度不为 8 的整数倍时,位图会有多余的为 0 的 bit。这样会造成数据发送端认为在延时期间发送的 I 帧(示例中 NS 为 5、6、7 的 I 帧)也丢失了,造成了不必要的 I 帧的重传。

[0024] 发明人在实现本发明的过程中发现:由于空口数据传输有时延,数据接收端对数据发送端的 I 帧的确认也有延迟,在延迟期间数据发送端会有 I 帧发送。当位图实际 bit 长度不为 8 的整数倍时,位图会有多余的为 0 的 bit。会造成数据发送端误以为延迟期间发送的 I 帧也丢失了,造成延迟期间发送的 I 帧重传,浪费空口资源。

发明内容

[0025] 本发明实施例要解决的技术问题是提供一种逻辑链路控制中的帧处理方法和装置,节约空口资源。

[0026] 为解决上述技术问题,本发明所提供的逻辑链路控制中的帧处理方法实施例可以通过以下技术方案实现:

[0027] 接收数据接收端发送的发送确认帧;

[0028] 获取发送确认帧携带的位图字段中的有效位图字段,所述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段;

[0029] 通过所述有效位图字段计算丢失的帧。

[0030] 一种逻辑链路控制中的帧处理装置,包括:

[0031] 发送确认帧接收单元,用于接收数据接收端发送的发送确认帧;

[0032] 位图确认单元,用于获取发送确认帧携带的位图字段中的有效位图字段,所述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段;

[0033] 帧计算单元,用于通过所述有效位图字段计算丢失的帧。

[0034] 上述技术方案具有如下有益效果:将发送确认帧的位图的为 1 的最高位的比特,以及上述最高位的比特以下的比特作为有效位图字段,使用有效位图计算丢失的帧,避免了使用多余的为 0 的比特计算丢失帧,致使延迟期间发送的 I 帧重传的问题,从而节省空口资源。

附图说明

[0035] 为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

- [0036] 图 1 为本发明实施例一方法流程示意图；
[0037] 图 2 为本发明实施例一方法实例流程示意图；
[0038] 图 3 为本发明实施例二装置结构示意图；
[0039] 图 4 为本发明实施例二装置结构示意图；
[0040] 图 5 为本发明实施例二装置结构示意图；
[0041] 图 6 为本发明实施例二装置结构示意图；
[0042] 图 7 为本发明实施例二装置结构示意图。

具体实施方式

[0043] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0044] 实施例一,本发明实施提供了一种逻辑链路控制中的帧处理方法,包括:

[0045] 101:接收数据接收端发送的发送确认帧;

[0046] 102:获取发送确认帧携带的位图字段中的有效位图字段,上述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段;

[0047] 上述 102 的实现方法可以为:从上述发送确认帧的位图的高位至低位依次读取,当读取到为 1 的比特时确定上述为 1 的比特以及上述为 1 的比特以下的比特为有效位图字段。以上对 102 实现的举例并不是确认位图的高位第一个为 1 的比特的唯一方式,例如还可以是从低位到高位读取,当读取到 1 的时候记录该位置,然后继续向高位读取,若读取到 1 的时候更新上述记录的位置,直到读完整个位图,将位图的最低位到记录的 1 的位置的字段作为有效位图,也是可以实现的;故以上对 102 实现的举例作为一个优选的实现方式不应理解为对本发明实施例的限定。

[0048] 103:通过上述有效位图字段计算丢失的帧。

[0049] 上述 102 和 103 的具体实现包括:计算上述为 1 的比特以下的为 0 的比特位对应的帧,得到上述对应的帧为丢失的帧。上述 102 和 103 的具体实现的举例并不是上述 102 和 103 的唯一实现方式,例如还可以:从上述有效位图的低位至高位依次读取,若为 0 则计算该为 0 的比特位对应的帧为丢失的帧。。故以上对 102 和 103 实现的举例作为一个优选的实现方式不应理解为对本发明实施例的限定。

[0050] 实施例一的方案的执行主体为数据的发送端,将发送确认帧的位图的为 1 的最高位的比特,以及上述最高位的比特以下的比特作为有效位图字段,使用有效位图计算丢失的帧,避免了使用多余的为 0 的比特计算丢失帧,致使延迟期间发送的 I 帧重传的问题,从而节省空口资源。

[0051] 本发明实施例还提供了一个实例来对本发明提供的逻辑链路控制中的帧处理方法作进一步说明,如图 2 所示:

[0052] 201)MS- > SGSN:发送 I 帧, NS = 0

[0053] 202)MS- > SGSN:发送 I 帧, NS = 1

[0054] 203)MS- > SGSN:发送 I 帧, NS = 2

- [0055] 204)MS- > SGSN :发送 I 帧, NS = 3
 [0056] 205)SGSN- > MS :接收 RR 帧, NR = 1, 表示 SGSN 已收到 NS = 0 的 I 帧
 [0057] 206)MS- > SGSN :发送 I 帧, NS = 4
 [0058] 207)SGSN- > MS :接收 RR 帧, NR = 2, 表示 SGSN 已收到 NS = 1 的 I 帧
 [0059] 208)MS- > SGSN :发送 I 帧, NS = 5
 [0060] 209)MS- > SGSN :发送 I 帧, NS = 6
 [0061] 210)MS- > SGSN :发送 I 帧, NS = 7
 [0062] 211)SGSN- > MS :接收 SACK 帧, NR = 2, 位图长度为 1 个字节, 位图为
 [0063]

0	1	0	0	0	0	0	0
---	---	---	---	---	---	---	---

, 位图高位第一个为 1 的比特为第 2 个比特, 那么有效位图字段为左起第 1 和第 2 个比特, 这样, 第 2 个比特为 1 由 NR+n 得知 SGSN 已收到了 NS = 4 的 I 帧, 第 1 个比特为 0 由 NR+n 得知 SGSN 没有收到 NS 为 3 的 I 帧; 另外 NS = NR = 2 的帧也没有收到;

- [0064] 212)MS- > SGSN :重传 I 帧, NS = 2
 [0065] 213)MS- > SGSN :重传 I 帧, NS = 3
 [0066] 214)MS- > SGSN :发送 I 帧, NS = 8
 [0067] 以上实例相比于现有的处理方式少重传了 NS 为 5、6、7 的 I 帧, 从而节省空口资源。

[0068] 实施例二, 如图 3 所示, 本发明实施例提供了一种逻辑链路控制中的帧处理装置, 包括:

- [0069] 发送确认帧接收单元 301, 用于接收数据接收端发送的发送确认帧;
 [0070] 位图确认单元 302, 用于获取发送确认帧携带的位图字段中的有效位图字段, 上述有效位图字段是位图字段中从为 1 的最高位的比特开始到最低位的比特的字段;
 [0071] 帧计算单元 303, 用于通过上述有效位图字段计算丢失的帧。
 [0072] 可选地, 如图 4 所示,
 [0073] 上述位图确认单元 302 包括: 第一位图确认子单元 401, 用于从上述发送确认帧的位图的高位至低位依次读取, 当读取到为 1 的比特时确定上述为 1 的比特以及上述为 1 的比特以下的比特为有效位图字段。
 [0074] 可选地, 如图 5 所示,
 [0075] 上述帧计算单元 303 包括: 第一帧计算子单元 501, 用于计算上述为 1 的比特以下的为 0 的比特位对应的帧, 得到上述对应的帧为丢失的帧。
 [0076] 可选地, 如图 6 所示,
 [0077] 上述位图确认单元 302 包括: 第二位图确认子单元 601, 用于从低位到高位依次读取位图, 当读取到 1 的时候记录该位置, 然后继续向高位读取, 若读取到 1 的时候更新上述记录的位置, 直到读完整个位图, 将位图的最低位到记录的 1 的位置的字段作为有效位图。
 [0078] 可选地, 如图 7 所示,
 [0079] 上述帧计算单元 303 包括: 第二帧计算子单元 701, 用于从上述有效位图的低位至高位依次读取, 若为 0 则计算该为 0 的比特位对应的帧为丢失的帧。

[0080] 实施例二的方案的装置为数据的发送端,将发送确认帧的位图的为 1 的最高位的比特,以及上述最高位的比特以下的比特作为有效位图字段,使用有效位图计算丢失的帧,避免了使用多余的为 0 的比特计算丢失帧,致使延迟期间发送的 I 帧重传的问题,从而节省空口资源。

[0081] 本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通程序来指令相关的硬件完成,上述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。

[0082] 以上对本发明实施例所提供的一种逻辑链路控制中的帧处理方法和装置进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制。




图 1




图 2




图 3




图 4




图 5




图 6




图 7