

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H03F 1/26 (2006.01)

H03F 3/04 (2006.01)



[12] 发明专利说明书

专利号 ZL 200310102457.5

[45] 授权公告日 2008 年 12 月 10 日

[11] 授权公告号 CN 100442656C

[22] 申请日 2003.10.21

[21] 申请号 200310102457.5

[73] 专利权人 瑞昱半导体股份有限公司

地址 台湾省新竹科学园区

[72] 发明人 林盈熙 屈庆勋

[56] 参考文献

WO02/080357A1 2002.10.10

WO03/049279A1 2003.6.12

CN1375928A 2002.10.23

CN1091575A 1994.8.31

审查员 明 媚

[74] 专利代理机构 北京市柳沈律师事务所

代理人 王志森 黄小临


权利要求书 2 页 说明书 4 页 附图 3 页

[54] 发明名称

低噪声放大器及放大信号的方法

[57] 摘要

本发明提供一种低噪声放大器，包括第一及第二晶体管、电感器以及电阻器。其中，电感器连接到 RF 输出节点以及工作电压之间，该 RF 输出节点具有电容通过该电感器与该电容使该低噪声放大器的谐振频率比工作频率约大 1.5 倍，其中该电容可为该 RF 输出节点的寄生电容或为一般电容。该低噪声放大器连接到独立的接地通路，该多个接地通路通过芯片焊线提供寄生电感。



1. 一种低噪声放大器, 包括:

第一晶体管, 具有栅极, 连接到一输入节点; 具有源极, 连接到第一接地节点; 具有漏极;

第二晶体管, 具有源极, 连接到该第一晶体管的漏极; 具有漏极, 连接到一输出节点; 具有栅极, 连接到第一偏置电压;

一电感器, 连接在该输出节点以及工作电压之间; 及

第一电阻器, 与该电感器并联,

其中该低噪声放大器具有多个接地通路而接地, 每个接地通路具有寄生电感。

2. 如权利要求 1 的低噪声放大器, 还包括一电流镜像电路, 连接到该输入节点, 用来提供一偏置电流。

3. 如权利要求 1 的低噪声放大器, 其中, 该输出节点具有电容值, 该电容值可由等效寄生电容或电容器所提供。

4. 如权利要求 3 的低噪声放大器, 其中该低噪声放大器具有一谐振频率, 其大小可由该电感器与该电容值所决定, 通过改变该电感器, 可控制该谐振频率。

5. 如权利要求 4 的低噪声放大器, 其中该谐振频率比一预定工作频率大 1.5 倍。

6. 如权利要求 1 的低噪声放大器, 其中该低噪声放大器形成在一衬底上, 且该多个接地通路的寄生电感实质上由多个相对应的芯片外焊线所提供。

7. 如权利要求 6 的低噪声放大器, 其中该第一及该第二晶体管形成在该衬底的一深 N 阱中。

8. 如权利要求 1 的低噪声放大器, 其中该第一及该第二晶体管形成在该衬底的一深 N 阱中。

9. 如权利要求 1 的低噪声放大器还包括有多个焊线, 用以提供寄生电感。

10. 一种用以放大一输入信号的方法, 其包括:

从一输入节点接收该输入信号;

经由多个独立的接地通路, 其中各该接地通路均提供寄生电感; 及

根据谐振频率放大该输入信号，
其中该谐振频率由电感值与一输出节点的电容值所决定。

11. 如权利要求 10 的方法，还包括：
控制该电感值，以使该谐振频率比该 RF 输入信号的工作频率大 1.5 倍。

低噪声放大器及放大信号的方法

技术领域

本发明提供一种放大器，特别涉及一种低噪声放大器。

背景技术

低噪声放大器已使用于广泛的领域中，如无线网络以及手机的射频（RF）通信系统中。改进并提升低噪声放大器的效能和可靠性及降低其成本为当前业界的趋势。

图 1 为传统低噪声放大器 10 的示意图，图 1 中以一虚线将芯片内（on-chip）以及芯片外（off-chip）区分开来。低噪声放大器 10 包括有一晶体管 22，晶体管 22 具有漏极，经由第一电感器 26 连于一工作电压 Vdd。一 RF 输入信号（RF input signal）经由第二电感器 28 连接到晶体管 22 的栅极，而低噪声放大器 10 的输出信号经由晶体管 22 的漏极输出。晶体管 22 的栅极，连接到电流镜像电路 24，电流镜像电路 24 经由电阻器 25 提供偏置电流。晶体管 22 的源极经过芯片内的节点 Q 而连接到接地 12，芯片内节点 Q 亦使电流镜像电路 24 接地。低噪声放大器 10 的工作为：经由 RF 输入节点输入的 RF 输入信号会根据工作电压 Vdd、偏置电流及电感器 26、28、29 的电感而放大。

依据 CMOS 制造工艺制作低噪声放大器 10 时，除了芯片外接地 12 以外，上述所有元件均设置在芯片内。请参考美国专利号第 5,574,405 号，其已完整叙述芯片内元件在类似图 1 所示的低噪声放大器中的优点。然而在节点 Q 的连接会导致较差的绝缘效果及稳定度，且对噪声较敏感。其他缺点还包括具有相对较窄的频带宽度以及必须设置电感器 28 而增加芯片面积。

在美国专利号第 6,198,352 号中描述了另一低噪声放大器，包括一电阻，取代低噪声放大器 10 中的电感器 28。其缺点为，该电阻在直流模式下，会造成相对应的功率损耗，晶体管 22 的漏极电压的不稳定，以及噪声的增加。

发明内容

本发明主要目的在于提供一种改良结构及较佳制造方法的低噪声放大器。

本发明的低噪声放大器包括有第一及第二晶体管、电感器以及电阻器。该第一晶体管的栅极，连接到一输入节点(RF input node)，而其源极，连接到第一接地节点。该第二晶体管的源极，连接到该第一晶体管的漏极，而第二晶体管的漏极，连接到一输出节点(RF output node)，同时该第二晶体管的栅极，连接到第一偏置。本发明的低噪声放大器还包括有一电流镜像电路，连接到第一晶体管的栅极，用来提供一预定的偏置电流。电感器连接到该输出节点及工作电压之间。电阻器并联于该电感器。

该输出节点具有电容值。该电感器及该电容值决定谐振频率，且比一预定的工作频率(operating frequency)大 1.5 倍以上，其中该电容可为该 RF 输出节点的寄生电容或为一般电容。通过该电感器可控制该谐振频率。

该电流镜的一晶体管的源极、该第一接地节点及该电容器分别经由独立的接地通路而接地。此外，该第一及第二晶体管、该电感器以及该电阻器由一 CMOS 制造工艺制作在衬底上，而该多个独立接地通路的寄生电感实质上完全由该多个芯片外焊线提供。

本发明的该第一及第二晶体管制作在单一深 N 阱(deep N-well)中。

本发明的优点：

1. 有较大的频带宽度，有平稳的工作范围。
2. 三个独立接地通路能有效改善隔离效果及稳定性，并降低噪声。
3. 该多个芯片外焊线提供适当的寄生电感，而不再需要外加电感器。
4. 该第一及第二晶体管设在同一 N 阱中，因此能有效降低噪声。

附图说明

图 1 为常规低噪声放大器的电路示意图。

图 2 为一芯片以及封装结构的剖视图。

图 3 为本发明一低噪声放大器的电路示意图。

图 4 为图 3 所示的低噪声放大器的品质因数对频率的曲线图。

图 5 为图 3 所示的晶体管在 CMOS 上的布局示意图。

图 6 为图 5 所示晶体管在 CMOS 上的剖视图。

附图符号说明

| | |
|----------------|--------------|
| 22、52、54 晶体管 | 24 电流镜像电路 |
| 10、50 低噪声放大器 | 12、70 接地 |
| 26、28、56 电感器 | 30 CMOS 芯片 |
| 32 封装结构 | 34 芯片电路小片 |
| 36 芯片电路小片连接点 | 38 焊线 |
| 40 外部连接点 | 25、58、64 电阻器 |
| 60a、60b、60c 焊线 | 62 电流镜像电路 |
| 66、68 电容器 | 80、82 曲线 |
| 90 衬底 | 92 P 阱 |
| 94 N 阱 | 96 深 N 阱 |

具体实施方式

图 2 为一芯片 30 的示意图。芯片 30 包括有一封装结构 32，用来设置保护一芯片电路小片 (chip die) 34。芯片电路小片 34 通过连接点 36 以及焊线 38 而电连接到芯片 30 的一外部连接点 40。芯片电路小片 34 包括有一个本发明的低噪声放大器。因此，芯片 30 可安装在一印刷电路板 (PCB) 或类似装置中。

图 3 为本发明一低噪声放大器 50 的电路示意图，在图 3 中以虚线区隔芯片内以及芯片外。低噪声放大器 50 包括有第一及第二晶体管 52、54 及一电感器 56 和第一电阻器 58。第一晶体管 52 的漏极，连接到第二晶体管 54 的源极。第一晶体管 52 的栅极，连接到一 RF 输入节点，而第一晶体管 52 的源极，连接到一芯片外接地 70。第二晶体管 54 的栅极，连接到第一偏置电压 V_{b1} ，且第二晶体管 54 的漏极经由电感器 56 以及第一电阻器 58 连接到工作电压 V_{dd} 。低噪声放大器 50 的一 RF 输出信号由第二晶体管 54 的漏极输出。

第一晶体管 52 的栅极经由一芯片外焊线 60a 连接到 RF 输入节点，而第一晶体管 52 的源极经由一焊线 60b 接地。焊线 60a、60b 与图 2 中的焊线 38 相类似，提供将芯片内元件电连接到芯片外元件的功能。根据本发明，焊线 60a、60b 选择适当的规格及材料，以使焊线 60a、60b 能提供符合需求的寄生电感，即，本发明并不需要芯片外部的电感器。

本发明低噪声放大器 50 还包括有一电流镜像电路 62、一电容器 66 以及一电容器 68。如本领域的技术人员所知，电流镜 62 被用来产生一 DC 电流，

而该 DC 电流为一参考电流以一定的比例放大而成。电流镜像电路 62 经由一偏置电阻连接到第一晶体管 52 的栅极。在电流镜像电路 62 中，其电阻器设在电流镜像电路 62 内的晶体管栅极以及第一晶体管 52 的栅极之间，而该电流镜像电路 62 晶体管的源极接地，漏极则连接到栅极。电流镜像电路 62 从其所包括的晶体管的栅极及漏极接收第二偏置电压 V_{b2} 。电容器 66 连接在工作电压 V_{dd} 以及芯片外接地 70 之间。电容器 68 连接在电流镜像电路 62 晶体管的源极和第二晶体管 54 的栅极之间。芯片外焊线 60c、60d 分别用来使电流镜像电路 62 和电容器 66 接地。

芯片外焊线 60b、60c、60d 则提供了三个独立的接地通路，改善了绝缘情况和稳定性，及降低了电路噪声。取代传统低噪声放大器中的电感器，使得芯片面积缩小，也可降低制造成本。

在工作时，一 RF 输入信号传送到焊线 60a，在第一晶体管 52 的栅极接收。接着，该 RF 输入信号会依据第一偏置电压 V_{b1} 以及第二偏置电压 V_{b2} 、工作电压 V_{dd} 、电感器 56 对第一电阻器 58 的比值而被加以放大。最后，被放大的信号会从第二晶体管 54 的漏极输出。一般而言，低噪声放大器 50 的运作和常规技术大约相同，也为本领域的技术人员所熟知。该输出节点具有电容值，通过选定该电感器 56 的电感值与该电容值相配合，以使 RF 输出节点的谐振频率比工作频率范围大 1.5 倍，其中该电容可为该 RF 输出节点的寄生电容或为一般电容，即直接增加一电容器与该电容器 59 并联。请参考图 4，根据本发明(曲线 82)与常规低噪声放大器(曲线 80)相较，在第一电阻器 58 与电感器 56 配合下，能降低品质因数(quality factor)，也能改善频带宽度。

对直流模式而言，电感器 56 提供了可忽略电阻的路径，允许在晶体管 54、52 中有已知大小的电流。而对交流模式而言，电阻器 58 会降低电感器 56 的并联等效电阻。

本发明低噪声放大器 50 的第一及第二晶体管 52、54 形成在衬底上的共同深 N 阱。图 5 为用来制作第一及第二晶体管 52、54 的上视图，而图 6 为图 5 所示的剖视图。在衬底 90 上，二 P 阱 92 形成在同一 N 阱 94 中，而 N 阱 94 设在一深 N 阱 96 的上。图 5 及图 6 中所示结构的制作和操作为本领域的技术人员所常规，故不在此赘述。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所进行的等效变化与修改，均应属本发明的涵盖范围。




图 1




图 2




图 3




图 4




图 5




图 6