(12)公開特許公報(A)

(19)日本国特許庁(JP)

(11)公開番号 **特開**2022-77434 (P2022-77434A)

(43)公開日 令和4年5月23日(2022.5.23)

(51)国際特許分 H 0 1 L H 0 1 L H 0 1 L H 0 1 L H 0 1 L	類 21/336 (2006.01) 21/28 (2006.01) 29/417 (2006.01) 29/786 (2006.01) 審	F I H 0 1 L H 0 1 L 音請求 未請求	29/78 21/28 21/28 29/50 29/78 請求項の数	616L 301B K M 618B 7 OL	テーマ: 4 M 5 F (全20頁)	コード(参考) 104 110 最終頁に続く
(21)出願番号 (22)出願日	特願2020-188298(P2020-188298) 令和2年11月11日(2020.11.11)		(71)出願人 (74)代理人 (74)代理人	00000435 日本放送協 東京都渋谷 10014748 弁理士 杉 23011891	2 会 区神南2丁目2 5 村 憲司 3	番1号
		(74)代理人 (74)代理人	弁護士 42 10016114 弁理士 福 10018522 弁理士 齊	7〕元mi 8 尾 誠 5 藤 恭一		
			(72)発明者 (72)発明者	注 博史 東京都世田 日本放送協 武井 達哉	谷区砧一丁目 1 会放送技術研究	0番11号)所内 最終百に続く

(54)【発明の名称】 薄膜トランジスタとその製造方法、及び表示装置

(57)【要約】

【課題】高い移動度を有し、加熱によるソース・ドレイ ン領域の抵抗値の上昇を抑制することができる、自己整 合型の薄膜トランジスタとその製造方法を提供する。 【解決手段】基板上に少なくとも酸化物半導体層、ゲー ト絶縁膜、ゲート電極を、この順に形成する薄膜トラン ジスタの製造方法であって、前記酸化物半導体層を構成 する金属元素がIn、Ga、Zn、及びSnを含み、前 記ゲート電極の側から前記酸化物半導体層に向けて窒素 プラズマを照射せしめて、前記ゲート電極と重ならない 前記酸化物半導体層の領域を低抵抗化し、ソース・ドレ イン領域を形成することを特徴とする。なお、各金属元 素の割合は、Inが30原子%以上65原子%以下、G aが5原子%以上16原子%以下、Znが10原子%以 上45原子%以下、及びSnが3原子%以上10原子% 以下であることが望ましい。 【選択図】図1A



JP 2022-77434 A 2022.5.23

50

(2)

【特許請求の範囲】 【請求項1】 基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極を、この順に形成する薄 膜トランジスタの製造方法であって、 前記酸化物半導体層を構成する金属元素がIn、Ga、Zn、及びSnを含み、 前記ゲート電極の側から前記酸化物半導体層に対して窒素プラズマを照射せしめて、前記 ゲート電極と重ならない前記酸化物半導体層の領域を低抵抗化し、ソース・ドレイン領域 を形成することを特徴とする薄膜トランジスタの製造方法。 【請求項2】 請求項1に記載の薄膜トランジスタの製造方法において、 10 前記酸化物半導体層における全金属元素の合計(In+Ga+Zn+Sn)に対する各金 属元素の割合が、 In:30原子%以上65原子%以下、 Ga: 5原子%以上16原子%以下、 Zn:10原子%以上45原子%以下、及び Sn:3原子%以上10原子%以下 であることを特徴とする薄膜トランジスタの製造方法。 【請求項3】 請求項2に記載の薄膜トランジスタの製造方法において、 全金属元素の合計(In+Ga+Zn+Sn)に対するInの割合が、35原子%以上6 20 0原子%以下であることを特徴とする薄膜トランジスタの製造方法。 【請求項4】 請求項1乃至3のいずれか一項に記載の薄膜トランジスタの製造方法において、 前記ソース・ドレイン領域を形成後、薄膜トランジスタ上に絶縁膜を250 以下の温度 で形成することを特徴とする薄膜トランジスタの製造方法。 【請求項5】 基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極を、この順に積層してな る薄膜トランジスタであって、 前記酸化物半導体層を構成する金属元素がIn、Ga、Zn、及びSnを含み、 前 記 ゲート 電 極 の 端 部 と 前 記 酸 化 物 半 導 体 層 に 設 け ら れ た ソース ・ ド レ イ ン 領 域 の 端 部 の 30 位置が一致しており、 前記ソース・ドレイン領域は、前記酸化物半導体層と同じ金属元素の組成を有するととも に、窒素を含有し、酸素欠損によりチャネル領域よりも低いシート抵抗を有することを特 徴とする薄膜トランジスタ。 【請求項6】 請求項5に記載の薄膜トランジスタにおいて、 前記酸化物半導体層における全金属元素の合計(In+Ga+Zn+Sn)に対する各金 属元素の割合が、 In:30原子%以上65原子%以下、 Ga:5原子%以上16原子%以下、 40 Zn:10原子%以上45原子%以下、及び Sn:3原子%以上10原子%以下 であることを特徴とする薄膜トランジスタ。 【請求項7】 請求項5又は6に記載の薄膜トランジスタを、表示素子の駆動に用いたことを特徴とする 表示装置。 【発明の詳細な説明】 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は、薄膜トランジスタとその製造方法、及び表示装置に関し、特に、酸化物半導体

を用いた薄膜トランジスタとその製造方法、及び薄膜トランジスタを備える表示装置に関 する。

【背景技術】

金属酸化物半導体(以下、単に「酸化物半導体」という。)は、汎用のアモルファスシリ コンに比べて高いキャリア移動度を有している。また酸化物半導体は、光学バンドギャッ プが大きく、低温で製膜できるため、大型・高解像度・高速駆動が要求される次世代ディ スプレイや、耐熱性の低い樹脂基板等への適用が期待されている。

[0003]

酸化物半導体を薄膜トランジスタ(TFT:Thin Film Transistor)の半導体層とし 10 て用いる場合、薄膜トランジスタのスイッチング特性が優れていることが要求される。具 体的には、(1)オン電流(ゲート電極とドレイン電極に正電圧をかけたときの最大ドレ イン電流)が大きく、(2)オフ電流(ゲート電極に負電圧を、ドレイン電圧に正電圧を 夫々かけたときのドレイン電流)が小さく、(3)S値(Subthreshold Swing:ドレ イン電流を1桁あげるのに必要なゲート電圧)が小さく、(4)しきい値電圧(ドレイン 電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流 れ始める電圧)が時間的に変化せずに安定であること、等が要求される。

[0004]

ここで、オン電流を増加させるためには、キャリア移動度(以下、単に移動度という場合 がある。)が高いこと、チャネル長が短いこと、ソース・ドレイン領域の抵抗が低いこと 等が要求される。

20

30

[0005]

薄膜トランジスタに用いられる酸化物半導体として、インジウム、ガリウム、亜鉛、及び 酸素からなるIn-Ga-Zn系酸化物半導体(IGZO)やインジウム、ガリウム、錫 、 及び酸素からなる In-Ga-Sn系酸化物半導体が良く知られている(特許文献 1、 2)。例えば、In-Ga-Zn系酸化物半導体では、10cm²/Vs程度の移動度が 得られることが知られている。

 $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$

一方、薄膜トランジスタの半導体層に低抵抗のソース・ドレイン領域をゲート電極と位置 合わせをして形成し、寄生容量の低減及び製造効率の向上を図った自己整合型の薄膜トラ ンジスタが注目されている。例えば、大画面・多画素ディスプレイの駆動には、信号遅延 (RC遅延)の抑制が必要であり、画素の駆動素子として、寄生容量が小さくオン電流の 大きい自己整合型の薄膜トランジスタが求められている。自己整合の製造技術としては、 例えば、Arプラズマを用いて酸化物半導体層を低抵抗化する方法(非特許文献1、2) が提案されている。

【先行技術文献】

【特許文献】

【特許文献1】特許第5357342号

【特許文献 2 】特開 2 0 1 1 - 1 7 4 1 3 4 号公報

【非特許文献】

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

【非特許文献1】J.-S. Park, et al., "Improvements in the device characteri stics of amorphous indium gallium zinc oxide thin-film transistors by A r plasma treatment", Applied Physics Letters 90, 262106 (2007).

【非特許文献 2】J. Park, et al., "Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors", Applied Physics Letters 93, 05 3501 (2008).

【非特許文献 3】H. S. Shin, et al., "The effect of thermal annealing seque nce on amorphous InGaZnO thin film transistor with a plasma-treated s

(3)

ource-drain structure", Thin Solid Films 517, 6349-6352, (2009). 【発明の概要】 【発明が解決しようとする課題】 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ しかしながら、IGZO等の従来の酸化物半導体を用いて作製した薄膜トランジスタは、 十分なオン電流が得られない等、その特性は十分なものではない。 また、自己整合型薄膜トランジスタの課題として、非特許文献3に示されているように、 Arプラズマを用いてソース・ドレイン領域(低抵抗領域)を形成した後、保護膜などの 形成によりソース・ドレイン領域が加熱されると、ソース・ドレイン領域の抵抗値が上昇 10 し、それによりオン電流及び実行的な移動度が低下する問題がある。 従って、上記のような問題点に鑑みてなされた本発明の目的は、ソース・ドレイン領域(低抵抗領域)の形成後に、加熱によるソース・ドレイン領域の抵抗値の上昇を抑制するこ とができる、薄膜トランジスタとその製造方法を提供することにある。また、当該薄膜ト ランジスタを用いて、大画面・高解像度の表示装置を提供することにある。 【課題を解決するための手段】 [0012]上記課題を解決するために本発明に係る薄膜トランジスタの製造方法は、基板上に少なく と も 酸 化 物 半 導 体 層 、 ゲ ー ト 絶 縁 膜 、 ゲ ー ト 電 極 を 、 こ の 順 に 形 成 す る 薄 膜 ト ラ ン ジ ス タ 20 の製造方法であって、前記酸化物半導体層を構成する金属元素がIn、Ga、Zn、及び Snを含み、前記ゲート電極の側から前記酸化物半導体層に対して窒素プラズマを照射せ しめて、前記ゲート電極と重ならない前記酸化物半導体層の領域を低抵抗化し、ソース・ ドレイン領域を形成することを特徴とする。 [0013]また、前記製造方法は、前記酸化物半導体層における全金属元素の合計(In+Ga+Ζ n + S n) に対する各金属元素の割合が、I n : 3 0 原子%以上6 5 原子%以下、G a : 5 原子 % 以上 1 6 原子 % 以下、 Z n : 1 0 原子 % 以上 4 5 原子 % 以下、 及び S n : 3 原子 %以上10原子%以下であることが望ましい。 [0014]30 また、前記製造方法は、全金属元素の合計(In+Ga+Zn+Sn)に対するInの割 合が、35原子%以上60原子%以下であることが望ましい。 [0015]また、前記製造方法は、前記ソース・ドレイン領域を形成後、薄膜トランジスタ上に絶縁 膜を250 以下の温度で形成することが望ましい。 [0016]上記課題を解決するために本発明に係る薄膜トランジスタは、基板上に少なくとも酸化物 半導体層、ゲート絶縁膜、ゲート電極を、この順に積層してなる薄膜トランジスタであっ て、前記酸化物半導体層を構成する金属元素がIn、Ga、Zn、及びSnを含み、前記 ゲート 電極の 端部 と前 記酸化物 半導体層に 設けられた ソース・ドレイン 領域の端部の位置 40 が一致しており、前記ソース・ドレイン領域は、前記酸化物半導体層と同じ金属元素の組 成を有するとともに、窒素を含有し、酸素欠損によりチャネル領域よりも低いシート抵抗 を有することを特徴とする。 [0017]また、前記薄膜トランジスタは、前記酸化物半導体層における全金属元素の合計(In+ G a + Z n + S n) に対する各金属元素の割合が、 I n : 3 0 原子%以上65 原子%以下 、 G a : 5 原子%以上16原子%以下、Z n : 10原子%以上45原子%以下、及びS n

:3原子%以上10原子%以下であることが望ましい。

[0018]

上記課題を解決するために本発明に係る表示装置は、前記薄膜トランジスタを、表示素子 50

(4)

の駆動に用いたことを特徴とする。

【発明の効果】

【0019】

本発明における薄膜トランジスタ及びその製造方法によれば、加熱によるソース・ドレイン領域の抵抗値の上昇を抑制することができ、その結果、オン電流が高く、実効的な移動 度の高い自己整合型の薄膜トランジスタを実現できる。また、本発明の表示装置によれば 、表示装置の大画面化・高解像度化を実現できる。

(5)

【図面の簡単な説明】

[0020]

【図1A】本発明の薄膜トランジスタとその製造方法を説明する図である。

【図1B】本発明の薄膜トランジスタとその製造方法を説明する図である。

【図2】酸化物半導体(IGΖTΟ)膜のシート抵抗のプラズマ照射時間依存性を示す図である。

【 図 3 】酸化物半導体(IGΖTΟ)膜のシート抵抗のプラズマパワー依存性を示す図で ある。

【図4】酸化物半導体(IGZTO)膜のシート抵抗の低抵抗化後の温度耐性を示す図である。

【図5】IGZTO膜とIGZO膜のシート抵抗のプラズマ照射時間依存性の比較を示す 図である。

【図 6】 IGZTO膜とIGZO膜のシート抵抗のプラズマパワー依存性の比較を示す図 20 である。

【図7】窒素プラズマ処理による薄膜トランジスタの伝達特性を示す図である。

【図8】窒素プラズマ処理による薄膜トランジスタの移動度のチャネル長依存性を示す図 である。

【図9】窒素プラズマ処理とArプラズマ処理による薄膜トランジスタの移動度のチャネ ル長依存性の比較を示す図である。

【図10】薄膜トランジスタを用いた表示装置の回路の例を示す図である。

【発明を実施するための形態】

【 0 0 2 1 】

本発明者らは、In、Ga、Zn及びSnを含む酸化物半導体が高いキャリア移動度を有30 し、また、当該酸化物半導体に窒素プラズマを照射することにより、高いキャリア濃度を 有する領域を形成し得ることを見出した。さらに、In、Ga、Zn及びSnの含有量の 合計に対する、In、Ga、Zn及びSnの含有量の割合がそれぞれ所定の範囲になるよ うに酸化物半導体の組成を制御することにより、当該酸化物半導体を用いた薄膜トランジ スタが良好な特性を示すことを発見した。なお、本明細書において、In、Ga、Zn、 Sn及びO(酸素)から構成される酸化物を「IGZTO」と称する場合がある。 【0022】

以下、本発明の実施の形態について図面を用いて説明する。図1A,図1Bは、本発明の 薄膜トランジスタとその製造方法を説明する図である。

【 0 0 2 3 】

まず、図1Aに示すように、ガラス等の基板1上に下地膜2を形成する。この下地膜2は、例えばSiO_X(酸化シリコン)であり、CVD(Chemical Vapor Deposition)法 又はPECVD(Plasma Enhanced Chemical Vapor Deposition)等によって製 膜する。この下地膜2は、50~200nm程度の厚さが望ましく、基板1と酸化物半導 体層3との密着性を向上させると共に、基板1から酸化物半導体層3への不純物の拡散等 を防止する機能がある。ただし、薄膜トランジスタの動作上必須のものではなく、下地膜 2は、省略することもできる。

[0024]

次いで、下地膜2上にスパッタ等を用いて、金属元素としてIn、Ga、Zn、及びSn を含む酸化物半導体層(酸化物半導体薄膜)3を製膜する。この酸化物半導体(IGZT 50

40

O)は、酸化物半導体層3における全金属元素の合計(In+Ga+Zn+Sn)に対す る各金属元素の割合(以下、「原子数比」と呼ぶことがある)が、 In:30原子%以上65原子%以下、 Ga: 5原子%以上16原子%以下、 Zn:10原子%以上45原子%以下、及び Sn: 3原子%以上10原子%以下 であることが望ましい。 [0025] Inは導電性(電気伝導性)の向上に寄与する元素である。 In 原子数比が大きくなるほ ど、すなわち、全金属元素に占める In量が多くなるほど、酸化物半導体層 3 の 導電性が 向上するため、キャリア濃度及びキャリア移動度が増加する。この作用を有効に発揮させ るには、 In 原子数比は、 30 原子 % 以上とする必要があり、 好ましくは 35 原子 % 以上 である。但し、 In 原子数比が大き過ぎると、酸化物半導体層 3の抵抗が低下してキャリ ア濃度が高くなり過ぎ、しきい値電圧が低下する等の問題がある。そのため、In原子数 比は、65原子%以下とする必要があり、好ましくは60原子%以下、より好ましくは5 5原子%以下である。 [0026] Gaは酸素欠損の低減及びキャリア密度の制御に寄与する元素である。Ga原子数比が大 きくなるほど、すなわち、全金属元素に占めるGa量が多くなるほど、酸化物半導体層3 の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Gaは 過酸化水素系のCuエッチング液によるエッチングを抑制する元素でもある。よって、G a 原子数比が大きくなるほど、ソース・ドレイン電極としてのCu電極のエッチング加工 に用いられる過酸化水素系エッチング液に対して選択比が大きくなり、ダメージを受け難

くなる。Ga原子数比が5原子%未満であると、エッチング耐性が低下し、また、光ストレス耐性(光照射状態での電圧印加(光ストレス)により生じるトランジスタの特性変化、又はストレスを除去した後に残存する特性変化に対する耐性)が劣化するため、上記作用を有効に発揮させるには、Gaは5原子%以上とする必要がある。Ga原子数比は、好ましくは8原子%以上、より好ましくは10原子%以上である。但し、Ga原子数比が大き過ぎると、酸化物半導体層3のキャリア密度が低くなり、移動度が低下する。また、酸化物半導体層を形成するためのスパッタリングターゲット材の電導度が低下し、製膜時に 直流放電が安定して持続することが困難となる。そのため、Ga原子数比は、16原子% 以下とする必要があり、好ましくは15原子%以下、より好ましくは12原子%以下であ

【0027】

Znは他の金属元素ほど薄膜トランジスタ特性に対して敏感ではないが、酸化物半導体の 加工特性に影響する。Zn原子数比が10原子%未満であると、過水系やシュウ酸などに 対するエッチングレートが低くなる。従って、Zn原子数比は、10原子%以上とする必 要があり、好ましくは20原子%以上、より好ましくは30原子%以上である。但し、Z n原子数比が大き過ぎると、酸化物半導体層3が結晶化する傾向がある。特にディスプレ イ等の大面積での製膜が必要な分野では、部分的に結晶が形成されると、酸化物半導体層 3の均一性が低下する要因になる。また、ソース・ドレイン電極用エッチング液に対する 酸化物半導体層3の溶解性が高くなる結果、ウエットエッチング耐性が劣化しやすくなる 。また、In量が相対的に減少するため、電界効果移動度が低下し、あるいは、Gaが相 対的に減少するため、酸化物半導体層3の電気的安定性が低下し易くなる。そのため、Z n原子数比は、45原子%以下とする必要があり、好ましくは35原子%以下である。

Snが添加された酸化物半導体は水素拡散によってキャリア密度の増加が見られシート抵抗が低下し、また、Sn添加量が適度であれば薄膜トランジスタの光ストレスに対する信頼性が向上する。この作用を有効に発揮させるには、Sn原子数比は、3原子%以上とする必要があり、好ましくは5原子%以上、より好ましくは6原子%以上である。一方、S

(6)

40

30

20

n は酸系の薬液によるエッチングを阻害する元素である。このため、 Sn 原子数比が大き 過ぎると、酸化物半導体層 3 の有機酸及び / 又は無機酸のエッチング液に対する耐性が必 要以上に高まり、酸化物半導体層 3 のエッチング加工が困難になる。また、 Sn 原子数比 が大き過ぎると、水素拡散の影響を強く受けることで、チャネルサイズの変化に対するド レイン電流の変化の線形性が低下するおそれがある。そのため、 Sn 原子数比は、 1 0 原 子%以下とする必要があり、好ましくは 8 原子%以下、より好ましくは 7 原子%以下であ る。

【0029】

本発明の1つの実施形態において、酸化物半導体は、Inと、Gaと、Znと、Snと、 Oと、不可避的不純物とからなる。不可避的不純物は、原料、資材又は製造設備等の状況 10 によって持ち込まれ得る。不可避的不純物としては、例えば、Al、Pb、Si、Fe、 Ni、Ti、Mg、Cr及びZr等が挙げられる。不可避的不純物の含有量は、酸化物半 導体層3の質量に対して、好ましくは1質量%以下、より好ましくは500質量ppm以 下である。

【 0 0 3 0 】

Sn含有量に対するZn含有量の割合(Sn原子数比に対するZn原子数比の割合)が、 2.4超であることが好ましい。これにより、ドレイン電流IdのチャネルサイズW/L に対する線形性を高めることが容易となる。また、Sn含有量に対するZn含有量の割合 を2.4超とすることにより、実効的なチャネルサイズの変動を抑制することがより容易 となる。Sn含有量に対するZn含有量の割合は、より好ましくは3.0以上、更に好ま しくは4.0以上であり、より好ましくは7.0以下、更に好ましくは5.5以下である

20

30

【0031】

なお、所望の組成の酸化物半導体をスパッタ法で製膜する際には、各金属のスパッタ特性 等を考慮しつつ、スパッタリングターゲットの組成を目的とする酸化物半導体の組成にほ ぼ近い組成とすることが好ましい。

酸化物半導体層 3 の厚みは特に限定されるものではないが、10nm以上であるとソース ・ドレイン電極のエッチング加工時の選択性に優れるため好ましく、より好ましくは15 nm以上である。また、高移動度の維持の観点からは、例えば50nm以下であることが 好ましい。

[0033]

なお、高移動度の薄膜トランジスタを実現するためには、酸化物半導体層3の膜構造も重要な要素となり、酸化物半導体層3はアモルファス構造、又は、少なくとも一部が結晶化 されたアモルファス構造であることが好ましい。すなわち、酸化物半導体層3を形成する 酸化物が、アモルファス、又は、少なくとも一部が結晶化されたアモルファスであること が好ましい。

[0034]

酸化物半導体層3は、スループット(Throughput)の高いスパッタ法で製膜されるため、通常、膜構造はアモルファスになると考えられている。しかし実際には、膜構 40 造にはアモルファス構造の中にサブミクロン・レベル(ナノレベル)の結晶が分散している。

【0035】

また、酸化物半導体を用いた薄膜トランジスタの作製プロセスには、幾つかの加熱処理過 程が含まれる(製膜時や熱処理など)ため、アモルファス化率はこれらの加熱処理過程を 総合した結果により決まることになる。酸化物半導体層3の構造は、キャリア移動度に影 響するため、高移動度の薄膜トランジスタを実現するためには、最適なプロセス条件を探 索することが望ましい。

また、保護膜を形成する前、すなわち、酸化物半導体層3をスパッタ製膜し、さらに熱処 50

理を加えた後の酸化物半導体層3のシート抵抗は1.0×10⁵ / 以下が好ましく、 5.0×10⁴ / 以下がより好ましい。このようなシート抵抗を有する酸化物半導体 層が薄膜トランジスタの移動度を高くするには好ましい。なお、一般的な酸化物半導体の シート抵抗は107 / 程度であり、比較的抵抗が低いIGZO酸化物半導体層であっ てもシート抵抗は1.0×10⁵ / 超の値を示すことが多い。なお、酸化物半導体層 3を有する薄膜トランジスタの場合は、その製造工程において、保護膜を形成した後の酸 化物半導体層3のシート抵抗は増加する傾向にある。

[0037]

また、酸化物半導体層3の0H基が増加すると、高移動度は維持されながら、光ストレス 耐性の向上が得られる。すなわち、このようなOH基が増加した酸化物半導体層3を表示 パネルに使用した場合、長時間においてバックライトなどの光照射を受けても薄膜トラン ジスタの特性が変化しにくくなる。この理由は、酸化物半導体層中に水素が侵入してOH 基 が 形 成 さ れ る と 、 効 果 的 に チ ャ ネ ル 層 の 酸 素 関 連 欠 陥 や 不 安 定 な 水 素 関 連 欠 陥 が 抑 制 さ れ、安定なメタル-酸素の結合を形成することによると考えられている。なお、酸化物半 導体層中のOH基の密度は、ポストアニールによって有効に制御することができる。 $\begin{bmatrix} 0 & 0 & 3 & 8 \end{bmatrix}$

酸化物半導体層3を製膜した後、フォトリソグラフィを用いてパターニングする。パター ニングは有機酸及び/又は無機酸によるウエットエッチングを利用することができる。パ ターニングの直後には、酸化物半導体の膜質改善のために熱処理を行うことが好ましく、 これにより、薄膜トランジスタ特性のオン電流及び移動度が上昇し、性能が向上する。熱 処理としては、300 以上で30分以上処理することが好ましい。

[0039]

次 に 、 酸 化 物 半 導 体 層 3 上 に ゲ ー ト 絶 縁 膜 4 を 形 成 す る 。 ゲ ー ト 絶 縁 膜 4 は 、 例 え ば 、 S i O x を C V D 又 は P E C V D 法によって 製膜する。 なお、 ゲート 絶縁 膜 4 は、 所望の誘 電率を有する他の絶縁材料で形成してもよく、SiN、SiON、或いは他の高誘電率絶 縁膜等を用いることができる。ゲート絶縁膜4の厚さは、薄膜トランジスタのしきい値電 圧及びゲート耐電圧等を考慮して決定されるが、求めるスイッチング特性に応じて100 ~500nmの厚さで形成するのが望ましい。

 $\begin{bmatrix} 0 & 0 & 4 & 0 \end{bmatrix}$

その後、ゲート電極材料としてMo等の金属を形成した後、フォトリソグラフィを用いて 30 パターニングを行い、ゲート電極5を形成する。ゲート電極材料としては、Mo,Cr, A1, Ti, Cu, 或いはこれら金属を主体とした合金等、一般の半導体電極として利用 できる金属であってよい。ゲート電極5の厚さは、ゲート電極の加工性、ゲート電極抵抗 等を考慮して設定するが、50~500nm程度の厚さが望ましい。こうして、基板1上 に 少 な く と も 酸 化 物 半 導 体 層 3 、 ゲ ー ト 絶 縁 膜 4 、 ゲ ー ト 電 極 5 を 、 こ の 順 に 積 層 し て な る薄膜トランジスタの積層構造が形成される。

 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$

この後、ソース・ドレイン領域となる酸化物半導体層3を窒素プラズマに晒す必要がある ので、ソース・ドレイン領域となる酸化物半導体層3の上部のゲート絶縁膜4をエッチン グ除去する。この処理は、ゲート電極5をマスクにしてゲート絶縁膜4をドライエッチン グでパターニングすることで、ゲート電極5と絶縁膜4の除去部とが自己整合するように 形成する。

 $\begin{bmatrix} 0 & 0 & 4 & 2 \end{bmatrix}$

次 に 、 上 面 (ゲ ー ト 電 極 5 の 側)よ り 、 酸 化 物 半 導 体 層 3 に 対 し て 窒 素 プ ラ ズ マ を 照 射 す る。図1Aは、窒素プラズマ照射の作用を示す概念図である。ゲート電極5と重ならない 酸化物半導体層 3 の領域は窒素プラズマに晒され、プラズマが照射された酸化物半導体(IGZTO)が低抵抗化する。窒素プラズマによって金属イオンと酸素イオンの結合が切 断され、IGZTO内に酸素欠損が形成されると同時に自由電子が発生し、キャリア密度 が 上 昇 す る 。 こ れ に よ り 、 金 属 元 素 の 組 成 が 一 定 の ま ま で 、 酸 化 物 半 導 体 の 窒 素 プ ラ ズ マ 照射 領域の抵抗が低減する。また、 窒素 プラズマ照射 領域のIGZTOは、 微量の窒素を 20

10

含有している。これは、昇温脱離ガス分析(TDS:Thermal Desorption Spectros copy)等の方法で確認できる。このプラズマ処理による低抵抗化領域は、薄膜トランジ スタのソース領域3 a ,ドレイン領域3 b となる。また、窒素プラズマが照射されなかっ た領域は、チャネル領域となる。ゲート電極5 をマスクとした自己整合処理により、ゲー ト電極5 の端部と酸化物半導体に設けられたソース・ドレイン領域3 a , 3 b の端部の位 置が一致する。

【 0 0 4 3 】

この後、図1Bに示すように、薄膜トランジスタを覆う絶縁膜6を形成する。この絶縁膜 6は、保護膜又は層間膜として機能する。絶縁膜6として、例えば、PECVDを用いて SiO_Xを、100~800nm程度形成する。この絶縁膜6の製膜温度によって、低抵 抗化した領域の抵抗が上昇してしまうという問題があるため、抵抗上昇が小さい製膜温度 (例えば、200 以下)に適宜調節することが好ましい。

【0044】

次いで、ソース・ドレイン電極7(7a,7b)とソース・ドレイン領域3a,3bを接 続するために、絶縁膜6にコンタクトホールとなる穴をフォトリソグラフィとドライエッ チングを用いて形成する。そして、スパッタを用いてソース・ドレイン電極材料を製膜す る。ソース・ドレイン電極材料は、Mo,Cr,A1,Ti,Cu,或いはこれら金属を 主体とした合金等、半導体装置の配線・電極として用いられる任意の金属を用いることが できる。電極材料の厚さは、電極・配線の抵抗及び加工性等を考慮して適宜設定し得るが 、50~500nm程度が望ましい。製膜された金属層をフォトリソグラフィとウエット エッチングを用いてパターニングを行い、ソース電極7a,ドレイン電極7bを形成する 。以上で、本発明における自己整合型の薄膜トランジスタの作製が完了する。

20

50

10

【0045】

(プラズマ照射IGZTO膜の特性)

酸化物半導体膜(IGZTO膜)に対して、処理条件を様々に変えてプラズマ処理を行い、抵抗値を測定した。さらに、熱処理後の抵抗値を測定した。また、窒素プラズマ処理と アルゴンプラズマ処理との比較、及び、他の酸化物半導体(IGZO)との比較を行った

【0046】

ガラス基板上に、前述の実施の形態に記載した組成のIGZTO膜を以下の製膜条件で製 30 膜した。 製 膜 法 : D C ス パ ッ タ 法 製膜温度:室温 ガス圧: 0.2 P a キャリアガス:Ar 酸素分圧: 1 0 0 × O₂ / (Ar + O₂) = 3 0 % $\begin{bmatrix} 0 & 0 & 4 & 7 \end{bmatrix}$ 上記の製膜条件で酸化物半導体(IGZTO)膜を15nm形成した。次に、ホットプレ ートを用いて大気中で300 のアニールを1時間実施した。その後、Arプラズマ処理 、又は、窒素プラズマ処理を実施し、酸化物半導体(IGZTO)膜のシート抵抗を4探 40 針法で測定した。 [0048]「酸化物半導体(IGZTO)膜のシート抵抗のプラズマ照射時間依存性1 プ ラ ズ マ 照 射 時 間 を 様 々 に 変 化 さ せ て 、 I G Z T O 膜 の シ ー ト 抵 抗 を 調 べ た 。 プ ラ ズ マ 処 理条件は次のとおりである。 ガス種:アルゴン(Arプラズマ処理)、又は、窒素(窒素プラズマ処理) ガス流量:20 s c c m

- R F パワー: 1 0 0 W
- プラズマ処理時間:1 , 3 , 5 , 1 0 , 1 5 分間
- 各条件におけるプラズマ処理後のシート抵抗を表1に示す。

[0049]

【表1】

実験1:厚さ15nmの酸化物半導体(IGZTO)膜

	処理の種類	処理時間	抵抗值(Ω/□)
比較例1	プラズマ処理なし		$>$ 1 $ imes$ 1 0 8
比較例2	Arプラズマ処理	1 分間	1. $7 imes1$ 0 3
比較例3	Arプラズマ処理	3分間	1. 4×1 0 ³
比較例4	Arプラズマ処理	5 分間	1. $7 imes 1$ 0 3
比較例 5	Arプラズマ処理	10分間	7.8 \times 1 0 3
比較例6	Arプラズマ処理	15分間	$>$ 1 $ imes$ 1 0 8
実施例1	窒素プラズマ処理	1 分間	1. 4×1 0 ³
実施例2	窒素プラズマ処理	3分間	9.8 $ imes$ 1 0 2
実施例3	窒素プラズマ処理	5 分間	9. 5×1 0 2
実施例4	窒素プラズマ処理	10分間	1. $1 \times 1 \ 0^{3}$
実施例 5	窒素プラズマ処理	15分間	1. $1 \times 1 \ 0^{-3}$

10

【 0 0 5 0 】

図2に、酸化物半導体(IGZTO)膜のシート抵抗のプラズマ照射時間依存性を示す。 20 表1の比較例2~6、実施例1~5の厚さ15nmのIGZTO膜のシート抵抗の測定結 果からグラフを作成した。Arプラズマ処理と窒素プラズマ処理を比較すると、窒素プラ ズマ処理は、Arプラズマ処理以上の酸化物半導体膜の抵抗低減効果を示していることが 分かる。さらに、窒素プラズマ処理は、Arプラズマ処理と比較すると、シート抵抗値の 処理時間依存性が小さく、プロセスマージンが広いという利点もあることが分かる。また 、Arプラズマ処理は、照射時間が長くなると抵抗値が大きくなるが、窒素プラズマ処理 はその傾向が非常に小さいことが分かる。

[0051**]**

[酸化物半導体(IGZTO)膜のシート抵抗のプラズマパワー依存性]

プラズマパワーを様々に変化させて、IGZTO膜のシート抵抗を調べた。プラズマ処理 30 条件は次のとおりである。 ガス種・アルゴン(Arプラブマ処理) 又は 窓麦(窓麦プラブマ処理)

ガス種:アルゴン(Arプラズマ処理)、又は、窒素(窒素プラズマ処理)

ガス流量: 2 0 s c c m

R F パワー: 5 0、7 5、1 0 0、1 2 5、1 5 0、1 7 5、2 0 0 W

プラズマ処理時間:5分間

各条件におけるプラズマ処理後のシート抵抗を表2に示す。

【0052】

【表2】

実験2:厚さ15nmの酸化物半導体(IGZTO)膜

	処理の種類	プラズマパワー	抵抗值 (Ω/
		(W)	
比較例7	Arプラズマ処理	5 0	1. $7 \times 1 0^{3}$
比較例 8	A r プラズマ処理	75	1. 4×1 0 3
比較例 9	Arプラズマ処理	100	1. $7 \times 1 0^{3}$
比較例10	Arプラズマ処理	1 2 5	2. $9 \times 1 \ 0^{3}$
比較例11	A r プラズマ処理	150	6. 7×1 0 ³
比較例12	A r プラズマ処理	175	$>$ 1 \times 1 0 8
比較例13	Arプラズマ処理	200	$>$ 1 $ imes$ 1 0 8
実施例6	窒素プラズマ処理	5 0	2. $1 \times 1 0^{3}$
実施例7	窒素プラズマ処理	75	1. $0 \times 1 0^{3}$
実施例 8	窒素プラズマ処理	100	9. 5×1 0 ²
実施例 9	窒素プラズマ処理	$1 \ 2 \ 5$	1. 1×1 0 ³
実施例10	窒素プラズマ処理	150	1. 3×1 0 3
実施例11	窒素プラズマ処理	1 7 5	1. 5×10^{-3}
実施例12	窒素プラズマ処理	200	1. 8×10^{-3}

20

30

10

【 0 0 5 3 】

図3に、酸化物半導体(IGZTO)膜のシート抵抗のプラズマパワー依存性を示す。表2の比較例7~13、実施例6~12の厚さ15nmの酸化物半導体(IGZTO)膜のシート抵抗の測定結果からグラフを作成した。Arプラズマ処理と窒素プラズマ処理を比較すると、窒素プラズマ処理は、Arプラズマ処理は、Arプラズマ処理と比較すると、シート抵抗値のプラズマパワー依存性が小さく、プロセスマージンが広いという利点もあることが分かる。また、Arプラズマ処理は、プラズマパワーが大きくなると抵抗値が大きくなるが、窒素プラズマ処理はその傾向が非常に小さいことが分かる。

- [酸化物半導体(IGZTO)膜のシート抵抗の温度耐性]
- プラズマ照射後のアニール温度を様々に変化させて、IGZTO膜のシート抵抗を調べた 。プラズマ処理条件は次のとおりである。
- ガス種:アルゴン(Arプラズマ処理)、又は、窒素(窒素プラズマ処理)
- ガス流量: 20 s c c m
- R F パワー: 1 0 0 W
- プラズマ処理時間:3分間

各条件におけるプラズマ処理後、大気中で(保護膜を形成せずに)アニールを30分間実 40 施し、シート抵抗を測定した。アニール温度は、150 、200 、250 、300 とした。

各条件におけるアニール処理後のシート抵抗を表3に示す。

【0055】

10

【表3】

実験3・厚さ15 nmの酸化物半導体(IGZTO) 膜

	処理の種類	プラズマ処理後の	抵抗值(Ω/□)
		加熱条件(大気中)	
比較例14	Arプラズマ処理	150℃ 30分	1. 4×1 0 6
比較例15	A r プラズマ処理	200℃ 30分	3. 1×1 0 7
比較例16	A r プラズマ処理	250℃ 30分	$>$ 1 $ imes$ 1 0 8
比較例17	A r プラズマ処理	300℃ 30分	$>$ 1 $ imes$ 1 0 8
実施例13	窒素プラズマ処理	150℃ 30分	3. 0 $ imes$ 1 0 4
実施例14	窒素プラズマ処理	200℃ 30分	5. $3 imes1$ 0 5
実施例15	窒素プラズマ処理	250℃ 30分	$>$ 1 $ imes$ 1 0 8
実施例16	窒素プラズマ処理	300℃ 30分	$>$ 1 \times 1 0 8

[0056]

図4に、酸化物半導体(IGZTO)膜のシート抵抗の低抵抗化後の温度耐性を示す。表 3の比較例14~17、実施例13~16の厚さ15nmの酸化物半導体(IGZTO) 膜のシート抵抗の測定結果が示されている。なお、図4で初期値として示されている測定 点は、加熱処理前の室温27 における各プラズマ処理後のシート抵抗(比較例3、実施 20 例2を参照)である。Arプラズマ処理と窒素プラズマ処理を比較すると、窒素プラズマ 処理は、Arプラズマ処理に比べ、加熱後のシート抵抗の値が小さく(150 、200 で50分の1程度)、加熱により抵抗が上がりにくいことが分かる。なお、本実験は被 膜を大気中で30分アニールしたものであり、実際の製造プロセスである絶縁膜(保護膜)の形成過程における熱処理よりも、過酷な条件になっている。本実験では250 3 0 分の加熱で抵抗値が測定限界を超えたが、後述のとおり、実際の電界効果トランジスタの 製造プロセスでは、250 で絶縁膜形成処理を行っても、十分な特性が得られている。 [0057][他の酸化物半導体(IGZO)膜とのシート抵抗の窒素プラズマ照射時間依存性比較] IGZTO膜との比較用に、ガラス基板上にIGZO膜を以下の製膜条件で製膜した。 30 製 膜 法 : R F スパッタ法 製膜温度:室温 ガスE:0.4 P a キャリアガス:Ar 酸素分圧: 1 0 0 × O₂ / (A r + O₂) = 3 % [0058]上記の製膜条件でIGZO膜を15nm形成した。次に、ホットプレートを用いて大気中 で300 のアニールを1時間実施した。その後、窒素プラズマ処理を実施し、IGZO 膜のシート抵抗を4探針法で測定した。プラズマ処理条件は、次のとおりである。 ガス種:窒素(窒素プラズマ処理) ガス流量:20 s c c m R F パワー: 1 0 0 W プラズマ処理時間: 1 , 3 , 5 , 1 0 , 1 5 分間 各条件におけるプラズマ処理後のシート抵抗を表4に示す。 [0059]

50

【表4】

厚さ15nmのIGZO膜

	処理の種類	処理時間	抵抗值 (Ω/□)
比較例18	プラズマ処理なし		$>$ 1 $ imes$ 1 0 8
比較例19	窒素プラズマ処理	1 分間	2 . $2 imes 1$ 0 3
比較例20	窒素プラズマ処理	3分間	1. $7 imes 1$ 0 3
比較例21	窒素プラズマ処理	5 分間	1. 8×1 0 3
比較例22	窒素プラズマ処理	10分間	1. $9 \times 1 \ 0^{-3}$
比較例23	窒素プラズマ処理	15分間	1. 9×1 0 8

[0060]

図 5 に、 I G Z T O 膜と I G Z O 膜のシート抵抗の窒素プラズマ処理時間依存性の比較を 示す。図 5 には、比較例 1 9 ~ 2 3 (厚さ 1 5 n mの I G Z O 膜)と、実施例 1 ~ 5 (厚 さ 1 5 n mの I G Z T O 膜)のシート抵抗の測定結果が示されている。窒素プラズマ処理 により、 I G Z T O 膜が I G Z O 膜に比べて、より低い抵抗値を示していることが分かる

[0061]

[他の酸化物半導体(IGZO)膜とのシート抵抗の窒素プラズマパワー依存性比較] IGZTO膜との比較用に、ガラス基板上にIGZO膜を製膜した。製膜条件は、上記の 20 窒素プラズマ照射時間依存性を調べたときの製膜条件と同じである。

【 0 0 6 2 】

上記の製膜条件でIGZO膜を15nm形成した。次に、ホットプレートを用いて大気中 で300 のアニールを1時間実施した。その後、窒素プラズマ処理を実施し、IGZO 膜のシート抵抗を4探針法で測定した。プラズマ処理条件は、次のとおりである。 ガス種:窒素(窒素プラズマ処理)

ガス流量:20sccm

R F パワー: 5 0、 7 5、 1 0 0、 1 2 5、 1 5 0、 1 7 5、 2 0 0 W

プラズマ処理時間:5分間

各条件におけるプラズマ処理後のシート抵抗を表5に示す。

- 【0063】
- 【表5】

厚さ15nmのIGZO膜

	処理の種類	プラズマパワー	抵抗值 (Ω/□)
		(W)	
比較例24	窒素プラズマ処理	5 0	2 . $5 imes 1$ 0 3
比較例25	窒素プラズマ処理	75	1. 8×1 0 3
比較例26	窒素プラズマ処理	100	1. 8×1 0 2
比較例27	窒素プラズマ処理	1 2 5	$2.~4 imes 1~0^{-3}$
比較例28	窒素プラズマ処理	150	3. $0 \times 1 \ 0^{-3}$
比較例29	窒素プラズマ処理	175	3. 7×1 0 3
比較例30	窒素プラズマ処理	200	4. $8 \times 1 0^{-3}$

【0064】

図6に、IGZTO膜とIGZO膜のシート抵抗の窒素プラズマパワー依存性の比較を示す。図6には、比較例24~30(厚さ15nmのIGZO膜)と、実施例6~12(厚さ15nmのIGZTO膜)のシート抵抗の測定結果が示されている。窒素プラズマ処理により、IGZTO膜がIGZO膜に比べて、より低い抵抗値を示していることが分かる。また、プラズマパワーが大きくなると抵抗値が大きくなるが、IGZTO膜はIGZO

膜に比べて、その傾向が小さいことが分かる。 [0065](実施例:窒素プラズマ処理による自己整合型薄膜トランジスタの作製と評価) 本発明の窒素プラズマによる低抵抗化プロセスを用いた自己整合型薄膜トランジスタを作 製し、その特性を検証した。加えて、比較例として、従来のArプラズマによる低抵抗化 プロセスを用いた自己整合型薄膜トランジスタを作製し、実施例と特性を比較した。 [0066]本発明の窒素プラズマ処理による自己整合型薄膜トランジスタの製造工程について、図に 基づいて説明する。 [0067]10 図 1 A を参照して、ガラス基板 1 上に下地膜 2 として P E C V D を用いて S i O x を 1 4 0 n m 形成した。次に、前述の実施の形態に記載した組成のIGZTO膜を以下の製膜条 件で製膜した。 製 膜 法 : D C ス パ ッ タ 法 製膜温度:室温 ガス圧: 0.2 P a キャリアガス:Ar 酸素分圧: 1 0 0 × O₂ / (Ar + O₂) = 3 0 % [0068]上記の製膜条件で酸化物半導体層(IGZTO膜)3を15nm形成し、フォトリソグラ 20 フィとウエットエッチングを用いてIGZTO膜3をパターニングした。次に、ホットプ レートを用いて空気中で300 のアニールを1時間実施した。アニールによって薄膜ト ランジスタの移動度及び信頼性が向上する。 [0069]次に、PECVDを用いてゲート絶縁膜4としてSiOxを140nm製膜し、その上に 、ゲート電極5としてMo合金を70nm製膜した。ゲート電極5をフォトリソグラフィ とウエットエッチングを用いてパターニングした。 低抵抗化のために、IGZTO膜3を窒素プラズマを晒す必要があるので、次に、ソース ・ドレイン領域となるIGZTO膜3の上部のゲート絶縁膜4をエッチング除去する。こ 30 の処理は、ゲート電極5をマスクにしてゲート絶縁膜4のSiOxをドライエッチングで パターニングすることで、ゲート電極5と絶縁膜4の除去部とが自己整合するように形成 した。 [0071] そして、窒素プラズマ処理(ガス種:窒素、ガス流量: 2 0 s c c m 、 R F パワー: 1 0 0W、処理時間:5分間)を実施し、ソース領域3a,ドレイン領域3bを形成した。 [0072]次に、図1Bに示すように、PECVDを用いて製膜温度150 又は200 又は25 0 の条件で、SiOxを200nm形成し、絶縁膜(保護膜又は層間膜)6とし、さら に、フォトリソグラフィとドライエッチングを用いて、絶縁膜6にソース・ドレイン領域 40 3 a , 3 b に達するコンタクトホールを形成した。スパッタを用いてソース・ドレイン電 極7となるMo合金を70nm製膜し、これをフォトリソグラフィとウエットエッチング を用いてパターニングし、ソース電極7a,ドレイン電極7bを形成した。これにより窒 |素 プ ラ ズ マ に よ る 低 抵 抗 化 プ ロ セ ス を 用 い た 自 己 整 合 型 薄 膜 ト ラ ン ジ ス タ の 作 製 が 完 了 し た。 [0073] 図7に、窒素プラズマ処理による自己整合型薄膜トランジスタの電圧-電流特性を示す。

図7に、窒素ブラズマ処理による自己整合型薄膜トランジスタの電圧 - 電流特性を示す。 チャネル長(L)は10µm、チャネル幅(W)は10µm(チャネル長・チャネル幅は 設計値)である。また絶縁膜6の製膜温度は150の条件である。この薄膜トランジス タより、移動度29cm²/Vsが得られた。この移動度は、従来の代表的な酸化物半導

体材料であるIGZOを用いた場合と比較して、約3倍の値である。また、しきい値電圧 はほぼ0Vでドレイン電流が急峻に立ち上がり、ゲート電圧5Vでドレイン電流が10⁻⁶ Aを超えており、良好なゲート電圧 - ドレイン電流特性が得られた。 【0074】

図8は、窒素プラズマ処理による自己整合型薄膜トランジスタの移動度のチャネル長依存 性であり、絶縁膜(保護膜)6の製膜温度が異なる3条件(150 又は200 又は2 50)を比較している。作製した自己整合型薄膜トランジスタのチャネル長(L)は、 3µm、4µm、5µm、7µm、10µm、20µm、30µm、50µm、100µ m、チャネル幅(W)は10µm(チャネル長・チャネル幅は設計値)である。また、移 動度の評価は、電流電圧特性の線形領域(ドレイン電圧は1V)を用いて行い、チャネル 長・チャネル幅は設計値を用いた。また、ソース領域3a,ドレイン領域3bの抵抗の影 響は補正せずに、電流電圧測定の実測値を用いて、移動度を計算した。したがって、ソー ス領域3a,ドレイン領域3bの抵抗が高くなると、それにより、今回評価した移動度(実効的な移動度)の値は小さくなる。

【0075】

図 8 に示すように、保護膜形成温度が高くなるにつれて、実効的な移動度の値が小さくな る傾向があるが、保護膜形成温度が2 5 0 においても移動度は2 2 c m ² / V s 以上で あり、従来の薄膜トランジスタと比較して高い移動度が得られている。ソース・ドレイン 領域の形成に窒素プラズマ処理を用いることにより、プラズマ処理後の耐熱特性が向上し 、2 5 0 の温度で絶縁膜(保護膜)形成が可能であることが確認できた。

【0076】

[A r プラズマ処理による自己整合型薄膜トランジスタとの比較]

比較例のArプラズマ処理による自己整合型薄膜トランジスタの製造工程について説明する。ソース領域3a,ドレイン領域3bを形成には、Arプラズマ処理(ガス種:アルゴン、ガス流量:20sccm、RFパワー:100W、処理時間:3分間)を用い、絶縁膜(保護膜)6の形成は、PECVDを用いて製膜温度200 の条件で実施した。それ以外の条件は、実施例の窒素プラズマ処理による自己整合型薄膜トランジスタの製造工程と同じである。

【0077】

図9は、窒素プラズマ処理とArプラズマ処理による薄膜トランジスタの移動度のチャネ 30 ル長依存性の比較(絶縁膜6の製膜温度は200 の条件)を示す図である。ソース領域 3 a ,ドレイン領域3 b を形成するためのプラズマ処理以外の条件は同じ条件で比較を行 っている。図9から分かるように、チャネル長(L)が10µm以下の場合、窒素プラズ マ処理の場合がArプラズマ処理の場合に比べて高い実効的な移動度を示している(破線 で囲んだ測定点)。これは、窒素プラズマ処理により形成されたソース領域3 a ,ドレイ ン領域3 b が、Arプラズマ処理により形成されたソース領域3 a ,ドレイン領域3 b に 比べて、絶縁膜6の製膜(200)に起因する抵抗上昇が小さいためと推察される。電 流電圧測定の実測値を用いて、移動度を計算しているため、チャンネル長が短い領域でソ ース・ドレイン領域の抵抗値の影響が現れる傾向がある。

【0078】

40

50

以上のとおり、薄膜トランジスタの半導体層にIGZTOを適用し、窒素プラズマによる 低抵抗化プロセスを用いて薄膜トランジスタを作製することで、プラズマ処理後の温度耐 性が高く、高移動度を有する自己整合型の薄膜トランジスタを実現することが可能である

【0079】

(表示装置への適用)

図 1 0 は、薄膜トランジスタを用いた表示装置の回路の例を示す図である。図 1 0 は、有機 E L (Electroluminescence)ディスプレイの 1 画素の回路を示している。各画素 は、選択用 T F T 1 1、駆動用 T F T 1 2、保持容量 2 0、表示素子(有機 E L) 3 0 を 備え、信号線 4 1、走査線 4 2、電源線 4 3 により制御される。このような画素が、縦・

(15)

10

横二次元的に多数配置され、ディスプレイ(画素アレイ)を構成する。この選択用TFT 1 1 及び / 又は駆動用TFT12に、本発明の窒素プラズマ処理によるIGZTO膜から なる薄膜トランジスタを用いることができる。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 図10の回路の動作を、TFTを中心に説明する。酸化物半導体(IGZTO)を用いた 選択用 T F T 1 1 は、走査線 4 2 が選択されて、ゲート電極に信号が印加されると導通し 、 信 号 線 4 1 に よ り 伝 送 さ れ た 表 示 信 号 を 駆 動 用 TFT 1 2 の ゲ ー ト 電 極 に 出 力 す る と 共 に、保持容量20を充電する。 [0081]酸化物半導体(IGZTO)を用いた駆動用TFT12は、信号線41により伝送された 10 表示信号に基づいて(すなわち、保持容量20に保持された信号電圧に基づいて)、導通 制御され、電源線43から有機EL素子(発光素子・表示素子)30に電流を流す。こう して、有機EL素子が発光し、画像が表示される。 [0082]本発明の窒素プラズマ処理を行った酸化物半導体(IGZTO)の薄膜トランジスタは、 熱処理後も安定しており、オン電流が大きいため、微細化された薄膜トランジスタ11, 12であっても有機EL素子30を十分に駆動することができる。したがって、本発明の 表示装置(有機ELディスプレイ)は、大画面化・多画素化・高解像度化を実現できる。 なお、ここでは、有機ELディスプレイを例として説明したが、液晶表示装置等、他の表 示素子を用いた表示装置にも本発明の薄膜トランジスタを利用することができる。 20 [0083]本発明を諸図面や実施形態・実施例に基づき説明してきたが、当業者であれば本開示に基 づき種々の変形や修正を行うことが容易であることに注意されたい。したがって、本発明 は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸 脱することなく、種々の変形や変更が可能である。 【符号の説明】 [0084]1 基 板 2 下地膜 3 酸化物半導体膜 30 3 a ソース領域 3 b ドレイン領域 ゲート絶縁膜 4 5 ゲート電極 6 絶 縁 膜 ソース・ドレイン電極 7 1 1 選択用TFT 駆動用TFT 12 20 保持容量 30 発光素子 40 4 1 信号線 42 走査線

43 電源線

【 図 面 】 【 図 1 A 】



【図1B】

(17)















(18)

【図5】







10











30

【図9】





【図10】



30

10

20

テーマコード(参考)

フロン	トページ	の続き
-----	------	-----

(51)国際特許分類

FΙ		
H 0 1 L	29/78	618G
H 0 1 L	29/78	616V

東京都世田谷区砧一丁目10番11号 日本放送協会放送技術研究所内

(72)発明者	中田 充	
	東京都世田谷区	砧一丁目10番11号 日本放送協会放送技術研究所内
(72)発明者	宮川 幹司	
	東京都世田谷区	砧一丁目10番11号 日本放送協会放送技術研究所内
(72)発明者	中嶋 宜樹	
	東京都世田谷区	砧一丁目10番11号 日本放送協会放送技術研究所内
(72)発明者	越智 元隆	
	兵庫県神戸市中	央区脇浜海岸通二丁目 2 番 4 号 株式会社神戸製鋼所内
(72)発明者	西山 功兵	
	兵庫県神戸市中	央区脇浜海岸通二丁目 2 番 4 号 株式会社神戸製鋼所内
F ターム(参	考) 4M104	AA03 AA08 AA09 BB02 BB13 BB14 BB16 CC01 CC05 DD37
		DD86 DD88 GG09 HH15
	5F110	AA01 CC02 DD13 DD24 EE02 EE03 EE04 EE06 FF02 FF03
		FF04 FF29 FF30 GG01 GG15 GG43 GG55 HL02 HL03 HL04 HL06

HL23 NN02 NN73