

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5059703号
(P5059703)

(45) 発行日 平成24年10月31日(2012.10.31)

(24) 登録日 平成24年8月10日(2012.8.10)

(51) Int. Cl.	F I	
HO 1 L 29/786 (2006.01)	HO 1 L 29/78	6 1 8 G
HO 1 L 21/336 (2006.01)	HO 1 L 29/78	6 2 7 G
HO 1 L 21/20 (2006.01)	HO 1 L 21/20	
HO 1 L 51/50 (2006.01)	HO 5 B 33/14	A

請求項の数 12 (全 11 頁)

(21) 出願番号	特願2008-169193 (P2008-169193)	(73) 特許権者	308040351
(22) 出願日	平成20年6月27日 (2008.6.27)		三星モバイルディスプレイ株式会社
(65) 公開番号	特開2009-10391 (P2009-10391A)		Samsung Mobile Display Co., Ltd.
(43) 公開日	平成21年1月15日 (2009.1.15)		大韓民国京畿道龍仁市器興区農書洞山24
審査請求日	平成20年6月27日 (2008.6.27)		San #24 Nongseo-Dong,
(31) 優先権主張番号	10-2007-0063680		Giheung-Gu, Yongin-City,
(32) 優先日	平成19年6月27日 (2007.6.27)	(74) 代理人	100146835
(33) 優先権主張国	韓国 (KR)		弁理士 佐伯 義文
		(74) 代理人	100089037
			弁理士 渡邊 隆

最終頁に続く

(54) 【発明の名称】 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法

(57) 【特許請求の範囲】

【請求項 1】

基板と；

前記基板上に位置して、チャンネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層と；

前記半導体層の一定領域に対応するように位置するゲート電極と；

前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜；及び

前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極を含み、

前記半導体層のチャンネル領域には前記半導体層の表面から垂直方向に150 内で前記金属触媒の濃度が0より大きく $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下で存在し、且つ前記半導体層の表面から垂直方向に150 内で前記金属触媒の濃度が前記半導体層の表面から遠くなるほど増加する濃度勾配を有することを特徴とする薄膜トランジスタ。

【請求項 2】

前記半導体層はSGS結晶化法によって結晶化したことを特徴とする請求項1に記載の薄膜トランジスタ。

【請求項 3】

前記薄膜トランジスタは単位長さ1 μm当たり漏れ電流値Ioff (A / μm) が0より大きく $4.0 E - 13 \text{ A} / \mu\text{m}$ 以下であることを特徴とする請求項1に記載の薄膜トランジスタ。

ンジスタ。

【請求項 4】

基板を形成して、

前記基板上にチャネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層を形成して、

前記半導体層の一定領域に対応するように位置するゲート電極を形成して、

前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜を形成して、

前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極を形成することを含み、

前記半導体層のチャネル領域には前記半導体層の表面から垂直方向に 150 内で前記金属触媒の濃度が 0 より大きく $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下で存在するように、且つ前記半導体層の表面から垂直方向に 150 内で前記金属触媒の濃度が前記半導体層の表面から遠くなるほど増加する濃度勾配を有するように形成することを特徴とする薄膜トランジスタの製造方法。

10

【請求項 5】

前記半導体層は S G S 結晶化法によって結晶化することを特徴とする請求項 4 に記載の薄膜トランジスタの製造方法。

【請求項 6】

前記薄膜トランジスタは単位長さ $1 \mu\text{m}$ 当たり漏れ電流値 I_{off} ($\text{A}/\mu\text{m}$) が 0 より大きく $4.0 \times 10^{-13} \text{ A}/\mu\text{m}$ 以下になるように形成することを特徴とする請求項 4 に記載の薄膜トランジスタの製造方法。

20

【請求項 7】

基板と；

前記基板上に位置して、チャネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層と；

前記半導体層のチャネル領域に対応するように位置するゲート電極と；

前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；

前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極と；

前記ソース/ドレイン電極と電氣的に連結される第 1 電極と；

前記第 1 電極上に位置する発光層を含む有機膜層；及び

前記有機膜層上に位置する第 2 電極を含み、

前記半導体層のチャネル領域には前記半導体層の表面から 150 まで前記金属触媒の濃度が $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下で存在し、且つ前記半導体層の表面から 150 まで前記金属触媒の濃度が前記半導体層の表面から遠くなるほど増加する濃度勾配を有することを特徴とする有機電界発光表示装置。

30

【請求項 8】

前記半導体層は S G S 結晶化法によって結晶化したことを特徴とする請求項 7 に記載の有機電界発光表示装置。

40

【請求項 9】

前記薄膜トランジスタは単位長さ $1 \mu\text{m}$ 当たり漏れ電流値 I_{off} ($\text{A}/\mu\text{m}$) が 0 より大きく $4.0 \times 10^{-13} \text{ A}/\mu\text{m}$ 以下であることを特徴とする請求項 7 に記載の有機電界発光表示装置。

【請求項 10】

基板を形成して、

前記基板上にチャネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層を形成して、

前記半導体層の一定領域に対応するように位置するゲート電極を形成して、

前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に

50

位置するゲート絶縁膜を形成して、

前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極を形成して、

前記ソース/ドレイン電極と電氣的に連結される第1電極を形成して、

前記第1電極上に発光層を含む有機膜層を形成して、

前記有機膜層上に第2電極を形成することを含み、

前記半導体層のチャネル領域には前記半導体層の表面から垂直方向に150 nm以内で前記金属触媒の濃度が0より大きく $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下で存在するように、且つ前記半導体層の表面から垂直方向に150 nm以内で前記金属触媒の濃度が前記半導体層の表面から遠くなるほど増加する濃度勾配を有するように形成することを特徴とする有機電界発光表示装置の製造方法。

10

【請求項11】

前記半導体層はSGS結晶化法によって結晶化することを特徴とする請求項10に記載の有機電界発光表示装置の製造方法。

【請求項12】

前記薄膜トランジスタは単位長さ1 μm当たり漏れ電流値 I_{off} (A/μm)が0より大きく $4.0 \times 10^{-13} \text{ A/μm}$ 以下になるように形成することを特徴とする請求項10に記載の有機電界発光表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

20

【0001】

本発明は薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置に係り、さらに詳細には金属触媒を利用して結晶化した半導体層のチャネル領域の位置によって金属触媒の濃度を調節して電氣的特性が優れた薄膜トランジスタ、その製造方法、及びこれを具備する有機電界発光表示装置に関する。

【背景技術】

【0002】

一般的に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用が可能であってCMOS回路構成が可能であることから、薄膜トランジスタ用半導体層の用途で多く用いられている。このような多結晶シリコン層を利用した薄膜トランジスタは主に能動マトリックス液晶ディスプレイ装置(AMLCD)の能動素子と有機電界発光素子(OLED)のスイッチング素子及び駆動素子に用いられる。

30

【0003】

前記非晶質シリコンを多結晶シリコンに結晶化する方法は固相結晶化法(Solid Phase Crystallization)、エキシマレーザ結晶化法(Excimer Laser Crystallization)、金属誘導結晶化法(Metal Induced Crystallization)及び金属誘導側面結晶化法(Metal Induced Lateral Crystallization)等がある。固相結晶化法は非晶質シリコン層を約700 °C以下の温度、すなわち薄膜トランジスタで用いられるディスプレイ素子の基板を形成するガラスの変形温度、で数時間ないし数十時間にかけてアニーリングする方法である。エキシマレーザ結晶化法はエキシマレーザを非晶質シリコン層に照射して非常に短時間の間局部的に高い温度で加熱して結晶化する方法である。金属誘導結晶化法はニッケル、パラジウム、金、アルミニウム等の金属を非晶質シリコン層と接触させるか注入して、前記金属により非晶質シリコン層が多結晶シリコン層に相変化が誘導される現象を利用する方法である。金属誘導側面結晶化法は金属とシリコンが反応して生成されたシリサイドが側面に続けて伝播されながら順に非晶質シリコン層の結晶化を誘導する方法である。

40

【0004】

しかし、前記の固相結晶化法は工程時間が長いだけでなく高温で長時間熱処理することによって基板の変形が生じやすいという短所があって、エキシマレーザ結晶化法は高価の

50

レーザ装置が必要であるだけでなく多結晶化された表面の突起 (protrusion) が発生して半導体層とゲート絶縁膜の界面特性が悪くなるという短所がある。

【 0 0 0 5 】

現在、金属を利用して非晶質シリコン層を結晶化する方法は固相結晶化 (Solid Phase Crystallization) より低い温度で迅速な時間内に結晶化させることができる長所を有しているため多く研究されている。金属を利用した結晶化法は金属誘導結晶化 (MIC、Metal Induced Crystallization) 法と金属誘導側面結晶化 (MILC、Metal Induced Lateral Crystallization) 法、SGS結晶化 (Super Grain Silicon Crystallization) 法等がある。

10

【 0 0 0 6 】

薄膜トランジスタの特性を決定する重要な要素の一つが漏れ電流であるが、特に前記の金属触媒を利用して結晶化した半導体層では前記金属触媒がチャネル領域に残留して漏れ電流を増加させる。したがってチャネル領域における金属触媒の濃度を一定濃度以下に制御しないと薄膜トランジスタの漏れ電流が増加して電気的特性が低下する問題点がある。

【特許文献1】特開2002-110543号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 7 】

本発明は前記した従来技術の問題点を解決するためのものであって、金属触媒を利用して結晶化した半導体層において、前記半導体層のチャネル領域の位置によって金属触媒の濃度を調節して電気的特性が優れた薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供することに目的がある。

20

【課題を解決するための手段】

【 0 0 0 8 】

前記した目的を達成するために本発明は基板と；前記基板上に位置して、チャネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層と；前記半導体層の一定領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜；及び前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極を含み、前記半導体層のチャネル領域には前記半導体層の表面から垂直方向に150 nm以内で前記金属触媒の濃度が0より大きく $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下で存在することを特徴とする薄膜トランジスタを提供する。

30

【 0 0 0 9 】

また本発明は基板を形成して、前記基板上にチャネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層を形成して、前記半導体層の一定領域に対応するように位置するゲート電極を形成して、前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜を形成して、前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極を形成することを含み、前記半導体層のチャネル領域には前記半導体層の表面から垂直方向に150 nm以内で前記金属触媒の濃度が0より大きく $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下で存在するように形成することを特徴とする薄膜トランジスタの製造方法を提供する。

40

【 0 0 1 0 】

また本発明は基板と；前記基板上に位置して、チャネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層と；前記半導体層の一定領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極と；前記ソース/ドレイン電極と電氣的に連結される第1電極と；前記第1電極上に位置する発光層を含む有機膜層；及び前記有

50

機膜層上に位置する第2電極を含み、前記半導体層のチャンネル領域には前記半導体層の表面から垂直方向に150 nm以内で前記金属触媒の濃度が0より大きく $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下で存在することを特徴とする有機電界発光表示装置を提供する。

【0011】

また本発明は基板を形成して、前記基板上にチャンネル領域及びソース/ドレイン領域を含み、金属触媒を利用して結晶化した半導体層を形成して、前記半導体層の一定領域に対応するように位置するゲート電極を形成して、前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜を形成して、前記半導体層のソース/ドレイン領域に電氣的に連結されるソース/ドレイン電極を形成して、前記ソース/ドレイン電極に電氣的に連結される第1電極を形成して、前記第1電極上に発光層を含む有機膜層を形成して、前記有機膜層上に第2電極を形成することを含み、前記半導体層のチャンネル領域には前記半導体層の表面から垂直方向に150 nm以内で前記金属触媒の濃度が0より大きく $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下に存在するように形成することを特徴とする有機電界発光表示装置の製造方法を提供する。

10

【発明の効果】

【0012】

前記したように本発明によると、金属触媒を利用して結晶化した半導体層を利用した薄膜トランジスタ及び有機電界発光表示装置において、チャンネル領域の位置によって金属触媒の濃度を調節して電氣的特性が優れた薄膜トランジスタ、その製造方法、有機電界発光表示装置、及びその製造方法を提供することができる。

20

【発明を実施するための最良の形態】

【0013】

以下、本発明をさらに具体的に説明するために本発明による望ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし本発明はここで説明される実施形態に限定されず、他の形態に具体化されることも可能である。

【0014】

図1は本発明の第1実施形態による薄膜トランジスタを説明するための断面図である。

【0015】

図1を参照すると、まず基板100が用意される。前記基板100はガラス基板またはプラスチック基板とすることができる。前記基板100上にバッファ層110が位置する。前記バッファ層110は前記基板100で発生する水分または不純物の拡散を防止するか、結晶化時熱の伝達速度を調節することによって、非晶質シリコン層の結晶化を十分に行わせることができ、シリコン酸化膜、シリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成することができる。

30

【0016】

前記バッファ層110上にパターンニングされている半導体層120が位置する。前記半導体層120はMIC (Metal Induced Crystallization) 法、MILC (Metal Induced Lateral Crystallization) 法またはSGS (Super Grain Silicon) 法等のように金属触媒を利用した結晶化法により結晶化した半導体層であり、チャンネル領域121及びソース/ドレイン領域122、123を具備する。前記半導体層120はMIC法やMILC法に比べて非晶質シリコン層に拡散する金属触媒の濃度を低濃度に制御することができるSGS法により結晶化することが望ましい。

40

【0017】

前記SGS法は非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節して結晶粒の大きさを数 μm ないし数百 μm まで調節することができる結晶化法である。前記非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節するための一実施形態で前記非晶質シリコン層上にキャッピング層を形成して、前記ギャッピング層上に金属触媒層を形成した後熱処理して金属触媒を拡散させることができ、工程によってはキャッピング層を形成せずに金属触媒層を低濃度で形成することにより、拡散する金属触媒の濃度を低濃度に調

50

節することができる。

【0018】

前記半導体層120のチャネル領域121には前記半導体層の表面から垂直方向に150内
0 内で前記金属触媒の濃度が0より大きく $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下で存在する。

【0019】

図2は金属触媒を利用して結晶化した半導体層において、特に半導体層のチャネル領域
に存在する金属触媒の濃度による漏れ電流特性を示したグラフである。ここで横軸は金属
触媒の濃度($\text{atoms} / \text{cm}^3$)であり、縦軸は単位長さ1 μm 当たり漏れ電流値Ioff
($\text{A} / \mu\text{m}$)を示す。

10

【0020】

図2を参照すると、金属触媒の濃度が $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ を超過する $9.55 \times E 18$ 、 $5.99 \times E 18$ 、または $1.31 \times E 18 \text{ atoms} / \text{cm}^3$ の場合は、単位長さ1 μm 当たり漏れ電流値Ioff($\text{A} / \mu\text{m}$)が $1.0 E - 12 \text{ A} / \mu\text{m}$ 以上になることを確認することができる。しかし金属触媒の濃度が $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下の場合には単位長さ1 μm 当たり漏れ電流値Ioff($\text{A} / \mu\text{m}$)が $4.0 E - 13 \text{ A} / \mu\text{m}$ 以下になることを確認することができる。薄膜トランジスタの特性を決定する重要な要素の一つが漏れ電流であるが、前記漏れ電流が単位長さ1 μm 当たり $E - 13 \text{ A} / \mu\text{m}$ のオーダーまたはそれ以下の漏れ電流値Ioff($\text{A} / \mu\text{m}$)を維持する場合、薄膜トランジスタは優れた電気的特性を有することができる。したがって電気
20 電気的特性が優れた薄膜トランジスタを製造するためには、半導体層のチャネル領域で金属触媒の濃度が $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下に制御されなければならないことが分かる。

【0021】

また、図3Aは図2で単位長さ1 μm 当たり漏れ電流値Ioff($\text{A} / \mu\text{m}$)が $4.0 E - 13 \text{ A} / \mu\text{m}$ 以下になる薄膜トランジスタにおいて、表面濃度測定装置を利用して半導体層の表面から垂直方向に各深さに該当する金属触媒の濃度値を示した表であり、図3Bは前記濃度値を深さによって示したグラフである。ここで横軸は半導体層の表面から垂直方向への深さ()であり、縦軸は金属触媒の濃度($\text{atoms} / \text{cm}^3$)である。

【0022】

図3A及び図3Bを参照すると、図2で単位長さ1 μm 当たり漏れ電流値Ioff($\text{A} / \mu\text{m}$)が $4.0 E - 13 \text{ A} / \mu\text{m}$ 以下になる薄膜トランジスタにおいて、半導体層の表面から垂直方向に存在する金属触媒の総濃度を計算して見れば、半導体層の表面から垂直方向に150内に存在する金属触媒の総濃度が $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ になることを確認することができる。また半導体層の表面から垂直方向に150を超過する地点における金属触媒の総濃度は $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ を超過していることにもかかわらず、薄膜トランジスタの電気的特性が優秀なことから見て、前記150を超過している地点における金属触媒の濃度は薄膜トランジスタの漏れ電流特性を決定することにおいて影響をほとんど及ぼさないことが分かる。

30

【0023】

したがって図2及び図3A、図3Bを参照すると、単位長さ1 μm 当たり漏れ電流値Ioff($\text{A} / \mu\text{m}$)が $E - 13 \text{ A} / \mu\text{m}$ のオーダーまたはそれ以下を維持することができる電気的特性が優れた薄膜トランジスタを製造するためには半導体層のチャネル領域に存在する金属触媒の濃度を $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下に制御しなければならず、特に半導体層の表面から垂直方向に150内に存在する金属触媒の濃度を $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下に制御しなければならない。

40

【0024】

続いて、図1を参照すると、前記半導体層120を含む基板全面にかけてゲート絶縁膜130が位置する。前記ゲート絶縁膜130はシリコン酸化膜、シリコン窒化膜またはこれらの二重層とすることができる。

50

【 0 0 2 5 】

前記ゲート絶縁膜 1 3 0 上に前記半導体層 1 2 0 の対応する一定領域にゲート電極 1 4 0 が位置する。前記ゲート電極 1 4 0 はアルミニウム (A l) またはアルミニウム - ネオジム (A l - N d) のようなアルミニウム合金の単一層や、クロム (C r) またはモリブデン (M o) 合金上にアルミニウム合金が積層された多重層とすることができる。

【 0 0 2 6 】

前記ゲート電極 1 4 0 を含む前記基板 1 0 0 全面にかけて層間絶縁膜 1 5 0 が位置する。前記層間絶縁膜 1 5 0 はシリコン窒化膜、シリコン酸化膜またはこれらの多重層とすることができる。

【 0 0 2 7 】

前記層間絶縁膜 1 5 0 上に前記半導体層 1 2 0 のソース/ドレイン領域 1 2 2、1 2 3 と電氣的に連結されるソース/ドレイン電極 1 6 2、1 6 3 が位置する。ここで、前記ソース/ドレイン電極 1 6 2、1 6 3 はモリブデン (M o)、クロム (C r)、タングステン (W)、モリブデンタングステン (M o W)、アルミニウム (A l)、アルミニウム - ネオジム (A l - N d)、チタン (T i)、窒化チタン (T i N)、銅 (C u)、モリブデン合金 (M o a l l o y)、アルミニウム合金 (A l a l l o y)、及び銅合金 (C u a l l o y) のうちから選択されるいずれか一つで形成することができる。これによって本発明の第 1 実施形態による薄膜トランジスタは完成される。

【 0 0 2 8 】

図 4 は本発明の第 2 実施形態による薄膜トランジスタを説明するための断面図である。下記で特別に言及する場合を除いては前記の第 1 実施形態で言及したことを参照する。

【 0 0 2 9 】

図 4 を参照すると、まず基板 4 0 0 が用意される。前記基板 4 0 0 上にバッファ層 4 1 0 が位置する。前記バッファ層 4 1 0 上にゲート電極 4 2 0 が位置する。前記ゲート電極 4 2 0 上にゲート絶縁膜 4 3 0 が位置する。

【 0 0 3 0 】

前記ゲート絶縁膜 4 3 0 上にパターンニングされている半導体層 4 4 0 が位置する。前記半導体層 4 4 0 は M I C (M e t a l I n d u c e d C r y s t a l l i z a t i o n) 法、M I L C (M e t a l I n d u c e d L a t e r a l C r y s t a l l i z a t i o n) 法または S G S (S u p e r G r a i n S i l i c o n) 法等のように金属触媒を利用した結晶化法により結晶化した半導体層であり、チャネル領域 4 4 1 及びソース/ドレイン領域 4 4 2、4 4 3 を具備する。前記半導体層 4 4 0 は M I C 法や M I L C 法に比べて非晶質シリコン層に拡散する金属触媒の濃度を低濃度に制御することができる S G S 法により結晶化することが望ましい。

【 0 0 3 1 】

前記半導体層 4 4 0 のチャネル領域 4 4 1 には前記半導体層 4 4 0 の表面から垂直方向に 1 5 0 内で前記金属触媒の濃度が $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下で存在する。前記第 1 実施形態で見たように、図 2 及び図 3 A、図 3 B を参照すると、単位長さ 1 μm 当たり漏れ電流値 I_{off} (A / μm) が $E - 13 \text{ A} / \mu\text{m}$ のオーダーまたはそれ以下を維持することができる電氣的特性が優れた薄膜トランジスタを製造するためには半導体層のチャネル領域に存在する金属触媒の濃度を $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下に制御しなければならなくて、特に半導体層の表面から垂直方向に 1 5 0 内に存在する金属触媒の濃度を $6.5 \times E 17 \text{ atoms} / \text{cm}^3$ 以下に制御しなければならない。

【 0 0 3 2 】

続いて、前記半導体層 4 4 0 上に前記ソース/ドレイン領域 4 4 2、4 4 3 と電氣的に連結されるソース/ドレイン電極 4 6 2、4 6 3 が位置する。この時前記半導体層 4 4 0 と前記ソース/ドレイン電極 4 6 2、4 6 3 間にオーミックコンタクト層 4 5 0 を位置することができる。前記オーミックコンタクト層 4 5 0 は不純物がドーピングされた非晶質シリコン膜とすることが可能である。

【 0 0 3 3 】

10

20

30

40

50

これによって、本発明の第2実施形態による薄膜トランジスタは完成される。

【0034】

図5は本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。

【0035】

図5を参照すると、前記本発明の図1の実施形態による薄膜トランジスタを含む前記基板100全面に絶縁膜510を形成する。前記絶縁膜510は無機膜であるシリコン酸化膜、シリコン窒化膜またはスピノングラス膜の中から選択されるいずれか一つ、または有機膜であるポリイミド(polyimide)、ベンゾシクロブテン系樹脂(benzocyclobutene series resin)またはアクリレート(acrylate)のうちから選択されるいずれか一つで形成することができる。また前記無機膜と前記有機膜の積層構造で形成することもできる。

10

【0036】

前記絶縁膜510をエッチングして前記ソースまたはドレイン電極162、163を露出させるビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極162、163のうちいずれか一つと連結される第1電極520を形成する。前記第1電極520はアノードまたはカソードで形成することができる。前記第1電極520がアノードである場合、前記アノードはITO、IZOまたはITZOのうちからいずれか一つで構成された透明導電膜で形成することができ、カソードである場合前記カソードはMg、Ca、Al、Ag、Baまたはこれらの合金を用いて形成することができる。

20

【0037】

続いて、前記第1電極520上に前記第1電極520の表面一部を露出させる開口部を有する画素定義膜530を形成して、前記露出した第1電極520上に発光層を含む有機膜層540を形成する。前記有機膜層540はさらに、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層で構成された群から選択される一つまたは複数の層を含むことができる。続いて、前記有機膜層540上に第2電極550を形成する。これによって本発明の一実施形態による有機電界発光表示装置を完成する。

【0038】

したがって、本発明の実施形態による薄膜トランジスタ及び有機電界発光表示装置の半導体層のチャネル領域には半導体層の表面から150 まで結晶化のための金属触媒の濃度が $6.5 \times 10^{17} \text{ atoms/cm}^3$ 以下で存在することで、単位長さ $1 \mu\text{m}$ 当たり漏れ電流値 I_{off} ($\text{A}/\mu\text{m}$)が $4.0 \times 10^{-13} \text{ A}/\mu\text{m}$ 以下になり、薄膜トランジスタがディスプレイに用いられる時優れた電気的特性を有することができる。

30

【図面の簡単な説明】

【0039】

【図1】本発明の第1実施形態による薄膜トランジスタを説明するための断面図である。

【図2】金属触媒を利用して結晶化した半導体層において、特に半導体層のチャネル領域に存在する金属触媒の濃度による漏れ電流特性を示したグラフである。

【図3A】図2で単位長さ $1 \mu\text{m}$ 当たり漏れ電流値 I_{off} ($\text{A}/\mu\text{m}$)が $4.0 \times 10^{-13} \text{ A}/\mu\text{m}$ 以下になる薄膜トランジスタにおいて、表面濃度測定装置を利用して半導体層の表面から垂直方向に各深さに該当する金属触媒の濃度値を示した表である。

40

【図3B】前記濃度値を深さによって示したグラフである。

【図4】本発明の第2実施形態による薄膜トランジスタを説明するための断面図である。

【図5】本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置を説明するための断面図である。

【符号の説明】


【0040】

100、400	基板
110、410	バッファ層
120、440	半導体層


50

- 1 3 0、4 3 0 ゲート絶縁膜
- 1 4 0、4 2 0 ゲート電極
- 1 5 0 層間絶縁膜
- 1 6 2、1 6 3、4 6 2、4 6 3 ソース/ドレイン電極
- 5 1 0 絶縁膜
- 5 2 0 第1電極
- 5 3 0 画素定義膜
- 5 4 0 有機膜層
- 5 5 0 第2電極

【図1】




【図2】




【図3A】

深さ (Å)	金属層濃度 (Atoms/cm ²)
10	2.15 × E16
20	2.88 × E16
30	3.43 × E16
40	3.68 × E16
50	3.83 × E16
60	4.30 × E16
70	4.76 × E16
80	4.98 × E16
90	4.88 × E16
100	5.01 × E16
110	4.93 × E16
120	4.96 × E16
130	4.90 × E16
140	4.92 × E16
150	4.97 × E16
160	4.67 × E16
170	4.71 × E16
180	4.48 × E16
190	4.53 × E16
200	4.13 × E16
210	4.50 × E16
220	4.56 × E16
230	4.10 × E16
240	4.05 × E16
250	4.17 × E16
260	3.95 × E16
270	3.96 × E16
280	3.79 × E16
290	4.01 × E16
300	3.82 × E16
310	3.90 × E16
320	3.80 × E16
330	3.94 × E16
340	4.95 × E16
350	4.01 × E16
360	4.85 × E16
370	4.99 × E16
380	5.20 × E16
390	5.45 × E16
400	5.68 × E16


【図3B】



【図4】



【図5】



フロントページの続き

- (74)代理人 100108453
弁理士 村山 靖彦
- (72)発明者 梁 泰勳
大韓民国京畿道水原市靈通區新洞 5 7 5 番地 三星エスディアイ株式会社内
- (72)発明者 朴 炳建
大韓民国京畿道水原市靈通區新洞 5 7 5 番地 三星エスディアイ株式会社内
- (72)発明者 徐 晉旭
大韓民国京畿道水原市靈通區新洞 5 7 5 番地 三星エスディアイ株式会社内
- (72)発明者 李 基龍
大韓民国京畿道水原市靈通區新洞 5 7 5 番地 三星エスディアイ株式会社内
- (72)発明者 李 吉遠
大韓民国京畿道水原市靈通區新洞 5 7 5 番地 三星エスディアイ株式会社内

審査官 棚田 一也

- (56)参考文献 特開平 1 1 - 0 4 0 5 0 0 (J P , A)
特開平 1 0 - 2 2 8 2 4 8 (J P , A)
特開 2 0 0 3 - 1 7 3 9 6 7 (J P , A)
特開 2 0 0 3 - 1 9 7 5 2 9 (J P , A)

(58)調査した分野(Int.Cl. , D B名)

H 0 1 L 2 9 / 7 8 6
H 0 1 L 2 1 / 2 0
H 0 1 L 2 1 / 3 3 6
H 0 1 L 5 1 / 5 0