

등록특허 10-2318317

(45) 공고일자 (19) 대한민국특허청(KR) 2021년10월28일 (11) 등록번호 10-2318317 (12) 등록특허공보(B1) (24) 등록일자 2021년10월21일 (73) 특허권자 (51) 국제특허분류(Int. Cl.) *H01L 33/00* (2010.01) *H01L 21/02* (2006.01) 실라나 유브이 테크놀로지스 피티이 리미티드 H01L 33/06 (2010.01) H01L 33/10 (2010.01) 싱가포르 오션 파이낸셜 센터 #10-01 콜리어 퀘이 HO1L 33/14 (2010.01) HO1L 33/18 (2010.01) 10 (우: 049315) *H01L 33/32* (2010.01) (72) 발명자 (52) CPC특허분류 아타나크코빅, 피터 *H01L 33/0008* (2013.01) 오스트레일리아 퀸즐랜드 4113 에잇 마일 플레인 HO1L 21/0254 (2013.01) 스 브랜들 스트리트 37 (21) 출원번호 10-2016-7033172 가드프리, 매튜 (22) 출원일자(국제) 2015년05월01일 오스트레일리아 퀸즐랜드 4113 에잇 마일 플레인 심사청구일자 2020년04월03일 스 브랜들 스트리트 37 (85) 번역문제출일자 2016년11월25일 (74) 대리인 (65) 공개번호 10-2017-0013247 이시용 (43) 공개일자 2017년02월06일 (86) 국제출원번호 PCT/IB2015/053203 (87) 국제공개번호 WO 2015/181657 2015년12월03일 국제공개일자 (30) 우선권주장 2014902008 2014년05월27일 오스트레일리아(AU) (56) 선행기술조사문헌 US20130043459 A1 (뒷면에 계속) 전체 청구항 수 : 총 33 항 심사관 : 배성주 (54) 발명의 명칭 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조

(57) 요 약

반도체 구조물과 이 반도체 구조물을 형성하는 방법이 개시된다. 예를 들어, p-형 또는 n-형 반도체 구조물이 개 시된다. 상기 반도체 구조물은 상기 극성 결정 구조의 자발적인 분극 축과 실질적으로 평행한 성장 축을 갖는 극 성 결정 구조를 구비한다. 상기 반도체 구조물은 더 넓은 대역 갭(WBG) 물질로부터 더 좁은 대역 갭(NBG) 물질로 또는 NBG 물질로부터 WBG 물질로 조성이 변하여 상기 성장 축을 따라 p-형 또는 n-형 전도성을 유도한다.

대 표 도 - 도1



(52) CPC특허분류 H01L 33/007 (2013.01) H01L 33/06 (2013.01) H01L 33/10 (2013.01) H01L 33/14 (2013.01) H01L 33/18 (2013.01) H01L 33/32 (2013.01) H01L 2924/12041 (2013.01) H01L 2933/0033 (2013.01) (56) 선행기술조사문헌 JP2012146847 A JP2011228646 A JP2000244070 A IEEE PHOTONICS TECHNOLOGY LETTERS, p2062-2065, VOL. 25, NO. 21, NOVEMBER 1, 2013

명세서

청구범위

청구항 1

반도체 구조물을 형성하는 방법으로서,

성장 축을 따라 제1 반도체를 성장시키는 단계;

상기 성장 축을 따라 상기 제1 반도체에 인접하게 제2 반도체를 성장시키는 단계 - 상기 제2 반도체는 극성 결 정 구조(polar crystal structure)를 가지며, 상기 성장 축은 상기 극성 결정 구조의 자발적인 분극 축 (polarization axis)과 평행함 -;

p-형 전도성 또는 n-형 전도성을 유도하기 위해, 상기 성장 축을 따라 더 넓은 대역 갭(wider band gap: WBG) 물질로부터 더 좁은 대역 갭(narrower band gap: NBG) 물질로 또는 NBG 물질로부터 WBG 물질로 상기 제2 반도체 의 조성을 단조적으로(monotonically) 변화시키는 단계; 및

상기 성장 축을 따라 상기 제2 반도체에 인접하게 제3 반도체를 성장시키는 단계

를 포함하며,

상기 제1 반도체는 상기 제3 반도체와 상이한 대역 갭을 갖는, 반도체 구조물을 형성하는 방법.

청구항 2

제1항에 있어서, 상기 제2 반도체의 조성은,

적어도 2개의 유형의 금속 원자 양이온; 및

비-금속 원자 음이온을 포함하는, 반도체 구조물을 형성하는 방법.

청구항 3

제2항에 있어서, 상기 비-금속 원자 음이온은 질소 또는 산소인, 반도체 구조물을 형성하는 방법.

청구항 4

제2항에 있어서, 상기 제2 반도체의 조성을 변화시키는 단계는, 상기 성장 축을 따라 상기 조성에서 상기 적어 도 2개의 유형의 금속 원자 양이온 중 하나 이상의 유형의 금속 원자 양이온의 몰분율을 변화시키는 단계를 포 함하는, 반도체 구조물을 형성하는 방법.

청구항 5

제1항에 있어서, 상기 제2 반도체의 p-형 전도성은,

양이온-극성 결정 구조로 상기 제2 반도체를 성장시키고, 상기 성장 축을 따라 WBG 물질로부터 NBG 물질로 상기 제2 반도체의 조성을 단조적으로 변화시킴으로써; 또는

음이온-극성 결정 구조로 상기 제2 반도체를 성장시키고, 상기 성장 축을 따라 NBG 물질로부터 WBG 물질로 상기 제2 반도체의 조성을 단조적으로 변화시킴으로써

유도되는, 반도체 구조물을 형성하는 방법.

청구항 6

제1항에 있어서, 상기 제2 반도체의 n-형 전도성은,

양이온-극성 결정 구조로 상기 제2 반도체를 성장시키고, 상기 성장 축을 따라 NBG 물질로부터 WBG 물질로 상기 제2 반도체의 조성을 단조적으로 변화시킴으로써; 또는

음이온-극성 결정 구조로 상기 제2 반도체를 성장시키고, 상기 성장 축을 따라 WBG 물질로부터 NBG 물질로 상기

제2 반도체의 조성을 단조적으로 변화시킴으로서

유도되는, 반도체 구조물을 형성하는 방법.

청구항 7

제1항에 있어서, 상기 극성 결정 구조는 극성 섬유아연석 결정 구조인, 반도체 구조물을 형성하는 방법.

청구항 8

제1항에 있어서, 상기 제2 반도체의 조성은 상기 성장 축을 따라 단계적인 방식으로 변화되는, 반도체 구조물을 형성하는 방법.

청구항 9

제1항에 있어서, 상기 제2 반도체의 조성은 III-족 금속 질화물 조성으로부터 선택된, 반도체 구조물을 형성하 는 방법.

청구항 10

제1항에 있어서, 상기 제2 반도체의 조성은,

알루미늄 갈륨 질화물(Al_xGa_{1-x}N)(여기서 0≤x≤1);

알루미늄 갈륨 인듐 질화물(Al_xGa_vIn_{1-x-v}N)(여기서 0≤x≤1, 0≤y≤1 및 0≤(x+y)≤1); 및

마그네슘 아연 산화물(Mg_xZn_{1-x}0)(여기서 0≤x≤1)

로부터 선택되는, 반도체 구조물을 형성하는 방법.

청구항 11

제1항에 있어서,

상기 유도된 p-형 전도성 또는 n-형 전도성을 향상시키기 위해, 상기 제2 반도체의 조성에 불순물 도펀트를 포 함시키는 단계를 더 포함하는, 반도체 구조물을 형성하는 방법.

청구항 12

초격자(superlattice)들을 포함하는 반도체 구조를 형성하는 방법으로서,

상기 초격자들 각각은, 단일 결정 반도체로 형성된 적어도 2개의 별개의 충들을 각각 포함하는 복수의 단위 셀 들을 포함하며,

상기 방법은,

성장 축을 따라 제1 초격자를 성장시키는 단계;

상기 성장 축을 따라 상기 제1 초격자에 인접하게 제2 초격자를 성장시키는 단계 - 상기 제2 초격자는 극성 결 정 구조를 가지며, 상기 성장 축은 상기 극성 결정 구조의 자발적인 분극 축과 평행함 -;

p-형 전도성 또는 n-형 전도성을 유도하기 위해, 상기 성장 축을 따라 더 넓은 대역 갭(WBG) 물질에 대응하는 평균 조성으로부터 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으로 또는 NBG 물질에 대응하는 평균 조성 으로부터 WBG 물질에 대응하는 평균 조성으로 상기 제2 초격자의 단위 셀들의 평균 조성을 단조적으로 변화시키 는 단계; 및

상기 성장 축을 따라 상기 제2 초격자에 인접하게 제3 초격자를 성장시키는 단계

를 포함하는, 반도체 초격자를 형성하는 방법.

청구항 13

제12항에 있어서, 상기 제2 초격자의 p-형 전도성은,

양이온-극성 결정 구조로 상기 제2 초격자를 성장시키고, 상기 성장 축을 따라 WBG 물질에 대응하는 평균 조성 으로부터 NBG 물질에 대응하는 평균 조성으로 상기 제2 초격자의 단위 셀들의 평균 조성을 단조적으로 변화시킴 으로써; 또는

음이온-극성 결정 구조로 상기 제2 초격자를 성장시키고, 상기 성장 축을 따라 NBG 물질에 대응하는 평균 조성 으로부터 WBG 물질에 대응하는 평균 조성으로 상기 제2 초격자의 단위 셀들의 평균 조성을 단조적으로 변화시킴 으로써

유도되는, 반도체 초격자를 형성하는 방법.

청구항 14

제12항에 있어서, 상기 제2 초격자의 n-형 전도성은,

양이온-극성 결정 구조로 상기 제2 초격자를 성장시키고, 상기 성장 축을 따라 NBG 물질에 대응하는 평균 조성 으로부터 WBG 물질에 대응하는 평균 조성으로 상기 제2 초격자의 단위셀들의 평균 조성을 단조적으로 변화시킴 으로써; 또는

음이온-극성 결정 구조로 상기 제2 초격자를 성장시키고, 상기 성장 축을 따라 WBG 물질에 대응하는 평균 조성 으로부터 NBG 물질에 대응하는 평균 조성으로 상기 제2 초격자의 단위 셀들의 평균 조성을 단조적으로 변화시킴 으로써

유도되는, 반도체 초격자를 형성하는 방법.

청구항 15

제13항에 있어서,

상기 음이온-극성 결정 구조는 질소-극성 결정 구조 또는 산소-극성 결정 구조이고,

상기 양이온-극성 결정 구조는 금속-극성 결정 구조인, 반도체 초격자를 형성하는 방법.

청구항 16

제14항에 있어서.

상기 양이온-극성 결정 구조는 금속-극성 결정 구조이고,

상기 음이온-극성 결정 구조는 질소-극성 결정 구조 또는 산소-극성 결정 구조인, 반도체 초격자를 형성하는 방 법.

청구항 17

제12항에 있어서, 상기 제2 초격자의 단위 셀들의 평균 조성은 상기 성장 축을 따라 단계적인 방식으로 변화되는, 반도체 초격자를 형성하는 방법.

청구항 18

제12항에 있어서, 상기 제2 초격자의 단위 셀들의 평균 조성은, 상기 제2 초격자의 단위 셀들의 적어도 2개의 별개의 층들 중 하나 이상의 층의 두께를 변화시킴으로써 변화되는, 반도체 초격자를 형성하는 방법.

청구항 19

제12항에 있어서, 상기 제2 초격자의 단위 셀들의 두께는 상기 성장 축을 따라 일정한, 반도체 초격자를 형성하 는 방법.

청구항 20

제12항에 있어서, 상기 제1 초격자, 상기 제2 초격자, 또는 상기 제3 초격자의 단위 셀들의 적어도 2개의 별개 의 층들 중 하나 이상의 층의 조성은,

갈륨 질화물(GaN);

알루미늄 질화물(AlN);

알루미늄 갈륨 질화물(Al_xGa_{1-x}N)(여기서 0≤x≤1);

붕소 알루미늄 질화물(B_xAl_{1-x}N)(여기서 0≤x≤1); 및

알루미늄 갈륨 인듐 질화물(Al_xGa_yIn_{1-x-y}N)(여기서 0≤x≤1, 0≤y≤1 및 0≤(x+y)≤1)로부터 선택되는, 반도체 초격자를 형성하는 방법.

청구항 21

제12항에 있어서, 상기 제1 초격자, 상기 제2 초격자, 또는 상기 제3 초격자의 단위 셀들의 적어도 2개의 별개 의 층들 중 하나 이상의 층의 조성은,

마그네슘 산화물(MgO);

아연 산화물(ZnO); 및

마그네슘 아연 산화물(Mg_xZn_{1-x}O)(여기서 0≤x≤1)로부터 선택되는, 반도체 초격자를 형성하는 방법.

청구항 22

제12항에 있어서, 각 단위 셀의 적어도 2개의 별개의 층들 각각은 각 층에서 전하 운반체의 드 브로이 파장(de Broglie wavelength) 미만의 두께를 가지는, 반도체 초격자를 형성하는 방법.

청구항 23

제12항에 있어서, 각 단위 셀의 적어도 2개의 별개의 층들 각각은 탄성 변형을 유지하는데 요구되는 임계 층 두 께 이하의 두께를 가지는, 반도체 초격자를 형성하는 방법.

청구항 24

제12항에 있어서.

상기 유도된 p-형 전도성 또는 n-형 전도성을 향상시키기 위해, 상기 제2 초격자의 각 단위 셀의 적어도 2개의 별개의 층들 중 하나 이상의 층에 불순물 도펀트를 포함시키는 단계를 더 포함하는, 반도체 초격자를 형성하는 방법.

청구항 25

복합 반도체 구조물(complex semiconductor structure)을 형성하는 방법으로서,

2개 이상의 근접한 반도체 구조물들을 형성하는 단계를 포함하고, 상기 반도체 구조물들은 제1항의 방법에 따라 각각 형성되는, 복합 반도체 구조물을 형성하는 방법.

청구항 26

제25항에 있어서, 상기 2개 이상의 근접한 반도체 구조물들 중 2개의 반도체 구조물들 사이의 물질의 극성-유형 을 플립(flipping)하는 단계를 더 포함하는, 복합 반도체 구조물을 형성하는 방법.

청구항 27

제25항에 있어서, 상기 2개 이상의 근접한 반도체 구조물들 중 제1 반도체 구조물은 상기 성장 축을 따라 조성 에 더 큰 변화를 가지며, 상기 2개 이상의 근접한 반도체 구조들 중 제2 반도체 구조물은 상기 성장 축을 따라 조성에 더 작은 변화를 가지는, 복합 반도체 구조물을 형성하는 방법.

청구항 28

발광 다이오드(LED) 구조물을 형성하는 방법으로서,

더 넓은 대역 갭(WBG) n-형 영역과 더 좁은 대역 갭(NBG) p-형 영역 사이에서 성장 축을 따라 반도체 구조물을

성장시키는 단계를 포함하고,

상기 반도체 구조물은 자발적인 분극 축이 상기 성장 축과 평행한 극성 결정 구조를 가지며, 상기 반도체 구조 물은 상기 WBG n-형 영역에 인접한 더 넓은 대역 갭(WBG) 물질로부터 상기 NBG p-형 영역에 인접한 더 좁은 대 역 갭(NBG) 물질로 조성이 단조적으로 변하는 반도체를 포함하는, 발광 다이오드 구조물을 형성하는 방법.

청구항 29

발광 다이오드(LED) 구조물을 형성하는 방법으로서,

더 넓은 대역 갭(WBG) n-형 영역과 더 좁은 대역 갭(NBG) p-형 영역 사이에서 성장 축을 따라 복수의 단위 셀들 을 포함하는 초격자를 성장시키는 단계를 포함하고,

상기 단위 셀들 각각은 단일 결정 반도체로 형성된 적어도 2개의 별개의 층들을 포함하며, 상기 초격자는 자발 적인 분극 축이 상기 성장 축과 평행한 극성 결정 구조를 갖고, 상기 단위 셀들은 상기 WBG n-형 영역에 인접한 단위 셀에서 더 넓은 대역 갭(WBG) 물질에 대응하는 평균 조성으로부터 상기 NBG p-형 영역에 인접한 단위 셀에 서 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으로 평균 조성이 단조적으로 변하는, 발광 다이오드 구조 물을 형성하는 방법.

청구항 30

제29항에 있어서, 버퍼 또는 전위 필터 영역이 상기 WBG n-형 영역 또는 NBG p-형 영역 이전에 기판 상에 성장 되는, 발광 다이오드 구조물을 형성하는 방법.

청구항 31

제30항에 있어서,

상기 기판은, 상기 WBG n-형 영역이 상기 NBG p-형 영역 전에 성장되는 경우에는 사파이어(Al₂O₃) 기판 또는 알 루미늄 질화물(AIN) 기판으로 선택되고; 또는

상기 기판은, 상기 NBG p-형 영역이 상기 WBG n-형 영역 전에 성장되는 경우에는 실리콘 기판 또는 갈륨 질화물 (GaN) 기판으로 선택되는, 발광 다이오드 구조물을 형성하는 방법.

청구항 32

삭제

청구항 33

삭제

청구항 34

삭제

청구항 35

반도체 구조물로서,

p-형 초격자 영역;

i-형 초격자 영역; 및

n-형 초격자 영역을 포함하고,

상기 p-형 초격자 영역은 상기 i-형 초격자 영역에 인접하고, 상기 i-형 초격자 영역은 상기 n-형 초격자 영역 에 인접하며,

상기 p-형 초격자 영역, 상기 i-형 초격자 영역 및 상기 n-형 초격자 영역 중 적어도 하나의 초격자 영역은, 각 영역 사이의 경계면에서 계단식 극성 변화가 없도록, 더 넓은 대역 갭(WBG) 물질에 대응하는 평균 조성으로부터 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으로 또는 NBG 물질에 대응하는 평균 조성으로부터 WBG 물질에 대응하는 평균 조성으로 평균 조성의 단조적 변화를 포함하는, 반도체 구조물.

청구항 36

제35항에 있어서, 상기 p-형 초격자 영역에 인접한 p-형 GaN 영역을 더 포함하는, 반도체 구조물.

발명의 설명

기 술 분 야

[0001]

관련 출원에 대한 상호 참조

[0002] 본 출원은, 전체 내용이 본 명세서에 병합된, 2014년 5월 27일자로 출원된, 발명의 명칭이 "Advanced Electronic Device Structures Using Semiconductor Structures and Superlattices"인 오스트레일리아 가특허 출원 제2014902008호의 우선권을 주장한다.

[0003] 기술 분야

[0004] 본 발명은 일반적으로 극성(polar) III-N 반도체 구조물과 초격자(superlattice)를 사용하는 일반적으로 진보된 전자 디바이스 구조에 관한 것이다. 특히, 본 발명은 190-280nm의 파장 범위에서 동작하는 바람직하게는 자외선 (ultraviolet: UV)과 원자외선(deep UV: DUV) 발광 다이오드(LED)를 위한 특히 LED 구조에 적합한 반도체 구조 물에 관한 것이나 이로 제한되는 것은 아니다. 본 발명은 기본적으로 UV와 DUV LED를 참조하여 설명되지만, 이 들은 단지 바람직한 응용예를 제시하는 것일 뿐, 다른 응용들도 이 기술 분야에 통상의 지식을 가진 자에게 명 백할 수 있는 것으로 이해된다.

배경기술

- [0005] 알루미늄-갈륨-질화물(AlGaN)과 같은 넓은 대역 갭(band gap) 반도체는 불순물 원자 치환 도핑 방법을 사용하여 특히 p-형 물질에 불량한 전도성의 p-형 또는 n-형을 형성하는 잘 알려진 한계를 가지고 있다. 현재 최고 p-형 억셉터(acceptor) 밀도는 p-GaN에서 달성되는데, 여기서 알루미늄 몰분율(molar fraction)이 증가될 때 대역 갭 이 증가하면서 이용가능한 홀(hole) 농도가 상당히 감소한다. 이것은, 예를 들어, AlGaN 및 보다 일반적으로 AlGaInN 반도체의 충분히 넓은 대역 갭 조성(composition)에서 전자 등급(electronic grade)이 높은 n-형 및 p-형 도너(donor) 농도와 억셉터 농도를 달성하는 것에 관한 DUV LED 개발을 제한한다.
- [0006] DUV LED는 일반적으로 직접 대역 갭 결정질 구조에서 전자와 홀이 공간적으로 유리하게 재조합하는 것에 의해 광 방출을 달성한다. 이들은 기본적으로 2개의 전기 포트 디바이스로 동작하고, p-i-n 또는 p-n 이종접합 다이 오드(heterojunction diode) 중 적어도 하나로부터 형성되고, 여기서 방출 영역(emission region)은 실질적으 로 p-형 영역과 n-형 영역 사이의 영역으로 국한된다(confined). 방출 에너지가 다이오드를 포함하는 p-형 및 n-형 클래딩 층(cladding layer)들 중 적어도 하나의 층의 대역갭 에너지보다 더 작은 경우, 광운반체로 생성된 광은 디바이스 내로부터 탈출할 수 있다.

발명의 내용

- [0007] III-N 디바이스를 개발할 때 P-형 도핑이 제한되는 것이 상업적으로 실현가능한 DUV LED를 개발하는데 있어 최 대 제약 중 하나이다. 따라서, III-N 물질에서 특히 p-형 특성을 위한 불순물 도펀트(impurity dopant)를 개선 하는 것이 요구된다.
- [0008] 일 형태에서, 유일하거나 또는 실제 가장 넓은 형태인 것은 아닌, p-형 또는 n-형 반도체 구조물을 형성하는 방법이 제공된다. 상기 방법은,
- [0009] 극성 결정 구조(polar crystal structure)를 가지는 반도체를 성장 축을 따라 성장시키는 단계로서, 상기 성장 축은 상기 결정 구조의 자발적인 분극 축(polarization axis)과 실질적으로 평행한, 상기 반도체를 성장시키는 단계; 및
- [0010] 상기 성장 축을 따라 더 넓은 대역 갭(wider band gap: WBG) 물질로부터 더 좁은 대역 갭(narrower band gap: NBG) 물질로 또는 NBG 물질로부터 WBG 물질로 상기 반도체의 조성을 단조적으로(monotonically) 변화시켜 p-형 또는 n-형 전도성을 유도하는 단계를 포함한다.
- [0011] 바람직하게는, 상기 반도체의 조성은 적어도 2개의 유형의 금속 원자 양이온(cation); 및 비-금속 원자 음이온

(anion)을 포함한다.

- [0012] 바람직하게는, 상기 비-금속 원자 음이온은 질소 또는 산소이다.
- [0013] 바람직하게는, 상기 반도체의 조성을 변화시키는 것은 상기 성장 축을 따라 상기 조성에서 상기 적어도 2개의 유형의 금속 원자 양이온 중 하나 이상의 유형의 몰분율을 변화시키는 것을 포함한다.
- [0014] 바람직하게는, 상기 p-형 전도성은,
- [0015] 양이온-극성 결정 구조로 상기 반도체를 성장시키고, WBG 물질로부터 NBG 물질로 상기 성장 축을 따라 상기 반 도체의 조성을 단조적으로 변화시키는 단계; 또는
- [0016] 음이온-극성 결정 구조로 상기 반도체를 성장시키고, NBG 물질로부터 WBG 물질로 상기 성장 축을 따라 상기 반 도체의 조성을 단조적으로 변화시키는 단계에 의해 유도된다.
- [0017] 바람직하게는, 상기 n-형 전도성은,
- [0018] 양이온-극성 결정 구조로 상기 반도체를 성장시키고, NBG 물질로부터 WBG 물질로 상기 성장 축을 따라 상기 반 도체의 조성을 단조적으로 변화시키는 단계; 또는
- [0019] 음이온-극성 결정 구조로 상기 반도체를 성장시키고, WBG 물질로부터 NBG 물질로 상기 성장 축을 따라 상기 반 도체의 조성을 단조적으로 변화시키는 단계에 의해 유도된다.
- [0020] 바람직하게는, 상기 극성 결정 구조는 극성 섬유아연석 결정 구조(polar wurtzite crystal structure)이다.
- [0021] 바람직하게는, 상기 반도체의 조성은 상기 성장 축을 따라 연속적인 방식 또는 단계적인 방식으로 변화된다.
- [0022] 적절하게는, 상기 반도체의 조성은 III-족 금속 질화물 조성으로부터 선택된다.
- [0023] 적절하게는, 상기 반도체의 조성은 다음, 물질, 즉: 알루미늄 갈륨 질화물(Al_xGa_{1-x}N)(여기서 0≤x≤1); 알루미 늄 갈륨 인듐 질화물(Al_xGa_yIn_{1-x-y}N)(여기서 0≤x≤1, 0≤y≤1 및 0≤(x+y)≤1); 및 마그네슘 아연 산화물 (Mg_xZn_{1-x}0)(여기서 0≤x≤1)로부터 선택된다.
- [0024] 적절하게는, 상기 방법은 상기 반도체의 조성에 불순물 도펀트를 포함하여 상기 유도된 p-형 또는 n-형 전도성 을 향상시키는 단계를 더 포함한다.
- [0025] 또 다른 형태에서, 실질적으로 단일 결정 반도체로 형성된 적어도 2개의 별개의 층을 각각 포함하는 복수의 단 위 셀(unit cell)을 포함하는 p-형 또는 n-형 반도체 초격자를 형성하는 방법이 제공된다. 상기 방법은,
- [0026] 국성 결정 구조를 구비하는 상기 초격자를 성장 축을 따라 성장시키는 단계로서, 상기 성장 축은 상기 결정 구 조의 자발적인 분극 축과 실질적으로 평행한, 상기 초격자를 성장시키는 단계; 및
- [0027] 더 넓은 대역 갭(WBG) 물질에 대응하는 평균 조성으로부터 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으 로 또는 NBG 물질에 대응하는 평균 조성으로부터 WBG 물질에 대응하는 평균 조성으로 상기 성장 축을 따라 상기 초격자의 단위 셀들의 평균 조성을 단조적으로 변화시켜 p-형 또는 n-형 전도성을 유도하는 단계를 포함한다.
- [0028] 바람직하게는, 상기 p-형 전도성은,
- [0029] 양이온-극성 결정 구조로 상기 초격자를 성장시키고, WBG 물질에 대응하는 평균 조성으로부터 NBG 물질에 대응 하는 평균 조성으로 상기 성장 축을 따라 상기 단위 셀의 평균 조성을 단조적으로 변화시키는 단계; 또는
- [0030] 음이온-극성 결정 구조로 상기 초격자를 성장시키고, NBG 물질에 대응하는 평균 조성으로부터 WBG 물질에 대응 하는 평균 조성으로 상기 성장 축을 따라 상기 단위 셀의 평균 조성을 단조적으로 변화시키는 단계에 의해 유도 된다.
- [0031] 바람직하게는, 상기 n-형 전도성은,
- [0032] 양이온-극성 결정 구조로 상기 초격자를 성장시키고, NBG 물질에 대응하는 평균 조성으로부터 WBG 물질에 대응 하는 평균 조성으로 상기 성장 축을 따라 상기 단위 셀의 평균 조성을 단조적으로 변화시키는 단계; 또는
- [0033] 음이온-극성 결정 구조로 상기 초격자를 성장시키고, WBG 물질에 대응하는 평균 조성으로부터 NBG 물질에 대응 하는 평균 조성으로 상기 성장 축을 따라 상기 단위 셀의 평균 조성을 단조적으로 변화시키는 단계에 의해 유도

된다.

- [0034] 바람직하게는, 상기 음이온-극성 결정 구조는 질소-극성 결정 구조 또는 산소-극성 결정 구조다.
- [0035] 바람직하게는, 상기 양이온-극성 결정 구조는 금속-극성 결정 구조다.
- [0036] 바람직하게는, 상기 단위 셀의 평균 조성은 상기 성장 축을 따라 연속적인 방식 또는 단계적인 방식으로 변화된 다.
- [0037] 적절하게는, 상기 단위 셀의 평균 조성은 상기 단위 셀의 적어도 2개의 별개의 층들 중 하나 이상의 층의 두께 를 변화시키는 것에 의해 변화된다.
- [0038] 적절하게는, 상기 단위 셀의 두께는 상기 성장 축을 따라 일정하다.
- [0039] 적절하게는, 상기 단위 셀의 적어도 2개의 별개의 층들 중 하나 이상의 층의 조성은 다음 물질, 즉:
- [0040] 갈륨 질화물(GaN);
- [0041] 알루미늄 질화물(AIN);
- [0042] 알루미늄 갈륨 질화물(Al_xGa_{1-x}N)(여기서 0≤x≤1);
- [0043] 붕소 알루미늄 질화물(B_xAl_{1-x}N)(여기서 0≤x≤1); 및
- [0044] 알루미늄 갈륨 인듐 질화물(Al_xGa_vIn_{1-x-v}N)(여기서 0≤x≤1, 0≤y≤1 및 0≤(x+y)≤1)로부터 선택된다.
- [0045] 적절하게는, 상기 단위 셀의 적어도 2개의 별개의 층들 중 하나 이상의 층의 조성은, 다음 물질, 즉:
- [0046] 마그네슘 산화물(MgO);
- [0047] 아연 산화물(ZnO); 및
- [0048] 마그네슘 아연 산화물(Mg_xZn_{x-1}0)(여기서 0≤x≤1)로부터 선택된다.
- [0049] 바람직하게는, 각 단위 셀의 적어도 2개의 별개의 층들 각각은 각 층에서 전하 운반체의 드 브로이 파장(de Broglie wavelength) 미만의 두께를 가진다.
- [0050] 바람직하게는, 각 단위 셀의 적어도 2개의 별개의 층들 각각은 탄성 변형(elastic strain)을 유지하는데 요구되 는 임계 층 두께(critical layer thickness) 이하인 두께를 가진다.
- [0051] 적절하게는, 상기 방법은 각 단위 셀의 최소 2개의 별개의 층들 중 하나 이상의 층에 불순물 도펀트를 포함하여 유도된 p-형 또는 n-형 전도성을 향상시키는 단계를 더 포함한다.
- [0052] 또 다른 형태에서, 복합 반도체 구조물(complex semiconductor structure)을 형성하는 방법이 제공된다. 상기 방법은, 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자를 형성하는 단계를 포함하고, 여기서 상기 반 도체 구조물 및/또는 반도체 초격자는 본 명세서에서 이전에 설명된 방법에 따라 각각 형성된다.
- [0053] 적절하게는, 상기 복합 반도체 구조물을 형성하는 방법은 상기 2개 이상의 근접한 반도체 구조물 및/또는 반도 체 초격자 중 2개 사이에 상기 물질의 극성-유형(polarity-type)을 플립(flipping)하는 단계를 더 포함한다.
- [0054] 적절하게는, 상기 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자 중 첫 번째 것은 상기 성장 축을 따 라 조성에 더 큰 변화를 가지고, 상기 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자들 중 두 번째 것은 상기 성장 축을 따라 조성에 더 작은 변화를 가진다.
- [0055] 적절하게는, 상기 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자 중 첫 번째 것은 강한(heavy) p-형 전도성을 유도하고, 상기 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자 중 두 번째 것은 약한 (light) p-형 전도성을 유도한다.
- [0056] 또 다른 형태에서, 발광 다이오드(LED) 구조를 형성하는 방법이 제공된다. 상기 방법은,
- [0057] 성장 축을 따라, 더 넓은 대역 갭(WBG) n-형 영역과 더 좁은 대역 갭(NBG) p-형 영역 사이에서, 자발적인 분극 축이 상기 성장 축과 평행한 극성 결정 구조를 가지는 반도체 구조물을 성장시키는 단계로서, 상기 반도체 구조 물은 상기 WBG n-형 영역에 인접한 더 넓은 대역 갭(WBG) 물질로부터 상기 NBG p-형 영역에 인접한 더 좁은 대

역 갭(NBG) 물질로 조성이 단조적으로 변하는 반도체를 포함하는, 상기 성장시키는 단계를 포함한다.

- [0058] 또 다른 형태에서, 발광 다이오드(LED) 구조를 형성하는 방법이 제공된다. 상기 방법은,
- [0059] 성장 축을 따라, 더 넓은 대역 갭(WBG) n-형 영역과 더 좁은 대역 갭(NBG) p-형 영역 사이에서, 실질적으로 단 일 결정 반도체로 형성된 적어도 2개의 별개의 층을 각각 포함하는 복수의 단위 셀을 포함하는 초격자를 성장시 키는 단계로서, 상기 초격자는 자발적인 분극 축이 상기 성장 축과 평행한 극성 결정 구조를 가지고, 상기 단위 셀은 상기 WBG n-형 영역에 인접한 단위 셀에서 더 넓은 대역 갭(WBG) 물질에 대응하는 평균 조성으로부터 상기 NBG p-형 영역에 인접한 단위 셀에서 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으로 평균 조성이 단조적 으로 변하는, 상기 초격자를 성장시키는 단계를 포함한다.
- [0060] 바람직하게는, 버퍼(buffer) 또는 전위(dislocation) 필터 영역은 상기 WBG n-형 영역 또는 NBG p-형 영역 이 전에 기판 상에 성장된다.
- [0061] 적절하게는, 상기 기판은, 상기 WBG n-형 영역이 상기 NBG p-형 영역 전에 성장되는 경우, 사파이어(Al₂O₃) 기판 또는 알루미늄 질화물(AIN) 기판으로 선택되고; 또는 상기 기판은, 상기 NBG p-형 영역이 상기 WBG n-형 영역 전에 성장되는 경우, 실리콘 기판 또는 갈륨 질화물(GaN) 기판으로 선택된다.
- [0062] 또 다른 형태에서, 본 명세서에서 이전에 설명된 방법에 따라 형성된 p-형 또는 n-형 반도체 구조물이 제공된다.
- [0063] 또 다른 형태에서, 본 명세서에서 이전에 설명된 방법에 따라 형성된 p-형 또는 n-형 반도체 초격자가 제공된다.
- [0064] 또 다른 형태에서, 본 명세서에서 이전에 설명된 방법에 따라 형성된 복합 반도체 구조물이 제공된다.
- [0065] 또 다른 형태에서, 본 명세서에서 이전에 설명된 방법에 따라 형성된 발광 다이오드(LED) 구조가 제공된다.
- [0066] 또 다른 형태에서, 상기 극성 결정 구조의 자발적인 분극 축과 실질적으로 평행한 성장 축을 가진 극성 결정 구 조를 구비하는 p-형 또는 n-형 반도체 구조물로서, 상기 반도체 구조물은 더 넓은 대역 갭(WBG) 물질로부터 더 좁은 대역 갭(NBG) 물질로 또는 NBG 물질로부터 WBG 물질로 상기 성장 축을 따라 조성이 단조적으로 변하여 p-형 또는 n-형 전도성을 유도하는, 상기 반도체 구조물이 제공된다.
- [0067] 또 다른 형태에서, 실질적으로 단일 결정 반도체로 형성된 적어도 2개의 별개의 층을 각각 포함하는 복수의 단 위 셀을 포함하는 p-형 또는 n-형 반도체 초격자로서, 상기 초격자는 상기 극성 결정 구조의 자발적인 분극 축 과 실질적으로 평행한 성장 축을 갖는 극성 결정 구조를 구비하고, 상기 초격자의 상기 단위 셀의 평균 조성은 더 넓은 대역 갭(WBG) 물질에 대응하는 평균 조성으로부터 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으 로 또는 NBG 물질에 대응하는 평균 조성으로부터 WBG 물질에 대응하는 평균 조성으로 상기 성장 축을 따라 단조 적으로 변하여 p-형 또는 n-형 전도성을 유도하는, 상기 p-형 또는 n-형 반도체 초격자가 제공된다.
- [0068] 또 다른 형태에서, 본 명세서에서 이전에 설명된 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자를 포 함하는 복합 반도체 구조물이 제공된다.
- [0069] 또 다른 형태에서, 더 넓은 대역 갭(WBG) n-형 영역과 더 좁은 대역 갭(NBG) p-형 영역 사이에 형성된 반도체 구조물을 포함하는 발광 다이오드(LED) 구조로서, 상기 반도체 구조물은 자발적인 분극 축이 상기 결정 구조의 성장 축과 평행한 극성 결정 구조를 구비하고, 상기 반도체 구조물은 상기 WBG n-형 영역에 인접한 더 넓은 대 역 갭(WBG) 물질로부터 상기 NBG p-형 영역에 인접한 더 좁은 대역 갭(NBG) 물질로 조성이 단조적으로 변하는 반도체를 포함하는, 상기 발광 다이오드(LED) 구조가 제공된다.
- [0070] 또 다른 형태에서, 발광 다이오드(LED) 구조로서, 더 넓은 대역 갭(WBG) n-형 영역과 더 좁은 대역 갭(NBG) p-형 영역 사이에 형성된 초격자를 포함하고, 상기 초격자는 실질적으로 단일 결정 반도체로 형성된 적어도 2개의 별개의 층을 각각 포함하는 복수의 단위 셀을 포함하고, 상기 초격자는 자발적인 분극 축이 상기 결정 구조의 성장 축과 평행한 극성 결정 구조를 구비하고, 상기 단위 셀은 상기 WBG n-형 영역에 인접한 단위 셀에서 더 넓 은 대역 갭(WBG) 물질에 대응하는 평균 조성으로부터 상기 NBG p-형 영역에 인접한 단위 셀에서 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으로 평균 조성이 단조적으로 변하는, 상기 발광 다이오드(LED) 구조가 제공 된다.
- [0071] 또 다른 형태에서, 반도체 구조물로서,

[0072] p-형 초격자 영역;

[0073] i-형 초격자 영역; 및

- [0074] n-형 초격자 영역를 포함하고;
- [0075] 상기 p-형 초격자 영역, 상기 i-형 초격자 영역, 및 상기 n-형 초격자 영역 중 적어도 하나는 더 넓은 대역 갭 (WBG) 물질에 대응하는 평균 조성으로부터 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으로 또는 NBG 물질 에 대응하는 평균 조성으로부터 WBG 물질에 대응하는 평균 조성으로 평균 조성이 단조적으로 변하여, 각 영역 사이의 경계면(interface)에서 분극이 급격히 변하지 않는, 상기 반도체 구조물이 제공된다.
- [0076] 바람직하게는, 상기 반도체 구조물은 상기 p-형 초격자 영역에 인접한 p-형 GaN 영역을 더 포함한다.
- [0077] 본 발명의 추가적인 특징과 장점은 다음 상세한 설명으로부터 명백할 것이다.

도면의 간단한 설명

[0078] 이하 상세한 설명과 함께 여러 도면에 걸쳐 동일한 참조 부호가 동일하거나 또는 기능적으로 유사한 요소를 나 타내는 첨부 도면은 명세서에 포함되고 본 명세서의 일부를 형성하고, 청구된 발명을 포함하는 실시예의 개념을 더 예시하고, 이 실시예의 여러 원리와 장점을 설명하는 역할을 한다.

> 도 1은 금속 극성 배향(polar orientation)(좌측) 또는 질소 극성 배향(우측)을 가진 섬유아연석 III-족-금속-질화물 결정의 슬랩(slab)을 통한 단면도.

> 도 2는 동일한 AlN 및 GaN 비율(proportion)의 정렬된 벌크 합금 또는 이중층(bilayered) 초격자를 나타내는 금 속-극성 섬유아연석 구조를 위한 주기적 구조를 도시하는 도면.

도 3a는 벌크 물질의 선형 구배 영역을 가지는 구조를 도시하는 도면.

도 3b는 도 3a에 도시된 구조에 대한 대역갭 다이어그램을 도시하는 도면.

도 3c는 도 3a에 도시된 구조에 유도된 압전 전하 밀도(piezoelectric charge density)의 공간적 변화를 도시 하는 도면.

도 3d는 도 3a에 도시된 구조에 유도된 초전 전하 밀도(pyroelectric charge density)의 공간적 변화를 도시하 는 도면.

도 3e는 도 3a에 도시된 구조에 대한 공간 대역 구조를 도시하는 도면.

도 3f는 도 3a에 도시된 구조에 대한 면적 전자(areal electron) 농도와 면적 헤비-홀(heavy-hole: HH) 농도의 추정된 공간적인 변화를 도시하는 도면.

도 3g는 도 3a에 도시된 구조에 대한 최저 에너지 전도 대역 에지(conduction band edge)에서 구역(zone) 중심 변화의 상세를 도시하는 도면.

도 3h는 3개의 최고 위치 가전자 대역 에지(valence band edge)에서 구역 중심 변화의 상세를 도시하는 도면.

도 3i는 도 3a에 도시된 구조에 대한 전체 공간 구역 중심 대역구조(zone centre bandstructure)를 도시하는 도 면.

도 3j는 도 3a에 도시된 구조에 대한 금속-극성 또는 질소-극성 배향을 대비하는 추정된 전도의 상세를 도시하 는 도면.

도 3k는 도 3a에 도시된 구조에 대한 금속-극성 또는 질소-극성 배향을 대비하는 추정된 가전자 헤비-홀(田)의 상세를 도시하는 도면.

도 31은, 구조로부터 광자가 아웃커플링(outcoupling)하는 바람직한 방향을 보여주는, 예를 들어, 도 3a에 도시 된 구조의 선형으로 변하는 대역갭(linearly graded bandgap)에 대한 광학 정류(rectification) 효과를 도시하 는 도면.

도 3m은 도 3a에 도시된 구조의 XRD 시뮬레이션을 도시하는 도면.

도 4a는 벌크 물질의 단계적 구배 영역을 가지는 구조를 도시하는 도면.

도 4b는 도 4a에 도시된 구조에 대한 대역갭 다이어그램을 도시하는 도면. 도 4c는 도 4a에 도시된 구조에 대한 공간 의존 전체 대역 구조를 도시하는 도면. 도 4d는 도 4a에 도시된 구조에 대한 성장 거리의 함수로서 구역 중심 전도 대역의 변화를 도시하는 도면. 도 4e는 도 4a에 도시된 HH, LH, 및 CH 대역 구조에 대한 성장 거리의 함수로서 구역 중심 가전자 대역 에지의 변화를 도시하는 도면. 도 4f는 도 4a에 도시된 구조에 유도된 압전 전하 밀도의 공간적 변화를 도시하는 도면. 도 4g는 도 4a에 도시된 유도된 초전 전하 밀도 구조의 공간적 변화를 도시하는 도면. 도 4h는 도 4a에 도시된 구조 내에 생성된 전자 및 헤비-홀(HH)의 운반체 농도를 도시하는 도면. 도 5a는 고정된 주기를 갖는 비-의도적으로 도핑된 선형으로 처프된(chirped) 초격자 조성을 구비하는 구조를 도시하는 도면. 도 5b는 도 5a에 도시된 구조에 대한 대역갭 다이어그램을 도시하는 도면. 도 5c는 도 5a에 도시된 구조의 변화를 도시하는 도면. 도 5d는 도 5c에 도시된 구조의 전체 구역 중심 공간 대역구조를 도시하는 도면. 도 6은 P-업(UP) LED 구조를 도시하는 도면. 도 7은 P-다운(DOWN) LED 구조를 도시하는 도면. 도 8은 A1N/GaN의 2개의 반복으로부터 형성된 반-무한 초격자에 대한 공간 대역 에너지를 도시하는 도면. 도 9는 바이너리(binary) 이중층 초격자를 포함하는 의도적으로 정렬된 초격자에 대한 가전자 대역 분산 (dispersion)을 도시하는 도면. 도 10a는 압전장(piezoelectric field)과 초전장(pyrolectric field)이 없는 선형으로 처프된 초격자에 대한 공간 대역 구조를 도시하는 도면. 도 10b는 분극장(polarization field)이 인가된 선형으로 처프된 초격자에 대한 공간 대역 구조를 도시하는 도 면. 도 11a는 선형으로 처프된 초격자에 대한 전자 및 헤비-흘의 가전자 양자화된 에너지를 도시하는 도면. 도 11b는 선형으로 처프된 초격자에 대한 국한된 공간 파동함수(spatial wavefunction)를 도시하는 도면. 도 12a는 일부 실시예에 따라 p-n 다이오드의 전기 부분과 광학 부분을 생성하는 스택을 도시하는 도면. 도 12b는, 원하는 평균 합금 조성을 달성하는, 초격자의 단위 셀에서 GaN 층과 A1N 층의 두께를 도시하는 도면. 도 12c는 도 12a의 스택에서 n:SL과 i:CSL 각각에 대한 성장 축을 따라 주기의 함수로서 평균 합금 함량을 도시 하는 도면. 도 12d는 도 12a의 스택의 전도 대역과 헤비-홀 대역의 계산된 공간 에너지 대역 구조를 도시하는 도면. 도 12e는 도 12a의 스택에서 유도된 전자 농도와 홀 운반체 농도를 도시하는 도면. 도 12f는 도 12a의 스택에서 계산된 최저 에너지 n=1 양자화된 전자 공간 파동함수를 도시하는 도면. 도 12g는 도 12a의 스택에서 계산된 최저 에너지 n=1 양자화된 헤비-홀 공간 파동함수를 도시하는 도면 도 12h는 도 12a의 스택에서 최저 에너지 n=1 양자화된 전자 및 헤비-홀의 공간 파동함수들 사이에 계산된 오버 랩 적분(overlap integrals)을 도시하는 도면. 도 12i는 도 12a의 스택에 대한 계산된 광학 방출 스펙트럼을 도시하는 도면. 도 13a는 일부 실시예에 따른 p-i-n 다이오드의 전기 부분과 광학 부분을 생성하는 스택을 도시하는 도면. 도 13b는 도 13a의 스택의 전도 대역과 헤비-홀 대역의 계산된 공간 에너지 대역 구조를 도시하는 도면.

도 13c는 도 13a의 스택에서 유도된 전자 농도와 홀 운반체 농도를 도시하는 도면.

도 13d는 도 13a의 스택에서 최저 에너지 n=1 양자화된 전자 및 헤비-홀의 공간 파동함수들 사이에 계산된 오버 랩 적분을 도시하는 도면. 도 13e는 도 13a의 스택에 대한 계산된 광학 방출 스펙트럼을 도시하는 도면. 도 14는 예시적인 2 포트 LED 구조를 도시하는 도면. 도 15는 처프된 주기 및 일정한 Xave 초격자에 대한 구배 패턴 성장 시퀀스를 도시하는 도면. 도 16은 유형 X2+ 또는 X4+의 원자 종(atomic species)으로부터 선택된 중간층(interlayer)을 사용하여 섬유아 연석 정렬된 AlN/GaN 초격자의 분극 유형의 플립을 도시하는 도면. 도 17은 반도체 구조물을 형성하는 방법의 흐름도. 도 18a는 반도체 구조물을 도시하는 도면. 도 18b는 도 18a의 반도체 구조물에 따른 디바이스에 대한 대역 에너지 구조를 도시하는 도면. 도 18c는 도 18a의 반도체 구조물에 따른 다른 디바이스에 대한 대역 에너지 구조를 도시하는 도면. 도 18d는 도 18a의 반도체 구조물에 따른 디바이스에 대한 대역 에너지 구조를 도시하는 도면. 도 18e는 도 18a의 반도체 구조물에 따른 디바이스에 대한 대역 에너지 구조를 도시하는 도면. 도 18f는 도 18a의 반도체 구조물에 따른 디바이스에 대한 대역 에너지 구조를 도시하는 도면. 도 18g는 도 18a의 반도체 구조물에 따른 디바이스를 위한 대역 에너지 구조를 도시하는 도면. 도 18h는 도 18a의 반도체 구조물에 따른 디바이스를 위한 대역 에너지 구조를 도시하는 도면.

이 기술 분야에 통상의 지식을 가진 자라면 도면에 있는 요소들은 간략화와 명확화를 위해 도시된 것일 뿐 실제 축척에 맞게 도시된 것은 아니라는 것을 이해할 수 있을 것이다. 예를 들어, 도면에서 일부 요소의 크기는 본 발명의 실시예를 더 잘 이해하기 위하여 다른 요소보다 과장되었을 수 있다.

도면에 있는 성분들은 적절한 경우 본 명세서의 설명의 이익을 가지는 이 기술 분야에 통상의 지식을 가진 자에 용이하게 명백할 수 있는 상세에 의해 본 발명을 불명확하게 하지 않기 위하여 본 발명의 실시예를 이해하는 것 과 관련된 특정 상세만을 보여주며 통상적인 부호로 표현되었다.

발명을 실시하기 위한 구체적인 내용

- [0079] 일반적으로, 본 발명은, 섬유아연석 극성 결정 구조와 같은 극성 결정 구조를 구비하고, 결정 구조의 자발적인 분극 축과 실질적으로 평행한 성장 축(성장 방향)을 따라 성장되는 반도체 구조물 또는 반도체 초격자를 성장시 키는 것에 관한 것이다. 이러한 극성 결정 구조는 일반적으로 분극 축을 따라 증착될 때 비-반전 대칭, 자발적 인 분극 축, 및 이산 성장 배향을 가지는 결정 격자를 구비하는 것을 특징으로 한다.
- [0080] 초격자는 실질적으로 단일 결정 반도체로 형성된 적어도 2개의 별개의 층을 각각 포함하는 복수의 단위 셀을 포 함한다. 바람직한 실시예에서, 반도체 초격자는 짧은 주기 초격자(short period superlattice: SPSL)이다. 반도 체 구조물 또는 반도체 초격자의 특성은 반도체 구조물에서 반도체의 조성, 또는 초격자의 단위 셀의 벌크 또는 평균 조성을, 성장 축을 따라 단조적으로 변화시키는 것에 의해 설계된다. 조성의 이러한 변화는 또한 본 명세 서에서 변하는 패턴(grading pattern) 또는 변하는 영역(grading region)으로 언급된다. 예를 들어, 반도체 구 조물에서 반도체의 조성 또는 단위 셀의 평균 조성은 성장 축을 따라 연속적인 방식 또는 단계적인 방식으로 변 화된다.
- [0081] 바람직한 실시예에서, 반도체의 조성은, 적어도 하나의 유형의, 바람직하게는 적어도 2개의 유형의 금속 원자 양이온과 비-금속 원자 음이온을 포함한다. 그러나, 일부 실시예에서, 반도체의 조성은 하나를 초과하는 유형의 비-금속 원자 음이온을 포함한다. 예를 들어, 비-금속 원자 음이온은 질소 또는 산소일 수 있다. 일부 실시예에서, 반도체의 조성은 성장 축을 따라 조성이 적어도 2개의 유형의 금속 원자 양이온 중 하나 이상의 유형의 몰 분율을 변화시키는 것에 의해 변화된다. 일부 실시예에서, 초격자에서 단위 셀의 평균 조성은 단위 셀의 적어도 2개의 별개의 층 중 하나 이상의 층의 두께를 변화시키는 것에 의해 변화된다. 바람직한 실시예에서, 각 단위 셀의 적어도 2개의 별개의 층 각각은 각 층에서 전하 운반체, 예를 들어, 전자 또는 홀의 드 브로이 파장 미만 인 두께를 구비한다. 바람직한 실시예에서, 각 단위 셀의 적어도 2개의 별개의 층들 각각은 또한 탄성 변형을

유지하는데 요구되는 임계 층 두께 이하의 두께를 구비한다.

- [0082] 바람직한 실시예에서, 반도체 구조물의 조성은 더 넓은 대역 갭(WBG) 물질로부터 더 좁은 대역 갭(NBG) 물질로 또는 NBG 물질로부터 WBG 물질로 성장 축을 따라 단조적으로 변화된다. 이것은 p-형 또는 n-형 전도성을 유도하 여 반도체 구조물 p-형 또는 n-형을 만들 수 있다.
- [0083] 예를 들어, p-형 전도성은, 금속-극성 결정 구조와 같은 양이온-극성 결정 구조로 반도체를 성장시키고, WBG 물 질로부터 NBG 물질로 성장 축을 따라 반도체의 조성을 단조적으로 변화시키는 것에 의해 유도될 수 있다. 대안 적으로, p-형 전도성은, 질소-극성 결정 구조 또는 산소-극성 결정 구조와 같은 음이온-극성 결정 구조로 반도 체를 성장시키고, NBG 물질로부터 WBG 물질로 성장 축을 따라 반도체의 조성을 단조적으로 변화시키는 것에 의 해 유도될 수 있다.
- [0084] 예를 들어, n-형 전도성은, 금속-극성 결정 구조와 같은 양이온-극성 결정 구조로 반도체를 성장시키고, NBG 물 질로부터 WBG 물질로 성장 축을 따라 반도체의 조성을 단조적으로 변화시키는 것에 의해 유도될 수 있다. 대안 적으로, n-형 전도성은, 질소-극성 결정 구조 또는 산소-극성 결정 구조와 같은 음이온-극성 결정 구조로 반도 체를 성장시키고, WBG 물질로부터 NBG 물질로 성장 축을 따라 반도체의 조성을 단조적으로 변화시키는 것에 의 해 유도될 수 있다.
- [0085] 유사하게, 바람직한 실시예에서, 반도체 초격자는, 예를 들어, 더 넓은 대역 갭(WBG) 물질에 대응하는 평균 조 성으로부터 더 좁은 대역 갭(NBG) 물질에 대응하는 평균 조성으로 또는 NBG 물질에 대응하는 평균 조성으로부터 WBG 물질에 대응하는 평균 조성으로 성장 축을 따라 초격자의 단위 셀의 평균 조성을 단조적으로 변화시키는 것 에 의해 p-형 또는 n-형 전도성을 유도하도록 설계된다.
- [0086] 예를 들어, p-형 전도성은, 금속-극성 결정 구조와 같은 양이온-극성 결정 구조로 초격자를 성장시키고, WBG 물 질에 대응하는 평균 조성으로부터 NBG 물질에 대응하는 평균 조성으로 성장 축을 따라 단위 셀의 평균 조성을 단조적으로 변화시키는 것에 의해 유도될 수 있다. 대안적으로, p-형 전도성은, 질소-극성 결정 구조 또는 산소 -극성 결정 구조와 같은 음이온-극성 결정 구조로 초격자를 성장시키고, NBG 물질에 대응하는 평균 조성으로부 터 WBG 물질에 대응하는 평균 조성으로 성장 축을 따라 단위 셀의 평균 조성을 단조적으로 변화시키는 것에 의 해 유도될 수 있다.
- [0087] 예를 들어, n-형 전도성은, 금속-극성 결정 구조와 같은 양이온-극성 결정 구조로 초격자를 성장시키고, NBG 물 질에 대응하는 평균 조성으로부터 WBG 물질에 대응하는 평균 조성으로 성장 축을 따라 단위 셀의 평균 조성을 단조적으로 변화시키는 것에 의해 유도될 수 있다. 대안적으로, n-형 전도성은, 질소-극성 결정 구조 또는 산소 -극성 결정 구조와 같은 음이온-극성 결정 구조로 초격자를 성장시키고, WBG 물질에 대응하는 평균 조성으로부 터 NBG 물질에 대응하는 평균 조성으로 성장 축을 따라 단위 셀의 평균 조성을 단조적으로 변화시키는 것에 의 해 유도될 수 있다.
- [0088] 예를 들어, LED와 같은 반도체 디바이스에 사용되는 복합 반도체 구조물은 2개 이상의 반도체 구조물 및/또는 반도체 초격자로부터 형성될 수 있다. 예를 들어, 복합 반도체 구조물은 2개 이상의 반도체 구조물 및/또는 반 도체 초격자를 서로 상하로 근접하게 스택하는 것에 의해 형성될 수 있다. 필요한 경우, 물질의 극성-유형은 2 개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자의 2개 사이에 플립될 수 있다.
- [0089] 발광 다이오드(LED) 구조는, WBG n-형 영역과 NBG p-형 영역 사이에 변하는 영역을, 예를 들어, i-형 영역으로 사용하여 형성되거나 및/또는 변하는 영역을 n-형 영역 또는 p-형 영역으로 사용하는 것에 의해 형성될 수 있다. 이런 방식으로, 발광 다이오드(LED) 구조는 각 영역 사이의 경계면에서 분극이 급격히 변하지 않는 방식 으로 형성될 수 있다.
- [0090] 바람직한 실시예에서, 반도체 구조물 또는 반도체 초격자는 III-족 금속 질화물(III-N) 화합물, 예를 들어, 갈 륨 질화물(GaN), 알루미늄 질화물(AlN), 알루미늄 갈륨 질화물(Al_xGa_{1-x}N)(여기서 0≤x≤1), 붕소 알루미늄 질화 물(B_xAl_{1-x}N)(여기서 0≤x≤1); 또는 알루미늄 갈륨 인듐 질화물(Al_xGa_yIn_{1-x-y}N)(여기서 0≤x≤1, 0≤y≤1 및 0≤ (x+y)≤1)로 형성된다. 그러나, 반도체 구조물 또는 반도체 초격자는 다른 화합물, 예를 들어, 마그네슘 산화물 (MgO), 아연 산화물(ZnO), 및 마그네슘 아연 산화물(Mg_xZn_{x-1}O)(여기서 0≤x≤1)로 형성될 수 있다. 일부 실시예 에서, 불순물 도펀트가 또한 반도체의 조성에 포함되거나 또는 각 단위 셀의 최소 2개의 별개의 층 중 하나 이 상의 층에 포함되어, 유도된 p-형 또는 n-형 전도성을 향상시킨다.
- [0091] III-N 화합물은 섬유아연석-형 구조로 분류된 안정적인 6각형 결정 구조로 용이하게 결정화된다. 이 III-N 섬유

아연석 구조는 기판 상에 증착될 수 있다. 예를 들어, 이 구조는 3차원 벌크 결정의 유리하게 종료된 평면 (terminated plane)에 의해 형성될 수 있는 원자적으로 편평한 2차원 6각형 결정 기판 표면 상에 에피택셜적으 로 증착될 수 있다. 이상적으로, 기판은 원자적으로 편평하고, 균일한 원자 종의 최상위 원자 층으로 구성된다. 나아가, 표면 층 원자 결합 유형과 평면내 격자 상수(in-plane lattice constant)는 형성되는 격자와 일치된 또 는 부정형(pseudomorphical) 에피택셜 성장에 비례한다.

- [0092] 섬유아연석 III-N 결정의 구별되는 특성은 ('결정-평면' 또는 'c-평면'으로 종종 알려진) 기판 표면 평면에 수 직인 섬유아연석 결정 구조에서 비대칭을 강요하는 금속-질소 결합의 매우 극성 특성이다. 비-고유 결정 표면 (non-native crystal surface) 상에 에피택셜 층을 형성하는 제1 원자 종(예를 들어, 질소 또는 금속)에 따라, 도 1에 도시된 바와 같이 2개의 유니크하고 물리적으로 구별가능한 섬유아연석 결정 배향이 존재한다. 도 1에 도시된 2개의 결정 배향은 금속-극성 에피택시(102) 또는 질소 극성 에피택시(122)를 구비하는 금속-극성(100) 또는 질소-극성(120)으로 각각 알려져 있다.
- [0093] 결정 평면 내 분극 효과를 사용하여 본 발명을 위한 이종구조(heterostructure)의 상이한 특성을 조작할 수 있 다. 대안적으로, 섬유아연석 III-N (wz-III-N) 벌크-같은 기판 또는 두꺼운 III-N 필름은 c-평면에 수직인 방향 에 대해 바람직한 결정질 극성 배향을 가지는 것으로 형성될 수 있다.
- [0094] 도 2에 도시된 기판(200) 상에, 예를 들어, GaN(210)과 AlN(220)의 단일층(monolayered: ML) 또는 부분적인 단 일층 필름을 형성하도록, 정확히 제어된 증착 공정을 사용하여 의도적으로 정렬된 의사-합금(pseudo-alloy)을 형성할 수 있다. 0.5ML GaN(210)에서 0.5ML AlN(220)의 반복 단위 셀을 사용하여 형성된 이상적인 초격자는 도 시된 바와 같이 이상적인 정렬된 Al_{0.5}Ga_{0.5}N 합금을 형성할 수 있다. 그러나, 단위 셀을 포함하는 GaN과 AlN의 다른 층 두께도 또한 증착될 수 있는 것으로 이해된다. 도 2에 도시된 구조는, 벌크 합금에서 등가적으로 랜덤 하게 배열된 금속 양이온에 비해 우수한 압전 분극과 초전 분극을 나타내어서 이상적인 것으로 고려된다.
- [0095] 도 3a는 벌크-같은 물질로 형성된 다이오드(300) 형태의 반도체 구조를 도시한다. 다이오드(300)는, 성장 축 (310)을 따른 순서로, n-형 Al_{0.8}Ga_{0.}N WBG 방출기(330)를 포함하는 금속-극성 성장을 갖는 하부 섬유아연석 금 속 층(320), WBG 섬유아연석 금속 층(320)으로부터 NBG p-형 GaN 접촉 층(350)으로 선형으로 전이하는 성장 축 을 따라 조성이 선형으로 변하는 진성 Al_xGa_{1-x}N 합금(340) 형태의 구배 영역, 및 마지막으로, 상부 섬유아연석 금속 층(360)을 구비한다. 하부 섬유아연석금속 층(320)과 상부 섬유아연석 금속 층(360)은 다이오드(300)를 위 한 2개의 전기 접촉을 형성하는 효과적인 옴 금속 접촉부이다.
- [0096] 도 3b는, 대역갭이 WBG 물질(332)로부터 NBG 물질(352)로 구배 영역(342)에 걸쳐 선형으로 전이하는 방식을 보 여주는, 도 3a의 다이오드(300)에 대응하는 공간 조성 또는 대역갭 에너지를 도시한다. 지시자 선(343)은 비-선 형인 연속적인 전이를 위해 구배 영역(342)에서 달성될 수 있는 예시적인 변화를 도시한다. 이해될 수 있는 바 와 같이, 도 3b에서 WBG 물질(332), 구배 영역(342), 및 NBG 물질(352)은 도 3a의 WBG 방출기(330), 선형으로 변하는 합금(340), 및 NBG 접촉 층(350)에 대응한다.
- [0097] wz-III-N 물질 내 분극장의 기본 거동을 이해한 것으로부터, 성장 축을 따라 (격자 변형으로 인해) 유도된 압전 전하 프로파일과 (자발적인 분극으로 인해) 초전 전하 프로파일은 도 3c 및 도 3d에 각각 도시된 바와 같이, 도 3a에 도시된 다이오드(300)에 대해 결정될 수 있다.
- [0098] 전이 영역에서 x(z)에 의해 주어지는 조성 프로파일을 가지는 Al_{x(z)}Ga_{1-x(z)}N에서 선형 Al% 변화를 위하여, 압전 전하 밀도와 초전 전하 밀도는 NBG p-GaN 층에 접근하면서 전하가 감소하는 z의 함수로서 변한다.
- [0099] 금속-극성 및 질소-극성 에피택셜 구조가 c-축인 자발적인 분극 축을 따라 증착된 2개의 경우는 대조적인 분극 장을 생성된다. 필름 극성-유형과 전하 부호의 이러한 상관 관계를 유리하게는 사용하여 전자 및/또는 홀 운반 체 농도를 개선할 수 있다.
- [0100] 명백하지는 않지만, 이러한 면적 전하 밀도(areal charge density)가 성장 축(310)을 따라 변한다는 의미는, 전 도 대역 에지와 가전자 대역 에지의 워프(warping)가 효과적으로 필름의 성장 극성에 따라 전도 대역 또는 가전 자 대역 에지를 페르미-레벨로 '피닝(pinning)'하거나 시프트(shift)한다는 것이다. x(z)의 변화는 각 물질 조 성에 대해 평면내 격자 상수가 상이한 것으로 인해 위치 의존 변형 텐서에 상응하는 변화를 생성한다. 벌크 결 정 격자 상수의 이 변화는 2축방향 변형을 생성하고, 결정의 탄성 변형을 생성하여서, 압전 전하를 유도하는 것 으로 가정된다. 이들 예에서 에피택셜 스택은 두껍고 이완된 AIN 버퍼 상에 부정형으로 증착되는 것으로 가정되 고, 이에 따라 스택은 AIN의 독립된 벌크 평면내 격자 상수로 변형된다. 다른 버퍼 층과 격자 상수도 또한 가능

하다. 그러나, 격자 불일치된 물질이 부정형으로 증착될 수 있는 두께를 제한하는 것은 임계 층 두께(critical layer thickness: CLT)이다. 이 제한은 단위 셀들을 포함하는 초격자를 사용하여 개선될 수 있는데, 여기서 각 단위 셀은 격자 불일치된 조성의 적어도 2개의 층을 포함하고, 각 층의 두께는 버퍼 평면내 격자 상수에 대해 이 층의 CLT 미만이다. 즉, 초격자는 본 발명의 실시예에 따라 공간적으로 평균 조성에 큰 변화를 형성하는 능 력을 개선시킬 수 있다.

- [0101] 도 3e는, 선형으로 변하는 합금(340)에 의해 제공되는, WBG를 NBG로 전이하는, 선형 조성이 변하는 효과를 보여 주는, 도 3a에 도시된 다이오드(300)에 대한 전체 공간 (k=0) 에너지 대역 구조를 도시한다. 비-의도적으로 도 핑된 조성이 변화된 영역은 n-형 WBG 슬랩과 p-형 NBG 슬랩 사이에 샌드위치된다. 유도된 결핍 영역은 금속-극 성 배향된 성장의 경우에 대해 가전자 대역의 페르미 레벨 피닝을 생성하는 n-형 WBG 또는 i-조성이 변화된 영 역 쪽으로 국부화된다.
- [0102] 도 3f는 도 3a에 도시된 다이오드(300)에 대해 면적 전자 농도와 면적 헤비-홀 농도의 공간적 변화를 도시한다. AlGaN 합금 조성에서 선형 공간 변화(x(z))는 그렇지 않은 경우 비-의도적으로 도핑된 영역에서 큰 홀 운반체 농도를 유도한다. 그리하여 홀은 p-GaN 접촉 영역에 의해 공급되어, 유도된 p-형 영역으로 운반될 수 있다. 결 핍 영역은 n-형 WBG 영역으로 확장되고 이는 선형 조성 영역의 유도된 p-형 거동이 의도적인 이온화된 도너 농 도보다 더 높은 것을 나타낸다.
- [0103] 도 3g 및 도 3h는 최저 에너지 전도 대역 에지 EC(k=0,z)(도 3g)와 3개의 최고 위치 가전자 대역 에지 E_v(k=0,z)에서 구역 중심 공간적 변화에 대해 도 3a의 다이오드(300)의 에피택셜 구조를 도시하고, 여기서 v=HH, LH 및 CH(도 3h)이다. 도 3g는 AlGaN을 사용하지만 압전 전하와 초전 전하를 0으로 설정한 경우에 대해 형성된 p-i-n 다이오드를 도시한다. 도 3h는 고려되는 압전 전하와 초전 전하와의 비교 결과를 도시한다. 분극 전하는 극성 디바이스를 설계할 때 고려되어야 한다는 것을 볼 수 있다. 또한 벌크-같은 물질에서 범위 0.0 ≤ x(z) ≤0.8에 대해 x(z)로 인해 Al_{x(z)}Ga_{1-x(z)}N에서 Al%의 변화는 x(z)~0.65에서 일어나는 k=0에서 최저 에너지 가전자 대역에서 크로스오버(cross-over)를 가진다는 것이 주목된다. x<0.65 미만의 값에 대해, 물질은 헤비-흘 가전자 대역이 지배한다. 도 3i는 에피택셜 성장의 2개의 대조적인 경우, 즉 성장 축(310)에 대해 금속-극성 또는 질소-극성 배향에 대해 도 3a의 다이오드(300)의 전체 공간 구역 중심 대역 구조를 도시한다. 그 결과 WBG로 부터 NBG로 성장 축을 따라 조성이 전이하는 것이 금속-극성 성장에 대해서는 p-형 거동을 유도하고 또는 질소-극성 성장에 대해서는 n-형 거동을 유도하는 것을 볼 수 있다.</p>
- [0104] 도 3j 및 도 3k는, 에피택셜 성장의 2개의 대조적인 경우, 즉 성장 축(310)에 대해 금속-극성 또는 질소-극성 배향에 대해 도 3a의 다이오드(300)의 전도 및 가전자 헤비-홀 공간 구역-중심 대역구조를 각각 도시한다. 필름 극성의 도시된 효과는 디바이스의 전자 거동에 크게 영향을 미친다. 금속-극성 필름에 대해 비-의도적으로 도핑 된 선형 합금 조성 변화(x(z))는 p-형 거동을 유도하는 반면, 질소-극성 배향은 n-형 거동을 유도한다. 각 결핍 영역들은 대조적이고 디바이스 동작을 지시한다. 이 기본 효과는 유리하게는 반도체 구조물, 특히 LED 구조물에 유리하게 사용될 수 있다.
- [0105] 도 31은, 구조로부터 광자가 아웃커플링하는 바람직한 방향을 개략적으로 보여주는, 다이오드(300)에서 발행되는, 선형으로 변하는 대역갭 영역에 대한 광학 정류 효과를 도시한다. 재조합 영역으로 주입되는 전자와 홀은 공간적으로 의존 대역갭으로 인해 넓은 광학 방출 스펙트럼을 생성할 수 있다. 바람직하게는, 재조합 영역은 다이오드의 결핍 영역과 공간적으로 일치한다. n-형 WBG 영역 미만의 에너지로 결핍 영역 내에 생성된 높은 에너지 광자(즉, 짧은 파장 λ_s)는 n-형 WBG 물질(330)과 기판(320)을 통해 낮은 손실로 전파될 수 있는 반면, 전방 향으로 전파하는 광자는 p-NBG 물질(350) 쪽으로 공간적으로 감소하는 대역갭 내에 재흡수된다. 그리하여 더 긴 파장 광자(λ_L)는 우선적으로 최상위 NBG 층을 통해 방출된다. 크고 비대칭적인 내부(built-in) 전도 대역 포텐 셜(potential)은 구조를 가로질러 전자를 자유로이 운반(J_e(z))되는 것을 방해한다. 흡수 공정을 리사이클링하는 이 광자는 p-형 영역 성능을 개선할 수 있다.
- [0106] 도 3m은 선형으로 변하는 합금의 구배 영역 특성(344)을 도시하는 도 3a의 다이오드(300)의 X-선 회절(XRD) 추 정을 도시한다. 특히 구배 영역 특성(344)을 볼 때, XRD 분석을 사용하여, 에피택셜 성장 시퀀스를 확인하고 공 간적 조성의 변화를 맞출 수 있다.
- [0107] 도 4a는 벌크-같은 물질에서 단계적 변화로 형성된 다이오드(400) 형태의 반도체 구조를 도시한다. 다이오드

(400)는, 성장 축(410)을 따른 순서로, n-형 Al_{0.8}Ga_{0.2}N WBG 방출기(430)를 포함하는 금속-극성 성장을 갖는 하 부 섬유아연석 금속 층(420), 이산적인 단계로 WBG 섬유아연석 금속 층(420)으로부터 NBG p-형 GaN 접촉 층 (450)으로 전이하는 성장 축을 따른 조성의 단계적 변화를 갖는 진성 Al_xGa_{1-x}N 합금(440) 형태의 구배 영역, 및 마지막으로, 상부 섬유아연석 금속 층(460)을 구비한다. 하부 섬유아연석 금속 층(420)과 상부 섬유아연석 금속 층(460)은 다이오드(400)를 위한 2개의 전기 접촉을 형성하는 효과적인 옴 금속 접촉부이다.

- [0108] 도 4b는, 대역갭이 WBG 물질(432)로부터 NBG 물질(452)로 단계(441) 내지 단계(447)에서 전이하는 방식을 보여 주는, 도 4a의 다이오드(400)에 대응하는 대역갭 다이어그램을 도시한다. 이해되는 바와 같이, 도 4b에서 WBG 물질(432), 구배 영역(441 내지 447), 및 NBG 물질(452)은 WBG 방출기(430), 단계적 변하는 합금(440), 및 NBG 접촉 층(450)에 대응한다. 구배 영역 내 단계(441 내지 447)는 크거나 또는 작을 수 있으나, 예를 들어, 이 단 계들은, 제1 단계(441)가 Al_{0.792}Ga_{0.208}N이고, 제2 단계(442)가 Al_{0.784}Ga_{0.216}N이고, 제2 단계를 지나 많은 단계에 걸쳐 단계적으로 증분하여 단계(446)가 Al_{0.016}Ga_{0.984}N이고, 마지막 단계(447)는 Al_{0.008}Ga_{0.992}N인 것으로 변화될 수 있다.
- [0109] 도 4c는, 단계적으로 변하는 합금(440)에 의해 제공되는 WBG로부터 NBG로 전이하는 단계적 조성 변화의 효과를 보여주는, 도 4a에 도시된 다이오드(400)의 전체 공간 대역구조를 도시한다. 결핍 영역은 유도된 p-형 특성을 구비하는 선형으로 처프된 x_{ave}(z) 영역을 갖는 n-Al_{0.8}Ga_{0.2}N 경계면에 형성된다. 도 4d는 도 4c의 전도 대역 변 화를 도시하고, 도 4e는 도 4c의 가전자 대역 변화를 도시한다.
- [0110] 도 4e는 구조에서 공간적으로 v=HH, LH 및 CH 가전자 대역의 에너지 순서로 크로스오버를 더 도시한다. LED 기 능에 응용에서 층의 평면에 실질적으로 수직으로 광을 방출하기 위해 횡 전기(transverse electric: TE) 편광된 (polarized) 광이 생성되는 것이 유리하다. x(z)>0.65를 갖는 높은 Al% 부분이 CH 가전자에 의해 지배되어서 횡 자기(transverse magnetic: TM) 편광될 수 있다. 이 문제는 초격자를 사용하여 물질의 유효 합금을 한정하는 것 에 의해 해결될 수 있다. 예를 들어, 초격자 단위 셀 내에 배타적으로 AlN 층과 GaN 층을 사용하면 평균 조성 (x_{ave})의 모든 값에 대해 지배적인 TE 광학 방출을 선택할 수 있다.
- [0111] 도 4f는 상이한 AlGaN 조성들 사이에 격자 불일치를 수용하는 것으로 인해 유도된 압전 전하 밀도의 공간적 변 화를 도시한다. 도 4g는 도 4a의 다이오드(400)를 위한 합금 조성이 변하는 것으로 인해 유도된 초전 전하 밀도 의 공간적 변화를 도시한다. 도 4h는 도 4a의 다이오드(400) 내에 생성된 전자 및 헤비-홀의 운반체 농도를 도 시한다.
- [0112] 그렇지 않은 경우 비-의도적으로 도핑된 물질 내 유도된 홀 농도는 p-GaN의 작은 의도적으로 도핑된 접촉 충보 다 실질적으로 더 큰 것을 볼 수 있다. 이것은 부분적으로 일반적으로 반도체가 금속 접촉 전극과 충분히 낮은 옴 접촉을 생성하기 위해 무겁게 도핑될 것이 요구되는 종래 기술의 오랜 현안 문제를 해결한다. 이러한 강한 도핑 밀도는 호스트 물질 품질을 감소시키고 일반적으로 운반체 이동성과 결정 구조는 불리하게 절충된다. 도 4h의 유도된 도핑 영역은 치환 도펀트의 사용 없이 높은 활성화된 홀 밀도를 보여주고, 그리하여 낮은 홀 이동 성 또는 불량한 홀 전달이 방해받지 않는 개선된 홀 주입기 또는 저장소를 나타낸다. 나아가, 대역 다이어그램 은, 유리하게는 의도적으로 도핑된 n-형 WBG 영역과 유도된 p-형 영역 사이에 위치된, 유도된 결핍 영역이 약 z=200nm에서 시작하고 약 z=300nm에서 종료하는 것을 보여준다.
- [0113] 도 5a는 이중층 초격자로 형성된 다이오드(500) 형태의 반도체 구조를 도시한다. 특히, 다이오드(500)는, 성장 축(510)을 따른 순서로, n-형 Al_{0.8}Ga_{0.2}N 물질 형태의 WBG 방출기(530)를 포함하는 금속-극성 성장을 갖는 하부 섬유아연석 옴 접촉 또는 금속 층(520), WBG 방출기(530)로부터 p-형 GaN으로 형성된 NBG 접촉 층(550)으로 전 이하는 이중층 초격자(540) 형태의 구배 영역, 및 상부 섬유아연석 금속 층(560)을 구비한다. 하부 섬유아연석 금속 층(520)과 상부 섬유아연석 금속 층(560)은 다이오드(500)를 위한 2개의 전기 접촉을 형성하는 효과적인 옴 금속 접촉부이다.
- [0114] 이중층 초격자(540)는 바람직하게는 AIN과 GaN의 극한 III-N 종단점(endpoint)으로부터 선택된 2개의 상이한 바이너리 조성을 포함한다. 다른 조합, 예를 들어, Al_xGa_{1-x}N/GaN 또는 Al_xGa_{1-x}N/AIN Al_yGa_{1-x}N/Al_xGa_{1-x}N(여기서 x≠ y)도 또한 가능하다. 또한 단위 셀마다 3개 이상의 층, 예를 들어, AIN/Al_xGa_{1-x}N/GaN 형태의 삼중층 스택 (trilayered stack)을 사용하는 것도 가능하다. 바이너리 구성 물질을 사용하면 각 이종접합 경계면에 가장 큰 면적 전하 시트 밀도(areal charge sheet density)를 생성할 수 있다. 이중층 초격자(540) 내 각 이중층 주기

는, 예를 들어, 5nm(1nm의 L_{Gan} 및 4nm의 L_{AIN})의 고정된 두께를 가지고, WBG 방출기(530)에 인접한 0.8의 x_{ave}를 가지는 [A1N/GaN] 단위 셀로부터, NBG 접촉 층에 인접한 0.01의 x_{ave}로 전이하는 변화 조성을 가진다. 단위 셀 두께는 전체에 걸쳐 일정하게 유지될 수 있고, GaN과 A1N의 두께(L_{GaN} 및 L_{AIN})의 비율은 원하는 x_{ave}을 생성하도 록 선택될 수 있고, 여기서 단위 셀은 조성 A1_{xave}Ga_{1-xave}N ≡ [L_{GaN}/L_{AIN}]_{xave}의 등가 벌크-같은 합금으로 거동한다.

- [0115] 도 5b는, 대역갭이 WBG 물질(532)로부터 NBG 물질(552)로 구배 영역(542)에 걸쳐 전이하는 방식을 보여주는, 도 5a의 다이오드(500)에 대응하는 공간 대역갭의 크기를 도시한다. 이해되는 바와 같이, 도 5b에서 WBG 물질(532), 구배 영역(542), 및 NBG 물질(552)은 WBG 방출기(530), 이중층 초격자(540), 및 NBG 접촉 층(550)에 대 응한다.
- [0116] 도 5c는 도 5a의 다이오드(500)의 변형인 다이오드(501) 형태의 반도체 구조를 도시한다. 도 5c의 다이오드 (501)와 도 5a의 다이오드(500) 사이의 차이는 다이오드(500)의 WBG 방출기(530)가 x_{ave}=0.8의 n-형 초격자 (n:SL)(531), 바람직하게는 SPSL로 대체되었다는 것이다. n:SL(531)은 일정한 주기를 가지고 n-형 전도성을 위 해 도핑된다. 단지 몇 개의 주기로만 도시되어 있지만, n:SL(531)은, 예를 들어, 50개가 넘는 주기를 포함할 수 있는 반면, 구배 영역, 즉 이중층 초격자(540)는 1000개가 넘는 주기를 포함할 수 있다. 도 5d는, 이중층 초격 자(540)의 변하는 효과를 보여주는, 도 5c에 도시된 다이오드(501)의 전체 공간 대역구조를 도시한다. 전도 대 역 에지와 가전자 대역 에지는 AIN 층과 GaN 층 사이에 각 이종접합에서 성장 축을 따라 변조된다. n:SL(531)은 변하는 SL의 유도된 p-형 영역 사이에 결핍 영역을 형성하고, p-GaN 층으로 캡핑된다. i:SL 변하는 영역은 벌크 -같은 조성 변화를 사용하여 달성될 수 있는 것보다 거의 5배 더 큰 홀 밀도를 유도한다.
- [0117] 섬유아연석 III-N 필름 극성이 이종접합과 초격자에 대해 동작하는 방식을 이해한 것에 기초하여, 바람직한 에 피택셜 구조가 특정 극성 유형에 대해 결정될 수 있다. 설계 목표가 합금 또는 유효 합금 조성 변화를 사용하는 것에 의해 증가된 홀-운반체 농도를 달성하는 것인 경우, 에피택셜 성장 시퀀스는 금속-극성 또는 질소-극성 배 향을 위해 'p-업' 또는 'p-다운' 설계 중 하나로부터 각각 선택될 수 있다.
- [0118] 도 6은 (종종 성장 방향 'z'라고 언급된다) 성장 축(610)에 대해 금속-극성 필름 성장을 위한 금속-극성 'p-업'
 LED 구조(600)를 도시한다. 불순물 도핑으로만 달성가능한 것을 넘어 유도된 홀 농도를 달성하기 위해, LED 구
 조(600)의 중심 부분은, 자발적인 분극 축, 이 경우에 섬유아연석 결정 구조의 c-축과 평행한 성장 축(610)을
 따라 성장이 증가하는 함에 따라 WBG 조성으로부터 NBG 조성으로 전이하는 구배 영역(650)을 구비한다.
- [0119] 성장 축(610)을 따른 순서로, LED 구조(600)는 기판(620), 버퍼 또는 전위 필터 영역(630), n-형 WBG 영역 (640), 구배 영역(650), 및 NBG p-형 영역(660)을 포함한다. 바람직하게는, 기판은, 예를 들어, c-평면에 배향 된 사파이어 (0001) 표면을 갖는 실질적으로 투명한 사파이어(Al₂O₃) 기판이거나 또는 섬유아연석 AlN과 같은 고 유(native) III-N 기판이다. 옴 금속 접촉(670 및 672)이 제공되고 광학 창(680)이 LED 구조(600)의 상부로부 터 광이 전달될 수 있도록 제공된다. 광이 대안적으로 또는 추가적으로, 기판(620)을 통해 전달될 수 있는 것으 로 이해된다. 나아가, 버퍼 영역(630)은 대안적으로 또는 추가적으로 전위 필터 영역일 수 있다.
- [0120] n-형 WBG 영역(640)은 바람직하게는 일정한 주기와 일정한 유효 합금 조성의 n-형 WBG 층 또는 n-도핑된 초격자 로서 도핑된 영역 형태이다. 구배 영역(650)은 성장 축(610)을 따른 거리의 함수로 변하는 유효 합금 조성을 갖는 n-형 WBG 영역(640) 상에 형성될 수 있다. 구배 영역(650)은 WBG 조성으로부터 NBG 조성으로 전이를 형성하 도록 대역구조에서 원하는 변화를 형성한다. 선택적으로, 구배 영역(650)의 적어도 일부는 불순물 도펀트로 도 핑될 수 있다. 예를 들어, p-형 불순물 도펀트는 구배 영역(650)에 선택적으로 통합될 수 있다. 바람직한 형태 에서 구배 영역(650)은 x_{ave}=x(z)=x_{WBG} [x_{WBG} x_{NBG}]*(z z_s)^k(여기서 z_s는 변화의 시작 위치이다)로 주어지는 각 단위 셀의 평균 합금 조성의 공간 프로파일을 달성하도록 선택된 조성 프로파일('k')을 갖는 Al_{x(z)}Ga_{1-x(z)} 또는 [AlN/GaN] 초격자를 포함한다.
- [0121] NBG p-형 영역(660)은, 이상적으로는 구배 영역(650)으로 달성된 마지막 조성과 유사한 유효 합금 조성을 구비 하는 구배 영역(650) 위에 증착된다. 이것은 구배 영역(650)과 NBG p-형 영역(660) 사이의 이종접합 경계면에서 유도되는 포텐셜 장벽(potential barrier)을 경감시킨다. 바람직한 형태에서 NBG p-형 영역(660)은 도핑된 초격 자 또는 벌크 유형 III-N 층이다.
- [0122] 캡 층, 예를 들어, p-GaN 층은, 개선된 옴 접촉과 홀 소스를 제공하기 위해 마지막 캡 층으로 선택적으로 증착 될 수 있다.

- [0123] LED 구조(600)의 기판(620)의 광학 투명도에 의해 구배 영역(650) 내로부터 생성된 광학 복사선이 유리하게는 디바이스로부터 밖으로 n-형 WBG 영역(640)을 통해, 버퍼 영역(630)을 통해, 및 마지막으로 낮은 흡수성 손실을 갖는 기판(620)으로부터 밖으로 전파될 수 있다. 광은 또한 구조(600)의 상부를 통해 밖으로 수직으로 탈출할 수 있으나, NBG p-형 영역(660)은 더 짧은 파장의 광을 효과적으로 필터링하여, 이에 의해 LED 구조(600)의 상 부와 하부를 통해 출력되는 광에 대한 파장 응답이 비대칭일 수 있다. 구배 영역(650) 내로부터 생성된 광은 또 한 성장 축(610)의 함수로서 구배 굴절률을 갖는 '도파(waveguided)' 모드로 측방향으로 탈출하여, 광을 평면 내로 더 국한할 수 있다.
- [0124] 도 7은 성장 축(710)에 대해 질소-극성 파일(file) 성장을 위한 질소-극성 'p-다운' LED 구조(700)를 도시한다. 불순물 도핑으로만 달성가능한 것을 넘어 유도된 홀 농도를 달성하기 위해, LED 구조(700)의 중심 부분은 자발 적인 분극 축, 이 경우에 섬유아연석 결정 구조의 c-축과 실질적으로 평행한 성장 축(710)을 따라 성장이 증가 함에 따라 NBG 조성으로부터 WBG 조성으로 전이하는 구배 영역(750)을 구비한다.
- [0125] 성장 축(710)을 따른 순서로, LED 구조(700)는 실질적으로 불투명한 기관 형태, 예를 들어, Si(111) 또는 NBG 고유 III-N 기관, 예를 들어, GaN의 기관(720), 버퍼 영역(730), NBG p-형 영역(740), 구배 영역(750), 및 WBG n-형 영역(760)을 포함한다. 옴 금속 접촉(770 및 772)이 제공되고, 광학 창(780)은 LED 구조(700)의 상부로부 터 광을 전달할 수 있도록 제공될 수 있다. 버퍼 영역(730)은 대안적으로 또는 추가적으로 전위 필터 영역일 수 있는 것으로 이해된다.
- [0126] NBG p-형 영역(740)은 바람직하게는 일정한 주기와 일정한 유효 또는 평균 합금 조성(여기서 x_{ave}= NBG 조성)의 p-형 NBG 층 또는 p-도핑된 초격자 형태이다. 구배 영역(750)은 성장 축(710)의 함수로 변하는 유효 합금 조성을 갖는 NBG p-형 영역(740) 상에 형성된다. 구배 영역(750)은 NBG 조성으로부터 WBG 조성으로 전이를 형성하도 록 대역구조에 원하는 변화를 형성한다. 선택적으로, 구배 영역(750)의 적어도 일부는 불순물 도펀트로 도핑될 수 있다. 바람직한 형태에서 구배 영역(750)은 x_{ave}=x(z)= x_{NBG} + [x_{WBG} x_{NBG}]*(z-z_s)^k의 조성 프로파일('k')을 갖 는 Al_{x(z)}Ga_{1-x(z)} 또는 [AIN/GaN] 초격자를 포함한다.
- [0127] WBG n-형 영역(760)은 이상적으로는 구배 영역(750)으로 달성된 마지막 조성과 유사한 유효 합금 조성을 가지는 상기 구배 영역(750) 상에 증착된다. 이것은 구배 영역(750)과 WBG n-형 영역(760) 사이의 이종접합 경계면에 유도되는 포텐셜 장벽을 경감시킨다. 바람직한 형태에서, WBG 영역은 도핑된 초격자 또는 벌크 유형 III-N 층이 다.
- [0128] 캡 층, 예를 들어, n-Al_xGa_{1-x}N(x ≥ 0) 층은 개선된 옴 접촉과 전자 소스를 제공하기 위해 선택적으로 증착될 수 있다.
- [0129] 도 7에 도시된 LED 구조(700)는 구배 영역(750) 내로부터 생성된 광학 파장에 대해 높은 흡수 계수를 가지는 Si(111)와 같은 불투명한 기판(720)을 사용하여 형성될 수 있다. 광은 바람직하게는 적절한 옴 접촉 물질(772) 에 애퍼처 및/또는 창(780) 형태의 광 출구를 통해 수직으로 탈출할 수 있다. 더 짧은 파장 광은 NBG 영역에서 우선적으로 흡수되어 재-흡수를 통해 추가적인 전자와 홀을 형성한다. 높은 품질 p-GaN 고유 기판 또는 p-형 SiC 기판이 또한 사용될 수 있는 것으로 예상된다.
- [0130] 초격자 구조는 바람직하게는 물질 구조 결정 품질을 개선하고(더 낮은 결함 밀도), 전자 및 홀 운반체의 전달을 개선하고, 이러한 작은 길이 스케일로만 액세스가능한 양자 효과를 생성하는데 사용된다. 벌크 유형 III-N 물질 과 달리, 초격자는, 특히, 도 6 및 도 7에 도시된 것과 같은 다이오드와 LED 구조에 대해 새롭고 유리한 물리적 특성을 도입한다. 이중층 쌍의 AIN 및 GaN과 같은 적어도 2개의 상이한 반도체 조성을 포함하는 균일한 주기 (homogeneous period)의 초격자는, (i) 터널 장벽 구조와 상부 장벽 구조 모두에서 실질적으로 성장 축(z)을 따라 초격자 양자화된 미니대역(miniband) 전달 채널; 및 (ii) 에너지-모멘텀 분산을 워프하도록 주기가 도입되고 2-축방향 변형이 유도된 대역 변형에 의해 초격자 층의 평면 내에 개선된 운반체 이동성을 모두 제공하도록 설 계될 수 있다. 초격자는 또한 그 임계 층 두께 미만으로 구성 층을 증착하는 것에 의해 변형 누적을 경감할 수 있다. 맞춰진 전도 대역과 가전자 대역이 허용된 에너지와 공간 파동함수 확률을 가지는 초격자는 본 명세서에서 설명된 결핍장(depletion field)과 같은 큰 내부 전기장에 의해 조작될 수 있다. 예를 들어, 일정한 주기 (SL)는 매우 결합된 구조를 나타내고 성장 축을 따라 구조를 통해 효율적인 운반체 전달 채널을 생성하도록 성 장될 수 있다. 부분적으로 탈국부화된(delocalized) 파동함수의 매우 결합된 특성은 큰 내부 전기장에 의해 용 이하게 파괴되어, 결합된 NBG 영역들이 본질적으로 분리될 수 있다(인접한 NBG 영역들 사이에 연결이 없음). 이

것은 LED 응용에 유리할 수 있다.

- [0131] 초격자 양자화된 미니대역 전달 채널은 성장 축(z)을 따라 전달을 개선하고 선택적인 에너지 필터를 생성하는데 사용될 수 있다. 개선된 운반체 이동성은 메사형(mesa type) 구조를 포함하는 관습적인 디바이스 설계에서 전류 밀집 제한을 크게 감소시키는데 사용될 수 있다. 역으로, 동일한 초격자 구조는 본 명세서에 개시된 구조에 생 성된 결핍 영역과 같은 큰 전기장을 받는 것에 의해 동작이 변경될 수 있다.
- [0132] 벌크 III-N 반도체는 하부 원자 대칭에 의해 지시되는 물질의 에너지-모멘텀 분산을 특히 참조하는 것에 의해 한정된 직접 대역 구조를 특징으로 할 수 있다. 직접 대역걥 III-N 물질은 그리하여 구역 중심 k=0에 있는 최소 에너지에서 최저 에너지 전도 대역 분산을 생성하고 구역 중심 k=0에 위치된 최대점에서 최고 위치 가전자 대역 분산을 동시에 생성하는 구조이다.
- [0133] 광학 흡수 및 방출 공정은 그리하여 에너지-모멘텀 공간에서 수직 전이로 일어나고 기본적으로 포논 모멘텀 보 존 없이 제1 차 공정으로 일어난다. 또한 드 브로이 파장의 길이 스케일에 대해 초격자 주기적인 포텐셜은 중첩 된 초격자 포텐셜로 원자 결정 주기성을 변조하고 이에 의해 비-자명한 방식으로 에너지-모멘텀 대역구조를 변 경한다.
- [0134] 도 8은 GaN의 하나의 단일층에서 AIN의 3개의 단일층의 반복 단위 셀을 포함하는 반-무한 이중층 바이너리 초격 자의 추정된 공간 대역 에너지를 도시한다. 초격자는 계산을 간략화하기 위해 주기적인 경계 조건으로 제시되고, 완전히 이완된 AIN 버퍼로 변형된다. 도 9는, 준-탈국부화된 n_{st}=1 HH, LH, 및 CH 대역이 벌크 근사 에 사용되는 포물선 분산으로부터 매우 워프된 출발(waroed departure)을 나타내는, 추정된 가전자 대역 에너지 -모멘텀 분산을 도시한다. 가전자 대역 운반체, 즉, HH, LH 및 CH의 유효 질량은 이에 의해 벌크-같은 합금에서 그 등가로부터 변경된다. 설명된 초격자의 중요한 측면은 HH가 최저 에너지 양자화된 전도 상태와 최저 에너지 양자화된 HH 상태 사이에 광학 방출 전이를 위한 지배적인 대역을 유지한다는 것이다. 그리하여, 초격자는 x~0.65에 대해 TE에서 TM으로 전이하는 벌크-같은 Al_xGa_{1-x}N과 달리 0≤x_{ave}<1에 대해 TE 특성을 보존한다. 이 특 성은 수직으로 방출하는 디바이스에 본질적이다.
- [0135] 구성 벌크 물질의 자유 격자 상수의 10x 이하의 주기를 갖는 짧은 주기 초격자는 등가 벌크-같은 랜덤 금속 분 배 합금 대응물(counterpart)로부터 평면내 에너지-모멘텀에서 현저한 차이를 갖는 새로운 의사-합금을 형성한 다. 나아가, 바이너리 AlN/GaN 초격자는 등가 벌크-같은 합금에 비해 새롭고 개선된 특성을 생성할 수 있는 새 로운 등급의 정렬된 합금을 형성한다. 광학 흡수 및 방출 공정은 일반적으로 초격자 대역 구조의 오프-존 중심 (k≠0) 기여를 고려할 것을 요구한다. 본 경우에 k=0 및 최저 에너지 양자화된 및 공간 파동함수(본 명세서에서 n_{SL}=1 상태로 언급된 곳)만이 사용되고 실험적으로 충분한 것으로 밝혀졌다.
- [0136] 전기 분극장은 처프되거나 또는 의도적으로 프로파일이 형성된 대역구조의 광학 특성의 효과를 가질 수 있다. 예를 들어, 2개의 대향하여 위치된 AIN 클래딩 층들 사이에 샌드위치된 선형으로 처프된 이중층 [AIN/GaN] 초격 자를 고려해 보자. 도 10a 및 도 10b는 비-의도적으로 도핑된 구조의 추정된 공간 대역구조를 도시한다. 구체적 으로, 도 10a는 압전장 및 초전장이 없는 구역 중심 대역구조를 도시하고, 도 10b는 분극장이 인가된 경우 성장 축(z)을 따라 복잡한 내부 전기장을 생성하는 것을 도시한다. 성장 축(z)을 따라 결과적인 내부 전기장은 (자발 적인) 초전 효과와 압전 효과로 인해 각 이종접합에서 유도된 전하로만 인한 것이다. 초격자의 각 주기는 일정 하게 유지되고, i번째 주기에서 평균 합금 함량은 두께 Lⁱ_{AIN}(z)과 Lⁱ_{GaN}(z)를 가져서, Aⁱ_{SL} = Lⁱ_{AIN}(z) + Lⁱ_{GaN}(z)이 된다. 전도 대역 에지와 헤비-홀 가전자 대역 에지에서 (즉, 구역 중심 파수벡터(wavevector) k=0에서) 급격한 공간 변조는 각 AIN과 GaN 전이의 이종접합에서 형성된 원자적으로 급격한 경계면을 나타낸다. 원자적으로 거친 경계면은 포텐셜 우물(potential well)을 효과적으로 확장할 수 있으나, 그렇지 않은 경우 유사한 거동을 초래 할 수 있다. 대안적인 실시에에서, 각 이종접합에서 경계면의 거칠기가 등가 AIGaN 중간층을 사용하기 위해 고 려되어서, 삼중층 단위 셀을 형성할 수 있다.
- [0137] 도 11a 및 도 11b는 최저 에너지 계산된 운반체 공간 파동함수와 구조 내에 허용된 양자화된 에너지 레벨을 도 시한다. 이 예에서 명료화를 위해 사용되는 상대적으로 두꺼운 AlN 장벽은, 헤비-홀에 비해 더 가벼운 유효 질 량 전자가 장벽 안으로 파동함수가 터널링하는 것이 상당하다는 것을 보여준다. 일반적인 트렌드는 양자화된 n=1 전자 및 홀의 파동함수의 고유에너지(eigenegnergy)가 NBG 물질 두께가 증가함에 따라 NBG 포텐셜 우물 안 으로 더 깊이 떨어진다는 것이다.
- [0138] 비-선형 전기장은 각 GaN 양자 우물(quantum well)에 걸쳐 양자 국한된 스타르크 효과(Quantum Confined Stark

Effect: QCSE) 및 각 장벽(AIN)에 걸쳐 반대 QCSE를 생성한다. 내부 전기장의 부호는 물질의 성장 극성에 의존 한다. 내부 전기장으로 인해 각 포텐셜 에너지 최소값 내에 국한된 결과적인 파동함수 확률 밀도는 더 낮은 포 텐셜 에너지 경계면 쪽으로 공간적으로 경사진다.

- [0139] 전자 및 헤비-홀의 파동함수 최대값은 포텐셜 최소값의 반대 측들과 공간적으로 분리되고 더 큰 GaN 층 폭에 대 해 과장되었다고 볼 수 있다. 이것은 GaN 두께가 증가하는 경우 전자 및 HH의 파동함수 오버랩이 감소하는 것으 로 나타나고, 엑시톤 발진기 강도(exciton oscillator strength)가 감소한 것으로 인해 분극 유도된 투명도를 생성한다. 역으로, 더 얇은 GaN 층은 n=1 전도 및 HH 파동함수 오버랩을 개선시켜서, 광학 전이 및 증가된 방출 확률에 대해 더 높은 확률을 생성한다. 이 효과는 도 12h 및 도 13d에 도시된다.
- [0140] 도 12a는 일부 실시예에 따른 p-n 다이오드의 전기 부분과 광학 부분을 생성하는 스택(1200)을 도시한다. 이 스 택(1200)은 기판(SUB)을 포함한다. 이 기판(SUB)은 성장 축(1205)을 따라 금속-극성 성장 배향을 가지는 섬유아 연석 III-N 조성을 형성하는데 기여하는 물질(1208)로 만들어진다. n-형 WBG 버퍼 층(n:WBG)(1210)은 SUB 위에 벌크-같은 합금으로 증착되거나 또는 고정된 평균 조성 단위 셀 초격자로 증착된다. 다음으로, n-형 SL(n:SL)이 n:SL 위에 평균 합금 함량(x_{ave_n})을 사용하여 형성된다. 예를 들어, n:SL은 x_{ave_n}=0.8로 형성된 50 주기 SL일 수 있다. 바람직하게는, 단위 셀 두께(1211)와 층 두께는 원하는 방출 파장(λ_{ex})에 실질적으로 투명한 (비-흡수) n:SL을 형성하도록 선택된다.
- [0141] 다음으로 비-의도적으로 불순물 도핑된 변하는 SL(i:CSL)이 형성된다. i:CSL은 치환 불순물 도핑 제한이 없는 디바이스 내에 큰 홀 농도를 깊이 유도하는데 사용된다. i:CSL은 WBG 조성으로부터 NBG 조성으로 성장 축을 따 라 공간적으로 단위 셀의 적어도 평균 조성을 변경한다. 예를 들어, 이 변화는, 평균 A1%가 변하는 동안 각 단 위 셀 총 두께(1212)가 일정하게 유지되고, WBG 조성은 x_{ave_CSL}=0.8을 가지고 NBG 조성은 x_{ave_CSL}=0.0을 가지는 경 우, 25개의 단위 셀(즉, 25개의 주기)에 걸쳐 일어나도록 선택된다. p-GaN(p:NGB)을 포함하는 선택적인 접촉 층 은 완성된 i:CSL 위에 증착된다. 또한 상기 단위 셀의 평균 조성이 본 명세서에 개시된 올바른 변화를 따르는 한, i:CSL의 단위 셀 두께를 성장 축의 함수로 변화시키는 것이 가능하다.
- [0142] i:CSL과 n:SL은 GaN 층(1207)과 AIN 층(1209)을 포함하는 이중층 단위 셀로 형성될 수 있다. 초격자 조성의 다 른 선택도 또한 가능하고, 단위 셀의 조성은 또한 주기마다 변경될 수 있다. 예를 들어, 단위 셀 주기는 GaN의 2ML과 AIN의 4ML의 결합된 두께와 같도록 선택된다. 도 12b는 이중층 단위 셀의 평균 합금 조성(x_{ave})을 달성하는데 요구되는 GaN 층(1220)과 AIN 층(1222)의 두께를 도시한다. 도 12c는 각 n:SL과 i:CSL에 대해 성장 축 (1205)의 함수로서 평균 합금 변화를 더 도시한다. 곡선(1223)은 일정한 x_{ave_n}=0.8이 n:SL에 대해 선택된 것을 도시하는 반면, 곡선(1224)은 선형 x_{ave(2}) 변화가 i:CSL에 대해 선택된 것을 도시한다.
- [0143] 스택(1200)의 유도된 공간 에너지 대역 구조는 도 12d에 도시된다. 1230으로 지시된 n:SL은 N_D=50x10¹⁸ cm⁻³의 도 핑 레벨까지 Si 불순물이 의도적으로 도핑된다. i:CSL은 유도된 p-형 부분(1233)과 결핍 영역(1232)을 도시한다. p:NGB(1234)와 접촉하는 i:CSL의 부분은 페르미 에너지에 피닝된 헤비-홀 가전자 대역을 도시한다. 따라서 n:SL/i:CSL/p:GaN 다이오드는 도 12e에 더 도시된 추가적으로 유도된 p-형 영역으로 형성된다.
- [0144] 도 12e는 성장 축을 따른 공간 운반체 밀도를 도시한다. 운반체 밀도는 n:SL로 인해 의도적으로 도핑된 결과적 인 전자 농도(1235), 및 의도적인 p-GaN 도핑 농도(1239)를 포함한다. 가전자 대역의 축퇴(degeneracy)는 격자 에서 면적 도핑에 대해 활성화된 도핑 밀도를 감소시킨다는 것이 주목된다. 큰 유도된 HH 농도(1237)를 가지는 i:CSL의 부분은 n-i-p 다이오드를 한정하는 결과적인 결핍 영역(1236)과 함께 도시된다.
- [0145] 최저 에너지 대역 에지 양자화된 상태는 디바이스의 대부분의 전자 특성과 광학 특성을 결정하기에 충분하다. 도 12f 및 도 12g는 각각 전도 대역과 HH 가전자 대역에서 계산된 n=1 상태를 도시한다. 두 전도 대역과 HH 대 역은 짧은 주기 n:SL로 인해 부분적으로 탈국부화된 파동함수(1242 및 1246)에 의해 지시된 미니대역 형성을 보 여준다. i:CSL의 유도된 p-형 영역에 의해 생성된 결핍 영역은 n:SL의 부분 안으로 침투하여, 효과적으로 영역 (1241 및 1246)에서 파동함수 결합을 파괴한다. 영역(1241 및 1246)에서 국한된 전자 및 HH의 파동함수는 디바 이스의 재조합 영역을 결정하고, 그리하여 n=1 전도 상태와 n=1 HH 상태 사이에 직접 전이로 인한 방출 에너지 스펙트럼을 결정한다.
- [0146] 도 12h는 n=1 HH 파동함수를 갖는 모든 n=1 전도 상태들 사이의 계산된 공간적 오버랩 적분을 도시한다. 광학 전이를 위한 최고 발진기 강도는 영역(1250)에서 일어나는 반면, 더 넓은 GaN 두께를 가지는 i:CSL의 부분은 상

대적으로 불량한 오버랩(1255)만을 생성한다. 이 효과는 p-같은 영역 내에 분극 유도된 투명도를 생성하는데 매 우 유리하다. 선택적인 p-GaN 층은 또한 제거될 수 있고 이에 의해 더 높은 에너지 광자가 구조 안으로 되반사 되고 기판을 통해 아웃커플링될 수 있다. 전체 방출 스펙트럼은 도 12i에 도시되고 이 도 12i는 결핍 영역이 디 바이스 내에 생성되고 n:SL과 i:CSL 사이에 국부화된 것으로 인해 강한 엑시톤 방출 피크(1256)를 도시한다. 더 작은 기여(1258)는 i:CSL 영역으로 인한 것이다.

- [0147] 도 13a는 일부 실시예에 따른 p-i-n 다이오드의 전기 부분과 광학 부분을 생성하는 스택(1300)을 도시한다. 초 격자는 바이너리 섬유아연석 GaN 층(1207)과 AIN 층(1209) 및 금속-극성 성장을 가지는 단위 셀로부터 다시 구 성된다. 그러나, 스택(1300)은 의도적으로 도핑되지 않은 추가적인 i-형 SL(i:SL)을 포함한다. i:SL은 n:SL 위 에 형성된다. i:SL은 구체적으로 n:SL이 흡수할 수 있는 에너지보다 상당히 더 작은 에너지를 갖는 광의 방출 에너지를 달성하도록 동조된다(즉, n:SL의 흡수 에지가 i:SL의 방출 에너지보다 더 큰 에너지를 가지도록 설계 된다). 예를 들어, n:SL은 50번의 반복으로 1ML GaN과 2ML AIN을 가지는 단위 셀(1310)로 구성된다. i:SL은 25 번의 반복으로 2ML GaN과 4ML AIN을 포함하는 단위 셀(1311)을 선택하는 것에 의해 약 246nm의 방출 에너지를 가지도록 선택된다. 그러나, n:SL과 i:SL 구조 모두에 더 많거나 더 적은 주기를 사용할 수도 있다.
- [0148] n:SL과 i:SL은 모두 동일한 평균 합금 조성, 즉 x_{ave_n}=2/3과 x_{ave_i}=4/6=2/3(즉, x_{ave_n}=x_{ave_i})을 구비한다. 따라서 분극 전하들은 균형 맞고(balanced), p-형 또는 n-형 거동을 유도하지 않는다. 이것은 디바이스 내에 개선된 전 자 및 홀의 재조합 영역을 생성하는데 특히 유리하다. 변하는 SL(i:CSL)은 WBG 평균 조성으로부터 NBG 평균 조 성으로 변화된 단위 셀로 형성된다. i:CSL 단위 셀 두께는 대략 일정하게 유지되고, 3ML GaN과 6ML AIN 단위 셀 과 등가이다. 각 연속적인 단위 셀 내 층들의 두께는 성장 축(1205)을 따라 2/3≤x_{ave_CSL(z)}≤0의 원하는 변화 프 로파일을 달성하기 위해 1/2ML 두께의 증분으로 변경된다. 이것은 18개만큼 적은 단위 셀로 달성될 수도 있으나, 더 많거나 더 적은 개수의 단위 셀이 사용될 수도 있다.
- [0149] 도 13b는 선택적인 p-GaN 영역(1316)과 함께 n:SL(1310), i:SL(1312), 및 i:CSL(1314) 내 공간 에너지 대역 구 조를 도시한다. i:CSL은 HH 가전자 대역을 페르미 에너지에 피닝하는 것을 유도한다.
- [0150] 스택(1300)에서 유도된 운반체 농도는 도 13c에 도시되고, 여기서 큰 전자(1318) 및 HH(1322)의 운반체 농도가 공간적으로 생성된다. p-GaN 영역(1326)에서 의도적인 도핑 농도와 디바이스의 결핍 영역(1320)이 또한 도시된 다.
- [0151] 도 13d는 엑시톤 방출을 위해 계산된 공간적 전도 및 HH 오버랩 적분(즉, 발진기 강도)을 도시한다. 엑시톤 방 출은 i:SL과 오버랩하는 영역(1330)에서 명확히 국부화된다. NBG 조성을 포함하는 대부분의 i:CSL로 인해 분극 유도된 투명도 영역(1332)은 오버랩 적분에 상당히 기여하지 않는다.
- [0152] 도 13e는 주 피크(1338)가 i:SL에 기인한 것이고 더 작은 기여(1340)가 i:CSL 영역에 기인한 것인 스택(1300)의 방출 스펙트럼을 도시한다. n:SL은 위상 공간 흡수/방출 냉각(emission quenching)으로 인해 일반적으로 억압된 특징부(1336)를 생성한다(즉, 모든 상태는 완전히 점유되어, 평면내 파수벡터 k₁₁~0에 대해 위상-공간 흡수 충전으로 인해 광학 공정에 참가하지 못한다).
- [0153] 도 14는, 바람직하게는 사파이어와 같은 투명한 기판인 기판(1420), 버퍼 및/또는 전위 필터 층(1430), 일정한 주기와 일정한 x_{ave}의 n-형 초격자(n:SL) 형태인 n-형 영역(1440), i-형 초격자(i:SL) 형태의 구배 영역(1450), p-형 초격자(p:SL) 또는 벌크 유형 접촉 영역(1460), 금속 접촉부(1470 및 1472), 및 광학 창(1480)을 구비하는 LED 구조(1400)를 도시한다.
- [0154] 광(λ_L)은 광학 창(1480)으로부터 방출될 수 있고, 광(λ_s)은 기판(1420)을 통해 방출될 수 있다. 나아가, 광은 에지 방출 벡터(λ_E)를 통해 구조를 탈출할 수 있다. 성장 축(z)을 따라 금속-극성 배향 상에 성장된 선형으로 처프된 구배 영역(1450)에 대해 구배 영역(1450)은 광학 창을 통해 더 긴 파장 광(λ_L)을 방출할 수 있는 반면, 더 짧은 파장 광(λ_s)은 기판을 통해 방출될 수 있다. 이것은 DUV LED 응용에 특히 사용될 수 있는 구배 영역 (1450)에 의해 제공되는 공간적으로 변하는 유효 대역 갭 영역 내에서 광을 방출하는 '광학 다이오드' 효과의 직접적인 결과이다.
- [0155] 또 다른 구배 패턴 성장 시퀀스는 이중층 쌍의 xave을 일정하게 유지하면서 성장 축을 따라 거리의 함수로서 주 기 두께를 변화시키는 것이다. 이러한 구조는 i-형 영역 내 재조합과는 별개로 n-형 영역과 p-형 영역의 동조가

능한 광학 특성을 형성하는데 사용될 수 있다. 즉, x_{ave}을 일정하게 유지하고, 초격자의 주기를 변화시키는 것에 의해, 다음 형태, 즉:

- [0156] $[n:SL x_{ave1}, \Lambda_1]/[i:SL x_{ave2}, \Lambda_2]/[p:SL x_{ave3}, \Lambda_3]$
- [0157] 형태의 LED 스택의 광학 특성을 동조시키는 것이 가능하고, 여기서 각 초격자의 유효 Al%는 p-n 구조에 걸쳐 일 정하게 유지되어서, x_{ave1} = x_{ave2} = x_{ave3} = 상수이고, 성장 방향(z)과 독립적이 된다. 이 경우는 평균 합금 조성이 보존될 때 유도된 p-형 또는 n-형 영역을 생성하지 않는다.
- [0158] 초격자 반복 단위 셀의 주기, 예를 들어, (Λ₁=Λ₃) < Λ₂는, X_{ave1}=X_{ave2}=X_{ave3} 이고, 그리하여 i:SL이, p:SL과 n:SL 중 적어도 하나의 것의 대응하는 n=1 전이보다 더 작은 에너지를 갖는, n=1 전자 및 헤비-홀의 가전자 대 역 사이에 양자화된 에너지 전이를 가지도록 구성될 수 있다. 장점은 유효 격자가 초격자 단위 셀(예를 들어, 이중층 AlN/GaN 쌍)의 평면내 격자 상수와 일치하여, 변형 누적을 경감시키고, 전위 불일치(misfit dislocation)로 인한 결함 밀도를 감소시킨다는 것이다.
- [0159] 상기 예를 확장하면 운반체 미니대역 주입과 재조합이 광대역 발광 디바이스를 형성하기에 적절한 선형으로 처 프된 대역 구조를 형성하도록 i:SL의 주기에 준 연속적인 변화이다. 다음 수식, 즉:
- [0160] [n:SL x_{ave1}=상수, Λ₁=상수]/[i:SL x_{ave2}(z), Λ₂(z)]/[p-GaN]
- [0161] 을 보여주는 도 14의 LED 구조를 고려해보자.
- [0162] i:SL 영역의 조성은 성장 축을 따라 변화되고, 여기서 평균 합금 조성은 단위 셀을 포함하는 상이한 조성 층들 의 두께의 비율에 의해 제어된다. GaN과 A1N의 2개의 바이너리 조성의 경우에, A1_{xave}Ga_{1-xave}N의 등가 벌크-같은 정렬된 합금을 나타내는, 단위 셀의 평균 A1 몰분율은, 본 명세서에서 x_{ave}= L_{AIN}/(L_{GaN}+L_{AIN})로 한정된다. 주기마 다 단위 셀 두께 Λ_{SL}=(L_{GaN}+L_{AIN})도 또한 변화될 수 있다. 이러한 경우에, 각 단위 셀의 평균 합금 조성은 성장 축을 따라 요구되는 구배 또는 트렌드에 순응하여, 유도된 n-형 또는 p-형 영역을 달성하거나 또는 분극을 균형 맞춰 대역 에지 워프를 방지한다.
- [0163] 도 15는 처프된 주기와 일정한 x_{ave} 초격자 구조를 갖는 구배 영역(1500)에 대한 추가적인 구배 패턴 성장 시퀀 스를 도시한다. 각 구획(¹_{Λ SL}- Λ⁴_{SL})은 4개의 순차적으로 스택된 초격자가 증분적으로 변화된 주기를 갖게 N_p=25 개의 반복을 포함한다. 각 초격자의 평균 합금 함량은 일정하게 유지된다. 그러나, 각 스택에서 단위 셀의 주기 는 두께를 변화시키는 것에 의해 변화된다.
- [0164] 많은 기판은 섬유아연석 III-N 에피택시, 즉, (i) 고유 기판과, (ii) 비-고유 기판을 달성하기 위해 조사되었다. 현재 벌크 고유 GaN 기판과 벌크 고유 AIN 기판이 존재하지만, 이들 기판은 극히 높은 비용이 들고, 작은 웨이퍼 직경으로만 이용가능하여, 예를 들어, LED 및 전력 트랜지스터와 같은 높은 볼륨 응용에 널 리 침투하는 것이 심각히 제한된다.
- [0165] 비-고유 기판은 III-N 에피택시를 위해 대부분 널리 사용되고, 간단히 비용 감소와 큰 웨이퍼 직경을 넘어 다른 장점을 제공한다. III-N 에피택시를 위해 대부분 널리 사용되는 비-고유 기판은 사파이어와 실리콘이다. 예를 들어, MgO, CaF2, 및 LiGaO와 같은 많은 다른 비-고유 기판이 존재한다.
- [0166] 사파이어는 기계적인 경도, 원자외선 광학 투명도, 극히 넓은 대역 갭, 및 절연 특성으로 인해 높은 Al% III-N 에피택시에 대해 경쟁력 있는 상업적인 및 기술적인 효용을 제공한다. 사파이어는 CZ와 같은 벌크 결정 성장 방 법을 사용하여 용이하게 성장되고, 주로, r-평면, c-평면, m-평면, 및 a-평면에서 이용가능한 극히 높은 품질 구조적 품질 단일 결정 웨이퍼로 제조가능하다. C-평면 사파이어는 III-N 에피택시와 호환가능한 중요한 템플릿 표면이다.
- [0167] 많은 연구가 wz-III-N/c-평면 Al₂O₃에 대해 개발되었지만, 이 금속-산화물 표면 상에 III-N의 에피택셜 품질을 더 개선시키는 큰 기회가 여전히 존재한다. 많은 시도에 의해 6각형 c-평면 사파이어를 사용하여 발견된 것에 비해 r-평면, a-평면, 및 m-평면 사파이어 상에 반-극성 및 비-극성 III-N 에피택시는 제한된 개선을 갖는다는 것이 밝혀졌다.
- [0168] 본 명세서에 설명된 응용에서, 높은 품질 금속-극성 또는 질소-극성 III-N 필름을 달성하는 c-평면 사파이어 표

면을 준비하는 바람직한 방법이 있다. 섬유아연석 및 섬아연광(zinc-blende) 결정과 달리, 사파이어는 보다 복 잡한 결정 구조를 가진다. 사파이어는 Al 원자의 버클(buckled)된 이중층이 개재된 산소 평면으로 구성된 복잡 한 12 단위 셀로 표현된다. 나아가, c-평면 사파이어는 r-평면 사파이어보다 훨씬 더 높은 기계적인 경도를 나 타내고, 그리하여 연마 손상 또는 연마 유도된 작업 경도(hardening)가 원자적으로 오염되지 않은 본래 표면 종 (surface specie)의 생산을 용이하게 방해할 수 있다. 화학적 클리닝이 오염 없는 표면을 생성하는데 사용될 수 있고, 벌크 사파이어 기판이 우수한 단일 결정 품질을 보여주지만, 반사 고에너지 전자 회절(reflection high energy electron diffraction: RHEED)에 의해 조사되는 표면은 항상 원자적으로 거칠고 불균일한 표면을 나타내 는 c-평면 사파이어의 특징을 나타낸다. 사파이어에서 표면 단계는 또한 에피택시 동안 개시하는 III-N 극성에 직접 영향을 미쳐서, 일반적으로 극성 반전 영역(polarity inversion domain: PID)을 초래하는 혼합된 산소와 원자의 결정질 영역들을 용이하게 노출시킨다.

- [0169] 개시하는 템플릿의 제1 표면은 실질적으로 원자적으로 편평하고 균일한 표면 종료 종(termination species)에서 종료될 수 있다. 예를 들어, 벌크 Si(111) 배향된 표면은 균일한 기판 조성, 즉, Si 원자에 의해 에피택셜 극성 제어를 개선할 수 있다. Si 표면에 주의 깊게 초기 에피택셜 필름을 증착하는 것에 의해 Al-극성 또는 N-극성 AlN 에피택셜 성장을 유도하는 것이 가능하다.
- [0170] 도 16은, 질소 극성 영역(1600), 극성 플립 평면(1620), 및 금속 극성 영역(1640)을 포함하는, 의도적으로 플립 되지만, 그렇지 않은 경우 측방향으로 균일한 극성 유형의 III-N 복잡한 구조를 도시한다. 총 구조는 실질적으로 상이한 극성-유형 슬랩의 에피택셜 성장 시퀸스 내 복수의 측방향으로 배치된 영역을 포함하도록 설계될 수 있다. 즉, 제1 극성 wz-III-N 영역은 개시하는 템플릿 위에 성장된다. 이후 제1 극성 영역의 마지막 표면은 제2 극성 wz-III-N 영역에 대해 반대쪽 극성-유형 영역을 초래하도록 변경되거나 설계된다. 복수의 분극-형 영역들 은 이에 따라 각 III-N 구별가능한 슬랩의 극성을 효과적으로 플립하는 것에 의해 형성될 수 있다.
- [0171] 마지막 wz-III-N 영역 표면의 극성-유형 반전은 계면 활성제 유형 흡착원자의 무겁게 포화된 표면 커버리지를 사용하여 가능하다. 기하학적 좌절(geometric frustration)은 이후 증착된 III-N 표면에 대해 원하는 극성-유형 을 달성하는데 바람직한 결과적인 표면을 유리하게는 재구성하는데 사용된다. 2D III-N 슬랩 내 균일한 극성-유 형을 나타내는 다중층 에피택셜 구조의 이러한 극성 반전은 단일극성-유형 에피택셜 디바이스에 비해 개선된 성 능을 갖는 새로운 디바이스 구조를 생성하는데 유리하다. 예를 들어, 표면 층의 극성 플립은 유리하게는 극성 wz-III-N 물질과 금속 옴 접촉의 쇼트키 장벽 제한을 저하시키는데 유리하게 사용될 수 있다. 극성-유형 플립된 이중층은 축퇴적으로 도핑된 터널 접합으로 작용하고, III-N 디바이스의 성능을 개선시킨다.
- [0172] 분극-형 플립 구조는 나아가 주기적일 수 있는 반전 변조된 구조를 형성하는 보다 복잡한 구조로 확장될 수 있다. 이러한 구조는 디바이스의 극성 특성을 개선하거나 또는 내부 분극장을 상당히 감소시키는데 사용될 수 있다. 이것은 c-축을 따라 성장된 섬유아연석 필름을 사용하여 비-극성 물질을 생성하는 새로운 방법을 제시한다.
- [0173] 도 17은 구배 영역을 가지는 반도체 구조물을 형성하는 넓은 흐름도를 도시한다. 제일 먼저, 구배 패턴 성장 시 퀸스가 선택되고(단계 10), 이후 적절한 기관이 선택되고(단계 20), 마지막으로 선택된 구배 패턴이 기관 위에 형성된다(단계 30). 구배 패턴 성장 시퀀스는 성장된 축(z)을 따라 WBG로부터 NBG로 전이하거나 또는 NBG로부터 WBG 물질로 전이하도록 선택된다(단계 10). 버퍼 또는 전위 필터 영역과 같은 추가적인 층은 또한 원하는 구조 에 따라 성장될 수 있다.
- [0174] 도 18a는 p-GaN 접촉 영역(1820) 형태의 선택적인 p-형 GaN 영역, p-형 초격자(p:SL) 영역(1840), i-형 초격자 (i:SL) 영역(1860), 및 n-형 초격자(n:SL) 영역(1880)을 구비하는 반도체 구조(1800)를 도시한다. p:SL 영역 (1840), i:SL 영역(1860) 및/또는 n:SL 영역(1880) 각각은 SPSL의 형태일 수 있다.
- [0175] i:SL 영역(1860)과 p:SL 영역(1840) 또는 p-GaN 접촉 영역(1820) 사이의 이종경계면(heterointerface)은 전자 이동성과 주입 효율이 홀에 대한 것보다 훨씬 더 높아서, i:SL 영역(1860)을 통한 전자 오버슈트와 그리하여 i-p 경계면 부근에 더 높은 재조합을 초래하기 때문에 특히 중요하다. 이것은 실험적으로 약 360 nm에서 광학 방 출 특징에 의해 확인된다. 추가적으로, p:SL 영역(1840)에서 Mg 도펀트의 높은 농도는 또한 비-복사 재조합 부위(recombination site)로 작용할 수 있다. 특정 초격자 조성과 변하는/처프 초격자를 선택하여 분극 전하를 사용하여 대역구조를 변경하는 것에 의해 모든 비-복사 재조합 부위로부터 멀리 능동 또는 영역의 중심 쪽으로 재조합을 시프트하는 것이 유리한 것으로 발견되었다.
- [0176] 나아가, 대부분의 벌크-같은 및 양자 우물 구조에 기초한 종래 기술의 LED 디바이스에서 전자 침투는 높고, 일 반적으로 디바이스의 p-측에 전자 차단 포텐셜 장벽을 도입하는 것에 의해 감소된다. 본 방법에서 전자 차단은

초격자 포텐셜로 인해 AIN 전도 에지 위에 전도 미니대역과 초상태에 의해 자동적으로 달성된다. 초격자 포텐셜 은 성장 축을 따라 디바이스에 걸쳐 전달용 전자 에너지 필터로 작용한다.

- [0177] 도 18b는 반도체 디바이스(1800)에 대한 대역 에너지 대역 구조를 도시한다. 도 18b 내지 도 18h의 공간 에너지 대역 다이어그램은 등가 n=1 양자화된 고유에너지 전이로 초격자 영역을 나타내고, 그리하여 SL의 등가 정렬된 합금을 나타낸다.
- [0178] 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자로 형성된 복합 반도체 구조물이 전술되었다. 일부 실시예에서, 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자 중 첫 번째 것은 성장 축을 따라 조성에 더 큰 변화를 구비할 수 있고, 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자 중 두 번째 것은 성장 축을 따라 조성에 더 작은 변화를 구비할 수 있다. 예를 들어, 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격자 중 첫 번째 것은 강한 p-형 전도성을 유도하고, 2개 이상의 근접한 반도체 구조물 및/또는 반도체 초격 자 중 두 번째 것은 약한 p-형 전도성을 유도한다.
- [0179] 도 18b는, p:SL 영역(1840)이 (예를 들어, x_{ave}=0.6으로부터 0까지) 조성이 크게 변하여 처프되거나 또는 변화되어서, 전체 p:SL 영역(1840)의 강한 p-형 분극 도핑을 초래하여, i:SL 영역(1860)은 처프되어서 조성이 하부로 부터 상부로 가면서 (예를 들어, 조성 x_{ave}=0.66으로부터 0.6까지) 감소하여, 진성 영역에 걸쳐 약한 p-형 벌크 분극 도핑을 유도하여, 낮은 홀 주입 효율을 보상하고; n:SL 영역(1880)은 높은 Al 함량을 가지는 (예를 들어, x_{ave}=0.66의 균일한 조성을 갖는 1ML GaN:2 ML AIN SL) 것을 도시한다.
- [0180] 임의의 분극 유도된 시트 전하를 제거하는 영역, 대역 오프셋으로 인한 장벽을 제거하는 영역 사이의 임의의 경 계면에서 조성이 급격히 변하지 않아서, 또한 격자 상수에 급격한 변화가 없으므로 더 높은 품질 경계면이 형성 될 수 있다. p:SL 영역과 i:SL 영역에서 분극 도핑 밀도는 영역의 총 두께를 변화시키거나, 또는 경계면에서 조 성을 변화시키는 것에 의해 변화될 수 있다. 예를 들어, i:SL/p:SL 경계면에서 조성을 (0.6으로부터) 0.5까지 변화시키면 i:SL 영역에서 p-형 도핑을 증가시킬 수 있고 이를 p:SL 영역에서 감소시킬 수 있다. p:SL 영역의 두께를 (예를 들어, 25nm까지) 감소시키면 i:SL 영역을 변화시킴이 없이 p:SL 영역에서 도핑 밀도를 증가시킬 수 있다.
- [0181] 도 18c는, p:SL 영역(1840)이 균일하고(예를 들어, x_{ave}=0.66), i:SL 영역(1860)이 균일하고(예를 들어, x_{ave}=0.66), n:SL 영역(1880)이 균일한 (예를 들어, x_{ave}=0.66) 반도체 디바이스(1800)에 대한 대역 에너지 대역 구조를 도시한다. 모든 초격자 영역이 동일한 조성을 가지기 때문에 p:SL/p-GaN 경계면을 제외하고는 분극 효과 가 없다. 이 설계의 유익은 p:SL 영역과 i:SL 영역이 격자 일치되어서 (즉, 변형된 층을 포함하는 단위 셀의 평 면내 격자 상수들은 같다) 이 경계면에서 비-복사 재조합 부위로 작용하는데 결함이 더 적다는 것이다. p:SL/p-GaN 경계면에서 강한 p-형 분극 도핑에 비해, p:SL 영역에서 도핑은 도 18c에 도시된 바와 같이 상대적으로 적 은 효과를 나타낸다.
- [0182] 도 18d는, p:SL 영역(1840)이 균일하고(예를 들어, x_{ave}=0.2), i:SL 영역(1860)이 균일하고(예를 들어, x_{ave}=0.66), n:SL 영역(1880)이 균일한(예를 들어, x_{ave}=0.66) 반도체 디바이스(1800)에 대한 대역 에너지 대역 구조를 도시한다. p:SL 영역(1840)의 조성은 i:SL 영역(1860)(예를 들어, 2ML GaN:4ML AIN i:SL과 6ML GaN:2ML AIN p:SL)보다 더 낮아서, i:SL/p:SL 경계면과 p:SL/p-GaN 경계면의 p-형 분극 도핑을 초래하여, 도 18d에 도 시된 바와 같이 가전자 대역을 p:SL 영역(1840)의 양 측에서 페르미 에너지 레벨 위에 피닝한다. 이것에 의해 홀 저장소는 i:SL/p:SL 경계면에 형성된다. 여전히 단위 셀들 사이 평면내 격자 상수에 일부 변화가 있으나, 도 18c에 도시된 형태와는 달리, p:SL 영역(1840)의 p-형 분극 도핑은 완전히 격자 일치된 p:SL 영역(1840)보다 더 유리할 수 있다. 상기 경우는 압축 상태에서 p:SL을 가질 수 있다.
- [0183] 도 18e는, p:SL 영역(1840)이 처프되고(예를 들어, x_{ave}=0.66-0), i:SL 영역(1860)이 균일하고(예를 들어, x_{ave}=0.66), n:SL 영역(1880)이 균일한(예를 들어, x_{ave}=0.66) 반도체 디바이스(1800)에 대한 대역 에너지 대역 구조를 도시한다. i:SL(1860) 영역과 p-형 GaN 영역(1820) 사이 p:SL 영역(1840)의 처프 또는 변화에 의해, 각 경계면에서 시트 전하가 아니라, p:SL 영역(1840)의 벌크 p-형 분극 도핑이 p:SL 영역(1840)을 통해 p-형 전도 성을 증가시키고 홀 주입을 개선할 수 있다. 이것은 또한 홀 주입 효율을 더 증가시키는 i:SL/p:SL 경계면과 p:SL/p:GaN 경계면에서 대역 불연속을 제거하는 이익이 있다. 이것은 격자 상수에 급격한 변화가 없기 때문에 전체 p:SL 영역(1840)을 통해 i:SL/p:SL 이종경계면에서 전위 밀도(dislocation density)를 감소시킬 수 있다.

- [0184] p:SL 영역(1840)에서 P-형 분극 도핑은 매우 높고(~5x10¹⁸ cm⁻³), 대역구조 놀도와 홀 농도는 p:SL 영역(1840)이 Mg로 의도적으로 도핑되었는지 또는 아닌지에 상관없이 거의 동일하다. 따라서, 이 설계 변형은 처프된 p:SL 영 역(1840)에서 의도적인 Mg 도핑을 제거하고, 이것은 본질적으로 진성 도핑된 영역 또는 비-의도적으로 도핑된 영역으로 성장된다. 혼동을 회피하기 위해, 이 영역은 여전히 분극 도핑된 p-형이므로, 유도된 p:SL 영역이라고 언급된다. 분극 유도된 도핑 밀도는 조성의 변화와 영역이 변하는 거리에 의존한다. 그래서, 조성 변화가 양 측 에서 영역에 의해 고정되는 경우, 도핑 밀도는 변하는 영역의 두께를 감소시키는 것에 의해 증가될 수 있다. 이 설계는 이동성을 증가시키고 비-복사 재조합을 감소시킬 수 있는 재조합 영역 부근으로부터 Mg 불순물 도펀트를 제거하는 이익을 가진다. 일반적으로, p:SL은 질소가-풍부하게 성장되어야 Mg 도펀트가 치환적으로 병합되어 원 자적으로 거친 층을 초래할 수 있으므로, p:SL의 Mg 도핑은 n:SL과 i:SL만큼 높은 구조적 품질을 달성하지는 못 한다. p:SL 영역(1840)이 Mg을 요구함이 없이 성장될 수 있으면, 구조적 품질은 개선되어 원하는 디바이스 성능 을 유리하게는 증가시킬 수 있다.
- [0185] 도 18f는, p:SL 영역(1840)이 균일하고(예를 들어, x_{ave}=0.6), i:SL 영역(1860)이 균일하고(예를 들어, x_{ave}=0.6), n:SL 영역(1880)이 균일한(예를 들어, x_{ave}=0.66) 반도체 디바이스(1800)에 대한 대역 에너지 대역 구 조를 도시한다. 이 도 18f은 도 18c에 도시된 바와 같이 격자 일치된 구조와 비교된다. i:SL 영역(1860) 조성은 n:SL 영역(1880)보다 더 낮도록 선택된다. 하부 i:SL 영역(1860) 조성에 의해 n:SL/i:SL 경계면의 p-형 분극 도핑을 야기하여, 진성 영역에서 에너지 대역을 상승시키고 도 18f에 도시된 바와 같이 진성 영역 홀 농도를 증가시키는 한다. 이것은 처프된 i:SL 영역 구조를 간략화하지만, 진성 영역에서 홀 농도를 증가시키는 유사한 결 과를 달성한다. 이것은 층들이 모두 균일할 때 더 간단한 성장을 가능하게 한다.
- [0186] 도 18g 및 도 18h는, p:SL 영역(1840)이 처프되고(예를 들어, x_{ave}=0.5-0.1), i:SL 영역(1860)이 처프되고(예를 들어, x_{ave}=0.7-0.6), n:SL 영역(1880)이 균일한(예를 들어, x=0.66) 반도체 디바이스(1800)에 대한 대역 에너 지 구조를 도시한다. 도 18g는 n:SL/i:SL 경계면에서 의도적으로 도입된 2D 분극 시트 전하를 구비하고, 도 18h 는 i:SL/p:SL 경계면에 의도적으로 도입된 2D 분극 시트 전하를 도시한다. 하나 이상의 경계면에서 작은 조성 변화가 도입되어 시트 분극 전하가 유도된다. 예를 들어, i:SL 영역(1860)의 상부가 0.6의 조성을 가지고 p:SL 영역(1840)의 하부가 0.5의 조성을 가지는 경우, 경계면은 2차원 홀 가스(2DHG)를 유도할 수 있는 p-형 분극으 로 도핑될 수 있다. 또한, i:SL 영역(1860)의 하부가 66% n:SL 영역(1880)(즉, x_{ave}=0.66)에 대해 0.7의 조성을 가지는 경우, 작은 n-형 시트 전하가 유도될 수 있다. 이 강한 시트 도핑은 운반체의 저장소를 제공하여 주입 효율을 개선하고 운반체 오버슈트를 감소시키는데 유리할 수 있다. 이것은 또한 2DHG에서 높은 측방향 이동성으로 인해 전류 확산을 개선시킬 수 있다.
- [0187] 반도체 구조(1800)의 다른 변형도 구현될 수 있다. 예를 들어, 균일한 p:SL 영역(1840)이 성장될 수 있고 i:SL 영역만이 예를 들어, x_{ave}=0.66으로부터 x_{ave}=0.55까지 p-형 분극을 가볍게 유도하도록 처프될 수 있다. 반대 방향으로 (즉, 높은 Ga 함량으로부터 낮은 Ga 함량까지) 처프는 p-형 대신에 n-형 분극 도핑을 유도할 수 있다. 이것은 n:SL 영역(1880)의 상부에 사용되어 전자 저장소로 작용하는 매우 무겁게 도핑된 층을 제공할 수 있다. n-형 분극 처프는 또한 측방향 전류 확산 층을 위해 n:SL 영역(1880)에 매립된 층을 무겁게 도핑하거나, 또는 옴 접촉 형성을 위해 많이 도핑된 영역을 제공하는데 유리할 수 있다.
- [0188] p-GaN은 선택적인 것으로 고려되고, 접촉은 p:SL 영역(1840)과 직접 일어날 수 있다. 이것은 p:SL 영역(1840)이 동작 파장에 투명한 것으로 선택되고 p-접촉이 반사성인 경우 광 추출 효율을 상당히 증가시킬 수 있다. 처프된 p:SL에 대해, 평균 합금 조성의 변화는 여전히 충분히 투명한 조성, 예를 들어, x_{ave}=0.4에서 간단히 종료되고, 직접 접촉될 수 있다. 그러나, 이것은 처프가 수행될 수 있는 조성 범위를 감소시켜서 포텐셜 분극 도핑을 감소 시킬 수 있다.
- [0189] 본 발명은 유리하게는, 특히 DUV LED에 넓은 응용을 가지는 반도체 구조물을 제공한다. 예를 들어, 본 발명은 유리하게는 DUV LED의 상업적인 개발을 제한하는 많은 제약을 극복하거나 적어도 감소시킨다.
- [0190] 본 발명은 기본적으로 본 발명의 바람직한 실시예인 LED와 다이오드에 대해 설명되었으나, 상황이 허용되는 경 우, 다른 반도체 구조와 디바이스도 구성될 수 있는 것으로 이해된다.
- [0191] 본 명세서에서, "초격자"라는 용어는 단위 셀에서 층들의 두께가 인접한 단위 셀들의 대응하는 층들 사이에 상 당한 파동함수가 침투할 만큼 충분히 작아서 전자 및/또는 홀이 용이하게 양자 터널링할 수 있는 2개 이상의 층

을 포함하는 복수의 반복 단위 셀을 포함하는 층상화된 구조를 말한다.

- [0192] 본 명세서에서, 제1 및 제2, 좌측 및 우측, 상부 및 하부 등과 같은 형용사는 임의의 실제 이러한 관계 또는 순 서를 요구하거나 의미하는 것이 아니라 하나의 요소 또는 액션을 다른 요소 또는 액션과 구별하기 위한 목적으 로만 사용될 수 있다. 상황이 허용되는 경우, 정수 또는 성분 또는 단계(또는 등)의 언급은 단 하나의 정수, 성 분, 또는 단계로만 제한되는 것으로 해석되어서는 안되고, 하나 이상의 정수, 성분, 또는 단계 등일 수 있다.
- [0193] 본 발명의 여러 실시예의 상기 설명은 이 기술 분야에 통상의 지식을 가진 자에 설명하기 위하여 제공된 것이다. 상기 설명은 본 발명을 단일 개시된 실시예로 제한하려고 의도된 것이 아니다. 전술한 바와 같이, 본 발명에 대한 다수의 대안과 변형은 상기 개시 사항의 이 기술 분야에 통상의 지식을 가진 자에게는 명백할 것이 다. 따라서, 일부 대안적인 실시예가 구체적으로 설명되었으나, 다른 실시예도 이 기술 분야에 통상의 지식을 가진 자에 의해 명백하거나 상대적으로 용이하게 개발될 수 있을 것이다. 본 발명은 본 명세서에 설명된 본 발 명의 모든 대안, 변경, 및 변형, 및 전술한 발명의 사상과 범위 내에 있는 다른 실시예를 포함하는 것으로 의도 된다.
- [0194] 본 명세서에서, '포함하고', '포함하는', '구비하고', '구비하는'이라는 용어 또는 이와 유사한 용어는 요소의 나열을 포함하는 방법, 시스템 또는 장치가 이 요소만을 포함하는 것이 아니라, 나열되지 않은 다른 요소를 더 포함할 수 있다는 것을 의미하는 것으로 의도된다.
- [0195] 본 명세서에서 임의의 종래 기술의 언급은 이 종래 기술이 일반적인 지식의 일부를 형성하는 것을 나타내는 것 이거나 이를 암시하는 것으로 해석되어서는 안 된다.

도면

도면1















도면3c







도면3e







도면3g









도면3i



도면3j







도면31



*도면3*m







도면4b



도면4c















도면4g











도면5b







도면5d



도면6



도면7



도면8











도면10b



도면11a



도면11b















도면12d







도면12f



도면12g



*도면12*h



<u>도면12i</u>















도면13d



도면13e



도면14



도면15



도면16



도면17



도면18a

1800

| <u>1820</u> | |
|-------------|--|
| <u>1840</u> | |
| 1860 | |
| 1880 | |
| | |

도면18b



도면18c



도면18d



도면18e



도면18f







*도면18*h

