



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I606400 B

(45) 公告日：中華民國 106 (2017) 年 11 月 21 日

(21) 申請案號：105120961

(22) 申請日：中華民國 92 (2003) 年 12 月 17 日

(51) Int. Cl. : G06K19/07 (2006.01)

H01L21/02 (2006.01)

H01L21/60 (2006.01)

H01L27/02 (2006.01)

(30) 優先權：2002/12/27 日本

2002-378803

(71) 申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY
LABORATORY CO., LTD. (JP)

日本

(72) 發明人：高山徹 TAKAYAMA, TORU (JP)；丸山純矢 MARUYAMA, JUNYA (JP)；後藤裕
吾 GOTO, YUUGO (JP)；大野由美子 OHNO, YUMIKO (JP)；秋葉麻衣 AKIBA,
MAI (JP)

(74) 代理人：林志剛

(56) 參考文獻：

US 2003/0062519A1

US 2004/0099926A1

審查人員：陳延慶

申請專利範圍項數：10 項 圖式數：14 共 61 頁

(54) 名稱

半導體裝置以及包含半導體裝置之 IC 卡

SEMICONDUCTOR DEVICE AND IC CARD COMPRISING THE SAME


(57) 摘要

本發明的目的是提供一種高函數晶片卡，該晶片卡可以防止更換臉部相片等偽造行為，從而可以確保該卡的安全，並且該卡可以顯示臉部相片以外的影像。具有顯示裝置和多個薄膜積體電路的晶片卡，該卡用多個薄膜積體電路控制顯示裝置的驅動，用於顯示裝置以及多個薄膜積體電路的半導體元件由多晶半導體膜形成，多個薄膜積體電路被層疊，顯示裝置和多個薄膜顯示裝置被搭載到同一個印刷線路板上，晶片卡的厚度在 0.05mm-1mm 的範圍內。

It is an object of the present invention to provide a highly sophisticated functional IC card that can ensure security by preventing forgery such as changing a picture of a face, and display other images as well as the picture of a face. An IC card comprising a display device and a plurality of thin film integrated circuits; wherein driving of the display device is controlled by the plurality of thin film integrated circuits; a semiconductor element used for the plurality of thin film integrated circuits and the display device is formed by using a polycrystalline semiconductor film; the plurality of thin film integrated circuits are laminated; the display device and the plurality of thin film integrated circuits are equipped for the same printed wiring board; and the IC card has a thickness of from 0.05 mm to 1 mm.

指定代表圖：

圖 4B




符號簡單說明：

500 . . . 500：基底

501 . . . 金屬膜

523 . . . 第二基底

525 . . . 第三基底



發明摘要

※申請案號： 105120961

G06K 19/07 (2006.01)

※申請日：092 年 12 月 17 日

※IPC 分類：

H01L 21/02 (2006.01)

H01L 21/02 (2006.01)

H01L 21/02 (2006.01)

【發明名稱】(中文/英文)

半導體裝置以及包含半導體裝置之 IC 卡

Semiconductor device and IC card comprising the same

【中文】

本發明的目的是提供一種高函數晶片卡，該晶片卡可以防止更換臉部相片等偽造行爲，從而可以確保該卡的安全，並且該卡可以顯示臉部相片以外的影像。具有顯示裝置和多個薄膜積體電路的晶片卡，該卡用多個薄膜積體電路控制顯示裝置的驅動，用於顯示裝置以及多個薄膜積體電路的半導體元件由多晶半導體膜形成，多個薄膜積體電路被層疊，顯示裝置和多個薄膜顯示裝置被搭載到同一個印刷線路板上，晶片卡的厚度在 0.05mm-1mm 的範圍內。

【英文】

It is an object of the present invention to provide a highly sophisticated functional IC card that can ensure security by preventing forgery such as changing a picture of a face, and display other images as well as the picture of a face. An IC card comprising a display device and a plurality of thin film integrated circuits; wherein driving of the display device is controlled by the plurality of thin film integrated circuits; a semiconductor element used for the plurality of thin film integrated circuits and the display device is formed by using a polycrystalline semiconductor film; the plurality of thin film integrated circuits are laminated; the display device and the plurality of thin film integrated circuits are equipped for the same printed wiring board; and the IC card has a thickness of from 0.05 mm to 1 mm.

【代表圖】

【本案指定代表圖】：第(4B)圖。

【本代表圖之符號簡單說明】：

500：500：基底

501：金屬膜

523：第二基底

525：第三基底

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無

發明專利說明書

(本說明書格式、順序，請勿任意更動)

【發明名稱】(中文/英文)

半導體裝置以及包含半導體裝置之 IC 卡

Semiconductor device and IC card comprising the same

【技術領域】

本發明相關於在其內部埋入記憶體，微處理器（CPU）等積體電路的智慧（smart card）卡（又稱 IC 卡，Integrated Circuit card），並且相關於將該晶片卡使用於自動存取款卡（ATM（Automated Teller Machine）card）時，記錄交易內容的記帳系統。

【先前技術】

使用磁性進行記錄的磁卡可以記錄的資料僅有幾十位元組（byte），相對於此，內部埋有半導體記憶體的晶片卡一般可以記錄 5KB，或更多，後者可以確保的容納量之大是前者不可同日而語的。而且，晶片卡不像磁卡那樣要在卡上加鐵砂這樣的物理方法來讀出資料，另外，晶片卡還有儲存的資料不容易被篡改的優勢。

近幾年，除了記憶體，CPU 也被搭載到晶片卡上，這樣晶片卡被進一步高函數化，其用途非常廣泛，包括用於自動存取款卡，信用卡，預付卡，會診卡，學生證或職員證等身份證明，月票，會員證等。作為高函數化的一個例

子，下面的專利文件 1 中提出了一種晶片卡，該卡搭載有可以顯示簡單文字和數位等的顯示裝置，以及用於數位輸入的鍵盤。

專利文件 1

日本專利公開 HEI No.2-7105

如專利文件 1 所述，藉由給晶片卡附加新函數，可以使晶片卡有新的使用途徑。目前使用晶片卡的電子商務，電信辦公，電信醫療，電信教學，行政服務的電信化，高速公路的自動收費，影像傳送服務等的實用化得到進一步發展，可以認為將來晶片卡將在更為廣泛的領域中被應用。

像這樣，隨著應用晶片卡的擴大，違法濫用晶片卡成爲一個不可回避的大問題，因此，在使用晶片卡時，如何提高持卡人身份確認的準確性，將是今後的一個課題。

作爲防止濫用晶片卡的一個對策，有人提出在晶片卡上附貼臉部相片。藉由附貼臉部相片，只要不是自動取款機 ATM 等無人端點設備，使用晶片卡時，第三者可以用目視來確認本人。而且，即使不在近距離設置可以拍攝使用者臉部的監控相機，也可以有效地防止濫用晶片卡。

然而，通常臉部照片是用印刷轉錄在晶片卡上的，這樣就有一個可以比較容易更換照片的偽造的陷阱。

另外，晶片卡的厚度極薄，通常是 0.7mm。所以，在搭載積體電路的區域被限制時，要想實現高函數化，就有必須在有限的容積中儘量多搭載電路規模和記憶體容量大

的積體電路。

【發明內容】

所以，本發明的目的是提供一種高函數晶片卡，該晶片卡可以防止更換臉部相片等偽造，可以確保安全，並且該晶片卡可以顯示臉部相片以外的影像。

本發明將薄到能夠容納在晶片卡內的顯示裝置搭載到晶片卡上。確切地說，本發明使用以下方法製作積體電路和顯示裝置。

首先，在第一基底上形成金屬膜，藉由將該金屬膜的表面氧化從而形成極薄的厚幾 nm 的金屬氧化膜。然後，在該金屬氧化膜上依次形成絕緣膜，半導體膜。然後用該半導體膜製作用於積體電路或顯示裝置的半導體元件。另外，本說明書中，為了區別習知的使用矽片形成的積體電路，將下文中用於本發明的上述積體電路稱為薄膜積體電路。形成半導體元件後，黏貼第二基底從而使第二基底覆蓋該元件，這樣就使半導體元件處於夾在第一基底和第二基底中間的狀態。

然後，在第一基底的相反於形成有半導體元件的那一側黏合第三基底用來加固第一基底的強度。在第一基底比第二基底的強度大的情況下，當剝離第一基底時，就不容易損傷半導體元件，並且能夠順利進行撕剝。注意，如果在後來的從半導體元件上剝離第一基底時，該第一基底有足夠的強度的情況下，就不用在第一基底上黏接第三基

底。

隨後，執行加熱處理晶化金屬氧化膜，加強脆性使基底容易從半導體元件上被剝離下來。第一基底和第三基底一起從半導體元件上被剝離下來。另外，為晶化金屬氧化膜的加熱處理可以在黏貼第三基底之前實施，也可以在黏貼第二基底之前實施。或者，在形成半導體元件的製程中實施的加熱處理可以兼用於該金屬氧化膜的晶化製程。

由於該剝離的製程，產生了金屬膜和金屬氧化膜之間分離的部分；絕緣膜和金屬氧化膜之間分離的部分；以及金屬氧化膜自身雙方分離的部分。不管怎樣，半導體元件黏附在第二基底上，但要從第一基底上被剝離下來。

剝離第一基底後，將半導體元件安裝到印刷線路板（Printed Wiring Board）或內插板（interposer）並剝離第二基底。注意，第二基底不一定必須被剝離，如果第二基底的厚度不足以成為問題時，可以在元件被黏貼在第二基底的狀態下完成製作。

另外，顯示裝置的顯示元件在將半導體元件安裝到印刷線路板或內插板後製作。具體地說，在液晶顯示裝置的情形中，比如在製作完電連接於半導體元件之一的 TFT 的液晶構件的像素電極，以及覆蓋該像素電極的調準膜（alignment film）後然後再將半導體元件，像素電極和調準膜安裝到印刷線路板或內插板，之後，黏接另外製作好的對面基底（counter substrate）到像素電極和調準膜，再注入液晶，就完成了製作程式。

另外，剝離第一基底後，也可以不將半導體元件黏貼到印刷線路板或內插板，而是將其黏貼到作為顯示裝置基架的其他基底上，然後在形成顯示元件完成顯示裝置的製作後，連同作為顯示裝置的基架一併安裝到印刷線路板或內插板上也無妨。這種情況下，第二基底的剝離要在安裝前進行。順便提一下，作為基架的基底的厚度要在不妨礙晶片卡本身薄膜化的範圍內，確切地說，其厚度最好在大約幾百 μm 或更少。

另外，可以用倒裝晶片法 (flip chip)，卷帶自動結合的 TAB (Tape Automated Bonding) 法，或線路接合法 (wire bonding) 來實現用半導體元件形成的顯示裝置或薄膜積體電路和印刷線路板或內插板的電連接 (接合)。當用倒裝晶片法時，安裝和接合的製程同時被進行。當用線路接合法時，接合的製程在安裝後，並且第二基底被剝離的狀態下被實施。

注意，在一個基底上形成多個薄膜積體電路或顯示裝置的情形中，在中途實施切割 (dicing)，使薄膜積體電路或顯示裝置相互分開。實施切割製程的時間，在薄膜積體電路的情形中，因封裝的有無而不同，在顯示裝置的情形中，因作為基架的基底的有無而不同。然而不論是哪一種情形，切割製程都在將薄膜積體電路和顯示裝置搭載或安裝到印刷線路板之前執行。

另外，在封裝薄膜積體電路的情形中，可以採用在一個內插板上裝載多個薄膜積體電路的多晶片封裝 MCP

(Multi Chip Package)。這種情況下，可以用薄膜積體電路間的電線路接合法，也可以用倒裝晶片法。

另外，內插板和印刷線路板的電連接可以是藉由引線架 (lead frame) 來實現的形式，也可以是藉由凸塊 (bump) 來實現的形式，還可以是其他眾所周知的形式。

跟用矽片製作的膜的厚度為 $50\mu\text{m}$ 的積體電路相比，本發明使用膜厚 500nm 或更薄的半導體膜可以形成總厚度被飛躍性地減少為 $1\mu\text{m}-5\mu\text{m}$ ，典型的為 $2\mu\text{m}$ 左右極薄的薄膜積體電路。另外，可以使顯示裝置的厚度為 0.5mm 左右，較佳為 0.02mm 左右。所以，可以將這樣的顯示裝置搭載到厚度為 $0.05\text{mm}-1\text{mm}$ 的晶片卡上。另外，可以在晶片卡有限的容積中更多地搭載電路規模和記憶體容量大的薄膜積體電路，因此，在不妨礙晶片卡的小體積化，輕巧化的情況下，可以實現晶片卡的多函數。

本發明可以使用比矽片廉價並且面積大的玻璃基底，因此可以高產量地大量生產低成本的薄膜積體電路，並且可以飛躍性地減少薄膜積體電路的生產成本。此外，基底可以被反復使用，這樣，可以減少成本。

另外，本發明沒有必要像用矽片製作積體電路那樣實施造成裂縫以及研磨痕迹原因的背面研磨，並且，薄膜積體電路厚度的不均勻是由於在形成構成薄膜積體電路的各個膜時的膜厚度不均勻而導致，這個不均勻多也不過幾百 nm 左右，跟背面研磨處理導致的幾-幾十 μm 的不均勻相比，本發明可以飛躍性抑制該不均勻性。

另外，因為可以依據印刷線路板的形狀來黏接薄膜積體電路和顯示裝置，這樣就提高了晶片卡形狀的自由程度。所以比如，可以在有曲面形狀的圓柱狀的瓶子等形成並黏接晶片卡。

另外，薄膜積體電路不限於以裸晶片直接被搭載在印刷線路板上的形式，也可以採用在內插板上安裝並封裝後，然後搭載的形式。如以裸晶片的形式來搭載，可以實現小體積化，輕巧化。另一方面，如果封裝後再來搭載，當封裝廠家提供的薄膜積體電路在電子產品廠家被搭載時，不需要無塵室（clean room）以及特殊焊接機（bonder）等設備和技術，這樣可以使搭載變得容易。而且，封裝後再來搭載可以從外部環境保護薄膜積體電路，並使印刷線路板的引腳標準化，還能夠將亞微標度的薄膜積體電路的線路擴大到和印刷線路板相同程度的毫米標度。

此外，本發明的封裝不僅可以採用晶片級封裝的 CSP（Chip Size Package），多晶片封裝的 MCP（Multi Chip Package），而且可以採用雙列直插式封裝的 DIP（Dual In-line Package），方型扁平式封裝的 QFP（Quad Flat Package），小尺寸封裝的 SOP（Small Outline Package）等所有眾所周知形式的封裝。

另外，顯示裝置可以被應用於比如液晶顯示裝置；有機發光元件為典型的在其各個像素中提供有發光元件的發光裝置；以及數位微鏡器的 DMD（Digital Micromirror Device）等。另外，在薄膜積體電路中可以提供微處理器

(CPU)，記憶體，電源電路，或其他的數位電路，或類比電路。此外，還可以在薄膜積體電路中提供顯示裝置的驅動電路，以及生成饋送給該驅動電路信號的控制器。

另外，本發明不局限於卡，凡是具有如上所述的薄膜積體電路以及顯示裝置雙方，並且可以和寄主 (host) 之間進行收發資料的便攜型記錄媒體都包含在本發明的範圍內。

【圖式簡單說明】

圖 1A-1C 是本發明的晶片卡的外觀圖以及表示其內部結構的視圖；

圖 2A-2C 是表示連接端子以及薄膜積體電路的擴大圖，以及顯示裝置和印刷線路板連接部分的擴大圖；

圖 3A-3E 是表示製作半導體元件方法的視圖；

圖 4A-4C 是表示製作半導體元件方法的視圖；

圖 5A-5C 是表示製作半導體元件方法的視圖；

圖 6 是液晶顯示裝置的橫截面圖；

圖 7 是薄膜積體電路和顯示裝置的方塊圖；

圖 8A-8C 是表示本發明的晶片卡的內部結構的視圖；

圖 9 是薄膜積體電路和顯示裝置的方塊圖；

圖 10A 和 10B 是表示用於輸入輸出介面的結構的方塊圖；

圖 11A-11D 是表示薄膜積體電路結構的橫截面圖；

圖 12 是表示本發明的晶片卡的應用方法的視圖；

圖 13A-13F 是表示製作本發明的顯示裝置的製作方法的視圖；

圖 14A 和 14B 是液晶顯示裝置的橫截面圖。

【實施方式】

實施例模式 1

圖 1A 是本發明的晶片卡的俯視圖。表示在圖 1A 中的晶片卡是接觸類型，即提供在晶片卡中的連接端子和端點設備的讀出/寫入器（reader/writer）藉由電連接來執行資料收發。但是，晶片卡也可以是非接觸類型，即用非接觸來執行資料收發。

圖中數位 101 表示卡的主體，102 表示搭載在卡主體 101 上的顯示裝置的像素部分，103 相當於同樣搭載在卡主體 101 上的薄膜積體電路的連接端子。

圖 1B 表示在圖 1A 中示出的封閉在卡主體內部的印刷線路板 104 的結構。圖 1C 表示在圖 1B 中示出的印刷線路板 104 的背面結構。在印刷線路板 104 的其中一面安裝顯示裝置 105，在其另一面安裝薄膜積體電路 106。

另外，在圖 1A-1C 中表示的晶片卡中，雖然將顯示裝置 105 和薄膜積體電路 106 分別安裝在印刷線路板 104 的不同的面上，但是也可以將兩者都安裝在相同的一面上。如圖 1A-1C 所示，當顯示裝置 105 和薄膜積體電路 106 被安裝在印刷線路板 104 的不同面時，和顯示裝置 105 電連接的引線（lead）108，以及和薄膜積體電路 106 電連接

的引線 109，藉由接觸孔（contact hole）107 電連接在一起。

連接端子 103 直接連接在提供在端點設備的讀出/寫入器，是收發端點設備和晶片卡之間的信號的端子（terminal）。圖 2A 表示在圖 1B 中示出的連接端子 103 的擴大圖。另外，圖 2B 表示在圖 1C 示出的薄膜積體電路 106 的擴大圖。

圖 2A 表示在印刷線路板 104 的一個面上提供八個連接端子 103 的一個例子。當然，連接端子的個數不局限於此。另外，如圖 2B 所示，在印刷線路板 104 的另一個面上提供多個焊墊（pad）111。

焊墊 111 藉由電線（wire）112 和薄膜積體電路 106 電連接。焊墊 111 中不但存在著藉由提供在印刷線路板 104 上的接觸孔 110 和連接端子 103 電連接的焊墊，而且存在著和引線 109 電連接的焊墊。另外，有時，也可以提供不設置電線 112，和薄膜積體電路 106 沒有電連接，而和連接端子 103 以及引線 109 有電連接的焊墊 111。

另外，圖 2C 是顯示裝置 105 和引線 108 的連接部分的橫截面圖。如圖 2C 所示，提供在顯示裝置 105 上的端子 114 和引線 108 藉由電線 113 電連接在一起。引線 108 和引線 109 藉由接觸孔 107 電連接在一起。

另外，本實施例模式中，用線路結合的方法電連接焊墊 111 和薄膜積體電路 106，然而本發明並不局限於該方法。除了線路結合法，還可以採用使用焊錫球的晶片倒裝

法 (flip chip) 來執行連接，也可以使用其他的方法。另外，顯示裝置 105 和引線 108 之間的電連接，不局限於線路結合法，還可以使用其他的連接方法。

另外，連接端子 103 和薄膜積體電路 106 之間的電連接並不限於本實施例模式中示出的方法。例如，可以不設置焊墊，直接用電線藉由接觸孔使連接端子和薄膜積體電路電連接在一起。

其次，說明薄膜積體電路的製作方法後，說明顯示裝置的製作方法。本實施例模式中雖然以兩個 TFT 作為半導體元件進行舉例，但在本發明中包含於薄膜積體電路和顯示裝置中的半導體元件並不局限於此，其可以使用所有的電路元件。例如，除了 TFT 以外，典型的還包括記憶元件，二極體，光電轉換元件，電阻元件，線圈 (coil)，電容元件，電感器等。

首先，如圖 3A 所示，在第一基底 500 上用濺射法形成金屬膜 501。在此，用鎢作為金屬膜 501 的材料，其膜的厚度設定為 10nm-200nm，較佳 50nm-75nm。注意在本實施例模式中，在第一基底 500 上直接形成金屬膜 501，但是也可以用氧化矽，氮化矽，氮氧化矽等的絕緣膜覆蓋第一基底 500 後，然後在其上形成金屬膜 501。

形成金屬膜 501 後，在不暴露於大氣的情況下，在金屬膜 501 上層疊氧化膜 502。在此，形成厚 150nm-300nm 的氧化矽膜作為氧化膜 502。注意如果使用濺射法形成該膜，在第一基底 500 的邊緣也會形成膜。這樣在實施後面

的剝離製程時，氧化膜 502 會殘留在第一基底 500 上，爲了防止該殘留物殘留下來，最好用氧灰化（ O_2 ashing）等方法將形成在基底邊緣的金屬膜 501 以及氧化膜 502 選擇性地清除掉。

另外，在形成氧化膜 502 時，在靶和基底之間用閘門遮罩，產生電漿從而實施作爲濺射的前階段的預濺射（pre-sputtering）。預濺射在以下條件下實施，即設定流量 Ar 爲 10sccm， O_2 爲 30sccm，第一基底 500 的溫度爲 $270^\circ C$ ，成膜功率爲 3kW，並且在該條件被維持的狀態下實施預濺射。藉由該預濺射，在金屬膜 501 和氧化膜 502 之間形成了厚幾 nm 左右（在此爲 3nm）的極薄的金屬氧化膜 503。金屬氧化膜 503 是藉由使金屬膜 501 表面氧化而形成的。所以，本實施例模式中的金屬氧化膜 503 是由氧化鎢而形成。

另外，雖然本實施例模式藉由預濺射形成了金屬氧化膜 503，但本發明並不局限於此，例如也可以添加氧，或給氧添加 Ar 等惰性氣體，藉由電漿意向性地將金屬膜 501 的表面氧化後形成金屬氧化膜 503。

形成氧化膜 502 後，用電漿化學氣相沈積的 PCVD（Plasma Chemical Vapor Deposition）法形成底膜 504。在此，形成厚 100nm 的氧氮化矽膜作爲底膜 504。然後，在形成底膜 504 後，在不暴露於大氣的情況下，形成厚 25-100nm（較佳 30-60nm）的半導體膜 505。順便提一下，半導體膜 505 可以是非晶半導體，也可以是多晶半導

體。另外，半導體不僅可以採用矽作為其材料，還可以採用鍺矽。當採用鍺矽時，鍺的密度最好在 0.01-4.5 atomic%左右。

隨後，如圖 3B 所示，用眾所周知的技術來晶化半導體膜 505。這個眾所周知的晶化方法包括使用電熱爐的熱晶化法，使用雷射光束的鐳射晶化法，以及使用紅外線的燈退火（lamp anneal）晶化法。或者，可以根據日本專利公開 Hei 7-130652 號中公開的技術，使用使用催化劑的晶化方法。

另外，也可以用濺射法，電漿 CVD（電漿化學氣相沈積）法，熱 CVD 法預先形成多晶半導體膜的半導體膜 505。

本實施例模式使用鐳射晶化方法來晶化半導體膜 505。藉由使用能夠連續振盪的固態鐳射，照射基波的二次諧波至四次諧波的雷射光束，可以得到大晶粒尺寸的晶體。比如，最好採用典型的 Nd:YVO₄ 鐳射（1064nm 的基波）的二次諧波（532nm）或三次諧波（355nm）。具體地，使用非線性光學元件將由連續振盪型 YVO₄ 雷射器發射的雷射光束轉變為諧波，從而獲得輸出能源為 10W 的雷射光束。此外，也可以使用使用非線性光學元件發射諧波的方法。然後，更較佳，藉由光學系統形成雷射光束以使其照射面具有矩形或橢圓形，由此，照射半導體膜 505。此時，需要約 0.01 到 100 MW/cm²（較佳 0.1 到 10 MW/cm²）的能量密度。相對雷射光束以約 10 到 2000

cm/s 的速率按箭頭方向行動半導體膜，以達到照射半導體膜的目的。

另外，鐳射晶化可以照射連續振盪的基波的雷射光束和連續振盪的諧波的雷射光束，也可以照射連續振盪的基波的雷射光束和脈衝振盪的諧波的雷射光束。

另外，也可以在稀有氣體或氮等惰性氣體的氣體環境中照射雷射光束。藉由該程式，可以減少由於照射雷射光束而引起的半導體表面的粗糙，而且可以抑制由因介面能級密度（interface level density）的不均勻而導致的門欄值的不均勻。

藉由以上的對半導體膜 505 輻照雷射光束的程式，形成了結晶性被提高的半導體膜 506。隨後，如圖 3C 所示，對半導體膜 506 實施形成圖案，從而形成島形狀的半導體膜 507，508，用該島形狀的半導體膜 507，508 形成以 TFT 為典型的各種半導體元件。另外，在本實施例模式中，底膜 504 和島形狀的半導體膜 507，508 連接在一起，但是可以根據半導體元件的情況，在底膜 504 和島形狀的半導體膜 507，508 之間形成電極以及絕緣膜等。例如，在半導體元件之一的底閘型 TFT 的情形中，在底膜 504 和島形狀的半導體膜 507，508 之間形成閘極以及閘絕緣膜。

在本實施例模式中，用島形狀的半導體膜 507，508 形成頂閘型的 TFT509，510（圖 3D）。具體地說，形成閘絕緣膜 511 使其覆蓋島形狀的半導體膜 507，508。然

後，在閘絕緣膜 511 上形成導電膜，藉由形成圖案的程式形成閘極 512，513。接著形成閘極 512，513，或抗蝕劑膜並形成圖案用作遮罩，給島形狀的半導體膜 507，508 摻雜賦予 n 型導電性的雜質從而形成源極區，汲極區，以及 LDD（輕摻雜漏，Light Doped Drain）區。順便提一下，雖然在此 TFT509，510 被製作為 n 型，如製作為 p 型 TFT，可以摻雜賦予 p 型導電性的雜質。

藉由上述工序，可以形成 TFT509，510。注意，製作 TFT 的方法不限於上述工序。

然後，形成第一層間絕緣膜 514 使其覆蓋 TFT509，510。隨後，在閘絕緣膜 511 以及第一層間絕緣膜 514 中形成接觸孔後，形成藉由接觸孔和 TFT509，510 連接的線路 515-518，並且這些線路和第一層間絕緣膜 514 連接。然後在第一層間絕緣膜 514 上形成第二層間絕緣膜 519，並使其覆蓋線路 515-518。

隨後，在第二層間絕緣膜 519 中形成接觸孔，並在第二層間絕緣膜 519 上形成端子（terminal）520，該端子藉由接觸孔和線路 518 連接。雖然在本實施例模式，端子 520 藉由線路 518 和 TFT510 電連接在一起，然而半導體元件和端子 520 的連接形式不局限於此。

接下來，在第二層間絕緣膜 519 和端子 520 上形成保護層 521。保護層 521 在後面程式的黏接以及剝離第二基底時，可以保護在第二層間絕緣膜 519 和端子 520 的表面，並且，該保護層採用在剝離第二基底後能夠被清除的

材料。比如，在整個表面塗敷可溶於水或醇的環氧基，丙乙烯基，矽基的樹脂，然後烘烤後就可以形成保護層 521。

在本實施例模式中，用旋塗塗敷由水溶性樹脂（東亞合成制：VL-WSHL10）製成的膜並使該膜的厚度為 30 μm ，隨後進行 2 分鐘的曝光以實現初步硬化，然後用 UV 光從背面輻照 2.5 分鐘，表面 10 分鐘，共計 12.5 分鐘以執行正式硬化，這樣就形成了保護層 521（圖 3E）。

另外，層疊多個有機樹脂膜的情形中，在塗敷或焙燒時，有這些有機樹脂使用的溶劑中一部分溶解，或者黏合性變得過高的擔憂。因此，在第二層間絕緣膜 519 和保護層 521 都用可溶於相同介質的有機樹脂時，為使在後面的製程中順利地清除掉保護層 521，最好形成無機絕緣膜（ SiN_x 膜， SiN_xO_y 膜， AlN_x 膜，或 AlN_xO_y 膜）以備用，該無機絕緣膜被夾在第二層間絕緣膜 519 和端子 520 之間並且覆蓋第二層間絕緣膜 519。

隨後，晶化金屬氧化膜 503，從而使後面的剝離程式容易被執行。藉由該晶化處理，可以使金屬氧化膜 503 在晶界變得易碎，加強了其脆性。本實施例模式具體執行 420°C - 550°C，0.5-5 小時左右的加熱處理來執行晶化製程。

然後，形成引發剝離機制的部分，這個程式可以使一部分金屬氧化膜 503 和氧化膜 502 之間的黏接性降低，或可以使一部分金屬氧化膜 503 和金屬膜 501 之間的黏接性降

低。具體地說，沿著要剝離區域的周邊部分從外部施加局部壓力，以損壞金屬氧化膜 503 的層內的一部分或介面附近的一部分。在本實施例模式中，在金屬氧化膜 503 的邊緣附近垂直壓下金剛石筆等硬針，並且在施加負荷的狀態下，沿著金屬氧化膜 503 行動。最好使用劃線器裝置並且將下壓量設在 0.1mm 到 2mm，邊行動邊施加壓力。以這種方式在剝離之前形成引發剝離機制的黏接性被降低的部分，可以減少後面剝離製程的次品率，從而提高了成品率。

接下來，使用雙面膠帶 522 黏貼第二基底 523 到保護層 521。並且，使用雙面膠帶 524 黏貼第三基底 525 到第一基底 500（圖 4A）。另外，可以使用黏合劑來代替雙面膠帶。例如，藉由使用紫外線來執行剝離的黏合劑，在剝離第二基底時，可以減輕落在半導體元件的負擔。第三基底 525 保護第一基底 500 在後面的製程中不受損傷。第二基底 523 和第三基底 525 最好採用強度比第一基底 500 更高的基底，比如，石英基底，半導體基底。

然後，用物理手段撕剝金屬膜 501 和氧化膜 502。開始撕剝的位置即在上面的步驟中，一部分金屬氧化膜 503，金屬膜 501 或氧化膜 502 之間的黏接性被降低了的區域。

藉由上述剝離製程，產生了金屬膜 501 和金屬氧化膜 503 之間分離的部分，氧化膜 502 和金屬氧化膜 503 之間分離的部分，以及金屬氧化膜 503 自身雙方分離的部分。並

且，在第二基底 523 一側黏附有半導體元件（在此為 TFT509，510），在第三基底 525 一側黏附有第一基底 500 以及金屬膜 501 的狀態下，執行分離。使用較小的力就可執行剝離（例如，使用人的手，使用噴嘴吹出氣體的吹壓，使用超聲，等等）。圖 4B 表示剝離後的狀態。

接著，用黏合劑 526 黏接印刷線路板 527 和附著有部分金屬氧化膜 503 的氧化膜 502（圖 4C）。本實施例模式中表示出薄膜積體電路以裸晶片的形式被搭載在印刷線路板上的例子，但當在作完封裝然後再安裝時，採用在內插板上安裝薄膜積體電路的形式。

在黏接時，黏合劑 526 的材料選擇是重要的，被選材料需要使藉由黏合劑 526 黏接在一起的氧化膜 502 和印刷線路板 527 之間的黏接力高於用雙面膠帶 522 黏接在一起的第二基底 523 和保護層 521 之間的黏接力。

另外，金屬氧化膜 503 如殘留在氧化膜 502 的表面，氧化膜 502 和印刷線路板 527 之間的黏接力有可能因此而變小，所以，用蝕刻等方法完全清除該殘留物，然後黏接印刷線路板，從而提高黏接力。

可以採用陶瓷基底，玻璃環氧基底，聚醯亞胺基底等眾所周知的材料作為印刷線路板 527。另外，為了擴散薄膜積體電路和顯示裝置內部產生的熱，該印刷線路板最好具有 2-30W/mK 左右的高導熱率。

印刷線路板 527 上提供有焊墊 530，焊墊 530 藉由比如在銅上渡焊錫，金或錫而形成。

作為黏合劑 526 的材料，可以採用諸如反應固化黏合

劑，熱固化黏合劑，UV 固化黏合劑等的光固化黏合劑，厭氧黏合劑等各種固化黏合劑。理想的是在黏合劑 526 中添加銀，鎳，鋁，氮化鋁等製成的粉末，或填充物使其具有高導熱性。

然後，如圖 5A 所示，從保護層 521 按第二基底 523，雙面膠帶 522 的順序剝離，或者二者同時一起剝離。

然後，如圖 5B 所示，清除保護層 521。在此，因保護層 521 使用水溶性樹脂，所以用水熔化後清除。當殘留下的保護層 521 會成爲次品的原因時，最好在清除完畢後，對表面實施清洗處理或氧電漿處理，除去殘留的保護層 521 的那一部分。

接下來，如圖 5C 所示，使用線路接合法，用線路 532 連接端子 520 和焊墊 530，然後藉由執行安裝以及電連接，這樣就完成了封裝。

另外，在將薄膜積體電路安裝到內插板然後實施封裝的情形中，可以使用真空密封方式或樹脂密封方式。使用真空密封方式時，一般使用陶瓷，金屬或玻璃等的盒子進行密封。當使用樹脂密封方式時，具體使用成形樹脂（mold resin）。另外，不一定必須要密封薄膜積體電路，但藉由密封，可以增加封裝的機械強度，擴散在薄膜積體電路內部產生的熱，並且阻擋來自鄰接電路的電磁噪音。

在本實施例模式中，金屬膜 501 採用鎢作材料，但本

發明的金屬膜的材料並不限於該材料。只要是能夠在其表面形成金屬氧化膜 503，並且藉由晶化該金屬氧化膜 503 可以將基底剝離的含有金屬的材料，任何材料都可以被使用。例如，可以除了 W，還使用 TiN，WN，Mo 等。另外，使用這些金屬的合金作為金屬膜時，在晶化時的最佳加熱溫度根據其成分比例而不同。所以，調節該合金的成分比例，可以使加熱處理在不妨礙半導體元件的製作程式的溫度範圍內被執行，所以形成半導體元件製程的選擇範圍不容易被限制。

另外，在鐳射晶化時，藉由使各個薄膜積體電路落在垂直於雷射光束的聚束光的掃描方向的幅寬區域中，防止了薄膜積體電路被安排到橫穿在聚束光長軸兩端形成的結晶性欠佳的區域（邊緣）。藉由這樣的佈置，至少可以將幾乎不存在結晶晶界的半導體膜用作薄膜積體電路內的半導體元件。

藉由上述製作方法，可以形成總膜厚在 $1\mu\text{m}$ 至 $5\mu\text{m}$ 的範圍，典型的是 $2\mu\text{m}$ 左右的，其厚度被飛躍性地減少了的極薄薄膜積體電路。另外，薄膜積體電路的厚度不僅包括半導體元件本身的厚度，還包括：提供在金屬氧化膜和半導體元件之間的絕緣膜的厚度；形成半導體元件後覆蓋的層間絕緣膜的厚度；以及端子的厚度。

其次，將用圖 6 說明本發明的顯示裝置的製作方法。

圖 6 是在印刷線路板 6000 上用黏接劑 6001 安裝的顯示裝置 6002 的橫截面圖。圖 6 中，以液晶顯示裝置作為

顯示裝置 6002 舉例。

在圖 6 表示的顯示裝置 6002 中，首先根據圖 3A 示出的製作方法形成半導體膜。然後形成：使用該半導體膜的 TFT 6003；覆蓋該 TFT 6003 的由無機絕緣膜形成的鈍化膜（passivation film）6015 和層間絕緣膜 6005；和該 TFT 6003 電連接的，並且在層間絕緣膜 6005 上形成的像素電極 6004；同樣形成在層間絕緣膜 6005 上的用於顯示裝置 6002 的端子 6006；覆蓋像素電極 6004 的調準膜（alignment film）6007。並且，對調準膜 6007 實施磨搓（rubbing）處理以備用。在形成調準膜 6007 之前，也可以用絕緣膜形成間隔物（spacer）6008。另外，端子 6006 是暴露出來的，不被調準膜 6007 所覆蓋。

另外，根據圖 3E 所示的製作方法，在調準膜 6007 上形成保護膜，根據圖 4A-圖 5B 所示的製程步驟，在剝離第一基底後，將顯示裝置安裝到印刷線路板上，並清除掉第二基底和保護膜。

然後，將另外形成的對面（counter）基底 6009 用密封劑 6010 黏接到調準膜。密封劑中也可以混有填料。對面基底 6009 包括厚度為幾百 μm 左右的基底 6011 及在其上形成的由透明導電膜構成的對面電極 6012 和經磨搓處理過的調準膜 6013。另外，除了這些以外，也可以形成顏色濾光片，以及為防止向錯（disclination）的遮罩膜等。另外，偏振片（polarizing plate）6014 被黏貼在相反於對面基底 6009 的形成有對面電極 6012 的那一面。

另外，基底 6011 可以使用塑膠基底。塑膠基底可以採用由具有極性基的冰片烯（norbornene）樹脂組成的 ARTON，日本 JSR 公司製造。此外，還可以採用聚對苯二甲酸乙二醇酯（PET）、聚醚砜（PES）、聚萘酸乙酯（polyethylene naphthalate）（PEN）、聚碳酸酯（PC）、尼龍、聚醚醚酮（PEEK）、聚砜（PSF）、聚醚醯亞胺（PEI）、聚芳酯（PAR）、聚對苯二甲酸丁二酯（PBT）和聚醯亞胺等的塑膠基底。

然後注入液晶 6025 並密封後就完成了顯示裝置的製作。隨後用線路結合法將用於顯示裝置 6002 的端子 6006 和提供在印刷線路板 6000 上的引線（lead）電連接在一起，這樣就完成了搭載。

另外，本實施例模式中，在顯示裝置的製作過程中，在剝離第一基底後，才將顯示裝置安裝到印刷線路板上，然而本發明並不局限於此。可以另外準備作為顯示裝置底架的基底，在剝離第一基底後，將顯示裝置黏貼到作為底架的基底上。然後，可以將顯示裝置連同作為底架的基底一起黏貼到印刷線路板上。這種情況下，可以在完成顯示裝置的製作後再將該顯示裝置安裝到印刷線路板上。也就是說，在液晶顯示裝置的情形中，可以在注入液晶並密封，完成顯示裝置後，黏貼該顯示裝置到印刷線路板。例如，發光裝置的情形中，因作為顯示元件的發光元件的製作包括場致發光層的形成以及陰極的形成等製程步驟，所以在印刷線路板上進行製作有困難。因此，在發光裝置的情

形中，使用作為底架的基底，在完成顯示裝置的製作後，將該顯示裝置安裝到印刷線路板的方法是有效的。

另外，圖 6 示出的液晶顯示裝置是反射類型，然而如果可以搭載後照光（back light），這個液晶顯示裝置也可以是透射類型。當是反射型液晶顯示裝置時，可以使顯示影像消耗的功率比透射類型液晶顯示裝置更小。當是透射類型液晶顯示裝置時，其與反射型不同的是在暗處容易辨認影像。

另外，本發明使用的顯示裝置必須達到用臉部相片可以辨認出本人的清晰度（resolution）程度。所以，如果該顯示裝置是用來代替證明相片，至少需要有 QVGA（320 X 240）左右的清晰度。

將薄膜積體電路和顯示裝置搭載到印刷線路板完畢後，用密封劑（sealant）來密封印刷線路板。可以使用普遍使用的密封卡的材料，比如，可以使用聚酯，丙烯酸，聚乙烯乙酯，丙烯，氯乙烯，丙烯腈-丁二烯-苯乙烯樹脂，聚對苯二甲酸乙酯等聚合材料。另外，在密封時，要使顯示裝置的像素部分暴露出來，並且，在接觸型晶片卡的情形中，除了像素部分，也要暴露出連接端子。完成了密封，就形成了具有如圖 1A 所示外觀的晶片卡。

其次，下文將說明薄膜積體電路和顯示裝置的結構的一個形式。圖 7 表示本發明的搭載在晶片卡上的薄膜積體電路 201 和顯示裝置 202 的方塊圖。

薄膜積體電路 201 和提供在印刷線路板上的連接

端子 215 之間，藉由提供在薄膜積體電路 201 上的介面（interface）203，進行信號的收發。另外，藉由介面 203，還可以給薄膜積體電路 201 供應來自連接端子 215 的電源電壓。

另外，圖 7 表示的薄膜積體電路 201 上提供有 CPU 204，ROM（Read Only Memory，唯讀記憶體）205，RAM（Random Access Memory，隨機記憶體）206，EEPROM（Electrically Erasable Programmable ROM，電擦寫可編程唯讀記憶體）207，協同處理器（coprocessor）208，控制器 209。

CPU 204 控制晶片卡的全部處理，ROM 205 則儲存 CPU 204 中使用的各種程式。協同處理器 208 是輔助主體 CPU 204 工作的副處理器，RAM 206 除了在端點設備和薄膜積體電路 201 之間進行通信時作為緩衝器發揮作用以外，還可以作為在資料處理時的工作區域。另外，EEPROM 207 將作為信號輸入的資料儲存到預定的位址。

另外，如以可以重寫的狀態儲存臉部相片等影像資料，則將其儲存到 EEPROM 207，如以不可以重寫的狀態儲存臉部相片等影像資料，則將其儲存到 ROM 205。另外，也可以另外準備其他的用於儲存影像資料的記憶體。

控制器 209 配合顯示裝置 202 的規格，對包含影像資料的信號進行資料處理，並給顯示裝置 202 饋送視頻信號。另外，控制器 209 根據來自連接端子 215 的電源電壓以及各種信號，生成 Hsync 信號，Vsync 信號，時脈信號

CLK，交流電壓（AC cont），並饋送到顯示裝置 202。

顯示裝置 202 包括：顯示元件提供在各個像素中的像素部分 210；選擇提供在上述像素部分 210 中的像素的掃描線驅動電路 211；以及給被選中的像素饋送視頻信號的信號線驅動電路 212。

圖 7 表示的薄膜積體電路 201 和顯示裝置 202 的結構只不過是一個例子而已，本發明並不局限於此例。顯示裝置 202 只要具有顯示影像的函數，不管是主動類型也好，被動類型也好都可以。另外，薄膜積體電路 201 只要具有能夠給顯示裝置 202 饋送控制顯示裝置 202 的驅動信號的函數即可。

像這樣，藉由將臉部相片的資料顯示在顯示裝置，跟藉由印刷的顯示方法相比，可以使更換臉部相片變得更困難。而且，藉由將臉部相片的資料儲存到不可以重寫的 ROM 等，可以防止偽造，更加確保了晶片卡的安全性。另外，將晶片卡設計成如果強行分解該卡，ROM 就壞掉的結構，可以更進一步地確保防止偽造。

另外，如果在用於顯示裝置的半導體膜或絕緣膜等上刻下編號的印，例如還未在 ROM 上儲存影像資料的晶片卡即使因被盜而被不正當地傳到第三者的手中，藉由編號可以在一定程度上推算出其流通途徑。這種情況下，如在不將顯示裝置分解到已不可以被修復的程度就不能消掉編號的位置上刻下編號的印，就更有效。

本發明的晶片卡跟在矽片上製作的薄膜積體電路相

比，其厚度極薄，所以可以在晶片卡有限的容積中層疊並搭載更多的薄膜積體電路。因此，本發明不但可以抑制安排在印刷線路板上的薄膜積體電路的面積，而且可以使電路規模和儲存容量更大，因而可以使晶片卡具有更高函數。

另外，塑膠基底因其對半導體元件製作過程中的加熱處理溫度的耐熱性低，所以使用塑膠基底作基底有困難。然而，本發明使用對包括加熱處理的製作過程中的溫度有較高耐性的玻璃基底或矽片等，並在製作製程完成後將製成的半導體元件轉移到塑膠基底上，因此，本發明可以使用比玻璃基底薄的塑膠基底。而且，在玻璃基底上形成的顯示裝置的厚度至多能夠做到 2mm，3mm 左右，然而本發明藉由使用塑膠基底，可以將顯示裝置的厚度飛躍性地減薄為 0.5mm 左右，較佳 0.02mm 左右。所以，薄膜積體電路和顯示裝置可以被搭載到晶片卡，從而使晶片卡具有更高函數。

另外，本發明的晶片卡不局限於接觸型，它也可以是非接觸型。以下使用圖 8A-8C 描述非接觸型本發明的晶片卡的結構。

圖 8A 表示出被密封在非接觸型晶片卡中的印刷線路板 301 的結構。如圖 8A 所示，在印刷線路板 301 上搭載著顯示裝置 302 和薄膜積體電路 303，並且顯示裝置 302 和薄膜積體電路 303 由引線 (lead) 304 電連接在一起。另外，圖 8A 中，印刷線路板 301 的單面上搭載著顯示裝

置 302 和薄膜積體電路 303 雙方，然而本發明並不局限於此。可以在印刷線路板 301 的一個面上搭載顯示裝置 302，而在另一面上搭載薄膜積體電路 303。

圖 8B 表示出圖 8A 中所示的印刷線路板 301 的背面結構。如圖 8B 所示，印刷線路板 301 中搭載有環形天線 305。環形天線 305 可以使用電磁感應以非接觸的形式執行端點設備和薄膜積體電路之間資料的收發信，比接觸型更不容易使晶片卡受到物理性的磨耗和損傷。

圖 8B 表示出環形天線 305 被製作成嵌入印刷線路板 301 的一個例子，然而也可以將另行製作的環形天線搭載到印刷線路板 301。例如，將銅線等卷成環形，夾在厚度為 $100\mu\text{m}$ 左右的 2 張塑膠膜之間，並施加壓力，由此獲得之物可以作為環形天線來使用。

另外，圖 8B 中，一個晶片卡只使用了一個環形天線 305，然而如圖 8C 所示，也可以使用多個環形天線 305。

接下來，將說明非接觸型晶片卡中薄膜積體電路和顯示裝置的構成形式。圖 9 表示出搭載在本發明的晶片卡中的薄膜積體電路 401 和顯示裝置 402 的方塊圖。

圖中數位 400 表示輸入用環形天線，413 表示輸出用環形天線。另外，403a 表示輸入用介面，403b 表示輸出用介面。另外，各種環形天線的數量不受表示在圖 9 中的個數限制。

圖 9 中表示的薄膜積體電路 401 和圖 7 時的情況相同，其上提供了 CPU 404，ROM 405，RAM 406，EEPROM

407，協同處理器（coprocessor）408，控制器409。另外，顯示裝置402中提供有像素部分410，掃描線驅動電路411以及信號線驅動電路412。

藉由輸入用環形天線400，從端點設備輸入的交流電源電壓和各種信號在輸入用介面403a處被轉換為波形整形和直流，並被饋送到各個電路。另外，從薄膜積體電路401輸出的輸出信號在輸出用介面403b處被調變，並藉由輸出用環形天線413被饋送到端點設備。

圖10A表示出輸入用介面403a的更為詳細的結構。圖10A所示的輸入用介面403a包括整流電路420，解調電路421。從輸入用環形天線400輸入進來的交流電源電壓在整流電路420處被整流，然後以直流的電源電壓的形式被饋送到薄膜積體電路401中的各種電路。另外，從輸入用環形天線400輸入進來的各種信號在解調電路421處被解調，然後被饋送到薄膜積體電路401中的各種電路。

圖10B表示出輸出用介面403b的更為詳細的結構。圖10B所示的輸出用介面403b包括調變電路423，放大器424。從薄膜積體電路401中的各種電路輸入到輸出用介面403b的各種信號在調變電路423處被調變，並在放大器424處被放大或緩衝放大後，從輸出用環形天線413被饋送到端點設備。

另外，本實施例模式中雖表示出非接觸型環形天線的例子，但非接觸型晶片卡並不局限於此，也可以使用發光元件或光電探測器等用光來進行資料的收發信。

還有，本實施例模式中雖表示出藉由環形天線或連接端子，電源電壓從讀出器/寫入器（reader/writer）供應的例子，然而本發明並不局限於此，例如也可以埋入鋰電池等超薄型電池，還可以配備太陽能電池。

像這樣，本發明可以使用比矽片廉價並且面積大的玻璃基底，因此可以以更低成本，高產量地大量生產薄膜積體電路，並且可以飛躍性地減少薄膜積體電路的生產成本。此外，基底可以被反復使用，這樣，可以減少成本。

另外，因為本發明可以形成其厚度被飛躍性地減薄了的薄膜積體電路，所以可以在晶片卡有限的容積中更多地搭載電路規模和記憶體容量更大的薄膜積體電路。另外，本發明可以將顯示裝置製作成其薄厚程度達到能夠被搭載到厚度為 0.05mm-1mm 的晶片卡上程度。也就是說，在不妨礙晶片卡的小體積化，輕巧化的情況下，可以實現晶片卡的多函數。

另外，可以配合印刷線路板的形狀來黏接薄膜積體電路和顯示裝置，這樣就提高了晶片卡形狀的自由度。所以比如，可以在有曲面形狀的圓柱狀的瓶子等形成並黏接晶片卡。

實施例

下文中將說明本發明的實施例。

實施例 1

在本實施例中，將就搭載在接觸型晶片卡上的內插板和薄膜積體電路的電連接的方法進行說明。

圖 11A 是一個斜透視圖，它表示用線路接合法將薄膜積體電路連接到內插板的橫截面結構。其中圖中數位 601 表示內插板，602 表示薄膜積體電路，用安裝用的黏合劑 604 安裝薄膜積體電路 602 到內插板 601 上。

表示在圖 11A 的內插板 601 上，連接端子 605 提供在內插板 601 的安裝有薄膜積體電路 602 那一側的背側。並且，提供在內插板 601 上的焊墊 (pad) 606 藉由提供在內插板 601 上的接觸孔，和連接端子 605 電連接在一起。

另外，雖然在本實施例中，連接端子 605 和焊墊 606 藉由接觸孔直接電連接在一起，然而也可以例如在內插板 601 的內部提供多層化的線路，藉由該線路來實現電連接。

並且，圖 11A 中，薄膜積體電路 602 和焊墊 606 藉由電線 (wire) 607 電連接在一起。圖 11B 是圖 11A 所示封裝的橫截面圖。半導體元件 609 提供在薄膜積體電路 602 中。焊墊 608 提供在薄膜積體電路 602 的和內插板 601 相反的那一側，焊墊 608 和該半導體元件 609 電連接在一起。並且，用於薄膜積體電路 602 的焊墊 608 和提供在內插板 601 上的焊墊 606 由電線 607 電連接在一起。

圖 11C 是一個薄膜積體電路的橫截面圖，該薄膜積體電路用倒裝晶片法和內插板電連接在一起。圖 11C 表示在薄膜積體電路 622 上提供焊錫球 627 的封裝。焊錫球 627

提供在薄膜積體電路 622 的內插板 621 的那一側，並與同樣提供在薄膜積體電路 622 中的焊墊 628 電連接在一起。提供在薄膜積體電路 622 的半導體元件 629 和焊墊 628 電連接在一起。當用 TFT 作為半導體元件 629 時，焊墊 628 可以用形成該 TFT 的閘極的導電膜來形成。

焊錫球 627 和提供在內插板 621 上的焊墊 626 電連接在一起。圖 11C 中，提供封膠 624 來填充焊錫球 627 之間的空隙。另外，內插板 621 的連接端子 625 提供在內插板 621 的安裝有薄膜積體電路 622 一側的相反側。另外，提供在內插板 621 的焊墊 626 藉由提供在內插板 621 的接觸孔和連接端子 625 電連接在一起。

在倒裝晶片法的情形中，即使增加應該連接的焊墊的數量，跟線路接合法相比，可以確保的焊墊之間的間距比較大，所以倒裝晶片法適合用於端子數量多的薄膜積體電路的連接。

圖 11D 表示用倒裝晶片法層疊薄膜積體電路的橫截面圖。在圖 11D 中，內插板 633 上層疊了兩個薄膜積體電路 630，631。提供在內插板 633 上的焊墊 636 和薄膜積體電路 630 藉由焊錫球 634 電連接在一起。另外，薄膜積體電路 630 和薄膜積體電路 631 的電連接用焊錫球 632 來實現。

另外，圖 11A-11D 表示出薄膜積體電路作為裸晶片被安裝在內插板的例子，然而本發明也允許在薄膜積體電路被封裝後，再將封裝了的薄膜積體電路安裝到內插板。

這種情形中，薄膜積體電路和內插板的電連接可以使用焊錫球，也可以使用電線（wire），還可以使用兩者的組合形式。

另外，焊錫球和焊墊的電連接，可以採用各種各樣的方法，比如熱壓，或由超聲波引起振動的熱壓等。另外，也可以使用封膠（underfill）法，即將封膠填充到施壓後的焊錫球之間的空隙從而加強連接部分的機械強度，並且提高擴散產生在封裝內部的熱的效率。封膠法不一定必須使用，但因印刷線路板或內插板和薄膜積體電路之間的熱膨脹係數的不匹配（mismatch）而產生的應力，可以防止產生連接短路。當用超聲波施壓時，比僅用熱壓時更能抑制連接短路的產生。特別是，當薄膜積體電路和印刷線路板或內插板之間的連接點的數量超過 100 時更有效。

實施例 2

本實施例將對本發明的晶片卡的具體使用方法的一個實例進行說明，該實例使用本發明的晶片卡作為銀行的自動存取款的 ATM 卡（ATM card）。

如圖 12 所示，首先，在銀行等金融機構新開設一個賬號時，將存款人臉部相片的影像資料儲存到 ATM 卡的薄膜積體電路中的 ROM。藉由在 ROM 儲存臉部相片的資料，可以防止更換臉部相片等的偽造。然後該 ATM 卡被提供給存款人，這樣該 ATM 卡就開始被使用了。

ATM 卡在自動存取款機 ATM 或櫃檯被用於交易。隨

後，取款，存款，匯款等交易被執行後，該 ATM 卡的薄膜積體電路中的 EEPROM 就會儲存存款餘額以及交易日期時間等詳細賬目。

可以設定一個程式，使 ATM 卡的像素部分在上述交易結束後顯示存款餘額以及交易日期時間等詳細資訊，並在一定時間後使該顯示消失。而且，可以在進行交易的過程中，將例如藉由自動匯款的出帳等不使用 ATM 卡而進行的結算全部記錄在晶片卡中，並可以在像素部分中確認到上述記錄。

另外，可以像提款卡那樣使用銀行的 ATM 卡，在沒有現金的交易的的情況下直接從帳戶付款，並在結算前，使用在結算時使用的端點設備，從銀行的主電腦提出餘額的資訊，並在晶片卡的像素部分顯示該餘額。如在端點設備顯示餘額，在使用過程中有被第三者從背後偷看的擔憂，然而如在晶片卡的像素部分顯示餘額，晶片卡的使用者不用擔心被偷看就能確認到餘額。而且，因為餘額的確認還可以使用設置在經銷商店的結算時使用的端點設備來進行，所以不用在結算前專門到銀行的櫃檯或 ATM 去辦理查詢餘額以及更新帳目記錄等確認餘額的繁雜手續。

另外，本發明的晶片卡並不局限於 ATM 卡。本發明的晶片卡還可以作為月票或預付卡來應用，並將餘額顯示在像素部分。

實施例 3

本實施例將說明從一張基底製作出多個液晶顯示裝置的情況。

圖 13A 是在第一基底 1301 上同時製作多個液晶顯示裝置時的基底的俯視圖。在形成有調準膜的第一基底 1301 上形成密封材料 1302，該密封材料被安排成圍住密封有液晶的區域的形狀。然後滴下液晶，這樣液晶 1303 滴在用密封材料圍住的區域中。

圖 13B 是沿圖 13A 中的虛線 A-A'切割的橫截面圖。如圖 13B 所示，液晶 1303 滴在密封材料 1302 圍住的區域中。然後如圖 13C 所示，在第一基底 1301 上黏貼對面 (counter) 基底 1304 並使液晶 1303 被密封在密封材料 1302 圍住的區域中，然後施壓。

給對面基底施壓後，如圖 13D 所示，在剝離，去除掉第一基底 1301 後，如圖 13E 所示，黏貼塑膠基底 1305。然後按虛線的位置執行切割，切成如圖 13F 所示的互相分開的顯示裝置。

另外，雖然本實施例描述了液晶顯示裝置的情況，然而本發明並不局限於此，本發明也可以同時製作多個發光裝置或其他顯示裝置。

圖 14A 和 14B 是本實施例中的液晶顯示裝置的橫截面圖。圖 14A 表示的顯示裝置中，像素中提供有柱狀的隔離物 (spacer) 1401，對面基底 1402 和像素側的基底 1403 之間的密接性因該柱狀隔離物 1401 而得到提高。並且據此，在剝離第一基底時可以防止和密封材料重疊的區

域以外的半導體元件殘留在第一基底側。

另外圖 14B 是一個液晶顯示裝置的橫截面圖，該液晶顯示裝置使用向列液晶，近晶型液晶，鐵磁性液晶或上述液晶包含在聚合樹脂中的聚合物分散型液晶 PDLC (Polymer Dispersed Liquid Crystal)。使用聚合物分散型液晶的 PDLC 1404 可以使對面基底 1402 和元件一側的基底 1403 之間的密接性提高，在剝離第一基底時可以防止和密封材料重疊的區域以外的半導體元件殘留在第一基底側。

像這樣，本發明可以使用比矽片廉價並且面積大的玻璃基底，因此可以以更低成本，高產量地大量生產薄膜積體電路，並且可以飛躍性地減少薄膜積體電路的生產成本。此外，基底可以被反復使用，這樣，可以減少成本。

另外，因為本發明可以形成其厚度被飛躍性地減薄了的薄膜積體電路，所以可以在晶片卡有限的容積中更多地搭載電路規模和記憶體容量更大的薄膜積體電路。另外，本發明可以將顯示裝置製作成其薄厚程度達到能夠被搭載到厚度為 0.05mm-1mm 的晶片卡程度。也就是說，在不妨礙晶片卡的小體積化，輕巧化的情況下，可以實現晶片卡的多函數。

另外，可以配合印刷線路板的形狀來黏接薄膜積體電路和顯示裝置，這樣就提高了晶片卡形狀的自由度。所以比如，可以在有曲面形狀的圓柱狀的瓶子等形成並黏接晶片卡。

【符號說明】

- 101：卡主體
- 103：連接端子
- 104：印刷線路板
- 105：顯示裝置
- 106：薄膜積體電路
- 107：接觸孔
- 108：引線
- 109：引線
- 110：接觸孔
- 111：焊墊
- 112：電線
- 113：電線
- 114：端子
- 1301：第一基底
- 1302：密封材料
- 1303：液晶
- 1304：對面基底
- 1305：塑膠基底
- 1401：柱狀隔離物
- 1402：對面基底
- 1403：基底
- 1404：PDLC

- 201 : 薄膜積體電路
- 202 : 顯示裝置
- 203 : 介面
- 204 : CPU
- 205 : 唯讀記憶體
- 206 : 隨機存取記憶體
- 207 : 電擦寫可編程唯讀記憶體
- 208 : 協同處理器
- 209 : 控制器
- 210 : 像素部分
- 211 : 掃描線驅動電路
- 212 : 信號線驅動電路
- 215 : 連接端子
- 301 : 印刷線路板
- 302 : 顯示裝置
- 303 : 薄膜積體電路
- 304 : 引線
- 305 : 環形天線
- 400 : 輸入用環形天線
- 401 : 薄膜積體電路
- 402 : 顯示裝置
- 403a : 輸入用介面
- 403b : 輸出用介面
- 404 : CPU

- 405 : ROM
- 406 : RAM
- 407 : EEPROM
- 408 : 協同處理器
- 409 : 控制器
- 410 : 像素部分
- 411 : 掃描線驅動電路
- 412 : 信號線驅動電路
- 413 : 環形天線
- 420 : 整流電路
- 421 : 解調電路
- 423 : 調變電路
- 424 : 放大器
- 500 : 基底
- 501 : 金屬膜
- 502 : 氧化膜
- 503 : 金屬氧化膜
- 504 : 底膜
- 505 : 半導體膜
- 506 : 半導體膜
- 507 : 半導體膜
- 509 : TFT
- 510 : TFT
- 511 : 閘絕緣膜

- 512 : 閘極
- 514 : 第一層間絕緣膜
- 515 : 線路
- 518 : 線路
- 519 : 第二層間絕緣膜
- 520 : 端子
- 521 : 保護層
- 523 : 第二基底
- 525 : 第三基底
- 526 : 黏合劑
- 527 : 印刷線路板
- 530 : 焊墊
- 532 : 線路
- 6000 : 印刷線路板
- 6001 : 黏接劑
- 6002 : 顯示裝置
- 6003 : TFT
- 6004 : 像素電極
- 6005 : 絕緣膜
- 6006 : 端子
- 6007 : 調準膜
- 6008 : 間隔物
- 6009 : 對面基底
- 601 : 內插板

- 6010 : 密封劑
- 6011 : 基底
- 6012 : 對面電極
- 6013 : 調準膜
- 6014 : 偏振片
- 6015 : 鈍化膜
- 602 : 薄膜積體電路
- 6025 : 液晶
- 604 : 黏合劑
- 605 : 連接端子
- 606 : 焊墊
- 607 : 電線
- 608 : 焊墊
- 609 : 半導體元件
- 621 : 內插板
- 622 : 薄膜積體電路
- 624 : 封膠
- 625 : 連接端子
- 626 : 焊墊
- 627 : 焊錫球
- 628 : 焊墊
- 629 : 半導體元件
- 630 : 薄膜積體電路
- 631 : 薄膜積體電路

632 : 焊錫球

633 : 內插板

634 : 焊錫球

636 : 焊墊

申請專利範圍

1. 一種半導體裝置，包含：

基板；

在該基板上的積體電路；

在該積體電路上的連接端子；以及

在該基板上以粘合劑夾在其間的顯示裝置，該顯示裝置包含：

在該基板上的底膜；以及

在該底膜上的半導體元件；

其中該積體電路電連接到該連接端子，

其中該積體電路電連接到該顯示裝置，以及

其中該連接端子是暴露的。

2. 一種半導體裝置，包含：

基板；

在該基板上的積體電路；

在該積體電路上的連接端子；以及

在該基板上以粘合劑夾在其間的顯示裝置，該顯示裝置包含：

包含氧的絕緣層；

在該絕緣層上的底膜；以及

在該底膜上的半導體元件；

其中包含金屬和氧的膜粘接到該絕緣層的一部分，

其中該積體電路電連接到該連接端子，

其中該積體電路電連接到該顯示裝置，以及
其中該連接端子是暴露的。

3.根據申請專利範圍第 2 項的半導體裝置，其中該包含金屬和氧的膜包含錫。

4.一種半導體裝置，包含：

基板；

在該基板上的積體電路；

電連接到該積體電路的天線；以及

在該基板上以粘合劑夾在其間的顯示裝置，該顯示裝置包含：

在該基板上的底膜；以及

在該底膜上的半導體元件；

其中該積體電路電連接到該顯示裝置。

5.根據申請專利範圍第 1，2，及 4 項之任一項的半導體裝置，其中該基板包含聚酰亞胺。

6.根據申請專利範圍第 1，2，及 4 項之任一項的半導體裝置，其中該基板是印刷線路板。

7.根據申請專利範圍第 1，2，及 4 項之任一項的半導體裝置，其中該半導體元件包含多晶半導體。

8.根據申請專利範圍第 1，2，及 4 項之任一項的半導體裝置，其中該顯示裝置是液晶顯示裝置或發光裝置。

9.一種 IC 卡，包含根據申請專利範圍第 1，2，及 4 項之任一項的半導體裝置，其中該 IC 卡的表面是曲面。

10.根據申請專利範圍第 1 或 4 項的半導體裝置，

其中該顯示裝置更包含包括氧的絕緣層，以及
其中該底膜在該絕緣層上。

圖式

圖 1A




圖 1B




圖 1C




圖 2A




圖 2B




圖 2C




圖 3A




圖 3B




圖 3C




圖 3D




圖 3E




圖 4A




圖 4B




圖 4C




圖 5A




圖 5B




圖 5C




圖 6




圖 7




圖 8A




圖 8B




圖 8C




圖 9




圖 10A





圖 10B










圖 12











圖 13B

圖 13C

圖 13D

圖 13E

圖 13F




圖 14A

1403




圖 14B