

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5832162号  
(P5832162)

(45) 発行日 平成27年12月16日 (2015. 12. 16)

(24) 登録日 平成27年11月6日 (2015. 11. 6)

(51) Int. Cl.	F 1		
HO2M 3/155 (2006.01)	HO2M	3/155	P
HO2J 1/00 (2006.01)	HO2M	3/155	V
	HO2J	1/00	306D

請求項の数 9 (全 36 頁)

(21) 出願番号	特願2011-144212 (P2011-144212)	(73) 特許権者	000003609 株式会社豊田中央研究所 愛知県長久手市横道41番地の1
(22) 出願日	平成23年6月29日 (2011. 6. 29)	(73) 特許権者	000003207 トヨタ自動車株式会社 愛知県豊田市トヨタ町1番地
(65) 公開番号	特開2013-13234 (P2013-13234A)	(74) 代理人	110001195 特許業務法人深見特許事務所
(43) 公開日	平成25年1月17日 (2013. 1. 17)	(72) 発明者	石垣 将紀 愛知県愛知郡長久手町大字長湫字横道41番地の1 株式会社豊田中央研究所内
審査請求日	平成26年6月23日 (2014. 6. 23)	(72) 発明者	戸村 修二 愛知県愛知郡長久手町大字長湫字横道41番地の1 株式会社豊田中央研究所内

最終頁に続く

(54) 【発明の名称】 電源システム

(57) 【特許請求の範囲】

【請求項1】

第1の直流電源と、

第2の直流電源と、

負荷と電氣的に接続される電源配線と前記第1および第2の直流電源との間で直流電力変換を実行するための、複数のスイッチング素子を含んで構成された電力変換器と、

前記電源配線上の出力電圧を制御するように、パルス幅変調制御に従って前記複数のスイッチング素子のオンオフを制御するための制御装置とを備え、

前記複数のスイッチング素子は、

前記電源配線および第1のノードの間に電氣的に接続された第1のスイッチング素子と

10

第2のノードおよび前記第1のノードの間に電氣的に接続された第2のスイッチング素子と、

前記第2の直流電源の負極端子と電氣的に接続された第3のノードおよび前記第2のノードの間に電氣的に接続された第3のスイッチング素子と、

前記第1の直流電源の負極端子と前記第3のノードとの間に電氣的に接続された第4のスイッチング素子とを含み、

前記電力変換器は、

前記第1の直流電源の正極端子と前記第2のノードとの間に電氣的に接続された第1のリアクトルと、

20

前記第2の直流電源の正極端子と前記第1のノードとの間に電氣的に接続された第2のリアクトルとをさらに含み、

前記電力変換器は、前記第1および第2の直流電源と前記電源配線との間で並列に前記直流電力変換を実行する第1の動作モードを有し、

前記制御装置は、前記第1の動作モードにおいて、

前記第1の直流電源と前記電源配線との間での第1の電力変換を制御するための第1のパルス幅変調制御に用いる第1のキャリア信号と、前記第2の直流電源と前記電源配線との間での第2の電力変換を制御するための第2のパルス幅変調制御に用いる第2のキャリア信号との位相差を前記電力変換器の動作状態に応じて変化させるとともに、

前記第1のパルス幅変調制御によって得られた第1の制御パルス信号に基づいて、前記第1の電力変換のための前記第1の直流電源および前記第1のリアクトルを経由する第1の電流の経路を、前記第3および第4のスイッチング素子を通過する経路と、前記第1および第2のスイッチング素子を経由する経路との間で切換え、かつ、

前記第2のパルス幅変調制御によって得られた第2の制御パルス信号に基づいて、前記第2の電力変換のための前記第2の直流電源および前記第2のリアクトルを経由する第2の電流の経路を、前記第1および第4のスイッチング素子を通過する経路と、前記第2および第3のスイッチング素子を経由する経路との間で切換えるように、前記第1から第4のスイッチング素子のオンオフの制御信号を生成する、電源システム。

【請求項2】

前記制御装置は、前記第1の制御パルス信号および前記第2の制御パルス信号のデューティ比に基づいて、前記第1のキャリア信号と前記第2のキャリア信号との位相差を可変に設定する、請求項1記載の電源システム。

【請求項3】

前記制御装置は、前記第1の直流電源が力行および回生のいずれの状態であるか、および、前記第2の直流電源が力行および回生のいずれの状態であるかの組合せと、前記第1の制御パルス信号および前記第2の制御パルス信号のデューティ比とに基づいて、前記第1のキャリア信号と前記第2のキャリア信号との位相差を可変に設定する、請求項2記載の電源システム。

【請求項4】

前記制御装置は、前記第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、前記第2の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、前記第1のキャリア信号と前記第2のキャリア信号との位相差を変化させる、請求項1～3のいずれか1項に記載の電源システム。

【請求項5】

前記制御装置は、前記第1の動作モードにおいて、前記第1および前記第2の直流電源の一方の電圧と前記出力電圧との電圧比を制御するように前記第1および前記第2の電力変換の一方を制御する一方で、前記第1および前記第2の直流電源の他方の電流を制御するように前記第1および前記第2の電力変換の他方を制御する、請求項1～4のいずれか1項に記載の電源システム。

【請求項6】

前記第1の制御パルス信号は、前記第1の直流電源の電圧および電流の一方に基づいて演算された第1の制御量と前記第1のキャリア信号との比較に基づいて生成され、

前記第2の制御パルス信号は、前記第2の直流電源の電圧および電流の他方に基づいて演算された第2の制御量と前記第2のキャリア信号との比較に基づいて生成される、請求項1～4のいずれか1項に記載の電源システム。

【請求項7】

前記電力変換器は、前記第1および第2の直流電源が前記電源配線に対して直列に電氣的に接続された状態で直流電力変換を実行する第2の動作モードをさらに有し、

前記制御装置は、前記第2の動作モードでは、前記第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、前記第2の制御パルス信号の立上がりエッジおよび立

10

20

30

40

50

下りエッジの他方が重なるように、前記第1のキャリア信号と前記第2のキャリア信号との位相差を可変に設定するとともに、前記第1の制御パルス信号および前記第2の制御パルス信号の論理演算に基づいて、前記第1から第4のスイッチング素子の前記制御信号を生成する、請求項1記載の電源システム。

【請求項8】

前記制御装置は、前記第1および第3のスイッチング素子では、前記第1の動作モードおよび前記第2の動作モードの間で共通の論理演算に従って、前記第1の制御パルス信号および前記第2の制御パルス信号から当該スイッチング素子の前記制御信号を生成する一方で、前記第2および第4のスイッチング素子では、前記第1の動作モードおよび前記第2の動作モードの間で異なる論理演算に従って、前記第1の制御パルス信号および前記第2の制御パルス信号から当該スイッチング素子の前記制御信号を生成する、請求項7記載の電源システム。

10

【請求項9】

前記第1および第2のキャリア信号の前記位相差は、前記第1の電流の上昇タイミングまたは下降タイミングと、前記第2の電流の上昇タイミングまたは下降タイミングとが重なるような電流位相となるように調整される、請求項1～8のいずれか1項に記載の電源システム。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、電源システムに関し、より特定的には、2つの直流電源と負荷との間で直流電力変換を実行するための電源システムに関する。

20

【背景技術】

【0002】

特開2000-295715号公報(特許文献1)には、2つの直流電源から負荷(車両駆動電動機)へ電力を供給する電気自動車の電源システムが記載されている。特許文献1では、直流電源として2個の電気二重層キャパシタが用いられる。そして、2個の電気二重層キャパシタを並列接続して負荷へ電力を供給する動作モードを設けることが記載される。

【0003】

また、特開2008-54477号公報(特許文献2)には、複数の直流電圧を入力とし、複数の直流電圧を出力する電圧変換装置が記載されている。特許文献2に記載の電力変換装置では、エネルギー蓄積手段(コイル)の端子と、複数の入力電位および複数の出力電位との接続を切替えることによって、動作モードが切替えられる。そして、動作モードには、2つの直流電源が並列に接続されて負荷へ電力を供給するモードが含まれる。

30

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2000-295715号公報

【特許文献2】特開2008-54477号公報

40

【発明の概要】

【発明が解決しようとする課題】

【0005】

特開2000-295715号公報(特許文献1)の構成では、第1および第2の電池ブロック(直流電源)の間に電流双方向型昇降圧チョッパが設けられる。そして、チョッパを昇圧動作させることによって、2つの電池ブロックから同時に電力を供給することが可能である。しかしながら、特許文献1の電源システムでは、チョッパによって第1の電池ブロックの出力電圧を変換するものの、第2の電圧ブロックの出力電圧を変換することはできない。

【0006】

50

特開2008-54477号公報(特許文献2)の電力変換装置では、2つの電源の出力電圧をそれぞれ降圧して、共通の負荷へ電力を供給する動作モードを有することが記載されている。しかしながら、2つの電源からの直流電力変換は、電流経路を共有しない2つの半導体スイッチ(図9の17, 43)によってそれぞれ制御される。また、これらの2つの半導体スイッチのPWM(Pulse Width Modulation)制御に使用されるキャリアン信号間の位相関係は固定されている。

【0007】

特許文献1の構成では、2つの直流電源の出力電圧の両方に対して電圧変換機能を持たせることができない。このため、2つの直流電源を有効に使用できない可能性がある。

【0008】

また、特許文献2の構成では、2つの直流電源の出力電圧をそれぞれ降圧するための2つの半導体スイッチが電流経路を共有しないため、PWM制御による半導体スイッチのスイッチング損失の抑制を図ることが困難である。

【0009】

この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、2つの直流電源を備えた電源システムについて、各直流電源の出力電圧を変換して負荷へ供給するとともに、直流電力変換における電力損失を低減することである。

【課題を解決するための手段】

【0010】

この発明のある局面では、電源システムは、第1の直流電源と、第2の直流電源と、電力変換器と、制御装置とを備える。電力変換器は、負荷と電氣的に接続される電源配線と第1および第2の直流電源との間で直流電力変換を実行するように構成される。制御装置は、電源配線上の出力電圧を制御するように、パルス幅変調制御に従って複数のスイッチング素子のオンオフを制御する。電力変換器に含まれる複数のスイッチング素子のすべては、第1の直流電源と電源配線との間に形成される第1の電力変換経路と、第2の直流電源と電源配線との間に形成される第2の電力変換経路との両方に含まれるように配置される。電力変換器は、第1および第2の直流電源と電源配線との間で並列に直流電力変換を実行する第1の動作モードを有する。制御装置は、第1の動作モードにおいて、第1の電力変換経路による第1の電力変換を制御するための第1のパルス幅変調制御に用いる第1のキャリア信号と、第2の電力変換経路による第2の電力変換を制御するための第2のパルス幅変調制御に用いる第2のキャリア信号との位相差を電力変換器の動作状態に応じて変化させる。さらに、制御装置は、第1のパルス幅変調制御によって得られた第1の制御パルス信号および第2のパルス幅変調制御によって得られた第2の制御パルス信号に基づいて、複数のスイッチング素子のオンオフの制御信号を生成する。たとえば、第1および第2の制御パルス信号の論理演算に基づいて、複数のスイッチング素子のオンオフ制御信号が生成される。

【0011】

好ましくは、制御装置は、第1の制御パルス信号および第2の制御パルス信号のデューティ比に基づいて、第1のキャリア信号と第2のキャリア信号との位相差を可変に設定する。

【0012】

さらに好ましくは、制御装置は、第1の直流電源が力行および回生のいずれの状態であるか、および、第2の直流電源が力行および回生のいずれの状態であるかの組合せと、第1の制御パルス信号および第2の制御パルス信号のデューティ比とに基づいて、第1のキャリア信号と第2のキャリア信号との位相差を可変に設定する。

【0013】

好ましくは、制御装置は、第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、第2の制御パルス信号の立上がりエッジおよび立下りエッジの他方が重なるように、第1のキャリア信号と第2のキャリア信号との位相差を変化させる。

【0014】

10

20

30

40

50

また好ましくは、制御装置は、第1の動作モードにおいて、第1および第2の直流電源の一方の電圧と出力電圧との電圧比を制御するように第1および第2の電力変換の一方を制御する一方で、第1および第2の直流電源の他方の電流を制御するように第1および第2の電力変換の他方を制御する。

【0015】

さらに好ましくは、第1の制御パルス信号は、第1の直流電源の電圧および電流の一方に基づいて演算された第1の制御量と第1のキャリア信号との比較に基づいて生成される。第2の制御パルス信号は、第2の直流電源の電圧および電流の他方に基づいて演算された第2の制御量と第2のキャリア信号との比較に基づいて生成される。

【0016】

好ましくは、電力変換器は、第1および第2の直流電源が電源配線に対して直列に電氣的に接続された状態で直流電力変換を実行する第2の動作モードをさらに有する。制御装置は、第2の動作モードでは、第1の制御パルス信号の立上がりエッジおよび立下りエッジの一方と、第2の制御パルス信号の立上がりエッジおよび立下りエッジの他方とが重なるように、第1のキャリア信号と第2のキャリア信号との位相差を可変に設定する。さらに、制御装置は、第1の制御パルス信号および第2の制御パルス信号の論理演算に基づいて、複数のスイッチング素子の制御信号を生成する。

【0017】

さらに好ましくは、制御装置は、複数のスイッチング素子のうちの一部の各スイッチング素子では、第1の動作モードおよび第2の動作モードの間で共通の論理演算に従って、第1の制御パルス信号および第2の制御パルス信号から当該スイッチング素子の制御信号を生成する。さらに、制御装置は、複数のスイッチング素子のうちの残りの各スイッチング素子では、第1の動作モードおよび第2の動作モードの間で異なる論理演算に従って、第1の制御パルス信号および第2の制御パルス信号から当該スイッチング素子の制御信号を生成する。

【0018】

好ましくは、複数のスイッチング素子は、第1から第4のスイッチング素子を含む。第1のスイッチング素子は、電源配線および第1のノードの間に電氣的に接続される。第2のスイッチング素子は、第2のノードおよび第1のノードの間に電氣的に接続される。第3のスイッチング素子は、第2の直流電源の正極端子と電氣的に接続される第4のノード、および第2のノードの間に電氣的に接続される。第4のスイッチング素子は、第1の直流電源の負極端子と第3のノードとの間に電氣的に接続される。電力変換器は、第1および第2のリアクトルをさらに含む。第1のリアクトルは、第1の直流電源の正極端子と第2のノードとの間に電氣的に接続される。第2のリアクトルは、第2の直流電源の正極端子と第1のノードとの間に電氣的に接続される。

【発明の効果】

【0019】

この発明による電源システムによれば、2つの直流電源のそれぞれの出力電圧を変換して負荷へ供給するとともに、電力用半導体スイッチング素子の損失を抑制することによって高効率で直流電力変換を実行することができる。

【図面の簡単な説明】

【0020】

【図1】本発明の実施の形態による電源システムの構成例を示す回路図である。

【図2】パラレル接続モードにおける第1の回路動作を説明する回路図である。

【図3】パラレル接続モードにおける第2の回路動作を説明する回路図である。

【図4】図2の回路動作時におけるリアクトルの還流経路を説明する回路図である。

【図5】図3の回路動作時におけるリアクトルの還流経路を説明する回路図である。

【図6】パラレル接続モードにおける第1の直流電源に対する直流電力変換（昇圧動作）を説明する回路図である。

【図7】パラレル接続モードにおける第2の直流電源に対する直流電力変換（昇圧動作）

10

20

30

40

50

を説明する回路図である。

【図 8】パラレル接続モードにおける負荷側からの等価回路を示すブロック図である。

【図 9】第 1 の電源の制御動作例を説明するための波形図である。

【図 10】第 2 の電源の制御動作例を説明するための波形図である。

【図 11】電圧源として動作する電源の制御ブロックの構成例を示す図である。

【図 12】電流源として動作する電源の制御ブロックの構成例を示す図である。

【図 13】パラレル接続モードにおける各制御データの設定を説明する図表である。

【図 14】同一位相のキャリア信号を用いた場合におけるパラレル接続モードの制御動作例を示す波形図である。

【図 15】位相が異なるキャリア信号を用いた場合におけるパラレル接続モードの制御動作例を示す波形図である。 10

【図 16】パラレル接続モードにおけるスイッチング損失を低減するための本発明の実施の形態 1 に従うキャリア位相制御による電流位相を説明する波形図である。

【図 17】図 16 の所定期間における電流経路を説明する回路図である。

【図 18】図 16 に示した電流位相でのスイッチング素子の電流波形図である。

【図 19】キャリア信号間の位相差 = 0 のときの電流位相を示す波形図である。

【図 20】図 19 に示した電流位相でのスイッチング素子の電流波形図である。

【図 21】直流電源の各動作状態における本発明の実施の形態 1 に従うキャリア位相制御を説明するための図表である。

【図 22】シリーズ接続モードにおける回路動作を説明する回路図である。 20

【図 23】図 22 の回路動作時におけるリアクトルの還流経路を説明する回路図である。

【図 24】シリーズ接続モードにおける直流電力変換（昇圧動作）を説明する回路図である。

【図 25】シリーズ接続モードにおける負荷側からの等価回路を示すブロック図である。

【図 26】シリーズ接続モードにおける制御動作例を説明するための波形図である。

【図 27】シリーズ接続モードにおける電源の制御ブロックの構成例を示す図である。

【図 28】シリーズ接続モードにおける各制御データの設定を説明する図表である。

【図 29】パラレル接続モードおよびシリーズ接続モードでの制御信号を比較するための図表である。

【図 30】図 29 に従ってパラレル接続モードからシリーズ接続モードへ切替る際における第 1 の動作波形例である。 30

【図 31】図 29 に従ってパラレル接続モードからシリーズ接続モードへ切替る際における第 2 の動作波形例である。

【図 32】パラレル接続モードにおける直流電源の状態を説明する図である。

【図 33】実施の形態 1 によるキャリア位相制御を適用したときの制御パルス信号を示す波形図である。

【図 34】実施の形態 1 によるキャリア位相制御をシリーズ接続モードにも適用した場合における制御信号を、パラレル接続モードにおける制御信号と比較して示す図表である。

【図 35】実施の形態 2 に従うパラレル接続モードからシリーズ接続モードへの切替動作例を示す波形図である。 40

【図 36】本発明の実施の形態による電源システムが適用された車両電源システムの構成例を示す回路図である。

【発明を実施するための形態】

【0021】

以下に本発明の実施の形態について図面を参照して詳細に説明する。なお、以下図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。

【0022】

[実施の形態 1]

(回路構成)

図 1 は、本発明の実施の形態による電源システムの構成例を示す回路図である。 50

## 【 0 0 2 3 】

図 1 を参照して、電源システム 5 は、直流電源 1 0 と、直流電源 2 0 と、負荷 3 0 と、制御装置 4 0 と、電力変換器 5 0 とを備える。

## 【 0 0 2 4 】

本実施の形態において、直流電源 1 0 および 2 0 は、二次電池や電気二重層キャパシタ等の蓄電装置によって構成される。たとえば、直流電源 1 0 は、リチウムイオン二次電池やニッケル水素電池のような二次電池で構成される。また、直流電源 2 0 は、たとえば、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。直流電源 1 0 および直流電源 2 0 は、「第 1 の直流電源」および「第 2 の直流電源」にそれぞれ対応する。ただし、直流電源 1 0 および 2 0 を同種の蓄電装置によって構成することも可能である。

10

## 【 0 0 2 5 】

電力変換器 5 0 は、直流電源 1 0 および直流電源 2 0 と、負荷 3 0 との間に接続される。電力変換器 5 0 は、負荷 3 0 と接続された電源配線 P L 上の直流電圧（以下、出力電圧  $V_o$  と称する）を電圧指令値に従って制御するように構成される。

## 【 0 0 2 6 】

負荷 3 0 は、電力変換器 5 0 の出力電圧  $V_o$  を受けて動作する。出力電圧  $V_o$  の電圧指令値は、負荷 3 0 の動作に適した電圧に設定される。電圧指令値は、負荷 3 0 の状態に応じて可変に設定されてもよい。さらに、負荷 3 0 は、回生発電等によって、直流電源 1 0 , 2 0 の充電電力を発生可能に構成されてもよい。

20

## 【 0 0 2 7 】

電力変換器 5 0 は、電力用半導体スイッチング素子  $S_1 \sim S_4$  と、リアクトル  $L_1, L_2$  とを含む。本実施の形態において、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）としては、I G B T (Insulated Gate Bipolar Transistor)、電力用 M O S (Metal Oxide Semiconductor) トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子  $S_1 \sim S_4$  に対しては、逆並列ダイオード  $D_1 \sim D_4$  が配置されている。スイッチング素子  $S_1 \sim S_4$  は、制御装置 4 0 からの制御信号  $S G_1 \sim S G_4$  に応答して、オンオフを制御することが可能である。

## 【 0 0 2 8 】

スイッチング素子  $S_1$  は、電源配線 P L およびノード N 1 の間に電氣的に接続される。リアクトル  $L_2$  は、ノード N 1 と直流電源 2 0 の正極端子との間に接続される。スイッチング素子  $S_2$  はノード N 1 および N 2 の間に電氣的に接続される。リアクトル  $L_1$  はノード N 2 と直流電源 1 0 の正極端子との間に接続される。スイッチング素子  $S_3$  は、ノード N 2 および N 3 の間に電氣的に接続される。スイッチング素子  $S_4$  は、ノード N 3 および接地配線 G L の間に電氣的に接続される。接地配線 G L は、負荷 3 0 および、直流電源 1 0 の負極端子と電氣的に接続される。

30

## 【 0 0 2 9 】

制御装置 4 0 は、たとえば、図示しない C P U (Central Processing Unit) およびメモリを有する電子制御ユニット ( E C U ) によって構成される。制御装置 4 0 は、メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置 4 0 の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

40

## 【 0 0 3 0 】

制御装置 4 0 は、出力電圧  $V_o$  を制御するために、スイッチング素子  $S_1 \sim S_4$  のオンオフを制御する制御信号  $S G_1 \sim S G_4$  を生成する。

## 【 0 0 3 1 】

なお、図 1 では図示を省略しているが、直流電源 1 0 の電圧 ( $V [ 1 ]$  と表記する) および電流 ( $I [ 1 ]$  と表記する)、直流電源 2 0 の電圧 ( $V [ 2 ]$  と表記する) および電流 ( $I [ 2 ]$  と表記する)、ならびに、出力電圧  $V_o$  の検出器 (電圧センサ, 電流センサ

50

)が設けられている。これらの検出器の出力は、制御装置40へ与えられる。

【0032】

図1から理解されるように、電力変換器50は、直流電源10および直流電源20の各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源10に対しては、スイッチング素子S1, S2を上アーム素子とする一方で、スイッチング素子S3, S4を下アーム素子とする電流双方向の第1の昇圧チョッパ回路が構成される。同様に、直流電源20に対しては、スイッチング素子S1, S4を上アーム素子とする一方で、スイッチング素子S2, S3を下アーム素子とする電流双方向の第2の昇圧チョッパ回路が構成される。そして、第1の昇圧チョッパ回路によって直流電源10および電源配線PLの間に形成される電力変換経路と、第2の昇圧チョッパ回路によって直流電源10および電源配線PLの間に形成される電力変換経路との両方に、スイッチング素子S1~S4が含まれる。

10

【0033】

なお、昇圧チョッパ回路における電圧変換比(昇圧比)は、低圧側(直流電源側)の電圧 $V_i$ 、高圧側(負荷側)の電圧 $V_H$ 、および、下アーム素子のデューティ比 $DT$ を用いて、下記(1)式で示されることが知られている。なお、デューティ比 $DT$ は、下アーム素子のオン期間およびオフ期間の和であるスイッチング周期に対する、下アーム素子のオン期間比で定義される。なお、下アーム素子のオフ期間には、上アーム素子がオンされる。

【0034】

$$V_H = 1 / (1 - DT) \cdot V_i \quad \dots (1)$$

なお、本実施の形態による電力変換器50では、電力変換器50は、スイッチング素子S1~S4の制御によって、直流電源10, 20が並列に負荷30との間で電力の授受を行なうパラレル接続モードと、直列に接続された直流電源10, 20が負荷30との間で電力の授受を実行するシリーズ接続モードとを切替えて動作することが可能である。パラレル接続モードは「第1の動作モード」に対応し、シリーズ接続モードは「第2の動作モード」に対応する。実施の形態1では、パラレル接続モードにおける制御動作、特に、スイッチング素子による電力損失低減のための制御について説明する。

20

【0035】

(パラレル接続モードでの回路動作)

電力変換器50のパラレル接続モードでの回路動作について説明する。

30

【0036】

図2および図3に示されるように、スイッチング素子S4またはS2をオンすることによって、直流電源10および20を電源配線PLに対して並列に接続することができる。ここで、並列接続モードでは、直流電源10の電圧 $V[1]$ と直流電源20の電圧 $V[2]$ との高低に応じて等価回路が異なってくる。

【0037】

図2(a)に示されるように、 $V[2] > V[1]$ のときは、スイッチング素子S4をオンすることにより、スイッチング素子S2, S3を介して、直流電源10および20が並列に接続される。このときの等価回路が図2(b)に示される。

40

【0038】

図2(b)を参照して、直流電源10および電源配線PLの間では、スイッチング素子S3のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源20および電源配線PLの間では、スイッチング素子S2, S3を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、負荷30からの回生を制御するスイッチとして動作する。

【0039】

一方、図3(a)に示されるように、 $V[1] > V[2]$ のときには、スイッチング素子S2をオンすることにより、スイッチング素子S3, S4を介して、直流電源10および

50



び20が並列に接続される。このときの等価回路が図3(b)に示される。

【0040】

図3(b)を参照して、直流電源20および電源配線PLの間では、スイッチング素子S3のオンオフ制御によって、下アーム素子のオン期間およびオフ期間を交互に形成できる。同様に、直流電源10および電源配線PLの間では、スイッチング素子S3, S4を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S1は、負荷30からの回生を制御するスイッチとして動作する。

【0041】

図3および図4に示した回路動作では、いかなる場面においてもリアクトルL1, L2に蓄積されたエネルギーの放出経路が必要である。異なる電流が流れているリアクトル同士がスイッチング素子を介して直列に接続されると、蓄積エネルギーと電流の関係に矛盾が生じるために、スパーク等が発生して回路破壊に繋がる虞があるためである。したがって、リアクトルL1, L2の蓄積エネルギーを放出するための還流経路が、回路上に必ず設けられる必要がある。

10

【0042】

図4には、図2に示した回路動作時( $V[2] > V[1]$ )での平行接続モード)におけるリアクトルの還流経路が示される。図4(a)には、リアクトルL1に対応する還流経路が示され、図4(b)には、リアクトルL2に対する還流経路が示される。

【0043】

20

図4(a)を参照して、図2(b)の等価回路において、力行状態におけるリアクトルL1の電流は、ダイオードD2, D1、電源配線PL、負荷30および接地配線GLを介した電流経路102によって還流することができる。また、回生状態におけるリアクトルL1の電流は、ダイオードD3を介した電流経路103によって還流することができる。電流経路102, 103によって、リアクトルL1に蓄積されたエネルギーを放出することができる。

【0044】

図4(b)を参照して、図2(b)の等価回路において、力行状態におけるリアクトルL2の電流は、ダイオードD1、電源配線PL、負荷30および接地配線GLを介した電流経路104によって還流することができる。また、回生状態におけるリアクトルL2の電流は、ダイオードD3, D2を介した電流経路105によって還流することができる。電流経路104, 105によって、リアクトルL2に蓄積されたエネルギーを放出することができる。

30

【0045】

図5には、図3に示した回路動作時( $V[1] > V[2]$ )での平行接続モード)におけるリアクトルの還流経路が示される。図5(a)には、リアクトルL1に対応する還流経路が示され、図5(b)には、リアクトルL2に対する還流経路が示される。

【0046】

図5(a)を参照して、図3(b)の等価回路において、力行状態におけるリアクトルL1の電流は、ダイオードD1、電源配線PL、負荷30および接地配線GLを介した電流経路106により還流することができる。また、回生状態におけるリアクトルL1の電流は、ダイオードD4, D3を介した電流経路107により還流することができる。電流経路106, 107によって、リアクトルL1に蓄積されたエネルギーを放出することができる。

40

【0047】

図5(b)を参照して、図3(b)の等価回路において、力行状態におけるリアクトルL2の電流は、ダイオードD1、電源配線PL、負荷30、接地配線GLおよびダイオードD4を介した電流経路108により還流することができる。また、回生状態におけるリアクトルL2の電流は、ダイオードD3を介した電流経路109により還流することができる。電流経路108, 109によって、リアクトルL2に蓄積されたエネルギーを放出す

50

ることができる。

【 0 0 4 8 】

以上のように、電力変換器 5 0 では、パラレル接続モードでの動作時において、いかなる動作状態においても、リアクトル L 1 , L 2 に蓄積されたエネルギーを放出する還流経路が確保されている。

【 0 0 4 9 】

次に、図 6 および図 7 を用いて、電力変換器 5 0 のパラレル接続モードにおける昇圧動作について詳細に説明する。

【 0 0 5 0 】

図 6 には、パラレル接続モードにおける直流電源 1 0 に対する直流電力変換（昇圧動作）が示される。

10

【 0 0 5 1 】

図 6 ( a ) を参照して、スイッチング素子 S 3 , S 4 のペアをオンし、スイッチング素子 S 1 , S 2 のペアをオフすることによって、リアクトル L 1 にエネルギーを蓄積するための電流経路 1 2 0 が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

【 0 0 5 2 】

これに対して、図 6 ( b ) を参照して、スイッチング素子 S 3 , S 4 のペアをオフするとともに、スイッチング素子 S 1 , S 2 のペアをオンすることによって、リアクトル L 1 の蓄積エネルギーを直流電源 1 0 のエネルギーとともに出力するための電流経路 1 2 1 が形成される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

20

【 0 0 5 3 】

スイッチング素子 S 3 , S 4 のペアがオンされる一方で、スイッチング素子 S 1 , S 2 の少なくとも一方がオフされている第 1 の期間と、スイッチング素子 S 1 , S 2 のペアがオンされる一方で、スイッチング素子 S 3 , S 4 の少なくとも一方がオフされている第 2 の期間とを交互に繰返すことにより、図 6 ( a ) の電流経路 1 2 0 および図 6 ( b ) の電流経路 1 2 1 が交互に形成される。

【 0 0 5 4 】

この結果、スイッチング素子 S 1 , S 2 のペアを等価的に上アーム素子とし、スイッチング素子 S 3 , S 4 のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源 1 0 に対して構成される。図 6 に示される直流電力変換動作では、直流電源 2 0 への電流流通経路がないため、直流電源 1 0 および 2 0 は互いに非干渉である。すなわち、直流電源 1 0 および 2 0 に対する電力の入出力を独立に制御することが可能である。

30

【 0 0 5 5 】

このような直流電力変換において、直流電源 1 0 の電圧  $V [ 1 ]$  と、電源配線 P L の出力電圧  $V o$  との間には、下記 ( 2 ) 式に示す関係が成立する。( 2 ) 式では、スイッチング素子 S 3 , S 4 のペアがオンされる第 1 の期間のデューティ比を  $D a$  とする。

【 0 0 5 6 】

$$V o = 1 / ( 1 - D a ) \cdot V [ 1 ] \quad \dots ( 2 )$$

図 7 には、パラレル接続モードにおける直流電源 2 0 に対する直流電力変換（昇圧動作）が示される。

40

【 0 0 5 7 】

図 7 ( a ) を参照して、スイッチング素子 S 2 , S 3 のペアをオンし、スイッチング素子 S 1 , S 4 のペアをオフすることによって、リアクトル L 2 にエネルギーを蓄積するための電流経路 1 3 0 が形成される。これにより、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

【 0 0 5 8 】

これに対して、図 7 ( b ) を参照して、スイッチング素子 S 2 , S 3 のペアをオフするとともに、スイッチング素子 S 1 , S 4 のペアをオンすることによって、リアクトル L 2 の蓄積エネルギーを直流電源 2 0 のエネルギーとともに出力するための電流経路 1 3 1 が形成

50

される。これにより、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

【 0 0 5 9 】

スイッチング素子  $S_2$  ,  $S_3$  のペアがオンされる一方で、スイッチング素子  $S_1$  ,  $S_4$  の少なくとも一方がオフされている第 1 の期間と、スイッチング素子  $S_1$  ,  $S_4$  のペアがオンされる一方で、スイッチング素子  $S_2$  ,  $S_3$  の少なくとも一方がオフされている第 2 の期間とを交互に繰返すことにより、図 7 ( a ) の電流経路 1 3 0 および図 7 ( b ) の電流経路 1 3 1 が交互に形成される。

【 0 0 6 0 】

この結果、スイッチング素子  $S_1$  ,  $S_4$  のペアを等価的に上アーム素子とし、スイッチング素子  $S_2$  ,  $S_3$  のペアを等価的に下アーム素子とする昇圧チョッパ回路が、直流電源 2 0 に対して構成される。図 7 に示される直流電力変換動作では、直流電源 1 0 への電流通経路がないため、直流電源 1 0 および 2 0 は互いに非干渉である。すなわち、直流電源 1 0 および 2 0 に対する電力の入出力を独立に制御することが可能である。

【 0 0 6 1 】

このような直流電力変換において、直流電源 2 0 の電圧  $V[2]$  と、電源配線 PL の出力電圧  $V_o$  との間には、下記 ( 3 ) 式に示す関係が成立する。( 3 ) 式では、スイッチング素子  $S_2$  ,  $S_3$  のペアがオンされる第 1 の期間のデューティ比を  $D_b$  とする。

【 0 0 6 2 】

$$V_o = 1 / ( 1 - D_b ) \cdot V[2] \quad \dots ( 3 )$$

( 平行接続モードでの基本的な制御動作 )

電力変換器 5 0 の平行接続モードにおける制御動作について説明する。以下に説明する制御動作は、制御装置 4 0 によるハードウェア処理および / またはソフトウェア処理によって実現される。

【 0 0 6 3 】

図 8 には、平行接続モードにおける負荷側から見た等価回路が示される。

図 8 を参照して、平行接続モードでは、直流電源 1 0 と負荷 3 0 との間で直流電力変換を実行する電源  $PS_1$  と、直流電源 2 0 と負荷 3 0 との間で直流電力変換を実行する電源  $PS_2$  とは、負荷 3 0 に対して並列に電力を授受する。電源  $PS_1$  は、図 6 に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。同様に、電源  $PS_2$  は、図 7 に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。

【 0 0 6 4 】

すなわち、電源  $PS_1$  は、直流電源 1 0 の電圧  $V[1]$  および出力電圧  $V_o$  の間で、式 ( 2 ) に示した電圧変換比による直流電力変換機能を有する。同様に、電源  $PS_2$  は、直流電源 2 0 の電圧  $V[2]$  および出力電圧  $V_o$  の間で、式 ( 3 ) に示した電圧変換比による直流電力変換機能を有する。

【 0 0 6 5 】

平行接続モードでは、両方の電源で共通の制御 ( 出力電圧  $V_o$  の電圧制御 ) を同時に実行すると、負荷側で、電源  $PS_1$  および  $PS_2$  が並列接続される形になるため、回路が破綻する可能性がある。したがって、電源  $PS_1$  および電源  $PS_2$  の一方の電源が、出力電圧  $V_o$  を制御する電圧源として動作する。そして、電源  $PS_1$  および電源  $PS_2$  の他方の電源は、当該電源の電流を電流指令値に制御する電流源として動作する。各電源  $PS_1$  ,  $PS_2$  での電圧変換比は、電圧源または電流源として動作するように制御される。

【 0 0 6 6 】

電源  $PS_1$  を電流源とし電源  $PS_2$  を電圧源として制御した場合には、直流電源 1 0 の電力  $P[1]$  、直流電源 2 0 の電力  $P[2]$  、負荷 3 0 の電力  $P_o$  および、電流源における電流指令値  $I_{i^*}$  の間には、下記 ( 4 ) 式の関係が成立する。

【 0 0 6 7 】

$$P[2] = P_o - P[1] = P_o - V[1] \cdot I_{i^*} \quad \dots ( 4 )$$

直流電源 1 0 の電圧  $V[1]$  の検出値に応じて、 $P^* = V[1] \cdot I_{i^*}$  が一定になるように電流指令値  $I_{i^*}$  を設定すれば、電流源を構成する直流電源 1 0 の電力  $P[1]$  を

10

20

30

40

50

電力指令値  $P_{i^*}$  に制御できる。

【0068】

これに対して、電源  $PS_2$  を電流源とし電源  $PS_1$  を電圧源として制御した場合には、下記(5)式の関係が成立する。

【0069】

$$P[1] = P_o - P[2] = P_o - V[2] \cdot I_{i^*} \quad \dots (5)$$

同様に、電流源を構成する直流電源20の電力  $P[2]$  についても、 $P^* = V[2] \cdot I_{i^*}$  が一定になるように電流指令値  $I_{i^*}$  を設定すれば、電力指令値  $P_{i^*}$  に制御できる。

【0070】

図9には直流電源10に対応する電源  $PS_1$  の具体的な制御動作例を説明するための波形図が示される。

【0071】

図9を参照して、電源  $PS_1$  でのデューティ比  $D_a$  (式(2)参照)は、電圧源として動作するための電圧フィードバック制御(図11)または電流源として動作するための電流フィードバック制御(図12)によって算出される。なお、図9中では、デューティ比  $D_a$  を示す電圧信号を、同一の符号  $D_a$  で示している。

【0072】

電源  $PS_1$  の制御パルス信号  $SD_a$  は、デューティ比  $D_a$  と、周期的なキャリア信号25との比較に基づくパルス幅変調(PWM)制御によって生成される。一般的に、キャリア信号25には、三角波あるいはのこぎり波が用いられる。キャリア信号25の周期は、各スイッチング素子のスイッチング周波数に相当し、キャリア信号25の振幅は、 $D_a = 1.0$  に対応する電圧に設定される。

【0073】

制御パルス信号  $SD_a$  は、デューティ比  $D_a$  を示す電圧が、キャリア信号25の電圧よりも高いときに論理ハイレベル(以下、Hレベル)に設定される一方で、キャリア信号25の電圧よりも低いときに論理ローレベル(以下、Lレベル)に設定される。制御パルス信号  $SD_a$  の周期(Hレベル期間+Lレベル期間)に対するHレベル期間の比、すなわち、制御パルス信号  $SD_a$  のデューティ比は、 $D_a$  と同等である。

【0074】

制御パルス信号  $\overline{SD_a}$  は、制御パルス信号  $SD_a$  の反転信号である。デューティ比  $D_a$  が高くなると、制御パルス信号  $SD_a$  のHレベル期間が長くなる。反対に、デューティ比  $D_a$  が低くなると、制御パルス信号  $SD_a$  のLレベル期間が長くなる。

【0075】

制御パルス信号  $SD_a$  は、図6に示した昇圧チョップ回路の下アーム素子のオンオフを制御する信号に対応する。すなわち、制御パルス信号  $SD_a$  のHレベル期間で下アーム素子がオンされる一方で、Lレベル期間で下アーム素子がオフされる。一方、制御パルス信号  $\overline{SD_a}$  は、図6に示した昇圧チョップ回路の上アーム素子のオンオフを制御する信号に対応する。

【0076】

図10には直流電源20に対応する電源  $PS_2$  の具体的な制御動作例を説明するための波形図が示される。

【0077】

図10を参照して、電源  $PS_2$  においても、電源  $PS_1$  と同様のPWM制御によって、デューティ比  $D_b$  (式(3)参照)に基づいて、制御パルス信号  $SD_b$  および、その反転信号  $\overline{SD_b}$  が生成される。制御パルス信号  $SD_b$  のデューティ比は  $D_b$  と同等であり、制御パルス信号  $\overline{SD_b}$  のデューティ比は  $(1.0 - D_b)$  と同等である。すなわち、デューティ比  $D_b$  が高くなると、制御パルス信号  $SD_b$  のHレベル期間が長くなる。反対に、デューティ比  $D_b$  が低くなると、制御パルス信号  $SD_b$  のLレベル期間が長くなる。

【0078】

10

20

30

40

50

制御パルス信号  $S D b$  は、図 7 に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。制御パルス信号  $/ S D b$  は、図 7 に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

【 0 0 7 9 】

なお、デューティ比  $D b$  は、電源  $P S 1$  が電圧源として動作するときには、電源  $P S 2$  が電流源として動作するための電流フィードバック制御（図 1 2）によって算出される。反対に、デューティ比  $D b$  は、電源  $P S 1$  が電流源として動作するときには、電源  $P S 2$  が電圧源として動作するための電圧フィードバック制御（図 1 1）によって算出される。

【 0 0 8 0 】

図 1 1 には、電圧源として動作する電源の制御ブロック 2 0 1 の構成例が示される。 10

図 1 1 を参照して、制御ブロック 2 0 1 は、出力電圧  $V o$  の電圧指令値  $V o *$  と、出力電圧  $V o$ （検出値）との偏差を  $P I$ （比例積分）演算したフィードバック制御量と、フィードフォワード制御量  $D v F F$  との和に従って、電圧制御のためのデューティ比指令値  $D v$  を生成する。伝達関数  $H v$  は、電圧源として動作する電源  $P S 1$  または  $P S 2$  の伝達関数に相当する。

【 0 0 8 1 】

図 1 2 には、電流源として動作する電源の制御ブロック 2 0 2 の構成例が示される。

図 1 2 を参照して、制御ブロック 2 0 2 は、電流指令値  $I i *$  と、電流制御される直流電源 1 0 または 2 0 の電流  $I i$ （検出値）との偏差を  $P I$ （比例積分）演算したフィードバック制御量と、フィードフォワード制御量  $D i F F$  との和に従って、電流制御のための 20  
デューティ比指令値  $D i$  を生成する。伝達関数  $H i$  は、電流源として動作する電源  $P S 2$  または  $P S 1$  の伝達関数に相当する。

【 0 0 8 2 】

図 1 3 には、パラレル接続モードにおける各制御データの設定が示される。図 1 3 の左欄には、電源  $P S 1$ （直流電源 1 0）を電流源とし電源  $P S 2$ （直流電源 2 0）を電圧源として制御した場合の各制御データの設定が示される。

【 0 0 8 3 】

図 1 3 の左欄を参照して、電圧制御のためのデューティ比指令値  $D v$  が、電源  $P S 2$ （直流電源 2 0）のデューティ比  $D b$  に用いられるとともに、電流制御のためのデューティ比指令値  $D i$  が、電源  $P S 1$ （直流電源 1 0）のデューティ比  $D a$  に用いられる。電流制 30  
御によって制御される電流  $I i$  は、直流電源 1 0 の電流  $I [ 1 ]$  となる。なお、電圧制御によって制御される電圧は、電源  $P S 1$ 、 $P S 2$  のいずれを電圧源としても出力電圧  $V o$  である。

【 0 0 8 4 】

図 1 1 中の伝達関数  $H v$  は、図 7 に示した直流電源 2 0 に対応する昇圧チョッパ回路の伝達関数に相当する。また、図 1 2 中の伝達関数  $H i$  は、図 6 に示した直流電源 1 0 に対応する昇圧チョッパ回路の伝達関数に相当する。

【 0 0 8 5 】

電圧制御におけるフィードフォワード制御量  $D v F F$  は、下記（ 6 ）式に示すように、出力電圧  $V o$  と直流電源 2 0 の電圧  $V [ 2 ]$  との電圧差に応じて設定される。また、電流 40  
制御におけるフィードフォワード制御量  $D i F F$  は、下記（ 7 ）式に示すように、出力電圧  $V o$  と直流電源 1 0 の電圧  $V [ 1 ]$  との電圧差に応じて設定される。

【 0 0 8 6 】

$$D v F F = ( V o - V [ 2 ] ) / V o \quad \dots ( 6 )$$

$$D i F F = ( V o - V [ 1 ] ) / V o \quad \dots ( 7 )$$

デューティ比  $D a$ （ $D a = D i$ ）に応じて、図 9 に示した制御パルス信号  $S D a$  および  $/ S D a$  が生成される。同様に、デューティ比  $D b$ （ $D b = D v$ ）に応じて、図 1 0 に示した制御パルス信号  $S D b$  および  $/ S D b$  が生成される。

【 0 0 8 7 】

スイッチング素子  $S 1 \sim S 4$  のオンオフをそれぞれ制御するための制御信号  $S G 1 \sim S$  50

G 4 は、電源 P S 1 の電流制御のための制御パルス信号と、電源 P S 2 の電圧制御のための制御信号パルスとに基づいて設定される。具体的には、制御信号 S G 1 ~ S G 4 は、制御パルス信号間の論理演算に基づいて（より特定的には、論理和をとる態様）で設定される。

【 0 0 8 8 】

スイッチング素子 S 1 は、図 6 および図 7 の昇圧チョッパ回路の各々で上アーム素子を形成する。したがって、スイッチング素子 S 1 のオンオフを制御する制御信号 S G 1 は、制御パルス信号 / S D a および / S D b の論理和によって生成される。すなわち、制御信号 S G 1 は、制御パルス信号 / S D a および / S D b の少なくとも一方が H レベルの期間で H レベルに設定される。そして、制御信号 S G 1 は、制御パルス信号 / S D a および / S D b の両方が L レベルの期間で L レベルに設定される。

10

【 0 0 8 9 】

この結果、スイッチング素子 S 1 は、図 6 の昇圧チョッパ回路（直流電源 1 0 ）の上アーム素子および、図 7 の昇圧チョッパ回路（直流電源 2 0 ）の上アーム素子の両方の機能を実現するように、オンオフ制御される。

【 0 0 9 0 】

スイッチング素子 S 2 は、図 6 の昇圧チョッパ回路では上アーム素子を形成し、図 7 の昇圧チョッパ回路では下アーム素子を形成する。したがって、スイッチング素子 S 2 のオンオフを制御する制御信号 S G 2 は、制御パルス信号 / S D a および S D b の論理和によって生成される。すなわち、制御信号 S G 2 は、制御パルス信号 / S D a および S D b の少なくとも一方が H レベルの期間で H レベルに設定される。そして、制御信号 S G 2 は、制御パルス信号 / S D a および S D b の両方が L レベルの期間で L レベルに設定される。これにより、スイッチング素子 S 2 は、図 6 の昇圧チョッパ回路（直流電源 1 0 ）の上アーム素子および、図 7 の昇圧チョッパ回路（直流電源 2 0 ）の下アーム素子の両方の機能を実現するように、オンオフ制御される。

20

【 0 0 9 1 】

同様にして、スイッチング素子 S 3 の制御信号 S G 3 は、制御パルス信号 S D a および S D b の論理和によって生成される。これにより、スイッチング素子 S 3 は、図 6 の昇圧チョッパ回路（直流電源 1 0 ）の下アーム素子および、図 7 の昇圧チョッパ回路（直流電源 2 0 ）の下アーム素子の両方の機能を実現するように、オンオフ制御される。

30

【 0 0 9 2 】

また、スイッチング素子 S 4 の制御信号 S G 4 は、制御パルス信号 S D a および / S D b の論理和によって生成される。これにより、スイッチング素子 S 4 は、図 6 の昇圧チョッパ回路（直流電源 1 0 ）の下アーム素子および、図 7 の昇圧チョッパ回路（直流電源 2 0 ）の上アーム素子の両方の機能を実現するように、オンオフ制御される。

【 0 0 9 3 】

図 1 3 の右欄には、電源 P S 1 （直流電源 1 0 ）を電圧源とし電源 P S 2 （直流電源 2 0 ）を電流源として制御した場合の各制御データの設定が示される。

【 0 0 9 4 】

図 1 3 の右欄を参照して、電圧制御のためのデューティ比指令値  $D_v$  が、電源 P S 1 （直流電源 1 0 ）のデューティ比  $D_a$  に用いられるとともに、電流制御のためのデューティ比指令値  $D_i$  が、電源 P S 2 （直流電源 2 0 ）のデューティ比  $D_b$  に用いられる。電流制御によって制御される電流  $I_i$  は、直流電源 2 0 の電流  $I[2]$  となる。電圧制御によって制御される電圧は、出力電圧  $V_o$  である。

40

【 0 0 9 5 】

図 1 1 中の伝達関数  $H_v$  は、図 6 に示した直流電源 1 0 に対応する昇圧チョッパ回路の伝達関数に相当する。また、図 1 2 中の伝達関数  $H_i$  は、図 7 に示した直流電源 2 0 に対応する昇圧チョッパ回路の伝達関数に相当する。

【 0 0 9 6 】

電圧制御におけるフィードフォワード制御量  $D_v F F$  は、下記（ 8 ）式に示すように、

50

出力電圧  $V_o$  と直流電源 20 の電圧  $V[1]$  との電圧差に応じて設定される。また、電流制御におけるフィードフォワード制御量  $D_{iFF}$  は、下記(9)式に示すように、出力電圧  $V_o$  と直流電源 10 の電圧  $V[2]$  との電圧差に応じて設定される。

【0097】

$$D_{vFF} = (V_o - V[1]) / V_o \quad \dots (8)$$

$$D_{iFF} = (V_o - V[2]) / V_o \quad \dots (9)$$

デューティ比  $D_a$  ( $D_a = D_v$ ) に応じて、図 9 に示した制御パルス信号  $S_{D_a}$  および  $/S_{D_a}$  が生成される。同様に、デューティ比  $D_b$  ( $D_b = D_i$ ) に応じて、図 10 に示した制御パルス信号  $S_{D_b}$  および  $/S_{D_b}$  が生成される。

【0098】

スイッチング素子  $S_1 \sim S_4$  のオンオフをそれぞれ制御するための制御信号  $S_{G_1} \sim S_{G_4}$  は、電源  $PS_1$  の電圧制御のための制御パルス信号と、電源  $PS_2$  の電流制御のための制御信号パルスの論理和をとる態様で設定される。すなわち、直流電源 10 および直流電源 20 における電圧制御および電流制御の組合せに関らず、スイッチング素子  $S_1 \sim S_4$  の制御信号  $S_{G_1} \sim S_{G_4}$  は同様に生成される。

【0099】

パラレル接続モードでは、制御信号  $S_{G_2}$  および  $S_{G_4}$  が相補のレベルに設定されているので、スイッチング素子  $S_2$  および  $S_4$  は相補的にオンオフされる。これにより、図 2 に示した  $V[2] > V[1]$  のときの動作と、図 3 に示した  $V[1] > V[2]$  の動作とが、自然に切替えられる。さらに、各動作において、スイッチング素子  $S_1, S_3$  が相補

にオンオフされることにより、電源  $PS_1, PS_2$  のそれぞれにおいて、デューティ比  $D_a, D_b$  に従った直流電力変換が実行できる。

【0100】

(パラレル接続モードでのスイッチング損失低減のための制御動作)

上述のように、本発明の実施の形態による電力変換器 50 をパラレル接続モードで動作させる場合には、直流電源 10 および直流電源 20 のそれぞれについて PWM 制御が並列に実行される。ここで、直流電源 10 および直流電源 20 の PWM 制御に使用されるキャリア信号の位相について説明する。

【0101】

図 14 には、同一位相のキャリア信号を用いた場合におけるパラレル接続モードの制御動作例が示される。一方で、図 15 には、位相が異なるキャリア信号を用いた場合におけるパラレル接続モードの制御動作例を示す波形図である。

【0102】

図 14 を参照して、直流電源 10 の PWM 制御に用いられるキャリア信号 25a と、直流電源 20 の PWM 制御に用いられるキャリア信号 25b とは、同一周波数かつ同一位相である。

【0103】

直流電源 10 の電圧または電流に基づいて算出されたデューティ比  $D_a$  と、キャリア信号 25a との電圧比較に基づいて、制御パルス信号  $S_{D_a}$  が生成される。同様に、直流電源 20 の電流または電圧に基づいて算出されたデューティ比  $D_b$  と、キャリア信号 25b との比較に基づいて制御パルス信号  $S_{D_b}$  が求められる。制御パルス信号  $/S_{D_a}, /S_{D_b}$  は、制御パルス信号  $S_{D_a}, S_{D_b}$  の反転信号である。

【0104】

制御信号  $S_{G_1} \sim S_{G_4}$  は、図 13 に示した論理演算に従って、制御パルス信号  $S_{D_a} (/S_{D_a})$  および  $S_{D_b} (/S_{D_b})$  の論理演算に基づいて設定される。制御信号  $S_{G_1} \sim S_{G_4}$  に基づいてスイッチング素子  $S_1 \sim S_4$  をオンオフすることにより、リアクトル  $L_1$  を流れる電流  $I(L_1)$  およびリアクトル  $L_2$  を流れる電流  $I(L_2)$  が図 14 に示すように制御される。電流  $I(L_1)$  は直流電源 10 の電流  $I[1]$  に相当し、電流  $I(L_2)$  は直流電源 20 の電流  $I[2]$  に相当する。

【0105】

10

20

30

40

50

これに対して、図15では、キャリア信号25aおよびキャリア信号25bは、同一周波数であるが、位相が異なる。図15の例では、キャリア信号25aおよびキャリア信号25bの位相差 = 180度である。

【0106】

そして、図14と同様に、キャリア信号25aおよびデューティ比Daの比較に基づいて制御パルス信号SDaが生成されるとともに、キャリア信号25bおよびデューティ比Dbの比較に基づいて、制御パルス信号SDbが生成される。

【0107】

図15において、デューティ比Da, Dbは図14と同一値である。したがって、図15の制御パルス信号SDaは、図14の制御パルス信号SDaと比較して、位相は異なるもののHレベル期間の長さは同じである。同様に、図15の制御パルス信号SDbは、図14の制御パルス信号SDbと比較して、位相は異なるもののHレベル期間の長さは同じである。

10

【0108】

したがって、キャリア信号間に位相差 を設けることにより、図15の制御信号SG1~SG4は、図14の制御信号SG1~SG4とは異なった波形となる。図14および図15の比較から、キャリア信号25a, 25bの間の位相差 を変化させることにより、電流I(L1)および電流I(L2)の位相関係(電流位相)が変化することが理解される。

【0109】

一方で、同一のデューティ比Da, Dbに対して、電流I(L1), I(L2)の平均値は、図14および図15の間で同等となることが理解される。すなわち、直流電源10, 20の出力は、デューティ比Da, Dbによって制御されるものであり、キャリア信号25a, 25bの位相差 を変化させても影響が生じない。

20

【0110】

したがって、本発明の実施の形態による電力変換器50では、パラレル接続モードにおいて、キャリア信号25aおよび25bの間の位相差 を適切に調整するキャリア位相制御によって、スイッチング素子S1~S4のスイッチング損失の低減を図る。

【0111】

以下では、代表的な例として、直流電源10および20の両方が力行状態、すなわち電流I(L1) > 0かつ電流I(L2) > 0である状態での制御について説明する。

30

【0112】

図16は、電力変換器50においてパラレル接続モードにおけるスイッチング損失を低減するための、実施の形態1による位相制御による電流位相を説明する波形図である。

【0113】

図16を参照して、時刻Taまでは、スイッチング素子S2~S4がオンされるので、直流電源10, 20の両方に対して、昇圧チョッパ回路の下アーム素子がオンされた状態となる、このため、電流I(L1)およびI(L2)の両方は上昇する。

【0114】

時刻Taにおいて、スイッチング素子S2がターンオフされることにより、直流電源20に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流I(L2)が下降を開始する。スイッチング素子S2のターンオフと入替わりに、スイッチング素子S1がターンオンされる。

40

【0115】

時刻Ta以降では、直流電源10に対して昇圧チョッパ回路の下アーム素子がオンされ、直流電源20に対して昇圧チョッパ回路の下アーム素子がオフされた状態となる。すなわち、電流I(L2)が下降する一方で、電流I(L1)が上昇する。このとき、電力変換器50での電流経路は、図17(a)のようになる。

【0116】

図17(a)から理解されるように、時刻Ta以降では、スイッチング素子S4には、

50



電流  $I(L1)$  および  $I(L2)$  の差電流が通過することになる。すなわち、スイッチング素子  $S4$  の通過電流が小さくなる。

【0117】

再び図16を参照して、時刻  $Ta$  以降の状態から、スイッチング素子  $S4$  がターンオフすると、直流電源10に対して昇圧チョッパ回路の下アーム素子がオフされた状態となるので、電流  $I(L1)$  が下降を開始する。また、スイッチング素子  $S2$  がターンオンすると、直流電源20に対して昇圧チョッパ回路の下アーム素子がオンされた状態となるので、電流  $I(L2)$  が再び上昇を開始する。すなわち、電力変換器50での電流経路が、図17(a)の状態から、図17(b)の状態に変化する。図17(b)の状態では、スイッチング素子  $S2$  には、電流  $I(L1)$  および  $I(L2)$  の差電流が通過することになるため、スイッチング素子  $S2$  の通過電流が小さくなる。

10

【0118】

図17(a)の状態スイッチング素子  $S4$  をターンオフさせることにより、スイッチング素子  $S4$  のターンオフ時の電流、すなわち、スイッチング損失を低減できる。また、図17(b)の状態スイッチング素子  $S2$  をターンオンさせることにより、スイッチング素子  $S2$  のターンオン時の電流、すなわち、スイッチング損失を低減できる。

【0119】

したがって、実施の形態1では、電流  $I(L1)$  の下降開始タイミングと、電流  $I(L2)$  の上昇タイミングが重なるように、電流位相、すなわち、キャリア信号25a, 25bの位相差を調整する。これにより、図16の時刻  $Tb$  において、スイッチング素子  $S2$  がターンオンされるとともに、スイッチング素子  $S4$  がターンオフされる。

20

【0120】

再び図16を参照して、時刻  $Tc$  では、スイッチング素子  $S1$  がターンオフされるとともに、スイッチング素子  $S4$  がターンオンされる。これにより、直流電源10, 20の各々に対して昇圧チョッパ回路の下アーム素子がオンされた状態となる。これにより、上述した時刻  $Ta$  以前の状態が再現されて、電流  $I(L1)$  および  $I(L2)$  の両方が上昇する。

【0121】

図18には、図16に示した電流位相におけるスイッチング素子  $S2$ ,  $S4$  の電流波形が示される。図18(a)には、スイッチング素子  $S2$  の電流  $I(S2)$  の波形が示され、図18(b)には、スイッチング素子  $S4$  の電流  $I(S4)$  の波形が示される。

30

【0122】

図18(a)を参照して、電流  $I(S2)$  は、時刻  $Ta$  までの期間および時刻  $Tc$  以降の期間では、 $I(S2) = I(L2)$  となる。時刻  $Ta \sim Tb$  の期間では、スイッチング素子  $S2$  がオフされるので、 $I(S2) = 0$  である。そして、時刻  $Tb \sim Tc$  の期間では、図17(b)に示したように、 $I(S2) = -(I(L1) - I(L2))$  となる。

【0123】

図18(b)を参照して、電流  $I(S4)$  は、時刻  $Ta$  までの期間および時刻  $Tc$  以降の期間では、 $I(S4) = I(L1)$  となる。時刻  $Ta \sim Tb$  の期間では、図17(a)に示したように、 $I(S4) = -(I(L2) - I(L1))$  となる。そして、時刻  $Tb \sim Tc$  の期間では、スイッチング素子  $S4$  がオフされるので、 $I(S4) = 0$  である。

40

【0124】

図19には、図16と比較するための、図16と同等のデューティ比の下でキャリア信号間の位相差  $= 0$  としたときの電流位相が示される。

【0125】

図19を参照して、キャリア信号25a, 25bの位相差  $= 0$  のときには、電流  $I(L1)$ ,  $I(L2)$  が上昇/下降するタイミング( $Tx, Ty, Tz, Tw$ )はそれぞれ別個のものとなる。

【0126】

具体的には、時刻  $Tx$  以前での、スイッチング素子  $S1$  がオフしスイッチング素子  $S2$

50

～ S 4 がオンしている状態では、電流  $I(L1)$  および  $I(L2)$  の両方が上昇する。そして、時刻  $T_x$  でスイッチング素子 S 4 がターンオフすることによって、電流  $I(L1)$  が下降を開始する。スイッチング素子 S 1 は、スイッチング素子 S 4 のターンオフと入替わりにターンオンする。

【 0 1 2 7 】

そして、時刻  $T_y$  では、時刻  $T_x$  でスイッチング素子 S 3 がターンオフすることによって、電流  $I(L2)$  が下降を開始する。スイッチング素子 S 4 は、スイッチング素子 S 3 のターンオフと入替わりにターンオンする。これにより、電流  $I(L1)$  および  $I(L2)$  の両方が下降する。

【 0 1 2 8 】

時刻  $T_z$  では、スイッチング素子 S 2 がターンオフするとともに、スイッチング素子 S 3 がターンオンする。これにより、直流電源 10 に対して昇圧チョッパ回路の下アーム素子がオンした状態となるので、電流  $I(L1)$  が再び上昇する。さらに、時刻  $T_w$  では、スイッチング素子 S 1 がターンオフするとともに、スイッチング素子 S 2 がターンオンする。これにより、時刻  $T_x$  以前の状態が再現されるので、電流  $I(L1)$  および  $I(L2)$  の両方が上昇する。

【 0 1 2 9 】

図 20 には、図 19 に示した電流位相におけるスイッチング素子 S 2, S 4 の電流波形が示される。図 20 ( a ) には、スイッチング素子 S 2 の電流  $I(S2)$  の波形が示され、図 20 ( b ) には、スイッチング素子 S 4 の電流  $I(S4)$  の波形が示される。

【 0 1 3 0 】

図 20 ( a ) を参照して、電流  $I(S2)$  は、時刻  $T_x$  までの期間および時刻  $T_w$  以降の期間では、 $I(S2) = I(L2)$  となる。時刻  $T_x \sim T_y$  の期間では、図 17 ( b ) と同様の電流経路が形成されるので、 $I(S2) = -(I(L1) - I(L2))$  となる。そして、時刻  $T_y \sim T_z$  の期間では、直流電源 10 に対する上アーム素子として動作するので、 $I(S2) = -I(L1)$  となる。電流  $I(L1)$ ,  $I(L2)$  の両方が下降する時刻  $T_y \sim T_z$  の期間では、スイッチング素子 S 2 は直流電源 10 に対して上アーム素子として動作するので、 $I(S2) = -I(L1)$  となる。時刻  $T_z \sim T_w$  の期間では、スイッチング素子 S 2 がオフされるので、 $I(S2) = 0$  である。

【 0 1 3 1 】

図 20 ( b ) を参照して、電流  $I(S4)$  は、時刻  $T_x$  までの期間および時刻  $T_w$  以降の期間では、 $I(S4) = I(L1)$  となる。時刻  $T_x \sim T_y$  の期間では、スイッチング素子 S 4 がオフされるので、 $I(S4) = 0$  である。電流  $I(L1)$ ,  $I(L2)$  の両方が下降する時刻  $T_y \sim T_z$  の期間では、スイッチング素子 S 4 は直流電源 20 に対する上アーム素子として動作するので、 $I(S4) = -I(L2)$  となる。時刻  $T_z \sim T_w$  の間では、図 17 ( a ) と同様の電流経路が形成されるので、 $I(S4) = -(I(L2) - I(L1))$  となる。

【 0 1 3 2 】

図 18 ( a ) の時刻  $T_b$  で生じる電流  $I(S2)$  と、図 20 ( a ) の時刻  $T_w$  で生じる電流  $I(S2)$  との比較から、図 16 の電流位相となるように位相差 を調整することによって、スイッチング素子 S 2 のターンオン電流、すなわち、ターンオン時のスイッチング損失が低減されることが理解される。さらに、図 18 ( a ) の時刻  $T_b \sim T_c$  での電流  $I(S2)$  と、図 20 ( a ) の時刻  $T_y \sim T_z$  での電流  $I(S2)$  との比較から、スイッチング素子 S 2 の導通損失についても低減されることが理解される。

【 0 1 3 3 】

同様に、図 18 ( b ) の時刻  $T_b$  での電流  $I(S4)$  と、図 20 ( b ) の時刻  $T_x$  での電流  $I(S4)$  との比較から、図 16 の電流位相となるように位相差 を調整することによって、スイッチング素子 S 4 のターンオフ電流、すなわち、ターンオフ時のスイッチング損失が低減されることが理解される。さらに、図 18 ( b ) の時刻  $T_a \sim T_b$  での電流  $I(S4)$  と、図 20 ( a ) の時刻  $T_y \sim T_z$  での電流  $I(S4)$  との比較から、スイッ

10

20

30

40

50

チング素子 S 4 の導通損失についても低減されることが理解される

このように、キャリア信号 25 a , 25 b の間に位相差 を設けることにより、スイッチング素子 S 1 ~ S 4 での損失を低減できる。図 16 に示したように、直流電源 10 および 20 の両方が力行となる状態では、電流 I ( L 1 ) の下降開始タイミングと、電流 I ( L 2 ) の上昇タイミングが重なるように、すなわち、スイッチング素子 S 2 のターンオンタイミングと、スイッチング素子 S 4 のターンオフタイミングとが一致するように、位相差 を設定することによって、スイッチング素子 S 1 ~ S 4 での損失が抑制される。この結果、直流電源 10 および 20 と電源配線 P L ( 負荷 30 ) との間の直流電力変換を高効率で実行することができる。このような位相差 では、制御パルス信号 S D a の立下りタイミング ( または立上りタイミング ) と、制御パルス信号 S D b の立上りタイミング ( または立下りタイミング ) とが重なることになる。

10

【 0 1 3 4 】

図 14 , 図 15 から理解されるように、制御パルス信号 S D a , S D b は、デューティ比 D a , D b によって変化する。したがって、図 16 のような電流位相が実現できる位相差 についても、デューティ比 D a , D b に応じて変わることが理解できる。このため、デューティ比 D a , D b と、スイッチング損失を低減するための位相差 との関係を予め求めるとともに、その対応関係を予めマップ ( 以下、「位相差マップ」とも称する ) あるいは関数式 ( 以下、「位相差算出式」とも称する ) として制御装置 40 に記憶することが可能である。

【 0 1 3 5 】

20

そして、図 8 ~ 図 13 で説明した、パラレル接続モードにおける、直流電源 10 , 20 での電圧 / 電流制御のための P W M 制御において、算出されたデューティ比 D a , D b に基づいて、位相差マップまたは位相差算出式に従って、キャリア位相制御のための位相差 を算出することができる。そして、算出された位相差 を有するようにキャリア信号 25 a , 25 b を発生させて P W M 制御を実行することにより、上述した、スイッチング素子 S 1 ~ S 4 での損失を抑制した高効率の直流電力変換を実現することができる。

【 0 1 3 6 】

図 16 ~ 図 20 では、直流電源 10 および 20 の両方が力行の状態を説明したが、その他の状態においても、同様のキャリア位相制御が実行できる。

【 0 1 3 7 】

30

図 21 は、直流電源の各動作状態における本発明の実施の形態 1 に従うキャリア位相制御を説明するための図表である

図 21 を参照して、状態 A では、上述した、直流電源 10 および 20 の両方が力行状態である。図 16 に示したように、電流 I ( L 1 ) の下降タイミングと、電流 I ( L 2 ) の上昇タイミングとが図中の T b で重なるような電流位相となるように、キャリア信号の位相差 を調整する。これにより、T b におけるスイッチング素子 S 2 のターンオン損失およびスイッチング素子 S 4 のターンオフ損失を低減できる。さらに、上述のように、T a ~ T b の期間におけるスイッチング素子 S 4 の導通損失および、T b ~ T c の期間におけるスイッチング素子 S 2 の導通損失を低減することができる。

【 0 1 3 8 】

40

状態 B では、直流電源 10 および 20 の両方が回生状態である。この状態では、電流 I ( L 1 ) の上昇タイミングと、電流 I ( L 2 ) の下降タイミングとが図中の T b で重なるような電流位相となるように、キャリア信号の位相差 を調整する。これにより、T b におけるスイッチング素子 S 4 のターンオン損失およびスイッチング素子 S 2 のターンオフ損失を低減できる。さらに、上述のように、T a ~ T b の期間におけるスイッチング素子 S 2 の導通損失および、T b ~ T c の期間におけるスイッチング素子 S 4 の導通損失を低減することができる。

【 0 1 3 9 】

状態 C では、直流電源 10 が回生状態である一方で、直流電源 20 は力行状態である。この状態では、電流 I ( L 1 ) の下降タイミングと、電流 I ( L 2 ) の下降タイミングと

50

が図中のT aで重なるような電流位相となるように、キャリア信号の位相差を調整する。これにより、T aにおけるスイッチング素子S 3のターンオン損失およびスイッチング素子S 1のターンオフ損失を低減できる。さらに、上述のように、T a～T bの期間におけるスイッチング素子S 1の導通損失および、T c～T aの期間におけるスイッチング素子S 3の導通損失を低減することができる。

【0140】

さらに、状態Dでは、直流電源10が力行状態である一方で、直流電源20は回生状態である。この状態では、電流I(L1)の上昇タイミングと、電流I(L2)の上昇タイミングとが図中のT cで重なるような電流位相となるように、キャリア信号の位相差を調整する。これにより、T cにおけるスイッチング素子S 1のターンオン損失およびスイッチング素子S 3のターンオフ損失を低減できる。さらに、上述のように、T b～T cの期間におけるスイッチング素子S 1の導通損失および、T c～T aの期間におけるスイッチング素子S 3の導通損失を低減することができる。

10

【0141】

このように、直流電源10および20の力行/回生状態の組合せによって、スイッチング素子S 1～S 4での損失を低減するための位相差が異なる。したがって、力行/回生状態の組合せ(図21での状態A～D)ごとに、上述した、位相差マップまたは位相差算出式を設定することが好ましい。

【0142】

このように、本実施の形態による電力変換器50における実施の形態1に従うキャリア位相制御では、電力変換器50の動作状態、具体的には、直流電源10, 20の電流/電圧制御のためのデューティ比、あるいは、当該デューティ比と直流電源10, 20の力行/回生状態とに応じて、キャリア信号25a, 25bの間の位相差を調整する。特に、上述した、位相差マップまたは位相差算出式に従って、図21に示した電流位相が実現されるように位相差を設定することによって、電力変換器50の動作状態の変化に対応させて、スイッチング素子S 1～S 4の損失が低減された高効率の直流電力変換を実行することができる。

20

【0143】

[実施の形態2]

上述のように、本実施の形態による電力変換器50は、電力変換器50は、スイッチング素子S 1～S 4の制御によって、パラレル接続モードおよびシリーズ接続モードとを切替えて動作することが可能である。実施の形態2では、電力変換器50のシリーズ接続モードにおける制御動作、特に、制御演算を簡易にするための制御について説明する。

30

【0144】

(シリーズ接続モードでの回路動作)

まず、図22および図23を用いて、電力変換器50のシリーズ接続モードでの回路動作について説明する。

【0145】

図22(a)に示されるように、スイッチング素子S 3をオン固定することによって、直流電源10および20を電源配線PLに対して直列に接続することができる。このときの等価回路が図22(b)に示される。

40

【0146】

図22(b)を参照して、シリーズ接続モードでは、直列接続された直流電源10および20と電源配線PLとの間では、スイッチング素子S 2, S 4を共通にオンオフ制御することによって、昇圧チョッパ回路の下アーム素子のオン期間およびオフ期間を交互に形成できる。なお、スイッチング素子S 1は、スイッチング素子S 2, S 4のオフ期間にオンされることによって、負荷30からの回生を制御するスイッチとして動作する。また、オン固定されたスイッチング素子S 3により、リアクトルL 1をスイッチング素子S 4と接続する配線15が等価的に形成される。

【0147】

50

図 2 2 に示した回路動作においても、図 4 , 図 5 で説明したのと同様に、リアクトル L 1 , L 2 の蓄積エネルギーを放出するための還流経路が必要である。

【 0 1 4 8 】

図 2 3 には、図 2 2 に示した回路動作時（シリーズ接続モード）におけるリアクトルの還流経路が示される。図 2 3 ( a ) には、力行状態における還流経路が示され、図 2 3 ( b ) には、回生状態における還流経路が示される。

【 0 1 4 9 】

図 2 3 ( a ) を参照して、図 2 2 ( b ) の等価回路において、力行状態におけるリアクトル L 1 の電流は、配線 1 5、ダイオード D 2 , D 1、電源配線 P L、負荷 3 0、および接地配線 G L を介した電流経路 1 1 1 によって還流することができる。また、力行状態におけるリアクトル L 2 の電流は、ダイオード D 1、電源配線 P L、負荷 3 0、ダイオード D 4、および配線 1 5 を介した電流経路 1 1 2 により還流することができる。なお、スイッチング素子 S 2 , S 4 を同時にオンオフしていれば、リアクトル L 1 , L 2 の電流は等しいため、配線 1 5 には電流が流れない。この結果、ダイオード D 2 , D 4 にも電流は流れない。

【 0 1 5 0 】

図 2 3 ( b ) を参照して、図 2 2 ( b ) の等価回路において、回生状態におけるリアクトル L 1 の電流は、ダイオード D 4 および配線 1 5 を介した電流経路 1 1 3 によって還流することができる。同様に、回生状態におけるリアクトル L 2 の電流は、ダイオード D 2 および配線 1 5 を介した電流経路 1 1 4 によって還流することができる。なお、スイッチング素子 S 2 , S 4 を同時にオンオフしていれば、リアクトル L 1 , L 2 の電流は等しいため、ダイオード D 2 , D 4 の電流も等しくなる。この結果、配線 1 5 には電流が流れない。

【 0 1 5 1 】

このように、電力変換器 5 0 では、シリーズ接続モードでの動作時において、力行状態および回生状態のいずれにおいても、リアクトル L 1 , L 2 に蓄積されたエネルギーを放出する還流経路が確保されている。

【 0 1 5 2 】

次に、図 2 4 を用いて、シリーズ接続モードにおける直流電力変換（昇圧動作）を説明する。

【 0 1 5 3 】

図 2 4 ( a ) を参照して、直流電源 1 0 , 2 0 を直列接続するためにスイッチング素子 S 3 がオン固定される一方で、スイッチング素子 S 2 , S 4 のペアがオンし、スイッチング素子 S 1 がオフされる。これにより、リアクトル L 1 , L 2 にエネルギーを蓄積するための電流経路 1 4 0 , 1 4 1 が形成される。この結果、直列接続された直流電源 1 0 , 2 0 に対して、昇圧チョッパ回路の下アーム素子をオンした状態が形成される。

【 0 1 5 4 】

これに対して、図 2 4 ( b ) を参照して、スイッチング素子 S 3 をオン固定したままで、図 2 4 ( a ) とは反対に、スイッチング素子 S 2 , S 4 のペアがオフし、スイッチング素子 S 1 がオンされる。これにより、電流経路 1 4 2 が形成される。電流経路 1 4 2 により、直列接続された直流電源 1 0 , 2 0 からのエネルギーと、リアクトル L 1 , L 2 に蓄積されたエネルギーとの和が電源配線 P L へ出力される。この結果、直列接続された直流電源 1 0 , 2 0 に対して、昇圧チョッパ回路の上アーム素子をオンした状態が形成される。

【 0 1 5 5 】

スイッチング素子 S 3 がオン固定された下で、スイッチング素子 S 2 , S 4 のペアがオンされる一方でスイッチング素子 S 1 がオフされている第 1 の期間と、スイッチング素子 S 1 がオンされる一方でスイッチング素子 S 2 , S 4 がオフされている第 2 の期間とを交互に繰り返すことにより、図 2 4 ( a ) の電流経路 1 4 0 , 1 4 1 および図 2 4 ( b ) の電流経路 1 4 2 が交互に形成される。

【 0 1 5 6 】

10

20

30

40

50

シリーズ接続モードの直流電力変換では、直流電源 10 の電圧  $V[1]$ 、直流電源 20 の電圧  $V[2]$ 、および、電源配線 PL の出力電圧  $V_o$  の間には、下記 (10) 式に示す関係が成立する。(10) 式では、スイッチング素子  $S_2$ 、 $S_4$  のペアがオンされる第 1 の期間のデューティ比を  $D_c$  とする。

【0157】

$$V_o = 1 / (1 - D_c) \cdot (V[1] + V[2]) \quad \dots (10)$$

ただし、 $V[1]$  および  $V[2]$  が異なるときや、リアクトル  $L_1$ 、 $L_2$  のインダクタンスが異なるときには、図 24 (a) の動作終了時におけるリアクトル  $L_1$ 、 $L_2$  の電流値がそれぞれ異なる。したがって、図 24 (b) の動作への移行直後には、リアクトル  $L_1$  の電流の方が大きいときには電流経路 143 を介して差分の電流が流れる。一方、リアクトル  $L_2$  の電流の方が大きいときには電流経路 144 を介して、差分の電流が流れる。

10

【0158】

(シリーズ接続モードでの基本的な制御動作)

次に、電力変換器 50 のシリーズ接続モードにおける制御動作について説明する。以下に説明する制御動作は、制御装置 40 によるハードウェア処理および/またはソフトウェア処理によって実現される。

【0159】

図 25 には、シリーズ接続モードにおける負荷側から見た等価回路が示される。

図 25 を参照して、シリーズ接続モードでは、負荷 30 に対して、電源  $PS_1$  および電源  $PS_2$  が直列に接続される。このため、電源  $PS_1$  および  $PS_2$  を流れる電流は共通となる。したがって、出力電圧  $V_o$  を制御するためには、電源  $PS_1$  および  $PS_2$  は、共通に電圧制御されることが必要である。

20

【0160】

直列接続された電源  $PS_1$  および  $PS_2$  は、図 24 に示した直流電力変換動作を実行する昇圧チョッパ回路に相当する。すなわち、電源  $PS_1$ 、 $PS_2$  は、直流電源 10、20 の電圧  $V[1]$  および  $V[2]$  の和と、出力電圧  $V_o$  との間で、式 (10) に示した電圧変換比による直流電力変換機能を有する。

【0161】

シリーズ接続モードでは、直流電源 10 の電力  $P[1]$  および直流電源 20 の電力  $P[2]$  を直接制御することはできない。直流電源 10 の電力  $P[1]$  および電圧  $V[1]$  と、直流電源 20 の電力  $P[2]$  および電圧  $V[2]$  との間には、下記 (11) 式の関係が成立する。なお、電力  $P[1]$  および電力  $P[2]$  の和が、負荷 30 の電力  $P_o$  となる点 ( $P_o = P[1] + P[2]$ ) は、パラレル接続モードと同様である。

30

【0162】

$$P[1] : P[2] = V[1] : V[2] \quad \dots (11)$$

図 26 を参照して、電源  $PS_1$ 、 $PS_2$  に共通のデューティ比  $D_c$  (式 (10) 参照) は、電圧源として動作するための電圧フィードバック制御 (図 27) によって算出される。なお、図 26 中では、デューティ比  $D_c$  を示す電圧信号を、同一の符号  $D_c$  で示している。

【0163】

制御パルス信号  $SD_c$  は、図 9 および図 10 と同様の PWM 制御によって、デューティ比  $D_c$  (式 (10) 参照) に基づいて生成される。制御パルス信号  $SD_c$  は、制御パルス信号  $SD_c$  の反転信号である。制御パルス信号  $SD_c$  のデューティはデューティ比  $D_c$  と同等であり、制御パルス信号  $SD_c$  のデューティは  $(1 - D_c)$  と同等である。

40

【0164】

制御パルス信号  $SD_c$  は、図 24 に示した昇圧チョッパ回路の下アーム素子のオンオフを制御する信号に対応する。一方、制御パルス信号  $SD_c$  は、図 24 に示した昇圧チョッパ回路の上アーム素子のオンオフを制御する信号に対応する。

【0165】

図 27 には、シリーズ接続モードにおける制御ブロック 203 の構成例が示される。

50

図 27 を参照して、制御ブロック 203 は、出力電圧  $V_o$  の電圧指令値  $V_o^*$  と、出力電圧  $V_o$  の偏差を  $PI$  (比例積分) 演算したフィードバック制御量と、フィードフォワード制御量  $DvFF$  との和に従って、電圧制御のためのデューティ比指令値  $Dv$  を生成する。伝達関数  $Hv$  は、直列接続された電源  $PS1$ ,  $PS2$  の伝達関数に相当する。

【0166】

図 28 には、シリーズ接続モードにおける各制御データの設定が示される。

図 28 を参照して、図 24 に示した電圧制御のためのデューティ比指令値  $Dv$  が、デューティ比  $Dc$  に用いられる。電圧制御によって制御される電圧は、出力電圧  $V_o$  である。図 27 中の伝達関数  $Hv$  は、図 27 に示した昇圧チョッパ回路の伝達関数に相当する。また、フィードフォワード制御量  $DvFF$  は、下記 (12) に示すように、直列接続された電源電圧  $V[1] + V[2]$  と、出力電圧  $V_o$  との電圧差に応じて設定される。

10

【0167】

$$DvFF = (V_o - (V[2] + V[1])) / V_o \quad \dots (12)$$

デューティ比  $Dc$  ( $Dc = Dv$ ) に応じて、図 26 に示した制御パルス信号  $SDc$  および  $/SDc$  が生成される。

【0168】

スイッチング素子  $S1 \sim S4$  のオンオフをそれぞれ制御するための制御信号  $SG1 \sim SG4$  は、制御パルス信号  $SDc$  および  $/SDc$  に従って、図 24 に示した昇圧チョッパ回路を制御するように設定される。

【0169】

シリーズ接続モードでは、スイッチング素子  $S3$  をオン固定することによって、直流電源 10 および 20 が直列に接続される。したがって、制御信号  $SG3$  は、 $H$  レベルに固定される。

20

【0170】

スイッチング素子  $S1$  は、図 24 の昇圧チョッパ回路では上アーム素子を形成する。したがって、制御パルス信号  $/SDc$  が制御信号  $SG1$  として用いられる。また、スイッチング素子  $S2$ ,  $S4$  は、図 24 の昇圧チョッパ回路では下アーム素子を形成する。したがって、制御パルス信号  $SDc$  が制御信号  $SG2$ ,  $SG4$  として用いられる。

【0171】

(シリーズ接続モードでの効率的な制御動作)

30

上述のように、電力変換器 50 では、シリーズ接続モードとパラレル接続モードとを選択することができる。実施の形態 1 で説明したように、パラレル接続モードでは、直流電源 10, 20 の電力を独立に制御することができる。一方で、シリーズ接続モードでは、昇圧比 (電圧変換比) がパラレル接続モードよりも低くなるので、効率が上昇することが期待される。したがって、 $V_o^* > (V[1] + V[2])$  のときには、パラレル接続モードからシリーズ接続モードへの切替を指向することが好ましい。

【0172】

図 29 には、上述したパラレル接続モードにおける制御信号  $SG1 \sim SG4$  と、シリーズ接続モードにおける制御信号  $SG1 \sim SG4$  とが比較される。上述のように、パラレル接続モードでは、電圧  $V[1]$  または  $V[2]$  と出力電圧  $V_o$  との電圧変換比を制御するためのデューティ比  $Da$ ,  $Db$  に基づく論理演算によって制御信号  $SG1 \sim SG4$  が生成される。一方、シリーズ接続モードでは、電圧  $V[1] + V[2]$  と出力電圧  $V_o$  との電圧変換比を制御するためのデューティ比  $Dc$  に基づく論理演算によって制御信号  $SG1 \sim SG4$  が生成される。

40

【0173】

このように、図 29 に従えば、パラレル接続モードおよびシリーズ接続モードのそれぞれにおいて、異なる制御演算が必要である。

【0174】

図 30 には、図 29 に従ってパラレル接続モードからシリーズ接続モードへ切替える際における第 1 の動作波形例が示される。図 30 では、直流電源 10 および 20 の PWM 制

50

御が同位相のキャリア信号 25 によって実行される際の動作が示される。

【 0 1 7 5 】

図 30 を参照して、パラレル接続モードにおいて、デューティ比  $D_a$  ,  $D_b$  に加えて、デューティ比  $D_c$  が演算されている。この結果、パラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号 25 の山で発生されると、即座に、シリーズ接続モードでの制御に従って、制御信号  $S_{G1} \sim S_{G4}$  を生成することができる。しかしながら、パラレル接続モードにおいても、制御には本来不要であるデューティ比  $D_c$  をバックグラウンドで演算することになるので、制御装置 40 の演算負荷が高くなる。このため、制御装置 40 の高コスト化や、制御装置 40 のスペック上制御周期を長くせざるを得なくなることによる制御精度の低下が懸念される。

10

【 0 1 7 6 】

図 31 には、図 30 の様なバックグラウンド演算を行なうことなく、パラレル接続モードからシリーズ接続モードへ切替えるための制御動作が示される。

【 0 1 7 7 】

図 31 を参照して、デューティ比  $D_c$  はパラレル接続モードでは演算されておらず、パラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号 25 の山で発生されてから、デューティ比  $D_c$  の演算が開始される。したがって、図 30 の動作波形例のように、制御装置 40 の演算負荷が高くなることはない。

【 0 1 7 8 】

しかしながら、図 31 の例では、デューティ比  $D_c$  およびこれに基づく PWM 制御によって制御パルス信号  $S_{Dc}$  が求められるまでの間、シリーズ接続モードを開始することができない。たとえば、図 31 に示すように、切替指令が発生されてから、実際にシリーズ接続モードが開始されるまで、キャリア信号 25 の半周期分の遅れが発生してしまう。これにより、制御精度が低下することが懸念される。

20

【 0 1 7 9 】

本発明の実施の形態 2 では、実施の形態 1 で説明したパラレル接続モードにおけるキャリア位相制御をシリーズ接続モードへも適用することによって、モード切替時の制御動作を効率化する。

【 0 1 8 0 】

図 32 に示すように、シリーズ接続モードでは直流電源 10 および 20 が直列に接続されるので、直流電源 10 および 20 の両方が力行となる状態 (図 21 での状態 A) および直流電源 10 および 20 の両方が回生となる状態 (図 21 の状態 B) のいずれかの状態しか存在しない。

30

【 0 1 8 1 】

したがって、実施の形態 2 による制御動作では、キャリア信号間の位相差は、図 21 の状態 A , B に示されるように、スイッチング素子  $S_2$  のターンオンとスイッチング素子  $S_4$  のターンオフとが重なるように、あるいは、スイッチング素子  $S_4$  のターンオンとスイッチング素子  $S_2$  のターンオフとが重なるように設定される。

【 0 1 8 2 】

このように位相差が設定されると、図 33 に示されるように、制御パルス信号  $S_{Da}$  の立下りタイミングと、制御パルス信号  $S_{Db}$  の立上りタイミングとが重なることになる。あるいは、制御パルス信号  $S_{Da}$  の立上りタイミングと、制御パルス信号  $S_{Db}$  の立下りタイミングとが重なる。これにより、図 21 の状態 A , B に示した電流位相が実現されることになる。

40

【 0 1 8 3 】

このときのデューティ比  $D_a$  ,  $D_b$  を考える。式 (2) を変形することにより、 $D_a$  について下記 (13) 式が得られる。

【 0 1 8 4 】

$$D_a = (V_o - V[1]) / V_o \quad \dots (13)$$

同様に、式 (3) を変形することにより、 $D_b$  について下記 (14) 式が得られる。

50



## 【 0 1 8 5 】

$$D_b = (V_o - V[2]) / V_o \quad \dots (14)$$

図 29 に示されるように、パラレル接続モードにおける制御信号 S G 3 は、制御パルス信号 S D a および S D b の論理和に基づいて生成される。したがって、制御パルス信号 S D a の立下り（または立上り）タイミングと、制御パルス信号 S D b の立上り（または立下り）タイミングとが重なるように位相差を設定すると、 $V_o > (V[1] + V[2])$  が成立するとき、パラレル接続モードにおける制御信号 S G 3 の H レベル期間の比率が 1.0 を超えることが理解される。すなわち、 $V_o > (V[1] + V[2])$  のときには、デューティ比  $D_a$ 、 $D_b$  によるパラレル接続モードと共通の PWM 制御によっても、制御信号 S G 3 が H レベルに固定される。

10

## 【 0 1 8 6 】

図 29 に示されるように、パラレル接続モードにおける制御信号 S G 1 は、制御パルス信号 / S D a および / S D b の論理和に基づいて生成される。図 33 を参照して、実施の形態 1 に従って位相差を設定すると、制御パルス信号 / S D a の立上りタイミングと、制御パルス信号 / S D b の立上りタイミングとが重なる。このため、制御信号 S G 1 のデューティ比 H D 1 は、 $D_{SG1} = (1 - D_a) + (1 - D_b)$  で示される。すなわち、 $D_{SG1}$  は、下記 (15) 式で示される。

## 【 0 1 8 7 】

$$D_{SG1} = (V[1] + V[2]) / V_o \quad \dots (15)$$

一方で、デューティ比  $D_c$  は、式 (2) を変形することにより、下記 (16) 式で示される。

20

## 【 0 1 8 8 】

$$D_c = 1 - (V[1] + V[2]) / V_o \quad \dots (16)$$

したがって、図 29 のシリーズ接続モードでの論理演算に従って、 $S_{G1} = / S_{Gc}$  とすると、制御信号 S G 1 のデューティ  $D_{SG1}$  は、下記 (17) 式で示される。

## 【 0 1 8 9 】

$$D_{SG1} = 1 - D_c = (V[1] + V[2]) / V_o \quad \dots (17)$$

このように、実施の形態 1 によるキャリア位相制御に従って位相差を設定した場合には、デューティ比  $D_a$ 、 $D_b$  による制御パルス信号 S D a、S D b に基づく論理演算、具体的には、/ S D a および / S D b の論理和によって、デューティ比  $D_c$  に基づく制御パルス信号 / S D c とデューティ比が等しい信号を生成することができる。すなわち、制御パルス信号 S D a、S D b に基づいて、シリーズ接続モードにおける制御信号 S G 1 を生成することができる。

30

## 【 0 1 9 0 】

また、図 29 に示されるように、シリーズ接続モードにおける制御信号 S G 2、S G 4 は、制御信号 S G 1 の反転信号である。 $\text{not}(/ S D b \text{ or } / S D a)$  の論理演算結果は、S D a および S D b の論理積 (S D b and S D a) となる。したがって、制御パルス信号 S D c に従って設定されるべき制御信号 S G 2、S G 4 についても、制御パルス信号 S D a および S D b の論理演算に基づいて生成することができる。

## 【 0 1 9 1 】

このように、制御パルス信号 S D a (/ S D a) および制御パルス信号 S D b (/ S D b) のエッジが重なるように、キャリア信号間の位相差を設定すると、図 34 に示すように、シリーズ接続モードにおけるデューティ比  $D_c$  に基づいて設定されるべき制御信号 S G 1 ~ S G 4 を、デューティ比  $D_a$ 、 $D_b$  に基づく制御パルス信号 S D a、S D b から生成することが可能である。

40

## 【 0 1 9 2 】

具体的には、上述のように、制御信号 S G 3 は、制御パルス信号 S D a および S D b の論理和によって、H レベルに固定された信号となる。また、制御信号 S G 1 は、制御パルス信号 / S D a および / S D b の論理和によって、デューティ比  $D_c$  に基づく PWM 制御と同等のデューティを有するように生成できる。また、シリーズ接続モードにおいて、制

50

御信号SG1と相補に設定される制御信号SG2, SG4についても、制御パルス信号SDaおよびSDbの論理積によって生成できる。

【0193】

図35には、実施の形態2に従うパラレル接続モードからシリーズ接続モードへの切替時の動作波形例が示される。

【0194】

図35を参照して、図34に従う論理演算によって、デューティ比Dcを算出することなく、デューティ比Da, Dbに基づいて、シリーズ接続モードでの制御信号SG1~SG4を生成することができる。

【0195】

したがって、たとえば、キャリア信号25aの山でパラレル接続モードからシリーズ接続モードへの切替指令がキャリア信号25の山で発生されても、パラレル接続モードで演算されていた、その時点でのデューティ比Da, Dbに基づいて、シリーズ接続モードでの制御信号SG1~SG4を即座に生成することができる。

【0196】

このため、図30で説明したようなパラレル接続モードにおける制御装置40の演算負荷増大や、図31で説明したような制御遅れを発生させることなく、パラレル接続モードからシリーズ接続モードへの切替処理を実行することができる。

【0197】

このように、本発明の実施の形態2によれば、実施の形態1と同様のキャリア位相制御によってキャリア信号間の位相差を設定することにより、制御パルス信号SDa(/SDa), SDb(/SDb)から、デューティ比Dcに基づく制御信号SG1~SG4を生成することができる。すなわち、共通の制御パルス信号SDa(/SDa), SDb(/SDb)に基づく論理演算を図34に示すように切替えるだけで、パラレル接続モードおよびシリーズ接続モードの間の切替処理を実行できる。

【0198】

[実施の形態3]

実施の形態3では、実施の形態1および2に従う電源システム5を具体的に適用した電動車両の電源システムの構成例および動作について説明する。

【0199】

図36は、本発明の実施の形態による電源システムが適用された車両電源システムの構成例を示す回路図である。

【0200】

図36を参照して、直流電源10としては、複数の二次電池セルが直列接続された組電池が用いられる。また、直流電源20としては、直列接続された複数の電気二重層キャパシタが用いられる。さらに、電力変換器50からの直流電圧が出力される電源配線PLおよび接地配線GLの間には平滑コンデンサ35が設けられる。

【0201】

負荷30は、電源配線PL上の直流電圧Voを3相交流電圧に変換するための3相インバータ31と、3相インバータ31からの3相交流電力を受けて動作するモータジェネレータ32とを含む。たとえば、モータジェネレータ32は、電気自動車やハイブリッド自動車等に搭載される走行用電動機で構成される。すなわち、モータジェネレータ32は、電気自動車やハイブリッド自動車等の減速時には、回生発電を行う。モータジェネレータ32の発電動作時には、3相インバータ31は、モータジェネレータ32が発電した3相交流電力を直流電力に変換して電源配線PLに出力する。この直流電力によって、直流電源10および/または直流電源20を充電することができる。

【0202】

図36のシステム構成例では、二次電池で構成される直流電源10を定常的な電力供給源として使用し、電気二重層キャパシタで構成される直流電源20を補助的な電力供給源として使用することが好ましい。このため、パラレル接続モードでは、直流電源10の電

10

20

30

40

50

力を制御して、二次電池の過充電または過放電を防止するために、直流電源 10 を電流制御する。一方、直流電源 20 は電圧制御される。

#### 【0203】

パラレル接続モードでは、出力電圧  $V_o$  を電圧指令値  $V_o^*$  に従って制御するとともに、負荷 30 に対して直流電源 10 および 20 から並列に電力を授受できる。このため、一方の直流電源からの出力確保が困難な状態（たとえば極低温時）においても、負荷 30 に必要なエネルギーを供給することが可能である。また、直流電源 10, 20 の電力を独立に制御することができるので、直流電源 10, 20 の各電力を精密に管理できる。すなわち、直流電源 10, 20 の各々を、より安全に使用できる。また、直流電源 10 および 20 が独立して制御できるので、直流電源 10, 20 の間で電力の授受を行うことも可能となる。この結果、たとえば、負荷 30 の作動前に、電源配線 PL を介して、直流電源 10, 20 の一方の電源によって、他方の電源をプリチャージすることも可能である。

10

#### 【0204】

なお、図示は省略するが、負荷 30（モータジェネレータ 32）が発電した回生状態時にも、直流電源 10 に充電される電力  $P[1]$  を電流制御によって一定値に維持するとともに、残りの電力を直流電源 20 に受入れる電力配分制御を、出力電圧  $V_o$  の制御と同時に実現することができる。

#### 【0205】

一方、シリーズ接続モードでは、負荷 30 の電力  $P_o$  が同じであれば、電力変換器 50 内のスイッチング素子  $S_1 \sim S_4$  を流れる電流が、パラレル接続モードよりも低下する。シリーズ接続モードでは、直列接続によって電圧  $V[1] + V[2]$  に対する直流電力変換が実行される一方で、パラレル接続モードでは、電圧  $V[1]$  に対する直流電力変換による電流と、電圧  $V[2]$  に対する直流電力変換による電流との和が各スイッチング素子を流れるからである。したがって、シリーズ接続モードでは、スイッチング素子での電力損失を低下することにより、効率を向上することができる。さらに、シリーズ接続モードでは、負荷 30 と直流電源 10, 20 との間での電力授受に伴う電圧  $V[1]$ ,  $V[2]$  の変動の影響を受けることなく、出力電圧  $V_o$  を制御することができる。

20

#### 【0206】

また、パラレル接続モードでは、デューティ比  $D_a$ ,  $D_b$  は、電圧  $V[1]$ ,  $V[2]$  に対する出力電圧  $V_o$  の比に従って設定されるため、一方の直流電源の電圧が低下すると、1.0 に近い値となってしまう。したがって、制御信号  $SG_1 \sim SG_4$  のいずれかの H レベル期間比が 1.0 に近づく可能性がある。実際の昇圧チョッパ回路の制御では、上アーム素子および下アーム素子が同時にオンすることを確実に防止するためのデッドタイムを設ける必要があるため、実現可能なデューティ比  $D_a$ ,  $D_b$  には上限値が存在する。したがって、パラレル接続モードのみでは、一方の直流電源の電圧がある程度低下すると電圧制御が不能となってしまう。すなわち、直流電源 10, 20 の蓄積エネルギーを使い切る点で、パラレル接続モードには一定の限界が存在する。

30

#### 【0207】

これに対して、シリーズ接続モードにおけるデューティ比  $D_c$  は、電圧  $V[1] + V[2]$  に対する出力電圧  $V_o$  の比に従って設定されるため、一方の直流電源の電圧が低下しても、それ程大きな値とはならない。したがって、パラレル接続モードの場合とは異なり、一方の直流電源の電圧がある程度低下した場合にも電圧制御を継続することができる。この結果、シリーズ接続モードでは、直流電源 10, 20 を直列接続することにより、直流電源 10, 20 の蓄積エネルギーを使い切る点で、パラレル接続モードよりも有利である。

40

#### 【0208】

なお、実施の形態 2 を適用したシリーズ接続モードにおいても、デューティ比  $D_c$  は演算されないものの、制御パルス信号  $SD_a$ ,  $SD_b$  に基づいて、実際にはデューティ比  $D_c$  に従って、スイッチング素子  $S_1 \sim S_4$  のオンオフが制御されるので、上記の特徴点は共通に適用される。

50

## 【0209】

このように実施の形態3による電源システム(車両電源システム)では、複数のスイッチング素子 $S_1 \sim S_4$ の制御によって、2つの直流電源10, 20を並列接続するモードと直列接続するモードとを使い分けることができる。この結果、電動車両の電源システムにおいて、負荷電力への対応性(消費電力の供給および発電電力の受入)および電力管理性が向上するパラレル接続モードと、効率および蓄積エネルギーの活用性に優れたシリーズ接続モードとを使い分けることができる。これにより、2つの直流電源10, 20を有効に使用して、同一の蓄積電力に対する電動車両の走行距離を延ばすことができる。

## 【0210】

特に、実施の形態1, 2に従うキャリア位相制御を適用した場合には、出力電圧 $V_o$ と電圧 $V[1]$ ,  $V[2]$ との関係に従って、パラレル接続モードとシリーズ接続モードとが自動的に切替られることになる。具体的には、 $V_o > V[1]$ ,  $V[2]$ のときには、シリーズ接続モードが自動的に適用される。

10

## 【0211】

なお、本実施の形態では、直流電源10および直流電源20について、二次電池および電気二重層キャパシタに代表される、異なる種類の直流電源を適用する例を説明した。異なる種類、特に、エネルギー密度およびパワー密度(ラゴンプロット)が異なる直流電源を組み合わせて負荷へ電力を供給する態様とすれば、特にパラレル接続モードにおいて、互いに苦手な動作領域での出力を補うような形で、広い動作領域に対して負荷電力の確保が容易となる。

20

## 【0212】

また、出力電圧が異なる2つの直流電源を組み合わせる場合にも、シリーズ接続モードおよびパラレル接続モードの切替によって、直流電源を有効に使用できることが期待される。ただし、直流電源10および20が、同一定格電圧の電源および/または同一種類の電源であっても、本発明の適用は妨げられることはない点について確認的に記載する。たとえば、同一タイプの直流電源を主電源および副電源として用いる場合に、本発明による電源システムを構成することが好適である。

## 【0213】

また、負荷30は、制御された直流電圧 $V_o$ によって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電気自動車やハイブリッド自動車等に搭載される走行用電動機およびインバータによって負荷30が構成される例を説明したが、本発明の適用はこのような場合に限定されるものではない。

30

## 【0214】

さらに、電力変換器50の構成についても、図1の例示に限定されるものではない。すなわち、電力変換器に含まれる複数のスイッチング素子の少なくとも一部が、第1の直流電源に対する電力変換経路と、第2の直流電源に対する電力変換経路との両方に含まれるように配置される構成であれば、実施の形態1による位相制御および、実施の形態2によるシリーズ接続モードでの制御処理を適用することが可能である。

## 【0215】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

40

## 【産業上の利用可能性】

## 【0216】

この発明は、2つの直流電源と負荷との間で直流電力変換を実行するため電源システムに適用することができる。

## 【符号の説明】


## 【0217】

50


5 電源システム、10 直流電源、15 配線、25, 25a, 25b キャリア信号、30 負荷、31 インバータ、32 モータジェネレータ、35 平滑コンデンサ、40 制御装置、50 電力変換器、102~109, 111~114, 120, 121, 130, 131, 140~144 電流経路、201, 202, 203 制御ブロック、D1~D4 逆並列ダイオード、DT, Da, Db, Dc デューティ比、Di, Dv デューティ比指令値、DiFF, DvFF フィードフォワード制御量、GL 接地配線、Hi, Hv 伝達関数、Ii\* 電流指令値、Ii 電流、L1, L2 リアクトル、N1, N2, N3 ノード、PL 電源配線、PS1, PS2 電源、S1~S4 電力用半導体スイッチング素子、SDa(/SDa), SDb(/SDb), SDc(/SDc) 制御パルス信号、SG1~SG4 制御信号、V[1], V[2] 電圧、Vo 出力電圧、Vo\* 電圧指令値。

10


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】




【図12】




【図13】

	パラレル接続I	パラレル接続II
SG1		/SDa or /SDb
SG2		/SDa or SDb
SG3	SDa or SDb	
SG4	SDa or /SDb	
Dv	Db	Da
Di	Da	Db
Hv	図7の伝達関数	図6の伝達関数
Hi	図6の伝達関数	図7の伝達関数
DvFF	$(V_o - V[2]) / V_o$	$(V_o - V[1]) / V_o$
DIFF	$(V_o - V[1]) / V_o$	$(V_o - V[2]) / V_o$
Ii	I[1]	I[2]


【図14】




【図15】




【図16】




【図17】



【図18】




【図19】






【図20】




【図21】

動作状態	A	B	C	D
直流電源10の状態 直流電源20の状態	力行-力行	回生-回生	回生-力行	力行-回生
$I(L1), I(L2)$ の波形				
ターンオン損失が低減	$T_b \text{ で } S_4$	$T_b \text{ で } S_4$	$T_a \text{ で } S_3$	$T_c \text{ で } S_1$
ターンオフ損失が低減	$T_b \text{ で } S_4$	$T_b \text{ で } S_2$	$T_a \text{ で } S_1$	$T_c \text{ で } S_3$
導通損失が低減	$T_a \sim T_b \text{ で } S_4$	$T_a \sim T_b \text{ で } S_2$	$T_a \sim T_b \text{ で } S_1$	$T_b \sim T_c \text{ で } S_1$
導通損失が低減	$T_b \sim T_c \text{ で } S_2$	$T_b \sim T_c \text{ で } S_4$	$T_c \sim T_a \text{ で } S_3$	$T_c \sim T_a \text{ で } S_3$


【図22】




【図23】




【図24】




【図25】



【図26】



【図27】




【図28】

シリーズ接続	
SG1	/SDc
SG2	SDc
SG3	H固定
SG4	SDc
Dv	Dc
Hv	図24の伝達関数
DvFF	$\frac{[Vo-(V[2]+V[1])]}{Vo}$


【図29】

制御信号 パラレル シリーズ	SG4	SDc
	SG3	H固定
	SG2	SDc
	SG1	SDc
モード	/SDa or /SDb /SDa or /SDb /SDc	

【図30】




【図31】




【図34】

制御信号	パラレル	SG1	SG2	SG3	SG4
	シリーズ	/SDa or /SDb /SDa or /SDb	/SDa or SDb SDa and SDb	SDa or SDb SDa or SDb	SDa or /SDb SDa and SDb
モード					


【図32】




【図33】



【図35】



【図36】



---

フロントページの続き

- (72)発明者 柳沢 直樹  
愛知県愛知郡長久手町大字長湫字横道4番地の1 株式会社豊田中央研究所内
- (72)発明者 梅野 孝治  
愛知県愛知郡長久手町大字長湫字横道4番地の1 株式会社豊田中央研究所内
- (72)発明者 岡村 賢樹  
愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内
- (72)発明者 野辺 大悟  
愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内

審査官 安食 泰秀

- (56)参考文献 特開2010-213520(JP,A)  
特開2000-295715(JP,A)  
特開2008-054477(JP,A)

- (58)調査した分野(Int.Cl., DB名)
- |      |       |
|------|-------|
| H02M | 3/155 |
| H02J | 1/00  |