

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4182081号
(P4182081)

(45) 発行日 平成20年11月19日(2008.11.19)

(24) 登録日 平成20年9月5日(2008.9.5)

(51) Int.Cl. F I
H05B 41/392 (2006.01) H05B 41/392 L

請求項の数 2 (全 15 頁)

<p>(21) 出願番号 特願2005-110787 (P2005-110787) (22) 出願日 平成17年4月7日(2005.4.7) (65) 公開番号 特開2006-294328 (P2006-294328A) (43) 公開日 平成18年10月26日(2006.10.26) 審査請求日 平成17年12月15日(2005.12.15)</p>	<p>(73) 特許権者 000003067 TDK株式会社 東京都中央区日本橋一丁目13番1号 (74) 代理人 100094983 弁理士 北澤 一浩 (74) 代理人 100095946 弁理士 小泉 伸 (74) 代理人 100099829 弁理士 市川 朗子 (72) 発明者 松浦 研 東京都中央区日本橋一丁目13番1号 TDK株式会社内 審査官 宮崎 光治</p>
---	--

最終頁に続く

(54) 【発明の名称】 放電灯駆動装置

(57) 【特許請求の範囲】

【請求項1】

放電灯を駆動する放電灯駆動装置であって、
 前記放電灯に高周波数の交流電力を供給する駆動回路と、
 前記駆動回路を駆動する駆動パルスを生成して、前記放電灯を、前記放電灯が点灯している点灯期間と前記放電灯が消灯している消灯期間とが交互に現れるバースト調光にて点灯させる制御回路と、
 を有し、

前記制御回路は、

前記放電灯を流れる管電流の値を検出する電流検出手段と、
 検出された管電流の値と基準値との差を求める減算手段と、
 前記減算手段の出力信号を演算する積分器としてのデジタルフィルタと、
 前記デジタルフィルタの出力から前記駆動パルスを生成するパルス生成手段と、

を有し、

前記デジタルフィルタは、前記減算手段の出力信号を前記駆動パルスよりも高い周波数の基準クロックで積算し、前記基準クロックの入力が停止すると次の基準クロックが入力されるまで直前の基準クロックで積算した値を保持する機能を有し、

前記点灯期間は、前記点灯期間の開始直後の第1期間と、前記第1期間に続く前記第1期間よりも長期の第2期間とを含み、

前記制御回路は、前記第2期間では、前記基準値を目標の電流値に設定し、前記第1期

間では、前記基準値を、前記第 1 期間の終了時に前記目標の電流値となるように時間の経過に伴い増加する値とし、

前記基準クロックは、前記点灯期間は生成されるが前記消灯期間では停止され、

前記デジタルフィルタは、前記点灯期間の終了時に有する値を次の点灯期間の開始時まで保持し、

前記制御回路は、前記点灯期間において前記管電流を前記目標の電流値に調整することを特徴とする放電灯駆動装置。

【請求項 2】

2 つの電極を有する放電灯を駆動する放電灯駆動装置であって、

前記 2 つの電極のうち一方の電極に接続されて前記放電灯に高周波数の第 1 の交流電力を供給する第 1 の駆動回路と、

他方の電極に接続されて前記放電灯に前記第 1 の交流電力と同一の高周波数の第 2 の交流電力を供給する第 2 の駆動回路と、

前記第 1 及び第 2 の駆動回路の各々を駆動する駆動パルスを生じて、前記放電灯を、前記放電灯が点灯している点灯期間と前記放電灯が消灯している消灯期間とが交互に現れるバースト調光にて点灯させる制御回路と、

を有し、

前記制御回路は、

前記放電灯を流れる管電流の値を検出する電流検出手段と、

前記検出された管電流の値と基準値との差を求める減算手段と、

前記減算手段の出力信号を演算する積分器としてのデジタルフィルタと、

前記デジタルフィルタの出力から前記駆動パルスを生じるパルス生成手段と、

を有し、

前記デジタルフィルタは、前記減算手段の出力信号を前記駆動パルスよりも高い周波数の基準クロックで積算し、前記基準クロックの入力が停止すると次の基準クロックが入力されるまで直前の基準クロックで積算した値を保持する機能を有し、

前記点灯期間は、前記点灯期間の開始直後の第 1 期間と、前記第 1 期間に続く前記第 1 期間よりも長期の第 2 期間とを含み、

前記制御回路は、前記第 2 期間では、前記基準値を目標の電流値に設定し、前記第 1 期間では、前記基準値を、前記第 1 期間の終了時に前記目標の電流値となるように時間の経過に伴い増加する値とし、

前記基準クロックは、前記点灯期間は生成されるが前記消灯期間では停止され、

前記デジタルフィルタは、前記点灯期間の終了時に有する値を次の点灯期間の開始時まで保持し、

前記制御回路は、前記点灯期間において前記管電流を前記目標の電流値に調整することを特徴とする放電灯駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、2 つの電極を有する放電灯の点灯を制御する放電灯駆動装置に関する。

【背景技術】

【0002】

近年、コンピュータ用の液晶ディスプレイや、液晶テレビのバックライトとして、冷陰極蛍光灯 (cold cathode fluorescent lamp: C C F L) が用いられている。これらに用いられている放電灯の輝度を調整する場合、放電灯が点灯する点灯期間と放電灯が消灯している消灯期間とが交互に現れるバースト調光が行われている。

【発明の開示】

【発明が解決しようとする課題】

【0003】

バースト調光では、点灯期間の全体に亘り、放電灯を流れる管電流を輝度に対応した目

10

20

30

40

50

標値に調整することが求められている。しかしながら、点灯期間において、管電流を目標値にするまでに時間を要したり、或いは、点灯期間の開始直後にオーバーシュートが起きるなど、短時間のうちに目標値にすることが困難であった。

【0004】

本発明は、上記問題点に鑑み、放電灯をバースト調光で点灯する際、管電流をオーバーシュートを起こさずに短時間のうちに目標値に制御する放電灯駆動装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明は、放電灯を駆動する放電灯駆動装置であって、放電灯に高周波数の交流電力を供給する駆動回路と、駆動回路を駆動する駆動パルスを生成して、放電灯が点灯している点灯期間と前記放電灯が消灯している消灯期間とが交互に現れるバースト調光にて放電灯を点灯させる制御回路とを有する。制御回路は、放電灯を流れる管電流の値を検出する電流検出手段と、検出された管電流の値と基準値との差を求める減算手段と、減算手段の出力信号を演算する積分器としてのデジタルフィルタと、デジタルフィルタの出力から駆動パルスを生成するパルス生成手段とを有する。デジタルフィルタは、減算手段の出力信号を駆動パルスよりも高い周波数の基準クロックで積算し、基準クロックの入力が停止すると、次の基準クロックが入力されるまで直前の基準クロックで積算した値を保持する機能を有する。点灯期間は、点灯期間の開始直後の第1期間と、第1期間に続く第1期間よりも長期の第2期間とを含む。制御回路は、第2期間では、基準値を目標の電流値に設定し、第1期間では、基準値を、第1期間の終了時に目標の電流値となるように時間の経過に伴い増加する値とする。基準クロックは、前記点灯期間は生成されるが前記消灯期間では停止される。デジタルフィルタは、点灯期間の終了時に有する値を次の点灯期間の開始時まで保持する。制御回路は、点灯期間において管電流を目標の電流値に調整する。

【0006】

上記構成により、駆動回路は、制御回路から出力される駆動パルスによって駆動されて、点灯期間に交流電力を放電灯に供給する。従って、放電灯は、点灯期間において交流電力により管電流が流れて点灯され、消灯期間において消灯され、点灯及び消灯を繰り返して、目標の輝度で発光する。

【0007】

点灯期間において、放電灯が点灯している間、制御回路は、電流検出手段によって管電流を検出し、減算手段によって検出された管電流の値と基準値との差を求める。さらに、デジタルフィルタは、基準クロックによって減算手段の出力を積分し、パルス生成手段によって駆動パルスを生成して、放電灯に供給する交流電力を調整して、放電灯に目標の管電流を流して所定の輝度で発光させる。

【0008】

制御回路においては、消灯期間に入ると、デジタルフィルタは、基準クロックの入力が停止するので、直前の基準クロックによって積算した値、すなわち、直前の点灯期間の終了時の値の保持を開始し、パルス生成手段は、駆動パルスの出力を停止する。この消灯期間が終わり次の点灯期間に入ると、第1の期間では、減算手段にて用いられる基準値は、目標の電流値よりも小さい。また、放電灯は、点灯開始直後なので、電流検出手段によって検出される管電流は、比較的少量である。よって、基準値から検出された管電流を引いて得られる減算手段の出力も小さくなる。次に、デジタルフィルタにて、減算手段の出力が直前の点灯期間の終了時の値に加算されるが、減算手段の出力が小さいために、デジタルフィルタの出力の値の変化も、小さくなる。従って、デジタルフィルタの出力に応じて生成される駆動パルスのデューティの変化を小さく抑制でき、管電流が短期間のうちに大量に増加することを防止する。このようにして、管電流のオーバーシュートの発生が抑制できる。

【0009】

また、デジタルフィルタが、前の点灯期間の終了時の値を保持しているので、消灯期間

10

20

30

40

50

にデジタルフィルタの値を初期化する場合に比較して、点灯期間開始直後の駆動パルスのデューティを、目標の電流値が流れる場合の駆動パルスのデューティに近い値にできる。従って、放電灯の点灯開始直後の第1の期間であっても、駆動パルスのデューティが目標の電流値を流す場合に近い値を取っているために、短期間のうちに管電流を目標の電流値までに増やすことができ、管電流を目標の電流値に制御できる。

【0010】

第1の期間に続く第2の期間では、減算手段にて用いられる基準値は、目標の電流値に設定して、減算手段、デジタルフィルタ、及びパルス生成手段により、第1及び第2の交流電力を調整して、放電灯に目標の電流量を流して放電灯を発光させる。

【0011】

さらに、本発明は、2つの電極を有する放電灯を駆動する放電灯駆動装置であって、第1の駆動回路と、第2の駆動回路と、制御回路とを有する。第1の駆動回路は、2つの電極のうち一方の電極に接続されて放電灯に高周波数の第1の交流電力を供給する。第2の駆動回路は、他方の電極に接続されて放電灯に第1の交流電力と同一の高周波数の第2の交流電力を供給する。制御回路は、第1及び第2の駆動回路の各々を駆動する駆動パルスを生成して、放電灯を、放電灯を点灯させる点灯期間と放電灯が消灯している消灯期間とが交互に現れるバースト調光にて点灯させる。さらに、制御回路は、放電灯を流れる管電流の値を検出する電流検出手段と、検出された管電流の値と基準値との差を求める減算手段と、減算手段の出力信号を演算する積分器としてのデジタルフィルタと、デジタルフィルタの出力から駆動パルスを生成するパルス生成手段とを有する。デジタルフィルタは、減算手段の出力信号を駆動パルスよりも高い周波数の基準クロックで積算し、基準クロックの入力が停止すると、次の基準クロックが入力されるまで直前の基準クロックで積算した値を保持する機能を有する。点灯期間は、点灯期間の開始直後の第1期間と、第1期間に続く第1期間よりも長期の第2期間とを含む。制御回路は、第2期間では、基準値を目標の電流値に設定し、第1期間では、基準値を、第1期間の終了時に目標の電流値となるように時間の経過に伴い増加する値とする。基準クロックは、前記点灯期間は生成されるが前記消灯期間では停止される。デジタルフィルタは、点灯期間の終了時に有する値を次の点灯期間の開始時まで保持する。制御回路は、点灯期間において管電流を目標の電流値に調整する。

【0012】

上記構成により、第1の駆動回路は、制御回路から出力される駆動パルスによって駆動されて、点灯期間に第1の交流電力を放電灯に供給する。一方、第2の駆動回路は、制御回路から出力される駆動パルスによって駆動されて、点灯期間に第2の交流電力を放電灯に供給する。従って、放電灯は、点灯期間において第1及び第2の交流電力により管電流が流れて点灯され、消灯期間において消灯され、点灯及び消灯を繰り返して、目標の輝度で発光する。

【0013】

点灯期間において、放電灯が点灯している間、制御回路は、電流検出手段によって管電流を検出し、減算手段によって検出された管電流の値と基準値との差を求める。さらに、デジタルフィルタは、基準クロックによって減算手段の出力を積分し、パルス生成手段によって駆動パルスを生成して、放電灯に供給される第1及び第2の交流電力を調整して、放電灯に目標の管電流を流して所定の輝度で発光させる。

【0014】

制御回路においては、消灯期間に入ると、デジタルフィルタは、基準クロックの入力が停止するので、直前の基準クロックによって積算した値、すなわち、直前の点灯期間の終了時の値の保持を開始し、パルス生成手段は、駆動パルスの出力を停止する。この消灯期間が終わり次の点灯期間に入ると、第1の期間では、減算手段にて用いられる基準値は、目標の電流値よりも小さい。また、放電灯は、点灯開始直後なので、電流検出手段によって検出される管電流は、比較的少量である。よって、基準値から検出された管電流を引いて得られる減算手段の出力も小さくなる。次に、デジタルフィルタにて、減算手段の出力

10

20

30

40

50

が直前の点灯期間の終了時の値に加算されるが、減算手段の出力が小さいために、デジタルフィルタの出力の値の変化も、小さくなる。従って、デジタルフィルタの出力に応じて生成される駆動パルスのデューティの変化を小さく抑制でき、管電流が短期間のうちに大量に増加することを防止する。このようにして、管電流のオーバーシュートの発生が抑制できる。

【0015】

また、デジタルフィルタが、前の点灯期間の終了時の値を保持しているため、消灯期間にデジタルフィルタの値を初期化する場合と比較して、点灯期間開始直後の駆動パルスのデューティを、目標の電流値が流れる場合の駆動パルスのデューティに近い値にできる。従って、放電灯の点灯開始直後の第1の期間であっても、駆動パルスのデューティが目標の電流値を流す場合に近い値を取っているために、短期間のうちに管電流を目標の電流値までに増やすことができ、管電流を目標の電流値に制御できる。

10

【0016】

第1の期間に続く第2の期間では、減算手段にて用いられる基準値は、目標の電流値に設定して、減算手段、デジタルフィルタ、及びパルス生成手段により、第1及び第2の交流電力を調整して、放電灯に目標の電流量を流して放電灯を発光させる。

【発明の効果】

【0017】

本発明の放電灯駆動装置によれば、放電灯をバースト調光にて点灯する際、管電流をオーバーシュートさせずに短時間のうちに目標の電流量にすることができる。

20

【発明を実施するための最良の形態】

【0018】

以下、本発明の実施の形態を添付図面を参照して説明する。

図1に、本発明の第1の実施の形態である放電灯駆動装置10を示す。放電灯駆動装置10は、電源からの給電により放電灯Lの点灯を制御するものであり、第1の駆動回路としてのマスタ回路20Aと、第2の駆動回路としてのスレーブ回路20Bと、制御回路30と、からなる。放電灯駆動装置10によって点灯が制御される放電灯Lは、両端にそれぞれ電極 E_1 、 E_2 を有する冷陰極管である。

【0019】

マスタ回路20Aは、第1のインバータ回路22Aと、第1の変圧器24Aと、第1の共振コンデンサC1とからなる。第1のインバータ回路22Aの入力端子 A_1 、 B_1 には、直流電源26Aが接続され、電源26Aから直流電圧 V_{in} が第1のインバータ回路22Aに入力される。なお、端子 B_1 は、端子 A_1 よりも低電位側に位置する。

30

【0020】

第1のインバータ回路22Aは、フルブリッジタイプのインバータ回路である。入力端子 A_1 、 B_1 間に、スイッチ SH_{1m} 及びスイッチ SL_{1m} が直列に接続され、スイッチ SH_{1m} が高電位側に位置している。さらに、入力端子 A_1 、 B_1 間に、スイッチ SH_{2m} 及びスイッチ SL_{2m} が直列に接続され、スイッチ SH_{2m} が高電位側に位置している。スイッチ SH_{1m} とスイッチ SL_{1m} との間のノード N_{11} と、スイッチ SH_{2m} とスイッチ SL_{2m} との間のノード N_{12} とは、第1のインバータ回路22Aの出力端子となっている。スイッチング素子 SH_{1m} 、 SL_{1m} 、 SH_{2m} 、 SL_{2m} は、例えばMOS-FET等の半導体スイッチング素子からなり、それぞれ制御回路30から出力される駆動パルスとしての4つの制御信号 H_{1m} 、 H_{2m} 、 L_{1m} 、 L_{2m} によって制御されて、出力端子 N_{11} 、 N_{12} の間に、高周波数の交流電流が流れるようにオン・オフのスイッチング動作を行う。各スイッチング素子は、例えば、制御信号のレベルがHIGHになるとオンとなり、LOWになるとオフとなる。

40

【0021】

第1の変圧器24Aは、1次コイル L_{11} と2次コイル L_{12} とからなり、互いに逆極性となるように巻回されている。1次コイル L_{11} の両端は、第1のインバータ回路22Aの出力端子 N_{11} 、 N_{12} に接続されている。2次コイル L_{12} の一端は、直列に接続

50

されたダイオード D_{11} 、ノード N_{13} 及び抵抗 R を介して基準電位 G に接続される。ダイオード D_{11} は、アノードが2次コイル L_{12} の一端に接続され、カソードがノード N_{13} に接続され、2次コイル L_{12} の一端からダイオード D_{11} 及び抵抗 R を経由して基準電位 G に向けて電流が流れるようになっている。抵抗 R の高電位端子は、制御回路の電流検出端子 D_0 に接続され、抵抗 R は、電流検出手段となっている。さらに、2次コイル L_{12} の一端と基準電位 G との間に、ダイオード D_{12} が接続されている。ダイオード D_{12} は、アノードが基準電位 G に接続され、カソードが2次コイル L_{12} の一端に接続されている。

【0022】

第1の共振コンデンサ C_1 は、2次コイル L_{12} と並列に接続されている。第1の共振コンデンサ C_1 の一端は、基準電位 G に接続されている。第1の共振コンデンサ C_1 の他端は、2次コイル L_{12} の他端に接続されている。第1の共振コンデンサ C_1 の他端と2次コイル L_{12} の他端との間に位置するノードは、マスタ回路20Aの出力端子 F_1 となっている。マスタ回路20Aの出力端子 F_1 には、放電灯 L の一方の電極 E_1 がパラストコンデンサ C_{1B} を介して電氣的に接続されている。マスタ回路20Aは、出力端子 F_1 から、放電灯 L に対して高周波数の第1の交流電流 I_M を供給する。

10

【0023】

スレーブ回路20Bは、第2のインバータ回路22Bと、第2の変圧器24Bと、第2の共振コンデンサ C_2 とからなる。第2のインバータ回路22Bの入力端子 A_2, B_2 には、直流電源26Bが接続され、電源26Bから直流電圧 V_{in} が第2のインバータ回路22Aに入力される。なお、端子 B_2 は、端子 A_2 よりも低電位側に位置する。

20

【0024】

第2のインバータ回路22Bは、フルブリッジタイプのインバータ回路である。入力端子 A_2, B_2 間に、スイッチ SH_{1S} 及びスイッチ SL_{1S} が直列に接続され、スイッチ SH_{1S} が高電位側に位置している。さらに、入力端子 A_2, B_2 間に、スイッチ SH_{2S} 及びスイッチ SL_{2S} が直列に接続され、スイッチ SH_{2S} が高電位側に位置している。スイッチ SH_{1S} とスイッチ SL_{1S} との間のノード N_{21} と、スイッチ SH_{2S} とスイッチ SL_{2S} との間のノード N_{22} とは、第2のインバータ回路22Bの出力端子となっている。スイッチング素子 $SH_{1S}, SL_{1S}, SH_{2S}, SL_{2S}$ は、例えばMOS-FET等の半導体スイッチング素子からなり、それぞれ制御回路30から出力される駆動パルスとしての4つの制御信号 $H_{1S}, H_{2S}, L_{1S}, L_{2S}$ によって制御されて、出力端子ノード N_{21}, N_{22} の間に、マスタ回路20の出力周波数と同じ高周波数の交流電流が流れるようにオン・オフのスイッチング動作を行う。各スイッチング素子は、例えば、制御信号のレベルがHIGHになるとオンとなり、LOWになるとオフとなる。

30

【0025】

第2の変圧器24Bは、1次コイル L_{21} と2次コイル L_{22} とからなり、互いに同極性となるように巻回されている。1次コイル L_{21} の両端は、第2のインバータ回路22Bの出力端子 N_{21}, N_{22} に接続されている。2次コイル L_{22} の一端は、直列に接続されたダイオード D_{21} 、ノード N_{23} 及び抵抗 R を介して基準電位 G に接続される。ダイオード D_{21} は、アノードが2次コイル L_{22} の一端に接続され、カソードがノード N_{23} に接続され、2次コイル L_{22} の一端からノード N_{23} 及び抵抗 R を経由して基準電位 G に向けて電流が流れるようになっている。抵抗 R の高電位端子は、制御回路の電流検出端子 D_0 に接続され、抵抗 R は、電流検出手段となっている。さらに、2次コイル L_{22} の一端と基準電位 G との間に、ダイオード D_{22} が接続されている。ダイオード D_{22} は、アノードが基準電位 G に接続され、カソードが2次コイル L_{22} の一端に接続されている。なお、マスタ回路20Aの抵抗 R と、スレーブ回路20Bの抵抗 R とは、同じ抵抗値を有する。

40

【0026】

第2の共振コンデンサ C_2 は、2次コイル L_{22} と並列に接続されている。第2の共振コンデンサ C_2 の一端は、基準電位 G に接続されている。第2の共振コンデンサ C_2 の他

50

端は、2次コイル L_{22} の他端に接続されている。第2の共振コンデンサ C_2 の他端と2次コイル L_{22} の他端との間に位置するノードは、スレーブ回路20Bの出力端子 F_2 となっている。スレーブ回路20Bの出力端子 F_2 には、放電灯の他方の電極 E_2 がバラストコンデンサ C_{2B} を介して電氣的に接続されている。スレーブ回路20Bは、出力端子 F_2 から、放電灯Lに対して第2の交流電流 I_S を供給する。

【0027】

制御回路30は、デジタル回路からなり、図2に示すように、放電灯Lの点灯期間 T_{on} と消灯期間 T_{off} とからなる期間を1周期として交互に繰り返すパルス調光にて放電灯Lを点灯させる。なお、点灯期間 T_{on} と消灯期間 T_{off} との割合は、放電灯Lの目標の輝度に応じて設定される。また、制御回路30は、放電灯Lを流れる第1及び第2の交流電流 I_M, I_S を管電流 I として電流検出端子 D_0 を介して検出して、放電灯Lが目標の輝度で発光するように管電流 I のフィードバック制御を行う。すなわち、検出した管電流値 I に基づいて、制御回路30は、マスタ回路20A及びスレーブ回路20Bのスイッチング動作を制御して、第1及び第2の交流電流 I_M, I_S を調整する。

10

【0028】

図3に、制御回路30の構成を詳細に示す。図3を参照すると、制御回路30は、発振器100と、A/Dコンバータ110と、減算器120と、デジタルフィルタ130と、コンパレータ140と、制御信号生成回路150とからなる。

【0029】

発振器100は、制御信号 $H_{1m}, H_{2m}, L_{1m}, L_{2m}, H_{1s}, H_{2s}, L_{1s}, L_{2s}$ を生成するための基準となる三角波を生成して、コンパレータ140の反転入力端子に向けて出力する。A/Dコンバータ110は、電流検出端子 D_0 に接続されている。A/Dコンバータ110は、電流検出端子 D_0 を介して入力される管電流値 I を、対応するレベルを有するデジタル信号に変換して減算器120へ出力する。

20

【0030】

減算器120は、減算手段として、A/Dコンバータ110の出力を基準値REFから減算して出力する。

【0031】

デジタルフィルタ120は、積分器からなり、減算器120の出力信号を、基準クロック CL が入力される毎に積算し、その値をコンパレータ140の非反転入力端子に向けて出力する。なお、基準クロック CL の周波数は、スイッチング動作の周波数よりも相当高く設定されている。また、デジタルフィルタ120は、基準クロックの入力が停止すると、次の基準クロックが入力されるまで、積算した値を保持する。

30

【0032】

コンパレータ140は、非反転入力端子にデジタルフィルタ130の出力が入力され、反転入力端子に発振器100にて生成された三角波が入力され、出力端子は、制御信号生成回路150に接続されている。

【0033】

制御信号生成回路150は、コンパレータ140からの出力が入力され、コンパレータ140からの出力と、発振器100から出力される三角波との大小関係から、制御信号 $H_{1m}, H_{2m}, L_{1m}, L_{2m}, H_{1s}, H_{2s}, L_{1s}, L_{2s}$ のデューティを設定する。また、制御信号生成回路150は、各インバータ回路22A, 22Bへの制御信号によるスイッチング動作のタイミングを設定する。そして、これらの設定を制御信号 $H_{1m}, H_{2m}, L_{1m}, L_{2m}, H_{1s}, H_{2s}, L_{1s}, L_{2s}$ として対応するスイッチング素子へ向けて出力し、各インバータ回路22A, 22Bに所定のスイッチング動作を行わせる。また、制御信号生成回路150には、リセット信号生成回路160が接続されている。制御信号生成回路150は、リセット信号生成回路160からリセット信号 S_R が入力されると、上記制御信号の各インバータ回路22A, 22Bへの出力を停止し、点灯期間 T_{on} に入ると制御信号の出力を再開する。する。なお、コンパレータ140及び制御信号生成回路150は、ともにパルス生成手段として機能する。

40

50

【 0 0 3 4 】

次に、上記構成の放電灯駆動装置 10 の動作について、図 1 乃至図 3 を参照しながら説明する。制御回路 30 は、放電灯 L をバースト調光により点灯させる。バースト調光は、放電灯 L が点灯される点灯期間 T_{on} と放電灯 L が消灯している消灯期間 T_{off} とを 1 周期 T_0 として、例えば 100 ~ 300 Hz の周波数で放電灯 L の点灯及び消灯を繰り返す（図 2 (a) 参照）。制御回路 30 は、点灯期間 T_{on} においては、インバータ回路 22 A , 22 B から管電流 I を放電灯 L に供給して放電灯 L を点灯する。一方、消灯期間 T_{off} においては、リセット信号 S_R により、インバータ回路 22 A , 22 B から放電灯 L への管電流 I の供給を停止して放電灯 L を消灯させる（図 2 (b) 参照）。

【 0 0 3 5 】

さらに、制御回路 30 は、点灯期間 T_{on} を、点灯開始直後の第 1 の期間 T_1 と、第 1 の期間 T_1 に続く第 2 の期間 T_2 とに分けて放電灯 L の点灯を制御する。第 1 の期間 T_1 は、1 周期のおよそ 1 . 0 % 程度の長さで設定され、例えば 0 . 4 ms 程度である。制御回路 30 は、第 1 の期間 T_1 の開始時では、基準値 REF を、放電灯 L の目標の輝度に対応する目標の管電流値 I_0 よりも小さい値 I_i に設定し、第 1 の期間 T_1 の終了時に I_0 となるように徐々に増加させる。そして、基準値 REF は、第 2 の期間 T_2 では、目標の管電流値 I_0 に設定する（図 2 (c) 参照）。

【 0 0 3 6 】

時刻 t_1 で、点灯期間 T_{on} 、すなわち第 1 の期間 T_1 に移行すると、制御信号生成回路 150 からマスタ回路 20 A 及びスレーブ回路 20 B への制御信号 H_{1m} 、 H_{2m} 、 L_{1m} 、 L_{2m} 、 H_{1s} 、 H_{2s} 、 L_{1s} 、 L_{2s} の印加が開始されて、マスタ回路 20 A 及びスレーブ回路 20 B から放電灯 L への電流供給が開始される。従って、管電流 I が放電灯 L を流れ始める。管電流 I は、電流検出端子 D_0 を介して A / D コンバータ 110 に入力されてデジタル信号に変換される。次に、管電流 I は、減算器 120 にて、目標の電流値 I_0 より小さい値に相当する基準値 REF から減算されて出力される。また、第 1 の期間 T_1 において、基準値 REF は、 I_i から I_0 に向けて徐々に増加する（図 2 (c) 参照）。減算器 120 の出力は、デジタルフィルタ 130 にて基準クロック毎に積算され、コンパレータ 140 を経て、制御信号生成回路 150 にて、管電流 I を目標の電流値とするようなデューティや位相差を有する制御信号 H_{1m} 、 H_{2m} 、 L_{1m} 、 L_{2m} 、 H_{1s} 、 H_{2s} 、 L_{1s} 、 L_{2s} を生成する（図 2 (e) , (f) 参照）。

【 0 0 3 7 】

次に、時刻 t_2 にて第 1 の期間 T_1 から第 2 の期間 T_2 に移行すると、基準値 REF は、目標の管電流値 I_0 に相当する値 I_0 に固定され（図 2 (c) 参照）、制御回路 30 は、管電流 I のフィードバック制御を行う。

【 0 0 3 8 】

次に、時刻 t_3 にて、第 2 の期間 T_2 、すなわち点灯期間 T_{on} が終了すると、リセット信号 S_R が制御信号生成回路 150 に入力され、制御信号生成回路 150 は、マスタ及びスレーブ回路 20 A , 20 B への制御信号の印加を停止する。同時に、デジタルフィルタ 130 への基準クロックの入力も停止され、デジタルフィルタ 130 は、時刻 t_3 における積分値の保持を開始する。

【 0 0 3 9 】

次に、時刻 t_4 にて消灯期間 T_{off} が終了して、点灯期間 T_{on} に移行すると、マスタ回路 20 A 及びスレーブ回路 20 B から放電灯 L への電流供給が再開され、管電流 I が放電灯 L を流れ始める。同時に、デジタルフィルタ 130 への基準クロックの入力も再開される。デジタルフィルタ 130 は、前の点灯期間 T_{on} の終了時点 t_3 での積分値を保持している（図 2 (d) 参照）。従って、デジタルフィルタ 130 が出力する積分値に基づいて生成される制御信号 H_{1m} 、 H_{2m} 、 L_{1m} 、 L_{2m} 、 H_{1s} 、 H_{2s} 、 L_{1s} 、 L_{2s} のデューティや位相差を、放電灯 L が目標の輝度で発光している点灯期間 T_{on} の第 2 の期間 T_2 に近い値に設定することができ、管電流 I を比較的短時間のうちに、目標の管電流値 I_0 に増やすことができる（図 2 (g) 参照）。

10

20

30

40

50

【0040】

このように、時刻 t_4 以降、点灯期間 T_{on} 及び消灯期間 T_{off} を繰り返すことによって、バースト調光によって放電灯 L を点灯させる。また、上記のように、バースト調光における点灯期間 T_{on} の開始直後、すなわち、第1の期間 T_1 において、フィードバック制御の目標値となる目標の管電流値 I_0 に相当する基準値 REF を、 I_0 より小さな値 I_i から徐々に増やすことによって、点灯期間 T_{on} の開始直後の管電流 I のオーバーシュートの発生を抑制できる。この理由は、点灯期間 T_{on} の開始直後から基準値 REF として I_0 を使用すると、減算器 120 の出力レベルが大きいため、管電流 I に対するフィードバック制御の作用が大きくなり、管電流 I のオーバーシュートにつながる恐れが大きいためである。

10

【0041】

また、基準値 REF を、点灯期間 T_{on} において、 I_0 より小さな値 I_i から徐々に増やすと、実際に放電灯 L を流れる電流値を、目標の電流値 I_0 に到達させるために、点灯開始直後から目標の電流値 I_0 に相当する基準値 REF を使用する場合に比較して、管電流 I の立ち上がりが遅くなり、時間を要する傾向がある。なぜなら、従来行われていたように、デジタルフィルタ 130 を点灯期間 T_{on} の開始時にリセットすると、デジタルフィルタ 130 の積分値が一定のレベルに達するまで時間を要して、マスタ回路 20A 及びスレーブ回路 20B へ印加される制御信号のデューティを拡大して管電流 I を目標電流値に増加するまでの時間をかなり要するからである。しかし、本実施の形態では、デジタルフィルタ 130 は、点灯期間 T_{on} への移行にあたり、積分値をリセットせずに、前の点灯期間 T_{on} の終了における値を保持して、かかる値からデジタルフィルタ 130 による積分を再開している。従って、デジタルフィルタ 130 をリセットする場合に比較して、制御信号のデューティが点灯開始直後から大きく設定されているので、短時間で管電流 I を目標の電流値 I_0 にすることができる。

20

【0042】

このように、消灯期間 T_{off} において、デジタルフィルタ 130 への基準クロックの入力を停止して積分値を保持し、且つ、点灯期間 T_{on} の開始直後に、フィードバック制御に用いる電流値を目標の電流値 I_0 より小さな値で開始して I_0 に向けて増加させることによって、点灯期間 T_{on} において、管電流 I を、オーバーシュートさせずに、且つ立ち上がりに要する時間を短縮して、目標の電流値に制御できる。

30

【0043】

次に、本発明の第2の実施の形態である放電灯駆動装置 200 を、図4を参照して説明する。放電灯駆動装置 200 は、電源からの給電により放電灯 L の点灯を制御するものであり、駆動回路としてのドライバ回路 220 と、制御回路 230 と、からなる。

【0044】

ドライバ回路 220 は、インバータ回路 222 と、変圧器 224 と、共振コンデンサ C_{11} とからなる。インバータ回路 222 の入力端子 A_1 、 B_1 には、直流電源 226 が接続され、電源 226 から直流電圧 V_{in} がインバータ回路 222 に入力される。なお、端子 B_1 は、端子 A_1 よりも低電位側に位置する。

【0045】

インバータ回路 222 は、フルブリッジタイプのインバータ回路である。入力端子 A_1 、 B_1 間に、スイッチ SH_1 及びスイッチ SL_1 が直列に接続され、スイッチ SH_1 が高電位側に位置している。さらに、入力端子 A_1 、 B_1 間に、スイッチ SH_2 及びスイッチ SL_2 が直列に接続され、スイッチ SH_2 が高電位側に位置している。スイッチ SH_1 とスイッチ SL_1 との間のノード N_1 と、スイッチ SH_2 とスイッチ SL_2 との間のノード N_2 とは、インバータ回路 222 の出力端子となっている。スイッチング素子 SH_1 、 SL_1 、 SH_2 、 SL_2 は、例えば MOS-FET 等の半導体スイッチング素子からなり、それぞれ制御回路 230 から出力される駆動パルスとしての4つの制御信号 H_1 、 H_2 、 L_1 、 L_2 によって制御されて、出力端子 N_1 、 N_2 の間に、高周波数の交流電流が流れるようにオン・オフのスイッチング動作を行う。各スイッチング素子は、例えば、制御信

40

50

号のレベルがHIGHになるとオンとなり、LOWになるとオフとなる。

【0046】

変圧器224は、1次コイル L_1 と2次コイル L_2 とからなり、互いに逆極性となるように巻回されている。1次コイル L_1 の両端は、インバータ回路222の出力端子 N_1 、 N_2 に接続されている。2次コイル L_2 の一端は、直列に接続されたダイオード D_1 、ノード N_3 及び抵抗 R を介して基準電位 G に接続される。ダイオード D_1 は、アノードが2次コイル L_2 の一端に接続され、カソードがノード N_3 に接続され、2次コイル L_2 の一端からダイオード D_1 及び抵抗 R を経由して基準電位 G に向けて電流が流れるようになっている。抵抗 R の高電位端子は、制御回路の電流検出端子 D_0 に接続され、抵抗 R は、電流検出手段となっている。さらに、2次コイル L_2 の一端と基準電位 G との間に、ダイオード D_2 が接続されている。ダイオード D_2 は、アノードが基準電位 G に接続され、カソードが2次コイル L_2 の一端に接続されている。

10

【0047】

共振コンデンサ C_{11} は、2次コイル L_2 と並列に接続されている。共振コンデンサ C_{11} の一端は、基準電位 G に接続されている。共振コンデンサ C_{11} の他端は、2次コイル L_2 の他端に接続されている。共振コンデンサ C_{11} の他端と2次コイル L_2 の他端との間に位置するノードは、ドライバ回路220の出力端子 F となっている。ドライバ回路220の出力端子 F には、放電灯 L の一方の電極 E_1 がバラストコンデンサ C_B を介して電氣的に接続されている。ドライバ回路220は、出力端子 F から、放電灯 L に対して高周波数の交流電流 I を供給する。一方、放電灯 L の他方の電極 E_2 は、基準電位 G に接続されている。

20

【0048】

制御回路230は、デジタル回路からなり、図5に示すように、放電灯 L の点灯期間 T_{on} と消灯期間 T_{off} とからなる期間を1周期として交互に繰り返すバースト調光にて放電灯 L を点灯させる。なお、点灯期間 T_{on} と消灯期間 T_{off} との割合は、放電灯 L の目標の輝度に応じて設定される。また、制御回路230は、放電灯 L を流れる管電流 I を電流検出端子 D_0 を介して検出して、放電灯 L が目標の輝度で発光するように管電流 I のフィードバック制御を行う。すなわち、検出した管電流値 I に基づいて、制御回路230は、ドライバ回路220のスイッチング動作を制御して、交流電流 I を調整する。

【0049】

30

図6に、制御回路230の構成を詳細に示す。図6を参照すると、制御回路230は、発振器300と、A/Dコンバータ310と、減算器320と、デジタルフィルタ330と、コンパレータ340と、制御信号生成回路350とからなる。

【0050】

発振器300は、制御信号 H_1 、 H_2 、 L_1 、 L_2 を生成するための基準となる三角波を生成して、コンパレータ340の反転入力端子に向けて出力する。A/Dコンバータ310は、電流検出端子 D_0 に接続されている。A/Dコンバータ310は、電流検出端子 D_0 を介して入力される管電流値 I を、対応するレベルを有するデジタル信号に変換して減算器320へ出力する。

【0051】

40

減算器320は、減算手段として、A/Dコンバータ310の出力を基準値REFから減算して出力する。

【0052】

デジタルフィルタ320は、積分器からなり、減算器320の出力信号を、基準クロック CL が入力される毎に積算し、その値をコンパレータ340の非反転入力端子に向けて出力する。なお、基準クロック CL の周波数は、スイッチング動作の周波数よりも相当高く設定されている。また、デジタルフィルタ120は、基準クロックの入力が停止すると、次の基準クロックが入力されるまで、積算した値を保持する。

【0053】

コンパレータ340は、非反転入力端子にデジタルフィルタ330の出力が入力され、

50

反転入力端子に発振器 300 にて生成された三角波が入力され、出力端子は、制御信号生成回路 350 に接続されている。

【0054】

制御信号生成回路 350 は、コンパレータ 340 からの出力が入力され、コンパレータ 340 からの出力と、発振器 300 から出力される三角波との大小関係から、制御信号 H_1 、 H_2 、 L_1 、 L_2 のデューティを設定する。また、制御信号生成回路 350 は、ドライバ回路 222 への制御信号によるスイッチング動作のタイミングを設定する。そして、これらの設定を制御信号 H_1 、 H_2 、 L_1 、 L_2 として対応するスイッチング素子へ向けて出力し、ドライバ回路 222 に所定のスイッチング動作を行わせる。また、制御信号生成回路 350 には、リセット信号生成回路 360 が接続されている。制御信号生成回路 350 は、リセット信号生成回路 360 からリセット信号 S_R が入力されると、上記制御信号のドライバ回路 222 への出力を停止し、点灯期間 T_{on} に入ると制御信号の出力を再開する。する。なお、コンパレータ 340 及び制御信号生成回路 350 は、ともにパルス生成手段として機能する。

10

【0055】

次に、上記構成の放電灯駆動装置 200 の動作について、図 4 乃至図 6 を参照しながら説明する。制御回路 230 は、放電灯 L をバースト調光により点灯させる。バースト調光は、放電灯 L が点灯される点灯期間 T_{on} と放電灯 L が消灯している消灯期間 T_{off} とを 1 周期 T_0 として、例えば 100 ~ 300 Hz の周波数で放電灯 L の点灯及び消灯を繰り返す（図 5 (a) 参照）。制御回路 230 は、点灯期間 T_{on} においては、ドライバ回路 222 から管電流 I を放電灯 L に供給して放電灯 L を点灯する。一方、消灯期間 T_{off} においては、リセット信号 S_R により、ドライバ回路 222 から放電灯 L への管電流 I の供給を停止して放電灯 L を消灯させる（図 5 (b) 参照）。

20

【0056】

さらに、制御回路 230 は、点灯期間 T_{on} を、点灯開始直後の第 1 の期間 T_1 と、第 1 の期間 T_1 に続く第 2 の期間 T_2 とに分けて放電灯 L の点灯を制御する。第 1 の期間 T_1 は、1 周期のおよそ 1.0 % 程度の長さ設定され、例えば 0.4 ms 程度である。制御回路 230 は、第 1 の期間 T_1 の開始時では、基準値 REF を、放電灯 L の目標の輝度に対応する目標の管電流値 I_0 よりも小さい値 I_i に設定し、第 1 の期間 T_1 の終了時に I_0 となるように徐々に増加させる。そして、基準値 REF は、第 2 の期間 T_2 では、目標の管電流値 I_0 に設定する（図 5 (c) 参照）。

30

【0057】

時刻 t_1 で、点灯期間 T_{on} 、すなわち第 1 の期間 T_1 に移行すると、制御信号生成回路 350 からドライバ回路 220 への制御信号 H_1 、 H_2 、 L_1 、 L_2 の印加が開始されて、ドライバ回路 220 から放電灯 L への電流供給が開始される。従って、管電流 I が放電灯 L を流れ始める。管電流 I は、電流検出端子 D_0 を介して A/D コンバータ 310 に入力されてデジタル信号に変換される。次に、管電流 I は、減算器 320 にて、目標の電流値 I_0 より小さい値に相当する基準値 REF から減算されて出力される。また、第 1 の期間 T_1 において、基準値 REF は、 I_i から I_0 に向けて徐々に増加する（図 5 (c) 参照）。減算器 320 の出力は、デジタルフィルタ 330 にて基準クロック毎に積算され、コンパレータ 340 を経て、制御信号生成回路 350 にて、管電流 I を目標の電流値とするようなデューティや位相差を有する制御信号 H_1 、 H_2 、 L_1 、 L_2 を生成する（図 5 (e) 参照）。

40

【0058】

次に、時刻 t_2 にて第 1 の期間 T_1 から第 2 の期間 T_2 に移行すると、基準値 REF は、目標の管電流値 I に相当する値 I_0 に固定され（図 5 (c) 参照）、制御回路 230 は、管電流 I のフィードバック制御を行う。

【0059】

次に、時刻 t_3 にて、第 2 の期間 T_2 、すなわち点灯期間 T_{on} が終了すると、リセット信号 S_R が制御信号生成回路 350 に入力され、制御信号生成回路 350 は、ドライバ

50

回路 220 への制御信号の印加を停止する。同時に、デジタルフィルタ 330 への基準クロックの入力も停止され、デジタルフィルタ 330 は、時刻 t_3 における積分値の保持を開始する。

【0060】

次に、時刻 t_4 にて消灯期間 T_{off} が終了して、点灯期間 T_n に移行すると、ドライバ回路 220 から放電灯 L への電流供給が再開され、管電流 I が放電灯 L を流れ始める。同時に、デジタルフィルタ 330 への基準クロックの入力も再開される。デジタルフィルタ 330 は、前の点灯期間 T_n の終了時点 t_3 での積分値を保持している（図 5 (d) 参照）。従って、デジタルフィルタ 330 が出力する積分値に基づいて生成される制御信号 H_1 、 H_2 、 L_1 、 L_2 のデューティや位相差を、放電灯 L が目標の輝度で発光している点灯期間 T_n の第 2 の期間 T_2 に近い値に設定することができ、管電流 I を比較的短時間のうちに、目標の管電流値 I_0 に増やすことができる（図 5 (f) 参照）。

10

【0061】

このように、時刻 t_4 以降、点灯期間 T_n 及び消灯期間 T_{off} を繰り返すことによって、バースト調光によって放電灯 L を点灯させる。また、上記のように、バースト調光における点灯期間 T_n の開始直後、すなわち、第 1 の期間 T_1 において、フィードバック制御の目標値となる目標の管電流値 I_0 に相当する基準値 REF を、 I_0 より小さな値 I_i から徐々に増やすことによって、点灯期間 T_n の開始直後の管電流 I のオーバーシュートの発生を抑制できる。この理由は、点灯期間 T_n の開始直後から基準値 REF として I_0 を使用すると、減算器 120 の出力レベルが大きいため、管電流 I に対するフィードバック制御の作用が大きくなり、管電流 I のオーバーシュートにつながる恐れが大きいためである。

20

【0062】

また、基準値 REF を、点灯期間 T_n において、 I_0 より小さな値 I_i から徐々に増やすと、実際に放電灯 L を流れる電流値を、目標の電流値 I_0 に到達させるために、点灯開始直後から目標の電流値 I_0 に相当する基準値 REF を使用する場合に比較して、管電流 I の立ち上がりが遅くなり、時間を要する傾向がある。なぜなら、従来行われていたように、デジタルフィルタ 130 を点灯期間 T_n の開始時にリセットすると、デジタルフィルタ 130 の積分値が一定のレベルに達するまで時間を要して、ドライバ回路 220 へ印加される制御信号のデューティを拡大して管電流 I を目標電流値に増加するまでの時間をかなり要するからである。しかし、本実施の形態では、デジタルフィルタ 330 は、点灯期間 T_n への移行にあたり、積分値をリセットせずに、前の点灯期間 T_n の終了における値を保持して、かかる値からデジタルフィルタ 330 による積分を再開している。従って、デジタルフィルタ 330 をリセットする場合に比較して、制御信号のデューティが点灯開始直後から大きく設定されているので、短時間で管電流値 I を目標の電流値 I_0 にすることができる。

30

【0063】

このように、消灯期間 T_{off} において、デジタルフィルタ 330 への基準クロックの入力を停止して積分値を保持し、且つ、点灯期間 T_n の開始直後に、フィードバック制御に用いる電流値を目標の電流値 I_0 より小さな値で開始して I_0 に向けて増加させることによって、点灯期間 T_n において、管電流 I を、オーバーシュートさせずに、且つ立ち上がりに要する時間を短縮して、目標の電流値に制御できる。

40

【0064】

なお、上記のいずれの実施の形態において、第 1 の期間 T_n は、バースト調光の周期に対しておよそ 1.0% の長さが好ましいとした。しかし、第 1 の期間 T_n の長さは、放電灯 L の特性や、バースト調光の周波数、放電灯 L の目標の輝度に応じて、適宜変更して良い。

【産業上の利用可能性】

【0065】

本発明の放電灯駆動装置は、大画面テレビを始めとする各種ディスプレイパネルのバッ

50

クライトの制御など、適宜の放電灯の駆動制御に適用可能である。

【図面の簡単な説明】

【0066】

【図1】本発明の第1の実施の形態による放電灯駆動装置を示す構成図である。

【図2】制御回路30が生成する各種制御信号、また、その内部で使用される基準値REF、管電流の各々を示す波形図である。

【図3】制御回路の詳細を示す構成図である。

【図4】本発明の第2の実施の形態による放電灯駆動装置を示す構成図である。

【図5】制御回路230が生成する各種制御信号、また、その内部で使用される基準値REF、管電流の各々を示す波形図である。

【図6】制御回路の詳細を示す構成図である。

【符号の説明】


【0067】

- 10、200 放電灯駆動装置
- 20A 第1の駆動回路
- 20B 第2の駆動回路
- 30、230 制御回路
- D₀、110、310 電流検出手段
- 120、320 減算手段
- 130、330 デジタルフィルタ
- 100、140、150、300、340、350 パルス生成手段
- L 放電灯


10

20


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

(56)参考文献 国際公開第2004/068914(WO, A1)
実開平05-090897(JP, U)

(58)調査した分野(Int.Cl., DB名)
H05B41/30-43/02