



(12) 发明专利申请

(10) 申请公布号 CN 104734542 A

(43) 申请公布日 2015. 06. 24

(21) 申请号 201310731520. 5

(22) 申请日 2013. 12. 18

(71) 申请人 绿达光电股份有限公司

地址 中国台湾新竹科学园区

(72) 发明人 沈逸伦 黄于芸

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 史新宏

(51) Int. Cl.

H02M 7/217(2006. 01)

H02M 3/335(2006. 01)


权利要求书2页 说明书7页 附图5页

(54) 发明名称

在电压波谷的谷底切换的电源控制器以及相关的控制方法

(57) 摘要

在电压波谷的谷底切换的电源控制器以及相关的控制方法，适用于开关式电源供应器。该开关式电源供应器包含有功率开关。该电源控制器包含有反馈引脚、箝制电路、峰值检测器、波谷检测器、以及延迟电路。该反馈引脚电耦接至变压器的辅助绕组。该箝制电路电连接至该反馈引脚，架构来提供一箝制电流，以箝制该反馈引脚的一电压。该峰值检测器电连接至该箝制电路，用以产生一峰值记录，其对应该箝制电流的一峰值。该波谷检测器电连接至该反馈引脚，架构来提供一进入信号，其可以指出一电压波谷的一起始时间点。该延迟电路架构来用以在该进入信号出现一延迟时间后，提供一触发信号。该延迟时间随着该峰值记录而变化，且该触发信号可开启该功率开关。



1. 一种电源控制器，适用于一开关式电源供应器，其包含有一功率开关，该电源控制器包含有：

一反馈引脚，可电耦接至一变压器的一辅助绕组；

一箝制电路，电连接至该反馈引脚，架构来提供一箝制电流，以箝制该反馈引脚的一电压；

一峰值检测器，电连接至该箝制电路，用以产生一峰值记录，其对应该箝制电流的一峰值；

一波谷检测器，电连接至该反馈引脚，架构来提供一进入信号，其可以指出一电压波谷的一起始时间点；以及

一延迟电路，架构来用以在该进入信号出现一延迟时间后，提供一触发信号，其中，该延迟时间随着该峰值记录而变化，且该触发信号可开启该功率开关。

2. 如权利要求 1 所述的电源控制器，其中，该箝制电路依据该箝制电流提供一检测电压，该峰值检测器追踪该检测电压的一峰值，以提供该峰值记录。

3. 如权利要求 2 所述的电源控制器，还包含有一底部检测器，其架构来比较该检测电压以及该峰值记录，以提供一谷底信号，其大约指出该电压波谷的一谷底的出现。

4. 如权利要求 3 所述的电源控制器，其中，该延迟时间依据该波谷信号而决定。

5. 如权利要求 4 所述的电源控制器，其中，该延迟电路比较一斜坡信号与一参考信号，来决定该延迟信号，且当该波谷信号被致能时，该参考信号更新。

6. 如权利要求 5 所述的电源控制器，其中，在该进入信号被致能时，该斜坡信号被重置。

7. 如权利要求 1 所述的电源控制器，其中，该波谷检测器被架构来提供一脱离信号，其表示该电压波谷的一结束时间点。

8. 如权利要求 7 所述的电源控制器，其中，在该脱离信号被致能时，该峰值检测器降低该峰值记录。

9. 如权利要求 1 所述的电源控制器，还包含有：

一最大频率限制器，用以提供一遮断信号，以防止该触发信号开启该功率开关，因此可以限制该开关式电源供应器的开关频率。

10. 一种电源控制器，适用于一开关式电源供应器，其包含有一功率开关，该电源控制器包含有：

一反馈引脚，可电耦接至一变压器的一辅助绕组，其中，该辅助绕组的一跨压的一电压波形可以提供一电压波谷；

一箝制电路，电连接至该反馈引脚，架构来提供一箝制电流，以箝制该反馈引脚上的一电压；

一底部检测器，架构来提供一波谷信号，其大约可指出该电压波谷的一谷底的出现；

一波谷检测器，电连接至该反馈引脚，架构来提供一进入信号，以指出该电压波谷的一起始时间点；以及

一延迟电路，架构来提供一参考信号，该参考信号对应该起始时间点开始到该谷底结束之间的一最佳化延迟时间，并于该进入信号出现一延迟时间后，提供一触发信号；

其中，该延迟时间不长于该最佳化延迟时间；以及

该触发信号可开启该功率开关。

11. 如权利要求 10 所述的电源控制器,还包含有 :

一峰值检测器,电连接至该箝制电路,用以产生一峰值记录,其对应该箝制电流的一峰值;

其中,该波谷信号依据该箝制电流而提供。

12. 如权利要求 11 所述的电源控制器,其中,该箝制电路依据该箝制电流提供一检测电压,该峰值检测器追踪该检测电压的一峰值,以提供该峰值记录。

13. 如权利要求 12 所述的电源控制器,其中,该底部检测器比较该峰值记录以及该检测电压,来提供该波谷信号。

14. 如权利要求 10 所述的电源控制器,其中,该延迟电路比较一斜坡信号与该参考信号,来决定该延迟时间。

15. 如权利要求 14 所述的电源控制器,其中,当该谷底出现时,该延迟电路使用该斜坡信号来更新该参考信号。

16. 如权利要求 10 所述的电源控制器,其中,该波谷检测器架构来提供一脱离信号,其表示该电压波谷的一结束时间点。

17. 一种适用于一开关式电源供应器的控制方法,该开关式电源供应器包含有一变压器以及一功率开关,该控制方法包含有 :

提供一箝制电流,以箝制一反馈引脚上的一电压,其中,该反馈引脚通过一电阻,电连接至该变压器的一辅助绕组,且该辅助绕组的一跨压可提供一电压波谷;

产生一峰值记录,其大致对应该箝制电流的一峰值;

提供一进入信号,其可以指出该电压波谷的一起始时间点;

依据该峰值记录,提供一谷底信号,其大约可指出该电压波谷的一谷底的出现;

提供一参考信号,其对应该起始时间点开始到该谷底结束之间的一最佳化延迟时间;以及

在该谷底信号被致能,指出该谷底开始时,提供一触发信号,其可开启该功率开关;

其中,该起始时间点到该触发信号被提供之间的一延迟时间,不会长于该最佳化延迟时间。

18. 如权利要求 17 所述的控制方法,还包含有 :

依据该进入信号,提供一斜坡信号;以及

当该谷底出现时,以该斜坡信号来更新该参考信号。

19. 如权利要求 18 所述的控制方法,包含有 :

依据该箝制电流,提供一检测电压;

追踪该检测电压,以提供该峰值记录;以及

比较该检测电压与该峰值记录,来产生该谷底信号。

20. 如权利要求 18 所述的控制方法,包含有 :

提供一脱离信号,其表示该电压波谷的一结束时间点;以及

依据该脱离信号,降低该峰值记录。

在电压波谷的谷底切换的电源控制器以及相关的控制方法

技术领域

[0001] 本说明书所揭示的技术大致涉及开关式电源供应器的电源控制器以及相关的控制方法,尤其涉及可操作开关式电源供应器在准谐振模式 (quasi-resonant mode) 的电源控制器。

背景技术

[0002] 电源转换器是种用来将电池或是市电所提供的电能,转换成具有特定电压或是电流的电能,来正确地提供电子设备适当的电能。当今,电子设备非常讲究要环境友善,因此,电源转换器的转换效能是一个非常重要的课题。一般对于转换效能的定义,是指电源转换器的输入电能为分母,而对负载的输出电能为分子,所得到的比值。如果电源转换器自身所消耗的电能越低,转换效能就会越高。电源供应的相关产业们,都不断地致力于追求更高的转换效能。

[0003] 不论是理论上或是实际上的结果,操作于准谐振模式下的电源转换器都被证实了具有相当良好的转换效率。图 1 显示了可操作在准谐振模式下的开关式电源供应器 10。

[0004] 桥式整流器 20 提供了全波整流,将市电插座上的交流电源,转换成直流输入电源 V_{IN} 。直流输入电源 V_{IN} 的电压可能有类似英文字母 M 的波形,或是大致稳定在一个定值。电源控制器 26 可以是具有许多引脚的一集成电路,这些引脚可提供集成电路电连接到周边的元件。通过驱动引脚 GATE,电源控制器 26 周期地开关功率开关 34。当功率开关 34 开启时,变压器的主绕组 PRM 开始储能;当功率开关 34 关闭时,变压器通过次级侧绕组 SEC 与辅助绕组 AUX 释放能量,来分别建立输出电源 V_{OUT} (供电给负载 24) 以及操作电源 V_{CC} (供电给电源控制器 26)。

[0005] 电阻 28 与 30 组成了一分压器,来检测辅助绕组 AUX 上的跨压 V_{AUX} ,并在电源控制器 26 的反馈引脚 FB 上,提供了反馈电压信号 V_{FB} 。

[0006] 图 2 显示图 1 中的一些信号的波形。在时间 t_0 ,驱动引脚 GATE 上的驱动信号 V_{GATE} 快速的掉落,关闭了功率开关 34,开始了关闭时间 T_{OFF} 。在功率开关 34 与主绕组 PRM 之间的接点 P 上有信号 V_P ,其突然的上升。跨压 V_{AUX} ,其大致会映射主绕组 PRM 的跨压,在时间 t_0 也突然地变成正值。因为反馈电压信号 V_{FB} 大致是比例于跨压 V_{AUX} ,所以反馈电压信号 V_{FB} 在时间 t_0 也突然地变成正值。变压器从时间 t_0 ,开始释放能量。

[0007] 当变压器在时间 t_1 完全释放能量完后,大致上是因为主绕组 PRM 与接点 P 上的寄生电容所构成的振荡电路,跨压 V_{AUX} 开始振荡。图 2 中的跨压 V_{AUX} 的波形有三个波谷 VL1、VL2 以及 VL3。这里的波谷指的是跨压 V_{AUX} 大约小于 0V 的时候。如同图 2 所示,波谷 VL3 在还没有结束前,关闭时间 T_{OFF} 就结束了。一般,操作在准谐振模式的电源控制器会波谷出现时,开启功率开关 34,而这种技术也称为波谷切换 (valley switching)。如果功率开关 34 在跨压 V_{AUX} 位于一个波谷的最底部时刚好被开启,那信号 V_P 是从一个区域最小值开始被放电,所以就可以得到较小的切换损失 (switching loss)。但是,事情总是很难那么完美的。目前用来操作在准谐振模式的已知控制方法,大都是在波谷开始后,提供一段固定的延

迟时间 (delay time) T_d , 就开启一个功率开关。如同图 2 所举例的, 功率开关 34 在波谷 VL3 开始一延迟时间 T_d 后就被开启。这里的延迟时间 T_d 是一种设计的结果, 当集成电路制造出来后, 就是一个固定不可变的常数。如果延迟时间 T_d 没有选好, 没有跟整个开关式电源供应器相匹配, 那切换损失就不会是最佳化。

发明内容

[0008] 实施例揭示有一种电源控制器, 适用于一开关式电源供应器。该开关式电源供应器包含有一功率开关。该电源控制器包含有一反馈引脚、一箝制电路、一峰值检测器、一波谷检测器、以及一延迟电路。该反馈引脚可电耦接至一变压器的一辅助绕组。该箝制电路电连接至该反馈引脚, 架构来提供一箝制电流, 以箝制该反馈引脚的一电压。该峰值检测器电连接至该箝制电路, 用以产生一峰值记录, 其对应该箝制电流的一峰值。该波谷检测器电连接至该反馈引脚, 架构来提供一进入信号, 其可以指出一电压波谷的一起始时间点。该延迟电路架构来用以在该进入信号出现一延迟时间后, 提供一触发信号。该延迟时间随着该峰值记录而变化, 且该触发信号可开启该功率开关。

[0009] 实施例揭示有一种电源控制器, 适用于一开关式电源供应器。该开关式电源供应器包含有一功率开关。该电源控制器包含有一反馈引脚、一箝制电路、一底部检测器、一波谷检测器、以及一延迟电路。该反馈引脚可电耦接至一变压器的一辅助绕组。该辅助绕组的一跨压的一电压波形可以提供一电压波谷。该箝制电路电连接至该反馈引脚, 架构来提供一箝制电流, 以箝制该反馈引脚上的一电压。该底部检测器架构来提供一波谷信号, 其大约可指出该电压波谷的一谷底的出现。该波谷检测器电连接至该反馈引脚, 架构来提供一进入信号, 以指出该电压波谷的一起始时间点。该延迟电路架构来提供一参考信号。该参考信号对应该起始时间点开始到该谷底结束之间的一最佳化延迟时间。该延迟电路在该进入信号出现一延迟时间后, 提供一触发信号。该延迟时间不长于该最佳化延迟时间。该触发信号可开启该功率开关。

[0010] 实施例揭示一种适用于一开关式电源供应器的控制方法。该开关式电源供应器包含有一变压器以及一功率开关。该控制方法包含有: 提供一箝制电流, 以箝制一反馈引脚上的一电压, 其中, 该反馈引脚通过一电阻, 电连接至该变压器的一辅助绕组, 且该辅助绕组的一跨压可提供一电压波谷; 产生一峰值记录, 其大致对应该箝制电流的一峰值; 提供一进入信号, 其可以指出该电压波谷的一起始时间点; 依据该峰值记录, 提供一谷底信号, 其大约可指出该电压波谷的一谷底的出现; 提供一参考信号, 其对应该起始时间点开始到该谷底结束之间的一最佳化延迟时间; 以及, 在该谷底信号被致能, 指出该谷底开始时, 提供一触发信号, 其可开启该功率开关。该起始时间点到该触发信号被提供之间的一延迟时间, 不会长于该最佳化延迟时间。

附图说明

[0011] 图 1 显示了可操作在准谐振模式下的开关式电源供应器 10。

[0012] 图 2 显示图 1 中的一些信号的波形。

[0013] 图 3 举例依据本发明所实施的一电源控制器。

[0014] 图 4 举例 FB 箝制电路。

- [0015] 图 5 举例峰值检测器。
- [0016] 图 6 举例图 3 中的底部检测器。
- [0017] 图 7 举例图 3 中的延迟电路。
- [0018] 图 8 显示在图 1 中的电源控制器 26 被图 3 中的电源控制器 60 所取代时，其中一些信号的波形。

[0019] 【符号说明】

[0020]	10	开关式电源供应器
[0021]	20	桥式整流器
[0022]	24	负载
[0023]	26	电源控制器
[0024]	28	电阻
[0025]	30	电阻
[0026]	34	功率开关
[0027]	60	电源控制器
[0028]	62	FB 箔制电路
[0029]	64	峰值检测器
[0030]	65	波谷检测器
[0031]	66	脱离检测器
[0032]	68	进入检测器
[0033]	70	底部检测器
[0034]	72	延迟电路
[0035]	74	最大频率限制器
[0036]	76	开启时间控制器
[0037]	80	SR 寄存器
[0038]	90	NMOS
[0039]	92	NMOS
[0040]	94	比较器
[0041]	96	SR 寄存器
[0042]	AUX	辅助绕组
[0043]	FB	反馈引脚
[0044]	GATE	驱动引脚
[0045]	I_{CLMP}	箝制电流
[0046]	P	接点
[0047]	PRM	主绕组
[0048]	S_{BOTTOM}	谷底信号
[0049]	S_{EXIT}	脱离信号
[0050]	SEC	次级侧绕组
[0051]	S_{MAX-F}	遮断信号
[0052]	S_{P-GATE}	信号

[0053]	S_{QRD}	进入信号
[0054]	S_{QRD-TD}	触发信号
[0055]	$t_0, t_1, t_{00}, t_{01}, t_{02}, t_{03}, t_{04}, t_{05}, t_{06}, t_{07}, t_{08}, t_{09}, t_{10}$	时间
[0056]	T_d	延迟时间
[0057]	T_{D-NEW}	延迟时间
[0058]	T_M	最佳化延迟时间
[0059]	T_{OFF}	关闭时间
[0060]	T_{ON}	开启时间
[0061]	V_A	检测电压
[0062]	V_{AUX}	跨压
[0063]	V_{CC}	操作电源
[0064]	V_D	参考电压
[0065]	V_{FB}	反馈电压信号
[0066]	V_{GATE}	驱动信号
[0067]	V_{IN}	输入电源
[0068]	VL1、VL2、VL3	波谷
[0069]	V_{OUT}	输出电源
[0070]	V_P	信号
[0071]	V_{PEAK}	峰值记录
[0072]	V_{TD}	斜坡信号

具体实施方式

[0073] 图 3 举例依据本发明所实施的一电源控制器 60。以下将以电源控制器 60 来取代图 1 中的电源控制器 26，作为本发明的一实施例，来解说电源控制器 60 的操作。电源控制器 60 可以执行波谷切换，而且是在跨压 V_{AUX} 大约是位于一电压波谷的底部时，开启一功率开关。因此，在本发明的一些实施例中，切换损失可能可以最小化。

[0074] 电源控制器 60 有 FB 箔制电路 62、峰值检测器 64、波谷检测器 65、底部检测器 70、延迟电路 72、最大频率限制器 74 以及开启时间控制器 76。当电源控制器 60 取代图 1 中的电源控制器 26 时，反馈引脚 FB 通过电阻 30 电连接到辅助绕组 AUX。

[0075] 开启时间控制器 76 架构来重置 SR 寄存器 (register) 80，禁能在驱动引脚 GATE 上的驱动信号 V_{GATE} ，藉此开始关闭时间 T_{OFF} 。在一些实施例中，开启时间 T_{ON} 的长度，也就是驱动信号 V_{GATE} 被致能的时间长度，取决于检测在一输出端（譬如图 1 中的输出电源 V_{OUT} ）上的电压或是电流所产生的一个信号。

[0076] 当跨压 V_{AUX} 是负值时，FB 箔制电路 62 提供一箇制电流 I_{CLMP} ，用来箇制反馈电压信号 V_{FB} 于 0V。FB 箇制电路 62 也提供比例于箇制电流 I_{CLMP} 的一检测电压 V_A 给峰值检测器 64。峰值检测器 64 追踪检测电压 V_A ，然后产生一峰值记录 V_{PEAK} ，大约对应到检测电压 V_A 的一峰值。为了可以追踪后续电压波谷中的峰值，当一个电压波谷结束时，脱离信号 S_{EXIT} 会被致能，导致峰值记录 V_{PEAK} 被减少一点点。稍后将会说明，当电压波谷越深，峰值记录 V_{PEAK} 就会越大。

[0077] 波谷检测器 65 具有一进入检测器 68 以及一脱离检测器 66。在不用来限制本发明的此例子中,在关闭时间 T_{OFF} 内,当反馈电压信号 V_{FB} 掉低于 0.1V 时,进入检测器 68 将送出一短脉冲,作为一进入信号 S_{QRD} ,来指出一电压波谷的一起始时间点。相反的,在关闭时间 T_{OFF} 内,当反馈电压信号 V_{FB} 增加超过 0.3V 时,脱离检测器 66 就发出另一个短脉冲,作为一脱离信号 S_{EXIT} ,来指出该电压波谷的一结束时间点。这里的 0.3V 与 0.1V 仅仅是作为举例说明,可以随着设计上的喜好而以其他数值取代。在一些实施例中,一电压波谷的一起始时间点可以是在检测电压 V_A 超过一特定值的时候,而一电压波谷的一结束时间点可以是检测电压 V_A 减少到低于另一特定值的时候。

[0078] 底部检测器 70 比较峰值记录 V_{PEAK} 与检测电压 V_A ,以提供一谷底信号 S_{BOTTOM} ,大致用来指出一电压波谷的一谷底的出现。可了解的,正因为峰值记录 V_{PEAK} 记录的大约是检测电压 V_A 的峰值,而这个峰值一定是出现在一电压波谷的一谷底,因此,如果一后续的电压波谷的检测电压 V_A 很接近峰值记录 V_{PEAK} 时,那就是表示这后续的电压波谷的一谷底大概出现了,所以谷底信号 S_{BOTTOM} 就被致能。

[0079] 在进入信号 S_{QRD} 出现后的一延迟时间 T_{D-NEW} 后,延迟电路 72 提供一触发信号 S_{QRD-TD} 。如同图 3 所示,触发信号 S_{QRD-TD} 可以设置 SR 寄存器 80,致能驱动引脚 GATE 上的驱动信号 V_{GATE} ,来开启一功率开关。跟现有技术中的固定延迟时间 T_d 不一样的,此处的延迟时间 T_{D-NEW} 并不是一个定值,而是可能会随着谷底信号 S_{BOTTOM} 而改变。举例来说,延迟时间 T_{D-NEW} 可能在谷底信号 S_{BOTTOM} 被致能时,就突然的中止。如同峰值记录 V_{PEAK} 可以大致追踪了后续电压波谷的峰值,因此,谷底信号 S_{BOTTOM} 被致能的时间点就可能随着不同的电压波谷而不一样,因此,延迟时间 T_{D-NEW} 的长度就会改变。稍后将解释,这个延迟时间 T_{D-NEW} 可以视为或是用来预测一电压波谷的一谷底出现的时间点,因此可以用来开启一功率开关,藉以降低开关一功率开关时的切换损失。

[0080] 最大频率限制器 74 提供一遮断信号 S_{MAX-F} ,以防止触发信号 S_{QRD-TD} 开启一功率开关。譬如说,遮断信号 S_{MAX-F} 只有在开关周期超过 16us 后,才会被致能,如此就可以限制一开关式电源供应器的开关频率不会高于 60KHz。

[0081] 图 4 举例 FB 箔制电路 62,其中 NMOS90 有一栅电极大概偏压在电压 V_{nth} ,而电压 V_{nth} 是 NMOS90 的临界电压 (threshold voltage)。如果跨压 V_{AUX} 是负值,NMOS90 会自动的提供箔制电流 I_{CLMP} ,大约地箔制反馈电压信号 V_{FB} 在 0V。依据箔制电流 I_{CLMP} ,图 4 中的电流镜提供一映射电流,使其流过一电阻来产生检测电压 V_A 。

[0082] 图 5 举例峰值检测器 64,其中,当峰值记录 V_{PEAK} 比检测电压 V_A 小时,NMOS92 对一电容充电,来提升峰值记录 V_{PEAK} ,因此可以追踪检测电压 V_A 的上升。当峰值记录 V_{PEAK} 变的等于或是比检测电压 V_A 大时,电容就不再被充电。因此,峰值记录 V_{PEAK} 可以代表检测电压 V_A 的一峰值。如果一电压谷底越深,表示此电压波谷的谷底越负,箔制电流 I_{CLMP} 的峰值就需要越大才能够箔制住反馈电压信号 V_{FB} ,所以峰值记录 V_{PEAK} 会越大。脱离信号 S_{EXIT} 可以指出该电压波谷的一结束时间点,且会用来使该电容放电一点点,藉以在一电压波谷结束时,稍稍的降低峰值记录 V_{PEAK} 。

[0083] 图 6 举例图 3 中的底部检测器 70。如同先前所述的,检测电压 V_A 很接近峰值记录 V_{PEAK} 时,谷底信号 S_{BOTTOM} 会被致能。在图 6 中,比较器 94 比较了检测电压 V_A 与峰值记录 V_{PEAK} ,且比较器 94 可能在其两输入端的某一端存在有一失调电压 (offset voltage)。举例

来说,当检测电压 V_A 与 0.1V 的总和,增加超过峰值记录 V_{PEAK} 时,SR 寄存器 96 就被设定,致能谷底信号 S_{BOTTOM} ,来宣告一电压波谷的一谷底的开始。类似的,当检测电压 V_A 与 0.1V 的总和,掉到低于峰值记录 V_{PEAK} 时,SR 寄存器 96 就被重置,禁能谷底信号 S_{BOTTOM} ,来宣告一电压波谷的一谷底的结束。在图 6 中,等效上跟驱动信号 S_{GATE} 相同的信号 S_{P-GATE} ,可用来重置 SR 寄存器 96,因为开启时间 T_{ON} 的开始,等同于一谷底的结束。

[0084] 图 7 举例图 3 中的延迟电路 72。进入信号 S_{QRD} 重置了斜坡信号 V_{TD} ,使其从 0V 开始增加上升。因此,斜坡信号 V_{TD} 代表了电压波谷开始后所流逝的时间。参考电压 V_D 代表了一最佳化延迟时间 T_M 。图 7 中的比较器可以在其二输入端中的某一端有失调电压(未显示)。举例来说,当斜坡信号 V_{TD} 低于参考电压 V_D ,但与参考电压 V_D 的差异不大于一预设的失调电压时,一短脉冲就会作为触发信号 S_{QRD-TD} 而被送出。换句话说,如果一电压波谷开始后所流逝的时间到了参考电压 V_D 所对应的最佳化延迟时间 T_M ,触发信号 S_{QRD-TD} 会被致能而有一短脉冲,此短脉冲可能可以开启一功率开关。此最佳化延迟时间 T_M 限制了从一电压波谷开始后,到延迟电路 72 真正发送出短脉冲时,实际的延迟时间 T_{D-NEW} 。如果参考电压 V_D 没有更新或是改变,那相当确定的,延迟时间 T_{D-NEW} 绝对不会长于最佳化延迟时间 T_M 。

[0085] 当谷底信号 S_{BOTTOM} 被致能时,斜坡信号 V_{TD} 更新参考电压 V_D 。举例来说,参考电压 V_D 被更新的与当下的斜坡信号 V_{TD} 一样。同时,触发信号 S_{QRD-TD} 会被致能而有一短脉冲,导致延迟时间 T_{D-NEW} 比最佳化延迟时间 T_M 来的短。参考电压 V_D 最后会记录了,在谷底信号 S_{BOTTOM} 被禁能时,也就是在一电压波谷结束的那瞬间,斜坡信号 V_{TD} 的值。

[0086] 图 8 显示在图 1 中的电源控制器 26 被图 3 中的电源控制器 60 所取代时,其中一些信号的波形。

[0087] 在时间 t_{00} 时,驱动信号 V_{GATE} 被禁能,信号 V_p 、跨压 V_{AUX} 、以及反馈电压信号 V_{FB} 都迅速地上升,开始了关闭时间 T_{OFF} 。

[0088] 在变压器完全放电后,信号 V_p 与跨压 V_{AUX} 开始振荡。在时间 $t_{01}、t_{05}$ 与 t_{09} 时,跨压 V_{AUX} 几乎掉到为负值,所以进入信号 S_{QRD} 就出现了短脉冲,分别指出电压波谷 VL1、VL2 与 VL3 的开始。类似的,在时间 t_{04} 与 t_{07} ,跨压 V_{AUX} 上升到大概为正值,脱离信号 S_{EXIT} 就出现了短脉冲,用来指出电压波谷 VL1 与 VL2 的结束。

[0089] 如同图 8 所示的,以时间 t_{02} 到 t_{03} 之间的时段为例,峰值记录 V_{PEAK} 追踪检测电压 V_A 。但是,如果检测电压 V_A 从自己的峰值开始降低时,峰值记录 V_{PEAK} 维持不变。在电压波谷 VL1 与 VL2 结束时(时间 t_{04} 与 t_{07}),经由脱离信号 S_{EXIT} 所触发,峰值记录 V_{PEAK} 因电容放电而降低了一点点。

[0090] 以时间 t_{02} 到 t_{03} 之间的时段为例,此时谷底信号 S_{BOTTOM} 被致能,因为检测电压 V_A 等于或是非常靠近峰值记录 V_{PEAK} 。

[0091] 斜坡信号 V_{TD} 从时间 t_{01} 开始以一固定斜率开始上升。在时间 t_{02} ,谷底信号 S_{BOTTOM} 被致能,所以参考电压 V_D 被斜坡信号 V_{TD} 所更新。参考电压 V_D 的更新一直到谷底信号 S_{BOTTOM} 在时间 t_{03} 被禁能后才停止。在时间 t_{02} ,当参考电压 V_D 第一次被更新的跟斜坡信号 V_{TD} 一样时,触发信号 S_{QRD-TD} 就被致能而产生一短脉冲,如同图 8 所示。但是,驱动信号 V_{GATE} 依然停留在被禁能,因为遮断信号 S_{MAX-F} 当下是被禁能的。因此,电压波谷 VL1 中所产生的延迟时间 T_{D-NEW} 是从 t_{01} 到 t_{02} 的时间,大致上是由谷底信号 S_{BOTTOM} 所决定,而谷底信号 S_{BOTTOM} 依据峰值记录 V_{PEAK} 而产生。从电压波谷的开始,到谷底信号 S_{BOTTOM} 被禁能为止的这段时间,称为

最佳化延迟时间 T_M 。最佳化延迟时间 T_M 由参考电压 V_D 所记忆, 所以参考电压 V_D 对应到最佳化延迟时间 T_M 。



[0092] 以上对电压波谷 VL1 的时间内的信号产生与说明, 也可以类推到电压波谷 VL2 的时间内的信号产生与说明。

[0093] 如同图 8 中的谷底信号 S_{BOTTOM} 的波形所展示的, 谷底信号 S_{BOTTOM} 为致能的时间长度, 将会在后续的电压波谷中, 越来越短。这是因为检测电压 V_A 的峰值会随着电压波谷的增加而减少, 而虽然峰值记录 V_{PEAK} 在每次电压波谷结束时稍稍的减小, 但峰值记录 V_{PEAK} 却无法及时地追到检测电压 V_A 的峰值下降速度。如同图 8 所示的, 对于从时间 t_{09} 开始的电压波谷 VL3 而言, 谷底信号 S_{BOTTOM} 为致能的时间长度, 完全消失, 因为峰值记录 V_{PEAK} 一直都高于检测电压 V_A 。只是, 在时间 t_{10} , 触发信号 S_{QRD-TD} 还是被致能了, 因为斜坡信号 V_{TD} 上升超过了参考电压 V_D , 而参考电压 V_D 在先前的电压波谷中已经被更新来记忆最佳化延迟时间 T_M 。请注意, 主绕组 PRM 与寄生电容所构成的振荡电路会有一个固定振荡周期, 最佳化延迟时间 T_M 大约会是此振荡周期的四分之一, 而且最佳化延迟时间 T_M 对于每个电压波谷而言, 大概都是一样。这也是为什么图 8 中的每个最佳化延迟时间 T_M 都差不多一样的原因。如果触发信号 S_{QRD-TD} 可以刚好在一个电压波谷开始最佳化延迟时间 T_M 后被致能, 那准谐振模式几乎是完美的执行, 可以得到最佳化的切换损失。图 8 显示的就是这样的结果, 其中电压波谷 VL3 中的延迟时间 T_{D-NEW} 就是跟最佳化延迟时间 T_M 刚好一样。触发信号 S_{QRD-TD} 在时间 t_{10} 被致能, 此时遮断信号 S_{MAX-F} 已经被致能, 所以驱动信号 V_{GATE} 就跟着被致能, 在时间 t_{10} 开启了功率开关。

[0094] 因为在触发信号 S_{QRD-TD} 的第二个短脉冲出现之后的时间 t_{08} , 遮断信号 S_{MAX-F} 才被致能, 所以图 8 显示的是在第三电压波谷 VL3 的波谷切换。当然, 只要遮断信号 S_{MAX-F} 能早一点被致能, 就可以实现在第一或是第二电压波谷 (VL1 或 VL2) 实施波谷切换。举例来说, 假设遮断信号 S_{MAX-F} 提早在图 8 中的时间 t_{01} 就被致能了, 那可以推论的是, 经历过数个开关周期后, 峰值记录 V_{PEAK} 将会因为信号传递延迟的原因, 最后会大约稳定在非常靠近检测电压 V_A 的第一个峰值附近。正因为峰值记录 V_{PEAK} 与检测电压 V_A 的第一个峰值几乎一样, 所以延迟时间 T_{D-NEW} 会大致跟最佳化延迟时间 T_M 一样, 也达到了最佳化的切换损失。

[0095] 跟现有技术中固定的延迟时间 T_d 不一样的, 本发明的实施例中的延迟时间 T_{D-NEW} 依据谷底信号 S_{BOTTOM} 而适应性地改变, 谷底信号 S_{BOTTOM} 会随着峰值记录 V_{PEAK} 而调整。依据以上的教导与分析, 一电压波谷的谷底出现的时间可以被记忆起来, 因此依据本发明所实施的一电源控制器可以以一种最佳化的方式, 来实现波谷切换, 降低功率开关的切换损失。

[0096] 以上所述仅为本发明的优选实施例, 凡依本发明权利要求书所做的均等变化与修饰, 皆应属本发明的涵盖范围。






图 3




图 4




图 5




图 6




图 7




图 8