(19) **日本国特許庁(JP)**

(12) 特 許 公 報(B2)

(11)特許番号

特許第3711422号 (P3711422)

(45) 発行日 平成17年11月2日(2005.11.2)

(24) 登録日 平成17年8月26日 (2005.8.26)

(51) Int.C1.⁷ F 1

GO6F 9/30 GO6F 9/30 310E GO6F 9/305 GO6F 9/30 350A GO6F 9/30 340F

請求項の数 1 (全 28 頁)

(21) 出願番号 特願平8-353167

(22) 出願日 平成8年12月16日 (1996.12.16)

(65) 公開番号 特開平9-231070

(43) 公開日 平成9年9月5日 (1997.9.5) 審査請求日 平成14年11月14日 (2002.11.14)

(31) 優先権主張番号 特願平7-332207

(32) 優先日 平成7年12月20日 (1995.12.20)

(33) 優先権主張国 日本国(JP)

前置審查

|(73)特許権者 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(74)代理人 100090479

弁理士 井上 一

(74)代理人 100090387

弁理士 布施 行夫

||(74)代理人 100090398

弁理士 大渕 美千栄

|(72)発明者 久保田 哲

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(72) 発明者 工藤 真

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

最終頁に続く

(54) 【発明の名称】情報処理回路

(57)【特許請求の範囲】

【請求項1】

ターゲット命令と、該ターゲット命令の機能を拡張するためのプリフィックス命令が入力される情報処理回路であって、

前記ターゲット命令及びプリフィックス命令を入力し、該命令コードのオペレーション 内容を解析する命令コード解析手段と、

前記命令コード解析手段が解析したオペレーション内容に基づき命令を実行する命令実行手段とを含み、

前記命令コード解析手段は、

前記プリフィックス命令に基づき、該プリフィックス命令の機能拡張の対象となるター 10 ゲット命令の実行に必要な即値を拡張する即値拡張手段を含むよう構成され、

前記命令実行手段は、

前記即値拡張手段により拡張された即値に基づきターゲット命令を実行し、

前記命令コード解析手段は、

プリフィックス命令入力後にターゲット命令を入力した場合、該ターゲット命令のオペレーション内容を拡張して解釈するターゲット命令機能拡張手段を含み、

前記命令実行手段は、

前記ターゲット命令機能拡張手段で拡張されたオペレーション内容で該ターゲット命令 を実行し、

前記ターゲット命令機能拡張手段は、

(2)

プリフィックス命令入力後に2オペランド命令である所定のターゲット命令を入力した場合、該ターゲット命令の2つのオペランドとプリフィックス命令に含まれた即値を用いて、該ターゲット命令のオペレーション内容を3オペランド命令に拡張して解釈することを特徴とする情報処理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、情報処理回路及び半導体集積回路装置、前記情報処理回路を内蔵するマイクロコンピュータ、該マイクロコンピュータを用いて構成された電子機器に関する。

[00002]

10

【背景の技術】

従来、32ビットのデータを処理できるRISC方式のマイクロコンピュータでは、32ビット幅に固定された命令コードを用いられていた。その理由は、固定長ビット幅の命令コードを用いると、可変長ビット幅の命令コードを用いる場合に比べ、命令のデコードに要する時間を短縮でき、また、マイクロコンピュータの回路規模を小さくすることが出来るからである。

[0003]

ところが、32ビットのマイクロコンピュータにおいても、特に32ビットも必要としない命令コードも多い。従って全ての命令の命令コードを32ビットで記述すると、命令コードに冗長な部分が生じる命令が多くなり、メモリーの使用効率が悪くなる。

20

[0004]

この様な場合、冗長な命令コードを論理圧縮しておき、マイクロコンピュータの内部で元の命令にデコードしながら、命令を実行することも可能である。しかし、この様な方式では、制御回路が複雑になるという問題があった。

[0005]

【発明が解決しようとする課題】

そこで、本願の発明者は、制御回路を複雑にすることなくメモリの使用効率を向上させる ために、処理出来るデータのビット幅より短いビット幅の固定長命令コードを処理するマ イクロコンピュータについての検討を行っていた。

[0006]

30

しかし、例えば32ビット固定長の命令コードを単に16ビットの固定長にすると以下のような問題点が生じる。

[0007]

通常命令コードにはオペコードや即値以外のオペランドも記述するため、16ビットの命令コードを使用しても、使用できる即値のビット数は16ビットよりもさらに小さいものとなる。すなわち、32ビットのデータを処理できるにもかかわらず、16ビットより小さい即値しか命令コードで指定できないという問題が生じる。

[0008]

また、例えば、16ビットの命令コードでは、3オペランド命令のオペランドのフィールドを確保することは難しい。従って、この様に短い命令コードでは記述が難しいオペレーションをどの様に処理するのかという問題が生じる。

40

[0009]

上記問題を解決するためには、短い命令コードに含まれる即値を、必要に応じて拡張する機能が必要となる。また、短い命令コードで記述出来ないオペレーションを実行するために、オペレーション内容を拡張する機能が必要となる。

[0010]

本発明の目的は、制御回路を複雑にすることなく、必要に応じて命令コードに含まれる即値を拡張する機能を有する情報処理回路、半導体集積回路装置、マイクロコンピュータ、電子機器を提供することである。

[0011]

また、本発明の他の目的は、制御回路を複雑にすることなく、オペレーション内容を拡張する機能を有する情報処理回路、半導体集積回路装置、マイクロコンピュータ、電子機器を提供することである。

[0012]

【課題を解決するための手段】

本願請求項1にかかる発明は、ターゲット命令と、該ターゲット命令の機能を拡張する ためのプリフィックス命令が入力される情報処理回路であって、

<u>前記ターゲット命令及びプリフィックス命令を入力し、該命令コードのオペレーション</u> 内容を解析する命令コード解析手段と、

<u>前記命令コード解析手段が解析したオペレーション内容に基づき命令を実行する命令実</u> 行手段とを含み、

前記命令コード解析手段は、

<u>前記プリフィックス命令に基づき、該プリフィックス命令の機能拡張の対象となるター</u> ゲット命令の実行に必要な即値を拡張する即値拡張手段を含むよう構成され、

前記命令実行手段は、

前記即値拡張手段により拡張された即値に基づきターゲット命令を実行し、

前記命令コード解析手段は、

<u>プリフィックス命令入力後にターゲット命令を入力した場合、該ターゲット命令のオペ</u>レーション内容を拡張して解釈するターゲット命令機能拡張手段を含み、

前記命令実行手段は、

<u>前記ターゲット命令機能拡張手段で拡張されたオペレーション内容で該ターゲット命令</u>を実行し、

前記ターゲット命令機能拡張手段は、

プリフィックス命令入力後に2オペランド命令である所定のターゲット命令を入力した場合、該ターゲット命令の2つのオペランドとプリフィックス命令に含まれた即値を用いて、該ターゲット命令のオペレーション内容を3オペランド命令に拡張して解釈することを特徴とする。

[0013]

【発明の実施の形態】

本実施の形態の特徴について説明する。

第1の実施の形態は、

所与のターゲット命令と、該ターゲット命令の機能を拡張するためのプリフィックス命令が入力される情報処理回路であって、

前記ターゲット命令及びプリフィックス命令を入力し、該命令コードのオペレーション 内容を解析する命令コード解析手段と、

前記命令コード解析手段が解析したオペレーション内容に基づき命令を実行する命令実行手段とを含み、

前記命令コード解析手段は、

前記プリフィックス命令に基づき、該プリフィックス命令の機能拡張の対象となるターゲット命令の実行に必要な即値を拡張する即値拡張手段を含むよう構成され、

前記命令実行手段は、

前記即値拡張手段により拡張された即値に基づきターゲット命令を実行することを特徴とする。

命令コード解析手段は、入力した命令コードを解読し、命令の対象となるデータの記憶されている記憶手段の番地を計算する等、命令実行手段が命令を実行するために必要な処理を行う。

[0014]

第1の実施の形態の情報処理回路には、ターゲット命令及び該ターゲット命令の機能を拡張するプリフィックス命令が入力される。プリフィックス命令は、それ単独では命令実行手段において実行されず、後続のターゲット命令が実行される際に、そのターゲット命

20

30

40

令の機能を拡張する機能を有する。

[0015]

即値拡張手段は、プリフィックス命令に基づき、ターゲット命令の実行に必要な即値を拡張する。ターゲット命令の実行に必要な即値とは、例えばターゲット命令の命令コードに含まれている即値や、プリフィックス命令の命令コードに含まれている即値であって、実行する際に必要となる即値をいう。

[0016]

ここでいう即値の拡張とは、例えば通常のゼロ拡張やサイン拡張のほか、命令コード中に記載されている即値のビット幅を伸張して、伸張された部分に、所与のビットを補う場合も含む。すなわち、<u>第1の実施の形態</u>によれば、プリフィックス命令に基づき、前記所与のビットを補って、即値を拡張することが出来る。

[0017]

従って、命令コードのビット数を大きくする原因となる即値を含む命令コードのビット数を短く設定することが可能となる。このため、可変長命令コードをデコードするための複雑な制御回路を有しなくても、短い固定長命令コードの採用するという簡単な構成で、メモリーの使用効率を改善することができる。

[0018]

第2の実施の形態は、

第1の実施の形態において、

固定長の命令コードを入力して実行するよう構成されていることを特徴とする。

[0019]

第2の実施の形態によれば、固定長命令コードを使用することにより、可変長ビット幅の命令コードを用いる場合に比べ、命令のデコードに要する時間を短縮でき、また、情報処理回路の回路規模を小さくすることが出来る。

[0020]

また、プリフィックス命令により、即値を拡張することが出来るため、命令コードを長くする原因となる即値を短く設定することができる。従って、固定長の命令コードの長さを短く設定することができるため、命令コードの冗長な部分を効率よく削減し、メモリー、特に命令コードを記憶するメモリーの使用効率を改善することができる。

[0021]

第3の実施の形態は、

第2の実施の形態において、

前記固定長命令コードのビット幅が、前記情報処理回路が処理出来るデータ又はアドレスのビット幅以下であることを特徴とする。

[0022]

第3の実施の形態によれば、命令コードのビット幅を情報処理回路が処理できるデータ 又はアドレスのビット幅以下の小さなビット幅にしても、前記情報処理回路が処理できる ビット幅に即値を拡張をすることができる。この様に、命令コードのビット幅を情報処理 回路が処理できるデータ又はアドレスのビット幅以下にできるため、メモリーの使用効率 を改善することができる。

[0023]

第4の実施の形態は、

第3の実施の形態において

前記情報処理回路は、16のビット幅の固定長の命令コードを入力するよう構成され、 前記即値拡張手段は、

前記プリフィックス命令に基づき、前記ターゲット命令の実行に必要な即値を32ビットの幅に拡張し、

前記命令実行手段は、

前記即値拡張手段で拡張された32ビットの即値を用いてターゲット命令を実行する算術論理演算手段を含むことを特徴とする。

10

20

30

[0024]

従来、32ビットのデータを処理できるRISC方式のマイクロコンピュータでは、固定長32ビットの命令コードを用いて、処理が行なわれていた。しかし、前記命令コードの中には、特に32ビットも必要としない命令コードも多く、これがメモリーの使用効率悪化の原因となっていた。

[0025]

すなわち、通常、命令コードは該命令の基本的なオペレーションを定めるクラスコード、オペコードや、即値以外のオペランドで構成される。ここにおいて即値以外のオペランドとは、例えばソースレジスタ(rs)やデスティネーションレジスタ(rd)に対応するコード等をさす。このため、16ビットの命令コードを使用する場合、使用できる即値のビット数はさらに小さいものとなり、通常6ビット程度となる。一般に、命令コードが短い程、即値のビット幅の確保が困難になる。しかし、本発明によれば、即値の拡張が行えるため、32ビットのデータを処理出来る情報処理回路においても、16ビットという短い命令コードが使用できる。このため、メモリーの使用効率大幅にを改善することができる。

[0026]

第5の実施の形態は、

第1の実施の形態~第4の実施の形態のいずれかにおいて、

前記即値拡張手段は、

プリフィックス命令の命令コードの即値及び前記ターゲット命令の命令コードの即値に 基づき、前記ターゲット命令の命令コードに含まれる即値を拡張することを特徴とする。

[0027]

この様にすると、ターゲット命令の命令コード中含まれている即値を拡張して実行したい場合、ターゲット命令の実行に必要な即値の一部をターゲット命令の命令コードの即値として指定し、ターゲット命令の実行に必要な即値の残りの部分をプリフィックス命令の命令コードの即値として指定するという簡単な構成で、即値を拡張することが出来る。

[0028]

従って、命令コード中の即値用のビット数を短かく設定することが可能となり、メモリの 使用効率を改善することができる。

[0029]

第6の実施の形態は、

第1の実施の形態~第5の実施の形態のいずれかにおいて、

前記即値拡張手段は、

プリフィックス命令の命令コードに含まれた即値を用いてターゲット命令の実行に使用 するデータを拡張することを特徴とする。

[0030]

ここにおいて、データとはアドレスに対比される概念であり、その値の内容がアドレス以外を表すものをさす。ターゲット命令の実行に使用するデータとは、ターゲット命令の命令コードに含まれている即値のデータや、ターゲット命令の命令コードには含まれていないが、実行する際に使用する即値のデータをいう。この様にすると、簡単な構成で拡張されたデータの即値を用いてターゲット命令を実行することが出来る。

[0031]

第7の実施の形態は、

第1の実施の形態~第6の実施の形態のいずれかにおいて、

前記即値拡張手段は、

プリフィックス命令の命令コードに含まれた即値を用いてターゲット命令の実行に使用するアドレスを拡張することを特徴とする。

[0032]

ここにおいて、アドレスとはデータに対比される概念であり、その値の内容が記憶装置内 のある特定の位置や場所を示すための情報をいう。ターゲット命令の実行に使用するアド 10

20

30

40

レスとは、ターゲット命令の命令コードに含まれている即値のアドレスや、ターゲット命令の命令コードには含まれていないが、実行する際に使用する即値のアドレスをいう。この様にすると、簡単な構成で拡張されたアドレスの即値を用いてターゲット命令を実行することが出来る。

[0033]

第8の実施の形態は、

第1の実施の形態~第7の実施の形態のいずれかにおいて、

前記即値拡張手段は、

複数のプリフィックス命令の命令コードに含まれた各即値を用いて、該プリフィックス命令の機能拡張の対象となるターゲット命令の実行に必要な即値を拡張することを特徴とする。

[0034]

この様にすると、複数のプリフィックス命令の即値を組あわせることによって、ターゲット命令の実行に必要な即値を任意に拡張することが出来る。従って、短い命令コードを用いても、大きな即値を用いた実行が扱えるようになるため、命令コードの短縮による弊害を防ぐことが出来る。

[0035]

第9の実施の形態は、

第8の実施の形態において、

前記複数のプリフィックス命令の各命令コードは、プリフィックス命令であることを判 20 別するための共通のコードをそれぞれ含むことを特徴とする。

[0036]

第9の実施の形態によれば、異なるプリフィックス命令を複数設ける必要が無い。このため、ビット数の少ない命令コードを処理する情報処理回路においても、他の種類の命令を割愛することなく、即値の拡張が可能となる。

[0037]

第10の実施の形態は、

第8の実施の形態又は第9の実施の形態のいずれかにおいて、

前記即値拡張手段は、

プリフィックス命令の連続入力回数に基づき決定される処理状態を記憶する処理状態記 30 憶手段と、

前記処理状態記憶手段に記憶された処理状態に基づき、入力されたプリフィックス命令の即値を第1のレジスタ~第mのレジスタ(mは1以上の整数)に保持する前記データ保持手段と、

前記データ保持手段の第1のレジスタ~第mのレジスタ(mは1以上の整数)に保持された即値に基づき、前記ターゲット命令の命令の実行に必要な即値を拡張して生成する手段とを含むことを特徴とする。

[0038]

ここにおいてプリフィックス命令の連続入力回数に基づき決定される処理状態とは、連続入力回数そのものによって決定される処理状態でもよいし、連続入力回数からある特定のルールに従って一意的に導き出される処理状態でもよい。例えば、プリフィックス命令を3回以上くりかえして入力した場合、3回目以降は常に同じ処理状態となるよう構成してもよい。そして、この様にして決定された処理状態を参照してプリフィックス命令の即値を即値保持手段に保持し、該保持された即値を組み合わせることによって即値を拡張することが出来る。この様にすると、簡単な構成で、プリフィックス命令の連続した入力回数に基づいて、ターゲット命令の実行に必要な即値を拡張することが出来る。

[0039]

<u>第11の実施の形態は、</u>

第1の実施の形態~第10の実施の形態のいずれかにおいて、

前記命令コード解析手段は、

50

プリフィックス命令入力後にターゲット命令を入力した場合、該ターゲット命令のオペレーション内容を拡張して解釈するターゲット命令機能拡張手段を含み、

前記命令実行手段は、

前記ターゲット命令機能拡張手段で拡張されたオペレーション内容で該ターゲット命令 を実行することを特徴とする。

[0040]

この様にすると、ターゲット命令をプリフィックス命令と組み合わせて実行させることにより、ターゲット命令に拡張された機能を実現させることができる。このため、命令数を減らすことができ、さらには命令コードに使用するビット数を減らすことが可能となる。

[0041]

また、ビット数の少ない命令コードでは、実現が難しい機能を、プリフィックス命令とターゲット命令を組み合わせることにより実現することも可能となる。このため、命令コードの短縮によるメモリの使用効率を改善することができる。

[0042]

第12の実施の形態は、

第11の実施の形態において、

前記ターゲット命令機能拡張手段は、

プリフィックス命令入力後に2オペランド命令である所定のターゲット命令を入力した場合、該ターゲット命令の2つのオペランドとプリフィックス命令に含まれた即値を用いて、該ターゲット命令のオペレーション内容を3オペランド命令に拡張して解釈することを特徴とする。

[0043]

この様すると、2オペランド命令のターゲット命令をプリフィックス命令と組み合わせて実行させることにより、該ターゲット命令の操作機能を3オペランド命令に拡張して実行させることができる。従って、2オペランド分記述領域しかない短い命令コードを使用しても3オペランド命令を実現することが出来る。このため、命令数及び命令コードに使用するビット数を減らすことが可能となる。

[0044]

また、さらに、プリフィックス命令で即値データを拡張して、3オペランド命令を実現することが出来るため、通常1命令で3オペランド命令を実行する場合に比べて大きな即値データを扱うことができる。

[0045]

第13の実施の形態は、

第11の実施の形態において、

前記ターゲット命令機能拡張手段は、

プリフィックス命令入力後にレジスタ指定値を有する所定のターゲット命令を入力した場合、プリフィックス命令の命令コードに含まれた即値に基づき、ターゲット命令の命令コードに指定されたレジスタに格納されたデータ又はアドレスを修正して実行するようにオペレーション内容を拡張することを特徴とする。

[0046]

ここにおいて、データのアドレスを修正して実行するとは、データ又はアドレスに四則演算又は論理演算、シフト演算等を施して実行することをいう。この様すると、ターゲット命令をプリフィックス命令を組み合わせて実行させることにより、ターゲット命令の命令コードで指定されたレジスタに格納されたデータ又はアドレスをプリフィックス命令の命令コードに含まれた即値で修正して実行することが出来るため、命令数又は命令コードに使用するビット数を減らすことが可能となる。

[0047]

第14の実施の形態は、

第13の実施の形態において、

前記ターゲット命令機能拡張手段は、

10

20

30

プリフィックス命令入力後にレジスタ指定値を有する所定のターゲット命令を入力した場合、プリフィックス命令の命令コードに含まれた即値に基づき、ターゲット命令の命令コードに指定されたレジスタに格納されたアドレスのディスプレースメントを作成し、該ディスプレースメントを用いて実行するようにオペレーション内容を拡張することを特徴とする。

[0048]

このようにすると、プリフィックス命令を用いることにより、実行時のアドレスのディスプレースメントを作成することが可能となる。

[0049]

さらに、プリフィックス命令を用いることにより、オペランドのビット数に限定されずに ディスプレースメントの付加が可能になる。

[0050]

第15の実施の形態は、

第1の実施の形態~第14の実施の形態のいずれかにおいて、

前記命令コード解析手段は、

プリフィックス命令の連続入力回数に基づき、プリフィックス命令のオペレーション内容 を拡張するプリフィックス命令機能拡張手段を含むことを特徴とする。

[0051]

ここにおいて、複数の種類のプリフィックス命令がある場合は、同種類のプリフィックス命令の連続入力回数に基づき、プリフィックス命令のオペレーション内容を拡張する。ここでの同種類のプリフィックス命令とは、該プリフィックス命令のオペレーション内容が同一である場合をいう。したがって、複数の種類のプリフィックス命令がある場合であって、それらの機能がオペコード等によってことなるような場合は、同種類のプリフィックス命令とは、同じオペコード等を有するものをいう。

[0052]

この様すると、プリフィックス命令のオペレーション内容をその入力回数に基づき変更させることが出来るため、少ない種類のプリフィックス命令で多くの機能を実現することが出来る。

[0053]

第16の実施の形態は、

第1の実施の形態~第15の実施の形態のいずれかにおいて、

前記命令コード解析手段に入力する命令コードを記憶する命令コード記憶手段さらに含むことを特徴とする。

[0054]

この様にすると、短くて冗長部分の少ない命令コードが格納された、メモリーの使用効率のよい情報処理装置を実現することができる。従って、同じ大きさであればより多くの命令を格納出来る情報処理装置を提供することが出来、また、同じ機能であれば、少ないメモリ容量で実現することができる。

[0055]

第17の実施の形態は、

第1の実施の形態~第16の実施の形態の情報処理回路を含むことを特徴とする半導体 集積回路装置である。

[0056]

第17の実施の形態によれば、小さな回路構成で高機能な半導体集積回路装置を提供することが出来る。

[0057]

第18の実施の形態は、

<u>第1の実施の形態</u>~<u>第17の実施の形態</u>の情報処理回路を含むことを特徴とするマイクロコンピュータである。

[0058]

20

30

20

30

40

50

<u>第18の実施の形態</u>によれば、簡単な構成でメモリの使用効率のよい、マイクロコンピュータを提供することが出来る。

[0059]

第19の実施の形態は、

<u>第18の実施の形態</u>において、RISC方式であることを特徴とするマイクロコンピュータである。

[0060]

RISC方式のマイクロコンピュータは、固定長の短い命令コードを処理することにより、命令のデコードに要する時間を短縮し、マイクロコンピュータの回路規模を小さくすることを目的としている。従って、<u>第19の実施の形態</u>によれば、これらの目的を容易に実現出来るRISC方式のマイクロコンピュータを提供することが出来る。

[0061]

第20の実施の形態は、

第18の実施の形態又は第19の実施の形態のマイクロコンピュータを用いて制御することを特徴とする電子機器である。

[0062]

第20の実施の形態によれば、簡単な構成でメモリの使用効率のよい情報処理回路を内蔵しているため、安価で高機能な電子機器を提供することが出来る。

[0063]

以下、本発明の実施の形態を図面に基づき説明する。

[0064]

(実施の形態1)

1. C P U の機能説明

図1は、本発明の実施の形態のCPUの機能ブロック図である。該CPU30は32ビット幅のデータを扱うが16ビットの命令コードを処理するよう構成されている。

[0065]

本 C P U 3 0 は、命令デコード部 4 0 と、命令実行部 6 0 とレジスタファイル 9 0 を含む。そしてこの C P U は、 1 6 ビットの命令データバス 1 3 0 と、命令データアクセスのための命令アドレスバス 1 2 0 と、 3 2 ビットのデータバス 1 4 0 と、データアクセスのためのデータアドレスバス 3 1 0 と、コントロール信号のためのコントロールバス 3 9 0 を介して外部と信号のやり取りを行う。

[0066]

前記命令デコード部40は、入力した命令コードを解読し、該命令を実行するために必要な処理を行うのもで、本発明の特徴的な機能であるext命令処理部50を含む。レジスタファイル90は、汎用レジスタR0~R15の16本の汎用レジスタ、プログラムカウンタ(PC)、プロセッサーステータスレジスタ(PSR)、スタックポインタ(SP)、算術ローレジスタ(ALR)、算術ハイレジスタ(AHR)等のCPUで使用するレジスタを有している。命令実行部60は、前記命令デコード部40が解析した命令のオペレーション内容に基づき該命令の実行をおこなうもので、データの演算を行うデータ演算部70と、アドレスの演算を行うアドレス演算部80を含む。

[0067]

該 C P U内部のハードウエアのデータサイズは3 2 ビットであるため、前記命令実行部60のデータ演算部70やアドレス演算部80で行われる算術論理演算や、前記レジスタファイルのレジスタのビット数および、データの転送等はすべて32 ビットになる。ところが、前記 C P U 30が処理する命令コードは16 ビットの固定長である。すなわち、命令データバス及び命令アドレスバスを介して接続されている図示しない命令コード記憶部には、固定長16 ビットの命令コードが格納されている。従って、1命令中の有効な即値のビット数は、命令コードのうちクラスコードやオペコードに占められるビット数を除いたビット数となる。このため、1命令中の有効な即値のビット数は、例えば6 ビットから8 ビットという比較的短いビット幅に制限されている。

20

30

40

50

[0068]

そこで、本実施の形態では、 e x t 命令という固定長 1 6 ビットの命令を新たに設け、該命令を用いることにより即値のビット幅を拡張させることが出来るよう構成している。また、 e x t 命令を用いることにより固定長 1 6 ビットという短いビット幅の命令コードでは記述出来ないオペレーションを可能にするよう構成している。

[0069]

ext命令は、それ単独ではCPUにおける実行を何ら行わないが、ターゲット命令の直前におくことにより、そのターゲット命令の機能を拡張する命令であるプリフィックス命令である。なお、該プリフィックス命令による機能拡張の対象となる命令を、ターゲット命令という。

[0070]

この様なext命令の処理を行うのがext命令処理部50であり、詳細は後述する。

[0071]

2. 半導体集積回路の構成

マイクロコンピュータに内蔵されている半導体集積回路を例にとり、本発明の特徴的な機能を実現するための回路構成の一例と動作内容について説明する。

[0072]

図2は、マイクロコンピュータに内蔵されている半導体集積回路の構成の説明に必要な部分を図示したものである。該半導体集積回路100は、CPU30と、ROM110、図示しないRAMを含む。前記CPU30は、前記ROM110、図示しないRAM等と、16ビットの命令データバス130、該命令データアクセスのための命令アドレスバス120、32ビットのデータバス140とを介して、外部と信号のやり取りを行う。

[0073]

前記ROM110には、CPU30に実行させる処理を記述した16ビットの命令コードが記憶されており、命令コード記憶手段として機能する。そして、該ROM110に通常の命令の命令コードと同じように、前記プリフィックス命令やターゲットとなる命令の命令コードが記憶される。

[0074]

前記 C P U 3 0 は、命令レジスタ 1 5 0 と、命令デコード回路 1 6 0 と、即値生成回路 1 7 0 と、 E X T 1 レジスタ 1 7 2 、 E X T 2 レジスタ 1 7 4 、 レジスタファイル 9 0 と、 A L U 1 9 0 とを含む。

[0075]

命令レジスタ150は、前記ROM110から、命令データバス130を介して入力された命令コードを格納する。命令デコード回路160は、命令レジスタ150に格納された命令コードを解読し、実行に必要な制御信号を出力する。また、命令コード中の即値を切り出し、必要に応じてEXT1レジスタ172、EXT2レジスタ174に保持したり、即値生成回路170に出力する。

[0076]

即値生成回路170は、前記命令デコード回路160から出力された即値及びEXT1レジスタ172、EXT2レジスタ174に保持された即値を用いて、32ビットに拡張された即値を生成する。すなわち、命令デコード回路160と即値生成回路170とEXT1レジスタ172とEXT2レジスタ174は、図1に示された命令デコード部40及びe×t命令処理部50として機能する。

[0077]

ALU190は、前記拡張された即値やレジスタファイル90のレジスタに格納された値や図示しない主記憶のデータに対して、算術演算や論理演算やシフト演算を行う。すなわち、ALU190は図1に示された命令実行部40のデータ演算部70として機能する。

[0078]

次に本発明の特徴的な機能である、拡張された即値の生成を行う構成について詳細に説明する。本発明の即値の拡張は後述するよう様々なパターンがあるが、本実施の形態では、

プリフィックス命令の即値を用いて、後続のターゲット命令の即値のビット数を増やす拡張を行う場合を例に取り、その詳細な構成を説明する。

[0079]

本マイクロコンピュータで処理される命令は、通常の命令と、プリフィックス命令にわけることができる。通常の命令のうち所定の命令については、プリフィックス命令のターゲットとなることができる(プリフィックス命令のターゲットなった命令をターゲット命令という)。

[080]

本マイクロコンピュータでは、16ビット固定長命令コードを採用しているため、後述するように通常の命令では、即値を指定するフィールドとして、例えば6ビットしか確保できない。しかし、ALU190等により実行される際のデータ長は32ビットであるため、前記即値生成回路170で、32ビットに拡張された即値が生成され、ALU190に入力される。この様な場合、通常のビットの拡張としては、以下の2種類がある。すなわち、前記6ビットの上位26ビットをすべてゼロとするゼロ拡張と、前記6ビットの最上位ビットの値を上位26ビットに拡張するサイン拡張である。しかしこの様な拡張では、CPUは32ビットの演算能力があるにもかかわらず、意味のある内容を有する大きなビット数の即値を扱うことが出来ない。従って、本実施の形態では、プリフィックス命令の即値を用いて、後続のターゲット命令の即値のビット数を増やす拡張を行うことができるような構成を採用している。本実施の形態ではこの様な拡張を、プリフィックス命令のような構成を採用している。本実施の形態ではこの様な拡張を、プリフィックス命令の命令コードに含まれる即値を保持する手段と、保持された即値に基づき即値のビット数を増やす手段とで実現している。

[0081]

まずプリフィックス命令の命令コードに含まれる即値を保持する手段について説明する。該手段として、命令デコード回路160は図示しないステートマシンを有している。該ステートマシンの状態は、命令デコード回路160が処理した命令が、プリフィックス命令であるか、通常の命令であるかによって遷移する。命令デコード回路160は、ステートマシンの状態に基づき、処理したプリフィックス命令の即値をEXT1レジスタ172やEXT2レジスタ174に保持させる。即値生成回路170は、ステートマシンの状態に基づいて前記EXT1レジスタ172やEXT2レジスタ174に保持された即値を用いて、拡張された即値の生成を行う。なお、保持手段は、レジスタのほかラッチ回路でもよい。

[0082]

なお、後述するように本実施の形態のマイクロコンピュータで使用するプリフィックス命令は $e \times t$ 命令一種類のみであり、 $e \times t$ 命令の命令コードは 1 3 ビットの即値を含んでいる。

[0083]

図3は、命令デコード回路160が有するステートマシンの状態の遷移を表した図である。前記ステートマシンは、S0、S1、S2の3種類の状態を保持することが出来る。S0は、ext命令(プリフィックス命令)でない通常の命令を入力した状態を表しており、S1は、1回目のext命令(プリフィックス命令)を入力した状態をあらわしており、S2は、2回目のext命令(プリフィックス命令)を入力した状態を表している。

[0084]

同図に示すように、ステートマシンの状態がS0の時、通常の命令(ext=0)を入力すると状態はS0のままであり(400)、ext命令(ext=1)を入力すると状態はS1に遷移する(410)。また、ステートマシンの状態がS1の時、通常の命令(ext=0)を入力すると状態はS0に遷移し(420)、ext命令(ext=1)を入力すると状態はS2に遷移する(430)。さらに、ステートマシンの状態がS2の時、通常の命令(ext=0)を入力すると状態はS0に遷移し(440)、ext6令(ext=1)を入力すると状態はS20に遷移し(440)。

[0085]

10

20

30

20

30

50

すなわち、前記ステートマシンは、通常の命令が入力されるとS0の状態になり、 e x t 命令を連続して2回以上入力した場合は、再び通常の命令を入力するまでS2の状態を保持するよう構成されている。

[0086]

図 4 は、即値の保持に関して命令デコード回路 1 6 0 が行う動作のアルゴリズムを示したフローチャート図である。

[0087]

まず命令デコード回路160は、命令レジスタに入力された命令コードを解読し、該命令コードが ext命令であるかいなか及びステートマシンの現在の状態に基づき、ステートマシンの状態設定を行う(ステップ10)。

[0088]

ステートマシンの状態が S 1 であるときは(ステップ 2 0)、1回目 e x t 命令が入力された状態であり、命令デコード回路 1 6 0 は、1回目の e x t 命令の 1 3 ビットの即値を e x t 1 レジスタ 1 7 2 に保持する(ステップ 3 0)。

[0089]

ステートマシンの状態がS2であるときは(ステップ40)、2回以上連続してext命令が入力された状態であり、命令デコード回路160は、入力されたext命令の13ビットの即値をext2レジスタ174に保持する(ステップ50)。このため、ext命令が3回以上連続した場合は、最新のext命令の即値でext2レジスタが上書きされることになる。従って、ext命令が連続した場合は、最初のext命令と最後のext命令の即値が有効となり、その中間のext命令は無視されることになる。

[0090]

そして、状態が S 0 である場合は、通常の命令が入力された状態であるため、該命令の命令コードが即値を含むか否か判断し(ステップ 6 0)、即値を含む場合は、該命令コードの即値を即値生成回路に出力する(ステップ 7 0)。

[0091]

次に、保持された即値に基づき即値のビット数を増やす手段について説明する。該手段として、即値生成回路170は図示しない即値生成用信号生成手段を有しており、該即値生成用信号生成手段で生成された即値生成信号に基づき拡張された即値を生成する。

[0 0 9 2]

図 5 は、入力される命令コード及び前記ステートマシンの状態と前記即値生成用信号生成 回路が生成する即値生成用信号との関係を示したタイミングチャート図である。

[0093]

前記即値生成用信号生成回路が生成する信号はext信号530と、ext_low信号550とext_high信号560である。図5の510は入力される命令コードを表しており、540は前記ステートマシンの状態を表している。またクロック信号520は、図2において図示しないクロック信号発生器で生成されるか又はクロック入力端子から入力される信号である。該クロック信号520は、CPUにおける各種動作の同期をとるために用いられる。例えば、該クロック信号520の立ち上がりに同期して命令アドレスバス120に命令アドレスが出力される。また、該クロック信号520の1周期(1マシンサイクル)毎に前記命令アドレスに基づいてROM110から命令コードが読み出され、命令レジスタ150に保持される。そして、読み出された命令コードに応じたオペレーションは、1マシンサイクル内で完了する。

[0094]

ext信号530は、ext命令が入力されたときに'1'となる信号であって、前記ステートマシンの状態遷移を生じさせる入力信号である。すなわち、前記即値生成用信号生成回路は、入力された命令がext命令である場合ext信号530を'1'にし、入力された命令が通常の命令である場合ext信号530を'0'にするよう動作する。

[0095]

ext_1ow信号550は、ステートマシンの状態に応じて出力される信号であり、状

20

30

40

50

態が、S 1 、の時、1 、となる 1 クロック分遅延した遅延信号である。すなわち、前記即値生成用信号生成回路は、状態が、S 1 、である時、次のクロック信号の立ち上がりに同期をとって、 $e \times t _1 o w$ 信号 5 5 0 を 、1 、にし、その次のクロック信号の立ち上がりに同期をとって、 $e \times t _1 o w$ 信号 5 5 0 を 、0 、とする。

[0096]

ext_high信号560は、ステートマシンの状態に応じて出力される信号であり、状態が'S2'の時'1'となる1クロック分遅延した遅延信号である。すなわち、前記即値生成用信号生成回路は、状態が'S2'である時、次のクロック信号520の立ち上がりに同期をとって、ext_high信号560を'1'にし、その次のクロック信号520の立ち上がりに同期をとって、ext_high信号560を'0'とする。

[0097]

図 6 は、命令コードに即値を含んでいる場合に即値生成回路が、ステートマシンの状態及び即値生成用信号に基づき即値を拡張するアルゴリズムを示したフローチャート図である

[0098]

ステートマシンの状態がS0 で無い場合は(ステップ 1 1 0)、C P U がプリフィックス命令である e × t 命令を処理している状態であり、通常の命令を処理している状態ではない。この場合には、即値生成回路 1 7 0 は、即値の生成を行わない(ステップ 1 2 0)。プリフィックス命令自体は、命令実行部 6 0 における A L U での演算等の実行は行われないため、プリフィックス命令の処理時(ステートマシンの状態がS1 又はS2 の場合)に即値を生成する必要はないからである。

[0099]

ステートマシンの状態がS0 で e x t $_{-}$ 1 o w 信号 S5 0 = $^{'}$ 1 $^{'}$ 0 場合は(ステップ 1 1 0)、一回の e x t 命令の後にターゲット命令である通常の命令を処理している状態である。この場合には、E X T 1 V S S S 1 7 2 に保持されている先の e x t 命令の命令コードに含まれていた 1 3 ビットの即値と、即値生成用信号線 1 7 6 を介して入力された該ターゲット命令の命令コードに含まれていた 6 ビットの即値をつなげて出来る 1 9 ビットの即値を、 3 2 ビットにゼロ拡張又はサイン拡張する(ステップ 1 4 0)。

[0100]

[0101]

ステートマシンの状態がS0 で e x t $_$ 1 o w 信号 S5 0 = '0 ' かつ e x t $_$ h i g h 信号 S6 0 = '0 '0 の場合は、ターゲット命令でない通常の命令(直前の命令が e x t 命令でない通常の命令)を処理している状態である。この場合には、即値生成用信号線 1 7 6 を介して入力された該通常の命令の命令コードに含まれていた 6 ビットの即値を 3 2 ビットにゼロ拡張又はサイン拡張する(ステップ 1 7 0)。

[0102]

この様に、命令デコード回路160および即値生成回路170はext命令の即値を用いて、後続のターゲット命令の即値のビット数を増やす即値拡張手段として機能する。

[0103]

なお、前記処理は、命令コードに即値を含んでいる場合である。しかし、命令コード中に即値を含んでいない場合でも、ステップ140の処理とステップ160の処理で命令コード中の即値を用いないようにし、ステップ170の処理を省くことにより前記処理と同様に適用出来る。

[0104]

ext命令を連続して複数回実行することにより、2回目以降のext命令のオペレーション内容を拡張することが出来る。すなわち、前述したような構成をとることにより、命令デコード回路160と即値生成回路170とEXT1レジスタ172とEXT2レジスタ174は、プリフィックス命令の連続入力回数に基づき、該プリフィックス命令のオペレーション内容を拡張して解釈するプリフィックス命令機能拡張手段として機能する。

[0105]

3. ext命令(プリフィックス命令)を用いたターゲット命令の即値拡張の具体例本発明のext命令による即値拡張の代表的な実施の形態を、命令コード中に即値と汎用レジスタを指定し、該即値と汎用レジスタに格納されている値の演算を行うタイプの命令(便宜上、以下タイプ 1 命令という)の場合を例に取り説明する。

[0106]

まず、タイプ 1 命令及び e x t 命令の命令コードの構成について説明する。図 7 (A) は、該タイプ 1 命令の命令コード 2 1 0 のビットフィールドを示した図であり、図 7 (B) は、 e x t 命令の命令コード 2 2 0 のビットフィールドを示している。ビットフィールドの上の数字はビットの位置を示しており、同図 (A) (B) に示すように、命令コードはビット 1 5 からビット 0 まで 1 6 ビット幅のフィールドを有している。

[0107]

同図(A)に示すように、タイプ1命令の命令コのード210は、ビット15からビット13に3ビットのクラス指定領域212と、ビット12からビット10に3ビットのオペコードを指定する領域214と、ビット9からビット4に6ビットの即値を指定する領域216と、ビット3からビット0に4ビットのレジスタ指定領域218を有している。

[0108]

クラス指定領域 2 1 2 とは、命令のグループを定義するフィールドである。本マイクロコンピュータで使用する命令は、所定のルールに従って、グループ分けされているため、どのグループに属する命令であるのかがクラス指定領域に指定されている。

[0109]

オペコードを指定する領域 2 1 4 には、命令の操作機能を規定するオペコードが格納されている。なお、クラス毎にそのクラスに属するオペコードが決まっているので、該オペコードを指定する領域 2 1 4 には、前記クラス指定領域 2 1 2 で指定されたクラスに属するオペコードが格納されている。

[0110]

また、前記即値を指定する領域216には、6ビットの即値(imm6)の値が格納されており、レジスタ指定領域218には、いずれかの汎用レジスタ(rd)を示すコードが格納されている。

[0111]

タイプ 1 命令は、前記即値(i m m 6) と汎用レジスタ(r d) に対して前記オペコードで示される演算を行い、結果を汎用レジスタ(r d) に対して書き込む動作を行う命令である。

[0112]

また、同図(B)に示すように、ext命令の命令コード220は、ビット15からビット13に3ビットのクラス指定領域222と、ビット12からビット0に13ビットの即値を指定する領域224には、13ビットの即値(imm13)の値が格納されている。

[0113]

該ext命令はオペコードを有していないが、本実施の形態のマイクロコンピュータが処理するプリフィックス命令は、ext命令1種類のみであり、所定のクラスを該プリフィックス命令に割り当てているため、クラス指定領域222に指定されたクラスによって、ext命令であると判別することが出来る。

[0114]

10

20

30

30

40

50

ext命令はプリフィックス命令であるため、単独ではCPUにおけるALUでの演算等の実行を何ら行わないが、後続のターゲット命令が実行される際に、そのターゲット命令の実行に使用する即値を拡張する機能を有する。例えばタイプ 1 命令のように命令コードに即値を含んでいる命令が ext命令のターゲット命令となった場合、タイプ 1 命令実行時に、タイプ 1 命令の命令コードに含まれる即値を ext命令の6 ビットの即値(imm 6)を用いて拡張する機能を有する。

[0115]

次に前記タイプ1命令が実行される際の即値の拡張について詳しく説明する。

[0116]

まず、タイプ1命令が単独で実行された場合の実行内容について説明する。図2において、まず、タイプ1命令はROM110から命令データバス120を介して命令レジスタ150に入力される。そして、命令でコード回路160で解読され、内容に応じた演算がおこなわれる。タイプ1命令においては、命令コードで指定された汎用レジスタ(rd)に格納されたデータがレジスタファイル90よりデータバス182を介して、ALU190に入力される。また、命令コードで指定された即値(imm6)は、命令デコード回路により切り出され、即値生成用信号線176を介して即値生成回路170に入力される。そして、即値生成回路170で、前記即値(imm6)は32ビットにゼロ拡張あるいはサイン拡張され、前記拡張された即値はALU190に入力される。そしてALU190はタイプ1命令のオペコードで示される演算を行い、演算結果をデータバス192を介して、レジスタファイル90の汎用レジスタ(rd)に格納する。

[0117]

前記タイプ1命令は単独で実行することも出来るし、直前の1又は複数のext命令と組み合わせて実行することも可能である。ext命令と組み合わせて実行された場合の実行内容についても、基本的には前記単独実行の場合と同様であるが、命令デコード回路により切り出された即値(imm6)から拡張された即値をが生成される過程が異なってくる。すなわち、ext命令と組み合わせて実行された場合は、EXT1レジスタ172やEXT2レジスタ174に保持されている先のext命令の即値を用いてimm6の拡張が行われる。この過程および、この過程に先だってext命令の即値がEXT1レジスタ172やEXT2レジスタ174に保持される過程は、図3~図6で説明した通りである。従って、タイプ1命令が単独で実行されたか、直前の1又は複数のext命令と組み合わせて実行されたかにより、即値生成回路170で、生成される拡張された即値が異なってくる。

[0118]

図8(A)~(C)は、前記各場合のオペレーションを表した式と該オペレーションの実行に使用される拡張された即値のフィールド図である。

[0119]

図8(A)は、タイプ1命令が単独で実行された場合のオペレーションを表した式と、実行に使用される拡張された即値230のビットフィールド図である。同図に示すように、タイプ1命令の6ビットの即値(imm6)がゼロ拡張又はサイン拡張のいずれかの方法で拡張されて32ビットの即値230となる。ゼロ拡張された場合は、ビット6からビット31の領域232はすべてゼロとなり、サイン拡張された場合は、ビット6からビット31の領域232は、すべてimm6の最上位ビットすなわちビット5と同じビットとなる。

[0120]

図8(B)は、直前の1のext命令と組み合わせて実行された場合のオペレーションを表した式と、該オペレーションの実行に使用される拡張された即値240のビットフィールド図である。同図に示すように、タイプ1命令の6ビットの即値(imm6)がビット5からビット0のフィールド246にセットされ、直前の1のext命令の13ビットの即値(imm13)がビット18からビット6にセットされ、19ビットの即値(imm19)はゼロ拡張又はサイ19)が生成される。そして、前記19ビットの即値(imm19)はゼロ拡張又はサイ

ン拡張のいずれかの拡張方法で32ビットの即値240となる。ゼロ拡張された場合は、19ビットから31ビットの領域242はすべてゼロとなり、サイン拡張された場合は、19ビットから31ビットの領域242は、すべてimm19の最上位ビットすなわち18ビット目と同じビットとなる。

[0121]

図8(C)は、2回のe×t命令と組み合わせて実行された場合のオペレーションを表した式と、該オペレーションの実行に使用される拡張された即値250のビットフィールド図である。同図に示すように、タイプ1命令の6ビットの即値(imm6)がビット5からビット0のフィールド256にセットされ、1回目のe×t命令の13ビットの即値(imm13)がビット31からビット19にセットされ、2回目のe×t命令の13ビットの即値(imm13)がビット18からビット6にセットされ、32ビットの即値(imm32)250が生成される。

[0122]

なお、2回以上のext命令と組み合わせて実行場合は、最初と、最後のext命令が有効となるよう構成されている。すなわち、最初のext命令が前記1回目のext命令と同様に機能し、最後のext命令が前記2回目のext命令と同様に機能する。

[0 1 2 3]

4. プリフィックス命令を用いたターゲット命令のオペレーション内容拡張の具体例本発明のプリフィックス命令によるターゲット命令のオペレーション内容拡張の代表的な実施の形態を、2つ汎用レジスタを用いて演算を行うタイプの命令(便宜上、以下タイプ2命令という)の場合を例に取り説明する。

[0 1 2 4]

まず、タイプ2命令の命令コードの構成について説明する。図9は、該タイプ2命令の命令コード260のビットフィールドを示した図である。

[0125]

同図に示すように、タイプ 2 命令の命令コード 2 6 0 は、ビット 1 5 からビット 1 3 に 3 ビットのクラス指定領域 2 6 2 と、ビット 1 2 からビット 8 に 5 ビットのオペコードを指定する領域 2 6 4 と、ビット 7 からビット 4 に 4 ビットのレジスタ指定領域 2 6 6 と、ビット 3 からビット 0 に 4 ビットのレジスタ指定領域 2 6 8 とを有している。

[0126]

また、前記レジスタ指定領域 2 6 6 、 2 6 8 には、それぞれいずれかの汎用レジスタ(r s) (r d) を示すコードが格納されている。 r s とはレジスタソース、 r d とはレジスタディステネーションを意味するものある。タイプ 2 命令は、汎用レジスタ (r s) に格納されているデータと汎用レジスタ (r d) に格納されているデータにたいしてオペコードで示される演算を行い、結果を汎用レジスタ (r d) に書き込む動作を行う 2 オペランド命令である。

[0127]

次に、タイプ2命令が単独で実行された場合のCPUの動作について説明する。図2において、まず、タイプ2命令はROM110から命令データバス130を介して命令レジスタ150に入力される。そして、命令デコード回路160で解読され、内容に応じた演算がおこなわれる。タイプ2命令においては、命令コードで指定された汎用レジスタ(rd)に格納されたデータがレジスタファイル90よりデータバス182を介して、ALU190に入力される。また、命令コードで指定された汎用レジスタ(rs)に格納されたデータがレジスタファイル90よりデータバス184を介して、ALU190に入力される。そしてALU190はタイプ2命令のオペコードで示される演算を行い、演算結果をデータバス192を介して、レジスタファイル90の汎用レジスタ(rd)に格納する。

[0128]

前記タイプ 2 命令は単独で実行することも出来るし、直前の 1 又は複数の e x t 命令と組み合わせて実行することも可能である。

[0129]

40

20

30

40

50

図10(A)~(C)は、タイプ2命令を単独で実行する場合及び直前の1又は2回のext命令と組み合わせて実行する場合のオペレーションを表した式と、実行に使用する即値のビットフィールドを示した図である。

[0130]

図10(A)は、タイプ2命令が単独で実行された場合のオペレーションを表した式である。単独で実行される場合は、同式に示すように、タイプ2命令の本来のオペレーションが実行されるため、即値は使用されない。なお、タイプ2命令が単独で実行された場合の実行内容については前述した通りである。

[0131]

図10(B)は、タイプ2命令が直前の1のext命令と組み合わせて実行された場合のオペレーションを表した式と、該オペレーションの実行に使用される拡張された即値270のビットフィールド図である。同式に示すように、タイプ2命令が直前の1のext命令と組み合わせて実行された場合は、ext命令に基づき生成される即値(imm13)と、汎用レジスタ(rs)の内容との演算結果を、汎用レジスタ(rd)に書き込むようにオペレーション内容が拡張する。即値270は、ext命令に含まれる即値(imm13)が32ビットにゼロ拡張して生成される。

[0132]

タイプ2命令が1のext命令と組み合わせて実行された場合の実行内容について説明する。図2において、まず、タイプ2命令はROM110から命令データバス130を介して命令レジスタ150に入力される。そして、命令デコード回路160で解読されるが、このとき該命令がターゲット命令になっている場合(前記ステートマシンの状態がS0以外の場合)は、以下のオペレーションを実行する。すなわち、命令コードで指定された汎用レジスタ(rs)に格納されたデータがレジスタファイル90よりデータバス182を介して、ALU190に入力される。また、EXT1レジスタ172に保持されていた直前のext命令の即値(imm13)は、即値生成回路170によりゼロ拡張されて前記即値270が生成され、ALU190に入力される。そして、ALU190はタイプ2命令のオペコードで示される演算を行い、演算結果をデータバス192を介して、レジスタファイル90の汎用レジスタ(rd)に格納する。

[0133]

なお、 EXT1 レジスタ172 や EXT2 レジスタ174 に保持されている先の ext命令の即値を用いて、タイプ2命令の実行に使用する即値を生成す過程および、この過程に先だって ext命令の即値が EXT1 レジスタ172 や EXT2 レジスタ174 に保持される過程は、図3~図6で説明した通りである。

[0134]

従って、タイプ 2 命令を e x t 命令と組み合わせて実行した場合、オペランドに即値と 2 つの汎用レジスタとを有するような 3 オペランド命令を実行したのと同様の効果を有する

[0135]

図10(C)は、タイプ2命令が2回のext命令と組み合わせて実行された場合のオペレーションを表した式と、該オペレーションの実行に使用される拡張された即値280のビットフィールド図である。同式に示すように、タイプ2命令が2回のext命令と組み合わせて実行された場合は、2回のext命令に基づき生成される即値(imm26)と、汎用レジスタ(rs)の内容との演算結果を、汎用レジスタ(rd)に書き込むようにオペレーション内容が拡張する。即値280は、1回目のext命令に含まれている即値imm13をビット25からビット13にセットし、2回めのext命令に含まれている即値をビット12からビット10にセットしたimm26を32ビットにゼロ拡張又はサイン拡張して生成される。

[0136]

なお、2回以上のext命令と組み合わせて実行された場合は、最初と、最後のext命令が有効となるよう構成されている。すなわち、最初のext命令が前記1回目のext

命令と同様に機能し、最後のext命令が前記2回目のext命令と同様に機能する。

[0137]

タイプ 2 命令が 2 回または複数回の e x t 命令と組み合わせて実行された場合の実行内容は、基本的には、1 回の e x t 命令と組み合わせて実行された場合と同様であるが、即値生成回路 1 7 0 が前記即値 2 8 0 を生成する過程がことなって来る。

[0138]

すなわち、即値生成回路 1 7 0 は、 E X T 1 レジスタ 1 7 2 に保持されていた 1 回目の e x t 命令の即値 (i m m 1 3) と、 E X T 2 レジスタ 1 7 4 に保持されていた最後の e x t 命令の即値 (i m m 1 3) を用いて前記即値 2 8 0 を生成する。

[0139]

なお、 $E \times T \times 1$ レジスタ 1 7 2 や $E \times T \times 2$ レジスタ 1 7 4 に保持されている先の $e \times t$ 命令の即値を用いて、タイプ 2 命令の実行に使用する即値を生成す過程および、この過程に先だって $e \times t$ 命令の即値が $E \times T \times 1$ レジスタ 1 7 2 や $E \times T \times 2$ レジスタ 1 7 4 に保持される過程は、図 3 ~ 図 6 で説明した通りである。

[0140]

この様に、ext命令を用いることにより、ターゲット命令のオペレーション内容を拡張することができるため、命令デコード回路及び即値生成回路は、ターゲット命令機能拡張手段として機能する。

[0141]

また、タイプ 2 命令を 2 回又は複数回の $e \times t$ 命令と組み合わせて実行した場合、 2 つの $e \times t$ 命令の 1 3 ビットの即値(i mm 1 3)つなげたものをゼロ拡張又はサイン拡張した即値を使用できるため、 1 つの $e \times t$ 命令と組み合わせた場合よりも大きな有効ビット数を有する即値を処理することが出来る。

[0142]

この様に、タイプ 2 命令を 2 回又は複数回の e × t 命令と組み合わせて実行した場合、 1 回の e × t 命令と組み合わせて実行した場合にくらべて機能が拡張するため、命令デコード回路及び即値生成回路は、プリフィックス命令機能拡張手段として機能する。

[0143]

5. プリフィックス命令を用いたターゲット命令のアドレスの即値拡張の具体例次に本発明のプリフィックス命令によるターゲット命令実行時のアドレスの拡張について説明する。図11は、前記マイクロコンピュータに内蔵されている半導体集積回路の構成の説明に必要な部分を図示したものである。基本的には、図2に示す構成と同様であり、図2と同様の機能を有する部分については、同符号を付している。なお、簡単のため、図2のEXT1レジスタ172等は省略して、命令デコード回路160と即値生成回路170のみ図示している。また、図2の構成に加えて、RAM320、プログラムカウンタPC330、アドレス演算器340、Xバス350を図示している。なお、説明の都合上、プログラムカウンタPC330をレジスタファイル90とは別に図示している。また、アドレス演算器340は加減乗除等の演算を行うが、本具体例では、便宜上加算演算をする機能のみを取り上げ説明する。

[0144]

前記RAM320は、実行に使用するデータ等を記憶している。アドレス演算器340は、前記RAM320に記憶されているデータのアドレスを演算するものであり、即値生成回路170で生成された即値及びプログラムカウンタPC330の値もしくはレジスタファイル90に格納された値を入力するよう構成されている。プログラムカウンタPC330には、現在実行中の命令のアドレスが格納されている。そして、前記アドレス演算器340で演算されたアドレスによりデータアドレスバス310を介して、RAM320のアドレスを指定し、又は、命令アドレスバス120を介して、ROM110の命令のアドレスを指定し、又は、命令アドレスバス120を介して、ROM110の命令のアドレスを指定する。そして、前記各アドレスバス310、120で指定されたアドレスのデータ又は命令コードは、データバス140又は命令データバス130を介してCPU30に入力されよう構成されている。

10

20

30

[0145]

次に、オペランドにアドレスの即値を有し、プログラムカウンタPC330に格納されている値に該即値を加算した相対アドレスを実行に使用するタイプの命令(便宜上、以下タイプ3命令という)におけるプリフィックス命令によるアドレスの即値の拡張を説明する

[0146]

図 1 2 は、タイプ 3 命令の一例である P C 相対サブルーチンコール命令(相対アドレスでサブルーチンをコールする命令)の命令コード 2 9 0 のビットフィールドを示した図である。

[0147]

同図に示すように、タイプ3命令の命令コード290は、ビット15からビット13に3ビットのクラス指定領域292と、ビット12からビット9に4ビットのオペコードを指定する領域294と、ビット8の所定のオペコードに付帯したビットを指定するdビット領域296と、ビット7からビット0に8ビットの即値を指定する領域298を有している。

[0148]

P C 相対サブルーチンコール命令は、前記即値を指定する領域 2 9 8 に格納された 8 ビットの即値(i m m 8)を 1 ビット左にシフトすることで 9 ビットの値(s i n 9)とし、該 s i n 9 の値をサイン拡張して得られる 3 2 ビットの即値と P C (プログラムカウンタ)の値とを加算した値をアドレスとして該アドレスに分岐する命令である。

[0149]

図11をもちいて、該PC相対サブルーチンコール命令が単独で実行される場合のCPUの動作について説明する。即値生成回路170によって、該命令コード含まれる8ビットの即値は、1ビット左にシフトされ、サイン拡張され32ビットの即値(sign9)となる。そして、該32ビットの即値(sign9)はアドレス演算器340に入力される。また、プログラムカウンタPC330に格納されているアドレスの値もアドレス演算器340に入力される。アドレス演算器340は、前記即値(sign9)とプログラムカウンタPC330に格納されているアドレスの値を加算して分岐アドレスを生成する。そして、分岐アドレスに格納されたサブルーチンが実行されることになる。

[0150]

PC相対サブルーチンコール命令のようなタイプ3命令は、単独で実行することも出来るし、直前の1又は複数のext命令と組み合わせて実行することも可能である。ext命令と組み合わせて実行された場合の実行内容についても、基本的には前記単独実行の場合と同様であるが、命令デコード回路160の即値生成回路170で、命令コードより切り出された即値(imm8)から拡張された即値が生成される過程が異なってくる。すなわち、ext命令と組み合わせて実行された場合は、EXT1レジスタ172やEXT2レジスタ174に保持されている先のext命令の即値を用いてimm8の拡張が行われる。この過程および、この過程に先だってext命令の即値がEXT1レジスタ172やEXT2レジスタ174に保持される過程は、図3~図6で説明した通りである。従って、タイプ3命令が単独で実行されたか、直前の1又は複数のext命令と組み合わせて実行されたかにより、分岐先のアドレスをかえることが出来る。

[0 1 5 1]

図13(A)~(C)は、前記各場合のタイプ3命令のオペレーションを表した式と該オペレーションの実行に使用される拡張された即値のフィールド図である。

[0152]

図13(A)は、タイプ3命令が単独で実行された場合のオペレーションを表した式と、実行に使用される拡張された即値400のビットフィールド図である。CPU30は、16ビット固定長の命令コードを用いているため、命令アドレスの値は常に偶数バイトアドレスとなり、その結果、命令アドレスの最下位ビットは常に"0"となる。そのため、拡張の際には、同図に示すように、タイプ3命令の8ビットの即値(imm8)は1ビット

10

20

30

(20)

左にシフトた9ビットの即値となる。そして該9ビットの即値はサイン拡張されて32ビットの即値400(sign9)となる。

[0153]

図13(B)は、タイプ3命令が直前の1のext命令と組み合わせて実行された場合のオペレーションを表した式と、該オペレーションの実行に使用される拡張された即値410のビットフィールド図である。同図に示すように、タイプ3命令の8ビットの即値(imm8)とext命令の13ビットの即値(imm13)を結合した21ビットの即値は、1ビット左にシフトされて、22ビットの即値となる。該22ビットの即値は、サイン拡張されて32ビットの即値410(sign22)となる。

[0 1 5 4]

図13(C)は、タイプ3命令が2回のext命令と組み合わせて実行された場合のオペレーションを表した式と、該オペレーションの実行に使用される拡張された即値420のビットフィールド図である。同図に示すように、タイプ3命令の8ビットの即値(imm8)と1回目のext命令の10ビットの即値(imm10)と、2回目のext命令の13ビットの即値(imm13)とを結合した31ビットの即値は、1ビット左にシフトされて、32ビットの即値(sign32)となる。

[0 1 5 5]

なお、2回以上のext命令と組み合わせて実行場合は、最初と、最後のext命令が有効となるよう構成されている。すなわち、最初のext命令が前記1回目のext命令と同様に機能し、最後のext命令が前記2回目のext命令と同様に機能する。

[0156]

6. プリフィックス命令を用いてターゲット命令の命令中にディスプレースメントを付加 する具体例

次に、オペランドには即値を有さす、オペランドに指定したレジスタに格納された値をアドレスとして用いて実行を行うタイプの命令(便宜上、以下タイプ4命令という)において、プリフィックス命令を用いてアドレスのディスプレースメントを付加する例を説明する。

[0157]

命令コードの構成は図9に示すタイプ2命令と、2個のレジスタの指定領域をオペランドに有する点で共通する。オペコードの内容が異なってくるが、本実施の形態の説明において特に影響は無いので説明を省略する。タイプ4命令の一例であるロード命令を例にとり、説明する。ロード命令は、rsで指定されるアドレスに記憶されているデータをrdに示すレジスタにロードするための命令である。

[0158]

まず、該ロード命令が単独で実行される場合のCPUの動作について説明する。CPUは、命令コードで指定された汎用レジスタ(rs)に格納された値をアドレスとするデータをRAM320から読み出し、命令コードで指定された汎用レジスタ(rd)に格納する

[0159]

ロード命令のようなタイプ 4 命令は、単独で実行することも出来るし、直前の 1 又は複数の e x t 命令と組み合わせて実行することも可能である。 e x t 命令と組み合わせて実行された場合は、 e x t 命令の命令コードに含まれる即値によって、ディスプレースメントが付加されて、タイプ 4 命令が実行される。

[0160]

図14(A)(B)は、タイプ4命令を直前の1又は2回のext命令と組み合わせて実行する場合に生成されるディスプレースメントを示した図である。

[0161]

図14(A)は、タイプ4命令が1回のext命令とくみあわされて実行された場合のディスプレースメントを表したている。同図に示すように、直前の1のext命令の即値(imm13)をゼロ拡張して32ビット即値(imm13)430が生成される。

10

20

30

[0162]

タイプ 4 命令が 1 の e x t 命令と組み合わせて実行された場合の実行内容について図 1 1 を用いて説明する。まず、タイプ 4 命令は R O M 1 1 0 から命令データバス 1 3 0 を介して命令レジスタ 1 5 0 に入力される。そして、命令デコード回路 1 6 0 で解読されるが、このとき該命令がターゲット命令になっている場合(前記ステートマシンの状態が S 0 以外の場合)は、命令コードで指定された汎用レジスタ(r s)に格納されたアドレスをレジスタファイル 9 0 から取り出して X バス 3 5 0 を介して、アドレス演算器 3 4 0 に入力する。

[0163]

また、EXT1レジスタ172に保持されていた直前のext命令の即値(imm13)は、即値生成回路170によりゼロ拡張されて32ビットの即値430が生成され、アドレス演算器340に入力される。アドレス演算器340はこれらの2つの入力を加算してアドレスを生成する。生成されたアドレスによりデータアドレスバス310を介して、RAM320のアドレスを指定し、該アドレスに格納されたデータをデータバス140を介してレジスタファイル90に入力し、命令コードで指定された汎用レジスタ(rd)に格納する。

[0164]

図14(B)は、タイプ4命令が2回のext命令と組あわされて実行された場合のディスプレースメントを表している。同図に示すように、1回目のext命令の即値(imm13)をビット25からビット13の13ビットのフィールド444にセットし、2回めのext命令の即値(imm13)をビット12からビット0の13ビットのフィールド446にセットし、ゼロ拡張して32ビットの即値440(imm26)が生成される。【0165】

タイプ 4 命令が 2 回の e × t 命令と組み合わせて実行された場合の実行内容について図 1 1 を用いて説明する。この場合も 1 回の e × t 命令と組み合わせた場合と基本的には同様であるが、ディスプレースメントとして生成される即値が異なってくる。 2 回の e × t 命令と組み合わせた場合は、E X T 1 レジスタ 1 7 2 及び E X T 2 レジスタ 1 7 4 に保持されていた 2 回の e × t 命令の即値を用いて、図 1 4 (B)に示すような即値 4 4 0 が生成され、該即値 4 4 0 がディスプレースメントとしてアドレス演算器 3 4 0 に入力される。

なお、EXT1レジスタ172やEXT2レジスタ174に保持されている先のext命令の即値を用いて、タイプ4命令の実行に使用する即値を生成す過程および、この過程に先だってext命令の即値がEXT1レジスタ172やEXT2レジスタ174に保持される過程は、図3~図6で説明した通りである。

[0167]

[0166]

従って、タイプ4命令をext命令と組み合わせて実行した場合、オペランドにディスプレースメントを付加して実行するようにオペレーション内容が拡張する。

[0168]

(実施の形態2)

図15は、本実施の形態のマイクロコンピュータのハードウエアブロック図である。

[0169]

該マイクロコンピュータ10は、32ビットマイクロコントローラであり、CPU30とROM110とRAM320、高周波発信回路710、低周波発信回路720、リセット回路730、プリスケーラ740、16ビットプログラマブルタイマ750、8ビットプログラマブルタイマ760、クロックタイマ770、インテリジェントDMA780、高速DMA790、割り込みコントローラ600、シリアルインターフェース610、バスコントロールユニット(BCU)620、A/D変換器630、D/A変換器640、入力ポート660、出力ポート660、エ/Oポート670、及びそれらを接続する各種バス680等、各種ピン690等を含む。

[0170]

50

20

30

前記 C P U 3 0 は、1 6 ビット固定長命令コードを処理し、実行時のデータサイズは3 2 ビットの C P U である。該 C P U 3 0 は、前述した、実施の形態 1 の構成を有しており、命令コード解析手段、即値拡張手段、ターゲット命令機能拡張手段、プリフィックス命令機能拡張手段、命令実行手段として機能する。

[0171]

従って、16ビットの命令コードを使用しても、大きな即値の取り扱いや、短い命令コードで記述出来ない3オペランド命令の実行を行うことが出来るため、メモリの使用効率のよいマイクロコンピュータを提供することが出来る。また、該マイクロコンピュータを半導体集積回路として構成する場合、記憶させる命令数が同一であれば、32ビット幅の固定長命令コードを使用する場合に比べ、容量は半分でよい。従って、チップのサイズを小さくすることができ歩留まりのよい半導体集積回路装置を製造することが出来る。

[0172]

本発明のマイクロコンピュータは例えばプリンター等のパソコン周辺機器や、携帯機器等の各種の電子機器に適用可能である。この様にすると、簡単な構成でメモリの使用効率のよい情報処理回路を内蔵することができるため、安価で高機能な電子機器を提供することが出来る。

[0173]

なお本発明は、上記実施例で説明したものに限らず、種々の変形実施が可能である。

[0174]

例えば上記実施例では、メモリの使用効率を高めるうえで特に有効な例、すなわち32ビットのデータが処理可能なCPU又はマイクロコンピュータにおいて、16ビットの固定長命令コードを使用する場合を例に取り説明したがこれに限られない。CPU又はマイクロコンピュータで処理可能なビット数及び命令コードのビット数によらず本発明を適用することが出来る。また、命令コードが固定長であるか否かによらず本発明を適用することが出来る。

[0175]

そして、本発明を適用することにより、命令コードの即値の拡張及び、オペレーション内容の変更を簡単な構成で容易に行えるCPU又はマイクロコンピュータを提供することが出来る。

[0176]

また、上記本実施の形態では、 $e \times t$ 命令を 2 回以上連続実行した場合は 1 回目と最後の $e \times t$ 命令のみ有効に機能する場合を説明したが、 3 回以上の $e \times t$ 命令を有効にするよう構成してもよい。また、有効にする $e \times t$ 命令の選択は 1 回目と最後に限られず所定のルールに従ってさだめればよい。

[0177]

また、複数の $e \times t$ 命令を組み合わせることにより $e \times t$ 命令の機能を変化させる例も上記実施例に限られない。

[0178]

また、上記本実施の形態では、プリフィックス命令が e x t 命令 1 種類のみである場合を 説明したが、複数の異なる種類のプリフィックス命令を設定してもよい。

[0179]

【図面の簡単な説明】

【図1】本発明の実施の形態のCPUの機能ブロック図である。

【図2】マイクロコンピュータに内蔵されている半導体集積回路の構成の説明に必要な部分を図示したものである。

【図3】命令デコード回路が有するステートマシンの状態の遷移を表した図である。

【図4】即値の保持に関して命令デコード回路が行う動作のアルゴリズムを示したフローチャート図である。

【図 5 】入力される命令コード及び前記ステートマシンの状態と前記即値生成用信号生成 回路が生成する即値生成用信号との関係を示したタイミングチャート図である。 10

20

30

40

30


40

- 【図 6 】即値生成回路が、ステートマシンの状態及び即値生成用信号に基づき即値を拡張 するアルゴリズムを示したフローチャート図である。
- 【図7】同図(A)(B)は、タイプ1命令及びext命令の命令コードのビットフィールドを示した図である。
- 【図8】同図(A)~(C)は、オペレーションを表した式及びオペレーションの実行に使用される拡張された即値のフィールド図である。
- 【図9】タイプ2命令の命令コードのビットフィールドを示した図である。
- 【図10】同図(A)~(C)は、タイプ2命令のオペレーションを表した式と、実行に使用する即値のビットフィールドを示した図である。
- 【図11】マイクロコンピュータに内蔵されている半導体集積回路の構成の説明に必要な 1 部分を図示したものである。
- 【図12】タイプ3命令の命令コードのビットフィールドを示した図である。
- 【図13】同図(A)~(C)は、タイプ3命令のオペレーションを表した式と該オペレーションの実行に使用される拡張された即値のフィールド図である。
- 【図14】同図(A)(B)は、タイプ4命令を実行する場合に生成されるディスプレースメントを示した図である。
- 【図15】実施の形態2のマイクロコンピュータのハードウエアブロック図である。


【符号の説明】

- 10 マイクロコンピュータ
- 3 0 C P U
- 40 命令デコード部
- 50 ext命令処理部
- 60 命令実行部
- 7 0 データ演算部
- 80 アドレス演算部
- 90 レジスタファイル
- 1 1 0 R O M
- 120 命令アドレスバス
- 130 命令データバス
- 140 データバス
- 150 命令レジスタ
- 160 命令デコード回路
- 161 制御信号
- 170 即值生成回路
- 172 EXT1レジスタ
- 174 EXT2レジスタ
- 190 ALU
- 3 1 0 データアドレスバス
- 3 2 0 R A M
- 330 プログラムカウンタPC
- 3 4 0 アドレス演算器


【図1】




【図2】




【図3】




【図4】





【図5】







【図7】






【図8】







【図9】



【図10】




【図11】




【図12】


282




【図13】




【図14】





【図15】



フロントページの続き

(72)発明者 宮山 芳幸

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

審査官 酒井 恭信

(56)参考文献 特開平03-188526(JP,A)

特開平03-201133(JP,A)

特開平04-172533(JP,A)

特開昭62-003338(JP,A)

特開平10-021071(JP,A)

(58)調査した分野(Int.CI.⁷, DB名)

G06F 9/30