| (19) 日本国特許庁(JP |) (12)特許 | 公報 | (B2) | (11) 特許番· | 号 |
|---------------------------|-------------------------------|-------------|--------------------------------------|------------|------------------------------|
| | | | | 特許 | F第3616745号 |
| (45) 発行日 平成175 | €2月2日 (2005. 2. 2) | | (24)登録日 | 平成16年11月12 | (P3616745) 日 (2004.11.12) |
| (51) Int.C1. ⁷ | FΙ | | | | |
| HO1L 21/20 | HO1L | 21/20 | | | |
| HO1L 21/203 | HO1L | 21/203 | Μ | | |
| HO1L 21/338 | HO1S | 5/323 | | | |
| HO1L 29/778 | HO1L | 29/80 | Н | | |
| HO1L 29/812 | | | 請求項の数 | (1 (全 8 頁) | 最終頁に続く |
| (21) 出願番号 | 特願2000-242751 (P2000-242751) | (73) 特許権: | 者 50312110 | 3 | |
| (22) 出願日 | 平成12年8月4日 (2000.8.4) | | 株式会社ル | ネサステクノロ | ジ |
| (62) 分割の表示 | 特願平6-172252の分割 | | 東京都千代 | 田区丸の内二丁目 | 34番1号 |
| 原出願日 | 平成6年7月25日 (1994.7.25) | (74)代理人 | 100083552 | | |
| (65) 公開番号 | 特開2001-111039 (P2001-111039A) | | 弁理士 秋 | 田収喜 | |
| (43) 公開日 | 平成13年4月20日 (2001.4.20) | (74)代理人 | 100075096 | | |
| 審査請求日 | 平成13年6月26日 (2001.6.26) | | 弁理士 作 | 田康夫 | |
| | | (72)発明者 | 三島友義 | | |
| | | | 東京都国分寺市東恋ケ窪1丁目280番地 | | |
| | | | | 株式会社日立 | 製作所中央研究 |
| | | | 所内 | | |
| | | (72)発明者 | 植日 兄彦 | | TOOOTH |
| | | | 東京都国分寺市東巡グ達1J日280番車 株式会社日立創佐部中中西の | | 」日とるし香地 |
| | | | 萨 内 | 体式云杠口丛和 | &TF/JT甲犬研究 |
| | | | 171 PN | ł | 最終百に続く |

(54) 【発明の名称】半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

基板結晶上に、半導体からなるバッファ層を介して、上記基板結晶とは上記基板結晶面と 平行方向の格子定数が異なる半導体薄膜結晶が積層されている格子不整合系積層結晶構造 を有する半導体装置の製造方法において、分子線エピタキシー法により、上記半導体から なるバッファ層及び半導体薄膜結晶を積層し、該バッファ層を積層方向で複数の第1の領 域と複数の第2の領域を交互に積層させた構成とし、第1の領域の格子定数を積層方向で 半導体薄膜結晶に向かって増加させ、第1の領域の厚さを基板結晶との格子不整合に起因 する格子歪が緩和する厚さとし、第2の領域を第1の領域の半導体薄膜結晶側の面上にこ れに接して形成し、第2の領域の格子定数を積層方向で一定とし、かつバッファ層の格子 定数を積層方向で連続させたことを特徴とする半導体装置の製造方法。

10

【発明の詳細な説明】 【0001】

【発明の属する技術分野】

本発明は、格子不整合系積層結晶構造およびそれを用いた電子素子や光素子等の半導体装置の製造方法に関する。

【0002】

【従来の技術】

従来から、格子不整合系積層結晶構造を半導体装置に用いるときの問題、すなわち基板結 晶上にこれと格子定数の異なる(厳密には、基板面と平行方向の格子定数の異なる)半導 2

20

体の薄膜結晶を成長する際の成長薄膜結晶の電気的特性の問題は種々論じられている。 [0003]

例えば、ジャーナルオブアプライドフィジックス67巻第7号(1990年)3323頁 から3327頁(Journal of Applied Physics, Vol. 67, No.7, pp3323-3327)において、InAlAsキャリア供給層 / InGaAsチャネル形成層構造のHEMT素子のチャネル中の電子移動度の改善が論 じられている。この論文では、GaAs基板結晶とHEMT素子の能動層を構成する薄膜 結晶の間に、階段状に格子定数の異なるInGaAs結晶層を積層した構造のバッファ層 を介在させて、格子不整合による転位欠陥を減少させ、チャネル中の電子移動度の改善を 図っている。この方法では、バッファ層全体の厚さが2.5μmの場合、能動層の転位欠 陥密度は10⁶ cm⁻² 程度であり、室温における電子移動度は8150 cm² / V s で ある。

[0004]

また、アプライドフィジックスレターズ61巻第8号(1992年)922頁(Appl ied Physics Letters, Vol.61, No.8, p.922)において、GaAs基板結晶とHEMT素子の能動層を構成するInA1As薄膜結晶 の間に、連続的に格子定数が変化するInGaAsグレーデッドバッファ層を1層のみ、 或いはInGaAsグレーデッド層を格子定数が一定の層で挾んだ構造のバッファ層を介 在させて、格子不整合による転位欠陥を減少させ、HEMT素子の電子移動度の改善する 方法が論じられている。この方法では、In組成比が0.3と格子不整合度が小さく、バ ッファ層の厚さが1µmの場合、室温における電子移動度は8500cm²/Vsである

20

10

[0005]

【発明が解決しようとする課題】

上記従来技術の室温における電子移動度は、バッファ層の厚さを1µmにした場合の85 00 cm² / V s に 留まって いた。 す な わ ち 、 G a A s 基 板 上 に 格 子 整 合 し た H E M T 結 晶程度のものしか得られず、電子移動度の改善効果が不十分であった。

 $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$

本発明の目的は、基板結晶上に、厚さ1µm以下の半導体からなるバッファ層を介して、 基板結晶とは基板結晶面と平行方向の格子定数(以下、単に格子定数という)が異なる半 30 導体薄膜結晶が積層されており、かつ室温における電子移動度が8500cm²/Vsよ り大きい格子不整合系積層結晶構造およびそれを用いた半導体装置を提供することにある

[0007]

【課題を解決するための手段】

上記目的は、バッファ層を積層方向で複数の第1の領域と複数の第2の領域を積層させた 構成とし、第1の領域の格子定数を積層方向で半導体薄膜結晶に向かって増加させ、第1 の領域の厚さを基板結晶との格子不整合に起因する格子歪が緩和する厚さとし、第2の領 域を第1の領域の半導体薄膜結晶側の面上にこれに接して形成し、第2の領域の格子定数 を積層方向で一定とし、かつバッファ層の格子定数を積層方向で連続させることにより達 成できる。

ここで、第1の領域および第2の領域の格子定数は、第1の領域および第2の領域に共通 の構成元素の組成比により制御されるが、この共通の構成元素の組成比を、少なくとも1 つの第1の領域の第2の領域との界面近傍で、この第1の領域に接した第2の領域中より 大きくすることができる。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

本発明は、図4、図5に示すように、バッファ層の厚さが1um以下であっても、2段階 以上連続のバッファ層構造としたとき(ここで、1段階は、1つの第1の領域とこれに接 した1つの第2の領域の組で定義される。)、室温における電子移動度が8500cm²

40

/ Vsより大きい格子不整合系積層結晶構造が得られることを見い出すことにより成された。

(3)

【 0 0 1 0 】

本発明により室温における電子移動度が増加する理由として次のことが推察される。まず 、第1の段階において、第1の領域はその中に蓄積される格子歪が緩和する厚さまで成長 させるので、第1の領域形成中にそれ自身に転位欠陥が発生する。次に、第1の領域で発 生した転位欠陥は、第2の領域形成中に第2の領域中に延びていくが、転位欠陥同士が出 会った地点で所謂転位結合により消滅する。すなわち、第1の領域で発生した転位欠陥は 第2の領域に吸収される。また、第2の領域は第1の領域と格子整合しているので、第2 の領域中での新たな転位欠陥の発生はない。その結果、第2の領域は、第2の段階の第1 の領域に対しほぼ無欠陥の基板結晶として働く。これは、第2の領域が第1の段階におけ る基板結晶と同じ状態にあることを示している。したがって、第2の段階以降は同じ作用 を繰り返す。

[0011]

以上要するに、本発明の特徴は、転位欠陥の少ないうちにこれを吸収してしまうので、転 位欠陥の吸収効率が良く、電子移動度を増加させることができる。

【0012】

これに対して、例えば、1段階の場合は、1つの第1の領域の中で一度に格子定数を変え るために格子定数の変化量が大きく、多量の転位欠陥が発生する。したがって、第2の領 域によって充分に転位欠陥を吸収しきれない。

[0013]

20

10

また、第1の領域および第2の領域の格子定数を制御する、第1の領域および第2の領域 に共通の構成元素の組成比を、少なくとも1つの第1の領域の第2の領域との界面近傍で 、この第1の領域に接した第2の領域中より大きくしたバッファ層は、特に、半導体レー ザやバイポーラトランジスタ等の半導体薄膜結晶が厚く(約200nm以上)、動作の中 心となるキャリアが少数キャリアである素子に有効である。

[0014]

本方法の作用として次のことが推察される。第1の領域における格子定数の増大に伴う格 子歪の緩和は、一度起こった後は新たな転位欠陥の発生にともなって少しずつ生じるが、 格子歪は完全には緩和されずに残る。その為、格子定数を制御する元素の第1の領域中の 組成比が、第2の領域中の組成比に単調に増加して近づく場合には(図2参照)、第1の 領域の第2の領域との界面における格子定数はそれが本来持つべき格子定数より小さくな り、第2の領域の格子定数と一致しない。その結果、第2の領域中での転位の発生の可能 性が残る。これに対して本方法では、上記の本来持つべき格子定数より小さくなることを 見込んで、格子定数を制御する元素の組成比を、第1の領域の第2の領域との界面近傍で 大きくしているので(図8参照)、第1の領域と第2の領域の界面での格子定数の一致が 可能である。その結果、第2の領域中での転位の発生の可能性を小さくできる。なお、第 1の領域の組成比は、第2の領域のそれより大きくなった後、第2の領域のそれと合わせ るために連続的に減少させる。以上より、転位欠陥の吸収効率をより良くすることができ 、電子移動度をより大きくすることができるので、少数キャリア素子において有効となる

° r o

【0015】

本発明において、バッファ層を構成する各領域間の格子定数の連続性は0.5%以内のず れを含んでいることは云うまでもない。また、キャリアが電子の場合について説明したが 、キャリアは電子に限らず正孔でも良いことは云うまでもない。また、このような格子不 整合系積層結晶構造を用い、半導体薄膜結晶に半導体装置の能動領域を形成することによ り特性の良好な半導体装置の実現が期待できる。

【0016】

【発明の実施の形態】

実施例1

以下、本発明の実施例1のHEMT結晶およびHEMT素子を図1乃至図6により説明する。

【0017】

図1に示すように、半絶縁性GaAs基板1の上に順に、分子線エピタキシー法により、 アンドープInAlAsバッファ層2を500nm、アンドープInGaAsチャネル形 成層3を40nm、アンドープInAlAsスペーサ層5を2nm、n型InAlAsキ ャリア供給層(Siドープ量:3×10¹⁸ cm⁻³)5を15nm、アンドープInA lAs層6を10nm、n型InGaAsキャップ層(Siドープ量:3×10¹⁹ cm⁻³)7を30nmの厚さ形成しHEMT結晶と成す。

[0018]

10

20

30

ここで、InA1Asキャリア供給層およびInGaAsチャネル形成層のIn組成比は 0.5とする。また、InA1Asバッファ層2のIn組成比を、図2に示すように、5 段階に分けて変化させた。また、結晶成長には一切の中断時間を設けることなくIn分子 線源の温度変化によりInの組成比変化を行っている。

【0019】

また、本発明の要点であるInAIAsバッファ層2については、In組成比が連続的に 増加する領域(第1の領域)のIn組成比の各段階における厚さの割合、バッファ層の厚 さおよびバッファ層のIn組成比の段階の数を種々設定し種々形成した。まず、第1の領 域の厚さの割合に対する2次元電子ガスの室温における電子移動度の関係を図3に示す。 連続的領域の割合がほぼ0.1~0.45の範囲において電子移動度が従来技術の850 0 cm² / V s を超えている。次に、第1の領域の厚さの割合が0.2の場合における、 バッファ層の厚さに対する2次元電子ガスの室温における電子移動度の関係を図4に示す 。従来技術では電子移動度の低下が著しかった1000nm以下の厚さにおいても高い電 子移動度を維持している。特に、500~1000nmのバッファ層の厚さで、約100 00cm² / V s の電子移動度という数値は、I n P 基板の格子整合系のH E M T 結晶と 同等である。バッファ層を薄くすることが可能なので、従来技術に比べて結晶成長時間を 半分以下に短縮できるという効果もある。次に、バッファ層厚さを600nmと一定にし て、バッファ層のIn組成比の段階数に対する2次元電子ガスの室温における電子移動度 の関係を図5に示す。2段階以上で電子移動度が従来技術の8500cm²/Vsを超え ている。10段階で電子移動度の値が減少し始め、段階数は多いほど良いわけではないこ とを示している。この電子移動度の減少は、転位欠陥を吸収する組成比が一定の領域(第 2の領域)の厚さが薄くなるなるためと思われる。なお、第1の領域、第2の領域の厚さ は全段階で同一にしなくても良い。In組成の上昇開始点は、図2においては0に設定さ れているが、0に設定することが作業上難しい場合には0.15以下であれば差し支えな い。また、バッファ層の材料としては、上記のIn組成を用いればInAlGaAsの4 元系材料を用いることが出来る。

次に、 図1のHEMT結晶を用い図6に示すようなゲート長1500nmのHEMT素子 を作製した。HEMT結晶として、第1の領域の厚さの割合は0.2、バッファ層厚さは 500nmのものを用いた。通常のフォトリソグラフィ及び電子ビーム露光法により、図 40 1のHEMT結晶からn形InGaAsキャップ層7を加工し、ソース,ドレイン電極8 ,9、ショットキーゲート電極10を形成してHEMT素子を完成させる。

【0021】

この素子の外部相互コンダクタンスは1.3S/mm、遮断周波数は250GHzであった。これらの値は、従来技術に比べ共に約2倍の値であり、InP基板上に格子整合して 形成したHEMT素子と遜色ない値である。

【 0 0 2 2 】

実施例 2

以下、本発明の実施例 2 の半導体レーザを図 7 および図 8 により説明する。図 7 に示すように、 n 型 G a A s 基板 1 1 の上に順次、 n 型 I n G a A s バッファ層 1 2 (厚さ 5 0 0 50

10

20

30

nm)、In組成比が0.5でAlの組成比が0から0.5に変化し同時にGaの組成比 が0.5から0に変化するn型InAIGaAsグレーデッド層13(厚さ200nm) 、In組成比が0.5のn型InAlAsクラッド層14(厚さ1500nm)、In組 成比が0.5でGaの組成比が0から0.5に変化し同時にAlの組成比が0.5から0 に変化するアンドープINAlGaAsGRIN層15(厚さ120nm)、IN組成比 が0.5のアンドープInGaAs活性層16(厚さ15nm)、In組成比が0.5で A 1 の組成比が 0 から 0 . 5 に変化し同時に G a の組成比が 0 . 5 から 0 に変化するアン ドープINAlGaAsGRIN層17(厚さ120nm)、IN組成比が0.5のp型 In A l A s クラッド層 1 8 (厚さ1500 nm)、 I n 組成比が0.5でG a の組成比 が0から0.5に変化し同時にA1の組成比が0.5から0に変化するp型InA1Ga Asグレーデッド層19(厚さ200nm)、更に、In組成比が0.5のp型InGa A s コンタクト層 2 0 (厚さ 1 0 0 n m)を分子線エピタキシー法で形成した。 n 型層の 導電型決定不純物としてはSiを用い、2×10¹⁸ cm⁻³ ドープし、p型層の導電型 決定不純物としてBeを用い、1×10¹⁸ cm⁻³ ドープした。n型InAlGaAs グ 比 レ ー デ ッ ド 層 1 3 か ら p 型 I n G a A s コ ン タ ク ト 層 2 0 ま で の 厚 さ は 3 7 5 5 n m である。

[0023]

次に、結晶表面及び基板裏面にオーミック電極21を形成した後、共振器長300µm、 幅200µmに切り出してブロードエリアコンタクト構造の半導体レーザを完成させた。 【0024】

ここで、本発明の要点である n 型 I n G a A s バッファ層12については、図8に示すように、バッファ層の I n 組成比の段階の数を5 とし、さらに各段階における I n 組成比が 連続的に変化する領域(第1の領域)にその上にくる層(第2の領域)よりも I n 組成比 が5%大きい領域を設けた構造とした。また、第1の領域の厚さの割合を0.1とした(第1の領域の厚さ10 n m、第2の領域の厚さ90 n m)。なお、 I n 組成比が5%大き い領域を一部の段階に設けた場合にはそれなりの効果が得られる。第1の領域、第2の領 域の厚さは全段階で同一にしなくても良い。 I n 組成の上昇開始点は、図8においては0 に設定されているが、0に設定することが作業上難しい場合には0.15以下であれば差 し支えない。また、バッファ層の材料としては、上記のIn 組成を用いればIn A1G a A s の4元系材料を用いることが出来る。

【 0 0 2 5 】

この素子の閾値電流密度は500A/cm²と、InP基板を用いた格子整合系の半導体 レーザと同等の結果が得られた。このように、本実施例によれば、InP基板に比べて安 価なGaAs基板を用いて、InP基板を用いた格子整合系半導体レーザと同等の特性を もつ半導体レーザが得られる。また、本実施例のGaAs基板に更に電子素子を形成して 、光素子と電子素子を集積化(OEIC化)すれば、本実施例の長所をより活かすことが できる。

[0026]

【発明の効果】

本発明によれば、バッファ層の厚さが1µm以下と薄くても、室温における電子移動度が 40 8500cm² / Vsより大きい格子不整合系積層結晶構造およびそれを用いた半導体装 置を実現できる。

【図面の簡単な説明】

【図1】本発明の実施例1のHEMT結晶HEMT結晶の縦断面図である。

【図2】本発明の実施例1のInAlAsバッファ層のIn組成比の分布図である。

【図3】本発明の実施例1のInAlAsバッファ層のIn組成比の連続変化領域の割合とInGaAsチャネル層の電子移動度の関係を示す図である。

【図4】本発明の実施例1のバッファ層の厚さとInGaAsチャネル層の電子移動度の 関係を示す図である。

【図5】本発明の実施例1のバッファ層のIn組成比の段階の数とInGaAsチャネル 50

層の電子移動度の関係を示す図である。
【図6】本発明の実施例1のHEMT素子の断面図である。
【図7】本発明による半導体レーザの断面図である。
【図8】本発明の実施例2のInGaAsバッファ層のIn組成比の分布図である。
【符号の説明】
1...半絶縁性GaAs基板、2...アンドープInAlAsバッファ層、3...アンドープInGaAsチャネル形成層、4...アンドープInAlAsスペーサ層、5...n型InAlAs層、6...アンドープInAlAs層、7...n型InGaAsキャップ層、8...ソース電極、9...ドレイン電極、10...ゲート電極、11...n型GaAs基板、12...n型InGaAsバッファ層、13...n型InAlGaAsGRIN層、14...n型InAlAsクラッド層、15...アンドープInAlGaAsGRIN層、16...アンドープInAlAsクラッド層、17...アンドープInAlGaAsGRIN層、18...p型InAlAsクラッド層、19...p型InAlGaAsグレーデッド層、20...p型InGaAsコンタクト層、21...オーミック電極。

10

【図1】



【図2】



【図3】



【図4】



 $21 \\ 20$

-19









【図7】 図7







フロントページの続き

- (51) Int .Cl .⁷ H 0 1 S 5/323
- (72)発明者 森 光廣東京都国分寺市東恋ケ窪1丁目280番地
- (72)発明者 工藤 真 東京都国分寺市東恋ケ窪1丁目280番地(72)発明者 草野 忠四郎
 - 東京都国分寺市東恋ケ窪1丁目280番地
 - 審査官 長谷山 健
- (56)参考文献 特開平06-163601(JP,A) 特開平02-303068(JP,A) 特開平01-281719(JP,A) 特開昭63-197379(JP,A) 特開昭61-268069(JP,A) 特開昭61-110467(JP,A) 特開昭61-104611(JP,A)
- (58)調査した分野(Int.Cl.⁷, DB名)

H01L 21/20 H01L 21/203 H01L 21/338 H01L 29/778 H01L 29/812

H01S 5/323

株式会社日立製作所中央研究所内

株式会社日立製作所中央研究所内

株式会社日立製作所中央研究所内

FΙ