



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2010년04월12일
(11) 등록번호 10-0951840
(24) 등록일자 2010년04월01일

(51) Int. Cl.

G02F 1/1335 (2006.01)

(21) 출원번호 10-2002-0084587

(22) 출원일자 2002년12월26일

심사청구일자 2007년11월12일

(65) 공개번호 10-2004-0057785

(43) 공개일자 2004년07월02일

(56) 선행기술조사문헌

JP63136571 A*

JP2002244156 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

김세준

서울특별시용산구동빙고동32-15

박승렬

인천광역시연수구청학동469-325/2

장상민

경기도안양시동안구평촌동896-6(2/7)

초원아파트704-808

(74) 대리인

특허법인네이트

전체 청구항 수 : 총 5 항


심사관 : 반성원

(54) 액정표시장치

(57) 요약

본 발명에 따른 액정표시장치에 의하면, 채널부 광차단용 블랙매트릭스의 제조 공정에서, 동일 물질을 이용하여, 별도의 공정 추가없이 데이터 배선용 리페어 배선을 형성하기 때문에, 별도의 리페어 공정을 생략할 수 있어 공정 효율을 높일 수 있고, 제품 불량률을 낮춤에 따라 생산 수율을 향상시킬 수 있다.

대표도 - 도4



특허청구의 범위

청구항 1

기판 상에 서로 교차되게 위치하며, 제 1 절연층에 의해 서로 절연되는 게이트 배선 및 데이터 배선과;

상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트 배선과 연결되며 상기 기판 상에 형성되는 게이트 전극과, 상기 게이트 전극을 덮는 상기 제 1 절연층 상에 형성되며 비정질 실리콘 물질(a-Si)로 이루어진 액티브층(active layer)과, 불순물 실리콘 물질(n+ a-Si)로 이루어진 오믹콘택층(ohmic contact layer)과, 상기 오믹콘택층 상에 형성되며 상기 데이터 배선과 연결되는 소스 전극과, 상기 오믹콘택층 상에서 상기 소스 전극과 이격되어 있는 드레인 전극을 가지는 박막트랜지스터와;

상기 데이터 배선을 덮는 영역에서, 상기 박막트랜지스터의 드레인 전극을 노출시키는 제 1 콘택홀 및 상기 데이터 배선을 일부 노출시키는 데이터 콘택홀을 가지는 제 2 절연층과;

상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 제 2 절연층 상부의 화소 영역에서 상기 제 1 콘택홀을 통해 박막트랜지스터의 드레인 전극과 연결되는 화소 전극과;

상기 제 2 절연층 상부의 박막트랜지스터를 덮는 영역에서, 광차단성 금속물질로 이루어진 제 1 블랙매트릭스 패턴과;

상기 데이터 배선을 덮는 영역에서, 상기 데이터 콘택홀을 통해 데이터 배선과 전기적으로 연결된 리페어 배선을 이루며, 상기 제 1 블랙매트릭스 패턴과 동일 공정에서 동일 물질로 이루어진 제 2 블랙매트릭스 패턴

을 포함하며, 상기 제 2 블랙매트릭스의 폭은 상기 데이터 배선의 폭보다 크고, 상기 제 2 블랙매트릭스는 상기 데이터 배선을 완전히 덮는 것을 특징으로 하는 액정표시장치.

청구항 2

기판 상에 서로 교차되게 위치하며, 제 1 절연층에 의해 서로 절연되는 게이트 배선 및 데이터 배선과;

상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 상기 게이트 배선과 연결되며 상기 기판 상에 형성되는 게이트 전극과, 상기 게이트 전극을 덮는 상기 제 1 절연층 상에 형성되며 비정질 실리콘 물질로 이루어진 액티브층과, 불순물 실리콘 물질로 이루어진 오믹콘택층과, 상기 오믹콘택층 상에 형성되며 상기 데이터 배선과 연결되는 소스 전극과, 상기 오믹콘택층 상에서 상기 소스 전극과 이격되어 있는 드레인 전극을 가지는 박막트랜지스터와;

상기 게이트 배선 및 데이터 배선의 끝단부에 위치하는 게이트 패드 및 데이터 패드와;

상기 데이터 패드와 데이터 배선의 연결부로 정의되는 데이터배선 링크부에서, 상기 링크부 데이터 배선과 교차되게 형성된 등전위 배선과;

상기 데이터 배선을 덮는 기판 전면에 형성되며, 상기 박막트랜지스터 드레인 전극을 노출시키는 제 1 콘택홀 및 상기 링크부 데이터 배선의 일부를 노출시키는 제 2 콘택홀을 가지는 제 2 절연층과;

상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 제 2 절연층 상부의 화소 영역에서 상기 제 1 콘택홀을 통해 박막트랜지스터의 드레인 전극과 연결되는 화소 전극과;

상기 제 2 절연층 상부의 박막트랜지스터를 덮는 영역에서, 광차단성 금속물질로 이루어진 제 1 블랙매트릭스 패턴과;

상기 데이터 배선 링크부에 위치하며, 상기 제 2 콘택홀을 통해 링크부 데이터 배선과 연결되며, 상기 화소 전극과 동일 공정에서 동일 물질로 이루어지는 등전위 전극과;

상기 등전위 배선과 등전위 전극 사이 교차지점에 형성되는 정전기 방지회로와;

상기 데이터 배선과 등전위 전극이 연결되는 제 2 콘택홀을 덮는 영역에서, 상기 데이터 배선과 대응되는 패턴 구조로 데이터 배선과 전기적으로 연결되고, 상기 제 1 블랙매트릭스 패턴과 동일 공정에서 동일 물질로 이루어진 제 2 블랙매트릭스 패턴

을 포함하며, 상기 제 2 블랙매트릭스의 폭은 상기 데이터 배선의 폭보다 크고, 상기 제 2 블랙매트릭스는 상기

데이터 배선을 완전히 덮는 것을 특징으로 하는 액정표시장치.

청구항 3

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
상기 광차단성 금속물질은 크롬계 금속물질에서 선택되는 액정표시장치.

청구항 4

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
상기 제 1, 2 블랙매트릭스 패턴은 서로 이격되게 위치하는 액정표시장치.

청구항 5

삭제

청구항 6

제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
상기 제 1, 2 블랙매트릭스 패턴은, 상기 화소 전극 형성 단계 다음에 형성되는 액정표시장치.

청구항 7

삭제

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0015] 본 발명은 액정표시장치에 관한 것이며, 특히 블랙매트릭스 패턴을 데이터 배선 리페어 배선(repair line) 겸용으로 이용하는 구조의 액정표시장치에 관한 것이다.
- [0016] 일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
- [0017] 일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
- [0018] 도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
- [0019] 도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충전되어 있다.
- [0020] 상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
- [0021] 이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
- [0022] 상기 화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
- [0023] 상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C_{ST})가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐

패시터(C_{ST})의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.

- [0024] 이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
- [0025] 전술한 바와 같이 상부 컬러필터 기관(5)과 하부 어레이기관(22)을 합착하여액정패널을 제작하는 경우에는, 컬러필터 기관(5)과 어레이기관(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
- [0026] 이하, 도 2를 참조하여 설명한다.
- [0027] 도 2는 도 1의 II-II를 따라 절단한 단면도이다.
- [0028] 앞서 설명한 바와 같이, 어레이기관인 제 1 기관(22)과 컬러필터 기관인 제 2 기관(5)이 이격되어 구성되고, 제 1 및 제 2 기관(22,5)의 사이에는 액정층(14)이 위치한다.
- [0029] 어레이기관(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
- [0030] 화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C_{ST})가 게이트 배선(13)의 상부에 구성된다.
- [0031] 상기 상부 기관(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기관(22)의 화소영역(P)에 대응하여 컬러필터(8)가 구성된다.
- [0032] 이때, 일반적인 어레이기관의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(IIIa) 이격하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(IIIb) 이격하여 구성하게 된다.
- [0033] 데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기관(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
- [0034] 또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.
- [0035] 그런데, 상기 상부 기관(5)과 하부 기관(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.
- [0036] 또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(IIIa, IIIb)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
- [0037] 이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있다.

발명이 이루고자 하는 기술적 과제

- [0038] 상기 문제점을 해결하기 위하여, 본 발명에서는 합착 마진을 제거하여 개구율이 향상된 액정표시장치를 제공하고자 한다.
- [0039] 이를 위하여, 본 발명에서는 컬러필터와 어레이 소자가 동일 기관에 구성된 구조의 액정표시장치를 제공하고자 한다.
- [0040] 본 발명의 또 다른 목적은, 합착 마진의 제거를 위하여 상부 기관에 별도의 블랙매트릭스 패턴을 생략한 구조의 액정표시장치에서는, 통상적으로 박막트랜지스터를 덮는 위치에 박막트랜지스터용 블랙매트릭스 패턴을 추가로 포함하게 되는데, 이러한 블랙매트릭스 패턴을 데이터 배선의 리페어 배선으로 이용하고자 한다.
- [0041] 이하, 기존의 TOC 구조 액정표시장치에서의 기본적인 적층 구조를 도면을 참조하여 상세히 설명한다.
- [0042] 도 3은 기존의 TOC 구조 액정표시장치용 기관에 대한 개략적인 단면도이다.
- [0043] 도시한 바와 같이, 기관(50) 상부에는 화면을 구현하는 영역으로 정의되는 화소 영역(P)에서 오픈부(52)를 가지

는 제 1 블랙매트릭스(54)가 형성되어 있고, 제 1 블랙매트릭스(54)를 덮는 영역에는 제 1 블랙매트릭스(54)를 컬러별 경계부로 하여 오픈부(52)에 컬러필터(56)가 형성되어 있고, 컬러필터(56)를 덮는 영역에는 오버코트층(58)이 형성되어 있고, 오버코트층(58) 상부에는 게이트 전극(60)이 형성되어 있으며, 게이트 전극(60)을 덮는 영역에는 게이트 절연막(62)이 형성되어 있고, 게이트 절연막(62) 상부의 게이트 전극(60)을 덮는 위치에는 액티브층(64a), 오믹콘택층(64b)이 차례대로 적층된 구조의 반도체층(64)이 형성되어 있으며, 반도체층(64) 상부에는 서로 이격되게 소스 전극(66) 및 드레인 전극(68)이 형성되어 있고, 소스 전극(66) 및 드레인 전극(68)과 동일 공정에서 동일 물질로 이루어진 데이터 배선(70)이 형성되어 있다.

[0044] 도면으로 제시하지는 않았지만, 동일화소 영역에서 소스 전극(66)은 데이터 배선(70)에서 분기된 패턴에 해당된다.

[0045] 상기 게이트 전극(60), 반도체층(64), 소스 전극(66) 및 드레인 전극(68)은 박막트랜지스터(T)를 이루며, 소스 전극(66) 및 드레인 전극(68) 사이 구간에는 노출된 액티브층(64a) 영역에 해당되는 채널(ch)이 구성되어 있다.

[0046] 상기 박막트랜지스터(T) 및 데이터 배선(70)을 덮는 영역에는, 드레인 전극(68)을 일부 노출시키는 드레인 콘택홀(70)을 가지는 보호층(72)이 형성되어 있고, 보호층(72) 상부의 채널(ch)을 덮는 영역에는 제 2 블랙매트릭스(74)가 형성되어 있으며, 제 2 블랙매트릭스(74)와 이격되게 드레인 콘택홀(70)을 통해 드레인 전극(68)과 연결되게 화소 전극(76)이 형성되어 있다.

[0047] 본 발명은, TOC , COT 구조로 한정되는 것은 아니고, 박막트랜지스터를 포함하는 어레이 기판에 블랙매트릭스를 함께 형성하는 구조의 액정표시장치에 있어서, 채널부를 덮는 영역 상에 블랙매트릭스를 형성하는 공정에서 블랙매트릭스와 동일 물질을 이용하여 별도의 콘택홀을 통해 데이터 배선과 연결되는 리페어 배선을 형성하고자 하는 것을 특징으로 한다.

발명의 구성 및 작용

[0048] 상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 서로 교차되게 위치하며, 제 1 절연층에 의해 서로 절연되는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 비정질 실리콘 물질(a-Si)로 이루어진 액티브층(active layer)과, 불순물 실리콘 물질(n+ a-Si)로 이루어진 오믹콘택층(ohmic contact layer)이 차례대로 적층된 구조로 이루어진 반도체층을 가지는 박막트랜지스터와; 상기 데이터 배선을 덮는 영역에서, 상기 박막트랜지스터를 일부 노출시키는 제 1 콘택홀 및 상기 데이터 배선을 일부 노출시키는 데이터 콘택홀을 가지는 제 2 절연층과; 상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 제 2 절연층 상부의 화소 영역에서 상기 제 1 콘택홀을 통해 박막트랜지스터와 연결되는 화소 전극과; 상기 제 2 절연층 상부의 박막트랜지스터를 덮는 영역에서, 광차단성 금속물질로 이루어진 제 1 블랙매트릭스 패턴과; 상기 데이터 배선을 덮는 영역에서, 상기 데이터 콘택홀을 통해 데이터 배선과 전기적으로 연결된 리페어 배선을 이루며, 상기 제 1 블랙매트릭스 패턴과 동일 공정에서 동일 물질로 이루어진 제 2 블랙매트릭스 패턴을 포함하며, 상기 제 2 블랙매트릭스의 폭은 상기 데이터 배선의 폭보다 크고, 상기 제 2 블랙매트릭스는 상기 데이터 배선을 완전히 덮는 것을 특징으로 한다.

[0049] 본 발명의 제 2 특징에서는, 서로 교차되게 위치하며, 제 1 절연층에 의해 서로 절연되는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차되는 지점에 위치하며, 비정질 실리콘 물질로 이루어진 액티브층과, 불순물 실리콘 물질로 이루어진 오믹콘택층이 차례대로 적층된 구조로 이루어진 반도체층을 가지는 박막트랜지스터와; 상기 게이트 배선 및 데이터 배선의 끝단부에 위치하는 게이트 패드 및 데이터 패드와; 상기 데이터 패드와 데이터 배선의 연결부로 정의되는 데이터배선 링크부에서, 상기 링크부 데이터 배선과 교차되게 형성된 등전위 배선과; 상기 데이터 배선을 덮는 기판 전면에 형성되며, 상기 박막트랜지스터를 일부 노출시키는 제 1 콘택홀 및 상기 링크부 데이터 배선의 일부를 노출시키는 제 2 콘택홀을 가지는 제 2 절연층과; 상기 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역으로 정의되고, 상기 제 2 절연층 상부의 화소 영역에서 상기 제 1 콘택홀을 통해 박막트랜지스터와 연결되는 화소 전극과; 상기 제 2 절연층 상부의 박막트랜지스터를 덮는 영역에서, 광차단성 금속물질로 이루어진 제 1 블랙매트릭스 패턴과; 상기 데이터 배선 링크부에 위치하며, 상기 제 2 콘택홀을 통해 링크부 데이터 배선과 연결되며, 상기 화소 전극과 동일 공정에서 동일 물질로 이루어지는 등전위 전극과; 상기 등전위 배선과 등전위 전극 사이 교차지점에 형성되는 정전기 방지회로와; 상기 데이터 배선과 등전위 전극이 연결되는 제 2 콘택홀을 덮는 영역에서, 상기 데이터 배선과 대응되는 패턴 구조로 데이터 배선과 전기적으로 연결되고, 상기 제 1 블랙매트릭스 패턴과 동일 공정에서 동일 물질로 이루어진

제 2 블랙매트릭스 패턴을 포함하며, 상기 제 2 블랙매트릭스의 폭은 상기 데이터 배선의 폭보다 크고, 상기 제 2 블랙매트릭스는 상기 데이터 배선을 완전히 덮는 것을 특징으로 한다.

- [0050] 본 발명의 제 1, 2 특징에 따른 상기 광차단성 금속물질은 크롬계 금속물질에서 선택되고, 상기 제 1, 2 블랙매트릭스 패턴은 서로 이격되게 위치하며, 상기 박막트랜지스터에는, 상기 게이트 배선에서 분기된 게이트 전극과, 상기 데이터 배선에서 분기된 소스 전극과, 상기 소스 전극과 이격되게 위치하는 드레인 전극이 형성되어 있고, 상기 화소 전극은 실질적으로 드레인 전극과 연결되고, 상기 제 1, 2 블랙매트릭스 패턴은, 상기 화소 전극 형성 단계 다음에 형성되는 것을 특징으로 한다.
- [0051] -- 제 1 실시예 --
- [0052] 도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판에 평면도이다.
- [0053] 도시한 바와 같이, 제 1 방향으로 게이트 배선(114)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(124)이 형성되어 있으며, 게이트 배선(114) 및 데이터 배선(124)이 교차되는 영역은 화소 영역(P)으로 정의되고, 게이트 배선(114)이 데이터 배선(124)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있으며, 박막트랜지스터(T)와 연결되어 화소 영역(P)에 투명 도전성 물질로 이루어진 화소 전극(134)이 형성되어 있다.
- [0054] 상기 박막트랜지스터(T)에는, 상기 게이트 배선(114)에서 분기된 게이트 전극(112)과, 데이터 배선(124)에서 분기된 소스 전극(120)과, 소스 전극(120)과 이격되게 위치하며, 실질적으로 화소 전극(134)과 연결되는 패턴인 드레인 전극(122)과, 게이트 전극(112), 소스 전극(120) 및 드레인 전극(122)을 덮는 위치에 형성된 아일랜드 패턴 형상의 반도체층(118)으로 이루어지며, 상기 소스 전극(120) 및 드레인 전극(122) 간 이격구간에 위치하는 반도체층(118) 영역은 채널(ch)을 이룬다. 도면으로 상세히 제시하지는 않았지만, 상기 채널(ch)부의 반도체층(118) 영역은 진성 반도체 물질로 이루어진다.
- [0055] 그리고, 상기 채널(ch)부를 덮는 영역에는 광누설 전류 차단목적의 제 1 블랙매트릭스 패턴(136)이 형성되어 있다.
- [0056] 또한, 상기 데이터 배선(124) 영역에는 다수 개의 데이터배선 콘택홀(130)이 형성되어 있어, 데이터 배선(124)을 덮는 영역에는 상기 제 1 블랙매트릭스 패턴(136)과 동일 물질로 이루어지며, 상기 데이터배선 콘택홀(130)을 통해 데이터 배선(124)과 연결되는 제 2 블랙매트릭스 패턴(138)이 형성되어 있는 것을 특징으로 한다.
- [0057] 상기 제 2 블랙매트릭스 패턴(138)은 일종의 데이터 배선(124)용 리페어 배선으로 이용됨에 따라, 상기 제 1, 2 블랙매트릭스 패턴(136, 138)은 광차단성 금속물질에서 선택되는 것이 바람직하며, 더욱 바람직하게는 크롬(Cr)계 금속물질에서 선택하는 것이다.
- [0058] 그리고, 상기 제 2 블랙매트릭스 패턴(138)에는 데이터 배선(124)에 걸리는 신호전압이 인가되기 때문에, 제 1 블랙매트릭스 패턴(136)과 서로 이격되게 위치하는 것이 중요하다.
- [0059] 한편, 상기 데이터배선 콘택홀(130)의 갯수는 크게 제한되지 않는다.
- [0060] 도 5는 상기 도 4의 절단선 IV-IV에 따라 절단된 단면을 도시한 단면도로서, 데이터 배선부를 덮는 블랙매트릭스 패턴 구조를 중심으로 설명한다.
- [0061] 도시한 바와 같이, 기판(110) 상에 게이트 전극(112)이 형성되어 있고, 게이트 전극(112)을 덮는 영역에 게이트 절연막(116)이 형성되어 있으며, 게이트 절연막(116) 상부의 게이트 전극(112)을 덮는 영역에 액티브층(118a), 오믹콘택층(118b)이 차례대로 적층된 구조의 반도체층(118)이 형성되어 있고, 반도체층(118) 상부에서 서로 이격되게 소스 전극(120) 및 드레인 전극(122)이 형성되어 있으며, 상기 소스 전극(120)과 연결되어 데이터 배선(124)이 형성되어 있다.
- [0062] 상기 게이트 전극(112), 반도체층(118), 소스 전극(120) 및 드레인 전극(122)은 박막트랜지스터(T)를 이룬다. 상기 박막트랜지스터(T)에는 소스 전극(120) 및 드레인 전극(122) 이격구간에서 노출된 액티브층(118a) 영역으로 이루어진 채널(ch)이 포함된다.
- [0063] 상기 박막트랜지스터(T)를 덮는 영역에 위치하며, 상기 드레인 전극(122) 및 데이터 배선(124)을 각각 일부 노출시키는 드레인 콘택홀(128) 및 데이터배선 콘택홀(130)을 가지는 보호층(132)이 형성되어 있고, 보호층(132)

상부에는 드레인 콘택홀(128)을 통해 드레인 전극(122)과 연결되어 화소 영역(P)내 형성된 화소 전극(134) 및 전술한 채널(ch)부를 덮는 위치의 제 1 블랙매트릭스 패턴(136) 그리고, 제 1 블랙매트릭스 패턴(136)과 이격되게 위치하며, 상기 데이터배선 콘택홀(130)을 통해 데이터 배선(124)과 연결되는 제 2 블랙매트릭스 패턴(138)이 형성되어 있다.

[0064] 상기 제 1, 2 블랙매트릭스 패턴(136, 138)은 동일 공정에서 동일 물질을 이용하여 이루어지며, 상기 제 2 블랙매트릭스 패턴(138)이 일종의 데이터 배선(124)의 리페어 배선으로 이용되기 때문에 광차단성을 가지는 금속물질에서 선택되는 것이 바람직하고, 더욱 바람직하게는 크롬계 금속물질에서 선택되는 것이다.

[0065] 그리고, 상기 제 1, 2 블랙매트릭스 패턴(136, 138)과 화소 전극(134)은 서로 다른 공정에서 형성되고, 바람직하게는 투명 도전성 물질을 이용하여 화소 전극(134)을 형성한 다음, 제 1, 2 블랙매트릭스 패턴(136, 138)을 형성하는 것이다.

[0066] -- 제 2 실시예 --

[0067] 본 실시예는, 고정세(高情細) 구조 액정표시장치에서는 배선폭이 매우 좁아짐에 따라, 배선 내에 별도의 콘택홀을 다수 개 형성하기 어려우므로, 별도로 데이터 배선에 콘택홀을 형성하지 않고도, 정전기 방지회로를 포함하는 배선 링크부에서 구비되는 콘택홀을 통해 데이터 배선과 리페어 배선용 블랙매트릭스를 연결시키는 것을 특징으로 하는 실시예이다.

[0068] 도 6은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판에 대한 개략적인 평면도로서, 정전기 방지회로부 및 데이터 패드부를 중심으로 도시하였고, 상기 도 4와 중복되는 부분에 대한 설명은 간략히 한다.

[0069] 도시한 바와 같이, 게이트 배선(214) 및 데이터 배선(224)이 서로 교차되게 형성되어 있고, 게이트 배선(214) 및 데이터 배선(224)의 교차지점에는 박막트랜지스터(T)가 형성되어 있으며, 박막트랜지스터(T)와 연결되어 투명 도전성 물질로 이루어진 화소 전극(234)이 형성되어 있고, 박막트랜지스터(T)를 덮는 영역에는 아일랜드 패턴 형상으로 광차단성 물질로 이루어진 제 1 블랙매트릭스 패턴(236)이 형성되어 있다.

[0070] 상기 데이터 배선(224)의 일끝단에는 데이터 패드(226)가 형성되어 있고, 데이터 패드(226)를 덮는 영역에는 아일랜드 패턴 형상이며, 상기 화소 전극(234)과 동일 물질로 이루어진 데이터패드 전극(242)이 형성되어 있다.

[0071] 그리고, 상기 데이터 배선(224)과 데이터 패드(226)의 연결부로 정의되는 데이터 배선 링크부(V)에는, 상기 게이트 배선(214)과 동일 방향으로 형성된 등전위 배선(250)과, 상기 데이터 배선(224)을 덮는 영역에 위치하며, 상기 데이터배선 콘택홀(230)을 통해 데이터 배선(224)과 연결되는 등전위 전극(252)과, 상기 등전위 전극(252)과 등전위 배선(250) 교차지점에 위치하는 정전기 방지회로(260)가 형성되어 있다.

[0072] 상기 등전위 배선(250)은 게이트 배선(214)과 동일 공정에서 동일 물질로 이루어지고, 등전위 전극(252)은 화소 전극(234)과 동일 공정에서 동일 물질로 이루어진다.

[0073] 상기 정전기 방지회로(260)는, 데이터 배선(224)과 게이트 배선(214) 간의 등전위차를 없애주어 정전기에 의한 배선불량을 방지하는 역할을 하며, 한 예로 도면에서와 같이 3 TFT 구조를 가진다.

[0074] 본 실시예에서는, 전술한 데이터배선 콘택홀(230)을 덮는 영역에, 상기 데이터 배선(224)과 대응된 패턴 구조로 리페어 배선 역할을 하는 제 2 블랙매트릭스 패턴(238)이 위치하는 것을 특징으로 한다.

[0075] 즉, 상기 데이터 배선 링크부(V)에 위치하는 데이터배선 콘택홀(230)을 통해 등전위 전극(252)을 통해 제 2 블랙매트릭스 패턴(238)과 데이터 배선(224)을 전기적으로 연결시키기 때문에, 화소 영역(P)에 위치하는 데이터 배선(224)부에 별도의 콘택홀을 형성하지 않고도, 상기 제 2 블랙매트릭스 패턴(238)과 데이터 배선(224)을 전기적으로 연결시킬 수 있는 것을 특징으로 한다.

[0076] 상기 제 2 블랙매트릭스 패턴(238)은, 전술한 제 1 블랙매트릭스 패턴(236)과 동일 공정에서 동일 물질로 이루어지고, 등전위 전극(252) 공정 다음에 이어지는 것을 특징으로 한다.

[0077] 그러나, 본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경가능하다.

발명의 효과

[0078] 이와 같이, 본 발명에 따른 액정표시장치에 의하면, 채널부 광차단용 블랙매트릭스의 제조 공정에서, 동일 물질을 이용하여, 별도의 공정 추가없이 데이터 배선용 리페어 배선을 형성하기 때문에, 별도의 리페어 공정을 생략할 수 있어 공정 효율을 높일 수 있고, 제품 불량률을 낮춤에 따라 생산 수율을 향상시킬 수 있다.

도면의 간단한 설명


[0001] 도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면.
 [0002] 도 2는 도 1의 II-II를 따라 절단한 단면도.
 [0003] 도 3은 기존의 TOC 구조 액정표시장치용 기판에 대한 개략적인 단면도.
 [0004] 도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판에 평면도.
 [0005] 도 5는 상기 도 4의 절단선 IV-IV에 따라 절단된 단면을 도시한 단면도.
 [0006] 도 6은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판에 대한 개략적인 평면도.

[0007] <도면의 주요부분에 대한 간단한 설명>


[0008]	112 : 게이트 전극	114 : 게이트 배선
[0009]	118 : 반도체층	120 : 소스 전극
[0010]	122 : 드레인 전극	124 : 데이터 배선
[0011]	130 : 데이터배선 콘택홀	134 : 화소 전극
[0012]	136 : 제 1 블랙매트릭스 패턴	138 : 제 2 블랙매트릭스 패턴
[0013]	ch : 채널	P : 화소 영역
[0014]	T : 박막트랜지스터	

도면


도면1




도면2



도면3



도면4



도면6

