

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関

国際事務局

(43) 国際公開日

2018年7月19日(19.07.2018)



(10) 国際公開番号

WO 2018/131059 A1

(51) 国際特許分類:

G06N 3/063 (2006.01)

〒1008280 東京都千代田区丸の内一丁目6番6号 株式会社日立製作所内 Tokyo (JP).

(21) 国際出願番号 :

PCT/JP2017/000367

(74) 代理人: 戸田 裕二(TODA Yuji); 〒1008220 東京都千代田区丸の内一丁目6番1号 株式会社日立製作所内 Tokyo (JP).

(22) 国際出願日 :

2017年1月10日(10.01.2017)

(25) 国際出願の言語 :

日本語

(26) 国際公開の言語 :

日本語

(71) 出願人: 株式会社日立製作所(HITACHI, LTD.) [JP/JP]; 〒1008280 東京都千代田区丸の内一丁目6番6号 Tokyo (JP).


(72) 発明者: 中村 敏明 (NAKAMURA Toshiaki); 〒1008280 東京都千代田区丸の内一丁目6番6号 株式会社日立製作所内 Tokyo (JP). 広津 鉄平(HIROTSU Teppei); 〒1008280 東京都千代田区丸の内一丁目6番6号 株式会社日立製作所内 Tokyo (JP). 堀口 辰也(HORIGUCHI Tatsuya);

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(54) Title: NEURAL NETWORK CIRCUIT

(54) 発明の名称: ニューラルネットワーク回路

図2



AA	Sign
BB	Rounded value of mantissa
CC	Number of mantissa shifts
DD	Number of exponent shifts
EE	Input data
FF	Output data

(57) Abstract: The present invention addresses the problem of implementing a neural network using a small-scale circuit by simplifying the multiplication of the input data by weight data. The neural network circuit according to the present invention is configured from: a means for multiplying input data by a rounded value of the mantissa part of weight data; a means for shifting the multiplication result by the number of bits of the rounded value; a means for adding the shifted result to the original input data; and a means for shifting the addition result by the number of bits of the exponent part of the weight.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能) : ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

- 國際調査報告（条約第21条(3)）

(57) 要約：本発明は、入力データと重みデータの乗算を簡略化しニューラルネットワークを小規模な回路で実現することが課題である。そこで、重みデータの仮数部の丸め値と入力データを乗算する手段と、その乗算結果を丸め値のビット数分シフトする手段と、そのシフト結果と入力データを加算する手段と、重みの指数部のビット数分シフトする手段とで構成される。

明 細 書

発明の名称：ニューラルネットワーク回路

技術分野

[0001] 本発明は、ニューラルネットワーク回路に関する。

背景技術

[0002] ニューラルネットワークにおけるニューロンの回路構成方法としては、特開平4－51384号公報（特許文献1）に記載のような装置が開示されている。特許文献1では、重みデータを、1つの2のべき乗、または複数の2のべき乗の和で近似する。2のべき乗演算をビットシフト回路で構成し、それらの結果を加算器で加算することで入力データと重みデータの乗算を小規模の回路で近似する例が示されている。

先行技術文献

特許文献

[0003] 特許文献1：特開平4－51384号公報

発明の概要

発明が解決しようとする課題

[0004] 機械学習の1つの手法として、ディープニューラルネットワークがある。ニューラルネットワークの基本単位であるニューロンは、複数の入力データとそれに対応する重み係数を乗算し、それらの乗算結果を加算し出力する構成である。そのため、FPGA等の論理回路で実現する場合、多数の乗算器が必要となり回路の大規模化が問題となる。

[0005] そこで、入力データと重みデータの乗算を簡略化しニューラルネットワークを小規模な回路で実現することが課題である。

課題を解決するための手段

[0006] 本発明はこのような事情に鑑みてなされたものである。一例として、重みデータの仮数部の丸め値と入力データを乗算する手段と、その乗算結果を丸め値のビット数分シフトする手段と、そのシフト結果と入力データを加算す

る手段と、重みの指数部のビット数分シフトする手段とで構成される。

発明の効果

[0007] 本発明によれば、入力データと重みデータの乗算を簡略化しニューラルネットワークを小規模な回路で実現することができる。

図面の簡単な説明

[0008] [図1]実施例のニューロンを示すブロック図。

[図2]実施例のシフト加算手段を示すブロック図。

[図3]実施例の重み係数の変換を示すブロック図。

[図4]実施例の重み係数の値を示す表。

[図5]実施例の 2^n 乗から 2^{n-1} 乗の範囲に対する仮数シフト数に応じた重み係数を示す図。

[図6]実施例の1から-1までの重みの範囲に対する仮数シフト数に応じた重み係数を示す図。

[図7]実施例のシフト加算手段を示すブロック図。

[図8]実施例の重み係数の値を示す表。

[図9]実施例の 2^n 乗から0の範囲に対する仮数シフト数に応じた重み係数を示す図。

[図10]一般的なニューラルネットワーク回路の一例を示すブロック図

[図11]従来のニューロンの一例を示すブロック図。

発明を実施するための形態

[0009] 以下、本発明の実施例を図1～図11により説明する。

図10は、実施例を搭載するニューラルネットワーク回路のブロック図である。実施例として、人手で書かれた文字の画像から文字を認識するニューラルネットワークを考える。図10において、入力層では、縦10画素×10画素の合計100画素の濃淡値を示す画像データを100個の信号として入力する。次に、3つの中間層は、各層ごとに100個のニューロン1で構成されている。各ニューロンの出力が次の層の100個のニューロン1に入力し、最後に出力層の100個のニューロン1が認識結果を出力する。

- [0010] 例えば、出力層の一番上のニューロン 1 の出力が文字「あ」である場合に、他の出力層のニューロン 1 に比べて大きな値を出力するようになっている。また、上から 2 番目のニューロン 1 の出力は文字「い」である場合に、他の出力層のニューロンに比べて大きな値を出力するようになっている。上記のようにして、何番目のニューロンが最大値を出すかで文字の識別結果を得る。
- [0011] 図 1 1 は、従来の一般的なニューロン 1 のブロック図である。乗算 1 0 0 は、入力 i_n と重み W_n の乗算を実行する。加算器 1 0 2 は、入力 i_0 から i_{99} までのそれぞれの重みデータとの乗算結果の総和を求める手段である。加算器 1 0 3 は、加算器 1 0 2 の出力とバイアスデータを加算する手段である。出力関数 1 0 4 は、加算器 1 0 3 の出力値に対し、ある関数演算を行いその結果を出力する手段である。
- [0012] 図 1 0 のニューラルネットワーク回路を高速で処理することを目的に、論理回路で実現する場合、1 つのニューロン 1 に 1 0 0 個の乗算器が必要となる。中間層の 1 層だけを一度に演算する場合でも 1 0 0 ニューロン \times 1 0 0 個 = 1 0 0 0 0 個の乗算器が必要となる。高い文字認識の性能を得るために、乗算器 1 0 0 に入力する重み W のビット数は 8 ビット、画像入力データのビット数は 8 ビット必要であり、これらを論理回路で実現しようとすると膨大な回路規模となる。
- [0013] したがって、本実施例では、この乗算を加算とビットシフトの組み合わせによる演算とすることで、性能を維持しながら小規模な回路でニューラルネットワーク回路を実現することを一つの目的としている。
- [0014] 図 1 は、実施例であるニューロンのブロック図である。シフト加算 1 0 1 は入力 i_n と重み係数 W_a の乗算演算を実行する。なお、詳細は図 2 を参照して後述する。加算器 1 0 2 は、入力 i_0 から i_{99} までのそれぞれの重み係数とのシフト加算結果の総和を求める手段である。加算器 1 0 2 は、加算器 1 0 2 の出力とバイアスデータを加算する手段である。出力関数 1 0 4 は、加算器 1 0 3 の出力値に対し、ある関数演算を行いその結果を出力する手

段である。

[0015] 図2は、実施例であるシフト加算手段のブロック図である。重み係数記憶部201は重み係数を記憶する手段である。シフト加算101は重み係数Waを、

$$(式a) Wa = S * (1 + R * 2^{-m}) * 2^k$$

により求め、入力inと乗算を行う。ここで、Sは、重みの正負の符号を示しており、プラスの場合は1、マイナスの場合は-1である。mは、0以上の整数で、重み係数の精度を示しており、 2^n から 2^{n+1} の範囲に 2^m 個の値を持つ。詳しくは図5にて後述する。

[0016] 図5は、 2^n ～ 2^{n-1} の範囲における仮数シフト数mに応じた重み係数Waを示す図である。 2^n ～ 2^{n-1} の範囲において、m=1では2点、m=2では4点、m=3では8点の重み係数を持つ。以上のように、重み係数の点数= 2^m となる。

[0017] 次に上記の式aにおいて、Rは重みの丸め値であり、0小なり $R < 2^m$ の範囲の整数である。Kは、重みの指数に相当するビットシフト数であり整数である。

[0018] 図2のシフト加算101は、上記の演算式の具体的な実現方法を示している。符号変換202は、入力inを正負のどちらかのデータにする機能である。符号が0であれば入力inをそのまま出力し、符号が1であれば入力inに-1を乗算して出力する。

[0019] 乗算器203は、重み係数記憶部201からの出力である仮数丸め値を乗算する手段である。

[0020] 仮数シフト204は、乗算器203の出力を重み係数記憶部201からの出力である仮数シフト数に応じてビットシフトする手段である。仮数シフト数がプラスの値であれば左方向にシフトを行う。また、マイナスの値であれば右方向にシフトを行う。

[0021] 加算器205は、仮数シフト204の出力と符号変換202の出力を加算する手段である。

- [0022] 指数シフト 206 は、加算器 205 の出力を重み係数記憶部 201 からの出力である指数シフト数に応じてビットシフトする手段である。指数シフト数がプラスの値であれば左方向にシフトを行う。また、マイナスの値であれば右方向にシフトを行う。
- [0023] 上記の式 a による重み係数は、図 10 のニューラルネットワークにおいて、最初の各ニューロンの重み係数を求めるための学習時から適用するのが確実である。なお、図 3 に示すように、重み係数を求めるための学習をコンピュータによる浮動小数点演算で行い、求まった重み係数を上記の式による重み係数に近似し、ニューラルネットを小規模な論理回路で実現してもよい。
- [0024] 図 3 は、浮動小数点形式で記述された従来の重み係数 301 と、本実施例のシフト加算処理に使う重み係数 201 との対応を示すブロック図である。
- [0025] 本実施例は、固定小数点演算を対象にしているが、シフト加算処理に使う重み係数が浮動小数点形式の重み係数から容易に求めるための一例を示す。これは、例えば重み係数を求めるための学習をコンピュータによる浮動小数点演算で行い、求まった重み係数を本発明の重み係数に変換し、ニューラルネットを小規模な論理回路で実現する場合に有効である。
- [0026] 重み係数 201 において、符号 S は、浮動小数点形式の重み係数記憶部 301 の符号と同一である。
- [0027] 指数シフト数 K は、重み係数記憶部 301 の指数部データを基に指数変換 302 にて生成する。具体的には、浮動小数点形式の指数の値はオフセットとして 127 を加えた値となっている。したがって、指数変換 302 では 127 を引いた値を指数シフト数として 2 の補数表示で設定する。
- [0028] 仮数丸め値 R は、重み係数記憶部 301 の仮数部データを基に仮数変換 303 にて生成する。具体的には、仮数部データの上位 m ビットを仮数丸め値とする。
- [0029] 仮数シフト数 m は、重みデータ 301 の仮数部データを基に仮数変換 303 にて生成する。具体的には、仮数丸め値 R のビット数を m として設定する。

- [0030] 図4は、重み係数の実施例を示す表である。本実施例では、重み係数が、 2^2 のべき乗を基準に、どの 2^2 のべき乗の範囲にあるかで、計算する式が決まる。以下に具体的な数値例で説明する。
- [0031] 最初に表401は重みの範囲Wが 2 から 1 の範囲で、仮数シフト数m=2の場合の重み係数Waの値と、それを求めるための式1を示したものである。式1よりRの値は0から3までの4つの整数値を取り得るので、重み係数Waは1. 0から1. 75までの0. 25刻みの4つの値を取る。
- [0032] 次に、表402は重みの範囲Wが1. 0から0. 5の範囲で、仮数シフト数m=2の場合の重み近似値Waの値と、それを求めるための式2を示したものである。指数シフト数K=-1とすることで式1に 2^{-1} を乗じる形となり、式2の結果を得る。
- [0033] 次に、表403は重みの範囲Wが0. 5～0. 25の範囲で、仮数シフト数m=2の場合の重み係数Waの値と、それを求めるための式3を示したものである。指数シフト数K=-2とすることで式1に 2^{-2} を乗じる形となり、式3の結果を得る。
- [0034] 以上のように、式1で求めた重み係数値を元に、重み係数の含まれる 2^2 のべき乗の範囲に応じてビットシフトを行うことで、重みの値が0に近い値であっても、0に丸められないことが本実施例の特徴である。
- [0035] 図6は、1. 0～-1. 0の範囲での仮数シフト数mに応じた重み係数Waを示す図である。 $2^n \sim 2^{n-1}$ の範囲において常に一定の個数となるため、重み値が0に近い値であっても重み係数が0に丸められることがなく、入力データと精度良く乗算ができる。
- [0036] 図7はもう一つの実施例であるシフト加算手段のブロック図である。重み係数記憶部201は重み系数值を記憶する手段である。シフト加算101は入力inに対し重み係数値Wbを、
- (式b)
$$Wb = S * R * 2^{-m} * 2^k$$
- により求め、入力inと乗算を行う。ここで、Sは、重みの正負の符号を示しており、プラスの場合は1、マイナスの場合は-1である。mは、0以上

の整数で重み係数の精度を示しており、 2^n から0の範囲に 2^m 個の重み係数を持つ。詳しくは図9にて後述する。

[0037] 図9は、 $2^n \sim 0$ の範囲の重み係数に対する仮数シフト数mに応じた重み係数Wbを示す図である。 $2^n \sim 0$ の範囲において、m=1では2点、m=2では4点、m=3では8点となる。以上のように、重み係数の点数= 2^m となる。

[0038] 次に、上記の式bにおいて、Rは重みの丸め値であり、 $0 \leq R < 2^m$ の範囲の整数である。

[0039] Kは、重みの指数に相当するビットシフト数であり整数である。図7のシフト加算101は、上記の演算式の具体的な実現方法を示している。

[0040] 符号変換701は、入力データを正負のどちらかのデータにする機能である。符号が0であれば入力データをそのまま出力し、符号が1であれば入力データに-1を乗算して出力する。

[0041] 乗算器702は、重み係数記憶部201からの出力である仮数丸め値を乗算する手段である。

[0042] 仮数シフト703は、乗算器702の出力を重み係数記憶部201からの出力である仮数シフト数に応じてビットシフトする手段である。仮数シフト数がプラスの値であれば左方向にシフトを行う。また、マイナスの値であれば右方向にシフトを行う。

[0043] 指数シフト704は、仮数シフト703からの出力を指数シフト数に応じてビットシフトする手段である。指数シフト数がプラスの値であれば左方向にシフトを行う。また、マイナスの値であれば右方向にシフトを行う。

[0044] 上記の式bによる重み係数は、図10のニューラルネットワークにおいて、最初の各ニューロンの重み係数を求めるための学習時から適用するのが確実である。なお、図3に示すように、重み係数を求めるための学習をコンピュータによる浮動小数点演算で行い、求まった重み係数を上記の式による重み係数に近似し、ニューラルネットを小規模な論理回路で実現してもよい。

[0045] 図8は、図7における重み係数の実施例を示す表である。

- [0046] 本実施例では、重みの値が、 2^n のべき乗を基準に、どの 2^n のべき乗の範囲に含まれているかで、計算する式が決まる。以下に具体的な数値例で説明する。
- [0047] 最初に表801は重みの範囲Wが1から0の範囲で、仮数シフト数m=2の場合の重み係数Wbの値とそれを求めるための式1を示したものである。式1よりRの値は0から3までの4つの整数値を取り得るので、重み係数Wbは1～0までの0.25刻みの4つの値を取る。
- [0048] 次に、表802は重みの範囲Wが0.5～0の範囲で、仮数シフト数m=2の場合の重み係数Wbの値とそれを求めるための式2を示したものである。指数シフト数K=-1とすることで式1に 2^{-1} を乗じる形となり、式2の結果を得る。
- [0049] 次に、表803は重みの範囲Wが0.25～0の範囲で、仮数シフト数m=2の場合の重み係数Wbの値と、それを求めるための式3を示したものである。指数シフト数K=-2とすることで式1に 2^{-2} を乗じる形となり、式3の結果を得る。
- [0050] 以上のように、式1で求めた重み係数を元に、重み係数の含まれる 2^n のべき乗の範囲に応じてビットシフトを行うことで、重みの値が0に近い値であっても、0に丸められないことが本実施例の特徴である。
- [0051] 以上のように説明した各実施例によれば、 $2^n \sim 2^{n-1}$ の範囲の重み係数値の個数を一定とし、小さな重み係数値が0に丸められてしまうのを回避し、性能を維持しながらニューラルネットワークを小規模な回路で実現できる。また、回路方式を一般式化し、DNNの適用対象に応じて性能と回路規模の調整が容易である。
- [0052] 以上で本発明の実施例を説明したが、本発明は上記した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、本発明の効果を奏する範囲で、各実施例の一部を付加、転換、削除等することが可能である。また、各実施例の一部を入れ替えることが可能である。
- [0053] すなわち、上記した実施例は本発明を分かりやすく説明したものであり、

必ずしも説明した構成を備えるものに限定されるものではない。

符号の説明

[0054] 1 ニューロン

100 乗算器

101 シフト加算

102 加算器

103 加算器

104 出力関数

201 本発明の重み係数記憶部

202 符号変換

203 乗算器

204 ビットシフタ

205 加算器

206 ビットシフタ

301 浮動小数点形式の重み係数記憶部

401～403 重み係数表

701 符号変換

702 乗算器

703 ビットシフタ

704 ビットシフタ


801～803 重み係数表

請求の範囲

- [請求項1] ニューラルネットワークを構成するニューロンにおいて、複数の入力データに対する重み係数を、重み丸め値と、ビットシフト量を示す情報として与え、前記入力データに対し、前記重み丸め値との乗算と前記ビットシフトにて重み付け演算を行う手段を備えることを特徴とするニューラルネットワーク回路。
- [請求項2] ニューラルネットワークを構成するニューロンにおいて、前記入力データに対する重み付け演算後の値が、前記重み丸め値との乗算と前記ビットシフトの結果となることを特徴とする、請求項1記載のニューラルネットワーク回路。
- [請求項3] 前記複数の入力データに対する重み係数が実装された回路は、前記重み丸め値と、前記ビットシフト量を示す情報に変換する手段を有することを特徴とする、請求項1または2記載のニューラルネットワーク回路。
- [請求項4] 2のn乗と2のn-1乗の範囲で前記重み係数の個数が一定となる演算にて求めた重み係数を有することを特徴とする、請求項1乃至3のいずれかに記載のニューラルネットワーク回路。
- [請求項5] 2のn乗と0の範囲で前記重み係数の個数が一定となる演算にて求めた重み係数を有することを特徴とする、請求項1乃至3のいずれかに記載のニューラルネットワーク回路。
- [請求項6] 重みデータの仮数部の丸め値と入力データを乗算する手段と、前記乗算の結果を丸め値のビット数分シフトする手段と、前記シフトの結果と前記入力データを加算する手段と、重みの指数部のビット数分シフトする手段と、を備えるニューラルネットワーク回路。


[図1]

図1




[図2]

図2



[図3]

図3



[図4]


図4

図4は、3つの式 (式1, 式2, 式3) を用いて浮動小数点形式 W と出力 Wa を比較する表です。

式	W	Wa	
式1	$2^1 \sim 2^0$ (-側も同様)	1.75 1.5 1.25 1.0	$1+3*2^{-2}$ $1+2*2^{-2}$ $1+1*2^{-2}$ $1+0*2^{-2}$
式2	$2^0 \sim 2^{-1}$ (-側も同様)	0.875 0.75 0.625 0.5	$2^{-1} * \text{式1}$
式3	$2^{-1} \sim 2^{-2}$ (-側も同様)	0.4375 0.375 0.3125 0.25	$2^{-2} * \text{式1}$


[図5]

図5




[図6]

図6



[図7]

図7




[図8]

図8

801			802			803				
W	W_b	式1	W	W_b	式2	W	W_b	式3		
$2^0 \sim 0$ (-側も同様)	0.75 0.5 0.25 0	$3*2^{-2}$ $2*2^{-2}$ $1*2^{-2}$ $0*2^{-2}$	$2^{-1} \sim 0$ (-側も同様)	0.375 0.25 0.125 0	}	$2^{-1}*式1$	$2^{-2} \sim 0$ (-側も同様)	0.1875 0.125 0.0625 0	}	$2^{-2}*式1$


[図9]

図9



[図10]


図10



中間層は3層(各層100ニューロン)の構成

[図11]

図11



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/000367

A. CLASSIFICATION OF SUBJECT MATTER
G06N3/063 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
G06N3/063

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
 Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2017
 Kokai Jitsuyo Shinan Koho 1971-2017 Toroku Jitsuyo Shinan Koho 1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2006-155102 A (Asahi Kasei Microsystems Co., Ltd.), 15 June 2006 (15.06.2006), paragraphs [0028] to [0044]; fig. 6 to 9 (Family: none)	1-6
A	JP 6-259585 A (Toyota Central Research and Development Laboratories, Inc.), 16 September 1994 (16.09.1994), entire text; all drawings (Family: none)	1-6

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	
"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier application or patent but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
08 March 2017 (08.03.17)

Date of mailing of the international search report
21 March 2017 (21.03.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. G06N3/063 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. G06N3/063

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリーエ	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2006-155102 A (旭化成マイクロシステム株式会社) 2006.06.15, 段落〔0028〕-〔0044〕、第6-9図 (ファミリーなし)	1-6
A	JP 6-259585 A (株式会社豊田中央研究所) 1994.09.16, 全文全図 (ファミリーなし)	1-6

□ C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

08.03.2017

国際調査報告の発送日

21.03.2017

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

塚田 肇

5B 3652

電話番号 03-3581-1101 内線 3545