

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-240233
(P2004-240233A)

(43) 公開日 平成16年8月26日(2004.8.26)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
G03F 7/40	G03F 7/40	2H025
G03F 7/032	G03F 7/032 501	2H096
G03F 7/36	G03F 7/36	5E314
H01L 23/12	H01L 23/12 501B	5E343
H05K 3/00	H05K 3/00 N	
審査請求 未請求 請求項の数 8 O L (全 17 頁) 最終頁に続く		

(21) 出願番号	特願2003-30237 (P2003-30237)	(71) 出願人	000108823 タムラ化研株式会社 埼玉県入間市大字狭山ケ原16番地2
(22) 出願日	平成15年2月7日(2003.2.7)	(71) 出願人	000000158 イビデン株式会社 岐阜県大垣市神田町2丁目1番地
		(74) 代理人	100081112 弁理士 佐野 忠
		(72) 発明者	山下 健太郎 埼玉県入間市大字狭山ケ原16番地2 タムラ化研株式会社内
		(72) 発明者	原嶋 啓太 埼玉県入間市大字狭山ケ原16番地2 タムラ化研株式会社内
		最終頁に続く	


(54) 【発明の名称】 ソルダーレジスト組成物、回路基板及びその製造方法

(57) 【要約】

【課題】回路基板にソルダーレジスト膜を形成し、これにレーザーによりビアホールを形成したときに生じる残留する成分(スミア)を過マンガン酸カリウム水溶液により溶解除去するデスマアを行なっても、ソルダーレジスト膜が損傷するのを防止する。

【解決手段】エポキシ樹脂についてデスマアされ易いものとされ難いものを前者を含有する組成物の硬化塗膜の上に後者を含有する組成物の硬化塗膜を積層し、積層硬化塗膜をソルダーレジスト膜とする、そのソルダーレジスト組成物、これを用いた回路基板及びその製造方法。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行ない易い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物。

【請求項 2】


電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスミアを行ない難い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物。

10

【請求項 3】

デスミアされ易いエポキシ樹脂は下記一般式〔化 1〕で示される分子構造及び/又は下記一般式〔化 2〕で示される分子構造を分子内に有する熱硬化性樹脂である請求項 1 に記載のソルダーレジスト組成物。


【化 1】



20

(式中、 R_1 は CH_2 又は $C(CH_3)_2$ を表わし、 m は 1 又は複数を表わす。)

【化 2】



30


(式中、 R_2 は CH_2 又は $C(CH_3)_2$ を表わし、 n は 1 又は複数を表わす。)

40

【請求項 4】

デスミアされ難いエポキシ樹脂は下記一般式〔化 1〕で示される分子構造及び/又は下記一般式〔化 2〕で示される分子構造を分子内に有しない熱硬化性樹脂である請求項 2 に記載のソルダーレジスト組成物。


【化 1】



10

(式中、 R_1 は CH_2 又は $C(CH_3)_2$ を表わし、 m は 1 又は複数を表わす。)

【化 2】



20

(式中、 R_2 は CH_2 又は $C(CH_3)_2$ を表わし、 n は 1 又は複数を表わす。)

【請求項 5】

エポキシ基を有しないエポキシ樹脂硬化性化合物を含有する請求項 1 ないし 4 のいずれかに記載のソルダーレジスト組成物。

30

【請求項 6】

デスマリアス除去用薬液を用いる湿式法で行なう請求項 1 ないし 5 のいずれかに記載のソルダーレジスト組成物。

【請求項 7】

電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスマリアスを行なうことを少なくとも行なって得られる回路基板であって、上記ソルダーレジスト膜は、
 (1) 請求項 1、3、5 又は 6 に記載のデスマリアスを行い易いエポキシ樹脂を含有するソルダーレジスト組成物 (A) を塗布し、硬化させたデスマリアス用硬化樹脂膜と、
 (2) 該デスマリアス用硬化樹脂膜の上に請求項 2、4、5 又は 6 に記載のデスマリアスされ難いエポキシ樹脂を含有するソルダーレジスト組成物 (B) を塗布し、硬化させた耐デスマリアス用硬化樹脂膜を積層して有する回路基板。

40

【請求項 8】

電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスマリアスを行なうことを少なくとも行なって得られる回路基板の製造方法であって、上記ソルダーレジスト膜は、

50

(1) 請求項1、3、5又は6に記載のデスマアを行い易いエポキシ樹脂を含有するソルダーレジスト組成物(A)を塗布し、硬化させたデスマア用硬化樹脂膜を形成した後、
(2) 該デスマア用硬化樹脂膜の上に請求項2、4、5又は6に記載のデスマアされ難いエポキシ樹脂を含有するソルダーレジスト組成物(B)を塗布し、硬化させた耐デスマア用硬化樹脂膜を形成する

回路基板の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】

本発明は、例えば回路基板上のソルダーレジスト膜にレーザーによりビアホールを形成したときにそのホール内に残留する成分であるスミアを除去し易くするとともにその除去の際ソルダーレジスト膜が損傷されないようなソルダーレジスト組成物、これを用いた回路基板及びその製造方法に関する。

10

【0002】

【従来技術】

回路基板は、基板の上に導体回路のパターンを形成し、そのパターンのはんだ付けランドに電子部品をはんだ付けすることにより搭載するためのものであり、そのはんだ付けランドを除く回路部分は永久保護皮膜としてのソルダーレジスト膜で被覆される。これにより、プリント配線板に電子部品をはんだ付けする際にははんだが不必要な部分に付着するのを防止すると共に、回路の導体が空気に直接曝されて酸化や湿度により腐食されるのを防止する。

20

このように基板にソルダーレジスト膜のパターン(はんだ付けランドを除く回路部分を覆うパターン)を形成する単層の回路基板のみならず、基板上に導体回路パターンを形成し、ついでその上に層間絶縁材料の塗布層を形成し、その塗布層に基板の導体回路パターンと連通するビアホールをレーザーにより形成し、さらにこのビアホールを含む塗布層表面に無電解めっき膜を設け、そのめっき膜について導体回路部分は樹脂膜で被覆してそれ以外の部分をエッチングにより除去し、最後にその樹脂膜を剥離して導体回路パターンを形成し、これにソルダーレジスト膜を形成する。順次これを繰り返して、積層する各層に回路を形成しこれをビアホールで接続した、いわゆる多層回路基板には、ソルダーレジスト組成物を塗布し、露光、現像、ポストキュアを順次行って絶縁膜のパターンを形成する。この場合、通常のソルダーレジスト膜のパターンの場合には、上記の露光は多くの場合、メタルハライドランプによる散乱光露光装置を使用しているが、微細なソルダーレジスト膜のパターンを形成する際は、高圧水銀ランプによる平行光露光装置あるいは投影露光装置を使用するのが一般的である。

30

ところが、さらに微細なソルダーレジスト膜のパターンが要求される場合には、炭酸ガスレーザーやUV-YAGレーザー、エキシマレーザー等を用いて、ソルダーレジスト膜のはんだ付けランドに対応する部分を分解除去してそのはんだ付けランドを露出するが、そのはんだ付けランドには、除去されないで残留するソルダーレジスト膜の成分(スミア)が生じる。このようなスミアが生じると、めっき処理を行ってもめっきされない部分(めっき未着部分)が生じ易いのみならず、電子部品をはんだ付けしても接合不良を起こすことがあるので、このスミアを除く、いわゆるデスマアを行なうデスマア工程を設ける必要がある。

40

【0003】

特に、FC-BGA(フリップチップボールグリッドアレイ)やCSP(チップサイズパッケージ)等は、回路基板に半導体チップを搭載するにあたって、接合方法として半導体チップ側に金バンプやはんだバンプを形成して接合される。また、基板のチップを搭載した側とは反対側の他方の片面にははんだボールを搭載する。このように一方の片面に半導体チップを接合により搭載した回路基板は、マザーボードにその他方の片面に搭載したはんだボールによる接合により実装される。金バンプやはんだバンプあるいははんだボールを搭載するいずれにおいても、それぞれの片面に形成されたソルダーレジスト膜にレーザ

50

光を照射してビアホールを形成し、それぞれの面に形成されている導体回路のパターンのそのビアホールに該当する部分を露出するが、そのビアホールの径が小さいため、少しのスミアの存在も、そのビアホールに搭載される金バンプやはんだバンプあるいははんだボールの接合不良を起し易いので、その除去は一層重要になってくる。

上記の回路基板の製造において、そのデスミアの方法としては、濃アルカリ溶液で膨潤させ、続いて過マンガン酸塩溶液によりスミアを分解除去する湿式法や、プラズマやエキシマレーザーにより分解除去する乾式法があるが、コストや生産効率の点では湿式法が優れており、この湿式法が一般的に使用されている。

【0004】

ところで、上記のソルダーレジスト膜の形成のためには、ノボラック型エポキシ樹脂と不飽和モノカルボン酸との反応物を、飽和もしくは不飽和多塩基酸無水物と反応して得られるアルカリ可溶性感光性樹脂を用いたアルカリ現像型ソルダーレジスト組成物が用いられる（例えば特開昭61-243869号（特許第1799319号）公報を参照）。

また、多層回路基板においては、層間絶縁材料としてビスフェノールA型エポキシ樹脂と末端エポキシ化ポリブタジエンゴムからなる樹脂組成物が用いられている（例えば特開平11-001547号公報参照）。

【0005】

【特許文献1】

特開昭61-243869号公報

【特許文献2】

特開平11-001547号公報

【0006】

【発明が解決しようとする課題】

しかしながら、湿式法によるデスミアを行うときは、ソルダーレジスト膜を形成した回路基板全体を濃アルカリ溶液、続いて過マンガン酸塩溶液に浸漬して処理するため、ビアホール内に残留したスミアの分解除去のみならず、ソルダーレジスト膜表面もこの溶液に侵され易い。例えば上記特開昭61-243869号に記載されているようなアルカリ現像型ソルダーレジスト組成物では、濃アルカリ溶液で膨潤させる膨潤工程でアルカリ可溶性感光性樹脂に残存しているカルボン酸が反応し、ソルダーレジスト膜が侵されるため、続いて行う過マンガン酸塩溶液に浸漬する浸漬工程で塗膜の分解、剥離が生じ、良好なソルダーレジスト塗膜が得られないという問題がある。

また、上記特開平11-001547号公報に開示されているような樹脂組成物を層間絶縁材料として用いる場合には、予め層間絶縁材料の塗布層に導体回路パターンが設けられており、その上にそのソルダーレジスト膜が形成されるが、過マンガン酸塩溶液に浸漬する浸漬工程ではその塗膜の剥離は生じないが、前工程の導体回路パターンを形成する際にその層間絶縁材料の塗布層に無電解銅メッキを良く行うために、その塗布層の全面に凹凸を形成する、いわゆる塗膜の粗化が行なわれているので、その粗化が行われた塗布層の上に形成されるソルダーレジスト膜については、過マンガン酸塩溶液に浸漬する浸漬工程の影響が現れて、その導体回路パターンに電子部品をはんだ付するときに剥離を生じる、いわゆるはんだ耐熱性が低下したり、そのソルダーレジスト膜自体の絶縁信頼性が低下するなど、ソルダーレジスト膜としての必要な特性を低下させ易いという問題がある。

【0007】

本発明の第1の目的は、スミアを薬液により分解除去する湿式法によるデスミアの処理を行なってもデスミアが良好に行われるとともに、その薬液に侵されない塗膜を形成できるソルダーレジスト組成物、回路基板及びその製造方法を提供することにある。

本発明の第2の目的は、そのデスミアの処理を行った後の後続の処理に悪影響を与えたり、回路基板に必要な特性を低下させたりすることがないソルダーレジスト、回路基板及びその製造方法を提供することにある。

【0008】

【課題を解決するための手段】

10

20

30

40

50


本発明者らは、上記課題を解決するために鋭意研究した結果、デスマアされ易いエポキシ樹脂を含有するデスマア用硬化樹脂膜と、デスマアされ難いエポキシ樹脂を含有する耐デスマア用硬化樹脂膜を積層した積層硬化樹脂膜をソルダーレジスト膜に用いると、上記目的を達成できることを見出し、本発明をするに至った。

すなわち、本発明は、(1)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスマアを行ない易い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物を提供するものである。

また、本発明は、(2)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスマアを行ない難い上記ソルダーレジスト膜用のエポキシ樹脂を含有するソルダーレジスト組成物、(3)、デスマアされ易いエポキシ樹脂は下記一般式〔化1〕で示される分子構造及び/又は下記一般式〔化2〕で示される分子構造を分子内に有する熱硬化性樹脂である上記(1)のソルダーレジスト組成物、

10

【化1】




20

(式中、 R_1 は CH_2 又は $C(CH_3)_2$ を表わし、 m は 1 又は複数を表わす。)

30

【化2】




40

(式中、 R_2 は CH_2 又は $C(CH_3)_2$ を表わし、 n は 1 又は複数を表わす。)

(4)、デスマアされ難いエポキシ樹脂は下記一般式〔化1〕で示される分子構造及び/又は下記一般式〔化2〕で示される分子構造を分子内に有しない熱硬化性樹脂である上記(2)のソルダーレジスト組成物、


【化1】



10

(式中、 R_1 は CH_2 又は $C(CH_3)_2$ を表わし、 m は 1 又は複数を表わす。)

【化 2】



20

(式中、 R_2 は CH_2 又は $C(CH_3)_2$ を表わし、 n は 1 又は複数を表わす。)

(5)、エポキシ基を有しないエポキシ樹脂硬化性化合物を含有する上記(1)ないし(4)のいずれかのソルダーレジスト組成物、(6)、デスマリアはスミアを除去する薬液を用いる湿式法で行なう上記(1)ないし(5)のいずれかのソルダーレジスト組成物、(7)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスマリアを行なうことを少なくとも行なって得られる回路基板であって、上記ソルダーレジスト膜は、

30

(1)請求項1、3、5又は6に記載のデスマリアを行い易いエポキシ樹脂を含有するソルダーレジスト組成物(A)を塗布し、硬化させたデスマリア用硬化樹脂膜と、

(2)該デスマリア用硬化樹脂膜の上に請求項2、4、5又は6に記載のデスマリアされ難いエポキシ樹脂を含有するソルダーレジスト組成物(B)を塗布し、硬化させた耐デスマリア用硬化樹脂膜を積層して有する

40

回路基板、(8)、電子回路配線が形成された基板に該電子回路配線を被覆するソルダーレジスト膜を形成し、レーザーにより該ソルダーレジスト膜に該電子回路配線に連通するビアホールを形成し、該ビアホール内の配線の導体部に残留する成分であるスミアを除去するデスマリアを行なうことを少なくとも行なって得られる回路基板の製造方法であって、上記ソルダーレジスト膜は、

(1)請求項1、3、5又は6に記載のデスマリアを行い易いエポキシ樹脂を含有するソルダーレジスト組成物(A)を塗布し、硬化させたデスマリア用硬化樹脂膜を形成した後、

(2)該デスマリア用硬化樹脂膜の上に請求項2、4、5又は6に記載のデスマリアされ難いエポキシ樹脂を含有するソルダーレジスト組成物(B)を塗布し、硬化させた耐デスマリア用硬化樹脂膜を形成する

50

回路基板の製造方法を提供するものである。

【0009】

【発明の実施の形態】

本発明において、ソルダーレジスト組成物(A)に含有される「デスマアされ易いエポキシ樹脂」としては、この樹脂を含有するソルダーレジスト組成物の塗布膜の硬化物が濃アルカリ溶液及び/又は過マンガン酸塩溶液(デスマアの薬液)に侵され易い、例えば分解し易かったり、溶解し易かったり、膨潤し易かったり、あるいは金属導体に付着した場合に容易に剥離し易く、したがって除去され易くなるエポキシ樹脂を挙げることができる。「デスマアされ易い」ことの意味としては、その塗布膜の硬化物が濃アルカリ溶液、ついで過マンガン酸塩溶液により処理(デスマア処理)された後ではその前に比べて表面粗さが平均で5 μ m以上増大した場合を挙げることができ、これを基準にして樹脂を選択すればよい。


10

このようなエポキシ樹脂としては、上記一般式〔化1〕で示される分子構造及び上記一般式〔化2〕で示される分子構造のいずれか一方又は両方を分子内に有するエポキシ樹脂が挙げられる。これらの一般式〔化1〕、〔化2〕中、 R_1 、 R_2 はそれぞれ CH_2 又は $C(CH_3)_2$ を表わすが、同一でも良く異なってもよく、また、 m 、 n は分子中にそれぞれの〔 〕内の分子構造をいくつ有するかを示すものであり、その数は平均値であるが、それぞれが1のときは分子中に平均1個のそれぞれの分子構造を有し、それぞれが2以上の複数を示すときは、分子中に平均してその複数列、例えば3のときは3個のそれぞれの分子構造を有することを示す。このような分子構造の樹脂が「デスマアされ

20


【0010】

【化3】




30

(a)



(b)



40

(c)



(Rは〔化1〕、〔化2〕における $-O-CH_2(OH)-CH_2-$ の左側に結合する残基を表わす。)

50

【0011】

具体的には、ビスフェノールA型エポキシ樹脂として、エピコート 1001、同1002、同1003（以上、ジャパンエポキシレジン社製）、エピクロン1050、同3050（以上、大日本インキ化学工業社製）、アラルダイト AER6071、同6072（以上、旭チバ社製）、エポトート YD-011、同YD-012（以上、東都化成社製）、ビスフェノールF型エポキシ樹脂として、エポトート YDF-2001、同2004（東都化成社製）、水添ビスフェノールA型エポキシ樹脂として、エピクロン EXA-7015（大日本インキ化学工業社製）が挙げられる。

【0012】

また、塗工用硬化性樹脂組成物（B）に含有される「デスマアされ難いエポキシ樹脂」としては、この樹脂を含有するソルダーレジスト組成物の塗布膜の硬化物が濃アルカリ溶液及び/又は過マンガン酸塩溶液に侵され難い、例えば分解や溶解しないのは勿論のこと、膨潤もし難いエポキシ樹脂を挙げることができる。「デスマアされ難い」ことの見安としては、上記したように、デスマア処理された後ではその前に比べて表面粗さが平均5 μ m未満である場合を挙げることができ、これを基準にして樹脂を選択すればよい。

このようなエポキシ樹脂としては、上記一般式〔化1〕で示される分子構造及び上記一般式〔化2〕で示される分子構造の両方のいずれも分子内に有しないエポキシ樹脂が挙げられる。

具体的には、フェノールノボラック型エポキシ樹脂として、エピコート 152、同154（以上、ジャパンエポキシレジン社製）、エピクロン N-740、同N-770（以上、大日本インキ化学工業社製）、クレゾールノボラック型エポキシ樹脂として、エピクロン N-680、同N-695（以上、大日本インキ化学工業社製）、ジシクロペンタジエン型エポキシ樹脂として、エピクロンHP-7200（大日本インキ化学工業社製）、ナフタレン型エポキシ樹脂として、エピクロン HP-4032（大日本インキ化学工業社製）、その他のエポキシ樹脂として、エピコート YX-4000、エピコート 1031S（以上、ジャパンエポキシレジン社製）、エポトート YSLV-80XY（東都化成社製）、NC-3000、NC-3000S-H（以上、日本化薬社製）が挙げられる。

【0013】

また、ソルダーレジスト組成物（A）及び（B）に含有される「エポキシ基を有しないエポキシ樹脂硬化性化合物」としては、エポキシ樹脂を硬化させる硬化剤ということもできる。

具体的には、シヨウノール BRG-555、同BRG-556（以上、昭和高分子社製）、フェノライト TD-2090、同2131、ベスモール CZ-256-A（以上、大日本インキ化学工業社製）、ミレックス XLC-4L、同XLC-LL（以上、三井化学社製）、PP-700、同1000、DPP-M、同3H、DPA-145、同155（以上、新日本石油化学社製）、SK-レジンHE100C、SK-レジンHE510、同900（以上、住金ケミカル社製）が挙げられる。

【0014】

上記ソルダーレジスト組成物（A）及び（B）には、硬化触媒を含有させてもよく、その硬化触媒としては、ジシアンジアミド、芳香族アミン、イミダゾール類、酸無水物等が挙げられる。また、シリカ、硫酸バリウム、アルミナ、タルク、マイカ等の体質顔料、銅フタロシアニン、イソインドリン、カーボンブラック等の着色顔料、消泡剤、レオロジー調整剤等の各種添加剤、グリコールエーテル類、エステル類等の溶剤を含有させてもよく、具体的には、通常用いられるアルカリ現像型のソルダーレジスト組成物に使用されているものも使用できる。

上記ソルダーレジスト組成物（A）及び（B）の組成は、「デスマアされ易いエポキシ樹脂」又は「デスマアされ難いエポキシ樹脂」100部（「部」は質量部を意味する。以下同様。）に対して、「エポキシ基を有しないエポキシ樹脂硬化性化合物」30～50部、硬化触媒を4～6部、体質顔料50～80部、添加剤2～5部、溶剤35～55部含有さ

10

20

30

40

50

せることが好ましい。また、ソルダーレジスト組成物(A)及び(B)において「デスマアされ易いエポキシ樹脂」と「デスマアされ難いエポキシ樹脂」を混合して用いても良く、その比率としては、エポキシ樹脂100部中「デスマアされ易いエポキシ樹脂」を25~100部添加すると、その塗布膜の表面粗さ(平均値R t m)が5µm以上でデスマアされ易い塗膜となり、ソルダーレジスト組成物(A)として使用可能となる。逆に「デスマアされ易いエポキシ樹脂」の添加量が25部未満である場合はデスマアされ難い塗膜となり、ソルダーレジスト組成物(B)として使用可能となる。上記ソルダーレジスト組成物(A)及び(B)とも共通の使用量で表すことができるが、具体的には各成分について上記の例示した化合物を用いる。

このような組成のソルダーレジスト組成物(A)及び(B)は、「エポキシ基を有しないエポキシ樹脂硬化性化合物」や、硬化触媒が多過ぎると、粘度が上昇し易く、保存安定性が良くなく、少な過ぎるとその組成物の塗布膜の硬化を十分に行ない難くなる。体質顔料が多過ぎると塗工性がよくなり、塗布した後に平坦化する性能のレベリング性がよくなり、また、レーザー加工後のデスマア工程では、ビアホールの側面や周囲から体質顔料が抜け落ちる、いわゆる脱粒が発生してビアホールの形状を不安定にし、少な過ぎるとその塗布膜の硬化膜の硬度等の塗膜性能が向上しない。添加剤、特に消泡剤が多過ぎると塗布膜の表面に消泡剤が溶出するいわゆるブリード現象によりソルダーレジスト組成物(A)の塗布膜の上にソルダーレジスト組成物(B)の塗布膜を積層する際の接着性がよくなり、少な過ぎると塗布膜の脱泡、破泡性がよくなり、溶剤が多過ぎるとソルダーレジスト組成物(A)又は(B)が低粘度となり、導体回路パターンへのカバーリング(被覆性)がよくなり、また、回路基板を垂直に立てた状態で乾燥した際に塗布膜が垂れ易くなり、少な過ぎると塗布膜のレベリング性がよくなり、塗布膜の平滑性が得られない。

【0015】

上記ソルダーレジスト組成物(A)及び(B)を用いてソルダーレジスト膜を形成するには、図1に示すように、導体パターンを形成しただけの回路基板1の一方の片面には回路配線1a、他方の片面には回路配線1bが形成されているが、まず、1 その回路配線1a、1bについて脱脂、ソフトエッチング等の基板の表面処理を行なった後、2

それぞれの面にソルダーレジスト組成物(A)を液膜厚(未乾燥状態の膜厚)10~50µm程度で均一に塗布する。その塗布方法は、スクリーン印刷、ロールコート法、カーテンコート法、静電塗装法のいずれも使用できるが、均一に塗布できるものであればその他の塗布方法を用いてもよい。その塗布をした後、80~180の温度で15~60分間程度乾燥、硬化させて第1層の硬化塗膜(デスマア用硬化樹脂膜)2a、2bを形成する。続いて、3 ソルダーレジスト組成物(A)を塗布したと同様にして、ソルダーレジスト組成物(B)を塗布し、乾燥、硬化処理させて第2層の硬化塗膜(耐デスマア用硬化樹脂膜)3a、3bを形成する。

また、ソルダーレジスト組成物(B)をポリエステル等のフィルムに塗布し、さらにその塗布膜の上にソルダーレジスト組成物(A)を塗布し、ついでこれらの積層した塗布膜を加熱等により半硬化状態にし、それから基板の導体回路パターンを含む表面にその半硬化膜側を圧着し、さらにその半硬化膜からフィルムを剥離してその半硬化膜を転写し、ついでその半硬化膜を加熱等により完全硬化させて硬化膜を形成してもよい。

次に、4 第1層の硬化塗膜2aに第2層の硬化塗膜3aを積層して得られた積層硬化塗膜の上記回路配線1aの所定の対応する位置及び第1層の硬化塗膜2bに第2層の硬化塗膜3bを積層して得られた積層硬化塗膜の上記回路配線1bの所定の対応する位置にレーザーを照射してビアホール4a、4bを形成し、回路配線1a、1bを露出させる。その後、そのビアホール4a、4b内の回路配線1a、1bの導体上には除去し切れないで残留した成分(スミア)が存在するが、そのスミアを過マンガン酸塩溶液等のデスマア処理の薬液により分解除去するデスマアを行ない、5 最後に回路配線1a、1bに金めっきを施すか、プリフラックス処理した後、半導体チップ6をその下面に搭載した金パンプやはんだパンプ5により接合して搭載し、はんだボールからなるパンプ7を形成する。なお、パンプ5の形成方法及び半導体チップの搭載方法としては、金ワイヤーを半導

体チップに溶接して金バンプを形成した後、導電性樹脂で接合し、アンダーフィルム樹脂で固定するESC (epoxy solder encapsulated connection) アンダーフィルム工法、異方導電性フィルムで接合、固定するACF (anisotropic conductive film connection) 工法、ソルダーペーストを印刷してはんだバンプを形成し、リフローにて接合するC4 (controlled collapse chip connection) 工法などが挙げられるが、バンプ形成及びチップ搭載には上記のいずれの方法を用いてもよい。また、バンプの形成方法としては、ビアホール内のランド上にはんだボールを載置し、リフローにより加熱溶解させて形成する方法や、ソルダーペーストを塗布した後、リフローにより加熱溶解させて形成する方法が挙げられるが、いずれの方法を用いてもよい。

10

なお、図示省略したが、導体回路パターンを形成しただけの回路基板1の基板にはスルーホールが形成され、上記回路配線1aと1bはスルーホール内壁に形成されたためつき膜により接続されている。

【0016】

【実施例】

本発明の一実施例を説明するが、本発明はこれに限定されるものではない。

実施例1

(ソルダーレジスト組成物(A)の具体例の調製)

エピコート 1001 (ジャパンエポキシレジン社製、ビスフェノールA型エポキシ樹脂) 40g にミレックス XLC-LL (三井化学社製フェノール樹脂) 15g を加え、さらに溶剤としてDBE (デュポン社製のエステル系溶剤) 17g を加え、混合溶液を調製した。得られた混合溶液にFB-3SDC (電気化学工業社製の溶融シリカ) 25g、DICY-7 (ジャパンエポキシレジン社製のジシアンジミアド) 1g、KS-66 (信越化学社製のシリコン系消泡剤) 1g、アエロジルR-974 (日本アエロジル社製のヒュームドシリカ) 0.5g を加え攪拌した。続いて、この混合物を3本ロールミルで混練し、ソルダーレジスト組成物A1を調製した。

20

(塗工用硬化性樹脂組成物(B)の具体例の調製)

エピクロン N-695 (大日本インキ化学工業社製のクレゾールノボラック型エポキシ樹脂) 40g にミレックス XLC-LL (三井化学社製フェノール樹脂) 15g を加え、さらに溶剤としてDBE (デュポン社製のエステル系溶剤) 17g を加え、混合溶液を調製した。得られた混合溶液にFB-3SDC (電気化学工業社製の溶融シリカ) 25g、DICY-7 (ジャパンエポキシレジン社製のジシアンジミアド) 1g、KS-66 (信越化学社製のシリコン系消泡剤) 1g、アエロジルR-974 (日本アエロジル社製のヒュームドシリカ) 0.5g を加え攪拌した。続いて、この混合物を3本ロールミルで混練し、ソルダーレジスト組成物B1を調製した。

30

【0017】

(回路基板の製造)

図1に示す手順に従って、各工程をより具体的に行なうが、1 銅張り積層板をエッチング処理して形成した導体回路パターン1a、1bを有する回路基板1に脱脂、ソフトエッチング等の前処理を施し、2 上記で得られたソルダーレジストA1をスクリーン印刷により塗布し、150 で1時間乾燥、熱硬化処理を行ない、第1層の硬化塗膜2a、2bを形成する。ついで、3 ソルダーレジスト組成物A1の代わりに上記で得られたソルダーレジスト組成物B1を使用したこと以外は同様にして、第2層の硬化塗膜3a、3bを形成し、第1層の硬化塗膜2aと第2層の硬化塗膜3aとを合わせて厚さ20μmの積層硬化塗膜を形成し、同様に第1層の硬化塗膜2bと第2層の硬化塗膜3bとを合わせて厚さ20μmの積層硬化塗膜を形成した。

40

次に、4 この積層硬化塗膜について上記導体回路パターン1a、1bに対応する個所に炭酸ガスレーザー光を照射し、直径(ランド径)50μmのビアホール4a、4bを形成し、導体回路パターン1a、1bを露出させる。ついで、上記1~3の処理をした回路基板1をエンプレートMLB-496A (メルテック社製の水酸化ナトリウ

50

ム水溶液を主成分とした溶液)及び同496B(メルテック社製の1-メトキシ-2-プロパノールを含む溶液)と蒸留水の混合液に55~65で、2~20分浸漬し、ピアホール4a、4b内の導体回路パターン1a、1b上に見られるスミアを膨潤させ、ついでエンプレートMLB-497A液(メルテック社製の過マンガン酸ナトリウム水溶液を主成分とした溶液)及び同497B(メルテック社製の水酸化ナトリウムを主成分とした溶液)と蒸留水の混合液に60~95、5~20分浸漬して膨潤したスミアを分解し、除去する。そしてさらにエンプレートMLB-790(メルテック社製の硫酸ヒドロキシルアミン水溶液を主成分とする溶液)と濃硫酸及び蒸留水の混合液に60~65で、5~10分間浸漬し、中和処理する。5その後、金メッキ処理又はプリフラックス処理を行ない、ランプ5を形成した半導体チップ6をそのランプ5の溶融による接合により搭載する。また、そのチップを搭載した側とは反対側の他方の面にはんだボール7を搭載する。このようにして得られた半導体チップを搭載した実装用回路基板はマザーボードにそのはんだボールの溶融による接合により実装される。

10

20

30

40

50

【0018】

実施例2、3

実施例1において、表1に示すように、エピクロンN-695の代わりに、エピコート1031S(ジャパンエポキシレジン社製のエポキシ樹脂)、エピクロンHP-7200(大日本インキ化学工業社製のジシクロペンタジエン型エポキシ樹脂)をそれぞれ用いたこと以外は同様にしてそれぞれのソルダーレジスト組成物B2、B3を調製し、表2に示すように、これらのそれぞれを使用したこと以外は実施例1と同様にしてそれぞれ実施例2、3の実装用回路基板を製造した。

【0019】

実施例4

実施例1において、表1に示すように、エピコート1001の代わりにエポトートYDF-2001(東都化成社製ビスフェノールF型エポキシ樹脂)を用いたこと以外は同様にしてソルダーレジスト組成物A2を調製し、表2に示すように、このソルダーレジスト組成物A2をソルダーレジスト組成物A1の代わりに使用したこと以外は同様にして実装用回路基板を製造した。

【0020】

実施例5、6

実施例2、3において、表2に示すように、実施例4で用いたソルダーレジスト組成物A2をソルダーレジスト組成物A1の代わりに使用したこと以外は同様にしてそれぞれ実施例5、6の実装用回路基板を製造した。

【0021】

比較例1

実施例1において、表2に示すように、ソルダーレジスト組成物A1の代わりにソルダーレジスト組成物B1、ソルダーレジスト組成物B1の代わりにソルダーレジスト組成物A1を用いたこと、すなわちA1とB1を逆に用いたこと以外は同様にして実装用回路基板を製造した。

【0022】

比較例2

実施例4において、表2に示すように、ソルダーレジスト組成物A2の代わりにソルダーレジスト組成物B1、ソルダーレジスト組成物B1の代わりにソルダーレジスト組成物A2を用いたこと、すなわちA2とB1を逆に用いたこと以外は同様にして実装用回路基板を製造した。

【0023】

(回路基板の評価)

(1) デスミア耐性試験

各実施例、比較例において、実施例1と同様に上記4までの処理をした回路基板、すなわちデスミア処理した回路基板を試験片にして、それぞれの積層硬化塗膜(第1層の硬

化塗膜 2 と第 2 層の硬化塗膜 3 の積層硬化塗膜) 表面の表面粗さを表面粗さ計 (東京精密社製) で測定し、その平均値 $R_{t m}$ を示す。また、その積層硬化塗膜の表面状態を目視により観察し、以下の基準に従い評価した。

：全く変化が見られない

：わずかに変化が見られる

×：塗膜が粗化ないし剥離している

なお、実施例 1 において、ソルダーレジスト組成物 (A) 中、エポコート 1001 (EP-1001) 40g において、その一部をエピクロン HP-7200 (HP-7200) に置き換えて使用した (HP-7200 100 部中の EP-1001 の添加量 (置換量) を 25 部毎に 0 (HP-7200 : 40g、EP-1001 : 0g) ~ 100 部 (EP-1001 : 40g、HP-7200 : 0g) まで変化させて添加) こと以外は同様にして 2 までの工程を行なって第 1 層の硬化塗膜 2a、2b を形成し、その塗膜について上記と同様にして表面粗さ (平均値 $R_{t m}$) を測定した結果を図 2 に示す。図 2 から、EP-1001 (デスマアされ易いエポキシ樹脂) を HP-7200 (デスマアされ難いエポキシ樹脂) 100 部中に 25 ~ 100 部添加 (置換) すると、 $R_{t m}$ は 5 μ m 以上となり、デスマアされ易い塗膜となることがわかる。

10

【0024】

(2) はんだ耐熱性試験

前項 (1) の試験片について、JIS C 6481 の試験方法に従って、260 のはんだ槽に 30 秒浸漬後、セロハン粘着テープ (セロハンは商品名) によるピーリング試験を 1 サイクルとし、計 1 ~ 3 サイクルを行った後の塗膜状態を目視により観察し、以下の基準に従い評価した。

20

：3 サイクル後も塗膜に変化がないもの

：3 サイクル後に剥離が生じているもの

：2 サイクル後に剥離が生じているもの

×：1 サイクル後に剥離が生じているもの

(4) 耐溶剤性試験

前項 (1) の試験片について、その試験片を常温のジクロロメタンに 30 分間浸漬したのち、塗膜状態を目視により観察し、以下の基準に従い評価した。

：全く変化が見られないもの

：わずかに変化が見られるもの

×：塗膜が膨潤し剥離しているもの

30

(5) 絶縁抵抗

前項 (1) の試験片について、IPC-TM-650 の IPC-SM840CB-25 テストクーポンのくし型電極を用い、85、85% R.H. (相対湿度) の雰囲気下で 500 時間加湿した後の塗膜の絶縁抵抗を DC (直流) 50V を印加して測定した

【0025】

【表 1】

	ソルダーレジスト組成物(A)		ソルダーレジスト組成物(B)		
	A1	A2	B1	B2	B3
エピコート 1001	40				
エポトート YDF-2001		40			
エピクロン N-695			40		
エピコート 1031S				40	
エピクロン HP-7200					40
DBE	17	17	17	17	17
シリカ	25	25	25	25	25
ミレックス XLC-LL	15	15	15	15	15
ジシアンジアミド	2	2	2	2	2
KS-66	1	1	1	1	1
単位〔g〕					

10

20

【0026】

【表2】

		実施例						比較例			
		1	2	3	4	5	6	1	2		
ソルダーレジスト膜	構成	第1層の硬化塗膜		A1	A1	A1	A2	A2	A2	B1	B1
		第2層の硬化塗膜		B1	B2	B3	B1	B2	B3	A1	A2
性能	デスミア耐性	表面粗さ (μm)	0.7	0.5	0.6	0.6	0.7	0.7	6.4	7.2	
		表面状態	○	○	○	○	○	○	△	△	
	はんだ耐熱性	◎	◎	◎	◎	◎	◎	○	○		
	耐溶剤性	○	○	○	○	○	○	△	△		
	絶縁抵抗 ($\times 10^{12}\Omega$)	3	4	5	3	7	9	2	3		

30

40

【0027】

上記表2から、実施例のものは比較例のものに比べ、「デスミア耐性」が表面粗さではほぼ10倍もよく、「表面状態」も優れ、「はんだ耐熱性」、「耐溶剤性」、「絶縁抵抗」においても優れることがわかる。これは、デスミア処理ではビアホール内の導体部（銅箔）に残留しているレジスト成分（スミア）の除去は、積層硬化塗膜において第1層の硬化塗膜が下側になるか第2層の硬化塗膜が下側になるかに関係なく良く行われるが、その積

50

層硬化塗膜の損傷（デスマリア処理の薬液に硬化塗膜が侵されること）についてはその積層の順序が重要であり、第1層のデスマリアされ易い硬化塗膜が下側（導体回路パターン上）になり第2層のデスマリアされ難い硬化塗膜が上側（回路基板表面）になる必要があり、この第2の硬化塗膜がデスマリア処理の薬液に侵されない性質が極めて重要であることを示す。なお、スミアは第1層の硬化塗膜、第2層の硬化塗膜の両者の硬化塗膜の樹脂成分が混じったものとなり、しかもその樹脂成分はレーザー光の照射により変質し、デスマリア処理により除去され易くなっている。

このように第2層の硬化塗膜が侵されないことにより「はんだ耐熱性」、「耐溶剤性」、「絶縁抵抗」も優れた結果が得られるとすることができる。

第1層の硬化塗膜は上記一般式〔化1〕、〔化2〕のいずれの分子構造、すなわちビスフェノール型エポキシ樹脂の連結鎖が嵩高い分子団による立体障害の少ないことによりデスマリアされ易いものと考えられ、逆にいえばエポキシ基の連結鎖が分子団により保護（立体障害によりデスマリア処理の薬液による浸食が起こり難い）されている分子構造を有していればデスマリア耐性が高いとすることができる。

【0028】

【発明の効果】

本発明によれば、エポキシ樹脂についてデスマリアされ易いものとされ難いものを前者を含む組成物の硬化膜の上に、後者を含む組成物の硬化膜を積層して用いたので、スミアを薬液を用いて溶解除去する湿式法によるデスマリアの処理を行ってもビアホール内部に残留するスミアの除去が良好に行われるとともに、そのデスマリアの薬液に侵されない塗膜を形成できるソルダーレジスト組成物、回路基板及びその製造方法を提供することができる。また、そのデスマリアの処理を行った後の後続の処理に悪影響を与えたり、回路基板に必要な特性を低下させたりすることがない塗膜を形成できるソルダーレジスト組成物、回路基板及びその製造方法を提供することができる。

【図面の簡単な説明】


【図1】本発明の一実施例の回路基板の製造工程を示す説明図である。

【図2】エポキシ樹脂についてデスマリアされ易いものとされ難いものの構成比による塗膜の平均粗さ $R_t m$ の変化を示すグラフである。


【符号の説明】

- 1 回路基板
- 1 a、1 b 導体回路パターン
- 2 a、2 b 第1層の硬化塗膜（デスマリア用硬化樹脂膜）
- 3 a、3 b 第2層の硬化塗膜（耐デスマリア用硬化樹脂膜）
- 4 a、4 b ビアホール

【 図 1 】



【 図 2 】



フロントページの続き

(51)Int.Cl. ⁷	F I	テーマコード(参考)
H 0 5 K 3/26	H 0 5 K 3/26	B
H 0 5 K 3/28	H 0 5 K 3/28	C

(72)発明者 清田 達也

埼玉県入間市大字狭山ヶ原16番地2 タムラ化研株式会社内

(72)発明者 柳川 誠

埼玉県入間市大字狭山ヶ原16番地2 タムラ化研株式会社内

(72)発明者 大野 隆生

埼玉県入間市大字狭山ヶ原16番地2 タムラ化研株式会社内

(72)発明者 岩井 勤

岐阜県大垣市木戸町905番地 イビデン株式会社大垣工場内

(72)発明者 加藤 久始

岐阜県大垣市木戸町905番地 イビデン株式会社大垣工場内

Fターム(参考) 2H025 AA00 AA04 AA06 AB15 AB17 BH01 CB30 CB41 FA39 FA47
 2H096 AA27 EA04 HA05 HA30 LA03
 5E314 AA25 AA32 BB03 BB11 BB12 CC01 FF01 FF11 GG03 GG11
 GG24
 5E343 AA02 AA11 BB09 BB22 BB61 CC48 CC67 EE01 EE12 EE52
 ER12 ER45 GG14