

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl. ⁶ H04N 5/45	(45) 공고일자 2000년11월 15일	(11) 등록번호 10-0272447
(21) 출원번호 10-1998-0022692	(65) 공개번호 특1998-0081891	(24) 등록일자 2000년08월25일
(22) 출원일자 1998년06월 17일	(43) 공개일자 1998년11월25일	

(73) 특허권자 주식회사넥스트 칩 솔루션 김경수
 서울특별시 서초구 양재동 66-1 수암빌딩 3층
(72) 발명자 곽말섭
 경기도 성남시 분당구 분당동 68 장안타운 101-402
 장지훈
 경기도 성남시 분당구 서현동 308번지 효자촌605-1604
(74) 대리인 손경한


심사관 : 최훈

(54) 멀티화면 분할기

요약

본 발명은 비디오 카메라와 같은 다수의 영상 공급원로부터 입력되는 다수의 영상을 한 개의 화면에 영상공급원과 같은 수의 분할화면으로 나누어 디스플레이 하는 장치인 멀티화면 분할기에 관한 것으로, 특히 상기 멀티화면 분할기에 적용되는 비디오 컨트롤러를 1개의 비디오 메모리와 다수의 영상공급원과 같은 수의 비동기 버퍼를 사용하여 메모리의 크기를 줄여 제조비용을 감소시킨 멀티화면 분할기에 관한 것이다.

대표도



명세서

도면의 간단한 설명

도1은 칼라 4화면 분할기를 이용한 시스템의 실시예를 나타낸 도면.
 도2는 종래의 칼라 4화면 분할기의 실시예를 나타낸 블록도.
 도3은 본 발명에 따른 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기를 나타낸 블록도.
 도4는 본 발명에 따른 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기에서 비동기 입력신호의 타이밍을 나타낸 도면.

<도면의 주요부분에 대한 간단한 설명>

- 1 : 제1카메라 2 : 제2카메라
- 3 : 제3카메라 4 : 제4카메라
- 5 : 4화면 분할기 6 : 모니터
- A : 제1카메라의 영상 B : 제2카메라의 영상
- C : 제3카메라의 영상 D : 제4카메라의 영상

11 : 비디오 디코더	12 : 메모리
13 : 메모리 컨트롤러	14 : 비디오 엔코더
21 : 비디오 디코더	22 : 수평/수직 스케일러
23 : 비동기 버퍼	24 : 적응형 비동기 버퍼 제어기
25 : 실시간 메모리 쓰기 제어기	26 : 1프레임 메모리
27 : 실시간 메모리 읽기 제어기	28 : 비디오 버퍼
29 : 비디오 엔코더	30 : 메모리 컨트롤러

발명의 상세한 설명

발명의 목적

발명이 속하는 기술분야 및 그 분야의 종래기술

본 발명은 비디오 카메라(video camera)와 같은 다수의 영상 공급원으로부터 입력되는 다수의 영상을 한 개의 모니터에 분할화면으로 나누어 디스플레이(display)하는 멀티화면 분할기에 관한 것이다.

일반적으로 멀티화면 분할기는 주변을 감시하는 다수개의 카메라로부터 입력되는 영상을 하나의 모니터 화면상에 카메라의 수만큼의 분할화면을 동시에 디스플레이 되도록 하는 장치이다. 도1은 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기를 포함하는 주변 감시시스템의 구조를 도시한 것으로, 영상신호를 입력하는 4대의 카메라와, 칼라 4화면 분할기, 그리고 입력된 영상을 디스플레이 하는 모니터로 구성되며, 그 동작은 4대의 카메라로부터 입력된 각기 다른 영상신호는 칼라 4화면 분할기에 입력되고, 상기 영상신호가 입력된 상기 분할기는 4분할된 영상으로 만들어 모니터의 한 화면에 4개의 영상신호가 동시에 디스플레이 되도록 한다. 이 장치는 주로 주변을 감시하는 감시용 폐쇄회로 TV 등의 보안장비에 사용되어, 각 지역에 설치된 카메라의 신호를 동시에 모니터함으로써 4개 지역을 감시할 수 있도록 한다. 상기 4화면 분할기는 보통 4개의 영상 입력과 4분할된 영상 출력으로 이루어진다. 예를 들어 설명하면, 제1카메라(1)의 영상은 모니터의 왼쪽 위(A)에, 제2카메라(2) 영상은 모니터의 오른쪽 (B)위에, 제3카메라(3) 영상은 모니터의 왼쪽 아래(C)에, 제4카메라(4) 영상은 모니터의 오른쪽 아래(C)에 디스플레이 되게 하는 것이 일반적인 4화면 분할기(5)의 기능이고, 이 기능에 기타 여러 가지의 부가 기능들이 추가될 수 있다.

종래에는 흑백 4화면 분할기가 사용되었으나 현재에는 칼라 4화면 분할기가 개발되어 보급되고 있다. 상기 칼라 4화면 분할기(5)는 칼라 영상을 처리하게 됨으로 비디오 프로세싱(video processing)에 비디오 디코더(decoder), 비디오 엔코더(encoder)등과 같은 기술을 필요로 하는 비디오 컨트롤러(controller)가 사용된다. 즉, 상기 종래의 4화면 분할기에 적용되는 비디오 컨트롤러에는 4개의 비디오 디코더에 연결되는 4개의 비디오 메모리를 사용하고 있기 때문에 방대한 크기의 메모리가 필요하게 된다.

종래의 기술을 도2를 참조로 하여 좀더 상세히 설명하기로 한다.

도2는 종래의 칼라 4화면 영상 분할기를 나타낸 것으로, 비디오 카메라와 같은 영상을 입력하는 4개의 영상 공급원으로부터 입력된 영상을 디지털 비디오 데이터로 변환하는 각각의 영상 공급원에 연결되어 있는 4개의 비디오 디코더(11, video decoder)와, 상기와 같이 디코더(11)에 의해 변환된 디지털 비디오 데이터를 저장하는 각각의 디코더(11)에 연결된 4개의 메모리(12)와, 상기 각각의 메모리에 저장된 영상을 동시에 디스플레이 하기 위해 모니터에 4개의 화면 위치를 정의하는 메모리 컨트롤러(13, memory controller)와, 상기 메모리(12)에 저장되어 있는 디지털 비디오 데이터를 컴포지트 아날로그 비디오로 변환하여 모니터로 출력하는 비디오 엔코더(14, video encoder)로 구성되어 있다.

상기 칼라 4화면 영상 분할기를 신호의 흐름에 따라 설명하면, 입력되는 비디오 신호는 제1 내지 제4 카메라로부터 입력되고, 그 특성은 표준 비디오(standard video) 규격으로 간주할 수 있다. 상기 입력 비디오 신호는 비디오 디코더(11)를 통해 디코딩 된다. 상기 디코더(11)는 여러 가지 기능을 갖는 것을 총칭하는 것이다. 상기 디코더의 기능은 첫째 컴포지트(composite)로 구성된 입력을 컴포넌트(component)화시켜 일반적으로 휘도 신호와 색차 신호의 표준규격인 YUV(휘도신호:Y, 색차신호:U,V) 디지털 데이터를 출력하는 기능과, 둘째 아날로그 비디오 입력을 디지털로 변환하는 기능으로 아날로그/디지털 컨버터(analog-to-digital converter)에 의해 이루어지며, 셋째 디지털 프로세싱(digital processing)을 위한 클럭(clock)을 발생하는 기능으로 입력 비디오 신호에 록(Lock)된 클럭을 발생한다. 이러한 기능에 의해 출력되는 디코더(11) 출력은 클럭과 디지털 비디오 데이터 및 비디오 타이밍 신호들이다. 이때 중요한 사항은 4개의 비디오 디코더(11)의 출력은 각각의 입력신호에 동기된 클럭에 의해 출력되고 있다는 것이다. 이는 결국 4개의 디코더(11) 출력은 동기 되어 있지 않다는 것이다.

다음으로 상기 각각의 디코더(11) 출력은 영상 저장매체인 각각의 메모리(12)에 저장된다. 상기 메모리(12)에 저장된 영상정보는 한 화면 전체를 저장할 수도 있고, 1/4로 축소된 영상을 저장할 수도 있다. IC로 만들어진 메모리들은 대부분 1화면을 저장하게 되어 있기 때문에 1화면 전체를 저장하는 것이 대부분이다. 이때 각 영상신호를 1/4화면으로 저장할 수 있는 메모리 크기를 사용할 수도 있지만 현재 사용되는 메모리 중에는 그러한 것이 없어 현실적으로 어려움이 많다. 비디오 적용(application)용 메모리는 1화면을 모두 저장하는 것으로 이루어져 있고, 범용 메모리들은 작은 것을 사용할 수 있지만 각 채널에 대해 컨트롤러가 따로 설계되어야 하는 어려움이 있기 때문에 비디오용 메모리를 사용할 수밖에 없다. 따라서, 1화면 전체를 저장하는 메모리를 사용하게 되며, 전체적으로는 4개의 화면을 저장하게 됨으로 4개의 메모리(12)를 사용하게 된다. 여기서는 4화면 분할기를 설명하였지만 9분할, 16분할, n분할 등의 보다 많은 멀티화면을 실시간 디스플레이하기 위해서는 분할되는 화면 수만큼의 메모리가 필요하게 된다.

다음은 각각의 메모리(12)에 저장되어 있는 영상정보 중에서 메모리 컨트롤러(13)에 의해 선택적으로 화면출력을 하는 것이다. 상기 메모리 컨트롤러(13)는 후술하는 비디오 엔코더(14)의 타이밍 정보에 따라 4개의 화면 위치를 정의하고, 4개의 화면 중 특정화면 위치에서는 4개의 저장된 영상 정보중 한 개를 출력하게 된다. 즉 출력 화면의 위치가 왼쪽 위에 위치하면 1번 카메라의 입력을 저장하고 있는 메모리로(11)부터 그 정보를 후술하는 비디오 엔코더(14)에 전달하여 디스플레이 한다, 2번, 3번 그리고 4번 카메라의 입력도 마찬가지이다.

다음에 비디오 엔코더(14)는 YUV 컴퍼넌트로 입력되는 디지털 비디오 데이터를 콤포지트 아날로그 비디오로 변환하여 모니터로 출력한다. 상기 비디오 엔코더(14)는 일반적으로 마스터 모드(master mode)로 동작하게 되며, 따라서 메모리 컨트롤러(13)의 타이밍은 결국 비디오 엔코더(14)의 타이밍 정보에 의해 제어되어 진다. 상기와 같이 비디오 엔코더(14)의 출력은 영상화면에 문자를 발생하는 기능을 나타내는 OSD(On Screen Display)나 기타 여러 기능을 추가할 수 있는 과정을 거쳐 최종적으로 모니터로 출력된다.

상술한 과정에서 메모리 컨트롤러(13)가 화면의 분할 기능과 메모리의 액세스(access) 기능을 담당하고 있다는 것을 알 수 있다. 따라서 상기 메모리 컨트롤러(13)의 기능을 다양하게 함은 결국 화면 분할기의 기능을 다양하게 하는 것이 될 것이다.

상술한 바와 같이 종래의 칼라 4화면 분할기는 화면을 저장하기 위하여 분할하고자 하는 화면의 수만큼 메모리를 사용하게 된다. 즉 영상 공급원이 n개이면, n개의 디코더와 n개의 메모리가 필요하게 된다. 따라서, n화면 분할기를 제조하기 위해서는 n개의 메모리를 사용함으로써 제조원가의 상승을 초래할 뿐만 아니라 시스템이 복잡해짐으로 제조상에 어려움이 발생하여 불량률이 증가될 수 있다는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

본 발명은 상술한 문제점을 해결하기 위하여 1화면을 저장하는 한 개의 1 프레임 메모리(frame memory)와, 상기 메모리를 지원하는 입력 영상신호 수만큼의 비동기 버퍼를 사용하여 메모리의 용량을 현격히 줄임으로써 제조원가를 낮추고 시스템을 단순화하여 생산성을 향상시키는 것을 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은 각 채널간 비동기된 멀티 채널의 비디오 신호를 입력으로 하고 각 채널의 비동기된 비디오 데이터에 록(lock)되어 디지털 비디오 데이터로 출력하는 멀티 채널의 비디오 디코더와, 상기 각각의 비디오 디코더로부터 출력된 디지털 비디오 데이터를 입력으로 하여 멀티 채널의 입력 신호에 대해 분할 화면 저장을 위하여 영상을 축소하기 위한 수평/수직 스캐일러와, 상기 수평/수직 스캐일러를 통하여 임의의 비율로 수평/수직 축소된 영상 데이터를 입력으로 하고 메인 시스템에 동기된 데이터를 출력하는 입력채널과 같은 개수의 비동기 버퍼와, 상기 비동기 버퍼들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내어 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하여 상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위로 읽어내고 연속적인 실시간 영상 신호로 변환되도록 제어하는 메모리 컨트롤러와, 상기 컨트롤러에 의해 데이터를 저장하거나 출력하는 한 개의 1프레임 메모리와, 상기 불연속된 버스트 단위로 읽어내어진 메모리에 저장되었던 영상 데이터를 저장하였다가 비디오 타이밍에 맞게 연속적으로 출력하는 비디오 버퍼와, 상기 비디오 버퍼로부터 출력된 디지털 비디오 입력신호를 각 방송방식에 맞도록 아날로그 콤포지트 영상으로 출력하는 비디오 엔코더를 포함하는 멀티 화면 분할기를 특징으로 한다.

발명의 구성 및 작용

이하, 첨부된 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.

도3은 본 발명에 따른 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기를 나타낸 것으로, 각각의 비디오 카메라의 영상신호를 비디오 디지털 데이터로 출력하는 4개의 디코더(21)와, 상기 각각의 디코더(21)로부터 출력된 디지털 비디오 데이터를 분할화면 저장을 위하여 영상을 축소하기 위한 4개의 수평/수직 스캐일러(22)와, 상기 각각의 스캐일러(22)에 의해 임의의 비율로 축소된 비디오 데이터를 메인 시스템에 동기된 데이터로 출력하는 4개의 비동기 버퍼(23)와, 상기 비동기 버퍼(23)들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내어 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하여 상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위 읽기로 읽어내고 연속적인 실시간 영상 신호로 변환되도록 제어하는 메모리 컨트롤러(30)와, 상기 컨트롤러(30)에 의해 데이터를 저장하고 출력하는 1프레임 메모리(26)와, 상기 불연속된 버스트 단위로 읽어내어진 메모리(26)에 저장되었던 영상 데이터를 저장하였다가 비디오 타이밍에 맞게 연속적으로 출력하는 비디오 버퍼(28)와, 상기 비디오 버퍼(28)로부터 출력된 디지털 비디오 입력신호를 각 방송방식에 맞도록 아날로그 콤포지트 영상으로 출력하는 비디오 엔코더(29)로 구성된다.

상기에서 메모리 컨트롤러(30)는 상기 비동기 버퍼들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내는 적응형 비동기 버퍼 제어기(24)와, 상기 적응형 비동기 버퍼 제어기(24)에서 읽어낸 데이터를 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하는 실시간 메모리 쓰기 제어기(25)와, 상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위 읽기로 읽어내고 비디오 버퍼(28)를 통하여 연속적인 실시간 영상 신호로 변환되도록 제어하는 실시간 메모리 읽기 제어기(27)로 구성된다. 또한 비디오 디코더(21)와 비디오 엔코더(29)의 동작은 종래의 칼라 화면 분할기의 비디오 디코더(11) 및 엔코더(14)와 그 동작이 동일하다.

다음에 도4는 비동기 상태의 입력 타이밍을 나타낸 것으로, 서로 다른 채널로부터 입력되는 영상신호들은 수평, 수직 동기신호들이 서로 어긋나며, 각각의 카메라의 내부 발진회로의 편차에 의해 동작 주파수도 서로 다르게 입력되어지는 각각이 완전히 비동기된 영상신호들이다.

상기와 같은 비동기 영상입력 신호처리 는 종래의 4화면 분할기와 같이 각각의 독립된 프레임 메모리를 각 채널별로 할당하여 사용하는 시스템에는 별 문제가 없으나 본 발명에서와 같이 하나의 메모리를 이용하여 각 채널의 영상정보를 1/n(n은 멀티 화면 수)로 축소, 저장하는 시스템 구성에서는 각 채널이 서로 동일

한 타이밍 상에서 컨트롤 될 수 없기 때문에 단순한 메모리 제어만으로 시스템 구현이 불가능하다.

따라서, 본 발명의 화면 분할기에서는 작은 용량(1-line 비디오 메모리 이하의 FIFO 사용)의 비동기 버퍼(23)를 사용하여 비동기 시스템을 동기화 시켰다. 여러개의 멀티 채널에 있는 비디오 디코더(21) 뒷단에 작은 용량의 메모리를 추가하여 이 메모리에 쓰고자 할 때는 각 디코더(21)에 동기된 클럭과 데이터에 의해 컨트롤되고, 읽을 때는 멀티 채널에 공동으로 사용되는 시스템 클럭에 의해 컨트롤되게 한다. 상기와 같이 동작하게 함으로써 비동기 버퍼(23) 이후의 프로세싱은 동기된 시스템으로 볼 수가 있고, 컨트롤 측면에서 간단하게 된다. 계속해서 상기 각 채널에 한 개씩 있는 비동기 버퍼(23)의 출력은 메인 시스템에 동기 되어 있기 때문에 동일한 클럭이나 타이밍에 의해 컨트롤될 수 있다. 즉, 메모리 컨트롤러(30)가 이를 직접적으로 컨트롤할 수 있다. 시스템에 동기화된 비동기 버퍼(23)의 출력은 메모리 컨트롤러(30)에 의해 1 프레임 용량의 메모리(26, 여기서 메모리는 랜덤 액세스(Random Access) 가능한 DRAM, SDRAM, SGRAM, 비디오 RAM 등의 모든 메모리를 지칭함) 내에 각각 1/n로 축소된 영상신호로 n화면 분할되어 저장되어 진다. 여기서 메인 메모리는 1개의 영상을 모두 저장할 수 있는 용량의 메모리로서 랜덤 액세스 할 수 있는 것이어야 한다.

상기 메모리 컨트롤러(30)는 적응형 비동기 버퍼 제어기(24)와 실시간 메모리 쓰기/읽기 제어기(25,27)로 구성되어 비동기 버퍼(23)들이 오버플로우(Overflow)에 의해 입력 데이터가 손실되지 않도록 제어하는 기능과 비동기 버퍼(23)에서 읽어낸 영상 신호를 메모리의 각 채널별로 지정된 위치의 번지에 저장하고 다수의 화면으로 분할되어 저장된 영상신호를 지정된 일정한 읽기 타이밍에 의해 읽어내어 비디오 버퍼(28)를 통하여 연속적인 영상신호 타이밍에 맞추어 실시간으로 비디오 엔코더(29)에 영상신호를 출력하는 기능을 수행한다. 상기 비디오 엔코더(29)를 통하여 방송규격화 되어진 분할 화면은 모니터를 통해 디스플레이되거나 VCR과 같은 기록매체에 저장되어 진다.

상기 메모리 컨트롤러(30)를 좀더 구체적으로 설명하면, 비디오 디코더(21)로부터 입력되는 비동기 영상신호는 도4에 도시한 바와 같이 각 채널의 비동기된 시스템 주파수에 의해 각 채널의 유효화소 시작지점으로부터 유효화소구간의 유효영상 신호가 비동기 버퍼(23)에 쓰여지게 된다. 상기와 같이 비동기 버퍼(23)의 쓰기 시작 타이밍이 각 채널별로 서로 다르고, 시스템 주파수의 빠르기도 서로 다르므로 인해 비동기 버퍼(23)의 저장 데이터의 양들은 모두 제각각 일 수 밖에 없으며 이로 인해 비동기 버퍼(23)가 오버플로우로 인한 데이터 손실이 발생되지 않도록 하기 위해서는 일정한 순차방식(Sequencial)의 읽기 제어로는 불가능하며 버퍼의 저장 데이터량을 항상 체크하고 가장 빈 공간이 적은 버퍼의 데이터를 읽어낼 수 있는 적응형 비동기 버퍼 제어가 필요하며 이를 위한 블록이 적응형 비동기 버퍼 제어기(24)이다. 한편 적응형 비동기 버퍼 제어기(24)의 제어에 의해 읽어 내어진 데이터는 각 채널별로 지정된 번지의 위치에 프레임 메모리(26)의 인터페이스 타이밍에 맞추어 쓰기 동작을 수행하고 입력되어지는 비동기 버퍼(23)의 읽어낸 데이터가 손실 없이 실시간 저장되도록 하는 블록이 실시간 메모리 쓰기 제어기(25)이며, 또한 메모리(26)에 저장되어진 분할된 영상 데이터의 디스플레이를 위해 실시간 읽기 동작을 제어하고 연속적인 비디오 엔코더(29)로의 영상출력을 위한 비디오 버퍼(28)를 제어하여 뒷단의 비디오 엔코더(29)로 실시간 읽기 동작을 제어하는 블록이 실시간 메모리 읽기 제어기(27)이다. 이때 쓰는 프레임 메모리(26)의 위치는 각 채널이 디스플레이 되어야 할 곳이 된다. 만일 시스템이 1번 카메라 입력을 출력하면 왼쪽 위에 위치하게 설정되어 있다면 1번 채널의 비동기 버퍼(23) 출력은 화면상에서 왼쪽 위에 위치하는 프레임 메모리(26) 위치에 쓰게 된다. 다른 3개의 비동기 버퍼 출력도 마찬가지로 오른쪽 위, 왼쪽 아래, 오른쪽 아래 등 각각의 위치에 쓰게 된다. 여기서 1프레임 용량의 프레임 메모리(26)에 4채널의 영상신호를 축소하여 저장하기 위한 영상신호에 대한 수평/수직 스케일러(22)는 앞단의 비디오 디코더(21) 내에 내장될 수도 있고 아니면 비동기 버퍼(23) 이전에 독자적인 저대역필터를 통한 서브 샘플링(Sub-sampling) 블록(decimation filter block)을 구현할 수도 있다. 본 발명을 종래의 기술과 비교하면 역순이라 할 수 있다. 종래의 기술은 이미 저장된 각 채널의 영상을 비디오 엔코더(14)로 출력할 때부터 출력화면 위치에 따라 채널을 선택하지만 본 발명에서는 프레임 메모리(26)에 저장할 때부터 출력화면의 위치에 맞게 비동기 버퍼(23)의 출력을 선택적으로 쓰며, 상기 메모리(26)를 읽을 때는 메인 메모리 데이터를 순차적으로 출력하여 비디오 버퍼(28)를 통하여 연속적인 영상출력 타이밍으로 변환하여 비디오 엔코더(29)로 순차적으로 출력하면 된다. 여기서 실시간 메모리 읽기 제어기(27) 뒷단의 비디오 버퍼(28)는 듀얼 포트(Dual Port) 메모리를 사용할 경우 필요하지 않을 수도 있으나 일반적으로 영상저장용 메모리의 경우 싱글 포트(Single Port) 메모리밖에 없다. 따라서, 메모리의 특정한 동작에 한정짓는 것이 아니라 메모리에 따라 약간씩 다를 수는 있지만 다수의 바이트 정보를 한꺼번에 연속적인 타이밍으로 쓰기 동작을 수행한 후 다수의 바이트 정보를 한꺼번에 연속적인 타이밍으로 읽기 동작을 수행하는 메모리 읽기/쓰기 동작을 총칭하는 복수바이트 묶음 단위 메모리 읽기/쓰기 사이클(Burst Read-modified-Write Cycle)을 이용하여 메모리 읽기/쓰기를 수행할 경우 다수의 바이트 정보를 연속적으로 메모리(26)에 저장한 후 다수의 바이트 정보 정보의 읽기 동작이 수행됨으로 인한 메모리로부터 읽어내어진 버스트(Burst) 단위의 불연속적인 영상 정보를 연속적인 영상출력으로 변환시켜주는 기능을 수행한다. 상기 비디오 버퍼(28)는 사용하는 메모리(26)에 따라 메모리에 내장되는 경우(예: video RAM)도 있고 메모리에 내장되어 있지 않은 경우(예: SGRAM, SDRAM, DRAM)도 있다. 전자의 경우 비디오 버퍼 없이도 시스템 구성이 가능하나, 후자의 경우에는 본 발명과 같이 반드시 비디오 버퍼가 필요하다.

상기 비디오 엔코더(29)는 종래의 기술과 마찬가지로 메모리의 데이터를 입력으로 받아 아날로그 컴퓨터 비디오 신호로 변환하는 것이다. 또한 마스터 모드 오퍼레이션(master mode operation)하는 것이 일반적이며, 따라서 비디오 타이밍 정보를 메모리 컨트롤러(30)에 전달하여 메인 메모리(26)의 액세스 타이밍을 컨트롤하게 된다. 상기 메모리(26)의 읽기는 단순히 비디오 타이밍에 맞게 읽기 과정이 전부일 수도 있고, 부가기능에 따라 읽기 과정이 복잡할 수도 있지만 프로세싱 과정은 동일하다. 이러한 기능 또한 메모리 컨트롤러(30)가 담당하게 되며, 앞에서 언급한 비동기 버퍼(28)를 제어하는 것과 함께 메모리 컨트롤러(30)의 주된 기능이다.

발명의 효과

상술한 바와 같이 본 발명의 멀티화면 분할기는 다량의 메모리를 사용하던 종래의 화면 분할기의 문제점을 해결하여 메모리의 용량을 현저히 줄일 수 있으므로 제조원가를 감소시킬 수 있고, 부가적으로 불량률

을 현저히 줄여 생산성을 향상시킬 수 있다.

(57) 청구의 범위

청구항 1

각 채널간 비동기된 멀티 채널의 비디오 신호를 입력으로 하고 각 채널의 비동기된 비디오 데이터에 록(lock)되어 디지털 비디오 데이터로 출력하는 멀티 채널의 비디오 디코더와,

상기 각각의 비디오 디코더로부터 출력된 디지털 비디오 데이터를 입력으로 하여 멀티 채널의 입력 신호에 대해 분할 화면 저장을 위하여 영상을 축소하기 위해 각각의 디코더에 연결되어 있는 수평/수직 스케일러와,

상기 수평/수직 스케일러를 통하여 임의의 비율로 수평/수직 축소된 영상 데이터를 입력으로 하고 메인 시스템에 동기된 데이터를 출력하는 입력채널과 같은 개수의 비동기 버퍼와,

상기 비동기 버퍼들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내어 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하여 상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위 읽기로 읽어내고 연속적인 실시간 영상 신호로 변환되도록 제어하는 메모리 컨트롤러와,

상기 컨트롤러에 의해 데이터를 저장하는 1프레임 메모리와,

상기 불연속된 버스트 단위로 읽어내어진 메모리에 저장되었던 영상 데이터를 저장하였다가 비디오 타이밍에 맞게 연속적으로 출력하는 비디오 버퍼와,

상기 비디오 버퍼로부터 출력된 디지털 비디오 입력신호를 각 방송방식에 맞도록 아날로그 컴포지트 영상 출력하는 비디오 엔코더를 포함하는 것을 특징으로 하는 멀티 화면 분할기.

청구항 2

제 1 항에 있어서,

상기 멀티 채널의 비동기 입력신호를 각 채널 타이밍에 따라 저장하였다가 메인 시스템에 동기된 데이터를 출력하는 비동기 버퍼는 각 채널당 1-라인 비디오 메모리 이하의 FIFO를 사용하는 것을 특징으로 하는 멀티 화면 분할기.

청구항 3

제 1 항에 있어서,

상기 비디오 컨트롤러는


상기 비동기 버퍼들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내는 적응형 비동기 버퍼 제어기와,

상기 적응형 비동기 버퍼 제어기에서 읽어낸 데이터를 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하는 실시간 메모리 제어기와,


상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위 읽기로 읽어내고 비디오 버퍼를 통하여 연속적인 실시간 영상 신호로 변환되도록 제어하는 실시간 메모리 읽기 제어기를 포함하는 것을 특징으로 하는 멀티화면 분할기.

도면


도면1





도면2



도면3



도면4



$T1 = T2 = T3 = T4$