(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号 **特許第7471192号**

(P7471192)

(45)発行日 🗧	令和6年4月19日(2024.4.19)		(24)登録日	令和6年4月	月11日(2024.4.11)						
	分類	FI										
H 0 1 L	29/78 (2006.01)	9/78 (2006.01) H01L		6 5 7 D								
H 0 1 L	29/12 (2006.01)	1) H01L 29/78		652T								
H 0 1 L	29/861 (2006.01)	<i>1 (2006.01)</i> H 0 1 L 29/91		D								
H 0 1 L	29/868 (2006.01)	H 0 1 L	29/91	F								
H 0 1 L	29/06 (2006.01)	H 0 1 L	29/91	L								
		請求			項の数 11 (全36頁) 最終頁に約 							
(21)出願番号	 特願2020-167211(P2020-167211)		(73)特許権者	000006013								
(22)出願日	令和2年10月1日(2020.10.1)			三菱電機株式								
(65)公開番号	特開2022-59446(P2022-59446A)			東京都千代田区丸の内二丁目7番3号								
(43)公開日	令和4年4月13日(2022.	(74)代理人	100088672									
審査請求日	令和4年11月30日(2022		弁理士 吉竹 英俊 100088845									
		(74)代理人										
				弁理士 有田 貴弘								
			(72)発明者	高橋 徹雄								
				東京都千代田区丸の内二丁目7番3号								
			三菱電機株式会社内									
			(72)発明者	藤井 秀紀								
				東京都千代田区丸の内二丁目7番3号								
				三菱電機株式会社内								
				本田 成人								
				東京都千代日	田区丸の内二	「目7番3号 - 昌牧百に結く						
						取約只に約く						

(54)【発明の名称】 半導体装置

(57)【特許請求の範囲】

【請求項1】

トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、 前記半導体基板は、

前記トランジスタが形成されたトランジスタ領域と、

前記ダイオードが形成されたダイオード領域と、

前記トランジスタ領域および前記ダイオード領域を含むセル領域を囲む外周領域と、を 有し、

前記トランジスタ領域は、

複数のストライプ状のゲート電極によって、チャネルが形成される複数のチャネル領域 と、前記チャネルが形成されない複数の非チャネル領域と、に区分され、

前記複数のチャネル領域は、

前記半導体基板の第2主面側に設けられた第1導電型の第1半導体層と、

前記第1半導体層上に設けられた第2導電型の第2半導体層と、

前記第2半導体層よりも前記半導体基板の第1主面側に設けられた第1導電型の第3半 導体層と、

前記第3半導体層の上層部に選択的に設けられた第2導電型の第4半導体層と、

前記第4半導体層と側面どうしが接するように選択的に設けられた第1導電型の第5半 導体層と、

前記第1半導体層に電気的に接続された第1電極と、

20

30

40

前記第4半導体層および前記第5半導体層に電気的に接続された第2電極と、を有し、 前記複数の非チャネル領域のうち少なくとも1つの非チャネル領域は、 前記第1半導体層と、 前記第2半導体層と、 前記第3半導体層と、 前記第5半導体層と、 前記第1電極と、 前記第2電極と、を有し、 前記少なくとも1つの非チャネル領域の前記第3半導体層および前記第5半導体層は、 コンタクトホールを介して、前記第2電極と電気的に接続され、 前記少なくとも1つの非チャネル領域の前記第5半導体層は、前記外周領域に設けられ 前記セル領域との境界を規定する第1導電型の不純物層と接しないように前記第3半導体 層の上層部に選択的に設けられた、第1非チャネル領域である、半導体装置。 【請求項2】 前記複数の非チャネル領域は、第2非チャネル領域を含み、 前記第2非チャネル領域は、 前記第1半導体層と、 前記第2半導体層と、 前記第3半導体層と、 前記第5半導体層と、 前記第1電極と、 前記第2電極と、を有し、 前記第3半導体層および前記第5半導体層は、前記コンタクトホールを介して、前記第 2 電極と電気的に接続され、 前記第5半導体層は、前記外周領域の前記不純物層と接するように前記第3半導体層の 上層部に選択的に設けられる、請求項1記載の半導体装置。 【請求項3】 前記第1非チャネル領域の前記第5半導体層は、 前記第3半導体層および前記第5半導体層の平面視での合計面積に対する平面視での面 積の比率が、前記第3半導体層の平面視での面積の比率より小さい、請求項1または請求 項2記載の半導体装置。 【請求項4】 前記第1非チャネル領域の前記第5半導体層は、 前記ゲート電極を介して隔てられた前記チャネル領域の前記第4半導体層に対して、平 面視で対向する位置に配置される、請求項1記載の半導体装置。 【請求項5】 前記複数の非チャネル領域は、第2非チャネル領域を含み、 前記第2非チャネル領域は、 前記第1半導体層と、 前記第2半導体層と、 前記第3半導体層と、 前記第5半導体層と、 前記第1 電極と、 前記第2電極と、を有し、 前記第5半導体層は、 前記外周領域の前記不純物層と接するように前記第3半導体層の上層部の全面に設けら れ、前記コンタクトホールを介して、前記第2電極と電気的に接続される、請求項1記載

の半導体装置。 【請求項 6 】

前記第1非チャネル領域は、

前記ダイオード領域に隣接して配置される、請求項1または請求項2記載の半導体装置。 【請求項7】

前記第1非チャネル領域の前記第5半導体層は、

平面視形状が、前記複数のゲート電極の延在方向に延在する細長い矩形状を有して複数 設けられ、その長手方向に一列となるように間隔を開けて配置され、

前記間隔は、前記長手方向の長さより短くなるように設定される、請求項1記載の半導 体装置。

【請求項8】

前記第1非チャネル領域の前記第5半導体層は、

平面視形状が、前記複数のゲート電極の延在方向に延在する連続した一本のライン状と 10 なるように設けられる、請求項1記載の半導体装置。

【請求項9】

前記複数のチャネル領域および前記複数の非チャネル領域は、

チャネル領域と非チャネル領域とが交互に配置される、請求項1記載の半導体装置。

【請求項10】

前記複数のチャネル領域および前記複数の非チャネル領域は、

前記トランジスタ領域内での前記複数のチャネル領域の配設比率が、前記複数の非チャネル領域の配設比率よりも小さくなるように配設される、請求項1記載の半導体装置。 【請求項11】

前記複数のゲート電極のうち、2つの非チャネル領域によって挟まれたゲート電極は、 前記第2電極の電位に接続される、請求項10記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本開示は半導体装置に関し、リカバリ損失を低減した半導体装置に関する。

【背景技術】

【0002】

一般にパワーデバイスには、耐圧保持能力、動作時にデバイスが破壊に至らないための 安全動作領域の保証などの様々な要求がされるが、その中の1つに低損失化がある。パワ ーデバイスの低損失化にはデバイスの小型化、軽量化などの効果があり、広い意味ではエ ネルギー消費低減による地球環境の保全につながる効果がある。さらに、これらの効果を 奏するパワーデバイスをできる限り低コストで実現することが要求されている。

【0003】

上記の要求を満たす手段として、例えば非特許文献1に開示されるように、IGBT(Insulated Gate Bipolar Transistor)と還流ダイオード(FWD:Free Wheeling Dio de)の特性を1つの構造で達成する逆導通IGBT(RC-IGBT: Reverse-Conducting IGBT)が提案されている。

[0004]

このRC-IGBTには幾つかの技術的課題があり、その1つはダイオード動作時のリ カバリ損失が大きい点である。RC-IGBTでは、FWD動作時にダイオード部のアノ ード部分(p型アノード)およびp⁺型コンタクトと、n⁻型ドリフト層とで形成される pn接合が順バイアスになり、n⁻型ドリフト層に正孔が流れ込み導電率変調を起こすこ とで順方向の電圧降下を下げることができるが、反面、アノード領域のp型不純物濃度が 高い場合、大量の過剰キャリアが存在すると、デバイス内部のキャリアが排出されにくく なり、リカバリ損失が増大する問題があった。

【0005】

特許文献1には、これらの問題を解決した構成の幾つかが開示されている。特許文献1 は、IGBT領域がトレンチゲートを持ち、チャネルが形成されるチャネル領域と、チャ ネルが形成されない非チャネル領域に分けられ、非チャネル領域はp型ベース領域とIG BT部のp⁺型コンタクトが交互に形成されている。 30

[0006]

このように非チャネル領域の p 型不純物の平均濃度を下げることで、 F W D 動作時のリ カバリ損失を下げている。

【先行技術文献】 【特許文献】

 $\begin{bmatrix} 0 & 0 & 0 & 7 \end{bmatrix}$

【文献】特開2017-157673号公報

【非特許文献】

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

【文献】Proceedings of International symposium on Power Semiconductor devi 10 ces 2004 pp.133-136

【発明の概要】

【発明が解決しようとする課題】

[0009]

特許文献1に開示の技術では、外周領域からの正孔流入による対策がなされていないな ど、リカバリ損失の改善が不十分であった。

[0010]

本開示は上記のような問題を解決するためになされたものであり、 F W D 動作時のリカ バリ損失をさらに低減した半導体装置を提供することを目的とする。

【課題を解決するための手段】

[0011]

本開示に係る半導体装置は、トランジスタとダイオードとが共通の半導体基板に形成さ れた半導体装置であって、前記半導体基板は、前記トランジスタが形成されたトランジス タ領域と、前記ダイオードが形成されたダイオード領域と、前記トランジスタ領域および 前記ダイオード領域を含むセル領域を囲む外周領域と、を有し、前記トランジスタ領域は 、複数のストライプ状のゲート電極によって、チャネルが形成される複数のチャネル領域 と、前記チャネルが形成されない複数の非チャネル領域と、に区分され、前記複数のチャ ネル領域は、前記半導体基板の第2主面側に設けられた第1導電型の第1半導体層と、前 記第1半導体層上に設けられた第2導電型の第2半導体層と、前記第2半導体層よりも前 記半導体基板の第1主面側に設けられた第1導電型の第3半導体層と、前記第3半導体層 の上層部に選択的に設けられた第2導電型の第4半導体層と、前記第4半導体層と側面ど うしが接するように選択的に設けられた第1導電型の第5半導体層と、前記第1半導体層 に電気的に接続された第1電極と、前記第4半導体層および前記第5半導体層に電気的に 接続された第2電極と、を有し、前記複数の非チャネル領域のうち少なくとも1つの非チ ャネル領域は、前記第1半導体層と、前記第2半導体層と、前記第3半導体層と、前記第 5半導体層と、前記第1電極と、前記第2電極と、を有し、前記少なくとも1つの非チャ ネル領域の前記第3半導体層および前記第5半導体層は、コンタクトホールを介して、前 記第2電極と電気的に接続され、前記少なくとも1つの非チャネル領域の前記第5半導体 層は、前記外周領域に設けられ前記セル領域との境界を規定する第1導電型の不純物層と 接しないように前記第3半導体層の上層部に選択的に設けられた、第1非チャネル領域で ある。

【発明の効果】

[0012]

本開示に係る半導体装置によれば、少なくとも1つの非チャネル領域の第3半導体層お よび第5半導体層は、コンタクトホールを介して、第2電極と電気的に接続され、少なく とも1つの非チャネル領域の第5半導体層は、外周領域に設けられセル領域との境界を規 定する第1導電型の不純物層と接しないように第3半導体層の上層部に選択的に設けられ ているので、リカバリ損失をさらに低減することができる。

【図面の簡単な説明】

[0013]

【図1】実施の形態1に係るRC-IGBTのチップ全体を示す平面図である。 【図2】実施の形態1に係るRC-IGBTの部分平面図である。 【図3】実施の形態1に係るRC-IGBTの部分断面図である。 【図4】実施の形態1に係るRC-IGBTの部分断面図である。 【図5】実施の形態1に係るRC-IGBTの部分断面図である。 【図6】実施の形態2に係るRC-IGBTの部分平面図である。 【図7】実施の形態2に係るRC-IGBTの部分断面図である。 【図8】実施の形態2に係るRC-IGBTの部分断面図である。 【図9】実施の形態2に係るRC-IGBTの部分断面図である。 【図10】実施の形態3に係るRC-IGBTの部分平面図である。 【図11】実施の形態3に係るRC-IGBTの部分断面図である。 【図12】実施の形態3に係るRC-IGBTの部分断面図である。 【図13】実施の形態3に係るRC-IGBTの部分断面図である。 【図14】実施の形態4に係るRC-IGBTの部分平面図である。 【図15】実施の形態4に係るRC-IGBTの部分断面図である。 【図16】実施の形態4に係るRC-IGBTの部分断面図である。 【図17】実施の形態5に係るRC-IGBTの部分平面図である。 【図18】実施の形態5に係るRC-IGBTの部分断面図である。 【図19】実施の形態5に係るRC-IGBTの部分断面図である。 【図20】実施の形態6に係るRC-IGBTの部分平面図である。 【図21】実施の形態6に係るRC-IGBTの部分断面図である。 【図22】実施の形態6に係るRC-IGBTの部分断面図である。 【図23】実施の形態6に係るRC-IGBTの部分断面図である。 【図24】実施の形態6に係るRC-IGBTの部分断面図である。 【図25】実施の形態7に係るRC-IGBTの部分平面図である。 【図26】実施の形態7に係るRC-IGBTの部分断面図である。 【図27】実施の形態7に係るRC-IGBTの部分断面図である。 【図28】実施の形態7に係るRC-IGBTの部分断面図である。 【図29】実施の形態8に係るRC-IGBTの部分平面図である。 【図30】実施の形態8に係るRC-IGBTの部分断面図である。 【図31】実施の形態8に係るRC-IGBTの部分断面図である。 【図32】RC-IGBTの他の構成を示す平面図である。 【図33】RC-IGBTの他の構成を示す平面図である。 【図34】RC-IGBTの他の構成を示す部分平面図である。 【図35】RC-IGBTの他の構成を示す部分断面図である。 【図36】RC-IGBTの他の構成を示す部分断面図である。 【図37】RC-IGBTの他の構成を示す部分平面図である。 【図38】RC-IGBTの他の構成を示す部分断面図である。 【図39】RC-IGBTの他の構成を示す部分断面図である。 【図40】RC-IGBTの他の構成を示す部分断面図である。 【図41】RC-IGBTの他の構成を示す部分断面図である。 【図42】RC-IGBTの他の構成を示す部分断面図である。 【発明を実施するための形態】 [0014]

<はじめに>

以下の説明において、 n 型および p 型は半導体の導電型を示し、本開示においては、第 1 導電型を p 型、第 2 導電型を n 型として説明するが、第 1 導電型を n 型、第 2 導電型を p 型としてもよい。また、 n ⁻ 型は不純物濃度が n 型よりも低濃度であることを示し、 n ⁺ 型は不純物濃度が n 型よりも高濃度であることを示す。同様に、 p ⁻ 型は不純物濃度が p 型よりも低濃度であることを示し、 p ⁺ 型は不純物濃度が p 型よりも高濃度であることを

20

10

示す。

【 0 0 1 5 】

また、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像の サイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され 得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名 称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合 がある。

(6)

[0016]

また、以下の説明では、「上」、「下」、「側」、「おもて」および「裏」などの特定 の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形 態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施 される際の方向とは関係しない。

[0017]

<実施の形態1>

<装置構成>

図1は、実施の形態1に係るRC-IGBT100のチップ全体を示す平面図であり、 図2は、図1中の破線で囲まれた領域Xを示す平面図である。図1に示すRC-IGBT 100は、IGBT領域101(トランジスタ領域)とFWD領域102(ダイオード領 域)とがストライプ状に並んで設けられたものであり、「ストライプ型」と呼称される。 【0018】

図1に示されるように、IGBT領域101およびFWD領域102を囲むように外周 領域103が設けられ、IGBT領域101の1つにはゲートパッド領域104が部分的 に設けられている。なお、後に説明する実施の形態2~8のRC-IGBT200~80 0においてもチップ全体を示す平面図は同じである。

【0019】

図2に示されるように、IGBT領域101は、トレンチ構造を有する複数のストライ プ状の埋め込みゲート電極8によって、チャネルが形成されるIGBTチャネル領域10 6と、チャネルが形成されないIGBT非チャネル領域107(第1非チャネル領域)と に区分されている。IGBTチャネル領域106とIGBT非チャネル領域107とを合 わせてユニットセル領域105と呼称する。また、IGBT領域101とFWD領域10 2とを合わせてセル領域と呼称する。

[0020]

IGBTチャネル領域106およびIGBT非チャネル領域107は、埋め込みゲート 電極8を間に挟んで、埋め込みゲート電極8の配列方向であるX方向(水平方向)におい て交互に形成されている。IGBTチャネル領域106およびIGBT非チャネル領域1 07には、何れもコンタクトホール15が設けられている。

【0021】

IGBTチャネル領域106では、埋め込みゲート電極8の延在方向であるY方向(垂 直方向)において、n⁺型エミッタ層3(第4半導体層)とp⁺型コンタクト層4(第5 半導体層)とが交互に形成されている。

【0022】

また、IGBT非チャネル領域107では、Y方向において、p型チャネルドープ層2 (第3半導体層)とp⁺型コンタクト層4とが交互に形成されている。これを実施の形態 1の第1の特徴と呼称する。

【0023】

そして、IGBT非チャネル領域107では、外周領域103のp型ウェル層16(不 純物層)との境界にはp型チャネルドープ層2が形成され、p型チャネルドープ層2がp 型ウェル層16と接続されている。これを実施の形態1の第2の特徴と呼称する。

【0024】

また、IGBT非チャネル領域107のp ⁺ 型コンタクト層4は、p型チャネルドープ

層2より面積比率が低くなるように設けられている。ここで、面積比率とは、 p型チャネ ルドープ層2とp⁺型コンタクト層4の平面視での合計面積に対する面積比率である。こ れを実施の形態1の第3の特徴と呼称する。ただし、 p⁺型コンタクト層4はゼロにはで きず、面積比率で最低でも20%程度は p⁺型コンタクト層4とすることが望ましい。 【0025】

一方、IGBTチャネル領域106では、外周領域103のp型ウェル層16との境界 にはp⁺型コンタクト層4が形成され、p⁺型コンタクト層4がp型ウェル層16と接続 されている。また、IGBTチャネル領域106のn⁺型エミッタ層3は、p⁺型コンタ クト層4より面積比率が低くなるように設けられている。

【0026】

また、図2に示されるように、FWD領域102においては、p型アノード層5が複数 の埋め込みゲート電極8によって複数のアノード領域108に区分され、各アノード領域 108には、Y方向に延在するストライプ状のp⁺型コンタクト層6が設けられている。 なお、p⁺型コンタクト層6は、外周領域103のp型ウェル層16とは接しないように 設けられている。また、複数のアノード領域108に跨がるようにコンタクトホール15 が設けられている。

【0027】

図 2 に示す A - A 線での矢示方向断面図を図 3 に、 B - B 線での矢示方向断面図を図 4 に、 C - C 線での矢示方向断面図を図 5 に示す。

【 0 0 2 8 】

図3~図5に示されるように、RC-IGBT100は、シリコン(Si)基板等の半 導体基板からなるn⁻型ドリフト層1(第2半導体層)を有している。n⁻型ドリフト層 1は、n型不純物として例えばヒ素(As)またはリン(P)等を有しており、n型不純 物の濃度は1.0×10¹²/cm³~1.0×10¹⁵/cm³である。

[0029]

半導体基板は、IGBT領域101においては、n⁺型エミッタ層3およびp⁺型コン タクト層4からp型コレクタ層11(第1半導体層)までの範囲であり、FWD領域10 2においては、p⁺型コンタクト層6からn⁺型カソード層12までの範囲である。 【0030】

図3~図5において、IGBT領域101のn⁺型エミッタ層3およびp⁺型コンタク ト層4の紙面上端を半導体基板の第1主面、p型コレクタ層11の紙面下端を半導体基板 の第2主面と呼ぶ。また、図3~図5において、FWD領域102のp⁺型コンタクト層 6の紙面上端を半導体基板の第1主面、n⁺型カソード層12の紙面下端を半導体基板の 第2主面と呼ぶ。FWD領域102の第1主面とIGBT領域101の第1主面は同一面 であり、FWD領域102の第2主面とIGBT領域101の第2主面は同一面である。 【0031】

図3~図5に示すように、IGBT領域101では、n⁻型ドリフト層1の第1主面側 に、p型チャネルドープ層2が設けられ、FWD領域102では、n⁻型ドリフト層1の 第1主面側に、p型アノード層5が設けられている。p型不純物として例えばボロン(B)またはアルミ(A1)等を有する半導体層であり、p型不純物の濃度は1.0×10¹² /cm³~1.0×10¹⁹/cm³である。

【0032】

p型チャネルドープ層2の第1主面側には、図3においては、埋め込みゲート電極8の ゲート絶縁膜7に接してn⁺型エミッタ層3が設けられ、図4においては、p⁺型コンタ クト層4が設けられている。n⁺型エミッタ層3およびp⁺型コンタクト層4は半導体基 板の第1主面を構成している。

【0033】

n⁺型エミッタ層 3 は、 n 型不純物として例えばヒ素(A s)またはリン(P)等を有 する半導体層であり、 n 型不純物の濃度は1 . 0 × 1 0¹⁷ / c m³ ~ 1 . 0 × 1 0²⁰ / c m³である。 20

(8)

[0034]

p⁺型コンタクト層4は、p型不純物として例えばボロン(B)またはアルミ(A1) 等を有する半導体層であり、p型不純物の濃度は1.0×10¹⁵/cm³~1.0×10²⁰/cm³である。

【0035】

また、図3~図5に示されるように、RC-IGBT100は、n⁻型ドリフト層1の 第2主面側に、n⁻型ドリフト層1よりもn型不純物の濃度が高いn型バッファ層10が 設けられている。n型バッファ層10は、RC-IGBT100がオフ状態のときにp型 チャネルドープ層2から第2主面側に伸びる空乏層がパンチスルーするのを抑制するため に設けられる。n型バッファ層10は、例えば、リン(P)あるいはプロトン(H⁺)を 注入して形成してよく、リン(P)およびプロトン(H⁺)の両方を注入して形成しても よい。n型バッファ層10のn型不純物の濃度は1.0×10¹²/cm³~1.0×10 ¹⁸/cm³である。

【0036】

また、図3~図5に示されるように、IGBT領域101およびFWD領域102の第 1主面上にはコレクタ電極14(第1電極)が設けられている。コレクタ電極14は、F WD領域102ではカソード電極として機能する。コレクタ電極14上には、IGBT領 域101においてはp型コレクタ層11が設けられ、FWD領域102においてはn⁺型 カソード層12が設けられている。

[0037]

p型コレクタ層11は、p型不純物として例えばボロン(B)またはアルミ(A1)等 を有する半導体層であり、p型不純物の濃度は1.0×10¹⁶/cm³~1.0×10² ⁰/cm³である。

【0038】

n⁺型カソード層12は、n型不純物として例えばヒ素(As)またはリン(P)等を 有する半導体層であり、n型不純物の濃度は1.0×10¹⁶/cm³~1.0×10²¹ /cm³である。

【 0 0 3 9 】

また、図5に示されるように、外周領域103においては、n⁻型ドリフト層1の第1 主面側に、p型ウェル層16が設けられている。p型ウェル層16は、IGBT領域10 1とFWD領域102を囲むように設けられ、n型不純物として例えばヒ素(As)また はリン(P)等を有し、IGBT領域101のp型チャネルドープ層2の側面と接してい る。p型ウェル層16の紙面上端は、半導体基板の第1主面となっており、p型ウェル層 16上にはキャップ絶縁膜9が設けられている。

【0040】

p型ウェル層16のさらに外周には、図示は省略するが、p型のウェル層(終端ウェル層)でセル領域を囲ったFLR(Field Limmiting Ring)または濃度勾配をつけたp型のウェル層でセル領域を囲ったVLD(Variation of Lateral Doping)を設けることができ、FLRに用いられるリング状のp型のウェル層の数およびVLDに用いられるp型のウェル層の濃度分布は、RC-IGBT100の耐圧設計によって適宜選択することができる。

【0041】

また、図3および図4に示されるように、IGBT領域101では、半導体基板の第1 主面からp型チャネルドープ層2を貫通し、n⁻型ドリフト層1に達するトレンチが形成 され、トレンチ内にゲート絶縁膜7を介して埋め込みゲート電極8が設けられている。ゲ ート絶縁膜7および埋め込みゲート電極8上はキャップ絶縁膜9で覆われ、埋め込みゲー ト電極8がエミッタ電極13(第2電極)に接続されない構成としている。なお、IGB T領域101内の埋め込みゲート電極8は、IGBT領域101内部に形成された、図示 されないゲート配線を介してゲートパッド領域104に電気的に接続され、アクティブト レンチゲートとして機能する。 10



[0042]

また、図3および図4に示されるように、FWD領域102においても半導体基板の第 1主面からp型チャネルドープ層2を貫通し、n⁻型ドリフト層1に達するトレンチが形 成され、トレンチ内にゲート絶縁膜7を介して埋め込みゲート電極8が設けられている。 FWD領域102内のゲート絶縁膜7および埋め込みゲート電極8はエミッタ電極13に 接続されており、埋め込みゲート電極8は、ダミートレンチゲートとして機能する。 【0043】

また、図3~図5に示されるように、半導体基板の第1主面のキャップ絶縁膜9が設け られていない領域の上、およびキャップ絶縁膜9の上にはバリアメタル18が形成されて いる。バリアメタル18は、例えば、チタン(Ti)を含む導電体であってよく、例えば 、窒化チタンであってよく、チタンとSiを合金化させたTiSiであってよい。図3に 示すように、バリアメタル18は、n⁺型エミッタ層3、p⁺型コンタクト層6およびF WD領域102内の埋め込みゲート電極8にオーミック接触し、n⁺型エミッタ層3、p⁺ 型コンタクト層6およびFWD領域102内の埋め込みゲート電極8と電気的に接続され ている。バリアメタル18の上には、エミッタ電極13が設けられる。エミッタ電極13 は、例えば、アルミニウムシリコン合金(A1-Si系合金)などのアルミ合金で形成して もよく、アルミ合金で形成した電極上に、無電解めっき、あるいは電解めっきで あるいは電解めっき膜

【0044】

図1に示したゲートパッド領域104は、IGBT領域101内部に形成された、ゲート配線と接続されており、ゲートパッド領域104の直下には、酸化膜が形成され、ゲートパッド領域104とエミッタ電極13とは電気的に分離されている。なお、酸化膜の直下は、n⁻型ドリフト層1であってもよく、p型の終端ウェル層を設けてもよい。 【0045】

以上説明した実施の形態1のRC-IGBT100の製造方法については、一般的なIGBTの製造技術を使い、リソグラフィ処理時のマスクパターンを変えることで、IGBTチャネル領域106およびIGBT非チャネル領域107の不純物層の配置パターンを 変えることで製造できるため、詳細な説明は省略する。

[0046]

<動作>

RC-IGBT100のセル領域の動作について説明する。RC-IGBT100にお いては、p型アノード層5、p⁺型コンタクト層6、n⁻型ドリフト層1およびn⁺型カソ ード層12でダイオード構造が形成されている。FWD動作時のオン状態は、対となるI GBTがオフ状態で、コレクタ電極14に対してエミッタ電極13に正の電圧がかかった 状態となり、p型アノード層5とp⁺型コンタクト層6で構成されるアノード領域から正 孔が流れ込み、n⁺型カソード層12で構成されるカソード領域から電子が流入すること で導電率変調が起こり、ダイオードが導通状態になる。

[0047]

次に、対となるIGBTがオン状態に変わると、エミッタ電極13にコレクタ電極14 に対して負の電圧がかかった状態となり、n⁻型ドリフト層1の正孔がp型アノード層5 とp⁺型コンタクト層6からエミッタ電極13に抜けて、電子がn⁺型カソード層12か らコレクタ電極に抜ける。ただし、アノード領域近傍の過剰キャリアがなくなり、p型ア ノード層5とp⁺型コンタクト層6とn⁻型ドリフト層1とで形成されるpn接合が逆バ イアスになるまでは電流が流れ続ける。

[0048]

そして、アノード領域近傍の過剰キャリアが抜けて、 p型アノード層 5 と p⁺型コンタ クト層 6 と n⁻型ドリフト層 1 とで形成される p n 接合が逆バイアスになると逆回復電流 が減少し始め、 n⁻型ドリフト層 1 内の過剰キャリアが排出されるとリカバリの工程が完 了し、遮断状態になる。

(9)

20

10



[0049]

RC-IGBT100では、FWD領域102に隣接してIGBT領域101が形成さ れており、IGBT領域101では、p型チャネルドープ層2、p⁺型コンタクト層4n⁻ 型ドリフト層1およびn⁺型カソード層12で寄生ダイオード構造が形成されている。こ のため、前述した動作で、IGBT領域からも電流が流れ、損失増大の一因となる。 【0050】

しかし、RC-IGBT100では、p型チャネルドープ層2とp⁺型コンタクト層4 とが交互に形成されたIGBT非チャネル領域107を設け、IGBT非チャネル領域1 07のアノード構造部分のp型不純物の平均濃度を下げる構成となっている(第1の特徴)。このため、IGBT非チャネル領域107からn⁻型ドリフト層1に流入する正孔が 減少し、これにより寄生ダイオードで発生するリカバリ損失を低減することができる。 【0051】

また、IGBT非チャネル領域107では、p型チャネルドープ層2とp+^型コンタクト層4の両方にコンタクトホール15を接続することで、不純物濃度が高濃度のp+型コンタクト層4に電流が集中することがなく、寄生ダイオードのアノード領域から注入される正孔の量が減少され、リカバリ損失が低減できる。

【 0 0 5 2 】

また、RC-IGBT100では、IGBT領域101のp型チャネルドープ層2とp *型コンタクト層4はバリアメタル18を介してエミッタ電極13と電気的に接続されて いる。バリアメタルは、Si半導体では一例としてTiなどが用いられ、Ti膜をスパッ タリング法等でSi基板上に形成した後、窒素(N2)雰囲気でのランプアニールなどに よりSi表面をシリサイド化すると共にTiNを形成する方法を採っている。本実施の形 態1では、IGBT領域101でのコンタクトがショットキーコンタクトとならないよう なバリアメタル、例えばをTiSiを選択している。これにより、高温でのリーク電流、 特にIGBT動作時のリーク電流増大を防ぐ効果を保持しつつ、ダイオード動作時のリカ バリ損失低減ができる構造となっている。

【0053】

また、IGBT非チャネル領域107においては、不純物濃度が高いp⁺型コンタクト 層4の面積を、p型チャネルドープ層2の面積より相対的に小さくしている(第3の特徴)。これにより、IGBT非チャネル領域107のアノード構造部分のp型不純物の平均 濃度を低くすることができ、IGBT領域101の寄生ダイオードのリカバリ損失を低減 することができる。

【0054】

次に、RC-IGBT100の外周領域103の動作について説明する。外周領域10 3には、比較的濃度が高いp型ウェル層16が形成されており、p型ウェル層16、n⁻ 型ドリフト層1およびn⁺型カソード層12で寄生ダイオード構造が形成されている。こ のため、IGBT領域101と同じように、望ましくないダイオード損失が発生する可能 性がある。

【0055】

しかし、RC-IGBT100では、IGBT非チャネル領域107において、p型ウェル層16の近傍に不純物濃度が高いp⁺型コンタクト層4を形成せず、比較的低濃度の p型チャネルドープ層2がp型ウェル層16に接続される構成となっている(第2の特徴)。このため、p型ウェル層16を介して寄生ダイオードから正孔が注入されることが抑 制され、寄生ダイオードのリカバリ損失を低減することができる。

【0056】

また、RC-IGBT100では、IGBTチャネル領域106およびIGBT非チャネル領域107が交互に配置されており、配設比率が同じとなって良好な電流バランスとなる。

【0057】

このように、実施の形態1のRC-IGBT100では、第1の特徴により、IGBT

10

30

領域101で形成されている寄生ダイオードのリカバリ損失を低減することができる。また、第2の特徴により、外周領域103で形成される寄生ダイオードの影響を低減し、リカバリ損失をさらに下げることができる。これら第1~第3の特徴を組み合わせることにより、装置全体のダイオード動作時のリカバリ損失を低減することができる。また、第3の特徴により、IGBT領域101の寄生ダイオードの動作をより効果的に低減することができる。

[0058]

< 実施の形態 2 >

次に、図6~図9を用いて、実施の形態2に係るRC-IGBT200について説明す る。なお、RC-IGBT200のチップ全体を示す平面図は図1と同じであり、図6は 、図1中の破線で囲まれた領域Xを示す平面図である。また、図6に示すA-A線での矢 示方向断面図を図7に、B-B線での矢示方向断面図を図8に、C-C線での矢示方向断 面図を図9に示す。なお、図6~図9においては、図2~図5を用いて説明したRC-I GBT100と同一の構成については同一の符号を付し、重複する説明は省略する。 【0059】

図6に示されるように、IGBT領域101は、複数の埋め込みゲート電極8によって、IGBTチャネル領域106と、IGBT非チャネル領域107とに区分されており、 複数のIGBT非チャネル領域107のうち、FWD領域102の近傍のIGBT非チャ ネル領域107(第1非チャネル領域)を除いたIGBT非チャネル領域107(第2非 チャネル領域)では、外周領域103のp型ウェル層16との境界にp⁺型コンタクト層 4が形成され、p⁺型コンタクト層4がp型ウェル層16と接続されている。

【0060】

すなわち、FWD領域102に隣接するIGBTチャネル領域106の隣のIGBT非 チャネル領域107(FWD領域102の近傍のIGBT非チャネル領域107)は、実 施の形態1のRC-IGBT100と同じく、外周領域103のp型ウェル層16との境 界にp型チャネルドープ層2が形成され、p型チャネルドープ層2がp型ウェル層16と 接続されている。しかし、FWD領域102の近傍のIGBT非チャネル領域107以外 のIGBT非チャネル領域107(FWD領域102から離れた位置のIGBT非チャネ ル領域107)では、外周領域103のp型ウェル層16との境界にp⁺型コンタクト層 4が形成され、p⁺型コンタクト層4がp型ウェル層16と接続されている。 【0061】

また、FWD領域102の近傍のIGBT非チャネル領域107のSi面が露出した領域(メサ領域)におけるp⁺型コンタクト層4が配置された面積は、FWD領域102から離れた位置のIGBT非チャネル領域107のメサ領域におけるp⁺型コンタクト層4 が配置された面積よりも小さくなっている。

【0062】

また、実施の形態2のRC-IGBT200では、FWD領域102の近傍のIGBT 非チャネル領域107は、不純物濃度が高いp⁺型コンタクト層4は、p型チャネルドー プ層2より面積比率が低くなるように設けられている。

【0063】

n⁺型カソード層12の近傍にあるIGBT領域101は寄生ダイオードの動作による 影響が大きくなるが、IGBT非チャネル領域107を設けることで、この部分の実効的 なアノード濃度が低くなり、FWD動作時のリカバリ損失を低減できる。 【0064】

また、FWD領域102から離れた位置のIGBT非チャネル領域107(第2非チャネル領域)では、p⁺型コンタクト層4が外周領域103のp型ウェル層16と接続されている。このため、IGBT動作時に外周領域103から流れ込むホールを低抵抗層を介してエミッタ電極13へと流すことができ、逆バイアス安全動作領域(RBSOA)の低下を最小限にして、FWD動作時のリカバリ損失を低減することができる。 【0065】 20

また、 p⁺型コンタクト層4が外周領域103のp型ウェル層16の側面と接するだけ でなく、 p型ウェル層16内にまで侵入するように構成すると、 R B S O A の低下をさら に抑制することができる。すなわち、 F W D 領域102から離れた位置では、寄生ダイオ ードの動作が無視でき、上記のような構成を採った場合でも、 I G B T の特性の改善を期 待できる。

[0066]

< 実施の形態 3 >

次に、図10~図13を用いて、実施の形態3に係るRC-IGBT300について説 明する。なお、RC-IGBT300のチップ全体を示す平面図は図1と同じであり、図 10は、図1中の破線で囲まれた領域Xを示す平面図である。また、図10に示すA-A 線での矢示方向断面図を図11に、B-B線での矢示方向断面図を図12に、C-C線で の矢示方向断面図を図13に示す。なお、図10~図13においては、図2~図5を用い て説明したRC-IGBT100と同一の構成については同一の符号を付し、重複する説 明は省略する。

【 0 0 6 7 】

図10に示されるように、IGBT領域101は、複数の埋め込みゲート電極8によっ て、IGBTチャネル領域106と、IGBT非チャネル領域107とに区分されており 、複数のIGBT非チャネル領域107に形成されたp⁺型コンタクト層4は、埋め込み ゲート電極8を介して隔てられたIGBTチャネル領域106のn⁺型エミッタ層3に対 して、平面視で対向する位置に配置されている。

【0068】

なお、IGBT非チャネル領域107においては、p型チャネルドープ層2とp⁺型コンタクト層4が交互に形成されており、外周領域103のp型ウェル層16との境界にp 型チャネルドープ層2が形成され、p型チャネルドープ層2がp型ウェル層16と接続されている構成については、実施の形態1のRC-IGBT100と同一である。

【0069】

次にRC-IGBT300の動作について説明する。IGBT動作時のターンオフ動作 は、オン状態で導電率変調によってn⁻型ドリフト層1内にたまった過剰キャリアが排出 されることで完了するが、この際、正孔はp型チャネルドープ層2からp⁺型コンタクト 層4を介してエミッタ電極13に流れるのが正常動作である。ただし、n⁺型エミッタ層 3直下のp型チャネルドープ層2のシート抵抗が高いと、正孔電流が集中するなどの問題 が生じた場合、p型チャネルドープ層2とn⁺型エミッタ層3のpn接合に順バイアスが 加わり、p型チャネルドープ層2からp⁺型コンタクト層4に正孔が流れず、p型チャネ ルドープ層2からn⁺型エミッタ層3に正孔が流れてターンオフが失敗する場合がある。 【0070】

この対策として有効なのは、 p型チャネルドープ層 2 と n⁺型エミッタ層 3 の p n 接合 が順バイアスしてラッチアップしないように、 n⁺型エミッタ層 3 の周辺に高濃度の p型 不純物層、すなわち p⁺型コンタクト層 4 を配置して抵抗を低くし、エミッタ電位に接続 することで電位上昇を抑えることである。

【0071】

本実施の形態3では、平面視でIGBTチャネル領域106のn⁺型エミッタ層3の横 にp⁺型コンタクト層4を配置すると共に、IGBT非チャネル領域107では、埋め込 みゲート電極8を介して隔てられたIGBTチャネル領域106のn⁺型エミッタ層3に 対して、平面視で対向する位置にp⁺型コンタクト層4を配置している。このため、n⁺ 型エミッタ層3は、平面視でp⁺型コンタクト層4で囲まれた構成となり、エミッタ電位 への接続が強化され、IGBT動作時のラッチアップの可能性を低減できる。

【0072】

なお、IGBT非チャネル領域107においては、p型チャネルドープ層2とp⁺型コンタクト層4が交互に形成し、不純物濃度が高いp⁺型コンタクト層4の面積を、p型チャネルドープ層2の面積よりは大きいが、FWD動作時のリカバリ損失を低減することが

10

(13)

【 0 0 7 3 】

< 実施の形態 4 >

次に、図14~図16を用いて、実施の形態4に係るRC-IGBT400について説 明する。なお、RC-IGBT400のチップ全体を示す平面図は図1と同じであり、図 14は、図1中の破線で囲まれた領域Xを示す平面図である。また、図14に示すA-A 線での矢示方向断面図を図15に、B-B線での矢示方向断面図を図16に示す。なお、 図14~図16においては、図2~図5を用いて説明したRC-IGBT100と同一の 構成については同一の符号を付し、重複する説明は省略する。

[0074]

図14に示されるように、IGBT領域101は、複数の埋め込みゲート電極8によっ て、IGBTチャネル領域106と、IGBT非チャネル領域107とに区分されており 、複数のIGBT非チャネル領域107のうち、FWD領域102の近傍のIGBT非チ ャネル領域107(第1非チャネル領域)を除いたIGBT非チャネル領域107(第2 非チャネル領域)では、Si面の全面にp⁺型コンタクト層4が形成されている。 【0075】

すなわち、図14において、FWD領域102に隣接するIGBTチャネル領域106 の隣のIGBT非チャネル領域107(FWD領域102の近傍のIGBT非チャネル領 域107)は、実施の形態1のRC-IGBT100と同じく、外周領域103のp型ウ ェル層16との境界にp型チャネルドープ層2が形成され、p型チャネルドープ層2がp 型ウェル層16と接続されている。しかし、FWD領域102の近傍のIGBT非チャネ ル領域107以外のIGBT非チャネル領域107(FWD領域102から離れた位置の IGBT非チャネル領域107)では、Si面の全面にp⁺型コンタクト層4が形成され 、p⁺型コンタクト層4がp型ウェル層16と接続されている。 【0076】

また、 F W D 領域102の近傍のIGBT 非チャネル領域107では、実施の形態3の R C - IGBT 300と同じく、埋め込みゲート電極8を介して隔てられたIGBT チャ ネル領域106のn⁺型エミッタ層3に対して、平面視で対向する位置にp⁺型コンタク ト層4を配置している。

【0077】

RC-IGBT400では、FWD領域102の近傍、すなわち裏面のn⁺型カソード 層12の近傍に形成されて寄生ダイオードとして働きやすいIGBT非チャネル領域10 7の領域を、p型チャネルドープ層2とp⁺型コンタクト層4を交互に形成して、実効的 なp型不純物濃度を低下させることで、FWD動作時のリカバリ損失を低減させることが できる。

[0078]

一方、FWD領域102から離れた位置、すなわち裏面のn⁺型カソード層12から遠 く、寄生ダイオードとして働きにくい位置にあるIGBT非チャネル領域107では、p ⁺型コンタクト層4を全面に形成することで、IGBT動作時にp型チャネルドープ層2 とn⁺型エミッタ層3とのpn接合に順バイアスが加わることを抑制し、RBSOAなど の破壊耐量低下を抑制することが可能となる。

【0079】

< 変形例 >

以上説明したRC-IGBT400においては、FWD領域102の近傍のIGBT非 チャネル領域107をp型チャネルドープ層2とp⁺型コンタクト層4が交互に形成され た構成としたが、この列だけに限定されず、他の列のIGBT非チャネル領域107にも 、p型チャネルドープ層2とp⁺型コンタクト層4が交互に形成された構成を適用するこ とができる。

[0080]

n⁺型カソード層12の近傍のIGBT領域101のp型不純物領域は、寄生pinダ

10

30

イオードのアノード領域として動作して電流経路となるが、 n⁺型カソード層12から遠 くなるほどアノード領域として動作しても影響が小さくなる。これは、寄生pinダイオ ードの実効的な n⁻型ドリフト層1の厚みが厚くなるのと同じ効果があるためである。基 板厚みと同等か、基板厚みの1.5倍程度 n⁺型カソード層12から離れた領域では寄生 ダイオードによる影響が低減される。

[0081]

このため、寄生ダイオードはn⁺型カソード層12の端部すなわちFWD領域102端 部から基板厚みと同じか、基板厚みの1.5倍程度離れた領域に、p型チャネルドープ層 2とp⁺型コンタクト層4を交互に形成したIGBT非チャネル領域107を設けること で、リカバリ損失をより低減する効果が得られる。

【0082】

また、FWD領域102の近傍のIGBT非チャネル領域107のp型チャネルドープ 層2とp⁺型コンタクト層4の面積比率は、状況に応じて変更することが可能である。寄 生ダイオードの影響が大きいFWD領域102に近い部分はリカバリ損失低減を優先して 、p⁺型コンタクト層4の面積比率を低くし、FWD領域102から距離が遠ざかるに従 って、p⁺型コンタクト層4の比率を高くすることで、IGBT動作時のRBSOA耐量 の向上に重点を置くことができる。

[0083]

< 実施の形態 5 >

次に、図17~図19を用いて、実施の形態5に係るRC-IGBT500について説 明する。なお、RC-IGBT500のチップ全体を示す平面図は図1と同じであり、図 17は、図1中の破線で囲まれた領域Xを示す平面図である。また、図17に示すA-A 線での矢示方向断面図を図18に、B-B線での矢示方向断面図を図19に示す。なお、 図17~図19においては、図2~図5を用いて説明したRC-IGBT100と同一の 構成については同一の符号を付し、重複する説明は省略する。

【0084】

図17に示されるように、IGBT領域101は、複数の埋め込みゲート電極8によっ て、IGBTチャネル領域106と、IGBT非チャネル領域107とに区分されており 、IGBT非チャネル領域107をFWD領域102に隣接して配置し、その隣にIGB Tチャネル領域106を配置し、以後、IGBT非チャネル領域107とIGBTチャネ ル領域106を交互に配置されている。また、IGBT非チャネル領域107では、p型 チャネルドープ層2とp⁺型コンタクト層4を交互に形成している。

【0085】

RC-IGBT500では、IGBT領域101で最も寄生ダイオードとして動作しや すい領域であるFWD領域102に隣接した領域に、実効的なp型不純物濃度を下げたI GBT非チャネル領域107で形成することで、FWD動作時のリカバリ損失を低減する ことができる。

[0086]

< 実施の形態 6 >

次に、図20~図24を用いて、実施の形態6に係るRC-IGBT600について説 明する。なお、RC-IGBT600のチップ全体を示す平面図は図1と同じであり、図 20は、図1中の破線で囲まれた領域Xを示す平面図である。また、図20に示すA-A 線での矢示方向断面図を図21に、B-B線での矢示方向断面図を図22に、C-C線で の矢示方向断面図を図23に、D-D線での矢示方向断面図を図24に示す。なお、図2 0~図24においては、図2~図5を用いて説明したRC-IGBT100と同一の構成 については同一の符号を付し、重複する説明は省略する。

【0087】

図20に示されるように、IGBT領域101は、複数の埋め込みゲート電極8によって、IGBTチャネル領域106と、IGBT非チャネル領域107とに区分されており、IGBT非チャネル領域107には、p型チャネルドープ層2とp⁺型コンタクト層4

が形成されているが、 p⁺型コンタクト層4は、平面視形状が、 Y方向に延在する細長い 矩形状を有して複数設けられ、その長手方向に一列となるように間隔を開けて不連続に配 置されている。 IGBT 非チャネル領域107内での p⁺型コンタクト層4の配置間隔は 、 p⁺型コンタクト層4の長手方向(Y方向)の長さより短くなるように形成されている。 【0088】

なお、IGBT非チャネル領域107のメサ領域(Si面が露出した部分)におけるp ⁺型コンタクト層4の面積比率は、実施の形態1のRC-IGBT100と同程度とする ことができる。

【0089】

RC-IGBT600では、IGBT領域101において、IGBT非チャネル領域1 07のp⁺型コンタクト層4を一定の面積比率以下に設定しており、実効的にIGBT非 チャネル領域107のp型不純物濃度が下がるため、IGBT領域101が寄生ダイオー ドとして動作するのを抑制し、FWD動作時のリカバリ損失を低減することができる。 【0090】

さらに、 p⁺型コンタクト層4を細長い矩形状を有した平面視形状とし、その配置間隔 は、長手方向の長さより短くなるようにすることで、パターンサイズが大きくなり、製造 時の寸法ばらつきを抑制し、 FWD動作時のリカバリ損失のばらつきを低減することがで きる。

[0091]

< 実施の形態 7 >

次に、図25~図28を用いて、実施の形態7に係るRC-IGBT700について説 明する。なお、RC-IGBT700のチップ全体を示す平面図は図1と同じであり、図 25は、図1中の破線で囲まれた領域Xを示す平面図である。また、図25に示すA-A 線での矢示方向断面図を図26に、B-B線での矢示方向断面図を図27に、C-C線で の矢示方向断面図を図28に示す。なお、図25~図28においては、図2~図5を用い て説明したRC-IGBT100と同一の構成については同一の符号を付し、重複する説 明は省略する。

【0092】

図25に示されるように、IGBT領域101は、複数の埋め込みゲート電極8によって、IGBTチャネル領域106と、IGBT非チャネル領域107とに区分されており、IGBT非チャネル領域107には、p型チャネルドープ層2とp*型コンタクト層4 が形成されているが、p*型コンタクト層4は、平面視形状が、Y方向に延在する連続した一本のライン状に形成されている。

[0093]

なお、IGBT非チャネル領域107のメサ領域(Si面が露出した部分)におけるp ⁺型コンタクト層4の面積比率は、実施の形態1のRC-IGBT100と同程度とする ことができる。

[0094]

RC-IGBT700では、IGBT領域101において、IGBT非チャネル領域1 07のp⁺型コンタクト層4を一定の面積比率以下に設定しており、実効的にIGBT非 チャネル領域107のp型不純物濃度が下がるため、IGBT領域101が寄生ダイオー ドとして動作するのを抑制し、FWD動作時のリカバリ損失を低減することができる。 【0095】

さらに、 p⁺型コンタクト層4を細長い矩形状を有した平面視形状とし、連続した一本 のラインとすることで、パターンサイズが大きくなり、製造時の寸法ばらつきを抑制し、 FWD動作時のリカバリ損失のばらつきを低減することができる。

【0096】

< 実施の形態 8 >

次に、図29~図31を用いて、実施の形態8に係るRC-IGBT800について説 明する。なお、RC-IGBT800のチップ全体を示す平面図は図1と同じであり、図 10

30

29は、図1中の破線で囲まれた領域Xを示す平面図である。また、図29に示すA-A 線での矢示方向断面図を図30に、B-B線での矢示方向断面図を図31に示す。なお、 図29~図31においては、図2~図5を用いて説明したRC-IGBT100と同一の 構成については同一の符号を付し、重複する説明は省略する。

[0097]

図29に示されるように、IGBT領域101は、複数の埋め込みゲート電極8によっ て、IGBTチャネル領域106と、IGBT非チャネル領域107とに区分されている が、IGBT領域101におけるIGBTチャネル領域106の配設比率は1/3である。 [0098]

図29においては、FWD領域102に隣接してIGBTチャネル領域106を配置、 その隣にIGBT非チャネル領域107を配置し、さらにその隣にもIGBT非チャネル 領域107を配置している。このような、配置をIGBT領域101内で繰り返すことで 、IGBTチャネル領域106とIGBT非チャネル領域107との比率は1対2となる。 [0099]

なお、IGBTチャネル領域106およびIGBT非チャネル領域107を上記のよう な配置とすると、IGBT非チャネル領域107に挟まれた埋め込みゲート電極8が存在 することになるが、この埋め込みゲート電極8は、ダミートレンチゲートと同様に図示さ れない領域でエミッタ電極に接続され、埋め込みエミッタ電極17となるので、埋め込み ゲート電極8の電位が問題となることはない。

[0100]

RC-IGBT800では、IGBTチャネル領域106の本数を少なくする、いわゆ るIGBTチャネル領域106を間引くことで、飽和電流および短絡耐量を所望の値に設 定することができる。

[0101]

また、IGBT非チャネル領域107のp⁺型コンタクト層4の面積比率を少なくして 、実効的にIGBT非チャネル領域107のp型不純物濃度を下げているので、IGBT 動作時の飽和電流および短絡耐量を所望の値に設定しつつ、FWD動作時のリカバリ損失 のばらつきを低減することができる。

[0102]

なお、以上説明した実施の形態1~8では、RC-IGBTについて適用する例を説明 をしたが、MOSFETなどに適用することも可能である。

[0103]

また、製造方法の一例としてSi基板を用いた製造方法を説明したが、炭化珪素(Si C)など異なる素材の半導体基板を用いることも可能である。

[0104]

また、図2等では、トレンチ構造を有するストライプ状の埋め込みゲート電極8を有す るストライプ状のセルを例示したが、本開示は、縦横に伸びるメッシュ型と言われるセル にも適用可能であり、プレーナーゲートを有するプレーナー型と呼ばれるセル構造にも適 用可能である。

[0105]

< R C - I G B T の他の構成例 >

以下、RC-IGBTの他の構成例について示す。図32は、RC-IGBTである半 導体装置1000を示す平面図である。また、図33は、RC-IGBTである半導体装 置1001を示す平面図である。図32に示す半導体装置1000は、IGBT領域11 0とダイオード領域120とがストライプ状に並んで設けられたものであり、単に「スト ライプ型」と呼んでよい。図33に示す半導体装置1001は、ダイオード領域120が 縦方向と横方向に複数設けられ、ダイオード領域120の周囲にIGBT領域110が設 けられたものであり、単に「アイランド型」と呼んでよい。

[0106]

< ストライプ型の全体平面構造 >

40

10

図32において、半導体装置1000は、1つの半導体装置内にIGBT領域110と ダイオード領域120とを備えている。IGBT領域110およびダイオード領域120 は、半導体装置1000の一端側から他端側に延伸し、IGBT領域110およびダイオ ード領域120の延伸方向と直交する方向に交互にストライプ状に設けられている。図3 2では、IGBT領域110を3個、ダイオード領域120を2個で示し、全てのダイオ ード領域120がIGBT領域110で挟まれた構成で示しているが、IGBT領域11 0とダイオード領域120の数はこれに限るものでなく、IGBT領域1100数は3個 以上でも3個以下でもよく、ダイオード領域120の数も2個以上でも2個以下でもよい 。また、図32のIGBT領域110とダイオード領域120の場所を入れ替えた構成で あってもよく、全てのIGBT領域1100がダイオード領域120に挟まれた構成であっ てもよい。また、IGBT領域110とダイオード領域1200に挟まれた構成であっ

【0107】

図32に示すように、紙面下側のIGBT領域110に隣接してパッド領域140が設 けられている。パッド領域140は半導体装置1000を制御するための制御パッド14 1が設けられる領域である。IGBT領域110およびダイオード領域120を合わせて セル領域と呼ぶ。セル領域およびパッド領域140を合わせた領域の周囲には半導体装置 1000の耐圧保持のために終端領域130が設けられている。終端領域130には、周 知の耐圧保持構造を適宜選択して設けることができる。耐圧保持構造は、例えば、半導体 装置1000のおもて面側である第1主面側に、p型半導体のp型終端ウェル層でセル領 域を囲ったFLRおよび濃度勾配をつけたp型ウェル層でセル領域を囲ったVLDを設け て構成してよく、FLRに用いられるリング状のp型終端ウェル層の数およびVLDに用 いられる濃度分布は、半導体装置1000の耐圧設計によって適宜選択してよい。また、 パッド領域140のほぼ全域に渡ってp型終端ウェル層を設けてもよく、パッド領域14 0 に I G B T セルおよびダイオードセルを設けてもよい。制御パッド141は、例えば、 電流センスパッド141a、ケルビンエミッタパッド141b、ゲートパッド141c、 温度センスダイオードパッド141d、141eであってよい。電流センスパッド141 aは、半導体装置1000のセル領域に流れる電流を検知するための制御パッドで、半導 体装置1000のセル領域に電流が流れる際に、セル領域全体に流れる電流の数分の1か ら数万分の1の電流が流れるようにセル領域の一部のIGBTセルまたはダイオードセル に電気的に接続された制御パッドである。

[0108]

ケルビンエミッタパッド141bおよびゲートパッド141cは、半導体装置1000 をオンオフ制御するためのゲート駆動電圧が印加される制御パッドである。ケルビンエミ ッタパッド141bはIGBTセルのp型ベース層に電気的に接続され、ゲートパッド1 41cはIGBTセルのゲートトレンチ電極に電気的に接続される。ケルビンエミッタパ ッド141bとp型ベース層とはp⁺型コンタクト層を介して電気的に接続されてもよい 。温度センスダイオードパッド141d、141eは、半導体装置1000に設けられた 温度センスダイオードのアノードおよびカソードに電気的に接続された制御パッドである 。セル領域内に設けられた図示しない温度センスダイオードのアノードとカソードとの間 の電圧を測定して、半導体装置1000の温度を測定する。

〈アイランド型の全体平面構造>

図33において、半導体装置1001は、1つの半導体装置内にIGBT領域110と ダイオード領域120とを備えている。ダイオード領域120は、半導体装置内に平面視 で縦方向および横方向にそれぞれ複数並んで配置されており、ダイオード領域120は周 囲をIGBT領域110に取り囲まれている。つまり、IGBT領域110内に複数のダ イオード領域120がアイランド状に設けられている。図33では、ダイオード領域12 0は紙面左右方向に4列、紙面上下方向に2行のマトリクス状に設けた構成で示している が、ダイオード領域120の個数および配置はこれに限るものではなく、IGBT領域1 10

10内に1つまたは複数のダイオード領域120が点在して設けられ、それぞれのダイオード領域120が周囲をIGBT領域110に囲まれた構成であればよい。 【0110】

図33に示すように、IGBT領域110の紙面下側に隣接してパッド領域140が設 けられている。パッド領域140は半導体装置1001を制御するための制御パッド14 1が設けられる領域である。IGBT領域110およびダイオード領域120を合わせて セル領域と呼ぶ。セル領域およびパッド領域140を合わせた領域の周囲には半導体装置 1001の耐圧保持のために終端領域130が設けられている。終端領域130には、周 知の耐圧保持構造を適宜選択して設けることができる。耐圧保持構造は、例えば、半導体 装置1001のおもて面側である第1主面側に、p型半導体のp型終端ウェル層でセル領 域およびパッド領域140を合わせた領域を囲ったFLRおよび濃度勾配をつけたp型ウ ェル層でセル領域を囲ったVLDを設けて構成してよく、FLRに用いられるリング状の p型終端ウェル層の数およびVLDに用いられる濃度分布は、半導体装置1001の耐圧 設計によって適宜選択してよい。また、パッド領域140のほぼ全域に渡ってp型終端ウ ェル層を設けてもよく、パッド領域140にIGBTセルおよびダイオードセルを設けて もよい。

[0111]

制御パッド141は、例えば、電流センスパッド141a、ケルビンエミッタパッド1 41b、ゲートパッド141c、温度センスダイオードパッド141d、141eであっ てよい。電流センスパッド141aは、半導体装置1001のセル領域に流れる電流を検 知するための制御パッドで、半導体装置1001のセル領域に電流が流れる際に、セル領 域全体に流れる電流の数分の1から数万分の1の電流が流れるようにセル領域の一部のI GBTセルまたはダイオードセルに電気的に接続された制御パッドである。

【0112】

ケルビンエミッタパッド141bおよびゲートパッド141cは、半導体装置1001 をオンオフ制御するためのゲート駆動電圧が印加される制御パッドである。ケルビンエミ ッタパッド141bはIGBTセルのp型ベース層およびn+型ソース層に電気的に接続 され、ゲートパッド141cはIGBTセルのゲートトレンチ電極に電気的に接続される 。ケルビンエミッタパッド141bとp型ベース層とはp⁺型コンタクト層を介して電気 的に接続されてもよい。温度センスダイオードパッド141d、141eは、半導体装置 1001に設けられた温度センスダイオードのアノードおよびカソードに電気的に接続さ れた制御パッドである。セル領域内に設けられた図示しない温度センスダイオードのアノ ードとカソードとの間の電圧を測定して、半導体装置1001の温度を測定する。

< 部分平面構成 >

図34は、図32に示した半導体装置1000または図33に示した半導体装置100 1におけるIGBT領域1100破線で囲った領域182を拡大して示す部分平面図であ る。図34に示すように、IGBT領域110には、アクティブトレンチゲート111と ダミートレンチゲート112とがストライプ状に設けられている。半導体装置1000で は、アクティブトレンチゲート111およびダミートレンチゲート112は、IGBT領 域1100長手方向に延伸しておりIGBT領域11000長手方向がアクティブトレンチ ゲート111およびダミートレンチゲート1120長手方向となっている。一方、半導体 装置1001では、IGBT領域110に長手方向と短手方向の区別が特段にないが、紙 面左右方向をアクティブトレンチゲート111およびダミートレンチゲート1120長手 方向としてもよく、紙面上下方向をアクティブトレンチゲート111およびダミートレン チゲート1120長手方向としてもよい。

【0114】

アクティブトレンチゲート111は、半導体基板に形成されたトレンチ内にゲートトレンチ絶縁膜111bを介してゲートトレンチ電極111aが設けられて構成されている。 ダミートレンチゲート112は、半導体基板に形成されたトレンチ内にダミートレンチ絶

縁膜112bを介してダミートレンチ電極112aが設けられて構成されている。アクテ ィブトレンチゲート111のゲートトレンチ電極111aは、ゲートパッド141c(図 32、図33)に電気的に接続される。ダミートレンチゲート112のダミートレンチ電 極112aは、半導体装置1000または半導体装置1001の第1主面上に設けられる エミッタ電極に電気的に接続される。

【0115】

n⁺型ソース層113が、アクティブトレンチゲート111の幅方向の両側にゲートトレンチ絶縁膜111bに接して設けられる。n+型ソース層113は、n型不純物として例えばヒ素(As)またはリン(P)等を有する半導体層であり、n型不純物の濃度は1.0×10¹⁷/cm³~1.0×10²⁰/cm³である。n⁺型ソース層113は、アクティブトレンチゲート1110延伸方向に沿って、p⁺型コンタクト層114と交互に設けられる。p⁺型コンタクト層114は、隣り合った2つのダミートレンチゲート1120間にも設けられる。p⁺型コンタクト層114は、p型不純物として例えばボロン(B)またはアルミ(A1)等を有する半導体層であり、p型不純物の濃度は1.0×10¹⁵/cm³~1.0×10²⁰/cm³である。

[0116]

図34に示すように半導体装置1000または半導体装置1001のIGBT領域11 0では、アクティブトレンチゲート111が3本並んだ隣に、ダミートレンチゲート11 2が3本並び、ダミートレンチゲート112が3本並んだ隣に、アクティブトレンチゲー ト111が3本並んだ構成となっている。IGBT領域110は、このようにアクティブ トレンチゲート111の組とダミートレンチゲート112の組が交互に並んだ構成をして いる。図34では、1つのアクティブトレンチゲート111の組に含まれるアクティブト レンチゲート111の数を3としたが、1以上であればよい。また、1つのダミートレン チゲート112の組に含まれるダミートレンチゲート112の数は1以上であってよく、 ダミートレンチゲート112の数はゼロであってもよい。すなわち、IGBT領域110 に設けられるトレンチの全てをアクティブトレンチゲート111としてもよい。 【0117】

< 部分断面構成 >

図35は図34におけるA-A線での矢示方向断面図である。図35に示すように、半 導体装置1000または半導体装置1001は、半導体基板からなるn⁻型ドリフト層9 1を有している。n⁻型ドリフト層91は、n型不純物として例えばヒ素(As)または リン(P)等を有する半導体層であり、n型不純物の濃度は1.0×10¹²/cm³~1 .0×10¹⁵/cm³である。半導体基板は、図35においては、IGBT領域110に おいては、n⁺型ソース層113およびp⁺型コンタクト層114からp型コレクタ層1 16までの範囲である。

[0118]

図35においてIGBT領域110のn⁺型ソース層113およびp⁺型コンタクト層 114の紙面上端を半導体基板の第1主面、p型コレクタ層116の紙面下端を半導体基 板の第2主面と呼ぶ。

【0119】

半導体基板の第1主面は、半導体装置1000または半導体装置1001のおもて面側 の主面であり、半導体基板の第2主面は、半導体装置1000または半導体装置1001 の裏面側の主面である。半導体装置1000または半導体装置1001は、セル領域であるIGBT領域110において、第1主面と第1主面に対向する第2主面との間にn⁻型 ドリフト層91を有している。

【0120】

図35に示すように、IGBT領域110では、n⁻型ドリフト層91の第1主面側に 、n⁻型ドリフト層91よりもn型不純物の濃度が高いn型キャリア蓄積層92が設けら れている。n型キャリア蓄積層92は、n型不純物として例えばヒ素(As)またはリン (P)等を有する半導体層であり、n型不純物の濃度は1.0×10¹³/cm³~1.0

×10¹⁷/cm³である。なお、半導体装置1000および半導体装置1001は、n型 キャリア蓄積層92が設けられずに、n型キャリア蓄積層92の領域にもn⁻型ドリフト 層91が設けられた構成であってもよい。n型キャリア蓄積層92を設けることによって 、IGBT領域110に電流が流れた際の通電損失を低減することができる。n型キャリ ア蓄積層92とn⁻型ドリフト層91とを合わせてドリフト層と呼んでもよい。 【0121】

(20)

n型キャリア蓄積層92は、n⁻型ドリフト層91を構成する半導体基板に、n型不純物をイオン注入し、その後アニールによって注入したn型不純物をn⁻型ドリフト層91 である半導体基板内に拡散させることで形成される。

【0122】

n型キャリア蓄積層92の第1主面側には、p型ベース層115が設けられている。p 型ベース層115は、p型不純物として例えばボロン(B)またはアルミ(A1)等を有 する半導体層であり、p型不純物の濃度は1.0×10¹²/cm³~1.0×10¹⁹/ cm³である。p型ベース層115はアクティブトレンチゲート111のゲートトレンチ 絶縁膜111bに接している。p型ベース層115の第1主面側には、アクティプトレン チゲート111のゲートトレンチ絶縁膜111bに接してn⁺型ソース層113が設けら れ、残りの領域にp⁺型コンタクト層114が設けられている。n⁺型ソース層113お よびp⁺型コンタクト層114は半導体基板の第1主面を構成している。なお、p⁺型コ ンタクト層114は、p型ベース層115よりもp型不純物の濃度が高い領域であり、p ⁺型コンタクト層114とp型ベース層115とを区別する必要がある場合にはそれぞれ を個別に呼称してよく、p⁺型コンタクト層114とp型ベース層115とを合わせてp 型ベース層と呼んでもよい。

【0123】

また、半導体装置1000または半導体装置1001は、n⁻型ドリフト層91の第2 主面側に、n⁻型ドリフト層91よりもn型不純物の濃度が高いn型バッファ層93が設 けられている。n型バッファ層93は、半導体装置1000または半導体装置1001が オフ状態のときにp型ベース層115から第2主面側に伸びる空乏層がパンチスルーする のを抑制するために設けられる。n型バッファ層93は、例えば、リン(P)あるいはプ ロトン(H⁺)を注入して形成してよく、リン(P)およびプロトン(H⁺)の両方を注 入して形成してもよい。n型バッファ層93のn型不純物の濃度は1.0×10¹²/cm ³~1.0×10¹⁸/cm³である。

[0124]

なお、半導体装置1000または半導体装置1001は、n型バッファ層93が設けられずに、n型バッファ層93の領域にもn⁻型ドリフト層91が設けられた構成であって もよい。n型バッファ層93とn⁻型ドリフト層91とを合わせてドリフト層と呼んでも よい。

[0125]

半導体装置1000または半導体装置1001は、n型バッファ層93の第2主面側に、p型コレクタ層116が設けられている。すなわち、n⁻型ドリフト層91と第2主面との間に、p型コレクタ層116が設けられている。p型コレクタ層116は、p型不純物として例えばボロン(B)またはアルミ(A1)等を有する半導体層であり、p型不純物の濃度は1.0×10¹⁶/cm³~1.0×10²⁰/cm³である。p型コレクタ層116は半導体基板の第2主面を構成している。p型コレクタ層116は、IGBT領域110だけでなく、図示されない終端領域130にも設けられており、p型コレクタ層16のうち終端領域130に設けられた部分はp型終端コレクタ層116aを構成している。また、p型コレクタ層116はIGBT領域110からダイオード領域120に一部がはみ出して設けられてもよい。

【0126】

図35に示すように、IGBT領域110では、半導体基板の第1主面からp型ベース 層115を貫通し、n⁻型ドリフト層91に達するトレンチが形成されている。トレンチ 10

20

内にゲートトレンチ絶縁膜111bを介してゲートトレンチ電極111aが設けられるこ とでアクティブトレンチゲート111が構成されている。ゲートトレンチ電極111aは 、ゲートトレンチ絶縁膜111bを介してn⁻型ドリフト層91に対向している。また、 トレンチ内にダミートレンチ絶縁膜112bを介してダミートレンチ電極112aが設け られることでダミートレンチゲート112が構成されている。ダミートレンチ電極112 aは、ダミートレンチ絶縁膜112bを介してn⁻型ドリフト層91に対向している。ア クティブトレンチゲート1110ゲートトレンチ絶縁膜1111bは、p型ベース層115 およびn⁺型ソース層113に接している。ゲートトレンチ電極1111aにゲート駆動電 圧が印加されると、アクティブトレンチゲート1110ゲートトレンチ絶縁膜1111bに 接するp型ベース層115にチャネルが形成される。

【0127】

図35に示すように、アクティブトレンチゲート111のゲートトレンチ電極111a の上には層間絶縁膜94が設けられている。半導体基板の第1主面の層間絶縁膜94が設 けられていない領域の上、および層間絶縁膜94の上にはバリアメタル95が形成されて いる。バリアメタル95は、例えば、チタン(Ti)を含む導電体であってよく、例えば 、窒化チタンであってよく、チタンとシリコン(Si)を合金化させたTiSiであって よい。図35に示すように、バリアメタル95は、 n ⁺ 型ソース層113、 p ⁺ 型コンタ クト層114およびダミートレンチ電極112aにオーミック接触し、n⁺型ソース層1 13、p⁺型コンタクト層114およびダミートレンチ電極112aと電気的に接続され ている。バリアメタル95の上には、エミッタ電極96が設けられる。エミッタ電極96 は、例えば、アルミニウムシリコン合金(A1-Si系合金)などのアルミ合金で形成して もよく、アルミ合金で形成した電極上に、無電解めっき、あるいは電解めっきでめっき膜 を形成した複数層の金属膜からなる電極であってもよい。無電解めっき、あるいは電解め っきで形成するめっき膜は、例えば、ニッケル(Ni)めっき膜であってよい。また、隣 接する層間絶縁膜94間等の微細な領域であって、エミッタ電極96では良好な埋め込み が得られない領域がある場合には、エミッタ電極96よりも埋め込み性が良好なタングス テン(W)を微細な領域に配置して、タングステンの上にエミッタ電極96を設けてもよ い。なお、バリアメタル95を設けずに、n⁺型ソース層113、p⁺型コンタクト層1 14およびダミートレンチ電極112aの上にエミッタ電極96を設けてもよい。また、 n * 型ソース層113などの n 型の半導体層の上のみにバリアメタル95を設けてもよい 。バリアメタル95とエミッタ電極86とを合わせてエミッタ電極と呼んでよい。なお、 図35では、ダミートレンチゲート112のダミートレンチ電極112aの上には層間絶 縁膜94が設けられない図を示したが、層間絶縁膜94をダミートレンチゲート112の ダミートレンチ電極112aの上に形成してもよい。層間絶縁膜94をダミートレンチゲ ート112のダミートレンチ電極112aの上に形成した場合には、別の断面においてエ ミッタ電極96とダミートレンチ電極112aとを電気的に接続すればよい。 [0128]

p型コレクタ層116の第2主面側には、コレクタ電極97が設けられる。コレクタ電 極97は、エミッタ電極96と同様、アルミ合金またはアルミ合金とめっき膜とで構成さ れていてもよい。また、コレクタ電極97はエミッタ電極96と異なる構成であってもよ い。コレクタ電極97は、p型コレクタ層116にオーミック接触し、p型コレクタ層1 16と電気的に接続されている。

【0129】

図36は図34におけるB-B線での矢示方向断面図である。図36に示すIGBT領 域110の断面構成は、p⁺型コンタクト層114の配列方向に沿った断面構成であるの で、p型ベース層115の第1主面側には、全てp⁺型コンタクト層114が設けられて おり、n⁺型ソース層113が見られない点で図35とは異なる。つまり、図34に示し たように、n⁺型ソース層113は、p型ベース層の第1主面側に選択的に設けられてい る。なお、ここで言うp型ベース層とは、p型ベース層115とp⁺型コンタクト層11 4とを合わせて呼ぶ場合のp型ベース層のことである。

[0130]

<ダイオード領域の構造>

< 部 分 平 面 構 成 >

図37は、図32に示した半導体装置1000または図33に示した半導体装置100 1におけるダイオード領域120の破線で囲った領域183を拡大して示す部分平面図で ある。図37に示すように、ダイオード領域120には、ダイオードトレンチゲート12 1が、半導体装置1000または半導体装置1001の第1主面に沿ってセル領域である ダイオード領域120の一端側から対向する他端側に向かって延伸している。ダイオード トレンチゲート121は、ダイオード領域120の半導体基板に形成されたトレンチ内に ダイオードトレンチ絶縁膜121bを介してダイオードトレンチ電極121aが設けられ ることで構成される。ダイオードトレンチ電極121aはダイオードトレンチ絶縁膜12 1bを介してn⁻型ドリフト層91に対向している。隣接する2つのダイオードトレンチ ゲート121の間には、p⁺型コンタクト層124およびp型アノード層125が設けら れている。

【0131】

p⁺型コンタクト層124は、p型不純物として例えばボロン(B)またはアルミ(A 1)等を有する半導体層であり、p型不純物の濃度は1.0×10¹⁵/cm³~1.0× 10²⁰/cm³である。p型アノード層125は、p型不純物として例えばボロンまたは アルミ等を有する半導体層であり、p型不純物の濃度は1.0×10¹²/cm³~1.0 ×10¹⁹/cm³である。p⁺型コンタクト層124とp型アノード層125とはダイオ ードトレンチゲート121の長手方向に交互に設けられている。

【0132】

< 部分断面構成 >

図38は図37におけるC-C線での矢示方向断面図である。図38に示すように半導体装置1000または半導体装置1001は、ダイオード領域120においてもIGBT 領域110と同じく半導体基板からなるn⁻型ドリフト層1を有している。ダイオード領 域1200n⁻型ドリフト層1とIGBT領域1100n⁻型ドリフト層1とは連続して 一体的に構成されたものであり、同一の半導体基板によって構成されている。図38にお いて半導体基板は、p⁺型コンタクト層124からn⁺型カソード層126までの範囲で ある。図38においてp⁺型コンタクト層<u>1</u>24の紙面上端を半導体基板の第1主面、n⁺ 型カソード層126の紙面下端を半導体基板の第2主面と呼ぶ。ダイオード領域1200の 第1主面とIGBT領域1100第2主面は同一面であり、ダイオード領域1200第2

【0133】

図38に示すように、ダイオード領域120においてもIGBT領域110と同様に、 n⁻型ドリフト層91の第1主面側にn型キャリア蓄積層92が設けられ、n⁻型ドリフ ト層91の第2主面側にn型バッファ層93が設けられている。ダイオード領域120に 設けられるn型キャリア蓄積層92およびn型バッファ層93は、IGBT領域110に 設けられるn型キャリア蓄積層92およびn型バッファ層93と同一の構成である。なお 、IGBT領域110およびダイオード領域120にn型キャリア蓄積層92は必ずしも 設ける必要はなく、IGBT領域110にn型キャリア蓄積層92を設ける場合であって も、ダイオード領域120にはn型キャリア蓄積層92を設ける場合であって も、「GBT領域110と同じく、n⁻型ドリフト層91、n型キャリア蓄積層92およ びn型バッファ層93を合わせてドリフト層と呼んでもよい。 【0134】

n型キャリア蓄積層92の第1主面側には、p型アノード層125が設けられている。 p型アノード層125は、n⁻型ドリフト層91と第1主面との間に設けられている。p 型アノード層125は、IGBT領域110のp型ベース層115とp型不純物の濃度を 同じ濃度にして、p型アノード層125とp型ベース層115とを同時に形成してもよい 。また、p型アノード層125のp型不純物の濃度を、IGBT領域110のp型ベース 10

層115のp型不純物の濃度よりも低くして、ダイオード動作時にダイオード領域120 に注入される正孔の量を減少させるように構成してもよい。ダイオード動作時に注入され る正孔の量を減少させることでダイオード動作時のリカバリ損失を低減することができる。 【0135】

p型アノード層125の第1主面側には、p⁺型コンタクト層124が設けられている。p⁺型コンタクト層124のp型不純物の濃度は、IGBT領域110のp⁺型コンタクト層114のp型不純物と同じ濃度としてよく、異なる濃度としてもよい。p⁺型コンタクト層124は半導体基板の第1主面を構成している。なお、p⁺型コンタクト層124は、p型アノード層125よりもp型不純物の濃度が高い領域であり、p⁺型コンタクト層124とp型アノード層125とを区別する必要がある場合にはそれぞれを個別に呼称してよく、p⁺型コンタクト層124とp型アノード層125とを合わせてp型アノード層と呼んでもよい。

【0136】

ダイオード領域120には、n型バッファ層93の第2主面側に、n⁺型カソード層1 26が設けられている。n⁺型カソード層126は、n⁻型ドリフト層91と第2主面と の間に設けられている。n⁺型カソード層126は、n型不純物として例えばヒ素または リン等を有する半導体層であり、n型不純物の濃度は1.0×10¹⁶/cm³~1.0× 10²¹/cm³である。図38で示したように、n⁺型カソード層126は、ダイオード 領域120の一部または全部に設けられる。n⁺型カソード層126は半導体基板の第2 主面を構成している。なお、図示していないが、上述のようにn⁺型カソード層126を 形成した領域に、さらにp型不純物を選択的に注入して、n⁺型カソード層126を形成 した領域の一部をp型半導体としてp型カソード層を設けてもよい。このように、n⁺型 カソード層とp⁺型カソード層とを半導体基板の第2主面に沿って交互に配置したダイオ ードは、RFC(Relaxed Field of Cathode)ダイオードと呼称される。

図38に示すように、半導体装置1000または半導体装置1001のダイオード領域 120には、半導体基板の第1主面からp型アノード層125を貫通し、n⁻型ドリフト 層91に達するトレンチが形成されている。ダイオード領域120のトレンチ内にダイオ ードトレンチ絶縁膜121bを介してダイオードトレンチ電極121aが設けられること でダイオードトレンチゲート121が構成されている。ダイオードトレンチ電極121a はダイオードトレンチ絶縁膜121bを介してn⁻型ドリフト層91に対向している。 【0138】

図38に示すように、ダイオードトレンチ電極121a、およびp⁺型コンタクト層1 24の上にはバリアメタル95が設けられている。バリアメタル95は、ダイオードトレ ンチ電極121aおよびp⁺型コンタクト層124とオーミック接触し、ダイオードトレ ンチ電極およびp⁺型コンタクト層124に電気的に接続されている。バリアメタル95 は、IGBT領域110のバリアメタル95と同一の構成であってよい。バリアメタル9 5の上には、エミッタ電極96が設けられる。ダイオード領域120に設けられるエミッ タ電極96は、IGBT領域110に設けられたエミッタ電極96と連続して形成されて いる。なお、IGBT領域1100場合と同様に、バリアメタル95を設けずに、ダイオ ードトレンチ電極121aおよびp⁺型コンタクト層124とエミッタ電極96とをオー ミック接触させてもよい。なお、図38では、ダイオードトレンチゲート121のダイオ ードトレンチ電極121aの上には層間絶縁膜94が設けられない図を示したが、層間絶 縁膜94をダイオードトレンチゲート121のダイオードトレンチ電極121aの上に形成 してもよい。層間絶縁膜94をダイオードトレンチゲート121のダイオードトレンチ 電極121aの上に形成した場合には、別の断面においてエミッタ電極96とダイオード

【0139】

n⁺型カソード層126の第2主面側には、コレクタ電極97が設けられる。エミッタ 電極96と同様、ダイオード領域120のコレクタ電極97は、IGBT領域110に設 10

20

けられたコレクタ電極97と連続して形成されている。コレクタ電極97は、n⁺型カソード層126にオーミック接触し、n⁺型カソード層126に電気的に接続されている。 【0140】

図39は図37におけるD-D線での矢示方向断面図である。図39に示すダイオード 領域120の断面構成は、p型アノード層125の配列方向に沿った断面構成であるので 、p型アノード層125とバリアメタル95との間に、p+型コンタクト層124が設け られておらず、p型アノード層125が半導体基板の第1主面を構成している点で図38 とは異なる。つまり、図37で示したように、p+型コンタクト層124は、p型アノー ド層125の第1主面側に選択的に設けられている。

[0141]

図40は図32に示した半導体装置1000または図33に示した半導体装置1001 におけるG-G線での矢示方向断面図であり、IGBT領域110とダイオード領域12 0の境界部分の構成を示している。

【0142】

図40に示すように、IGBT領域1100の第2主面側に設けられたp型コレクタ層1 16が、IGBT領域110とダイオード領域120との境界から距離U1だけダイオー ド領域120にはみ出して設けられている。このように、p型コレクタ層116をダイオ ード領域120にはみ出して設けることにより、ダイオード領域120のn⁺型カソード 層126とアクティブトレンチゲート111との距離を大きくすることができ、還流ダイ オード動作時にアクティブトレンチゲート111にゲート駆動電圧が印加された場合であ っても、IGBT領域1100アクティブトレンチゲート111に隣接して形成されるチ ャネルからn⁺型カソード層126に電流が流れるのを抑制することができる。距離U1 は、例えば100µmであってよい。なお、RC-IGBTである半導体装置1000ま たは半導体装置1001の用途によっては、距離U1がゼロまたは100µmより小さい 距離であってもよい。

[0143]

<終端領域の構造>

図41は、図32に示した半導体装置1000または図33に示した半導体装置100 1におけるE-E線での矢示方向断面図であり、IGBT領域110と終端領域130の 境界部分の構成を示している。

【0144】

図41に示すように、半導体装置1000または半導体装置1001の終端領域130 は、半導体基板の第1主面と第2主面との間にn⁻型ドリフト層91を有している。終端 領域130の第1主面および第2主面は、それぞれIGBT領域110およびダイオード 領域120の第1主面および第2主面と同一面である。また、終端領域130のn⁻型ド リフト層91は、それぞれIGBT領域110およびダイオード領域120のn⁻型ドリ フト層91と同一構成であり連続して一体的に形成されている。

【0145】

n⁻型ドリフト層91の第1主面側、すなわち半導体基板の第1主面とn⁻型ドリフト 層91との間にp型終端ウェル層131が設けられている。p型終端ウェル層131は、 p型不純物として例えばボロン(B)またはアルミ(A1)等を有する半導体層であり、 p型不純物の濃度は1.0×10¹⁴/cm³~1.0×10¹⁹/cm³である。p型終 端ウェル層131は、IGBT領域110およびダイオード領域120が含まれるセル領 域を取り囲んで設けられている。p型終端ウェル層131は複数のリング状に設けられて おり、p型終端ウェル層131が設けられる数は、半導体装置1000または半導体装置 1001の耐圧設計によって適宜選択される。また、p型終端ウェル層131のさらに外 縁側にはn⁺型チャネルストッパ層132が設けられており、n⁺型チャネルストッパ層 132はp型終端ウェル層131を取り囲んでいる。

[0146]

n ⁻ 型ドリフト層 9 1 と半導体基板の第 2 主面との間には、 p 型終端コレクタ層 1 1 6

50

aが設けられている。 p型終端コレクタ層116 aは、セル領域に設けられる p型コレク タ層116と連続して一体的に形成されている。従って、 p型終端コレクタ層116 aを 含めて p型コレクタ層116と呼んでもよい。

【0147】

半導体基板の第2主面上にはコレクタ電極97が設けられている。コレクタ電極97は、IGBT領域110およびダイオード領域120を含むセル領域から終端領域130まで連続して一体的に形成されている。一方、終端領域130の半導体基板の第1主面上にはセル領域から連続しているエミッタ電極96と、エミッタ電極96とは分離された終端 電極96aとが設けられる。

【0148】

エミッタ電極96と終端電極96aとは、半絶縁性膜133を介して電気的に接続され ている。半絶縁性膜133は、例えば、sinSiN(semi-insulating Silicon Nitrid e:半絶縁性シリコン窒化膜)であってよい。終端電極96aとp型終端ウェル層131お よびn⁺型チャネルストッパ層132とは、終端領域130の第1主面上に設けられた層 間絶縁膜94に形成されたコンタクトホールを介して電気的に接続されている。また、終 端領域130には、エミッタ電極96、終端電極96aおよび半絶縁性膜133を覆って 終端保護膜134が設けられている。終端保護膜134は、例えば、ポリイミドで形成し てよい。

[0149**]**

図 4 2 は図 3 2 に示した半導体装置 1 0 0 0 または図 3 3 に示した半導体装置 1 0 0 1 における F - F 線での矢示方向断面図であり、 I G B T 領域 1 1 0 と終端領域 1 3 0 の境 界部分の構成を示している。

【0150】

図42に示すように、 p型終端コレクタ層116aは、ダイオード領域120側の端部 が距離U2だけダイオード領域120にはみ出して設けられている。このように、 p型終 端コレクタ層116aをダイオード領域120にはみ出して設けることにより、ダイオー ド領域120のn⁺型カソード層126とp型終端ウェル層131との距離を大きくする ことができ、 p型終端ウェル層131がダイオードのアノードとして動作するのを抑制す ることができる。距離U2は、例えば100µmであってよい。

【0151】

なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、 各実施の形態を適宜、変形、省略することが可能である。

【符号の説明】

【0152】

1 n⁻型ドリフト層、2 p型チャネルドープ層、3 n⁺型ソース層、4 p⁺型コ ンタクト層、5 p型アノード層、8 埋め込みゲート電極、10 n型バッファ層、11 p型コレクタ層、13 エミッタ電極、14 コレクタ電極、15 コンタクトホール、1 6 p型ウェル層、101 IGBT領域、102 FWD領域、103 外周領域、10 6 IGBTチャネル領域、107 IGBT非チャネル領域。

40

10

20

(26)

【図面】 【図1】







10

30









(28)



















В

18

5

-1

-10 -12 -14



(31)









【図26】



30

10

20



.....

【図29】

800

5

9

4

3

1<u>0</u>

5

12

==

►≺ **►**∞

< ⊨∞





103

-1

ò

::::

108

106

107



10

20



-130

-110

-120

-110 -120

--110 -- 140

`↑ F

F

<u>1000</u>

r←E

É−E

183

182

<u>[]</u>]

,~-G

---G

141a 141b

141c

141

141d 141e

【図32】

【図31】







【図34】



10







<u>120</u>



 $[\boxtimes 3 6]$ ^B ^B ⁹⁶ ⁹⁴ ¹¹⁴ ¹¹⁵ ⁹⁴ ¹¹⁶ ⁹¹ ⁹³ ⁹³ ⁹⁵ ⁹⁴ ⁹⁴ ⁹⁴ ⁹⁴ ⁹⁴ ⁹⁴ ⁹⁴ ⁹⁴ ⁹⁴ ⁹⁵ ⁹⁴ ⁹⁵ ⁹⁴ ⁹⁵ ⁹⁵ ⁹⁴ ⁹⁵ ⁹⁵ ⁹¹ ⁹¹ ⁹¹ ⁹¹ ⁹³ ⁹⁵ ⁹⁷ ⁹⁷





20

10

30













フロントページの総	続き
-----------	----

(51)国際特許分類	FI		
H01L 29/739(2006.01)	H 0 1 L	29/06	301F
H01L 29/41 (2006.01)	H 0 1 L	29/06	301S
H01L 29/417(2006.01)	H 0 1 L	29/06	301G
	H 0 1 L	29/06	301V
	H 0 1 L	29/78	652P
	H 0 1 L	29/78	655F
	H 0 1 L	29/78	652F
	H 0 1 L	29/78	652D
	H 0 1 L	29/78	655D
	H 0 1 L	29/78	655G
	H 0 1 L	29/78	652J
	H 0 1 L	29/78	653A
	H 0 1 L	29/44	S
	H 0 1 L	29/50	В
	H 0 1 L	29/78	652M

三菱電機株式会社内

審査官 西村 治郎

(56)参考文献	国際公開第	20	1	9	/	1	5	9	6	5	7	(WO,A1)
	特開201	7 -	1	5	7	6	7	3	(J	Ρ	, A)
	国際公開第	2 0	1	9	/	0	9	7	8	3	6	(WO,A1)
	国際公開第	2 0	1	8	/	1	5	1	2	2	7	(WO,A1)
	特開201	8 -	1	9	5	7	9	8	(J	Ρ	, A)
	特開201	6 -	1	7	4	0	2	9	(J	Ρ	, A)
	特開201	9 -	1	8	6	3	1	3	(J	Ρ	, A)
	特開201	7 -	1	6	8	8	2	9	(J	Ρ	, A)
(58)調査した分野	(Int.Cl., DB	名)										
	H 0 1 L	29) /	0	6							
	H 0 1 L	29) /	1	2							
	H 0 1 L	29) /	4	1							
	H 0 1 L	29) /	4	1	7						
	H 0 1 L	29) /	7	3	9						
	H 0 1 L	29) /	7	8							
	H 0 1 L	29) /	8	6	1						
	H 0 1 L	2 9) /	8	6	8						