



### (19) 대한민국특허청(KR)

### (12) 등록특허공보(B1)

(51) 국제특허분류(Int. Cl.)

*H01L* 51/52 (2006.01) *H01L* 27/32 (2006.01) *H01L* 51/50 (2006.01)

(52) CPC특허분류

**H01L** 51/5253 (2013.01) **H01L** 27/3262 (2013.01)

(21) 출원번호 10-2017-0163170

(22) 출원일자2017년11월30일

심사청구일자 **2020년08월27일** 

(65) 공개번호 **10-2019-0063964** 

(43) 공개일자 2019년06월10일

(56) 선행기술조사문헌

JP4252297 B2\* KR1020130044672 A\*

\*는 심사관에 의하여 인용된 문헌

(45) 공고일자 2022년05월03일

(11) 등록번호 10-2394408

(24) 등록일자 2022년04월29일

(73) 특허권자

#### 엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

#### 김진태

경기도 파주시 월롱면 엘지로 245

#### 윤우람

경기도 파주시 월롱면 엘지로 245

(74) 대리인

네이트특허법인

전체 청구항 수 : 총 11 항

심사관 : 이석형


### (54) 발명의 명칭 **전계발광 표시장치**

#### (57) 요 약

본 발명에 따르면, 발광다이오드의 함몰부에 절연패턴을 배치함으로써 발광다이오드의 평탄부에서 광이 출력되므로 광 추출량을 증가시킬 수 있게 된다.

나아가, 발광다이오드의 평탄부에서 출력되는 광 중에서 발광다이오드 내부에 전반사 되어 외부로 출력되지 못하던 광이 함몰부의 제 2 전극에 반사되어 홀이 형성된 영역으로 출력되므로 암부를 효과적으로 방지할 수 있게 된다.

### 대표도



### (52) CPC특허분류

HO1L 51/5012 (2013.01) HO1L 51/5203 (2013.01) HO1L 51/524 (2013.01)

#### 명 세 서

### 청구범위

#### 청구항 1

다수의 서브화소영역을 포함하는 기판;

상기 기판 상부에 배치되는 오버코팅층;

상기 오버코팅층 상부의 각 서브화소영역에 배치되며, 상기 오버코팅층을 노출하는 다수의 홀을 포함하는 제 1 전극;

상기 제 1 전극 및 상기 오버코팅층 상부에 배치되며, 상기 각 서브화소영역의 상기 제 1 전극을 노출하는 개구부를 가지는 뱅크층;

상기 개구부를 통해 노출된 상기 제 1 전극 상부에 배치된 발광층;

상기 발광층 상부에 배치되는 제 2 전극

을 포함하고,

상기 제 1 전극의 다수의 홀은 상기 개구부 내에 위치하는 전계발광 표시장치.

### 청구항 2

제 1 항에 있어서,

상기 다수의 홀 각각은 하면과 경사면을 포함하는 전계발광 표시장치.

#### 청구항 3

제 2 항에 있어서,

상기 다수의 홀과 상기 발광층 사이에 각각 배치되는 무기물로 이루어진 절연패턴을 더 포함하는 전계발광 표시 장치.

#### 청구항 4

제 3 항에 있어서,

상기 절연패턴은 상기 다수의 홀 각각의 상기 하면과 경사면을 따라 배치되는 전계발광 표시장치.

#### 청구항 5

제 3 항에 있어서,

상기 다수의 홀 각각의 상기 하면과 경사면이 이루는 각도는 140° 내지 160°인 전계발광 표시장치.

### 청구항 6

제 3 항에 있어서,

상기 절연패턴의 굴절률은 1.5 내지 2인 전계발광 표시장치.

#### 청구항 7

제 4 항에 있어서,

상기 발광층 및 상기 제 2 전극은 상기 제 1 전극 및 상기 절연패턴의 상면의 형상을 따라 배치되는 전계발광 표시장치.

#### 청구항 8

제 1 항에 있어서,

상기 제 2 전극은 반사전극인 전계발광 표시장치.

### 청구항 9

제 1 항에 있어서,

상기 기판과 상기 오버코팅층 사이에 박막 트랜지스터를 더 포함하고,

상기 제 1 전극은 상기 박막 트랜지스터와 전기적으로 연결되는 전계발광 표시장치.

#### 청구항 10

제 1 항에 있어서,

상기 발광층은 상기 다수의 홀을 통해 노출된 상기 오버코팅층과 접촉하는 전계발광 표시장치.

#### 청구항 11

제 3 항에 있어서,

상기 절연패턴은 상기 제 1 전극과 상기 발광층 및 상기 오버코팅층과 접촉하는 전계발광 표시장치.

### 발명의 설명

#### 기술분야

[0001] 본 발명은 전계발광 표시장치에 관한 것으로, 보다 상세하게는 광 추출효율을 향상시킬 수 있는 전계발광 표시 장치에 관한 것이다.

#### 배경기술

- [0002] 최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)가 널리 개 발되어 다양한 분야에 적용되고 있다.
- [0003] 평판표시장치 중에서, 전계발광 표시장치(electroluminescent display device)는, 전자 주입 전극인 음극과 정 공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공이 엑시톤(exciton)을 형성한 후, 이 엑시톤이 발광 재결합(radiative recombination) 함으로써 빛을 내는 소자이다.
- [0004] 이러한 전계발광 표시장치는 플라스틱과 같은 유연한 기판(flexible substrate) 위에도 형성할 수 있을 뿐 아니라, 자체 발광형이기 때문에 대조비(contrast ratio)가 크며, 응답시간이 수 마이크로초( $\mu$ s) 정도이므로 동화상구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5V 내지 15V의 비교적 낮은 전압으로 구동

- 이 가능하므로 구동회로의 제작 및 설계가 용이한 장점을 가진다.
- [0005] 도 1은 일반적인 전계발광 표시장치의 개략적인 단면도이다.
- [0006] 도 1에 도시된 바와 같이, 전계발광 표시장치(1)는 기판(10)과, 상기 기판(10) 상에 위치하는 박막트랜지스터 (Tr)와, 상기 기판(10) 상부에 위치하고 상기 박막트랜지스터(Tr)에 연결된 발광다이오드(D)를 포함하며, 발광다이오드(D) 상부에는 인캡슐레이션층(미도시)이 위치할 수 있다.
- [0007] 여기서, 발광다이오드(D)는 제 1 전극(41), 발광층(42), 제 2 전극(43)을 포함하며, 발광층(42)으로부터의 빛이 제1 전극(41)을 통해 외부로 출력된다.
- [0008] 이와 같이, 발광층(42)에서 발광된 광은 전계발광 표시장치(1)의 여러 구성들을 통과하여 전계발광 표시장치(1) 외부로 나오게 된다.
- [0009] 그러나, 금속과 발광층(42) 경계에서 발생하는 표면 플라즈몬 성분과 양쪽 반사층 내부에 삽입된 발광층(42)에 의해 구성되는 광 도파 모드가 발광된 빛의 60~70 % 가량을 차지한다.
- [0010] 이에 따라, 발광층(42)에서 발광된 광 중 전계발광 표시장치(1) 외부로 나오지 못하고 전계발광 표시장치(1) 내부에 갇히는 광들이 존재하게 되어, 전계발광 표시장치(1)의 광 추출 효율이 저하되는 문제가 있다.

### 발명의 내용

#### 해결하려는 과제

[0011] 본 발명은 제 1 전극에 다수의 홀을 형성하고, 다수의 홀의 하면 및 경사면에 절연패턴을 배치하여 광 추출 효율을 향상시킨 전계발광 표시장치를 제공하는 것에 과제가 있다.

#### 과제의 해결 수단

- [0012] 전술한 바와 같은 과제를 달성하기 위해, 본 발명은 발광영역을 포함하는 기판과, 상기 기판 상부에 배치되는 오버코팅층과, 상기 오버코팅층 상부에 배치되며, 상기 오버코팅층을 노출하는 다수의 홀을 포함하는 제 1 전극과, 상기 다수의 홀 상부에 각각 배치되는 무기물로 이루어진 절연패턴과, 상기 제 1 전극과 상기 절연패턴 상부에 배치된 발광층과, 상기 발광층 상부에 배치되는 제 2 전극을 포함하는 전계발광 표시장치를 제공한다.
- [0013] 여기서, 상기 다수의 홀 각각의 단면은 역사다리꼴 형상일 수 있다.
- [0014] 그리고, 상기 절연패턴은 상기 다수의 홀 각각의 하면과 경사면을 따라 배치될 수 있다.
- [0015] 또한, 상기 다수의 홀 각각의 하면과 경사면이 이루는 각도는 140° 내지 160°일 수 있다.
- [0016] 그리고, 상기 절연패턴의 굴절률은 1.5 내지 2일 수 있다.
- [0017] 여기서, 상기 발광층 및 상기 제 2 전극은 상기 제 1 전극 및 상기 절연패턴의 상면의 형상을 따라 배치될 수 있다.

#### 발명의 효과

[0018] 본 발명에서는, 발광다이오드의 함몰부에 배치된 절연패턴을 통하여 발광다이오드의 평탄부의 발광을 유도함과 동시에, 발광다이오드 내부에 전반사 되어 외부에 출력되지 못하던 광을 함몰부의 제 2 전극을 통하여 반사시켜 외부로 고르게 추출할 수 있게 하여 광 추출효율을 향상시킴과 동시에 암부를 효과적으로 개선할 수 있게 된다.

#### 도면의 간단한 설명

[0019] 도 1은 일반적인 전계발광 표시장치의 개략적인 단면도이다.

도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 서브화소 영역을 나타내는 회로도이다.

도 3은 본 발명의 제 1 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이다.

도 4는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 개략적으로 나타낸 평면도이다.

도 5는 도 4 의 V-V'를 따라 절단한 단면도이다.

도 6은 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 연결부 영역에서의 광의 경로를 개략적으로 나타낸 도면이다.

도 7a는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 홀 영역에서의 광의 경로를 개략적으로 나타낸 도면이다.

도 7b는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 홀 영역에서 암부가 시인되는 사진이다.

도 8은 본 발명의 제 2 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이다.

도 9는 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 개략적으로 나타낸 평면도이다.

도 10은 도 9 의 X-X'를 따라 절단한 단면도이다.

도 11은 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 광의 경로를 개략적으로 나타낸 도면이다.

도 12a 및 도 12d는 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 절연패턴의 굴절률에 따른 광의 출력 모습을 개략적으로 나타낸 도면이다.

#### 발명을 실시하기 위한 구체적인 내용

- [0020] 이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
- [0021] < 제 1 실시예 >
- [0022] 도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 서브화소 영역을 나타내는 회로도이다.
- [0023] 도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치는 서로 교차하여 서브화소영역(SP)을 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 각각의 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(D)가 형성된다.
- [0024] 보다 상세하게, 스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(Td)의 게이트 전극은 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(D)의 애노드(anode)는 구동 박막트랜지스터 (Td)의 소스 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Td)의 게이트 전극과 소스 전극에 연결된다.
- [0025] 이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
- [0026] 구동 박막트랜지스터(Td)는 데이터 신호에 따라 턴-온 되어 발광다이오드(D)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(D)는 구동 박막트랜지스터(Td)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.
- [0027] 즉, 발광다이오드(D)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(D)가 방출하는 빛의 세기는 발광다이오드(D)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 전계발광 표시장치는 영상을 표시한다.
- [0028] 스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(D)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(D)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
- [0029] 한편, 서브화소영역(SP)에는 스위칭 및 구동 박막트랜지스터(Ts, Td)와 스토리지 커패시터(Cst) 외에 다른 트랜지스터 및/또는 커패시터가 더 추가될 수도 있다.
- [0030] 도 3은 본 발명의 제 1 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이다.
- [0031] 도 3에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 기판(110), 박막 트랜지스 터(120), 컬러필터 패턴(150), 오버코팅층(160), 박막 트랜지스터(120)와 전기적으로 연결된 발광다이오드(D)를 포함한다.

- [0032] 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 발광충(142)으로부터의 빛이 제 1 전극(141)을 통해 외부로 출력되는 하부 발광 방식(bottom emission type)을 나타내고 있으나 이에 한정되는 것은 아니다.
- [0033] 즉, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 컬러 필터 패턴(150)이 기판(110)의 반대측에 위치하여, 발광층(142)으로부터의 빛이 제 2 전극(143)을 통해 외부로 출력되는 상부 발광 방식(top emission type)일 수도 있다.
- [0034] 그리고, 상부 발광 방식(top emission type)인 경우에는 제 1 전극(141) 하부에는 반사전극 또는 반사층이 더욱 형성될 수 있다. 예를 들어, 상기 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-paladium-copper: APC) 합금으로 이루어질 수 있다. 이때, 상기 제 2 전극(143)은 빛이 투과되도록 상대적으로 얇은 두께를 가질수 있다.
- [0035] 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 기판(110) 상에 게이트 전극(121), 액티브층(122), 소 스 전극(123) 및 드레인 전극(124)을 포함하는 박막 트랜지스터(120)를 포함할 수 있다.
- [0036] 구체적으로, 제 1 기판(110) 상에 박막 트랜지스터(120)의 게이트 전극(121) 및 게이트 절연막(131)이 배치될 수 있다.
- [0037] 그리고, 게이트 절연막(131) 상에는 게이트 전극(121)과 중첩하는 액티브층(122)이 배치될 수 있다.
- [0038] 또한, 액티브층(122) 상에는 액티브층(122)의 채널 영역을 보호하기 위한 에치 스토퍼(132)가 배치될 수 있다.
- [0039] 그리고, 액티브층(122) 상에는 액티브층(122)과 접촉하는 소스전극(123) 및 드레인전극(124)이 배치될 수 있다.
- [0040] 본 발명의 제 1 실시예가 적용될 수 있는 전계발광 표시장치(100)는 도 3에 국한되지 않으며, 기판(110)과 액티 브층(122) 사이에 배치되는 버퍼층을 더 포함할 수도 있으며, 에치 스토퍼(132)가 배치되지 않을 수도 있다.
- [0041] 한편, 설명의 편의를 위해 전계발광 표시장치(100)에 포함될 수 있는 다양한 박막 트랜지스터 중 구동박막 트랜지스터만을 도시하였으며, 박막 트랜지스터(120)가 액티브층(122)을 기준으로 게이트 전극(121)이 소스 전극(123) 및 드레인 전극(124)의 반대 편에 위치하는 역 스태거드(inverted staggered) 구조 또는 바텀 게이트 구조인 것으로 설명하나 이는 일 예시이며, 액티브층(122)을 기준으로 게이트 전극(121)이 소스전극(123) 및 드레인 전극(124)과 같은 편에 위치하는 코플라나(coplanar) 구조 또는 탑 게이트 구조의 박막 트랜지스터도 사용될수 있다.
- [0042] 드레인 전극(124) 및 소스 전극(123) 상에는 보호층(133)이 배치될 수 있으며, 보호층(133) 상부에는 컬러필터 패턴(150)이 배치될 수 있다.
- [0043] 여기서, 보호층(133)이 박막 트랜지스터(120) 상부를 평탄화하는 것으로 도시되었으나, 보호층(133)은 박막 트랜지스터(120) 상부를 평탄화하지 않고, 하부에 위치한 구성들의 표면 형상을 따라 배치될 수도 있다.
- [0044] 그리고, 컬러필터 패턴(150)은 발광층(142)에서 발광된 광이 색을 변환시키기 위한 것으로서, 적색 컬러필터 패턴, 녹색 컬러필터패턴 및 청색 컬러필터 패턴 중 하나일 수 있다.
- [0045] 여기서, 컬러필터 패턴(150)은 보호층(133) 상에서 발광 영역에 대응하는 위치에 배치될 수 있으며, 일부의 발광 영역에만 배치될 수도 있다.
- [0046] 여기서, 발광 영역은 제 1 전극(141) 및 제 2 전극(143)에 의해 발광층(142)이 발광하는 영역을 의미하고, 발광 영역에 대응하는 위치에 컬러필터 패턴(150)이 배치된다는 것은 인접한 발광 영역들에서 발광된 광이 서로 섞여 블러링 현상 및 고스트 현상이 발생하는 것을 방지하도록 컬러필터 패턴(150)이 배치되는 것을 의미한다.
- [0047] 예를 들어, 컬러필터 패턴(150)은 발광 영역 중첩되도록 배치되고, 구체적으로 발광 영역 이하의 크기를 가질 수 있다.
- [0048] 다만, 컬러필터 패턴(150)의 배치 위치, 크기는 발광 영역의 크기 및 위치뿐만 아니라, 컬러필터 패턴(150)과 제 1 전극(141) 사이의 거리, 컬러필터 패턴(150)과 오버코팅층(160) 사이의 거리, 발광 영역과 비발광 영역 사이의 거리 등과 같은 다양한 팩터에 의해 결정될 수 있다.
- [0049] 한편, 본 발명의 화소(pixel)는 하나 이상의 서브화소(subpixel)를 포함할 수 있다. 예를 들면, 1 개의 화소는 2 개 내지 4 개의 서브화소를 포함할 수 있다.
- [0050] 여기서, 서브화소는 특정한 한 종류의 컬러필터 패턴(150)이 형성되거나, 또는 컬러필터 패턴(150)이 형성되지

- 않고 발광다이오드(D)가 특별한 색상을 발광할 수 있는 단위를 의미한다.
- [0051] 서브화소에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
- [0052] 여기서, 컬러필터 패턴(150) 및 보호층(133) 상에 오버코팅층(160)이 배치될 수 있다.
- [0053] 한편, 보호층(133)은 생략될 수 있다. 즉, 박막 트랜지스터(120) 상에 오버코팅층(160)이 배치될 수도 있다.
- [0054] 또한, 컬러필터 패턴(150)이 보호층(133) 상에 배치되는 것으로 도시하였으나, 이에 한정되는 것은 아니고, 컬러필터 패턴(150)은 오버코팅층(160)과 기판(110) 사이의 임의의 위치에 배치될 수 있다.
- [0055] 오버코팅층(160) 상에 제 1 전극(141), 발광층(142) 및 제 2 전극(143)을 포함하는 발광다이오드(D)가 배치될 수 있다.
- [0056] 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)의 제 1 전극(141)은 다수의 홀(H)을 포함할 수 있다.
- [0057] 즉, 제 1 전극(141)은 오버코팅층(160)을 노출하는 다수의 홀(H)을 포함할 수 있다.
- [0058] 여기서, 다수의 홀(H) 각각의 폭은 오버코팅층(160)에인접할수록 감소할 수 있다. 이에 따라, 이웃하는 홀(H) 사이에는 단면이 삼각형인 연결부(CP)가 위치할 수 있다.
- [0059] 여기서, 연결부(CP)는 밑면(c)과 밑면(c)과 연결된 제 1, 2 경사면(a, b)을 포함할 수 있다.
- [0060] 그리고, 밑면(c)과 제 1 경사면(a)이 이루는 제 1 각도(θ1)와 밑면(c)과 제 2 경사면(b)이 이루는 제 2 각도 (θ2)는 동일할 수 있으나, 이에 한정되는 것은 아니고 서로 다른 각을 가질 수도 있다.
- [0061] 여기서, 제 1 각도(θ1) 및 제 2 각도(θ2)가 15도 미만인 경우 광 추출효율이 미약할 수 있으며, 70도를 초과 하는 경우 유효 발광 영역에서부터 진행하기 시작하는 광의 진행 각도가 42도 이상으로 결국 발광다이오드 (D) 내부에 갇히게 되어 광 추출 효율을 향상시킬 수 없는 바, 제 1 각도(θ1)와 제 2 각도(θ2)는 15 내지 70도를 가질 수 있다.
- [0062] 또한, 오버코팅층(160)으로부터의 아웃개싱 (outgassing)이 발광다이오드(D)에 확산되는 것을 차단하기 위하여 오버코팅층(160)과 제 1 전극(141) 사이에 절연성의 제 2 보호층(미도시)배치될 수 있다.
- [0063] 여기서, 제 1 전극(141)은 발광층(142)에 전자 또는 정공 중 하나를 공급하기 위한 애노드(anode) 또는 캐소드 (cathode)일 수도 있다.
- [0064] 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)의 제 1 전극(141)이 애노드(anode)인 경우를 예를 들어 설명한다.
- [0065] 여기서, 제 1 전극(141)은 비정질 금속 산화물을 포함할 수 있다. 예를 들어 비정질 금속 산화물은 IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide), SnO2(Tin Oxide), ZnO(Zinc oxide), In2O3(Indium oxide), GITO(Gallium Indium Tin oxide), IGZO(Indium Gallium Zinc oxide), ZITO(Zinc Indium Tin oxide), IGO(Indium Gallium oxide), Ga2O3 (Gallium oxide), AZO(Aluminum Zinc oxide) 또는 GZO(Gallium Zinc oxide)로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
- [0066] 그리고, 제 1 전극(141)은 오버코팅층(160)에 형성된 콘택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 연결될 수 있으며, 각 화소영역 별로 분리되어 형성될 수 있다.
- [0067] 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 N-type 박막 트랜지스터를 일례로 제 1 전극(141)이 소스 전극(123)과 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니고 박막 트랜지스터(120)가 P-type 박막 트랜지스터인 경우에는 제 1 전극(141)이 드레인 전극(124)에 연결될 수도 있다.
- [0068] 또한, 제 1 전극(141)은 도전성 물질을 사이에 두고 발광층(142)과 접하여 전기적으로 연결될 수도 있다.
- [0069] 그리고, 오버코팅층(160)과 제 1 전극(141) 상에 뱅크층(136)이 배치될 수 있다.
- [0070] 뱅크층(136)은 제 1 전극(141)을 노출시키는 개구부를 포함할 수 있다.
- [0071] 여기서, 뱅크충(136)은 인접하는 화소(또는 서브 화소) 영역 간을 구분하는 역할을 하여, 인접하는 화소(또는 서브 화소) 영역 사이에 배치될 수도 있다.

- [0072] 그리고, 제 1 전극(141) 상에 발광층(142)이 배치될 수 있다.
- [0073] 발광층(142)은 백색광을 발광하기 위해 복수의 발광층이 적층된 구조(tandem white)일 수 있다.
- [0074] 예를 들어, 발광층(142)은 청색광을 발광하는 제 1 발광층 및 제 1 발광층 상에 배치되고, 청색과 혼합하여 백 색이 되는 색의 광을 발광하는 제 2 발광층을 포함할 수 있다.
- [0075] 여기서, 제 2 발광층은 황녹색(yellowgreen) 광을 발광하는 발광층일 수 있다.
- [0076] 한편, 발광충(142)은 청색광, 적색광, 녹색광 중 하나를 발광하는 발광충만을 포함할 수도 있다. 이 경우에는 컬러필터 패턴(150)를 포함하지 않을 수 있다.
- [0077] 여기서, 발광층(142)의 발광물질은 유기발광물질이나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
- [0078] 그리고, 발광층(142)은 제 1 전극(141)의 형상에 따라 배치될 수 있다.
- [0079] 즉, 다수의 홀(H)을 포함하는 제 1 전극(141)의 형상에 따라 배치될 수 있다.
- [0080] 또한, 발광충(142) 상부에는 발광충(142)에 전자 또는 정공 중 하나를 공급하기 위한 제 2 전극(143)이 배치될 수 있다.
- [0081] 여기서, 제 2 전극(143)은 애노드(anode) 또는 캐소드(cathode)일 수도 있다.
- [0082] 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)의 제 2 전극(143)이 캐소드(cathode)인 경우를 예를 들어 설명한다.
- [0083] 제 2 전극(143)은 표시영역의 전면에 위치하며 일함수 값이 비교적 작은 도전성 물질로 이루어질 수 있다. 예를 들어, 제 2 전극(143)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0084] 여기서, 제 2 전극은(143)은 발광층(142)의 모폴로지(morphology)를 따르는 형상으로 배치된다.
- [0085] 이와 같은 제 1 전극(141), 발광층(142) 및 제 2 전극(143)은 발광다이오드(D)를 이루게 된다.
- [0086] 즉, 발광충(142) 및 제 2 전극(143)은 제 1 전극(141) 상면의 모폴로지(morphology)를 따르는 형상으로 배치된다. 따라서, 발광충(142) 및 제 2 전극(143)은 제 1 전극(141)의 홀(H)에서 오목하고, 연결부(CP)에서 볼록한모폴로지를 갖게 된다.
- [0087] 이와 같이, 제 1 전극(131)의 다수의 홀(H)과 연결부(CP)를 이용하여 발광다이오드(D)의 형상을 구현할 수 있게 된다.
- [0088] 도 4는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 개략적으로 나타낸 평면도이다.
- [0089] 도 4에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(도 3의 100)의 발광층(143) 및 제 2 전극(143)은 제 1 전극(141)의 상면의 모폴로지(morphology)를 따르는 형상으로 배치될 수 있다.
- [0090] 여기서, 제 1 전극(141)은 다수의 홀(H)을 포함할 수 있다.
- [0091] 다수의 홀(H) 각각은 평면상 육각형 형상으로 이루어질 수 있으나, 이에 제한되지 않고 반원 형상 또는 반타원 체 형상, 사각 형상, 원형상 등 다양한 형상일 수 있다.
- [0092] 여기서, 다수의 홀(H) 각각의 면적은 제 1 전극(141)의 하면에서 상면으로 갈수록 증가할 수 있다.
- [0093] 이에 따라, 이웃하는 홀(H) 사이에는 제 1경사면(a) 및 제 2 경사면(b)을 포함하는 연결부(CP)가 위치할 수 있다.
- [0094] 또한, 연결부(CP)는 평면적으로 서로 연결되어 있으며, 연결부(CP)에 의하여 제 1 전극(141)의 다수의 홀(H) 각 각이 이격되어 배치되는 형상을 가질 수 있게 된다.
- [0095] 이와 같은, 연결부(CP)는 제 1 전극(141)의 홀(H) 하면의 폭만큼 이격거리(d)를 가지며 배치될 수 있으며, 연결부(CP)의 폭(w)은 이격거리(d)보다 좁게 형성될 수 있다.
- [0096] 여기서, 제 1 전극(141)의 다수의 홀(H)의 형상은 포토리소그래피(photolithography), 습식 식각(wet etching) 및 건식 식각(dry etching) 등과 같은 공정을 통해 형성할 수 있으며, 수행되는 열처리 과정을 조절하여 제 1

- 전극(141)의 홀(H)의 모폴로지를 조절할 수 있다.
- [0097] 도 5는 도 4 의 V-V'를 따라 절단한 단면도이다.
- [0098] 도 5에 도시한 바와 같이, 오버코팅층(160) 상에 제 1 전극(141), 발광층(142) 및 제 2 전극(143)을 포함하는 발광다이오드(D)가 배치될 수 있다.
- [0099] 여기서, 제 1 전극(141)은 다수의 홀(H) 및 연결부(CP) 포함할 수 있다.
- [0100] 그리고, 다수의 홀(H) 각각은 제 1 전극(141)의 하면과 상면을 관통하며 형성될 수 있다.
- [0101] 여기서, 다수의 홀(H) 각각의 면적은 제 1 전극(141)의 하면에서 상면으로 갈수록 증가할 수 있다.
- [0102] 이에 따라, 이웃하는 홀(H) 사이에는 단면이 삼각형인 연결부(CP)가 위치할 수 있다.
- [0103] 여기서, 연결부(CP)는 밑면(c)과 밑면(c)과 연결된 제 1, 2 경사면(a, b)을 포함할 수 있다.
- [0104] 그리고, 연결부(CP)는 일정거리 이격되어 배치될 수 있다. 연결부(CP)의 이격거리(d)(홀의 하면의 폭에 해당)는 연결부(CP)의 폭(w)(연결부의 밑면의 길이에 해당)의 길이보다 큰 값을 가질 수 있다.
- [0105] 예를 들어, 연결부(CP)의 폭(w)은 2.5um 내지 3um일 수 있으며, 다수의 연결부(CP) 각각의 이격거리(d)는 4um 내지 5um일 수 있으나, 이에 한정되는 것은 아니다.
- [0106] 또한, 연결부(CP)의 높이(h)는 0.7um 내지 0.8um일 수 있으나, 이에 한정되는 것은 아니다.
- [0107] 도 6은 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 연결부 영역에서의 광의 경로를 개략적으로 나타낸 도면이다.
- [0108] 도 6에 도시한 바와 같이, 연결부 영역(CPA)에서는 발광층(142)에서 발광된 광(L) 중에서 제 1 전극(141)과 발광층(142) 내부에 전반사 되어 외부에 출력되지 못하던 광(L)을 제 1 전극(141)의 연결부(CP)의 경사면(a)에 대응하여 위치하는 제 2 전극(143)에서 재반사되어 외부로 추출할 수 있게 되어 광 추출 효율을 향상시킬 수 있게 된다.
- [0109] 도 7a는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 홀 영역에서의 광의 경로를 개략적으로 나타낸 도 면이고, 도 7b는 본 발명의 제 1 실시예에 따른 전계발광 표시장치의 홀 영역에서 암부가 시인되는 사진이다. 도 5를 함께 참조하여 설명한다.
- [0110] 도 7a에 도시한 바와 같이, 발광층(142)에서 발광된 광(L)이 제 1 전극(141)의 연결부(CP)가 이격된 영역, 즉, 홀 영역(HA)에서는 외부로 나오지 못하고 발광층(142) 내부에서 전반사되며 진행하게 된다.
- [0111] 이에 따라, 도 7b에 도시한 바와 같이, 홀 영역(HA)이 암부로 시인되는 문제점이 있다
- [0112] 이와 같이, 본 발명의 제 1 실시예에 따른 전계발광 표시장치(100)는 제 1 전극(141)에 다수의 홀(H)을 형성하여, 다수의 홀(H) 사이의 연결부 영역(CPA)의 광 추출 효율을 향상시킬 수 있으나, 홀 영역(HA)이 암부로 시인되는 문제가 수반된다.
- [0113] 이하, 암부가 시인되는 문제를 효과적으로 방지할 수 있는 전계발광 표시장치에 대하여 제 2 실시예에서 설명한 다
- [0114] <제 2 실시예>
- [0115] 이하에서는 제 1 실시예와 동일 유사한 구성에 대한 구체적인 설명은 생략될 수 있다.
- [0116] 도 8은 본 발명의 제 2 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 단면도이다.
- [0117] 도 8에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 기판(210), 박막 트랜지스 터(220), 컬러필터 패턴(250), 오버코팅층(260), 박막 트랜지스터(220)와 전기적으로 연결된 발광다이오드(D)를 포함할 수 있다.
- [0118] 박막 트랜지스터(220)는 기판(210) 상에 게이트 전극(221), 액티브층(222), 소스 전극(223) 및 드레인 전극(224)을 포함할 수 있다.
- [0119] 박막 트랜지스터(220) 상에는 보호층(233)이 배치될 수 있으며, 보호층(233) 상부에는 컬러필터 패턴(250)이 배치될 수 있다.

- [0120] 그리고, 컬러필터 패턴(250)은 발광층(242)에서 발광된 광이 색을 변환시키기 위한 것으로서, 적색 컬러필터 패턴, 녹색 컬러필터패턴 및 청색 컬러필터 패턴 중 하나일 수 있다.
- [0121] 컬러필터 패턴(250) 및 보호층(233) 상에 오버코팅층(260)이 배치될 수 있다.
- [0122] 여기서, 오버코팅층(260)은 대략 1.5 내지 1.55의 굴절률을 갖는 유기물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0123] 오버코팅층(260) 상부에는 제 1 전극(241), 절연 패턴(IP), 발광층(242) 및 제 2 전극(243)을 포함하는 발광다이오드(D)가 배치될 수 있다.
- [0124] 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 제 1 전극(241)은 오버코팅층(260)을 노출시키는 다수 의 홀(H)을 포함할 수 있다.
- [0125] 여기서, 다수의 홀(H) 각각의 폭은 오버코팅층(260)에 인접할수록 감소할 수 있다.
- [0126] 즉, 제 1 전극(241)에 형성된 다수의 홀(H)의 단면은 역사다리꼴 형상일 수 있다. 다만, 이에 한정되는 것은 아니다.
- [0127] 그리고, 제 1 전극(241)의 이웃하는 홀(H) 사이의 영역으로 정의되는 제 1 전극(241)의 전극부분(EP)은 사다리 꼴 형상의 단면을 가질 수 있다.
- [0128] 여기서, 이웃하는 홀(H) 사이의 전극부분(EP)의 상면은 평탄할 수 있다.
- [0129] 이와 같이, 발광영역(EA)에서 제 1 전극(241)의 단면은 역사다리꼴 형상의 홀(H)과 사다리꼴 형상의 전극부분 (EP)이 교변하여 배치될 수 있다.
- [0130] 또한, 오버코팅층(260)으로부터의 아웃개싱 (outgassing)이 발광다이오드(D)에 확산되는 것을 차단하기 위하여 오버코팅층(260)과 제 1 전극(241) 사이에 절연성의 제 2 보호층(미도시)배치될 수 있다.
- [0131] 여기서, 제 1 전극(241)은 발광층(242)에 전자 또는 정공 중 하나를 공급하기 위한 애노드(anode) 또는 캐소드 (cathode)일 수도 있다.
- [0132] 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 제 1 전극(241)이 애노드(anode)인 경우를 예를 들어 설명한다.
- [0133] 제 1 전극(241)은 비정질 금속 산화물을 포함할 수 있다. 예를 들어 비정질 금속 산화물은 IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide), SnO2(Tin Oxide), ZnO(Zinc oxide), In2O3(Indium oxide), GITO(Gallium Indium Tin oxide), IGZO(Indium Gallium Zinc oxide), ZITO(Zinc Indium Tin oxide), IGO(Indium Gallium oxide), Ga2O3 (Gallium oxide), AZO(Aluminum Zinc oxide) 또는 GZO(Gallium Zinc oxide)로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
- [0134] 제 1 전극(241)은 오버코팅층(260)에 형성된 콘택홀을 통해 박막 트랜지스터(220)의 소스 전극(223)과 연결될 수 있으며, 각 화소영역 별로 분리되어 형성될 수 있다.
- [0135] 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 N-type 박막 트랜지스터를 일례로 제 1 전극(241)이 소스 전극(223)과 연결되는 것으로 설명하였으나, 이에 한정되는 것은 아니고 박막 트랜지스터(220)가 P-type 박막 트랜지스터인 경우에는 제 1 전극(241)이 드레인 전극(224)에 연결될 수도 있다.
- [0136] 또한, 제 1 전극(241)은 도전성 물질을 사이에 두고 발광층(242)과 접하여 전기적으로 연결될 수도 있다.
- [0137] 여기서, 제 1 전극(241)은 대략 1.8 이상의 굴절률을 가질 수 있으나, 이에 한정되는 것은 아니다.
- [0138] 그리고, 오버코팅층(260)과 제 1 전극(241) 상에 뱅크층(236)이 배치될 수 있다.
- [0139] 뱅크층(236)은 제 1 전극(241)을 노출시키는 개구부(236a)를 포함할 수 있다.
- [0140] 여기서, 뱅크층(236)은 인접하는 화소(또는 서브 화소) 영역 간을 구분하는 역할을 하여, 인접하는 화소(또는 서브 화소) 영역 사이에 배치될 수도 있다.
- [0141] 그리고, 뱅크층(236)은 1.6 이하의 굴절률을 가지는 포토 아크릴계 유기물질로 형성될 수 있으나 이에 한정되는 것은 아니다.

- [0142] 여기서, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 제 1 전국에 형성된 다수의 홀(H)에 절연패턴 (IP)이 배치될 수 있다.
- [0143] 즉, 제 1 전극(241)의 다수의 홀(H) 각각에 절연패턴(IP)이 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제 1 전극(241)의 다수의 홀(H) 일부에만 절연패턴(IP)이 배치될 수도 있다.
- [0144] 또한, 절연패턴(IP)은 홀(H)의 모폴로지(morphology)를 따르는 형상으로 배치될 수 있다. 즉, 홀(H)의 하면 및 경사면의 형상에 따라 절연패턴(IP)이 배치될 수 있다.
- [0145] 즉, 전극부분(EP)의 경사면과 홀(H)에 의하여 노출된 오버코팅층(260)의 상면에는 절연패턴(IP)이 배치될 수 있게 된다. 이에 따라, 홀(H) 사이의 전극부분(EP)의 상면은 절연패턴(IP)이 배치되지 않고 노출될 수 있게 된다.
- [0146] 여기서, 절연패턴(IP)은 무기물로 이루어질 수 있다. 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물 (SiNx)로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0147] 그리고, 절연패턴(IP)의 굴절률은 1.5 내지 2로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0148] 그리고, 제 1 전극(241), 절연패턴(IP), 뱅크층(236) 상에 발광층(242)이 배치될 수 있다.
- [0149] 여기서, 발광층(242)은 백색광을 발광하기 위해 복수의 발광층이 적층된 구조(tandem white)일 수 있다.
- [0150] 예를 들어, 발광층(242)은 청색광을 발광하는 제 1 발광층 및 제 1 발광층 상에 배치되고, 청색과 혼합하여 백 색이 되는 색의 광을 발광하는 제 2 발광층을 포함할 수 있다.
- [0151] 여기서, 제 2 발광층은 황녹색(yellowgreen) 광을 발광하는 발광층일 수 있다.
- [0152] 한편, 발광층(242)은 청색광, 적색광, 녹색광 중 하나를 발광하는 발광층만을 포함할 수도 있다. 이 경우에는 컬러필터 패턴(250)를 포함하지 않을 수 있다.
- [0153] 여기서, 발광층(242)의 은 대략 1.8 이상의 굴절률을 갖는 유기발광물질로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
- [0154] 그리고, 발광층(242)은 발광영역(EA)에서 제 1 전극(241), 절연패턴(IP)의 형상에 따라 배치될 수 있다.
- [0155] 즉, 전극부분(EP)의 상면 및 절연패턴(IP)의 모폴로지(morphology)를 따르는 형상으로 배치될 수 있다.
- [0156] 예를 들어, 발광층(242)은 전극부분(EP)의 상부에서는 평탄하게 형성될 수 있으며, 절연패턴(IP)의 상부에서는 절연패턴(IP)의 모폴로지(morphology)를 따라 함몰된 형태로 형성될 수 있다.
- [0157] 또한, 발광충(242) 상부에는 발광충(242)에 전자 또는 정공 중 하나를 공급하기 위한 제 2 전극(243)이 배치될 수 있다.
- [0158] 여기서, 제 2 전극(243)은 애노드(anode) 또는 캐소드(cathode)일 수 있다.
- [0159] 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 제 2 전극(243)이 캐소드(cathode)인 경우를 예를 들어 설명한다.
- [0160] 제 2 전극(243)은 표시영역의 전면에 위치하며, 일함수 값이 비교적 작은 도전성 물질로 이루어질 수 있다. 예를 들어, 제 2 전극(243)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0161] 여기서, 제 2 전극은(243)은 발광층(242)의 모폴로지(morphology)를 따르는 형상으로 배치된다.
- [0162] 이와 같은 제 1 전극(241), 절연패턴(IP), 발광층(242) 및 제 2 전극(243)은 발광다이오드(D)를 이루며, 발광층 (242) 및 제 2 전극(243)은 발광영역(EA)에서 제 1 전극(241)의 다수의 홑(H) 각각에 형성된 절연패턴(IP) 및 홑(H) 사이의 전극부분(EP) 상면의 모폴로지(morphology)를 따르는 형상으로 배치된다.
- [0163] 즉, 발광다이오드(D)는 발광영역(EA)에서 평탄부(FP)와 함몰부(DP)가 교번하여 배치되는 형상을 가질 수 있다.
- [0164] 이와 같은 구조를 통하여, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)는 발광다이오드(D)의 함몰부 (DP)에 배치된 절연패턴(IP)을 통하여 발광다이오드(D)의 평탄부(FP)에서 발광을 유도함과 동시에, 발광다이오드(D) 내부에 전반사 되어 외부에 출력되지 못하던 광을 함몰부(DP)의 제 2 전극(243)을 통하여 반사시켜 외부로 추출할 수 있게 한다.

- [0165] 이에 따라, 광 추출 효율 향상시킴과 동시에 암부를 효과적으로 개선할 수 있게 된다.
- [0166] 도 9는 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 개략적으로 나타낸 평면도이고, 도 10은 도 9 의 X-X'를 따라 절단한 단면도이다.
- [0167] 도 9 및 도 10에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(200)의 발광다이오드(D) 는 발광영역(EA)에서 평탄부(FP)와 함몰부(DP)가 교번하여 배치되는 형상을 가질 수 있다.
- [0168] 여기서, 제 1 전극(242)은 다수의 홀(H)을 포함할 수 있다.
- [0169] 또한, 다수의 홀(H) 각각은 평면상 육각형 형상일 수 있으나, 이에 제한되지 않고 반원 형상 또는 반타원체 형상, 사각 형상, 원형상 등 다양한 형상일 수 있다.
- [0170] 여기서, 다수의 홀(H) 각각의 면적은 발광층(242)에 인접할수록 증가할 수 있다.
- [0171] 그리고, 제 1 전극(241)에 형성된 다수의 홀(H)의 단면은 역사다리꼴 형상일 수 있다. 다만, 이에 한정되는 것은 아니다.
- [0172] 제 1 전극(241)의 다수의 홀(H)의 형상은 포토리소그래피(photolithography), 습식 식각(wet etching) 및 건식 식각(dry etching) 등과 같은 공정을 통해 형성되는데, 이 때 수행하게 되는 열처리 과정을 조절하면 제 1 전극 (241)의 홀(H)의 모폴로지를 조절할 수 있다.
- [0173] 여기서, 다수의 홀(H) 각각의 하면(S1)과 제 1, 2 경사면(S2, S3)이 이루는 각도(θ)는 140° 내지 160°일 수 있으나, 이에 한정되는 것은 아니다.
- [0174] 그리고, 제 1 전극(241)의 이웃하는 홀(H) 사이의 영역으로 정의되는 제 1 전극(241)의 전극부분(EP)은 사다리 꼴 형상의 단면을 가질 수 있다.
- [0175] 여기서, 전극부분(EP)의 상면은 평탄할 수 있다.
- [0176] 발광영역(EA)에서 제 1 전극(241)의 단면은 역사다리꼴 형상의 홀(H)과 사다리꼴 형상의 전극부분(EP)이 교번하여 배치되는 형상일 수 있다.
- [0177] 한편, 제 1 전극(241)의 다수의 홀(H) 각각에 절연패턴(IP)이 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 제 1 전극(241)의 다수의 홀(H) 일부에만 절연패턴(IP)이 배치될 수도 있다.
- [0178] 또한, 절연패턴(IP)은 홀(H)의 모폴로지(morphology)를 따르는 형상으로 배치될 수 있다. 즉, 홀(H)의 하면(S1) 및 경사면(S2, S3)의 형상에 따라 절연패턴(IP)이 배치될 수 있다.
- [0179] 여기서, 절연패턴(IP)은 무기물로 이루어질 수 있다. 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물 (SiNx)로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0180] 그리고, 절연패턴(IP)의 굴절률은 1.5 내지 2로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0181] 그리고, 제 1 전극(241), 절연패턴(IP) 상에 발광층(242)이 배치될 수 있다.
- [0182] 여기서, 발광층(242)의 은 대략 1.8 이상의 굴절률을 갖는 유기발광물질로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
- [0183] 그리고, 발광층(242)은 발광영역(EA)에서 제 1 전극(241), 절연패턴(IP)의 형상에 따라 배치될 수 있다.
- [0184] 즉, 전극부분(EP)의 상면 및 절연패턴(IP)의 모폴로지(morphology)를 따르는 형상으로 배치될 수 있다.
- [0185] 예를 들어, 발광층(242)은 전극부분(EP)의 상부에서는 평탄하게 형성될 수 있으며, 절연패턴(IP)의 상부에서는 절연패턴(IP)의 모폴로지(morphology)를 따라 함몰된 형태로 형성될 수 있다.
- [0186] 또한, 발광층(242) 상부에는 제 2 전극(243)이 배치될 수 있다.
- [0187] 제 2 전극(243)은 표시영역의 전면에 위치하며, 일함수 값이 비교적 작은 도전성 물질로 이루어질 수 있다. 예를 들어, 제 2 전극(243)은 알루미늄(Al)과 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
- [0188] 여기서, 제 2 전극은(243)은 발광층(242)의 모폴로지(morphology)를 따르는 형상으로 배치될 수 있다
- [0189] 이와 같은 제 1 전극(241), 절연패턴(IP), 발광층(242) 및 제 2 전극(243)은 발광다이오드(D)를 이루며, 발광층

- (242) 및 제 2 전극(243)은 발광영역(EA)에서 제 1 전극(241)의 다수의 홀(H) 각각에 형성된 절연패턴(IP) 및 홀(H) 사이의 전극부분(EP) 상면의 모폴로지(morphology)를 따르는 형상으로 배치된다.
- [0190] 이에 따라, 발광다이오드(D)는 발광영역(EA)에서 평탄부(FP)와 함몰부(DP)가 교번하여 배치되는 형상을 가질 수 있다.
- [0191] 도 11은 본 발명의 제 2 실시예에 따른 전계발광 표시장치의 광의 경로를 개략적으로 나타낸 도면이다, 도 10을 함께 참조하여 설명한다.
- [0192] 도 11에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(도 8의 200)는 발광다이오드(D)의 함몰부(DP)에 절연패턴(IP)을 배치함으로써, 발광다이오드(D)의 평탄부(FP)에서 발광이 유도됨으로 광 추출량을 증가시킬 수 있게 된다.
- [0193] 즉, 발광다이오드(D)의 평단부(FP)에서 제 1 전극(241)과 제 2 전극(243) 사이에 발광층(242)이 샌드위치로 위치하므로, 발광다이오드(D)의 평단부(FP)가 주발광영역이 되며, 평단부(FP)의 면적이 함몰부(DP)의 면적보다 넓기 때문에 발광면적의 증가로 광 추출량을 증가시킬 수 있게 된다
- [0194] 나아가, 발광다이오드(D)의 평탄부(FP)에서 출력되는 광 중에서 발광다이오드(D) 내부에 전반사 되어 외부로 출력되지 못하던 광이 함몰부(DP)의 제 2 전극(243)에 반사되어 홑(H)이 형성된 영역으로 출력되므로 광 추출효율을 더욱 향상시킴과 동시에 암부를 효과적으로 방지할 수 있게 된다.
- [0195] 도 12a 및 도 12d는 본 발명의 제 2 실시예에 따른 전계발광 표시장치 절연패턴의 굴절률에 따른 광의 출력 모습을 개략적으로 나타낸 도면이다. 도 10을 함께 참조하여 설명한다.
- [0196] 여기서, 도 12a 및 도 12b의 전계발광 표시장치(도8의 200)의 다수의 홀(H) 각각의 하면(S1)과 제 1, 제 2 경사 면(S2, S3) 이루는 각도(Θ)는 150°로 동일하며, 절연패턴(IP)의 굴절률의 변화에 따른 광의 경로를 나타내고 있다.
- [0197] 도 12a는 절연패턴(IP)의 굴절률이 2인 경우 광의 출력 모습을 나타내고 있으며, 도 12b는 절연패턴(IP)의 굴절률이 1.5인 경우 광의 출력 모습을 나타내고 있다.
- [0198] 도 12a 및 도 12b를 비교하면, 도 12b의 절연패턴(IP)의 굴절률이 1.5인 경우가 광 추출 효율이 가장 더 높게 나타나는 것을 알 수 있다.
- [0199] 즉, 발광다이오드(D)의 평탄부(FP)에서 출력되는 광 중에서 발광다이오드(D) 내부에 전반사 되어 외부로 출력되지 못하던 광이 함몰부(DP)의 제 2 전극(243)에 반사되어 외부로 고르게 출력될 수 있게 된다.
- [0200] 따라서, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(도8의 200)는 절연패턴(IP)의 굴절률을 1.5로 형성하여 광 추출 효율을 더욱 향상시킬 수 있게 된다.
- [0201] 이와 같이, 본 발명의 제 2 실시예에 따른 전계발광 표시장치(도 8의 200)는 발광다이오드(D)의 함몰부(DP)에 배치된 절연패턴(IP)을 통하여 평탄부(FP)의 발광을 유도함과 동시에, 발광다이오드(D) 내부에 전반사 되어 외부에 출력되지 못하던 광을 함몰부(DP)의 제 2 전극(243)을 통하여 반사시켜 외부로 고르게 추출할 수 있게 한다.
- [0202] 이에 따라, 광 추출 효율 향상시킴과 동시에 암부를 효과적으로 개선할 수 있게 된다.
- [0203] 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

#### 부호의 설명

[0204] 200: 전계발광 표시장치 210: 기판

220: 박막트랜지스터 221: 게이트 전극

222: 액티브층 223: 소스 전극

224: 드레인 전극 232: 에치 스토퍼

231: 게이트 절연막 233: 보호층

236: 뱅크층 250: 컬러필터 패턴

260: 오버코팅층 241: 제 1 전극

242: 발광층 243: 제 2 전극


IP: 절연패턴 EP: 전극부분


H: 홀 D: 발광다이오드


FP: 평탄부 DP: 함몰부


### 도면


### 도면1


















# 도면7a




# *도면7*b











도면11



도면12a



도면12b

