



(12) 发明专利申请

(10) 申请公布号 CN 102448244 A

(43) 申请公布日 2012. 05. 09

(21) 申请号 201110304333. X

(22) 申请日 2006. 12. 04

(30) 优先权数据

11/292, 536 2005. 12. 02 US

(62) 分案原申请数据

200680043847. 1 2006. 12. 04

(71) 申请人 思科技术公司

地址 美国加利福尼亚州

(72) 发明人 威尔林·程 罗杰·卡尔阿姆

塞吉奥·卡麦格

(74) 专利代理机构 北京东方亿思知识产权代理

有限责任公司 11258

代理人 肖善强

(51) Int. Cl.

H05K 1/02 (2006. 01)

H05K 1/11 (2006. 01)


权利要求书 2 页 说明书 4 页 附图 9 页

(54) 发明名称

用于高速信号设计的印刷电路板

(57) 摘要

本发明公开了一种用于高速信号设计的印刷电路板以及制造该印刷电路板的方法。所述方法包括：将多个层装配成叠层，以使所述叠层中的所述多个层具有顶信号层和底信号层；形成穿过所述多个层的中空通孔，以连接所述印刷电路板中的 GND 层；在所述中空通孔内形成或嵌入用非导电材料涂覆的导体；用图案化的介电信号层覆盖所述顶层和底层；用掩蔽剂覆盖所述顶层和底层；用连接通孔内的信号迹线的导电材料镀覆所述顶层和底层；从所述顶层和底层上去除所述掩蔽剂。



1. 一种印刷电路板,包括:

构造成叠层的多个层,所述多个层具有顶层和底层以及至少一个导电层;

穿过所述多个层中至少一层的中空通孔;

在所述中空通孔中,设置于限定了所述中空通孔的表面上的导电材料,以及用非导电材料涂覆的导体;

其中,在所述顶层和底层上分别设置电介质层,并且在所述顶层和底层上设置导电材料;

其中,所述中空通孔是个盲通孔,使得所述中空通孔的所述导体连接所述多个层中的两层,所述两层中至少一层是内层,而所述两层中另一层是所述顶层和底层之一,并且所述中空通孔的所述导体不将所述顶层上的导电材料与所述底层上的导电材料连接。

2. 如权利要求 1 的印刷电路板,其中所述至少一个导电层包括至少一个接地层。

3. 如权利要求 1 的印刷电路板,其中所述至少一个导电层包括至少一个电源层。

4. 一种印刷电路板,包括:

层压成叠层构造以形成单个印刷电路板的多个印刷电路板层,其中层压叠层构造中的每个印刷电路板层包括构造成叠层的多个层,所述多个层具有顶层和底层以及至少一个导电层;

穿过所述多个层形成的多个中空通孔,所述中空通孔具有限定表面,所述限定表面具有涂覆于其上的导电材料,所述导电材料与所述至少一个导电层连接;

在每个所述中空通孔内的用非导电材料涂覆的导体;

其中,在所述顶层和底层上分别设置电介质层,并且在所述顶层和底层上设置导电材料,所述顶层上的导电材料通过所述多个中空通孔中至少一个中空通孔内的导体与所述底层上的导电材料连接,使得在每一个电路板中所述至少一个中空通孔被设置在其电路板层内,其位置使得每个印刷电路板与以叠层构造层压在一起的印刷电路板层中的相邻印刷电路板层上的所述至少一个中空通孔对齐;并且

其中,所述所个中空通孔中至少另一个是盲通孔,使得所述至少另一个中空通孔的所述导体连接所述多个层中的两层,所述两层中至少一层是内层,而所述两层中另一层是所述顶层和底层之一,并且所述至少另一个中空通孔的所述导体不将所述顶层上的导电材料与所述底层上的导电材料连接。

5. 如权利要求 4 的印刷电路板,其中所述至少一个导电层包括至少一个接地层。

6. 如权利要求 4 的印刷电路板,其中所述至少一个导电层包括至少一个电源层。

7. 如权利要求 4 的印刷电路板,其中所述至少另一个中空通孔的导体将所述内层与所述叠层构造的顶层上的导电材料或所述叠层构造的底层上的导电材料之一相连接。

8. 一种印刷电路板,包括:

构造成叠层的多个层,所述多个层具有顶层和底层以及至少一个导电层;

穿过所述多个层中至少一个层设置的第一通孔,其中所述第一通孔在其内表面上涂覆导电材料,所述导电材料与所述至少一个导电层连接,其中所述第一通孔用电介质材料填充,所述电介质材料具有小孔,在所述电介质材料小孔内设置导体;和

穿过所述多个层中至少一个层设置的第二通孔,其中所述第二通孔在其内表面上涂覆导电材料,所述导电材料与所述至少一个导电层连接,其中所述第二通孔用电介质材料填

充,所述电介质材料具有小孔并在所述电介质材料小孔内设置导体;

其中,所述顶层和底层包括电介质层并且导电材料被设置在所述顶层和所述底层上;

其中位于所述第一中空通孔内的所述导体将所述所述多个层中的一内层与所述顶层或底层中一层上的导电材料相连接;

其中位于所述第二中空通孔内的所述导体将所述所述多个层中的另一内层与所述顶层或底层中所述一层上的导电材料相连接;并且

其中位于所述第一中空通孔内的所述导体和位于所述第二中空通孔内的所述导体都不将所述顶层的导电材料与所述底层上的导电材料相连接。

9. 如权利要求 8 的印刷电路板,其中所述至少一个导电层包括至少一个接地层。

10. 如权利要求 8 的印刷电路板,其中所述至少一个导电层包括至少一个电源层。

11. 如权利要求 8 的印刷电路板,还包括:

穿过所述多个层设置的第三通孔,其中所述第三通孔在其内表面上涂覆导电材料,所述导电材料与所述至少一个导电层连接,其中所述第三通孔用电介质材料填充,所述电介质材料具有小孔并在所述电介质材料小孔内设置导体;

其中所述第三中空通孔的所述导体都将所述顶层的导电材料与所述底层上的导电材料相连接。

用于高速信号设计的印刷电路板

[0001] 相关申请的交叉引用

[0002] 本申请要求 2005 年 12 月 2 日提交的美国专利申请 No. 11/292536 的优先权,并通过引用将其全文结合在本文中。本申请是 2008 年 5 月 23 日进入中国国家阶段的中国发明专利申请 200680043847.1 (题目为“用于高速信号设计的印刷电路板中的同轴通孔”,对应于国际申请日为 2006 年 12 月 4 日的 PCT 申请 PCT/US2006/061550) 的分案申请。

技术领域

[0003] 本发明一般地涉及印刷电路板 (PCB) 组装,更具体地涉及构造穿过 PCB 叠层的同轴通孔。

背景技术

[0004] PCB 通常由两个或更多个层构成,这些层叠积在一起,各层之间被电介质材料隔开。这些层可以具有不同的厚度,并且在 PCB 中可以使用不同的电介质材料。可以对所有层应用布线或其它种类的铜结构。PCB 的最外层(顶层和底层)可以具有安装在其外表面上的构件。多层 PCB 相对于单层结构的重要优点是:多层 PCB 在较小的引脚尺寸上具有更大的布线空间,这对当前对更小尺寸构件的设计要求尤为重要。

[0005] 通孔(via)将不同 PCB 层上的迹线互连并将各层与电源层和/或接地层相连。通孔的物理性质取决于电路板的几何形状和可用空间以及应用场合。例如,在高速信号应用中,特别是对 PCB 应用 GHz 量级的频率时,层与层之间要求阻抗匹配转换。

[0006] 在高速信号设计中,阻抗连续性对于所有的互连元件(包括迹线、连接器、缆线等)都是必要的。在所有这些互连元件中,通孔最难实现阻抗控制,这是因为传统的 PCB 工艺流程不能制造同轴通孔。高频应用特别需要同轴通孔技术,因为这可以实现真正的信号阻抗连续性,提供优异的地线(GND)回路,并且有效地降低通孔之间的串扰以及通孔与迹线之间的串扰。

[0007] 一种现有的方法是用多个 GND 通孔包围一个信号通孔。采用这种方法,极大地改善了回路和阻抗控制。然而,额外的 GND 通孔占用了多层 PCB 引脚上的有效空间。为了节省空间,另一种现有的方法是将通孔一分为四,其中一对用作信号通孔,另一对用作 GND 通孔。然而遗憾的是,这种分割型通孔的性能令人难以接受。因此,确实存在对于改善在多层 PCB 中构造的通孔的阻抗控制和性能的需要。

发明内容

[0008] 本发明通过在多层 PCB 中形成同轴通孔解决了上述问题。在本发明中,通孔的镀覆壁面充当同轴通孔的接地回路,而且它还连接 PCB 中的所有接地层。在一个方面,本发明提供了一种制造具有同轴通孔的印刷电路板(PCB)的方法。首先装配具有顶部信号层和底部信号层的叠层。形成穿过该叠层的中空通孔以连接所有 GND 层,并将涂覆非导电材料的导体嵌入该通孔。先用图案化的介电信号层覆盖顶层和底层,然后再覆盖掩蔽剂。在一种

实施方式中,所述掩蔽剂是光刻胶。然后用导电材料镀覆顶层和底层以连接通孔内的信号迹线,并将掩蔽剂从顶层和底层去除。在一种实施方式中,可以使用这种方法制造多个印刷电路板层,然后将其层压形成叠层构造,其中所述叠层构造中的每个印刷电路板层均具有通孔,该通孔的位置与叠层构造中的相邻印刷电路板上的通孔对齐。

[0009] 在另一个方面,本发明提供了一种制造具有通孔的印刷电路板的方法,所述方法包括:装配多个层以形成叠层,以使所述多个层具有顶层和底层。形成穿过所述多个层的中空通孔并填充电介质材料。形成穿过所述电介质材料的孔(hole),以形成连接所述顶层与底层的小孔(aperture)。在所述小孔内嵌入或原位形成涂覆非导电材料的导体。用图案化的介电信号层覆盖顶部信号层 23 和底部信号层 25,然后用掩蔽剂覆盖。然后用导电材料镀覆顶层和底层以连接通孔内的信号迹线,并将掩蔽剂从顶层和底层去除。在一种实施方式中,可以使用这种方法制造多个印刷电路板层,然后将其层压形成叠层构造,其中所述叠层构造中的每个印刷电路板层均具有通孔,该通孔的位置与叠层构造中的相邻印刷电路板上的通孔对齐。

[0010] 通过以下详细描述并结合附图,可以清楚的了解本发明的其它特征和优点。

附图说明

[0011] 图 1 示出了其中形成有与同轴通孔相适应的小孔的多层 PCB;

[0012] 图 2 示出了被图案化的介电信号层覆盖的图 1 的多层 PCB;

图 3 示出了增加了另外的电介质层 22 的多层 PCB;

[0013] 图 4 示出了被掩蔽剂部分覆盖以限定电介质层从而暴露用于镀覆的信号区域的多层 PCB;

[0014] 图 5 示出了已去除掩蔽剂的图 4 的多层 PCB;

[0015] 图 6 示出了具有为了镀覆而涂覆于顶部和底部表面的掩蔽层的多层 PCB;

[0016] 图 7 示出了具有涂覆于顶部和底部表面的镀覆层的多层 PCB;

[0017] 图 8 示出了已去除掩蔽层的多层 PCB;

[0018] 图 9 示出了具有填充了电介质材料的通孔的多层 PCB;

[0019] 图 10 示出了具有形成在填充了电介质材料的通孔内的小孔的图 9 的多层 PCB;

[0020] 图 11 示出了具有嵌入形成在电介质材料的小孔中的同轴通孔的图 13 的多层 PCB;

[0021] 图 12 示出了装配成叠层前的多个多层 PCB;

[0022] 图 13 示出了装配成叠层后的图 12 的多层 PCB。

具体实施方式

[0023] 图 1-13 示出了根据本发明的实施方式的整个方法的各个阶段的多层 PCB 的剖面图。在某些情况下,为了清楚起见,图 1-13 所示的 PCB 的尺寸有所放大。现在参见图 1,图 1 示出了 PCB 10,PCB 10 具有设置成叠层的多个层 12,且其上形成有小孔以提供通孔 14。如图所示,PCB 10 包括电介质层 22 和接地层 24,但在其它实施方式中,至少某些接地层 24 可被电源层替换。在一种实施方式中,通孔 14 在其孔内表面上涂覆有导电涂层材料 15。导电涂层材料 15 用作同轴通孔的接地回路。导电涂层材料 15 还连接 PCB 10 中的所有 GND

层 24。同轴通孔 16 嵌套在通孔 14 内。

[0024] 图中所示的同轴通孔 16 内具有被绝缘层 20 包围的导电元件 18。图 2 中增加了信号层 23、25，然后图 3 中增加了另外的电介质层 22。如图 4 所示，掩蔽材料（如光刻胶）被涂覆以形成掩蔽层 26，从而限定下方的电介质层 22，暴露用于镀覆的信号区域。然后去除掩蔽层 26，如图 5 所示。在优选的实施方式中，通过已知的方法去除光刻胶。

[0025] 现在参见图 6，将掩蔽层 26 再次涂覆于 PCB 10 的顶部和底部表面。在图 7 中，增加了镀覆层 28、29。增加镀覆层 28、29 之后，去除掩蔽层 26，PCB 10 的镀覆层 28、29 通过同轴通孔 16 连接。

[0026] 在另一种实施方式中，本发明提供了形成在 PCB 中的用电介质材料填充的通孔。电介质材料内形成有小孔，并且同轴通孔嵌套在所述小孔中。参见图 9，多层 PCB 50 由电介质层 62 和 GND 层 64 构成，多层 PCB 50 包括通孔 52，通孔 52 的表面涂覆有导电涂层材料 53。然后用电介质材料 54 填充通孔 52。然后形成穿过电介质材料 54 的小孔 56，如图 10 所示。用导电材料 60 镀覆小孔 56，形成具有导电元件 60、电介质层 54 和保护层 53 的同轴通孔 58，如图 11 所示。然后如图 2-5 所述处理 PCB 50。首先，将电介质层涂覆在 PCB 50 的顶部和底部表面上。涂覆电介质层之后，涂覆信号层。然后，通过将掩蔽材料加到 PCB 50 的顶部和底部表面上，使 PCB 50 准备用于镀覆。然后在顶部和底部表面上对 PCB 50 进行镀覆，并去除掩蔽材料。在优选的实施方式中，掩蔽材料是光刻胶，采用已知方法去除掩蔽材料。

[0027] 可以使用各种技术来涂覆光刻胶，包括将 PCB 10、50 浸渍在光刻胶溶液中，或将光刻胶溶液喷雾、刷涂或辊涂在所需表面上。涂覆光刻胶之后，可以采用已知技术将过量的溶剂从 PCB 10、50 中烘焙出来，例如使 PCB 10、50 受到热空气的环流或将红外线或其它辐射热源聚集在 PCB10、50 上。

[0028] 在本发明的实施方式采用的镀覆过程中，金属被涂覆在通孔 16 上，从而在 PCB 10、50 的顶部表面与底部表面之间提供有效的连接，这是通过与所形成的通孔形成连接来实现的。所选金属应当具有高电导率，以便于承载高电流而不降低电压。而且，所选金属应当对于各层包围通孔 16 的表面具有良好的粘附性。

[0029] 现在参见图 12 和 13，在本发明的实施方式中，通过依次层压 PCB 层 80、82、84，将多个 PCB 10、50 装配成单一的多层 PCB 100。以此方式，通孔 86 将至少一个内层 88 与多层 PCB 中的另一个层 90 连接，这对于半导通孔是有用的。虽然图 12 和 13 放大了 PCB 层 80、82、84 的尺寸，但应理解金属层的实际厚度并不影响将图 12 中的 PCB 层 80、82、84 层压成多层 PCB 100。还应理解，尽管图 12 中示出了 3 个 PCB 层，但多层 PCB 100 的结构还可包括其它的 PCB 层。在 PCB 层 80、82、84 的层压中，可以使用现有的 PCB 板层压时所用的各种粘附剂。此外，虽然 PCB 层 80、82、84 均包含接地层和 / 或电源层，但在一种实施方式中，最终的组件中也可以包括一些不具有电源层或接地层但具有本发明的同轴通孔的层。

[0030] PCB 10、50、100 可以包含粘附在一层绝缘体上的经蚀刻的导体。具有导电性的经蚀刻的导体也被称为迹线或轨线。绝缘体被称为基板。根据本发明的各种实施方式，PCB 10、50 可使用各种方法来进行构造。PCB 10、50、100 的结构中可混入抗蚀油墨，从而保护本发明的多构件叠层的外表面或构件表面上铜箔。后续的蚀刻去除不期望的铜。或者，在涉及混合电路应用的实施方式中，油墨可具有导电性，印刷在空白（非导电性）板上。PCB 10、

50、100 的结构还可以包括光掩膜,并如上所述通过化学蚀刻将铜箔从基板上去除。还可以使用 2 轴或 3 轴机械研磨系统将铜箔从基板上研磨掉,来构造 PCB 10、50、100。

[0031] 根据本发明的实施方式,PCB 10、50、100 可包括由用酚醛树脂(如 Pertinax™)浸渍的纸张制成的基板。在其它实施方式中,基板由 FR-4 材料构成。在其它实施方式中,基板由具有低介电常数(电容率)和损耗因数的塑料构成,例如 **Rogers®** 4000、**Rogers®** Duroid、**DuPont®** **Teflon®** (GT 和 GX 型) 产品、聚亚胺、聚苯乙烯和交联聚苯乙烯。对于使用柔性 PCB 的应用,PCB 10、50、100 可包括由 **DuPont®** **Kapton®** 聚亚胺薄膜等构成的基板。

[0032] PCB 10、50、100 还可以包括在将构件焊接到 PCB 10、50 之后通过浸渍或喷雾而涂覆的保形涂层。该保形涂层可以是在真空室中溅射到 PCB 10、50、100 上的硅酮橡胶或环氧化物或塑料的稀溶液。

[0033] 尽管上文详细描述了本发明的优选实施方式,但应当认识到,在不脱离本发明的精神的前提下,可以对本发明的实施方式进行各种改进。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13