



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2011년01월13일  
(11) 등록번호 10-1007273  
(24) 등록일자 2011년01월04일

(51) Int. Cl.  
*H01L 21/20* (2006.01)  
(21) 출원번호 10-2008-0041351  
(22) 출원일자 2008년05월02일  
심사청구일자 2008년05월02일  
(65) 공개번호 10-2008-0107256  
(43) 공개일자 2008년12월10일  
(30) 우선권주장  
0755512 2007년06월06일 프랑스(FR)  
(56) 선행기술조사문헌  
KR1020030059280 A\*  
KR1020070042457 A\*  
US20040121557 A1\*  
\*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
에스오아이테크 실리콘 온 인슐레이터 테크놀로지스  
프랑스, 38190 베르낭, 빠크 테크놀로지크 데 폰  
텐느, 슈맹 데 프랑크  
(72) 발명자  
아레나 샬탈  
미국 애리조나 82505 메사 이 아이비글렌 씨클  
3847  
레테르트르 파브리스  
프랑스 38240 메이랑 슈맹 데 뷔클로스 40  
(74) 대리인  
리앤목특허법인

전체 청구항 수 : 총 16 항


심사관 : 오창석

(54) 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법

(57) 요약

본 발명은, 지지 기판 상에 반도체 물질의 적어도 하나의 결정성장 씨드층을 포함하고, 지지 기판과 결정성장 씨드층 각각은 그들의 결합 면의 주위 상에 둥근 모서리 또는 모서리 만곡 영역을 가지는 에피택시를 위한 복합물 구조의 제조 방법과 관련된다. 제조 방법은 지지 기판 상에 직접 결정성장 씨드층을 웨이퍼 결합하는 적어도 하나의 단계 및 결정성장 씨드층을 박형화하는 적어도 하나의 단계를 포함하고, 박형화 단계 이후에 결정성장 씨드층은 초기 직경과 동일한 직경을 가진다.

대표도



**특허청구의 범위**

**청구항 1**

지지 기판(10) 상에 반도체 물질의 적어도 하나의 결정성장 씨드층(11)을 포함하고, 상기 지지 기판(10)과 상기 결정성장 씨드층(11) 모두는 그들의 결합면의 주위 상에 둥근 모서리(chamfer) 또는 모서리 만곡 영역(edge rounding zone)을 가지는 에피택시를 위한 복합물 구조(13)의 제조하기 위한 제조 방법에 있어서,

상기 제조 방법은,

상기 지지 기판(10) 상에 분자 접촉에 의하여 상기 결정성장 씨드층(11)을 결합하는 적어도 하나의 단계 및

상기 결정성장 씨드층(11)을 박형화(thinning)하는 적어도 하나의 단계를 포함하고,

상기 박형화 단계 이후에 상기 결정성장 씨드층(11)은 초기 직경과 동일한 직경을 가지고,

상기 결정성장 씨드층(11)은 5 내지 100  $\mu\text{m}$  범위의 최종 두께로 박형화되는 것을 특징으로 하는 제조 방법.

**청구항 2**

삭제

**청구항 3**

삭제

**청구항 4**

제 1 항에 있어서,

상기 결정성장 씨드층(11)은 그 표면 상에  $10^9/\text{cm}^2$  미만의 결합 밀도를 가지는 것을 특징으로 하는 제조 방법.

**청구항 5**

제 1 항에 있어서,

상기 지지 기판(10)은 다결정 AlN, 단결정 또는 다결정 GaN, 단결정 또는 다결정 SiC, 사파이어, 세라믹, 금속 합금 중 적어도 하나로부터 선택된 물질로 구성되는 것을 포함하는 것을 특징으로 하는 제조 방법.

**청구항 6**

제 5 항에 있어서,

상기 반도체 물질의 상기 결정성장 씨드층(11)은 단결정 Si, 단결정 SiC, 단결정 사파이어, 2원계(binary), 3원계(ternary), 또는 4원계(quaternary) III족 질화물(III/N) 또는 III족/V족 물질 중 적어도 하나로부터 선택된 물질로 구성되는 것을 특징으로 하는 제조 방법.

**청구항 7**

제 1 항에 있어서,

상기 결합 단계 이전에, 상기 지지 기판(10)의 결합면 상에, 상기 반도체 물질의 상기 결정성장 씨드층(11)의 결합면 상에 또는 이들 모두 상에 결합층을 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.

**청구항 8**

제 7 항에 있어서,

상기 결합층은 산화물, 다이아몬드, AlN, 또는 실리콘 질화물 층으로부터 선택된 것을 특징으로 하는 제조 방법.

**청구항 9**

제 1 항에 있어서,

결합되는 각각의 면의 표면을 5Å RMS 미만의 표면 거칠기를 가지도록 평탄화하는 단계를 포함하는 것으로 하는 제조 방법.

**청구항 10**

결정성장 씨드층(11)을 포함하는 복합물 구조(13) 상에 반도체 물질의 층(14)을 에피택셜 성장시키는 단계를 포함하고,

상기 복합물 구조(13)는 상기 청구항 제 1 항 및 제 4 항 내지 제 9 항 중 어느 한 항의 제조 방법에 따라서 형성된 것을 특징으로 하는 반도체 물질의 층의 제조 방법

**청구항 11**

제 10 항에 있어서,

상기 반도체 물질의 상기 층(14)을 에피택셜 성장시키는 단계를 수행하기 전에,

상기 결정성장 씨드층(11) 상에 핵생성층을 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.

**청구항 12**

제 10 항에 있어서,

상기 에피택셜 성장 단계는 적어도 100 μm의 상기 반도체 물질의 상기 층(14)과 상기 결정성장 씨드층(11)의 결합 두께를 얻기 위하여 일정한 시간동안 수행되는 것을 특징으로 하는 제조 방법.

**청구항 13**

제 12 항에 있어서,

상기 지지 기판(10) 및 상기 결정성장 씨드층(11)을 제거하는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.

**청구항 14**

제 13항에 있어서,

상기 지지 기판(10) 및 상기 결정성장 씨드층(11)을 제거하는 단계 이후에,

50 μm 미만의 만곡(bow)을 얻기 위하여, 상기 반도체 물질의 상기 층(14) 상에 양면 랩핑(double-sided lapping)을 수행하는 단계;

상기 제거 단계 이후에 노출된 면을 연마하는 단계; 및

상기 반도체 물질의 상기 층(14)의 주위 부분(14a)을 제거하는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.

**청구항 15**

제 10 항에 있어서,

상기 반도체 물질의 상기 층(14)은 GaN 층 또는 2원계, 3원계, 또는 4원계 III족 질화물(III/N) 물질인 것을 특징으로 하는 제조 방법.

**청구항 16**

복합물 구조(13)를 포함하는 다중층(multilayer) 구조에 있어서,

결정성장 씨드층(11)은 지지 기판(10)과 동일한 직경을 가지고,

반도체 물질의 상기 결정성장 씨드층(11)은 적어도 5 μm의 두께를 가지는 다중층 구조.

**청구항 17**

제 16 항에 있어서,

상기 다중층은 상기 결정성장 씨드층(11) 상에 에피택셜 성장에 의하여 형성된 반도체 물질의 층(14)을 더 포함하는 것을 특징으로 하는 다중층 구조.

**청구항 18**

제 17 항에 있어서,

상기 반도체 물질의 상기 층(14)은 적어도 100 μm의 두께를 가지거나, 또는

상기 반도체 물질의 상기 층(14)과 상기 결정성장 씨드층(11)은 함께 적어도 100 μm의 두께를 가지는 것을 특징으로 하는 다중층 구조.

**명세서**

**발명의 상세한 설명**

**기술 분야**

[0001] 본 발명은 지지 기판과 반도체 물질의 층의 에피택셜 성장이 수행되는 결정성장 씨드층을 통상적으로 포함하는 복합물 구조들로부터 에피택셜 (동종에피택시 또는 이종에피택시) 성장에 의하여 제조된, III족 질화물(III/N), III족/V족 형 또는 IV족 물질들과 같은 반도체 물질들의 층들의 영역과 관련된다. 용어 "III족/V족 형의 물질들"은 원소 주기율표의 III족 및 V족의 원소들을 포함하는 물질들을 의미하는 것으로 이해하여야 하며, 이러한 물질들은 2원계(binary), 3원계(ternary), 또는 4원계(quaternary) 물질들일 수 있다.

**배경 기술**

[0002] 복합물 구조의 이러한 유형은 공지된 스마트 컷(Smart Cut<sup>®</sup>) 기술을 이용하여 통상적으로 제조될 수 있다. 상기 스마트 컷 기술을 이용한 에피택셜 성장을 위한 복합물 구조의 일예가 도 1a 내지 도 1c에 도시되어 있다.

[0003] 도 1a는 소스 기판 또는 도우너 기판(1)을 도시하며, 기판 내의 소정의 두께에서 약한 영역(2)을 생성하기 위해 이온 종들(10) (예를 들어 H<sup>+</sup> 이온들)의 충격에 의하여 이온 주입이 소스 기판 또는 도우너 기판(1)의 일면에 수행된다. 도 1b에 도시된 바와 같이, 도우너 기판(1)의 이온 주입이 수행된 면은 지지 기판 또는 "수용" 기판(3)과 (웨이퍼 결합에 의하여) 직접 접촉한다. 이어서, 도 1c에 도시된 바와 같이, 상기 수용 기판 상에 이온 주입이 수행된 상기 면과 상기 도우너 기판의 상기 약한 영역 사이에 위치하는 부분을 전달하기 위하여, 상기 도우너 기판은 상기 약한 영역에서 분리되며, 상기 전달된 부분은 결정성장 씨드층(4)을 구성한다.

[0004] 도 1c에 도시된 바와 같이, 상기 스마트 컷기술에 의하여 지지 기판 상으로 얇은 결정성장 씨드층을 전달하여 복합물 기판들을 제조하는 동안에, 상기 얇은 층(4)의 전달되지 않은 부분에 상응하는 "배제 영역" 또는 고리 영역(ring, 5)이 지지 기판(1)의 주위에 형성된다.

[0005] 도 1b에 매우 개략적으로 도시된 바와 같이, 또한 세미(SEMI<sup>™</sup>) 기준들에 따라서, 도우너 기판(1) 및 지지 기판(3)은 각각의 표면들의 주위에 둥근 모서리(chamfer) 또는 모서리 만곡 영역(edge rounding zone)(1a, 3a)을 가지며, 이러한 둥근 모서리 또는 모서리 만곡 영역은 기판들을 더 용이하게 핸들링하도록 하고, 이러한 모서리들이 직각 모서리(projecting edge)인 경우에 생성될 수 있는 웨이퍼 표면들의 미립자 오염의 원인인 모서리 파편들의 생성을 방지하는 역할을 한다.

[0006] 그러나, 이러한 둥근 모서리의 존재는 지지 기판과 도우너 기판은 그들의 주위에서 좋은 접촉의 구현을 방해한다. 결과적으로, 어셈블리(assembly)의 주위에서 얻는 결합력은 상기 지지 기판 상으로 전달되는 상기 도우너 기판의 부분들의 전체 폭에 걸쳐서 충분하지 않다. 전달되는 결정성장 씨드층(4)은 수 백 nm로 한정되는 작은 두께를 가지며, 이는 이온 주입에 의하여 형성되기 때문이다. 이와 같은 작은 두께는 상기 씨드층을 기계적으로 약하게 하고, 분리 중에 둥근 모서리에서 파괴될 수 있다. 따라서, 도우너 기판(1)으로부터 분리되는 상기

층(4)은 상기 지지 기판의 주위에 전달되지 않고, 이에 따라 배제 영역(5)을 형성한다.

- [0007] 결정성장 씨드층 상에 에피택시에 의하여 형성되고 상기 배제 영역을 포함하는 두꺼운 층(thick layer)은 전달된 얇은 씨드층의 끝부분을 제외한 직경에 따르게 되고, 이는 표준화된 지지 기판의 직경보다 작다. 이러한 결과는 물질의 손실을 초래한다.
- [0008] 또한, 스마트 컷 기술에 따라 얇은 층을 전달하기 위한 도우너 기판으로서 두꺼운 층을 사용하는 경우에 있어서, 상기 모서리 만곡에 의하여 배제 영역이 다시 형성된다. 얻어진 기판은 그 끝부분에 손실 물질의 상당한 양의 고리 영역을 가지게 되고, 따라서 사용을 제한한다.
- [0009] 미국특허번호 제US6,974,760호는 이러한 현상을 개시하고, 또한 이러한 배제 영역에 상응하는 도우너 기판 상의 물질을 감소시키고 분리 시에 벗겨질 수 있도록 이온 주입 도즈와 에너지를 파라미터화 하는 얇은 층의 전달 방법을 개시한다. 따라서, 도우너 기판은 보다 용이하게 재사용된다.
- [0010] 그러나, 특정한 전달 방법을 사용하거나 또는 사용하지 않거나, 전달된 층의 주위에는 배제 영역이 항상 존재한다. 표준화된 기판의 직경과 동일한 직경을 가지는 전달 층을 얻기 위하여, 전달되는 층의 원하는 직경에 비하여 큰 직경을 가지는 지지 기판들 및 도우너 기판들을 사용하는 것이 필수적이다. 그러나, 추가적인 물질 비용 이외에도, 이러한 유형의 복합물 구조를 제조하기 위하여 사용되는 처리 장비들은, 예를 들어 200 mm 직경의 웨이퍼들과 같이, 특정한 (표준) 직경들을 가지는 수용 웨이퍼들에만 적합하다. 이러한 장비들은 통상적으로 다른 직경들에 적용될 수 없다.
- [0011] 또한, 상기 지지 기판과 상기 약화된 도우너 기판 사이의 결합을 강화시키기 위하여 필요한 가열은 상기 어셈블리가 충분히 결합되기 전에 파괴를 야기해서는 안된다. 이러한 경우에 있어서, 부분적이거나 부정확한 파괴의 위험이 있다. 낮은 온도에서 결합을 위한 이러한 요구에도 불구하고, 충분한 접촉을 얻기 위하여, 결합되는 표면들은 완전하게 평평하여야 하고, 또한 우수한 접촉과 최대의 접촉을 얻기 위하여, 그 상의 어떤 거칠기도 높은 수준으로 연마되어야 한다. 이는 특히 SiC 또는 GaN와 같은 단단한 물질들에 있어서 제조 공정 비용을 더 증가시킨다.

**발명의 내용**

**해결 하고자하는 과제**

- [0012] 본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로서, 특히 III족 질화물(III/N), III족/IV족 및 IV족 유형과 같은 반도체 물질들로 구성되고 성장 층의 초기 직경과 상응하는 특정의 직경을 가지는 두꺼운 층들의 에피택셜 성장을 허용하는 구조를 제공하는 것이며, 또한 주위에 둥근 모서리(chamfer) 또는 모서리 만곡 영역(edge rounding zone)을 가지는 웨이퍼를 사용하는 경우에도 에피택셜 성장을 허용하는 구조를 제공하는 것이다.
- [0013] 이러한 목적은 지지 기판 상에 반도체 물질의 적어도 하나의 결정성장 씨드층을 포함하고, 상기 지지 기판과 상기 결정성장 씨드층 각각은 그들의 결합 면의 주위 상에 상기 둥근 모서리 또는 상기 모서리 만곡 영역을 포함하는 에피택시를 위한 복합물 구조의 제조 방법에 의하여 구현되고, 상기 제조 방법은 상기 지지 기판 상에 상기 결정성장 씨드층을 분자 접촉에 의하여 결합하는 적어도 하나의 단계 및 상기 결정성장 씨드층을 박형화하는 적어도 하나의 단계를 포함하고, 상기 박형화 단계 이후에 상기 결정성장 씨드층은 초기 직경과 동일한 직경을 가진다.

**과제 해결수단**

- [0014] 본 발명의 일 측면에 있어서, 박형화된 결정성장 씨드층의 최종 두께가 둥근 모서리 또는 모서리 만곡 영역이 연장되는 두께에 비하여 크도록, 결정성장 씨드층의 제거될 두께가 선택된다.
- [0015] 상기 씨드층은 일단 박형화된 경우에도, 스마트 컷 기술을 이용한 전달에 의하여 얻는 두께에 비하여 두껍다. 따라서, 상기 층은 스마트 컷 기술에 의한 경우에 비하여 더 큰 기계적 강도를 가지며, 이에 따라 다양한 취급 공정들 중에 부서지는 것을 방지할 수 있고, 결과적으로 구조의 잔여 부분들 또는 후속의 성장 부분들의 오염을 방지할 수 있다. 이러한 결정성장 씨드층은 5 μm 내지 100 μm의 최종 두께, 바람직하게는 50 μm의 최종 두께로 박형화 될 수 있다.
- [0016] 상기 지지 기판은 특히 하기의 물질들 중에 적어도 하나로부터 선택된 물질로 구성될 수 있다: 다결정 AlN, 단

결정 또는 다결정 GaN, 단결정 또는 다결정 SiC, 사파이어, 알루미늄 산화물 또는 알루미늄과 같은 세라믹, 또는 하스텔로이(Hastelloy) 유형의 Mo, Cr 및 Ni 합금과 같은 금속 합금이고, 이러한 합금은 에피택셜 성장하는 물질의 열 팽창율과 근접한 열 팽창율을 가지도록 선택된 다양한 금속들의 비율들을 가진다.

- [0017] 특히, 반도체 물질의 상기 결정성장 씨드층은 하기의 물질들 중에 적어도 하나로부터 선택된 물질로 구성될 수 있다: (111) Si와 같은 단결정 Si, 단결정 SiC, 단결정 사파이어, 및 2원계, 3원계, 또는 4원계 III족 질화물(III/N) 또는 III족/V족 물질들이다. 이러한 물질들은 갈륨 질화물(GaN)과 같은 III족 질화물(III/N) 물질들의 에피택셜 성장에 사용될 수 있다. 이들 중의 일부는, 예를 들어 Si, 게르마늄과 같은 IV족 물질들 또는 GaAs와 같은 III족/V족 물질들의 에피택셜 성장에 사용될 수 있다.
- [0018] 본 발명의 일 측면에 있어서, 상기 제조 방법은, 상기 결합 단계 이전에, 상기 지지 기판(10)의 결합면(bonding face) 상에 및/또는 상기 반도체 물질의 상기 결정성장 씨드층(11)의 결합면 상에 결합층(bonding layer), 예를 들어 산화물 층을 형성하는 단계를 포함한다.
- [0019] 본 발명의 다른 측면에 있어서, 본 발명의 제조 방법은 상기 지지 기판의 상기 결합 표면 및 상기 성장층의 상기 결합 표면을 직접적으로, 또는 상기 결합층들의 결합 표면들을 플라즈마 처리에 의하여 활성화하는 단계를 포함한다.
- [0020] 상기 결합 단계는 상기 표면들을 상온에서 직접 접촉하도록 위치하는 단계를 포함한다. 상기 결합을 강화하기 위한 하나 또는 그 이상의 안정화 어닐링 단계들은 약 100°C 내지 1000°C 범위에서 수행된다. 상기 안정화 어닐링 단계는 특히 적어도 한 시간 동안 약 200°C 내지 500°C 범위에서 수행된다. 상기 결합을 수행하기 위한 열 예산(thermal budget) (온도/시간 쌍)이 제한되지 않는 한, 파괴를 방지하기 위하여 스마트 컷 기술에서의 경우에 비하여, 웨이퍼들이 완전한 평평도를 가지거나 특히 낮은 거칠기를 가지는 것이 상대적으로 중요하지 않다. 결합층이 사용되는 경우에 있어서, 웨이퍼들의 면들의 거칠기는 실질적으로 1 μm RMS 수준이다. 이는 최종처리가 상대적으로 경제적인 것을 의미한다. 따라서, 복합물 구조를 제조하는 비용을 감소할 수 있고, 상기 복합물 구조가 단지 적은 시간 동안 필요한 경우에 특히 이점이 있다. 이는 상기 복합물 구조가 최종 소자에서 나타나지 않고, 에피택셜하게 성장한 반도체 물질이 형성된 후에는 상기 씨드층이 파괴되기 때문이다.
- [0021] 본 발명의 하나의 특정한 측면에 있어서, 상기 결정성장 씨드층의 박형화 단계는 여러 가지 단계들로 수행되며, 두 개의 연속적인 박형화 단계들 사이에 수행되는 상기 결합을 안정화하기 위한 어닐링 단계를 포함하고, 상기 안정화 어닐링 단계들 각각은 증가된 온도, 즉, 선행하는 어닐링 단계에 비하여 높은 온도에서 수행된다. 상기 박형화 단계들 및 상기 어닐링 단계들은 상기 씨드층의 원하는 두께 및 원하는 결합력을 얻을 때까지 반복된다.
- [0022] 또한, 본 발명은 반도체 물질, 특히 III족/V족, III족 질화물(III/N), 및 IV족과 같은 반도체 물질의 층을 제조하는 제조 방법에 관련된다. 상기 제조 방법은 결정성장 씨드층을 포함하는 복합물 구조 상에 반도체 물질의 층의 에피택셜 성장을 포함하고, 상기 복합물 구조는 상술한 제조 방법에 따라서 제조된다.
- [0023] 본 발명의 일 측면에 있어서, 상기 에피택셜 성장은, 자기 지지(self-supporting)에 충분한 두께, 예를 들어 적어도 100 μm의 두께를 가지는 반도체 물질의 층의 형성과 상응하도록 일정한 시간 동안 수행된다. 변형 예에 있어서, 상기 결정성장 씨드층은 에피택셜 재성장(overgrowth)에 사용될 수 있는 자기 지지 구조를 형성하기 위하여 에피택셜하게 성장한 반도체 물질의 층을 포함할 수 있다.
- [0024] 이러한 경우에 있어서, 반도체 물질의 층의 상기 에피택셜 성장은 씨드층과 반도체 층의 적어도 100 μm의 결합 두께를 가지게 할 수 있도록 일정한 시간동안 수행된다.
- [0025] 반도체 물질의 층을 제조하는 제조 방법은, 반도체 물질의 층의 에피택셜 성장 전에, 상기 결정성장 씨드층 상에 핵생성층을 형성하는 단계를 포함할 수 있다. 이러한 핵생성층은 에피택셜하게 성장한 반도체 물질의 결정 품질을 개선하는 버퍼층으로 기능할 수 있다.
- [0026] 반도체 물질의 층을 제조하는 제조 방법은 하기의 단계들 중에 하나 또는 그 이상을 더 포함할 수 있다:
- [0027] - 상기 반도체 물질의 층의 상기 에피택셜 성장 이후에, 상기 지지 기판 및 선택적으로 핵생성층을 포함하는 상기 결정성장 씨드층(자기 지지 반도체 층의 경우)을 제거한다;
- [0028] - 상기 반도체 물질의 층의 상기 에피택셜 성장 이후에, 상기 지지 기판(자기 지지 씨드층/반도체 층 구조의 경우)을 제거한다;
- [0029] - 50 μm 미만의 만곡(bow)을 얻기 위하여, 상기 반도체 물질의 자기 지지 층을 양면 랩핑(double-sided



lapping)한다. 거칠기 및 잠재적인 가공 경화(work-hardened) 영역을 감소시키기 위하여, 상기 제거에 의하여 노출된 면을 연마한다. 상기 반도체 물질의 층 내의 평균 전위 밀도를  $10^6/\text{cm}^2$  미만으로 얻기 위하여, 상기 반도체 물질의 층의 주위 부분들을 제거하는 단계를 수행한다.

- [0030] 본 발명은 또한 상술한 바와 같은 에피택시를 위한 복합물 구조를 제조하는 제조 방법에 따라 제조된 복합물 구조를 포함하는 다중층과 관련되며, 상기 복합물 구조는 적어도 5  $\mu\text{m}$ 의 두께를 가지는 반도체 물질의 결정성장 씨드 층을 포함한다.
- [0031] 상기 다중층은 상술한 바와 같은 반도체 물질의 층을 제조하는 제조 방법에 따라서, 에피택셜 성장에 의하여 상기 결정성장 씨드층 상에 형성된 반도체 물질의 층을 더 포함할 수 있다.
- [0032] 본 발명의 일 측면에 따라서, 상기 반도체 물질의 층은 자기 지지에 충분하도록 적어도 100  $\mu\text{m}$ 의 두께를 갖는다. 이는 적어도 100  $\mu\text{m}$  두께의 씨드층/반도체 층 구조를 형성할 수 있는 두께를 가질 수 있고, 이것은 자기 지지 구조이다.

**효과**

- [0033] 따라서, 본 발명의 제조 방법은, 스마트 컷 기술을 이용하여 제조된 성장 기판과 비교하여, 직경의 감소없이 에피택셜 성장한 층들을 형성하기 위한 성장 기판을 얻을 수 있다. 이는, 스마트 컷 기술을 사용한 복합물 구조의 제조와는 달리, 본 발명의 제조 방법에 따른 복합물 구조는 성장 씨드층을 전달하지 않고 제조되기 때문이다. 따라서, 상기 층의 주위 상에 배제 영역의 발생을 방지할 수 있고, 이에 따라 상기 씨드층을 형성하도록 사용된 웨이퍼의 초기 직경에 상응하는 특정한 직경을 가지는 성장 씨드층을 직접 제공할 수 있다. 또한, 이러한 씨드층으로부터 구한 반도체 물질의 두꺼운 층은 결과적으로 동일한 특정한 직경을 가진다.
- [0034] 또한, 본 발명의 제조 방법이 상기 씨드 층의 주위 상에 배제 영역을 포함하지 않으므로, 상기 복합물 구조는 통상적인 처리 장치를 이용하여 씨드층과 표준 직경을 가지는 지지 기판으로 직접적으로 형성될 수 있다.

**발명의 실시를 위한 구체적인 내용**

- [0035] 본 발명은 일반적으로 에피택시에 의하여 웨이퍼들의 형상으로의 반도체 물질들, 특히 III족/V족, III족 질화물(III/N), 및 IV족 물질들의 층들의 제조에 적용되며, 이러한 층들은 에피택시에 의하여 형성된 직후에 특정한 웨이퍼 직경을 가진다. 이러한 목적을 위하여, 둥근 모서리(chamfer) 또는 모서리 만곡 영역(edge rounding zone)을 가지는 웨이퍼로부터 시작된 에피택시를 위한 복합물 구조를 제조하는 제조 방법을 제공하는 것을 목적으로 하고, 상기 제조 방법은 결정성장 씨드층을 형성하기 위하여 사용된 웨이퍼의 초기 직경과 비교하여 직경의 손실 없이 반도체 물질의 에피택셜 성장층들을 형성할 수 있다. 하기에 설명되는 바와 같이, 본 발명에 따른 에피택시를 위한 복합물 구조는 적어도 지지 기판 및 반도체 물질의 결정성장 씨드 층을 포함한다.
- [0036] 냉각하는 동안 및 에피택셜하게 성장한 층의 두께가 문턱 두께를 초과하는 경우에 크랙의 발생을 방지하기 위하여, 상기 복합물 구조로부터 에피택시에 의하여 형성될 수 있는 반도체 물질의 열팽창계수(thermal expansion coefficient, TEC)와 근접한 열팽창계수를 가지는 지지 기판의 물질이 선택될 수 있다.
- [0037] 상기 지지 기판의 물질은, 다결정 AlN (단결정 AlN에 비하여 경제적임), 단결정 또는 다결정 SiC, 하스텔로이(Cr, Mo 및 Ni의 합금)와 같은 금속 합금, 사파이어, 알루미나( $\text{Al}_2\text{O}_3$ )로 알려진 알루미늄 산화물과 같은 세라믹, 또는 에피택셜하게 성장하는 반도체 물질의 열팽창계수와 상응하는 열팽창계수를 가지는 모든 경제적인 물질들을 포함한다. 갈륨 질화물(GaN) 에피택시의 경우에 있어서, 상기 지지 기판은 바람직하게는 다결정 또는 단결정 GaN 및 다결정 알루미늄 질화물(AlN)로부터 선택될 수 있다. 다결정 AlN이 세라믹이므로, 그의 열팽창계수는 갈륨 질화물(GaN)의 열팽창계수와 상응하도록 제조하는 동안 조정될 수 있다.
- [0038] 상기 결정성장 씨드층의 물질은 단결정 물질이다. 배면 상에  $10^9/\text{cm}^2$  미만의 결함 밀도, 바람직하게는  $10^6/\text{cm}^2$  미만의 결함 밀도, 예를 들어 게르마늄 물질의 경우에는  $10^4/\text{cm}^2$ 의 결함 밀도를 가지도록 반도체 물질이 성장하도록 허용할 수 있다. 에피택셜하게 성장한 반도체 물질의 층의 상기 배면은 상기 결정성장 씨드층과 결합하는 면과 상응하고, 후속의 사용을 위한 층의 최종 준비 동안 박형화할 수 있다. 성장하는 동안 형성된 에피층의 결함 농도가 감소하는 경향이 있으므로, 이러한 면은 상기 반도체 물질의 층의 가장 높은 결함 밀도를 가진다. 갈륨 질화물(GaN)의 경우에 있어서, 그 성장은 섬유 아연석(wurtzite)의 결정 구조의 c-축을 따라서 수행되고, 이를 통상적으로 N-극성면(N-polarity face)이라한다.

- [0039] 동중에피택시에 의하여 반도체 물질의 층을 형성하는 경우에 있어서, 상기 결정성장 씨드층은 그 표면 상에  $10^9/\text{cm}^2$  미만의 결합밀도, 바람직하게는  $10^6/\text{cm}^2$  미만의 결합밀도를 가지기에 충분하다. 이중에피택시에 의하여 반도체 물질의 층을 형성하는 경우에 있어서, 상기 결정성장 씨드층의 물질은 그 배면 상에  $10^9/\text{cm}^2$  미만의 결합 밀도, 바람직하게는  $10^6/\text{cm}^2$  미만의 결합밀도를 가지는 반도체 물질의 층의 성장을 허용하는 격자 파라미터 및 결정 품질을 가지도록 선택될 수 있다.
- [0040] 상기 결정성장 씨드층의 물질은 상기 지지 기판의 열팽창계수와 근접한 열팽창계수를 가지도록 선택될 수 있고, 상기 결정성장 씨드층의 열팽창계수의 영향은, 상기 지지 기판의 두께와 비교하여 그 두께가 더 이상 무시되지 않는 경우에는 증가될 수 있음이 알려져 있다. 따라서, 상기 구조는 수행되는 층의 온도 변화 동안 안정화될 수 있다. 또한, 상기 물질들의 열팽창계수들 사이의 차이가 감소됨에 따라, 상기 지지 기판에 대한 상기 결정 성장 씨드층의 결합을 안정화하기 위한 어닐링 단계가 더 높은 온도에서 수행될 수 있다.
- [0041] 특히, 상기 결정성장 씨드층은 사파이어( $\text{Al}_2\text{O}_3$ ), 예를 들어 (111) Si과 같은 단결정 실리콘, 예를 들어 갈륨 질화물(GaN) 에피택시에 적용되는 단결정 SiC, 또는 2원계, 3원계, 또는 4원계 단결정 III족/V족 또는 III족 질화물(III/N) 물질들로 구성될 수 있다. 에피택시를 위하여 준비된 면의 거칠기는 수 Å RMS이다.
- [0042] 공지된 바와 같이, III족/V족 또는 III족 질화물(III/N) 반도체 물질들에 기초한 다양한 2원계, 3원계, 또는 4 원계 물질들이 상기 결정성장 씨드층의 특성에 의존하여 형성될 수 있다. 본 발명의 에피택시를 위한 복합물 구조는 특히 GaN, InGaN, AlGaN, AlGaInN 및 인듐 질화물(InN)의 에피택셜 성장을 적용될 수 있다.
- [0043] 본 발명의 일 실시예에 따른 에피택시에 의한 반도체 물질, (여기에서는 예시적으로 III족 질화물(III/N) 물질)의 층을 제조하는 제조 방법에 의한 복합물 구조의 제조 방법은 도2a 내지 도 2g 및 도 3을 참조하여 설명된다. 도 2a 내지 도 2g에 도시되지는 않았지만, 상기 지지 기판 및 상기 결정성장 씨드층 각각은, 도 1a 내지 도 1c에 과장되게 도시된 바와 같이, 세미(SEMI<sup>TM</sup>) 기준에 따라 둥근 모서리(chamfer) 또는 모서리 만곡(edge rounding)을 그들의 두 표면들 상에 가질 수 있다.
- [0044] 에피택시를 위한 복합물 구조의 제조는 상기 결정성장 씨드층과 결합되는 상기 지지기판에서 시작된다. 이러한 결합은 상기 결정성장 씨드층 및 상기 지지기판 사이에 직접적으로 또는 결합층들을 통하여 분자 접착에 의하여 수행된다.
- [0045] 웨이퍼 결합의 원리는 본질적으로 공지되어 있으므로, 상세하게 설명하지는 않는다. 나머지 부분으로서, 분자 접착에 의한 결합은 상기 결정성장 씨드층과 상기 지지기판의 두 개의 표면들의 직접적 결합에 기초한다. 즉, 특정한 물질(접착제(adhesive), 왁스(wax), 저융점 금속, 등)를 사용하지 않음을 의미한다. 상기 두 표면들 사이의 인력은 분자 접착(함께 결합하는 상기 두 표면들의 원자들 또는 분자들 사이의 전자적 상호작용을 위한 모든 인력(반데르 발스 힘, Van Der Waals forces)에 의하여 야기된 결합)을 야기할 정도로 충분히 크다
- [0046] 본 발명의 실시예에 있어서, 결합층은 지지 기판(10)의 일면 상에 및 III족 질화물(III/N) 물질의 결정성장 씨드층(11)의 일면 상에 증착된다 (단계 S1, 도 2a). 여기에 설명되는 실시예에 있어서, 상기 지지 기판(10)은 다결정 알루미늄 질화물(AlN)로 형성되고, 상기 결정성장 씨드층(11)은 사파이어 ( $\text{Al}_2\text{O}_3$ )로 형성된다. 상기 지지 기판 및 상기 결정성장 씨드층 각각은 1  $\mu\text{m}$ 의 표면 거칠기를 가진다.
- [0047] 본 예에서 사용된 결합층들(12a, 12b)은 상기 지지 기판(10)과 상기 결정성장 씨드층(11) 상에 각각 증착된 산화물 결합층들이다. 보다 상세하게는, 상기 결합층들(12a, 12b)은 LPCVD (low-pressure chemical vapor deposition) 또는 PECVD (plasma-enhanced chemical vapor deposition)에 의하여 형성된 실리콘 산화물 ( $\text{SiO}_2$ ) 층들이다. 그러나, 상기 결합층들은 또한 다이아몬드 층들, 스핀-온-글라스(spin-on glass, SOG)형 유리 층들, AlN 층들,  $\text{Si}_3\text{N}_4$ 와 같은 실리콘 질화물 층들 또는 보로포스포실리케이트 유리(borophosphosilicate glass, BPSG) 산화물 층들일 수 있다(상기 BPSG 산화물은 보론(boron)과 인(phosphorus)으로 도핑된 실리케이트 유리로 본 기술분야의 당업자에 공지되어 있다). 두 결합층들이 사용되는 경우에는, 더 우수한 접착을 얻기 위하여 다른 결합 물질들을 선택할 수 있는 이점이 있다. 예를 들어,  $\text{Si}_3\text{N}_4$  층은 실리콘 산화물 층으로 덮인 사파이어 지지 기판에 결합되는 GaN 씨드층 상에 증착될 수 있다. 상기 결합층 또는 결합층들은 수십 nm 내지 약 10  $\mu\text{m}$  범위의 두께를 가진다.
- [0048] 상기 결합층들(12a, 12b)이 산화물들인 경우에 있어서, 상기 결정성장 씨드층 및 상기 지지 기판 사이의 결합력



을 증가시키기 위하여, 상기 결합 이전에 상기 산화물을 치밀하게 하는 어닐링 단계가 상기 증착 온도에 비하여 높은 온도에서 필요한 경우 수행될 수 있다.

- [0049] 5Å RMS 보다 작은 표면 거칠기를 얻기 위하여, 산화물의 상기 결합층들(12a, 12b)의 표면이 화학적 기계적 연마(chemical-mechanical polishing, CMP)에 의하여 평탄화될 수 있으며, 이에 따라 보다 용이하게 후속의 직접 접촉을 구현할 수 있다(단계 S2).
- [0050] 이어서, 상기 결정성장 씨드층(11)에 대한 상기 지지 기판(10)의 플라즈마 형태의 결합은 산화물의 상기 결합층들(12a, 12b)을 직접 접촉시키고, 또한 500℃에서 약 2 시간 동안 안정화 어닐링 단계를 수행하여 구현할 수 있다(도 2b, 단계 S4 및 단계 S5). 이러한 결합은 플라즈마 형태이며, 이는 산화물의 상기 결합층들(12a, 12b)의 표면들이 서로 직접 접촉하기 전에 플라즈마 처리되는 것을 의미한다(단계 S3). 특히, 상기 플라즈마 처리는 결합력을 증가시키기 위하여 상기 결합층들(12a, 12b)의 결합 표면을 활성화 시키는 것이 가능하다. 따라서, 상기 결합층들(12a, 12b)의 표면은 산소, 질소, 아르곤, 또는 다른 가스를 기초로 하는 플라즈마에 노출될 수 있다.
- [0051] 이러한 목적을 위하여 사용되는 장비는 특히 CC-RIE (capacitively coupled reactive ion etching) 또는 ICP-RIE (inductively coupled plasma reactive ion etching)를 위하여 최초로 설계된 장비일 수 있다. 보다 상세하게는, 독자들은, 예를 들어, 산즈-벨라스코(Sanz-Velasco) 등에 의한 논문 "*Room temperature wafer bonding using oxygen plasma treatment in reactive ion etchers with and without inductively coupled plasma*" (Journal of Electrochemical Society 150, G155, 2003)를 참조할 수 있다.
- [0052] 다른 대기압-플라즈마 장비, ECR-형 (electron cyclotron resonance) 또는 헬리콘-형(helicon-type) 소스를 구비하는 장비를 또한 사용할 수 있다.
- [0053] 실제로, 상기 플라즈마 결합 활성화는 일반적으로, 거칠기를 완화하기 위한 화학적 기계적 연마에 후행하는 RCA 세정 공정과 같은 화학적 세정 공정을 선행하여 포함하며, 이어서 수 초 내지 수 분 범위동안 표면을 플라즈마에 노출한다.
- [0054] 물론, 상술한 처리 단계들(S2 내지 S5)은 또한 산화물 층들과는 다른 결합층 및 특히 다이아몬드, AlN 또는 실리콘 질화물로 구성된 결합층들에 수행될 수 있다.
- [0055] 이러한 결합층없이 상기 지지 기판 및 상기 결정성장 씨드층을 결합하는 경우에 있어서, 상기 지지 기판 및 상기 결정성장 씨드층의 결합 표면들은 또한 상술한 바와 같이 미리 플라즈마 활성화 될 수 있다. 상기 지지 기판 및 상기 결정성장 씨드층을 사이의 결합은 사용한 물질들의 특성에 따라 친수성(hydrophilic) 결합 또는 소수성(hydrophobic) 결합일 수 있다.
- [0056] 도 2b에 도시된 바와 같이, 상기 결합 이후에 얻어진 복합물 구조는 상기 지지 기판(10), 산화물의 상기 결합층들(12a, 12b)에 상응하는 산화물 층(12), 및 상기 결정성장 씨드층(11)을 포함한다.
- [0057] 상기 결정성장 씨드층(11)은 50 μm의 두께로 박형화될 수 있다(단계 S6, 도 2c). 이러한 박형화 공정은 상기 결정성장 씨드층(11)의 노출된 면의 랩핑(lapping) 및/또는 기계적 연마 및/또는 화학적 연마에 의하여 수행된다. 이어서, 상기 결정성장 씨드층(11)의 표면은 에피택시를 위하여 CMP에 의하여 준비될 수 있다. 상기 결정성장 씨드층(11)의 최종 두께는 둥근 모서리 또는 모서리 만곡영역이 연장되는 두께에 비하여 크도록 선택되며, 이에 따라 결정성장 씨드층(11)의 직경의 감소를 방지할 수 있고, 기계적으로 연약한 층의 파괴 위험을 방지할 수 있다. 일반적으로, 상기 결정성장 씨드층의 최종 두께는 약 5 내지 100 μm의 범위, 바람직하게는 50 μm이다.
- [0058] 따라서, 에피택시를 위한 구조를 제조하는 동안에, 상기 결정성장 씨드층의 직경의 감소를 방지함으로써, 결과적으로 형성된 에피택셜하게 성장된 층의 직경을 시작 단계에서 결정할 수 있으며, 이는 상기 결정성장 씨드층과 동일한 직경을 가지기 때문이다. 예를 들어 표준 직경(예를 들어 100 mm, 200 mm, 또는 300 mm)을 가지는 에피층들을 얻기 위한 경우에 있어서, 본 발명에 따라 에피택시를 위한 구조를 원하는 표준 직경을 가지는 웨이퍼로부터 형성된 결정성장 씨드층으로 충분히 제조할 수 있다.
- [0059] 도 2c에 도시된 바와 같이, 이에 따라 에피택시를 위한 복합물 구조(13)를 얻을 수 있고, 상기 구조는 상기 지지 기판(10), 산화물 (SiO<sub>2</sub>)을 포함하는 상기 결합층(12) 및 박형화된 상기 결정성장 씨드층(11)을 포함한다. 또한, 상기 결합을 안정화하기 위하여, 900℃의 온도에서 약 1 시간 동안 상기 복합물 구조(13)를 어닐링하는 제2 어닐링 단계를 수행할 수 있다(단계 S7).

- [0060] 또한, 상기 복합물 구조의 결합력을 증가시키기 위하여, 결합 안정화 어닐링 단계들이 수행되는 여러 단계들 사이에서 상기 결정성장 씨드층의 박형화가 수행될 수 있다. 예를 들어, 200℃에서 제1 결합 안정화 어닐링 단계를 수행한 후에, 상기 결정성장 씨드층은 특정한 두께, 예를 들어 500 μm의 두께로 박형화되고, 이어서 300℃에서 1 시간 동안 다른 안정화 어닐링 단계가 수행된다. 이어서, 제2 박형화 단계가 수행되어 400 μm의 두께로 박형화되고, 이어서 상기 어닐링 단계의 온도보다 높은 온도, 예를 들어 400℃에서 다른 안정화 어닐링 단계가 수행된다. 이러한 단계들은 상기 결정성장 씨드층의 원하는 결합력과 원하는 두께를 얻을 때까지 반복될 수 있다.
- [0061] 이하의 설명들은 상기 복합물 구조(13)의 상기 결정성장 씨드층(11)으로부터 시작되는 III족 질화물(III/N) 단 결정 물질의 에피층을 제조하기 위하여 수행되는 단계들과 관련된다.
- [0062] 형성된 III족 질화물(III/N) 물질의 에피층은 자기 지지를 위한 충분한 두께를 가져야 하며, 이는 기계적 지지 부재 또는 보강재(stiffener)의 추가없이 스스로 지지할 수 있는 층을 형성하기에 충분한 두께를 의미한다. 이러한 목적을 위하여, III족 질화물(III/N) 물질의 층이 100 μm 내지 1 mm 범위의 두께, 바람직하게는 500 μm 내지 1 mm 범위의 두께를 가질때까지, 상기 에피택셜 성장이 수행될 수 있다.
- [0063] III족 질화물(III/N) 물질의 층은 수소화물 기상 에피택시(hydride vapor phase ephitaxy, HVPE)에 의하여 적어도 부분적으로 성장한다. 이러한 에피택시 유형은 700℃ 내지 1100℃ 범위의 온도에서 수행된다.
- [0064] 상기 에피택셜 성장은 상기 지지 기판(10)으로부터 분리될 때, III족 질화물(III/N) 물질의 상기 층이 결과적으로 자기 지지하기에 충분한 두께를 가질 때까지 계속된다.
- [0065] 이러한 에피택시가 수행되는 방법 및 상기 결정성장 씨드층 및 상기 III족 질화물(III/N) 물질의 두꺼운 층의 각각의 파라미터들과 방위들은 본 기술분야의 당업자에게는 공지되어 있다. 상기 결정성장 씨드층의 결정면은 에피택셜하게 성장한 물질의 결정면을 결정하므로, 상기 결정성장 씨드층의 결정방위를 선택하여 극성, 비극성, 또는 반극성인 물질들을 얻을 수 있으며, 이는 때때로 갈륨 질화물(GaN)의 경우에 대하여 바람직하다.
- [0066] 본 발명의 다른 실시예에 있어서, III족 질화물(III/N) 물질의 상기 두꺼운 층이 성장하기 전에, 상기 결정성장 씨드층의 물질과 동일한 물질 및/또는 III족 질화물(III/N) 물질들의 상기 두꺼운 층을 형성하기위하여 후속에서 사용되는 물질과 동일한 물질로 구성된 핵생성층(도시되지 않음)을 에피택셜하게 성장시키는 단계가 또한 수행될 수 있다. 그러나, 이러한 핵생성층은 또한 상기 III족 질화물(III/N) 물질의 두꺼운 층 및/또는 상기 결정성장 씨드층과는 다른 특성을 가질 수 있다. 예를 들어, GaN의 두꺼운 층의 에피택셜 성장 이전에 실리콘 탄화물(SiC)의 결정성장 씨드층 상에 AlN 핵생성층이 증착될 수 있다. 상기 결정성장 씨드층 상의 핵생성층은 버퍼로서 작용하고, 또한 후속에서 형성된 III족 질화물(III/N) 물질의 상기 두꺼운 층의 결정 품질을 향상시킬 수 있다. 상기 핵생성층은 10 nm 내지 10 μm 범위의 두께를 가진다.
- [0067] 이러한 경우에 있어서, 또한 특히 갈륨 질화물(GaN)에 대하여, 이러한 핵생성층의 에피택시는 유기금속 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD) 또는 분자 빔 에피택시(molecular beam ephitaxy, MBE)에 의하여 수행될 수 있다.
- [0068] 또한 에피택셜 측방향 과성장 (epitaxial lateral overgrowth, ELO) 기술들을 이용할 수 있다.
- [0069] 본 명세서에 설명된 실시예에 있어서, 갈륨 질화물(GaN)층의 에피택셜 성장은 800℃의 온도에서 약 1 mm의 두께를 가지는 GaN 층(14)을 형성하기에 충분한 시간동안 HVPE에 의하여 Al<sub>2</sub>O<sub>3</sub>의 상기 결정성장 씨드층(11) 상에 수행된다(단계 S8, 도 2d).
- [0070] 상기 결합층(12)이 산화물 층인 경우에는, 상기 지지 기판(10)을 상기 구조의 잔여 부분으로부터 분리하기 위하여, 예를 들어 불산(HF) 용액을 이용하여 화학적 식각을 수행한다(단계 S9, 도 2e).
- [0071] 상기 GaN 층(14) 상의 잔여 산화물 및 상기 결정성장 씨드층(11)은 화학 식각되어 제거된다(단계 S10, 도 2f). 이러한 물질들을 제거하는 화학 식각 기술들은 본 기술분야의 당업자에게는 공지되어 있다.
- [0072] 산화물의 상기 결합층이 없는 경우에는, 상기 결정성장 씨드층 및 선택적으로 상기 지지 기판은 또한 연마에 의하여 기계적으로 제거될 수 있다.
- [0073] 평평도를 교정하기 위하여 및/또는 후속의 사용에서 너무 큰 "웨이퍼 만곡(wafer bow)"을 가지게 하는 영역을 제거하기 위하여, 상기 자기 지지 GaN 층은 양면 랩핑(double-sided lapping)에 의하여 연마된다. 50 μm 이하의 만곡을 가지도록 상기 물질의 양면들은 동시에 연마된다(최대 표면 평행도는 15 μm의 만곡으로 달성됨).

이어서, 예를 들어 후속의 사용에서 결합될 수 있도록, 표면 거칠기는 5Å 미만의 값을 가지도록 배면을 연마하는 단계를 수행하는 것이 필요할 수 있다(단계 S11, 도 2f). 이러한 연마는 또한 상기 배면 상의 결합 밀도가 원하는 유용한 전위 밀도, 예를 들어  $10^7/\text{cm}^2$  미만 및 바람직하게는  $10^6/\text{cm}^2$  미만으로 감소하도록 기여할 수 있다. 최종적으로, 이러한 연마는 상기 양면 랩핑 단계에 의하여 잠재적으로 가공경화된 준표면(subsurface) 영역을 제거할 수 있다.

[0074] 상기 층의 말단부가  $10^6/\text{cm}^2$ 의 최대 결합 밀도를 가지도록, 본질적으로 높은 결합 밀도 및 가능하면 크랙을 포함하는 자기 지지 GaN 층(14)의 주위 부분(14a)이 또한 제거될 수 있다(단계 S12, 도 2g).

[0075] 상기 주위에 인접한 층의 표면들 상에 둥근 모서리들 또는 만곡된 모서리를 형성하도록, 조정 공정이 또한 수행된다.

[0076] 본 발명의 다른 실시예에 따르면, 에피택시에 의하여 형성된 상기 결정성장 씨드층 및 상기 반도체 층의 결합이 자기 지지될 수 있는 두께를 가지는 물질의 얇은 층을 얻기 위하여, 에피택시를 위하여 준비된 복합물 구조 상에 에피택셜 성장이 수행된다. 상기 반도체 에피층 및 상기 결정성장 씨드층의 결합 두께는 100 μm 내지 1 mm 범위이거나, 바람직하게는 500 μm 내지 1 mm 범위일 수 있다. 이러한 경우에 있어서, 지지 기관만이 제거된다. 이에 따라 얻은 구조는, 원하는 두께를 얻을 때까지 상기 얇은 층의 물질과 동일한 물질로 에피택셜 재성장하기 위하여 사용된다. 또한, 다른 물질을 사용하는 것도 가능하다. 본 발명의 본 실시예의 이점은 에피택셜 재성장이 지지체의 특성에 따른 열팽창 계수 차이에 기인하는 스트레인로부터 자유롭다는 것이다.

[0077] 또한, 본 발명에 따른 에피택시를 위한 복합물 구조는 상기 지지 기관(10)과 동일한 직경을 가지는 상기 결정성장 씨드층을 가지도록 제조될 수 있을 뿐 아니라, 상기 지지 기관이 상기 결정성장 씨드층과 다른 직경을 가질 수 있으며, 이는 상기 결정성장 씨드층의 직경은 에피택시에 의하여 형성하는 반도체 층의 직경을 결정하기 때문이다. 상기 에피층이 자기 지지하기에 충분히 두꺼운 경우에는, 주위 부분을 제거하는 단계를 포함한 최종 단계들은 필요한 경우 그 직경을 변경할 수 있다.

[0078] 또한, 본 발명의 제조 방법은 반도체 물질들의 자기 지지 층들의 제조에 대하여 한정되는 것은 아니다. 본 발명의 제조 방법을 이용하여 얻은 에피택시를 위한 복합물 구조는 또한 특정한 특성들을 가지는 최종 기관 상에 전달되도록 얇은 층들을 성장하기 위하여 사용될 수 있다. 본 발명의 복합물 구조는 또한 자기 지지할 수 있는 다양한 반도체 물질들의 얇은 층들의 적층을 성장하도록 사용할 수 있다.

**도면의 간단한 설명**


[0079] 도 1a 내지 도 1c는 종래 기술에 따른 에피택시를 위한 복합물 구조의 제조를 나타내는 개략적인 단면도들이다.

[0080] 도 2a 내지 도 2g는 본 발명의 일실시예에 따른 에피택시를 위한 복합물 구조의 제조를 나타내는 개략적인 단면도들이다.


[0081] 도 3은 도 2a 내지 도 2g를 수행하는 단계를 나타내는 흐름도이다.

**도면**


**도면1a**




도면1b




도면1c




도면2a




도면2b



도면2c




도면2d







도면2e



도면2f



도면2g



도면3

