## (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

## 特開2004-6651

(P2004-6651A)

	•	•
(43) 公開日	平成16年1月8日(2004.	1 <b>. 8)</b>

(51) Int.C1. <sup>7</sup> HO1L 29/786	FI HO1L	29/78 6	18D	テーマコード(参 2H092	<b>孝考</b> )
GO2F 1/1345	GO2F	1/1345		5 F 1 1 O	
GO2F 1/1368	GO2F	1/1368			
	HO1L	29/78 6	12B		
	HO1L	29/78 6	19A		
		審査請	求 有 請求項の	数 28 OL ( 组	<b>è</b> 31 頁)
(21) 出願番号	特願2003-25871 (P2003-25871)	(71) 出願人	000002369		
(22) 出願日	平成15年2月3日 (2003.2.3)		セイコーエプソ	ン株式会社	
(31) 優先権主張番号	特願2002-91626 (P2002-91626)		東京都新宿区西洋	新宿2丁目4番1	号
(32) 優先日	平成14年3月28日 (2002.3.28)	(74)代理人	100089037		
(33) 優先権主張国	日本国 (JP)		弁理士 渡邊	隆	
		(74)代理人	100064908		
			弁理士 志賀 〕	正武	
		(74)代理人	100110364	1- +6	
			弁理士 実広 イ	信哉	
		(72)発明者	安川 昌宏	<b>.</b>	
		長野県諏訪市大和3丁目3番5号 セイコ			
			ーエフソン株式		0 1100
		Fターム(参)	考) 2H092 GA59	GA60 HA28 JA2	8 JA29
			JB21	JB56 KAU3 KAU	A MAI3
			MA17	MAZ5 MAZ9 NAZ	.9 고 21 년 - 2
				最終貝	に続く

(54) 【発明の名称】電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置 及び電子機器

(57)【要約】

【課題】厚さの異なる半導体層を備えた電気光学装置及 び半導体装置における半導体層の形状を改善し、歩留ま り良く製造を行うことができる電気光学装置及び半導体 装置の製造方法を提供する。

【解決手段】本発明に係る製造方法は、支持基板10上 に絶縁膜12を介して形成された単結晶シリコン層(半 導体層)206を所定の平面形状にパターニングして複 数の半導体領域210,220に前記半導体層206を 分割するパターニング工程と、前記パターニング工程に より形成された前記半導体領域210,220のうち、 第1半導体領域210の半導体層201を所定の半導体 層厚に薄層化する薄層化工程と、を含むことを特徴とし ている。

【選択図】 図5



【特許請求の範囲】

【請求項1】

基板と、該基板上に絶縁膜を介して形成された半導体層とを備え、前記半導体層が、層厚の異なる二以上の半導体領域に分割された電気光学装置の製造方法であって、

前 記 半 導 体 層 を 所 定 の 平 面 形 状 に パ タ ー ニ ン グ し て 複 数 の 半 導 体 領 域 に 前 記 半 導 体 層 を 分 割 す る パ タ ー ニ ン グ 工 程 と 、

前記パターニング工程により形成された前記半導体領域のうち、一以上の領域の半導体層 を所定の半導体層厚に薄層化する薄層化工程と、

を含むことを特徴とする電気光学装置の製造方法。

【請求項2】

前記薄層化工程において、

薄層化される半導体領域の半導体層の表面を酸化させることにより前記半導体層表面に酸 化層を形成し、その後前記酸化層を除去することにより前記半導体層を薄層化することを 特徴とする請求項1に記載の電気光学装置の製造方法。

【 請 求 項 3 】

前記薄層化工程において、

薄層化される半導体領域の半導体層の側面部に、耐酸化性材料を含む側面保護膜を形成した後、前記半導体層の上面を酸化させることにより前記半導体層上面に酸化層を形成し、 その後前記酸化層を除去することにより前記半導体層を薄層化することを特徴とする請求 項1又は2に記載の電気光学装置の製造方法。

20

10

前記薄膜化工程において、

前記薄膜化される半導体領域以外の半導体領域に、前記耐酸化性材料を含む側壁保護膜と同一層の酸化保護膜を形成することを特徴とする請求項3に記載の電気光学装置の製造方法。

【請求項5】

【請求項4】

前記側面保護膜を前記酸化層と同時に除去することを特徴とする請求項3又は4に記載の電気光学装置の製造方法。

【請求項6】

前記側面保護膜を、前記半導体層を構成する材料の酸化物からなる酸化膜と、該酸化膜上 30 に形成された耐酸化性材料からなる耐酸化性膜とを含む積層構造とすることを特徴とする 請求項3ないし5のいずれか1項に記載の電気光学装置の製造方法。

【請求項7】

前記側面保護膜の半導体層厚さ方向の高さを、前記薄層化される半導体層の薄層化後の層 厚とほぼ同一の高さに形成することを特徴とする請求項3ないし6のいずれか1項に記載 の電気光学装置の製造方法。

【請求項8】

前記 半 導 体 層 を 構 成 す る 材 料 が ポ リ シ リ コ ン も し く は 単 結 晶 シ リ コ ン で あ る こ と を 特 徴 と す る 請 求 項 1 な い し 7 の い ず れ か に 記 載 の 電 気 光 学 装 置 の 製 造 方 法 。

【請求項9】

40

前記半導体層を構成する材料の酸化物からなる酸化膜が酸化シリコン膜もしくは酸窒化シリコン膜であることを特徴とする請求項8に記載の電気光学装置の製造方法

【請求項10】

絶縁膜を介して半導体層が形成された基板を有する電気光学装置であって、

前記半導体層が、互いに異なる半導体層厚を有する複数の半導体領域に分割されており、

少なくとも一の前記半導体領域の半導体層側面に、耐酸化性材料を含む側面保護膜が形成 されたことを特徴とする電気光学装置。

【請求項11】

前記側面保護膜が、前記半導体層を構成する材料の酸化物からなる酸化膜と、該酸化膜上 に形成された耐酸化性材料からなる耐酸化性膜とを備えることを特徴とする請求項10に 50 記載の電気光学装置。 【請求項12】 前記複数の半導体領域のうち、一又は複数の半導体領域が、複数の走査線と、前記複数の 走 査 線 と 交 差 す る 複 数 の デ ー 夕 線 と 、 前 記 半 導 体 層 に 形 成 さ れ 、 前 記 走 査 線 及 び デ ー 夕 線 に対応して設けられたトランジスタと、該トランジスタに対応して設けられた画素電極と が形成された画素領域に含まれ、 他の半導体領域が、前記半導体層に形成された複数のトランジスタを有する周辺回路が形 成された周辺領域に含まれることを特徴とする請求項10又は11に記載の電気光学装置 【請求項13】 10 前記画素領域及び周辺領域が形成された基板と対向して配置された対向基板と、前記両基 板間に挟持され、前記トランジスタにより駆動される液晶とを備えたことを特徴とする請 求項12に記載の電気光学装置。 【請求項14】 前 記 半 導 体 層 を 構 成 す る 材 料 が ポ リ シ リ コ ン 膜 も し く は 単 結 晶 シ リ コ ン 膜 で あ る 事 を 特 徴 とする請求項10ないし13のいずれか1項に記載の電気光学装置。 【請求項15】 前 記 半 導 体 層 を 構 成 す る 材 料 の 酸 化 物 か ら な る 酸 化 膜 が 酸 化 シ リ コ ン 膜 も し く は 酸 窒 化 シ リコン膜であることを特徴とする請求項14に記載の電気光学装置。 【請求項16】 20 前記画素領域よりも前記周辺領域の方が、前記半導体層の層厚が厚いことを特徴とする請 求項12ないし15のいずれか1項に記載の電気光学装置。 【請求項17】 基 板 と 、 該 基 板 上 に 絶 縁 膜 を 介 し て 形 成 さ れ た 半 導 体 層 と を 備 え 、 前 記 半 導 体 層 が 、 層 厚 の 異 なる 二 以 上 の 半 導 体 領 域 に 分 割 さ れ た 半 導 体 装 置 の 製 造 方 法 で あ っ て 、 前記半導体層を所定の平面形状にパターニングして前記半導体層を複数の半導体領域に分 割するパターニング工程と、 前 記 パ タ ー ニ ン グ 工 程 に お い て 形 成 さ れ た 前 記 半 導 体 領 域 の う ち 、 一 以 上 の 領 域 の 半 導 体 層を所定の半導体層厚に薄層化する薄層化工程とを含み、 前記薄層化工程において薄層化される半導体領域の半導体層の側面部に、耐酸化性材料を 30 含む側面保護膜を形成した後、前記半導体層の上面を酸化させることにより前記半導体層 上面に酸化層を形成し、その後前記酸化層を除去することにより前記半導体層を薄層化す ることを特徴とする半導体装置の製造方法。 【請求項18】 前記薄膜化工程において、 前記薄膜化される半導体領域以外の半導体領域に、前記耐酸化性材料を含む側壁保護膜と 同一層の酸化保護膜を形成することを特徴とする請求項17に記載の半導体装置の製造方 法。 【請求項19】 前記側面保護膜を前記酸化層と同時に除去することを特徴とする請求項17又は18に記 40 載の半導体装置の製造方法。 【請求項20】 前記側面保護膜を、前記半導体層を構成する材料の酸化物からなる酸化膜と、該酸化膜上 に 形 成 さ れ た 耐 酸 化 性 材 料 か ら な る 耐 酸 化 性 膜 と を 含 む 積 層 構 造 と す る こ と を 特 徴 と す る 請求項17ないし19のいずれか1項に記載の半導体装置の製造方法。 【請求項21】 前 記 側 面 保 護 膜 の 半 導 体 層 厚 さ 方 向 の 高 さ を 、 前 記 薄 層 化 さ れ る 半 導 体 層 の 薄 層 化 後 の 層 厚とほぼ同一の高さに形成することを特徴とする請求項17ないし20のいずれか1項に 記載の半導体装置の製造方法。

【請求項22】

前 記 半 導 体 層 が 単 結 晶 シ リ コ ン 層 で あ り 、 前 記 半 導 体 層 を 構 成 す る 材 料 の 酸 化 物 か ら な る 酸化 膜 が 酸 化 シ リ コ ン 膜 も し く は 酸 窒 化 シ リ コ ン 膜 で あ る こ と を 特 徴 と す る 請 求 項 2 0 又 は21に記載の半導体装置の製造方法 【請求項23】 絶 縁 膜 を 介 し て 半 導 体 層 が 形 成 さ れ た 基 板 を 有 す る 半 導 体 装 置 で あ っ て 、 前 記 半 導 体 層 が 、 互 い に 異 な る 半 導 体 層 厚 を 有 す る 複 数 の 半 導 体 領 域 に 分 割 さ れ て お り 、 少なくとも一の前記半導体領域の半導体層側面に、耐酸化性材料を含む側面保護膜が形成 されていることを特徴とする半導体装置。 【請求項24】 前記側面保護膜が、前記半導体層を構成する材料の酸化物からなる酸化膜と、該酸化膜上 10 に形成された耐酸化性材料からなる耐酸化性膜とを備えることを特徴とする請求項23に 記載の半導体装置。 【請求項25】 前記半導体層が単結晶シリコン層であり、前記半導体層を構成する材料の酸化物からなる 酸 化 膜 が 酸 化 シ リ コ ン 膜 も し く は 酸 窒 化 シ リ コ ン 膜 で あ る こ と を 特 徴 と す る 請 求 項 2 3 又 は24に記載の半導体装置 【請求項26】 請 求 項 1 0 な い し 1 6 の い ず れ か 1 項 に 記 載 の 電 気 光 学 装 置 を 備 え た 投 射 型 表 示 装 置 で あ って、 光 源 と 、 該 光 源 か ら 出 射 さ れ た 光 を 変 調 す る 前 記 電 気 光 学 装 置 か ら な る 光 変 調 手 段 と 、 該 20 光変調手段により変調された光を投射する投射手段とを有することを特徴とする投射型表 示装置。 【請求項27】 請求項10ないし16のいずれか1項に記載の電気光学装置を備えたことを特徴とする電 子機器。 【請求項28】 請 求 項 2 3 な い し 2 5 の い ず れ か 1 項 に 記 載 の 半 導 体 装 置 を 備 え た こ と を 特 徴 と す る 電 子 機器。 【発明の詳細な説明】 [0001]30 【発明の属する技術分野】 本発明は、Silicon On Insulator(以下、「SOI」)と略記する 。 ) 技 術 を 適 用 し た 電 気 光 学 装 置 及 び 半 導 体 装 置 の 製 造 方 法 、 電 気 光 学 装 置 及 び 半 導 体 装 置、並びに投射型表示装置、電子機器に関し、特に、高い信頼性が得られる電気光学装置 及び半導体装置を歩留まりよく製造する方法、並びに、信頼性に優れた電気光学装置及び 半導体装置に関する。 [0002]【従来の技術】 従 来 か ら 、 絶 縁 基 体 上 に 単 結 晶 シ リ コ ン 層 か ら な る 半 導 体 層 を 形 成 し 、 そ の 半 導 体 層 に ト ラン ジ ス 夕 等 の 半 導 体 デ バ イ ス を 形 成 す る S O I 技 術 は 、 素 子 の 高 速 化 や 低 消 費 電 力 化 、 40 高集積化等の利点を有しており、電気光学装置(例えば液晶装置)においても、薄膜トラ ンジスタ(Thin Film Transistor、以下、「TFT」と略記する。 )アレイが形成される支持基板などに適用されている技術である。このようなSOI技術 を適用した電気光学装置を製造するには、支持基板に単結晶シリコンなどからなる単結晶 半導体層を有する半導体基板を貼り合わせ、研磨する方法等により薄膜単結晶半導体層を 形 成 し 、 そ の 薄 膜 単 結 晶 半 導 体 層 を 例 え ば 液 晶 駆 動 用 の ト ラ ン ジ ス タ 素 子 に 形 成 し て い る [0003]また半導体集積回路装置において、SOI基板上に層厚の異なる半導体領域を混在させる

また丰導体集積回路装直において、SOI基板上に層厚の異なる丰導体領域を混在させる 技術は適用されており、例えば、以下の特許文献1では、埋込酸化膜上に形成された層厚 50

(4)

の異なるシリコン層のうち、厚いシリコン層に部分空乏型のCMOSデバイスを形成し、 薄い側のシリコン層には、完全空乏型のCMOSデバイスを形成することで、低リーク電 流と高速動作とを両立できる旨記載されている。

 $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$ 

特に、最近の液晶装置では、液晶駆動用のトランジスタ素子とともに、周辺回路を構成す るトランジスタ素子などの回路を同一の基板上に形成した液晶装置が製造されている。こ のような液晶装置では、液晶駆動用のトランジスタ素子を形成するための半導体層の層厚 を、周辺回路を構成するトランジスタ素子を形成するための半導体層よりも薄く形成して いる(例えば特許文献1を参照)。このような液晶装置によれば、液晶駆動用のトランジ スタ素子では、光リーク電流を低減することができ、周辺回路では、トランジスタ素子の 高速駆動を実現し、またオフリーク電流を低減することができる。 [0005]

図12は、このような厚さの異なる半導体層を備えた半導体装置又は電気光学装置の製造 工程を示す断面工程図である。この図に示す製造方法は、まず、図12Aに示す支持基板 5 1 0 上に酸化シリコン層 5 1 2 を介して形成された単結晶シリコン層 5 0 6 を備えた S OI基板を用意する。半導体装置の製造に際しては、前記支持基板510としてシリコン 基板を用い、電気光学装置の製造に際しては、前記支持基板510として石英基板等を用 いる。次いで、図12日に示すように、このSOI基板の単結晶シリコン層506上の所 定領域に、窒化シリコン膜503を形成する。

次に、図12Cに示すように、熱酸化により単結晶シリコン層506を表面側から酸化さ 20 せる。この際、上記窒化シリコン膜503が形成されている領域の単結晶シリコン層50 6 は酸化されず、窒化シリコン膜503が形成されていない領域の単結晶シリコン層50 6の表面部に酸化層507が形成される。

次に、エッチングにより上記窒化シリコン層 5 0 3 及び酸化層 5 0 7 を除去して、図 1 2 Dに示すように部分的に層厚を低減されたSOI基板が得られる。

次いで、図12Dに示すSOI基板の単結晶シリコン層506をパターニングすることで 図12Eに示す層厚の異なる単結晶シリコン層(半導体層)を備えた電気光学装置が得ら れる。図12Eに示すように、この電気光学装置には層厚の薄い第1半導体層501と、 この第1半導体層よりも層厚が大きい第2半導体層508とが形成されており、これらの 半導体層のうち、第1半導体層501に画素駆動用トランジスタ素子を形成し、第2半導 体層508に周辺回路用トランジスタ素子を形成することで、画素領域にあっては光リー ク が 低 減 さ れ 、 ま た 周 辺 領 域 に あ っ て は 高 速 の 駆 動 回 路 が 形 成 さ れ た 、 信 頼 性 に 優 れ 、 高 速な液晶装置を構成できる電気光学装置とすることができる。

 $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$ 

【特許文献1】

特開平11-74531号公報

【発明が解決しようとする課題】

しかしながら、上記従来の製造方法により製造された電気光学装置では、図12D~図1 2 Eの工程において、部位により厚さの異なる単結晶シリコン層 5 0 6 のエッチングを行 40 うため、 図 1 2 E に 示 す よ う に 、 第 1 半 導 体 層 5 0 1 の 両 側 の 酸 化 シ リ コ ン 層 5 1 2 が オ ーバーエッチされた凹部505が形成される。また、この凹部505の形成を防止するた めに、酸化シリコンと単結晶シリコンとのエッチング選択比を高めると、第1半導体層5 0 1 の 側 面 部 5 0 1 a が オーバーエッチ さ れ て 側 面 部 5 0 1 a が 凹 状 に な り 、 第 1 半 導 体 層 5 0 1 の 周 端 部 が 鋭 角 に な る 。 こ の 第 1 半 導 体 層 5 0 1 の 周 端 部 が 鋭 角 に な る と 、 第 1 半 導 体 層 に ト ラ ン ジ ス タ 素 子 を 形 成 す る た め に ゲ ー ト 酸 化 を 行 っ た 場 合 に 、 第 1 半 導 体 層 5 0 1 の 周 端 部 に お け る ゲ ー ト 酸 化 膜 が 薄 く な る た め 、 寄 生 M O S に よ る オ フ リ ー ク 電 流 が増加することになる。また上記従来の製造方法により製造された電気光学装置では、図 1 2 Bの工程において、単結晶シリコン層 5 0 6 を表面から酸化する時に単結晶シリコン 層 5 0 6 と酸化シリコン層 5 1 2 との熱膨張率の差から、単結晶シリコン層 5 0 6 にスリ 50

30

ップ等の欠陥が発生することが分かっている。

このように、従来の製造方法では、厚さの異なる半導体層が混在した電気光学装置あるい は半導体装置のそれぞれの半導体層を正確な形状に形成するのが困難であり、それに伴う トランジスタ素子の動作不良などにより歩留まりの低下が生じることが問題となっていた

[0008]

本発明は、上記課題を解決するためになされたものであって、厚さの異なる半導体層を備 えた電気光学装置における半導体層の形状を改善し、歩留まり良く高信頼性の電気光学装 置を製造する方法を提供することを目的としている。

また本発明は、厚さの異なる半導体層を備え、前記半導体層に、信頼性に優れるトランジ 10 スタ素子などの半導体素子を形成し得る電気光学装置を提供することを目的としている。 また本発明は、厚さの異なる半導体層を備えた半導体層装置における半導体層の形状を改 善し、歩留まり良く高信頼性の半導体装置を製造する方法を提供することを目的としてい る。

また本発明は、厚さの異なる半導体層を備え、前記半導体層に、信頼性に優れるトランジ スタ素子などの半導体素子を形成し得る半導体装置を提供することを目的としている。 また本発明は、上記電気光学装置ないし半導体装置を備え、信頼性に優れる投射型表示装 置及び電子機器を提供することを目的としている。

【 0 0 0 9 】

【課題を解決するための手段】

上記課題を解決するために、本発明に係る電気光学装置の製造方法は、基板と、該基板上 に 絶 縁 膜 を 介 し て 形 成 さ れ た 半 導 体 層 と を 備 え 、 前 記 半 導 体 層 に 、 そ の 半 導 体 層 厚 が 相 異 なるニ以上の半導体領域が形成された電気光学装置の製造方法であって、前記半導体層を 所 定 の 平 面 形 状 に パ タ ー ニ ン グ し て 複 数 の 半 導 体 領 域 に 前 記 半 導 体 層 を 分 割 す る パ タ ー ニ ン グ 工 程 と 、 前 記 パ タ ー ニ ン グ 工 程 に よ り 形 成 さ れ た 前 記 半 導 体 領 域 の う ち 、 一 以 上 の 領 域の半導体層を所定の半導体層厚に薄層化する薄層化工程と、を含むことを特徴とする。 すなわち、本発明に係る製造方法は、半導体領域を分割するためのパターニング工程を行 った後に、それぞれの領域の半導体層を所定の層厚に形成する薄層化工程を行うようにし たことを特徴としている。係る製造方法によれば、半導体層厚が基板上で一定の状態でパ ターニングするので、エッチング深さが基板上で一定であり、従来の製造方法において問 題となっていた絶縁膜のオーバーエッチは生じない。また、薄層化工程において薄層化さ れる半導体領域が、予め他の半導体領域と分割されているため、それぞれの領域における 半 導 体 層 の 形 状 を 制 御 し や す く 、 ま た 熱 膨 張 率 の 差 に よ る 単 結 晶 膜 の 体 積 の 膨 張 を 押 さ え スリップ等の欠陥が発生するのを防止し、より正確な形状に半導体層を形成することがで きる。これにより、半導体層に形成される半導体素子の動作不良による歩留まりの低下を 防ぎ、効率的な製造を行うことができる。

次に、本発明に係る製造方法においては、前記薄層化工程において、薄層化される半導体 領域の半導体層の表面を酸化させることにより前記半導体層表面に酸化層を形成し、その 後前記酸化層を除去することにより前記半導体層を薄層化することができる。 係る方法によれば、前記酸化層を形成する際の酸化条件により前記半導体層の層厚を制御 することができ、容易かつ均一に半導体層の薄層化を行うことができる。 【0011】

次に、本発明に係る製造方法は、前記薄層化工程において、薄層化される半導体領域の半 導体層の側面部に、耐酸化性材料を含む側面保護膜を形成した後、前記半導体層の上面を 酸化させることにより前記半導体層上面に酸化層を形成し、その後前記酸化層を除去する ことにより前記半導体層を薄層化することを特徴とする。

係る製造方法は、前記半導体層の側面部に側面保護膜を形成した後、その半導体層表面を 酸化させて酸化層を形成し、除去することで半導体層を薄層化する方法である。この製造 方法によれば、半導体層の側面部に耐酸化性材料の側面保護膜が形成されたことで、半導 20

30

50

体 層 の 側 面 部 が 酸 化 さ れ な い の で 、 こ の 薄 層 化 工 程 に よ り 半 導 体 層 の 平 面 寸 法 が 小 さ く な らず、半導体層の形状の制御を、より容易かつ正確に行うことができる。 次に、本発明に係る製造方法においては、前記薄膜化工程において、前記薄膜化される半 導体 領域 以 外 の 半 導 体 領 域 に 、 前 記 耐 酸 化 性 材 料 を 含 む 側 壁 保 護 膜 と 同 一 層 の 酸 化 保 護 膜 を形成することができる。 係る製造方法によれば、薄層化されない半導体領域の酸化保護膜と、薄層化される半導体 領域の側壁保護膜とを同一の成膜工程で形成することができるので、製造プロセスを合理 化して、製造の容易性を向上させるとともに、製造コストの低減を図ることができる。 10 次に、本発明に係る製造方法においては、前記側面保護膜を前記酸化層と同時に除去する こともできる。 係る製造方法によれば、酸化層及び側面保護膜の除去に係る工程を共通化することができ 、製造工程の合理化を実現することができる。 [0014]次に、本発明に係る製造方法においては、前記側面保護膜を、前記半導体層を構成する材 料の酸化物からなる酸化膜と、該酸化膜上に形成された耐酸化性材料からなる耐酸化性膜 とを含む積層構造とすることができる。 係る方法によっても、薄層化工程やトランジスタ形成工程における酸化工程により半導体 層 の 側 面 部 が 酸 化 さ れ る の を 防 止 で き 、 半 導 体 層 や ト ラ ン ジ ス タ 素 子 の 形 状 、 寸 法 制 御 が 20 容易になる。 また、薄層化工程において、上記酸化膜を備えた半導体層を酸化させて酸化層を形成する と、側面部に設けられた酸化膜の作用により半導体層の周端部における酸化層の厚さが大 きくなるため、酸化層除去後の半導体層周端部の形状をやや鈍角にすることができる。こ のような形状の半導体層とすれば、この半導体層にゲート酸化膜を形成した場合に、半導 体 層 周 端 部 に お け る ゲ ー ト 酸 化 膜 の 膜 厚 が 薄 く な ら な い た め 、 半 導 体 層 周 端 部 に お け る 寄 生MOSの発生を抑えることができる。 上記側面保護膜は、薄層化工程において除去しても良いが、側面保護膜を残した構成とす ることもできる。側面保護膜を残すことでトランジスタ形成工程におけるゲート酸化時に 半導体層側面が酸化されないようにすることができるので、トランジスタ素子の寸法制御 30 が容易になる。 [0015]次に、本発明に係る製造方法においては、前記側面保護膜の半導体層厚さ方向の高さを、 前記薄層化される半導体層の薄層化後の層厚とほぼ同一の高さに形成してもよい。 係る方法によれば、前記側面保護膜よりも突出した部分の半導体層のみを酸化させた後除 去することで、側面保護膜を備えた半導体層を容易に形成することができる。このような 半導体層にトランジスタ素子を形成する場合、前記半導体層の上面側のみを酸化させてゲ ー ト 酸 化 膜 を 形 成 す る の で 、 半 導 体 層 の 側 端 部 の ゲ ー ト 酸 化 膜 が 薄 く な る こ と が 無 く 、 ゲ ー ト 電 極 下 部 の 半 導 体 層 端 部 で の 寄 生 M O S の 形 成 を 抑 制 し 、 オ フ リ ー ク 電 流 を 抑 え る こ とができる。 40 [0016]次 に 、 本 発 明 に 係 る 製 造 方 法 に お い て は 、 前 記 半 導 体 層 を 構 成 す る 材 料 が ポ リ シ リ コ ン も しくは単結晶シリコンであることが好ましい。前記半導体層を結晶性に優れるシリコン膜 とすることで、高速動作が可能なスイッチング素子を備えた電気光学装置を製造すること ができる。

[0017]

次 に 、 本 発 明 に 係 る 製 造 方 法 に お い て は 、 前 記 半 導 体 層 を 構 成 す る 材 料 の 酸 化 物 か ら な る 酸化膜が、酸化シリコン膜もしくは酸窒化シリコン膜であることが好ましい。これらのい ずれの酸化膜を用いても、半導体層の周端部における酸化層が厚く形成されるため、酸化 層除去後の半導体層周端部の形状をやや鈍角にすることができる。このような形状の半導

体層とすれば、この半導体層にゲート酸化膜を形成した場合に、半導体層周端部における ゲート酸化膜の膜厚が薄くならないため、半導体層周端部における寄生MOSの発生を抑 えることができる。

[0018]

次に、本発明に係る電気光学装置は、絶縁膜を介して半導体層が形成された基板を有する 電気光学装置であって、前記半導体層が、相異なる半導体層厚を有する複数の半導体領域 に分割されており、前記半導体層領域の少なくとも一方の半導体層の側面に、耐酸化性材 料を含む側面保護膜が形成されたことを特徴とする。

係る構成の電気光学装置は、半導体層の側面に側面保護膜が形成されていることで、前記 | 半 導 体 層 を 用 い て ト ラ ン ジ ス 夕 素 子 な ど の 半 導 体 素 子 を 形 成 す る 際 に 、 半 導 体 層 の 側 面 部 が酸化されないようにすることができる。これにより、例えば半導体層の上面にゲート酸 化膜を形成した場合に、ゲート酸化膜を半導体層の上面にのみ均一な膜厚で形成され、半 導 体 層 の 側 面 は 前 記 側 面 保 護 膜 に よ り 保 護 さ れ る 。 従 っ て 、 ゲ ー ト 酸 化 膜 の 膜 厚 が 部 分 的 に薄くなることによる寄生MOSの発生を抑えることができ、信頼性に優れた半導体素子 を形成することが可能な電気光学装置とすることができる。

また、上記側面保護膜の半導体層厚さ方向の高さは、前記半導体層の層厚とほぼ同じか、 層厚より高く形成することが好ましい。これは、前記側面保護膜が半導体層厚よりも低く なると、 半 導 体 層 に 形 成 さ れ る ゲ ー ト 酸 化 膜 が 半 導 体 層 周 端 部 で 部 分 的 に 薄 く な る お そ れ があるためである。

[0019]

次に、 本 発 明 に 係 る 電 気 光 学 装 置 は 、 前 記 側 面 保 護 膜 が 、 前 記 半 導 体 層 を 構 成 す る 材 料 の 酸化物からなる酸化膜と、該酸化膜上に形成された前記耐酸化性膜とを備える構成であっ ても良い。

係る構成によっても、上述の電気光学装置と同様の効果を得ることができる。

次 に 、 本 発 明 に 係 る 電 気 光 学 装 置 は 、 前 記 複 数 の 半 導 体 領 域 の う ち 、 一 又 は 複 数 の 半 導 体 領 域 が 、 複 数 の 走 査 線 と 、 前 記 複 数 の 走 査 線 と 交 差 す る 複 数 の デ ー タ 線 と 、 前 記 半 導 体 層 に 形 成 さ れ 、 前 記 走 査 線 及 び デ ー タ 線 に 対 応 し て 設 け ら れ た ト ラ ン ジ ス タ と 、 該 ト ラ ン ジ スタに対応して設けられた画素電極とが形成された画素領域に含まれ、他の半導体領域が 、 前 記 半 導 体 層 に 形 成 さ れ た 複 数 の ト ラ ン ジ ス タ を 有 す る 周 辺 回 路 が 形 成 さ れ た 周 辺 領 域 に含まれることを特徴とする。

すなわち、係る構成の電気光学装置は、画素駆動用のトランジスタ素子が形成された画素 領 域 と 、 周 辺 回 路 が 形 成 さ れ た 周 辺 領 域 と で 半 導 体 層 の 層 厚 が 異 な り 、 か つ 半 導 体 層 の 側 面部に側面保護膜を備えた電気光学装置である。このような構成とすることで、画素領域 と周辺領域のそれぞれで適切な性能を備えたトランジスタ素子を形成することができると ともに、 半導体層側面に形成された側面保護膜により寄生MOSの発生を抑えることがで きる、信頼性に優れた電気光学装置とすることができる。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 

次に、本発明に係る電気光学装置は、前記画素領域及び周辺領域が形成された基板と対向 して配置された対向基板と、前記両基板間に挟持され、前記トランジスタにより駆動され る液晶とを備えたことを特徴とする。係る構成によれば、信頼性に優れる液晶装置を得る ことができる。

また、 本 発 明 に 係 る 電 気 光 学 装 置 は 、 前 記 画 素 領 域 よ り も 前 記 周 辺 領 域 の 方 が 、 前 記 半 導 体層の層厚が厚いことを特徴とする。

 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$ 

次に、本発明に係る半導体装置の製造方法は、基板と、該基板上に絶縁膜を介して形成さ れ た 半 導 体 層 と を 備 え 、 前 記 半 導 体 層 が 、 層 厚 の 異 な る 二 以 上 の 半 導 体 領 域 に 分 割 さ れ た 半導体装置の製造方法であって、前記半導体層を所定の平面形状にパターニングして前記 |半導体層を複数の半導体領域に分割するパターニング工程と、前記パターニング工程にお いて形成された前記半導体領域のうち、一以上の領域の半導体層を所定の半導体層厚に薄 20

10

層化する薄層化工程とを含み、前記薄層化工程において薄層化される半導体領域の半導体 層の側面部に、耐酸化性材料を含む側面保護膜を形成した後、前記半導体層の上面を酸化 させることにより前記半導体層上面に酸化層を形成し、その後前記酸化層を除去すること により前記半導体層を薄層化することを特徴とする。

係る製造方法では、半導体層厚が基板上で一定の状態でパターニングするので、エッチン グ深さが基板上で一定であり、従来の製造方法において問題となっていた絶縁膜のオーバ ーエッチは生じない。また、薄層化工程において薄層化される半導体領域が、予め他の半 導体領域と分割されているため、それぞれの領域における半導体層の形状を制御しやすく 、また熱膨張率の差による単結晶膜の体積の膨張を押さえスリップ等の欠陥が発生するの を防止し、より正確な形状に半導体層を形成することができる。さらには、半導体層の側 面部に耐酸化性材料の側面保護膜が形成されていることで、半導体層の側面部が酸化され なくなり、この薄層化工程により半導体層の平面寸法が小さくならず、半導体層の形状の 制御を、より容易かつ正確に行うことができる。このように、本発明に係る半導体装置の 製造方法によれば、半導体層に形成される半導体素子の動作不良による歩留まりの低下を 防ぎ、効率的な製造を行うことができる。

[0023]

本発明に係る半導体装置の製造方法では、前記薄膜化工程において、前記薄膜化される半 導体領域以外の半導体領域に、前記耐酸化性材料を含む側壁保護膜と同一層の酸化保護膜 を形成することもできる。

係る製造方法によれば、薄層化されない半導体領域の酸化保護膜と、薄層化される半導体 20 領域の側壁保護膜とを同一の成膜工程で形成することができるので、製造プロセスを合理 化して、製造の容易性を向上させるとともに、製造コストの低減を図ることができる。 【0024】

本発明に係る半導体装置の製造方法では、前記側面保護膜を前記酸化層と同時に除去する こともできる。係る製造方法によれば、酸化層及び側面保護膜の除去に係る工程を共通化 することができ、製造工程を合理化することができる。

本発明に係る半導体装置の製造方法では、前記側面保護膜を、前記半導体層を構成する材料の酸化物からなる酸化膜と、該酸化膜上に形成された耐酸化性材料からなる耐酸化性膜 とを含む積層構造とすることもできる。

係る方法によっても、薄層化工程やトランジスタ形成工程における酸化工程により半導体 層の側面部が酸化されるのを防止でき、半導体層やトランジスタ素子の形状、寸法制御が 容易になる。

また、薄層化工程において、上記酸化膜を備えた半導体層を酸化させて酸化層を形成する と、側面部に設けられた酸化膜の作用により半導体層の周端部における酸化層の厚さが大 きくなるため、酸化層除去後の半導体層周端部の形状をやや鈍角にすることができる。こ のような形状の半導体層とすれば、この半導体層にゲート酸化膜を形成した場合に、半導 体層周端部におけるゲート酸化膜の膜厚が薄くならないため、半導体層周端部における寄 生MOSの発生を抑えることができる。

上記側面保護膜は、薄層化工程において除去しても良いが、側面保護膜を残した構成とす 40 ることもできる。側面保護膜を残すことでトランジスタ形成工程におけるゲート酸化時に 半導体層側面が酸化されないようにすることができるので、トランジスタ素子の寸法制御 が容易になる。

[0026]

本発明に係る半導体装置の製造方法では、前記側面保護膜の半導体層厚さ方向の高さを、 前記薄層化される半導体層の薄層化後の層厚とほぼ同一の高さに形成することもできる。 係る方法によれば、前記側面保護膜よりも突出した部分の半導体層のみを酸化させた後除 去するので、側面保護膜を備えた半導体層を容易に形成することができる。このような半 導体層にトランジスタ素子を形成する場合、前記半導体層の上面側のみを酸化させてゲー ト酸化膜を形成するので、半導体層の側端部のゲート酸化膜が薄くなることが無く、ゲー

30

10

ト電極下部の半導体層端部での寄生 MOSの形成を抑制し、オフリーク電流を抑えること ができるという利点がある。

【 0 0 2 7 】

本 発 明 に 係 る 半 導 体 装 置 の 製 造 方 法 は 、 前 記 半 導 体 層 が 単 結 晶 シ リ コ ン 層 で あ り 、 前 記 半 導 体 層 を 構 成 す る 材 料 の 酸 化 物 か ら な る 酸 化 膜 が 酸 化 シ リ コ ン 膜 も し く は 酸 窒 化 シ リ コ ン 膜 で あ る こ と が 好 ま し い 。

これらのいずれの酸化膜を用いても、半導体層の周端部における酸化層が厚く形成される ため、酸化層除去後の半導体層周端部の形状をやや鈍角にすることができる。このような 形状の半導体層とすれば、この半導体層にゲート酸化膜を形成した場合に、半導体層周端 部におけるゲート酸化膜の膜厚が薄くならないため、半導体層周端部における寄生MOS の発生を抑えることができる。

【0028】

本発明に係る半導体装置は、絶縁膜を介して半導体層が形成された基板を有する半導体装置であって、前記半導体層が、互いに異なる半導体層厚を有する複数の半導体領域に分割 されており、少なくとも一の前記半導体領域の半導体層側面に、耐酸化性材料を含む側面 保護膜が形成されていることを特徴とする。

係る構成の半導体装置は、半導体層の側面に側面保護膜が形成されていることで、前記半 導体層を用いてトランジスタ素子などのデバイスを形成する際に、半導体層の側面部が酸 化されないようにすることができる。これにより、例えば半導体層の上面にゲート酸化膜 を形成した場合に、ゲート酸化膜が半導体層の上面にのみ均一な膜厚で形成されるように なり、半導体層の側面は前記側面保護膜により保護される。従って、ゲート酸化膜の膜厚 が部分的に薄くなることによる寄生MOSの発生を抑えることができ、信頼性に優れたデ バイスを実装できる半導体装置とすることができる。

また、上記側面保護膜の半導体層厚さ方向の高さは、前記半導体層の層厚とほぼ同じか、 層厚より高く形成することが好ましい。これは、前記側面保護膜が半導体層厚よりも低く なると、半導体層に形成されるゲート酸化膜が半導体層周端部で部分的に薄くなるおそれ があるためである。

[0029]

本発明に係る半導体装置は、前記側面保護膜が、前記半導体層を構成する材料の酸化物からなる酸化膜と、該酸化膜上に形成された耐酸化性材料からなる耐酸化性膜とを備える構 30 成とすることもできる。係る構成によっても、先の構成と同様に、信頼性に優れるデバイ スを実装可能な半導体装置を提供することができる。

[0030]

本発明に係る半導体装置は、前記半導体層が単結晶シリコン層であり、前記半導体層を構成する材料の酸化物からなる酸化膜が酸化シリコン膜もしくは酸窒化シリコン膜であることが好ましい。係る構成によっても、先の構成と同様に、信頼性に優れるデバイスを実装可能な半導体装置を提供することができる。

[0031]

次に、本発明に係る投射型表示装置は、先のいずれかに記載の電気光学装置を備えた投射 型表示装置であって、光源と、該光源から出射された光を変調する前記電気光学装置から 40 なる光変調手段と、該光変調手段により変調された光を投射する投射手段とを有すること を特徴とする。

係る構成によれば、上記の電気光学装置を備えたことで、優れた信頼性を有する投射型表 示装置とすることができる。

[0032]

次に、 本 発 明 に 係 る 電 子 機 器 は、 先 の い ず れ か に 記 載 の 電 気 光 学 装 置 を 備 え た こ と を 特 徴 とす る 。 ま た 、 先 の い ず れ か に 記 載 の 半 導 体 装 置 を 備 え た こ と を 特 徴 と す る 。 係 る 構 成 に よ れ ば 、 優 れ た 信 頼 性 を 有 す る 表 示 部 を 備 え た 電 子 機 器 、 及 び 信 頼 性 に 優 れ た

係る構成によれは、 優れた信頼性を有 9 る衣示部を備えた電子機器、 及び信頼性に優れた 半導体集積回路を備えた電子機器を提供することができる。

【0033】

10

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて説明する。

(液晶装置)

本発明に係る電気光学装置の一例である液晶装置について図面を参照して以下に説明する。

(11)

図1は、本発明の実施形態に係る電気光学装置としての液晶装置のうち、画像表示領域の 等価回路を示す図である。また、図2は、本発明の実施形態に係る液晶装置におけるTF Tアレイ基板を、TFTアレイ基板に形成された各構成要素と共に対向基板の側から見た 平面図であり、図3は、対向基板を含めて示す図2のH-H'断面図である。 【0034】

図1において、本実施形態に係る液晶装置の画像表示領域を構成する複数の画素は、マト リクス状に複数形成された画素電極9と、それぞれの画素電極9を制御するためのトラン ジスタとしての画素スイッチング用TFT30とからなり、画像信号が供給されるデータ 線6 a が、前記画素スイッチング用TFT30のソースに電気的に接続されている。上記 データ線6 a に書き込まれる画像信号S1、S2、...、Snは、この順に線順次に供給し ても構わないし、相隣接する複数のデータ線6 a 同士に対して、グループ毎に供給するよ うにしても良い。

[0035]

また、画素スイッチング用TFT30のゲートには、走査線3aが電気的に接続されてお り、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、こ の順に線順次で印加するように構成されている。画素電極9は、画素スイッチング用TF T30のドレインに電気的に接続されており、スイッチング素子である画素スイッチング 用TFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給さ れる画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9を介して 液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する )に形成された対向電極(後述する)との間で一定期間保持される。ここで、保持された 画像信号がリークするのを防ぐために、画素電極9と対向電極との間に形成される液晶容 量と並列に蓄積容量70が付加されている。

[0036]

次に、図1に示す画像表示領域を備えた液晶装置の全体構成を説明する。 図2及び図3に示されるように、本実施形態の液晶装置は、対向して配置されたTFTア レイ基板10と、対向基板20との間に液晶50を挟持して概略構成されている。前記対 向基板20は、例えばガラス基板や石英基板から構成され、その内面側にはシール材52 の内側に並行して額縁としての遮光膜53が設けられている。一方、TFTアレイ基板1 0は、例えば石英基板からなり、シール材52の外側の領域には、データ線駆動回路10 1及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、 走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。尚、走査線 駆動回路104は、走査線3aに供給される走査信号の遅延が問題にならないのであれば 、片側だけでも良いことは言うまでもない。

[0037]

TFTアレイ基板10の内面側には、図3に示すように複数の画素電極9が設けられており、その上側にはラビング処理等の所定の配向処理が施された配向膜(図示せず)が設けられている。上記画素電極9は、例えばITO膜などの透明導電性薄膜からなる。また、配向膜は、例えば、ポリイミド薄膜などの有機薄膜からなる。TFTアレイ基板10の画素電極9に隣接する位置には、各画素電極9をスイッチング制御する画素スイッチング用TFTが形成されている。

【0038】

他方、対向基板 2 0 の内面側には、図示を省略したが、その全面に渡って対向電極(図示 せず)が設けられ、前記対向電極 2 の下側には、ラビング処理等の所定の配向処理が施さ れた配向膜(図示せず)が設けられている。前記対向電極は、例えば、ITO膜などの透

10

30

(12)

明導電性薄膜からなる。また、配向膜は、例えば、ポリイミド薄膜などの有機薄膜からな る。 また、 対 向 基 板 2 0 に は 、 各 画 素 部 の 開 口 領 域 以 外 の 領 域 に 第 2 遮 光 膜 2 3 が 設 け ら れ て いる。このため、対向基板 2 0 の側から入射光が、前記画素電極 9 に隣接して設けられた 画素スイッチング用TFTに入射することはない。さらに、第2遮光膜23は、コントラ ストの向上、色材の混色防止などの機能を有する。 [0039]また、データ線駆動回路101は、画面表示領域の辺に沿って両側に配列してもよい。例 えば、奇数列のデータ線6aは、画像表示領域の一方の辺に沿って配設されたデータ線駆 動回路101から画像信号を供給し、偶数列のデータ線は、前記画像表示領域の反対側の 10 辺に沿って配設されたデータ線駆動回路101から画像信号を供給するようにしてもよい 。この様にデータ線 6 a を 櫛歯 状に 駆動 するようにすれば、 データ線 駆動 回 路 1 0 1 の占 有面積を拡張することができるため、複雑な回路を構成することが可能となる。 [0040]更に、TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆 動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20 のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との 間で電気的導通をとるための導通材106が設けられている。そして、図2に示すように 、 シール材 5 2 とほぼ同じ輪郭を持つ対向基板 2 0 が当該シール材 5 2 によりTFTアレ イ基板10に固着されている。 20 上記 T F T アレイ基板 1 0 と対向基板 2 0 との間には、シール材 5 2 により囲まれた空間 に液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9からの電界が印 加されていない状態で、TFTアレイ基板10側の配向膜と対向基板20側の配向膜とに より所 定 の 配 向 状 態 を 採 る 。 液 晶 層 5 0 は 、 例 え ば 一 種 又 は 数 種 類 の ネ マ ティ ッ ク 液 晶 を 混合した液晶からなる。シール材52は、TFTアレイ基板10及び対向基板20をそれ らの 周 辺 で 貼 り 合 わ せ る た め の 、 例 え ば 光 硬 化 性 樹 脂 や 熱 硬 化 性 樹 脂 か ら な る 接 着 剤 で あ り、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペ ーサが混入されている。 [0041] また、 対 向 基 板 2 0 の 投 射 光 が 入 射 す る 側 及 び T F T ア レ イ 基 板 1 0 の 出 射 光 が 出 射 す る 30 側には、各々、例えば、TN(ツイステッドネマティック)モード、STN(スーパーT N) モード、D-STN (デュアルスキャン - STN) モード等の動作モードや、ノーマ リーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フ ィルム、偏光手段などが所定の方向で配置される。 [0042] 以 上 の 構 成 を 備 え た 本 発 明 に 係 る 液 晶 装 置 に お い て は 、 TFTア レ イ 基 板 上 に お け る 画 素 スイッチング用TFTが形成されている画素領域と、周辺回路用TFTが形成されている 周辺領域とにおいて、それぞれのTFTを構成する半導体層の膜厚が異なって形成されて いる。 図4は、上記画素領域と、周辺領域とを分割してそれぞれのTFTを示した部分断面図で 40 あり、図示左側に画素領域に含まれる画素スイッチング用TFTが示されており、図示右 側に周辺領域に含まれる周辺回路用TFTが示されている。  $\begin{bmatrix} 0 & 0 & 4 & 3 \end{bmatrix}$ まず、図4左側に示す画素スイッチング用TFT30は、LDD(Lightly Dо ped Drain)構造を有しており、走査線3a、該走査線3aからの電界によりチ ャネルが形成される半導体層1 a のチャネル領域1 a '、走査線3 a と半導体層1 a とを 絶 縁 す る ゲ ー ト 絶 縁 膜 ( ゲ ー ト 酸 化 膜 ) 2 、 デ ー タ 線 6 a 、 半 導 体 層 1 a の 低 濃 度 ソ ー ス 領域( ソース 側 LDD 領域 ) 1 b 及び 低 濃度 ドレイン 領域( ドレイン 側 LDD 領域 )1c

半 導 体 層 1 a の 高 濃 度 ソース 領 域 1 d 並 び に 高 濃 度 ド レ イ ン 領 域 1 e を 備 え て お り 、 半 導 体 層 1 a の 側 面 部 に は 側 面 保 護 膜 2 5 が 形 成 さ れ て い る 。 走 査 線 3 a は 、 上 記 チ ャ ネ ル

10

20

領域と対向して形成されており、ゲート電極として機能する。

上記半導体層1 a において、高濃度ソース領域1 d にデータ線6 a が接続され、高濃度ドレイン領域1 e には、複数の画素電極9のうちの対応する一つが接続されている。また、 ソース領域1 b 及び1 d 並びにドレイン領域1 c 及び1 e は、半導体層1 a に対し、所定 濃度の不純物イオンをドープすることにより形成されている。

そして、上記半導体層1 aの側面部には、窒化シリコンなどの耐酸化性材料からなる側面 保護膜25が形成されている。本実施形態に係る画素スイッチング用TFT30は、半導 体層1 aの上面側のゲート絶縁膜2及び側面保護膜25によりゲート電極である走査線3 aと絶縁されている。このような構成とされていることで、半導体層1 aの上面部にあっ ては、均一な膜厚に形成されたゲート絶縁膜2により走査線3 aと絶縁され、半導体層1 aの周端部及び側面部は、上記側面保護膜25により走査線3 aと絶縁されるようになっ ている。従って、本実施形態の構成によれば、走査線3 aと半導体層1 aとの距離(すな わちゲート絶縁膜2の膜厚)が部分的に薄くなることによる寄生MOSの発生を効果的に 抑制することができ、優れた電流特性を備え、信頼性に優れるTFTを構成することがで きる。

[0045]

 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$ 

また、半導体層1 a を形成する領域の下部には、第1 遮光膜11 a が設けられている。よ り具体的には、第1 遮光膜11 a は、夫々、画素部において、半導体層1 a のチャネル領 域を含むTFTを、TFTアレイ基板の側から見て覆う位置に設けられている。第1 遮光 膜11 a は、好ましくは不透明な高融点金属であるT i、Cr、W、T a、Mo及びPb のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。ま た、第1 遮光膜11 a が形成されていることで、TFTアレイ基板10の側からの戻り光 等が、画素スイッチング用TFT30のチャネル領域1 a 'やLDD領域1 b、1 c に入 射する事態を未然に防ぐことができ、戻り光に起因する光リーク電流の発生によりトラン ジスタ素子としての画素スイッチング用TFT30の特性が劣化することはない。 【0046】

データ線6 a は、A 1 等の金属膜や金属シリサイド等の合金膜などの遮光性金属薄膜から 構成されている。また、走査線3 a、ゲート絶縁膜2 及び第1 層間絶縁膜1 2 の上には、 高濃度ソース領域1 d へ通じるコンタクトホール5 及び高濃度ドレイン領域1 e へ通じる コンタクトホール8 が各々形成された第2 層間絶縁膜4 が形成されている。このソース領 域1 d へのコンタクトホール5 を介して、データ線6 a は高濃度ソース領域1 d に電気的 接続されている。さらに、データ線6 a 及び第2 層間絶縁膜4 の上には、高濃度ドレイン 領域1 e へのコンタクトホール8 が形成された第3 層間絶縁膜7 が形成されている。この 高濃度ドレイン領域1 e へのコンタクトホール8 を介して、画素電極9 a は高濃度ドレイ ン領域1 e に電気的に接続されている。前述の画素電極9 は、このように構成された第3 層間絶縁膜7 の上面に設けられている。

[0047]

一方、図4右側に示す周辺回路用TFT80は、図示左側の画素スイッチング用TFT3
0と同様に、LDD構造を有しており、ゲート電極83、ゲート電極83からの電界によ 40
リチャネルが形成される半導体層80aのチャネル領域80a'、ゲート電極83と半導体層80aとを絶縁するゲート絶縁膜2、入力信号線86a、出力信号線86b、半導体層80aの低濃度ソース領域(ソース側LDD領域)80b及び低濃度ドレイン領域(ドレイン側LDD領域)80c、半導体層80aの高濃度ソース領域80d並びに高濃度ドレイン領域80eを備えて構成されている。

また、この周辺回路用TFT80においても、画素スイッチング用TFT30と同様に、 ソース領域80b及び80d並びにドレイン領域80c及び80eは、半導体層80aに 対し、所定濃度の不純物イオンをドープすることにより形成されている。 【0048】

そして、上記周辺回路用 T F T 8 0 の半導体層 8 0 a 側面部にも、窒化シリコンなどの耐 50

酸化性材料からなる側面保護膜85が形成されている。すなわち、本実施形態に係る周辺 回路用TFT80は、半導体層80aの上面側のゲート絶縁膜2及び側面保護膜85によ リゲート電極83と絶縁されている。このような構成とされていることで、半導体層80 aの上面部にあっては、均一な膜厚に形成されたゲート絶縁膜2によりゲート電極83と 絶縁され、半導体層80aの周端部及び側面部は、上記側面保護膜85によりゲート電極 83と絶縁されるようになっている。従って、本実施形態の構成によれば、ゲート電極8 3と半導体層80aとの距離(ゲート絶縁膜2の膜厚)が部分的に薄くなることによる寄 生MOSの発生を効果的に抑制することができ、優れた電流特性を備え、信頼性に優れる TFTを構成することができる。

【0049】

図4に示すように、画素スイッチング用TFT30の半導体層1aは、周辺回路用TFT 80の半導体層80aよりも薄く形成されている。このような構成とされたことで、画素 スイッチング用TFT30においては、光リーク電流を低減することができる。また、周 辺回路用TFT80は、走査線やデータ線を駆動するために大きな電流駆動能力が必要な ものであるが、半導体層80aの膜厚が厚く形成されていることで、走査線駆動回路10 4およびデータ線駆動回路101において大電流が得やすいものとなっている。 【0050】

上記画素スイッチング用TFT30を構成する半導体層1aの層厚は、特に限定されるものではないが、30nmから100nmまでの範囲、好ましくは30nmから80nmまでの範囲、より好ましくは40nmから60nmまでの範囲で一定の膜厚とされる。 半導体層1aの膜厚が100nm以下であれば、チャネル部の不純物濃度によらずゲート 電極が制御する空乏層が半導体層1aよりも大きく拡がるため、画素スイッチング用TF T30は完全空乏型となる。さらに、半導体層1aの層厚を100nm以下、好ましくは 80nm以下、より好ましくは60nm以下とするならば、第1遮光膜11aで防止する ことの出来ない迷光が半導体層1aに照射されても、光励起の電子正孔対の生成量が少な いものとなる。したがって、光リーク電流を小さく抑えることができ、画素のスイッチン グ素子である画素スイッチング用TFT30として有効である。 また、半導体層1aの層厚を30nm以上、好ましくは40nm以上とするならば、チャ

ネル領域1a'の膜厚による閾値電圧等のトランジスタ特性のばらつきを小さくできる。 また、コンタクト抵抗が増加することもない。

【 0 0 5 1 】

また、周辺回路用TFT80を構成する半導体層80aの層厚は、特に限定されるもので はないが、100nmから600nmまでの範囲とすることが好ましく、より好ましくは 150nmから400nmまでの範囲で一定の層厚とされる。

半導体層80aの層厚が100nm以上、好ましくは150nm以上であれば、十分な耐 圧を確保することができるとともに、シート抵抗を十分に小さく抑えることができるため 、周辺回路において十分な電流駆動能力を得ることができ、高速で駆動することのできる 駆動回路を形成できる。

また、 半導体層 8 0 a の層厚が 6 0 0 n m 以上であると、 画素スイッチング用 T F T 3 0 を構成する半導体層 1 a を形成するときのエッチング工程において膜厚のばらつきがおき 40 るなど、 製造が困難になる恐れが生じるため好ましくない。

[0052]

(電気光学装置の製造方法)

以下、図2ないし図4に示す液晶装置に適用される電気光学装置の製造方法を図面を参照 して説明する。ただし、本発明の特徴は、上記TFT30,80を形成するための半導体 層1a、80aの構成、及びこれらの半導体層1a、80aに形成されたトランジスタ素 子にあるため、以下では半導体層1a、80aの形成方法の4形態を、図5ないし図8を 参照して説明し、半導体層1a、80aへのトランジスタ素子の形成方法を図9ないし図 11を参照して説明する。尚、トランジスタ素子形成後のTFT30,80製造工程には 、従来用いられている製造方法を適用することができる。

10

20

【0053】

[第1の実施形態]

図5は、本発明に係る製造方法による電気光学装置の製造工程を示す断面工程図である。 まず、図5Aに示すように、ガラスや石英等からなる支持基板10上に、酸化シリコンな どからなる絶縁膜12を介して形成された単結晶シリコン層206を備えたSOI基板を 用意する。図5に示すSOI基板は、公知の方法により製造することができる。また、絶 縁膜12内又は絶縁膜12と支持基板10との間に遮光膜を備えていても良い。 上記遮光膜を備えたSOI基板は、例えば、支持基板10上に所定のパターンを有する遮 光膜を形成し、次いで、前記遮光膜を形成した支持基板10上に、絶縁膜12を形成し、 表面を研磨して平坦化する。 そして、貼り合わせる側の表面に酸化膜層が形成されていると共に、水素イオン(H<sup>+</sup>) が注入されている単結晶シリコン基板を、上記絶縁膜12上に貼り合わせ、熱処理を行う ことにより水素イオンが注入された領域で単結晶シリコン基板を分断して単結晶シリコン 層206を形成し、遮光膜を備えたSOI基板を製造することができる。 [0054]次に、図5Bに示すように、単結晶シリコン層206を所定形状にパターニングする。本 実施形態では、単結晶シリコン層206を第1半導体領域(図示左側)210と、第2半 導体領域(図示右側)220とに分割しており、第1半導体領域210には、所定形状の 第 1 半 導 体 層 2 0 1 が 形 成 さ れ 、 第 2 半 導 体 領 域 2 2 0 に は 、 第 2 半 導 体 層 8 0 a が 形 成 されている。本パターニング工程は、公知のフォトリソグラフィエ程、エッチング工程等 を組み合わせて行うことができる。 本実施形態の製造方法においては、層厚の均一な単結晶シリコン層206に対してパター ニングを行うため、半導体層206の下側の絶縁膜12がオーバーエッチされることがな く、また、エッチング深さが一定で良いため、エッチング処理自体が容易になり、より高 精度でのパターニングを容易に行うことができる。 [0055]次に、図5Cに示すように、第2半導体領域220側の第2半導体層80aを覆うように 窒化シリコンなどの耐酸化性材料からなるマスク材287を形成する。このマスク材28 7は、第1半導体領域をマスクした状態でプラズマCVD法や減圧CVD法、スパッタ法 などにより第2半導体領域220に窒化シリコン膜を形成する方法や、第1、第2半導体 領 域 2 1 0 , 2 2 0 を 覆 う 全 面 に 窒 化 シ リ コ ン 膜 を 形 成 し た 後 、 フ ォ ト リ ソ グ ラ フ ィ 工 程 、 エッチング 工程 等 により 第 1 半 導体 領 域 2 1 0 の 窒 化 シリコン 膜を 除去 する 方 法 により 形成することができる。 [0056]次に、図5Dに示すように、熱酸化工程などにより第1半導体層201の表面を酸化させ て、第1半導体層201表面に酸化層207を形成する。この酸化工程において、酸化条 件を適宜変更することで、第1半導体層201上に形成される酸化層207の層厚を調整 し、酸化層207除去後の第1半導体層の層厚を調整することができる。尚、本工程にお いて、第2半導体層80aは、耐酸化性材料からなるマスク材287により保護されてい

10

20

30

40

50

そして、第1半導体層201上の酸化層207及び第2半導体層80a上のマスク材28 7を、エッチング工程などにより除去することで、図5Eに示す、薄層化された第1半導 体層1aと、第1半導体層1aより層厚の大きい第2半導体層80aとを備えた電気光学 装置が得られる。

【0058】

[0057]

るので酸化されない。

以上の構成の本実施形態の製造方法によれば、容易に異なる層厚の半導体層をSOI基板 上に形成することができる。また、パターニング工程(図5B)が、半導体層の薄層化工 程(図5D)よりも先に配置されているため、パターニング処理を、半導体層206の層 厚が基板10上で均一にされた状態で行うことができるので、パターニングを極めて容易

(15)

に行えるとともに、絶縁膜12に対するオーバーエッチも生じないようにすることができ る。また本実施形態による製造方法によれば、図5Dの工程において、単結晶シリコン層 206を表面から酸化をする以前に単結晶シリコン層206を事前に第1半導体層201 と 第 2 半 導 体 層 8 0 a に 分 離 し 、 単 結 晶 シ リ コ ン 層 の 面 積 を 減 少 す る 事 が 可 能 に な る た め 単 結 晶 シ リ コ ン 層 と 熱 酸 化 膜 層 と の 熱 膨 張 率 の 差 か ら 、 単 結 晶 シ リ コ ン 層 に ス リ ッ プ 等 の 欠陥が発生するのを防止する事が容易に出来る。これにより、本実施形態の製造方法によ れば、半導体層の形状を精度良く制御することができ、その結果、電気光学装置を歩留ま り良く製造することができる。

(16)

[0059]

「第2の実施形態]

図6は、本発明に係る製造方法の第2の実施形態による電気光学装置の製造工程を示す断 面工程図である。図6に示す本実施形態の製造方法の特徴的な点は、第1半導体領域21 0の第1半導体層201の側面部に側面保護膜205を形成した後、第1半導体層201 の薄層化を行う点にある。本実施形態において、図6Bに示すパターニング工程までは図 5に示す上記第1の実施形態と同様であるので、ここでの詳細な説明は省略する。また、 図6に示す符号の内、図5と共通の符号は図1と同一の部材であることを示している。  $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 

図 6 B に示すように半導体層 2 0 6 のパターニングにより第 1 半導体領域 2 1 0 及び第 2 半導体領域220に半導体層201,80aを形成したならば、半導体層201,80a を 覆 う よ う に 耐 酸 化 性 の 窒 化 シ リ コ ン 膜 を 基 板 1 0 の 半 導 体 層 側 全 面 に 形 成 す る 。 そ の 後 、フォトリソグラフィエ程、エッチング工程等により、図6Cに示すように、第2半導体 領 域 8 0 a を 覆 う 窒 化 シ リ コ ン 膜 を マ ス ク 材 2 8 7 と し て 残 し 、 第 1 半 導 体 層 2 0 1 側 面 部を覆う側面保護膜205を形成する。この側面保護膜205は、窒化シリコン膜のエッ チング条件を調整し、第1半導体層201の上面部に形成された窒化シリコン膜を除去す ると共に、半導体層201側面部の窒化シリコン膜を残すように選択的にエッチングする ことで形成することができる。

[0061]

次いで、図6Dに示すように、熱酸化工程などにより第1半導体層201の上面部を酸化 させて酸化層208を形成する。この酸化工程において、第1半導体層201の側面部は 上記 側 面 保 護 膜 205 により 保 護 され て い る た め に 酸 化 さ れ ず 、 第 1 半 導 体 層 201の 上 30 面部のみが酸化される。

[0062]

そして、上記酸化層208及び側面保護膜205、並びにマスク材287をエッチングエ 程により除去することで、図6Eに示す薄層化された第1半導体層1 a と、第2半導体層 80 a を 有 す る 電 気 光 学 装 置 が 得 ら れ る 。

[0063]

上記本実施形態の製造方法によれば、第1半導体層201の側面部に側面保護膜205を 設 け た 状 態 で 第 1 半 導 体 層 2 0 1 表 面 を 酸 化 さ せ る の で 、 第 1 半 導 体 層 2 0 1 の 側 面 部 が 酸化されず、酸化層208除去後にも、図2Bに示すパターニング後の第1半導体層20 1の面内寸法を維持したまま、第1半導体層201の層厚のみを薄くすることができる。 また、本実施形態の製造方法によれば、第1半導体層201の側面部がエッチングされる こともない。従って、薄層化された第1半導体層1aの形状をより精度良く制御すること ができる。また本実施形態による製造方法によれば、第一の実施例と同様、図6Dの工程 において、単結晶シリコン層206を表面から酸化をする以前に単結晶シリコン層206 を事前に第1半導体層201と第2半導体層80aに分離し、単結晶シリコン層の面積を 減 少 す る 事 が 可 能 に な る た め 単 結 晶 シ リ コ ン 層 と 熱 酸 化 膜 層 と の 熱 膨 張 率 の 差 か ら 、 単 結 晶シリコン層にスリップ等の欠陥が発生することを防止する事が容易に出来る。 また、上記側面保護膜205は、必ずしも除去する必要はなく、第1半導体層1aの側面 部 に 側 面 保 護 膜 205を 残 した 電 気 光 学 装 置 も 製 造 す る こ とが で き る 。 こ の よ う に 側 面 保 護 膜 2 0 5 が 残 さ れ た 第 1 半 導 体 層 1 a に 例 え ば ト ラ ン ジ ス 夕 素 子 を 形 成 す る 場 合 、 ゲ ー

10

20

ト酸化工程により第1半導体層1 a の表面を酸化させるが、側面保護膜2 0 5 により第1 半導体層1 a の側面部は酸化されず、第1半導体層1 a の上面側にのみゲート酸化膜が形 成される。このようにして形成されたゲート酸化膜は、第1半導体層1 a の周端部におい てもその膜厚が薄くなることが無いため、トランジスタ素子に寄生MOSが生じるのを防 ぐことができる。

尚、本実施形態では、側面保護膜205を第1半導体層201にのみ設けた構成としたが 、第2半導体層80aにも同様の構成の側面保護膜を形成することができ、この場合にも 上記と同様の効果を得ることができる。

【0064】

[第3の実施形態]

10

20

図7は、本発明に係る製造方法の第3の実施形態による電気光学装置の製造工程を示す断面工程図である。図3に示す本実施形態の製造方法の特徴的な点は、第1半導体層201の側面部に側面保護膜を形成した後、第1半導体層201の薄層化を行う点、及び前記側面保護膜が、酸化膜と耐酸化性膜との積層構造とされている点である。本実施形態において、図7Aに示すパターニング工程までは図5A~Bに示す上記第1の実施形態と同様であるので、ここでの詳細な説明は省略する。また、図7に示す符号の内、図5と共通の符号は図5と同一の部材であることを示している。 【0065】

図 7 A に示すように、半導体層のパターニングにより第1半導体領域210及び第2半導体領域220に半導体層201,80 a を形成したならば、図7B に示すように、半導体層201,80 a を覆うように酸化シリコン膜216を形成し、この酸化シリコン膜21 6を覆う耐酸化性の窒化シリコン膜277を形成する。つまり、第1半導体層201,8 0 a 上には酸化シリコン膜216及び窒化シリコン膜277が積層されている。

その後、フォトリソグラフィエ程、エッチング工程等により、図7Cに示すように、第2 半導体領域80aを覆う窒化シリコン膜277をマスク材287として残し、第1半導体 層201の上面部に形成された酸化シリコン膜216及び窒化シリコン膜277を除去す ると共に、第1半導体層201側面部を覆う側面保護膜28を形成する。この側面保護膜 28は、酸化シリコン層(酸化膜)26上に窒化シリコン層(耐酸化性膜)27が積層さ れた構造となっている。尚、この側面保護膜28は、上記第2の実施形態に係る半導体層 に設けられた側面保護膜205と同様の方法で形成することができる。

【 0 0 6 6 】

次いで、図7Dに示すように、熱酸化工程などにより第1半導体層201の上面部を酸化 させて酸化層208を形成する。この酸化工程において、第1半導体層201の側面部は 上記側面保護膜205により保護されているために酸化されず、第1半導体層201の上 面部のみが酸化されるが、本実施形態では、側面保護膜28の半導体層201側が、酸化 シリコン層26により構成されているため、半導体層201の側端部において酸化種が浸 入しやすくなり、第1半導体層201の周端部における酸化層208の層厚が若干大きく なる。

[0067]

そして、上記酸化層 2 0 8 及び側面保護膜 2 8 、並びにマスク材 2 8 7 をエッチング工程 40 により除去することで、図 7 E に示す薄層化された第 1 半導体層 1 a と、第 2 半導体層 8 0 a を有する電気光学装置が得られる。

【 0 0 6 8 】

上記本実施形態の製造方法によれば、第1半導体層201の側面部に側面保護膜28を設けた状態で第1半導体層201表面を酸化させるので、第1半導体層201の側面部が酸化されず、酸化層208除去後にも、図2Bに示すパターニング後の第1半導体層201の面内寸法を維持したまま、第1半導体層201の層厚のみを薄くすることができる。また、本実施形態の製造方法によれば、第1半導体層201の側面部がエッチングされることもない。従って、薄層化された第1半導体層1aの形状をより精度良く制御することができる。また本実施形態による製造方法によれば、図7Dの工程において、単結晶シリコ

ン 層 2 0 6 を表面から酸化をする以前に単結晶シリコン層 2 0 6 を事前に第 1 半導体層 2 01と第2半導体層80aに分離し、単結晶シリコン層の面積を減少する事が可能になる ため単結晶シリコン層と熱酸化膜層との熱膨張率の差から、単結晶シリコン層にスリップ 等の欠陥が発生することを防止する事が容易に出来る。 また本実施形態に係る製造方法では、上述のように半導体層周端部における酸化層208 の層厚がやや大きくなるため、薄層化された第1半導体層1aの周端部には、曲面部21 1 が形成される。このような曲面部 2 1 1 が形成されていると、第 1 半 導体層 1 a をゲー ト酸化させた場合に、半導体層1a周端部におけるゲート酸化膜の膜厚が薄くならないた め、より効果的に寄生MOSの発生を抑えることができる。  $\begin{bmatrix} 0 & 0 & 6 & 9 \end{bmatrix}$ 尚、本実施形態の製造方法においても、上記側面保護膜28は、除去せずに残しておくこ とができる。側面保護膜28を第1半導体層1a側面に残しておけば、第1半導体層1a のゲート酸化を行う際に、第1半導体層1 aの側面部にはすでに酸化シリコン層2 6 が形 成されているため、ゲート酸化膜が半導体層1 aの周端部で薄くなることがなく、より信 頬性に優れるトランジスタ素子を形成することができる。 また、本実施形態では、側面保護膜28を第1半導体層201にのみ設けた構成としたが 、 第 2 半 導 体 層 8 0 a に も 同 様 の 構 成 の 側 面 保 護 膜 を 形 成 す る こ と が で き 、 こ の 場 合 に も 上記と同様の効果を得ることができる。 [0070]「第4の実施形態] 図8は、本発明に係る製造方法の第4の実施形態による電気光学装置の製造工程を示す断 面工程図である。図8に示す本実施形態の製造方法の特徴的な点は、第1半導体領域21 0の第1半導体層201の側面部に側面保護膜を形成した後、第1半導体層201の薄層 化を行うが、この側面保護膜の高さと薄層化後の第1半導体層201の層厚とをほぼ同一 に形成する点にある。本実施形態において、図8Aに示すパターニング工程までは図5A ~ Bに示す上記第1の実施形態と同様であるので、ここでの詳細な説明は省略する。また 、図8に示す符号の内、図5と共通の符号は図5と同一の部材であることを示している。  $\begin{bmatrix} 0 & 0 & 7 & 1 \end{bmatrix}$ 図 8 A に示すように半導体層のパターニングにより第1半導体領域210及び第2半導体 領 域 2 2 0 を 形 成 し た な ら ば 、 図 8 B に 示 す よ う に 、 半 導 体 層 2 0 1 , 8 0 a を 覆 う よ う に耐酸化性の窒化シリコン膜277を基板10の半導体層側全面に形成する。 その後、フォトリソグラフィエ程、エッチング工程等により、図8Cに示すように、第2 半 導 体 領 域 8 0 a を 覆 う 窒 化 シ リ コ ン 膜 2 7 7 を マ ス ク 材 2 8 7 と し て 残 し 、 第 1 半 導 体 層201の上面部に形成された窒化シリコン膜277を除去すると共に、第1半導体層2 01側面部を覆う側面保護膜25を形成する。本実施形態に係る製造方法では、この側面 保護膜25を、薄層化後の第1半導体層1a(図8E参照)の層厚とほぼ同一の高さとな

るように形成する。この側面保護膜25の高さは、窒化シリコン膜のエッチング条件を調整し、半導体層201側面部の窒化シリコン膜を残す割合を調整することで容易に所定の高さを有する側面保護膜とすることができる。

[0072]

次いで、図8Dに示すように、熱酸化工程などにより第1半導体層201の上面部を酸化 させて酸化層208を形成する。この酸化工程において、第1半導体層201の側面部は 上記側面保護膜205により保護されているために酸化されず、第1半導体層201の上 面部のみが酸化される。また、第1半導体層201上の酸化膜208は、側面保護膜25 の高さの分だけ半導体層を残すように形成される。

[0073]

そして、上記酸化層208及び側面保護膜205、並びにマスク材287をエッチング工程により除去することで、図8Eに示す薄層化された第1半導体層1aと、第2半導体層80aを有する電気光学装置が得られる。また、図8Eに示すように、第1半導体層1aの側面部及び第2半導体層80aの側面部には、側面保護膜25及び側面保護膜85が形

10

20

40

(19)

成されており、これらの側面保護膜25,85の高さは、それぞれが形成されている半導 体層 1 a 及び 8 0 a の層厚とほぼ同じに形成されている。 側面保護膜 2 5, 8 5 の高さは 、半導体層1a、80aの層厚とほぼ同一か又は半導体層の層厚よりもやや大きくなるよ うに形成するのがよい。これは、側面保護膜25,85の高さが低すぎると、半導体層1 a、 8 0 a を ゲ ー ト 酸 化 さ せ た 際 に 、 半 導 体 層 の 周 端 部 に お け る ゲ ー ト 酸 化 膜 の 膜 厚 が 薄 くなり、寄生MOSが生じやすくなるためである。 尚、 第 2 半 導 体 層 8 0 a の 側 面 保 護 膜 8 5 は、 マスク 材 2 8 7 を 除去 する 際 の エッチング 条件の調整により形成することができる。 [0074]上記本実施形態の製造方法によれば、第1半導体層201の側面部に側面保護膜25を設 けた状態で第1半導体層201表面を酸化させるので、第1半導体層201の側面部が酸 化されず、酸化層208除去後にも、図2Bに示すパターニング後の第1半導体層201 の面内寸法を維持したまま、第1半導体層201の層厚のみを薄くすることができる。ま た、本実施形態の製造方法によれば、第1半導体層201の側面部がエッチングされるこ ともない。従って、薄層化された第1半導体層1aの形状をより精度良く制御することが できる。また本実施形態による製造方法によれば、図8Dの工程において、単結晶シリコ ン 層 2 0 6 を表面 から 酸化 を す る 以 前 に 単 結 晶 シ リ コ ン 層 2 0 6 を 事 前 に 第 1 半 導 体 層 2 01と第2半導体層80aに分離し、単結晶シリコン層の面積を減少する事が可能になる ため単結晶シリコン層と熱酸化膜層との熱膨張率の差から、単結晶シリコン層にスリップ 等の欠陥が発生することを防止する事が容易に出来る。 また、側面保護膜25の高さと、第1半導体層201上の酸化層208の層厚が制御され るため、薄層化後の半導体層1aの層厚と、側面保護膜25の高さとがほぼ同一になり、 ゲート酸化させた場合にゲート酸化膜の膜厚を均一に形成しやすく、ゲート酸化膜が半導 体層1a周端部で薄くなることもない。 [トランジスタ素子の形成方法] 次に、図5~図8に示すいずれかの製造工程により製造された電気光学装置を用いて、図 4 に示す液晶装置のTFT30,80のように、厚さの異なる半導体領域それぞれにTF Tを製造する場合の製造工程について図面を参照して以下に詳細に説明する。 [0076]図 9 ~ 図 1 1 は、本発明に係る電気光学装置の半導体層へのトランジスタ素子の形成工程 を示す断面工程図であり、これらの図においては、図5と同じ構成要素での構造を示して いるが、図6~8と同じ構成要素での構造は示さない。図5と同じ構成要素については、 同じ参照符号を付している。また、図9~図11においては、図4に示すトランジスタ素 子に備えられた第1遮光膜11aは省略して示している。尚、図5~図8のいずれの工程 により製造された電気光学装置を用いてもほぼ同様の工程でトランジスタ素子を形成する ことができる。従って、図 9 ~図 1 1 では側面保護膜 2 5 , 8 5 が設けられていない図 5 に示すSOI基板を用いた場合について図示しているが、以下の説明では、必要に応じて 図 8 に示す側面保護膜 2 5 , 8 5 が設けられた S O I 基板を用いた場合についても適宜説 明を加えることとする。 また、以下に説明するトランジスタ素子の形成工程において、図9Aに示すSOI基板に 代えて、図8に示すSOI基板を用いるならば、図4に示すように、TFTの側面に側面 保護膜を備えたトランジスタ素子を形成することができる。

【0077】

まず、図9Aに示すように、フォトリソグラフィエ程、エッチング工程等により、所定パ ターンの半導体層1a、80aが形成されたSOI基板を用意する。このSOI基板は、 図5に示す製造工程により製造することができる。また、このSOI基板として図8に示 すものを用いる場合には、半導体層1a及び80aの側面部に、それぞれ側面保護膜25 ,85が形成されている。

【0078】

50

20

30

40

次いで、半導体層1a、80aを、約850~1300 の温度、好ましくは約1000 の温度で72分程度熱酸化することにより、約60nmの比較的薄い厚さの熱酸化シリ コン膜を形成し、図9Bに示すように、画素スイッチング用TFT30および周辺回路用 T F T 8 0 のゲート絶縁膜(ゲート酸化膜) 2 とする。本実施例によるトランジスタ素子 は図5に示すような製造工程で形成しているのでパターニング処理を半導体層206の層 厚が基板10上で均一な状態で行うことができ、パターニングを極めて容易に行えるとと もに、絶縁膜12に対するオーバーエッチも生じないようにすることができる。 このゲート酸化工程において、半導体層1 a、 8 0 aの側面部に側面保護膜 2 5 , 8 5 が 設けられた基板を用いた場合には、ゲート絶縁膜2は、半導体層1a、80aの上面側に のみ形成される。従って、第1半導体層1aは、その上面側をゲート絶縁膜2により電気 的に絶縁され、その側面側を側面保護膜25により電気的に絶縁される。また、第2半導 体 層 8 0 a も 同 様 で あ る。 また、側面保護膜25,85が設けられたSOI基板を用いる場合には、側面保護膜25 , 8 5 の 高 さ は 、 ゲ ー ト 酸 化 前 の 半 導 体 層 1 a 、 8 0 a の 層 厚 と ほ ぼ 同 一 に 形 成 さ れ る た め、ゲート酸化により半導体層 1 a 、 8 0 が相対的に薄くなることから、ゲート酸化後の 側面保護膜25,80の高さは半導体層1a、80aの層厚よりも大きくなる。従って、 側 面 保 護 膜 2 5 , 8 5 を 備 え た SOI 基 板 を 用 い る な ら ば 、 半 導 体 層 1 a 、 8 0 a の 周 端 部 に お い て 半 導 体 層 1 a 、 8 0 a は 、 ゲ ー ト 絶 縁 膜 2 と 側 面 保 護 膜 2 5 , 8 5 と に よ り 保 護されるので、後述するゲート電極と半導体層との距離が局所的(特に半導体層周端部) に、薄くなることが無く、寄生MOSの生じ難い、信頼性に優れたトランジスタ素子を形 成することができる。 [0079]次に、図9Cに示すように、画素スイッチング用TFT30の半導体層1aに対応する位 置 に レ ジ ス ト 膜 3 0 1 を 形 成 し て 、 第 2 半 導 体 領 域 の 第 2 半 導 体 層 8 0 a に 、 B ( 硼 素 ) などのIII族元素のドーパント302をドープし、その後、レジスト膜301を除去す る。 次に、図9Dに示すように、第2半導体層80aに対応する位置にレジスト膜303を形 成して、第1半導体層1aに、B(硼素)などのIII族元素のドーパント304をドー プし、その後、レジスト膜303を除去する。  $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 次に、減圧CVD法等によりポリシリコン層を堆積したのち、リン(P)を熱拡散するこ とにより導電化し、レジストマスクを用いたフォトリソグラフィエ程、エッチング工程等 により、図10Aに示すように、所定パターンの走査線3a、ゲート電極83を形成する 。 こ の 走 査 線 3 a と 、 第 1 半 導 体 層 1 a と は 、 ゲ ー ト 絶 縁 膜 2 に よ り 互 い に 絶 縁 さ れ る が 、 側 面 保 護 膜 2 5 が 設 け ら れ て い る 場 合 に は 、 第 1 半 導 体 層 1 a の 上 面 に お い て は ゲ ー ト 絶縁 膜 2 により互いに絶縁され、 第 1 半 導体 層 1 a の 側 面 側 においては 側 面 保 護 膜 2 5 に

40

10

20

30

【0081】 次に、図10Bに示すように、第2半導体層80aにLDD領域を形成するために、第1 半導体層1aに対応する位置にレジスト膜305を形成する。次いで、ゲート電極83を 拡散マスクとして、例えばPなどのV族元素のドーパント306を低濃度でドープし、N チャネルの低濃度ソース領域80bおよび低濃度ドレイン領域80cを形成し、その後、 レジスト膜305を除去する。

より絶縁される。また、ゲート電極83と、第2半導体層80aとも、ゲート絶縁膜2に より互いに絶縁されるが、第2半導体層80aの側面に側面保護膜85が設けられている 場合には、第2半導体層80aの上面側ではゲート絶縁膜2により互いに絶縁され、第2 半導体層80aの側面側では側面保護膜85がある場合にはより互いに絶縁されることに

[0082]

なる。

次に、 図 1 0 C に示すように、 第 1 半 導 体 層 1 a に L D D 領 域 を 形 成 す る た め に 、 第 2 半 導 体 層 8 0 a に 対 応 す る 位 置 に レ ジ ス ト 膜 3 0 7 を 形 成 す る 。 次 い で 、 走 査 線 3 a を 拡 散 50

(20)

マスクとして、例えばPなどのV族元素のドーパント308を低濃度でドープし、Nチャ ネルの低濃度ソース領域1bおよび低濃度ドレイン領域1cを形成し、その後、図11A に示すように、レジスト膜307を除去する。 次に、図11Bに示すように、走査線3aよりも幅の広いレジスト膜401を走査線3a 上に形成するとともに、ゲート電極83よりも幅の広いレジスト膜309をゲート電極8 3上に形成する。 次いで、レジスト膜309、401をマスクとして、PなどのV族元素のドーパント61 を高濃度でドープし、第1半導体層1aに、高濃度ソース領域1dおよび高濃度ドレイン 領域 1 e を形成するとともに、第 2 半導体層 8 0 a に、高濃度ソース領域 8 0 d および高 10 濃度ドレイン領域80eを形成する。 [0084]その後、図11Cに示すように、レジスト膜309、401を除去することにより、異な る半導体層厚のトランジスタ素子31,81が形成される。 そして、トランジスタ素子31,81が形成された支持基板10上に、従来と同様の方法 によって、 第 2 層間 絶縁 膜 4 、 データ線 6 a 、 好ま しくは データ線 6 a と同様の材料によ りデータ線 6 a と同時に設けられる入力信号線 8 6 a および出力信号線 8 6 b 、第 3 層間 絶縁膜7、画素電極9、配向膜等を形成すれば、図4に示す液晶装置のTFTアレイ基板 が得られる。 [0085] 20 (電子機器) 次に、上記実施形態の液晶装置を備えた電子機器の例について説明する。 図13は、本発明の投射型表示装置の一例を示した概略構成図である。図13において、 投射型表示装置は、上述した液晶装置を3個用意し、夫々RGB用の液晶装置962R、 9 6 2 G および 9 6 2 B として用いた投射型表示装置の光学系の概略構成図を示す。本例 の 投 射 型 表 示 装 置 の 光 学 系 に は 、 光 源 装 置 9 2 0 と 、 均 一 照 明 光 学 系 9 2 3 が 採 用 さ れ て いる。そして、投射型表示装置は、この均一照明光学系923から出射される光束Wを赤 (R)、緑(G)、青(B)に分離する色分離手段としての色分離光学系924と、各色 光束R、G、Bを変調する変調手段としての3つのライトバルブ925R、925G、9 25Bと、変調された後の色光束を再合成する色合成手段としての色合成プリズム910 30 と、 合 成 さ れ た 光 束 を 投 射 面 1 0 0 の 表 面 に 拡 大 投 射 す る 投 射 手 段 と し て の 投 射 レン ズ ユ ニット906を備えている。また、青色光束Bを対応するライトバルブ925Bに導く導 光系927をも備えている。 [0086]均 - 照 明 光 学 系 9 2 3 は、 2 つ の レンズ 板 9 2 1 、 9 2 2 と 反 射 ミ ラ - 9 3 1 を 備 え て お り、反射ミラー931を挟んで2つのレンズ板921、922が直交する状態に配置され ている。均一照明光学系923の2つのレンズ板921、922は、それぞれマトリクス 状に配置された複数の矩形レンズを備えている。光源装置920から出射された光束は、 第1のレンズ板921の矩形レンズによって複数の部分光束に分割される。そして、これ らの部分光束は、第2のレンズ板922の矩形レンズによって3つのライトバルブ925 40 R、925G、925B付近で重畳される。 [0087]各 色 分 離 光 学 系 9 2 4 は 、 青 緑 反 射 ダ イ ク ロ イ ッ ク ミ ラ - 9 4 1 と 、 緑 反 射 ダ イ ク ロ イ ッ クミラー942と、反射ミラー943から構成される。まず、青緑反射ダイクロイックミ ラー941において、光束Wに含まれている青色光束Bおよび緑色光束Gが直角に反射さ れ、緑反射ダイクロイックミラー942の側に向かう。赤色光束Rはこのミラー941を 通過して、後方の反射ミラー943で直角に反射されて、赤色光束Rの出射部944から 色合成プリズム910の側に出射される。

(21)

次に、緑反射ダイクロイックミラー942において、青緑反射ダイクロイックミラー94 1において反射された青色、緑色光束B、Gのうち、緑色光束Gのみが直角に反射されて 50 、緑色光束Gの出射部945から色合成光学系の側に出射される。緑反射ダイクロイック ミラー942を通過した青色光束Bは、青色光束Bの出射部946から導光系927の側 に出射される。本例では、均一照明光学素子の光束Wの出射部から、色分離光学系924 における各色光束の出射部944、945、946までの距離がほぼ等しくなるように設 定されている。

 $\begin{bmatrix} 0 & 0 & 8 \end{bmatrix}$ 

色分離光学系 9 2 4 の赤色、緑色光束 R、 G の出射部 9 4 4、 9 4 5 の出射側には、それ ぞれ集光レンズ 9 5 1 、 9 5 2 が配置されている。したがって、各出射部から出射した赤 色、緑色光束 R、 G は、これらの集光レンズ 9 5 1 、 9 5 2 に入射して平行化される。 【 0 0 8 9】

このようにして平行化された赤色、緑色光束 R、Gは、ライトバルブ925R、925G に入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶 装置は、図示しない駆動手段によって画像情報に応じてスイッチング制御されて、これに より、ここを通過する各色光の変調が行われる。一方、青色光束 B は、導光系927を介 して対応するライトバルブ925Bに導かれ、ここにおいて、同様に画像情報に応じて変 調が施される。なお、本例のライトバルブ925R、925G、925Bは、それぞれさ らに入射側偏光手段960R、960G、960Bと、出射側偏光手段961R、961 G、961Bと、これらの間に配置された液晶装置962R、962G、962Bとから なる液晶ライトバルブである。

[0090]

導光系927は、青色光束Bの出射部946の出射側に配置した集光レンズ954と、入 射側反射ミラー971と、出射側反射ミラー972と、これらの反射ミラーの間に配置し た中間レンズ973と、ライトバルブ925Bの手前側に配置した集光レンズ953とか ら構成されている。集光レンズ946から出射された青色光束Bは、導光系927を介し て液晶装置962Bに導かれて変調される。各色光束の光路長、すなわち、光束Wの出射 部から各液晶装置962R、962G、962Bまでの距離は青色光束Bが最も長くなり 、したがって、青色光束の光量損失が最も多くなる。しかし、導光系927を介在させる ことにより、光量損失を抑制することができる。

各ライトバルブ925R、925G、925Bを通って変調された各色光束R、G、Bは、色合成プリズム910に入射され、ここで合成される。そして、この色合成プリズム9 30 10によって合成された光が投射レンズユニット906を介して所定の位置にある投射面 100の表面に拡大投射されるようになっている。

[0091]

このような投射型表示装置は、本発明の実施形態の液晶装置962R、962G、962 Bが備えられているものであるので、優れた表示品位を有する投射型表示装置とすること ができる。

【 0 0 9 2 】

図14Aは、携帯電話の一例を示した斜視図である。図14Aにおいて、符号1000は 携帯電話本体を示し、符号1001は上記の液晶表示装置を用いた液晶表示部を示してい る。

【0093】

図14Bは、腕時計型電子機器の一例を示した斜視図である。図14Bにおいて、符号1 100は時計本体を示し、符号1101は上記の液晶表示装置を用いた液晶表示部を示し ている。

【0094】

図 1 4 C は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図 1 4 C において、符号 1 2 0 0 は情報処理装置、符号 1 2 0 2 はキーボードなどの入 力部、符号 1 2 0 4 は情報処理装置本体、符号 1 2 0 6 は上記の液晶表示装置を用いた液 晶表示部を示している。

【 0 0 9 5 】

50

40

10

図14A~Cに示す電子機器は、上記実施の形態の液晶装置を用いた液晶表示部を備えて いるので、優れた信頼性が得られる表示部を備えた電子機器を実現することができる。 なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸 脱しない範囲において種々の変更を加えることが可能である。例えば、上記実施の形態で は液晶装置を用いて説明したが、これに限らずエレクトロルミネッセンス装置、無機エレ クトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動表示装置、電界放出表 示装置、LED(ライトエミッティングダイオード)表示装置などのように、複数の画素 毎に表示状態を制御可能な各種の電気光学装置を用いても構わない。

【0096】

(半導体装置)

10

次に、本発明に係る半導体装置の実施の形態について図面を参照して以下に説明する。図 15は、本発明に係る半導体装置の一実施の形態を示す部分断面構成図である。この図に 示す半導体装置は、完全空乏型のTFTと、部分空乏型のTFTとが、シリコン基板31 0上に絶縁膜312を介して形成された単結晶シリコン膜からなる半導体層301a、3 80aを有するSOI基板上に形成されたものであり、図15左側に完全空乏型のTFT が示され、図15右側に部分空乏型のTFTが示されている。

尚、本実施形態ではTFT330,380を例に挙げて説明しているが、本発明に係る半 導体装置に実装できるデバイスはトランジスタに限られない。

【0097】

まず、図15左側に示す完全空乏型TFT330は、ゲート端子303a、該ゲート端子 20 303aからの電界によりチャネルが形成される半導体層301aのチャネル領域301 a'、ゲート端子303aと半導体層1aとを絶縁するゲート絶縁膜(ゲート酸化膜)3 02、半導体層1aのソース領域301b及びドレイン領域301cを備えている。ゲー ト端子303aは、上記チャネル領域と対向して形成されている。

尚、実際の半導体装置においては、上記半導体層301 aのソース領域301 b にゲート 絶縁膜302を開口してソース端子が形成され、ドレイン領域301 c には、ゲート絶縁 膜302を一部開口してドレイン端子が形成される。また、ソース領域301 b 及びドレ イン領域301 c は、半導体層301 a に対し、所定濃度の不純物イオンをドープするこ とにより形成されている。

【0098】

そして、上記半導体層301aの側面部には、窒化シリコンなどの耐酸化性材料からなる側面保護膜325を形成してもよい。完全空乏型のTFT330は、半導体層301aの上面側のゲート絶縁膜302及び、半導体層301aの周囲を取り囲む側面保護膜325によりゲート端子303aと絶縁されている。このような構成とされていることで、半導体層301aの上面部にあっては、均一な膜厚に形成されたゲート絶縁膜302によりゲート端子303aと絶縁されるようになっている。従って、本実施形態の構成によれば、半導体層301aの縁端において、ゲート端子303aと半導体層301aとの距離(すなわちゲート絶縁膜302の膜厚)が部分的に薄くなることによる寄生MOSの発生を効果的に抑制することができ、優れた電流特性を備え、信頼性に優れるTFTを構成することができる。

[0099]

一方、図15右側に示す部分空乏型のTFT380は、図示左側の完全空乏型のTFT3 30と同様に、ゲート端子383、ゲート端子383からの電界によりチャネルが形成される半導体層380aのチャネル領域380a'、ゲート端子383と半導体層380a とを絶縁するゲート絶縁膜302、半導体層380aのソース領域380b及び380c 、半導体層380の周壁と当接する側壁保護膜385、を備えて構成されている。また、 この部分空乏型のTFT380においても、先の完全空乏型TFT330と同様に、ソー ス領域380b及びドレイン領域380cは、半導体層380aに対して、所定濃度の不 純物イオンをドープすることにより形成されている。

[0100]

そして、上記部分空乏型のTFT380の半導体層380a側面部にも、窒化シリコンな どの耐酸化性材料からなる側面保護膜385を形成してもよい。すなわち、本実施形態に 係る部分空乏型TFT380は、半導体層380aの上面側のゲート絶縁膜302及び側 面保護膜385によりゲート端子383と絶縁されている。このような構成とされている ことで、半導体層80aの上面部にあっては、均一な膜厚に形成されたゲート絶縁膜30 2によりゲート端子383と絶縁され、半導体層380aの周端部及び側面部は、上記側 面保護膜385によりゲート端子383と絶縁されるようになっている。従って、本実施 形態の構成によれば、ゲート端子383と半導体層380aとの距離(ゲート絶縁膜2の 膜厚)が部分的に薄くなることによる寄生MOSの発生を効果的に抑制することができ、 優れた電流特性を備え、信頼性に優れるTFTを構成することができる。 【01001】

(24)

図15に示すように、完全空乏型TFT330を構成している半導体層301aは、部分 空乏型TFT380を構成している半導体層380aよりも薄く形成されている。このよ うな構成とされたことで、完全空乏型TFT30においては、オフリーク電流を低減する ことができる。また、部分空乏型TFT380は、半導体層380aの膜厚が厚く形成さ れていることで、高速動作が可能になっている。

【0102】

上記完全空乏型TFT330を構成する半導体層301aの層厚は、特に限定されるもの ではないが、30nmから100nmまでの範囲、好ましくは30nmから80nmまで の範囲、より好ましくは40nmから60nmまでの範囲で一定の膜厚とされる。 半導体層301aの膜厚が100nm以下であれば、チャネル部の不純物濃度によらずゲ ート端子が制御する空乏層が半導体層301aよりも大きく拡がるようにすることができ 、TFT30を容易に完全空乏型とすることができる。さらに、半導体層301aの層厚 を100nm以下、好ましくは80nm以下、より好ましくは60nm以下とするならば 、オフリーク電流を極めて小さく抑えることができ、有効である。

また、 半導体層 3 0 1 a の層厚を 3 0 n m 以上、好ましくは 4 0 n m 以上とするならば、 チャネル領域 3 0 1 a 'の膜厚による閾値電圧等のトランジスタ特性のばらつきを小さく できる。また、コンタクト抵抗が増加することもない。

【0103】

また、部分空乏型のTFT380を構成する半導体層380aの層厚は、特に限定される ものではないが、100nmから600nmまでの範囲とすることが好ましく、より好ま しくは150nmから400nmまでの範囲で一定の層厚とされる。

半導体層380aの層厚が100nm以上、好ましくは150nm以上であれば、十分な 耐圧を確保することができるとともに、シート抵抗を十分に小さく抑えることができるた め、半導体集積回路において十分な電流駆動能力を得ることができ、高速で駆動すること のできる集積回路を形成できる。

また、半導体層380aの層厚が600nm以上であると、完全空乏型TFT30を構成 する半導体層301aを形成するときのエッチング工程において膜厚のばらつきがおきる など、製造が困難になる恐れが生じるため好ましくない。

[0104]

尚、本実施形態では、完全空乏型のTFT330と、部分空乏型のTFT380とが同一 基板上に形成された半導体装置を例示して説明したが、本発明の技術範囲はこの構成に限 定されるものではない。例えば、上記半導体素子が、完全空乏型TFTのみである構成や 、部分空乏型TFTのみである構成とすることもでき、上記半導体層にTFT素子以外の 半導体素子を形成してもよいのは勿論である。

【0105】

(半導体装置の製造方法)

本発明に係る半導体装置の製造方法としては、先の第1~第4実施形態の電気光学装置の 製造方法を、シリコン基板上に絶縁膜を介して単結晶シリコン層が形成されてなるSOI 50

10

20

基板に対して適用すればよい。具体的には、図5ないし図8に示すSOI基板として、支 持基板10がシリコン基板とされたものを用いて各工程を行う製造方法である。係る製造 方法によれば、異なる層厚の半導体層をSOI基板に容易に形成することができ、また、 半導体層の薄層化工程に先立って半導体層をパターニングするので、絶縁膜に対するオー バーエッチを防止でき、さらには、半導体層の平面形状を精度よく制御することができる という、先の各実施形態の電気光学装置の製造方法と同様の作用効果を得ることができる

## [0106]

- (半導体装置を用いた電子機器)
- 次に、上記実施形態の半導体装置を適用した電子機器の一例として、内部回路とこれを駆 10 動するための周辺駆動回路とを備えた半導体集積回路を挙げ、図16を参照して説明する 。図16は本実施形態に係る半導体集積回路1300の模式構成図であり、半導体集積回 路1300は、メモリ等が形成された内部回路1301と、この内部回路1301を取り 囲んで設けられた、入出力バッファ等の周辺駆動回路1302とを備えて構成されている 。そして、本実施形態の半導体集積回路では、内部回路1301に部分空乏型のデバイス が形成され、周辺駆動回路1302には部分空乏型のデバイスが形成されている。これに より、内部回路1301においてはオフリーク電流が低減され、周辺駆動回路1302に おいては、耐圧及び閾値低下による低電圧動作が可能になっている。

【0107】

【発明の効果】

以上、詳細に説明したように、本発明に係る電気光学装置の製造方法によれば、前記半導体層を所定の平面形状にパターニングして複数の半導体領域に前記半導体層を分割するパターニング工程と、前記パターニング工程により形成された前記半導体領域のうち、一以上の領域の半導体層を所定の半導体層厚に薄層化する薄層化工程と、を含む構成とされたことで、半導体層厚が基板上で一定の状態でパターニングするので、エッチング深さが基板上で一定であり、従来の製造方法において問題となっていた絶縁膜のオーバーエッチは生じない。また、薄層化工程において薄層化される半導体領域が、予め他の半導体領域と分割されているため、それぞれの領域における半導体層の形状を制御しやすく、より正確な形状に半導体層を形成することができる。また本発明に係る電気光学装置の製造方法によれば、単結晶シリコン層を表面から酸化をする以前に単結晶シリコン層を事前に分離し、単結晶シリコン層の面積を減少する事が可能になるため単結晶シリコン層と熱酸化膜層との熱膨張率の差から、単結晶シリコン層にスリップ等の欠陥が発生することを防止する

従って、本発明に係る製造方法によれば、信頼性に優れた半導体素子を形成し得る電気光 学装置を歩留まり良く製造することができる。

【0108】

また本 発 明 によれば、 SOI 基 板 を 用 い た 半 導 体 装 置 に お け る 従 来 技 術 の 問 題 点 を 解 決 し 、 ま た 半 導 体 層 の 形 状 を 容 易 に 制 御 す る こ と が で き 、 信 頼 性 に 優 れ た 半 導 体 装 置 を 容 易 に 製 造 す る こ と が で き る 製 造 方 法 を 提 供 す る こ と が で き る 。

[0109]

40

20

30

また本発明によれば、信頼性に優れる電気光学装置、及びこれを備えた投射型表示装置、 電子機器、並びに信頼性に優れる半導体装置、及びこれを備えた電子機器を提供すること ができる。

【図面の簡単な説明】

【図1】図1は、本発明の一実施の形態である液晶装置の等価回路図である。

- 【図2】図2は、図1に示す表示領域を備えた液晶装置の全体構成を示す平面図である。 【図3】図3は、図2に示すH-H'線に沿う断面図である。
- 【図 4 】図 4 は、図 2 に示す液晶装置の画素領域と周辺領域とを分割してそれぞれの T F Tを示した部分断面図である。
- 【図5】図5は、本発明に係る電気光学装置の製造方法の第1の実施形態を示す断面工程 50

(26)

図である。

【図6】図6は、本発明に係る電気光学装置の製造方法の第2の実施形態を示す断面工程 図である。 【図7】図7は、本発明に係る電気光学装置の製造方法の第3の実施形態を示す断面工程 図である。 【図8】図8は、本発明に係る電気光学装置の製造方法の第4の実施形態を示す断面工程 図である。 【図9】図9は、本発明に係る電気光学装置を用いたトランジスタ素子の形成方法を示す 断面工程図である。 【図10】図10は、本発明に係る電気光学装置を用いたトランジスタ素子の形成方法を 10 示す断面工程図である。 【図11】図11は、本発明に係る電気光学装置を用いたトランジスタ素子の形成方法を 示す断面工程図である。 【図12】図12は、従来の電気光学装置の製造方法を示す断面工程図である。 【図13】図13は、本発明に係る投射型表示装置の構成図である。 【図14】図14A~Cは、本発明に係る電子機器の斜視構成図である。 【図15】図15は、本発明に係る半導体装置の一実施の形態を示す部分断面構成図であ る。 【図16】図16は、本発明に係る電子機器の一例を示す平面構成図である。 【符号の説明】 20 1 a , 2 0 1 第 1 半 導 体 層 80a 第2半導体層 10 支持基板(基板、TFTアレイ基板) 1 1 a 第 1 遮 光 膜 12 第1層間絶縁膜(絶縁膜、酸化層) 25、85 側面保護膜 30 画素スイッチング用 T F T 31、81 トランジスタ素子 80 周辺回路用TFT 2 1 0 第 1 半 導 体 領 域 30 220 第2半導体領域 216 酸化層(酸化保護膜)





Sn

,6a

зь

【図2】



【図3】



【図4】



【図5】





























(28)













【図12】

















А







【図16】





в



<u>1100</u> 1101



フロントページの続き

F ターム(参考) 5F110 AA16 AA26 BB02 BB05 CC02 DD02 DD03 DD05 DD13 EE09 EE45 EE48 FF02 FF23 GG02 GG12 GG22 GG25 GG26 GG32 GG58 GG60 HJ01 HL03 HL05 HL07 HM15 NN46 NN72 NN78 QQ11 QQ17