(19) 日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号

特許第3819353号 (P3819353)

(45) 発行日 平成18年9月6日(2006.9.6)

- (24) 登録日 平成18年6月23日 (2006.6.23)
- (51) Int.Cl. F I HO1S 5/062 (2006.01) HO1S 5/062

譜求項の数	10	(全)	21	百)
	τv	(<u></u>	<u></u> _	~ /

 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 	特願2002-307517 (P2002-307517) 平成14年10月22日 (2002.10.22) 特開2004-146463 (P2004-146463A) 平成16年5月20日 (2004.5.20) 平成17年3月28日 (2005.3.28)	 (73)特許権者 (74)代理人 (74)代理人 (72)発明者 (72)発明者 	 6 000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号 100087479 弁理士 北野 好人 100114915 弁理士 三村 治彦 早川 明憲 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 関根 徳彦 神奈川県川崎市中原区上小田中4丁目1番
			神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 最終頁に続く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】 【請求項1】 第1導電型の半導体基板と、 前記半導体基板上に形成され、第1の機能層と、第1の機能層上に形成された第1導電型 の中間層と、前記中間層上に形成された第2の機能層とを有する積層膜と、 前記中間層と前記半導体基板とを電気的に接続する金属からなる配線と、 前記第1の機能層に電流を注入するための第1の電極と、 前記第2の機能層に電流を注入するための第2の電極と、 前記半導体基板に電気的に接続され、前記第1の機能層及び前記第2の機能層から電流を 引き出すための第3の電極と を有することを特徴とする半導体装置。 【請求項2】 請求項1記載の半導体装置において、 前記半導体基板と前記積層膜との間に形成され、前記第1の機能層に電気的に接続された 第2導電型のバッファ層を更に有し、 前記第1の電極は、前記バッファ層に電気的に接続されている ことを特徴とする半導体装置。 【請求項3】 請求項2記載の半導体装置において、 前記積層膜は、メサ形状を有し、

50

前記第1の電極は、前記積層膜が形成されていない領域の前記バッファ層上に形成されて いる ことを特徴とする半導体装置。 【請求項4】 請求項2又は3記載の半導体装置において、 前記バッファ層は、メサ形状を有し、 前記配線は、前記バッファ層が形成されていない領域の前記半導体基板上に接続されてい る ことを特徴とする半導体装置。 【請求項5】 10 請求項1乃至4のいずれか1項に記載の半導体装置において、 前記積層膜の側部に形成され、前記中間層に電気的に接続された前記第1導電型の埋め込 み層を更に有し、 前記配線は、前記埋め込み層を介して前記中間層に電気的に接続されている ことを特徴とする半導体装置。 【請求項6】 請求項1乃至5のいずれか1項に記載の半導体装置において、 前記積層膜上に形成され、前記第2の機能層に電気的に接続された前記第2導電型のキャ ップ層を更に有し、 前記第2の電極は、前記キャップ層に電気的に接続されている 20 ことを特徴とする半導体装置。 【請求項7】 請求項1乃至6のいずれか1項に記載の半導体装置において、 前記第1の機能層及び前記第2の機能層のうちの少なくとも一方が、発光機能を有する活 性層である ことを特徴とする半導体装置。 【請求項8】 請求項1乃至7のいずれか1項に記載の半導体装置において、 前記半導体基板と前記積層膜との間に、導電型が互いに異なる2層の半導体層を更に有す る 30 ことを特徴とする半導体装置。 【請求項9】 請求項1乃至7のいずれか1項に記載の半導体装置において、 前記半導体基板と前記積層膜との間に、半絶縁性半導体層を有する ことを特徴とする半導体装置。 【請求項10】 請求項1乃至9のいずれか1項に記載の半導体装置において、 前記第1の電極と、前記第2の電極と、前記配線とが、前記積層膜上を覆う同一の絶縁膜 上に形成されている 40 ことを特徴とする半導体装置。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、注入する電流量の制御により発振波長を制御しうる半導体レーザ等のダイオー ド構造を有する半導体装置に関する。 [0002]【従来の技術】 これまで、発振波長を制御することが可能なレーザの一つとして、TTG(Tunable Twin Guide) - DFB (Distributed FeedBack) レーザダイオードが知られている(例えば、 特許文献1を参照)。TTG-DFBレーザダイオードは、単一のモードで連続的に発振

波長を制御することが可能であり、かつ、高速な波長制御が可能であるという利点を有し ている。さらには、その波長制御機構が簡易であるという利点も有している。このため、 TTG-DFBレーザダイオードは、波長分割多重(WDM:Wavelength Division Mult iplexing)方式による光通信用の光源等への適用可能性を有するものとして期待されてい る。 [0003]特許文献1に開示されたTTG-DFBレーザダイオードについて図12を用いて説明す る。図12は特許文献1に開示されたTTG-DFBレーザダイオードの構造を示す断面 図である。 [0004]10 p型InP基板100上に、p型InPバッファ層102が形成されている。 p型InP 基板100の下面には、波長制御用のp電極104が形成されている。 [0005]p型InPバッファ層102上には、波長制御層106と、n型中間層108と、活性層 110と、p型保護層112とが順次積層され、これらがエッチングされてなるメサが形 成されている。 [0006] メサが形成されたp型InPバッファ層102上には、n型InP埋め込み層114が形 成されており、n型InP埋め込み層114にメサが埋め込まれている。 [0007]20 n型InP埋め込み層114及びメサのp型保護層112上には、p型InP層116が 形成されている。p型InP層116には、n型InP埋め込み層114に達する開口部 118が設けられている。 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 開口部118が設けられたp型InP層116上には、絶縁膜120が形成されている。 絶縁膜120の活性層110上の領域上には、p型InP層116に達する開口部122 が設けられており、開口部122を介してp型InP層116に接続するp電極124が 形成されている。 [0009]また、p型InP層の開口部118底部に設けられた絶縁膜120には、n型InP埋め 30 込み層114に達する開口部126が設けられており、開口部126を介してn型InP 埋め込み層114に接続するn電極128が形成されている。 [0010]上記の構造を有するTTG-DFBレーザダイオードでは、n型中間層108の下側に形 成された
p
型波長制御
層106に、
p
型I
n
P
基板
100の
下面に
形成された
p
電極
10 4により、 p型In P基板100及び p型In Pバッファ層102を介して電流が注入さ れる。一方、n型中間層108の上側に形成された活性層110には、p型InP層11 6上に形成されたp電極124により、p型InP層116及びp型保護層112を介し て電流が注入される。 [0011]40 n型中間層108は、上記の波長制御層106と活性層110との間に挟まれて形成され ており、さらに n 電極 1 2 8 により外部の接地電位に接続される。すなわち、 n 型中間層 108が素子の共通接地電位としての役割を果たすこととなる。このように、外部の接地 電位に接続されたn型中間層108により、二つの機能層、活性層110と波長制御層1 06とが互いに電気的に独立したものとなる。したがって、かかる構造を有するTTG-DFBレーザダイオードでは、各機能層に注入する電流量を制御することにより、レーザ 発振の制御と、発振波長の制御とを独立して行うことが可能となる。 [0012]一般的な半導体レーザでは、素子の支持体と導電性半導体基板とが電気的に接続されてお り、これらの電位が素子の接地電位とされている。しかしながら、上記従来のTTG-D

(3)

FBレーザダイオードでは、導電性半導体基板部から一方の機能層である波長制御層に電 流の注入が行われるため、導電性半導体基板を素子全体の接地電位として用いることがで きなかった。このため、一般的な半導体レーザに用いられる実装技術を、従来のTTG-DFBレーザダイオードに適用することは困難であった。 [0013]また、従来のTTG-DFBレーザダイオードとともに他の電気光学機能素子を同一基板 上に集積しようとした場合、次のような不都合が生じてしまう。すなわち、従来のTTG - DFBレーザダイオードでは、上述のように導電性半導体基板部から一方の機能層へ電 流注入が行われるため、集積化された複数の素子の各々を独立して制御することが困難と なる。また、導電性半導体基板の電位を、集積化された素子の共通接地電位とすることも 10 困難である。 [0014]Wolfgang Thulke、Stefan IIIekらは、かかる不都合を解決すべく、導電性半導体基板を 接地電位とすることが可能なTTG-DFBレーザダイオードを提案している(例えば、 特許文献2、3を参照)。 [0015]図13は、Wolfgang Thulkeらが提案する、導電性半導体基板を接地電位とすることが可 能なTTG-DFBレーザダイオードの構造を示す断面図である。 [0016]n型半導体基板130上に、半絶縁性半導体層132が形成されている。半絶縁性半導体 20 層132上には、p型InP下側カバ-層134が形成されている。n型半導体基板13 0の下面には、接地電位となるn電極136が形成されている。 [0017]p型InP下側カバー層134上には、InGaAsP波長制御層138と、n型InP 中間層140と、InGaAsP活性層142と、p型InP保護層144とが順次積層 され、これらがエッチングされてなるメサが形成されている。 [0018]メサが形成されたp型InP下側カバ-層134上には、n型InPカバ-層146が形 成されており、 n型In Pカバー層146にメサが埋め込まれている。ここで、メサに対 して一方の側のp型InP下側カバー層134と半絶縁性半導体層132には、n型半導 30 体基板130まで達する溝状の中断部148が設けられており、この中断部148にもn 型InPカバー層146が充填されている。 [0019]メサに対して他方の側のp型InP下側カバー層134上には、メサを埋め込むn型In Pカバー層146の側方に、p型InP側方層150が形成されている。 [0020]メサ及びメサを埋め込む n 型 I n P 下側カバー層 1 4 6 上には、 p 型 I n P 上方層 1 5 2 が形成されている。 [0021]上記構造の全面には、絶縁膜154が形成されている。絶縁膜154のp型InP側方層 40 150上の領域には、p型InP側方層150に達する開口部が設けられており、p型I n P 側 方 層 1 5 0 に 電 気 的 に 接 続 す る p 電 極 1 5 6 が 形 成 さ れ て い る 。 絶 縁 膜 1 5 4 の p 型InP上方層152上の領域には、p型InP上方層152に達する開口部が設けられ ており、 p 型 I n P 上方層 1 5 2 に電気的に接続する p 電極 1 5 8 が形成されている。 n型InP中間層140は、上記のp型InGaAsP波長制御層138及びp型InG a A s P 活性層142 に電気的に接続されており、さらに中断部148 に埋め込まれた n 型InPカバー層146を介して接地電位とされるn型半導体基板130に接続される。 [0023]上述の図13に示すTTG-DFBレーザダイオードでは、n型半導体基板130部から 50

機能層に電流注入を行わずに、n型半導体基板130に電気的に接続するn型InP中間 層140が素子の共通接地電位として用いられる。そして、素子上のp電極156、15 8を用いてp型InGaAsP波長制御層138、p型InGaAsP活性層142のそ れぞれに電流注入が行われ、各機能層に注入する電流量を制御することにより、レーザ発 振の制御と、発振波長の制御とが独立して行われる。このように、導電性半導体基板の電 位を接地電位とすることができるので、一般的な半導体レーザに用いられる実装技術を流 用することが可能となる。これにより、TTG-DFBレーザダイオードを他の電気光学 機能素子とともに同一基板上に集積した場合に、基板を集積化された素子の共通接地電位 として用いることができ、集積化された素子の各々を独立して制御することが可能となる

10 [0024]【特許文献1】 米国特許第5048049号明細書 【特許文献2】 米国特許第5222087号明細書 【特許文献3】 特開平5-190989号公報 [0025] 【発明が解決しようとする課題】 しかしながら、図13に示すTTG-DFBレーザダイオードでは、二つの機能層の間に 20 形成された中間層と、接地電位とされる半導体基板とが半導体層により電気的に接続され る。このため、中間層と半導体基板との間に抵抗が発生し、この抵抗に起因する発熱が、 レーザ特性に悪影響を及ぼすことが想定される。 [0026]また、図13に示す構造を製造する場合、中間層と半導体基板とを電気的に接続する半導 体層を形成する工程において、機能層の近傍にエッチング等の処理を施すことが必要とな る。このため、素子がダメージを受けたり、欠陥が増加したりする等の弊害が懸念される [0027]本発明の目的は、レーザ特性等の素子特性が影響を受けることなく基板を接地電位として 30 用いることができ、他の素子との同一基板上への集積化に対応しうる半導体装置を提供す ることにある。 [0028]【課題を解決するための手段】 上記目的は、第1導電型の半導体基板と、前記半導体基板上に形成され、第1の機能層と 、第1の機能層上に形成された第1導電型の中間層と、前記中間層上に形成された第2の 機能層とを有する積層膜と、前記中間層と前記半導体基板とを電気的に接続する金属から なる配線と、前記第1の機能層に電流を注入するための第1の電極と、前記第2の機能層 に電流を注入するための第2の電極と、前記半導体基板に電気的に接続され、前記第1の 機能層及び前記第2の機能層から電流を引き出すための第3の電極とを有することを特徴 40 とする半導体装置により達成される。 [0029]【発明の実施の形態】 [第1実施形態] 本発明の第1実施形態による半導体装置及びその製造方法について図1乃至図6を用いて 説明する。図1は本実施形態による半導体装置の構造を示す概略図、図2乃至図6は本実 施形態による半導体装置の製造方法を示す工程断面図である。 [0030]

(半導体装置)

まず、本実施形態による半導体装置について図1を用いて説明する。図1(a)は本実施 50

形態による半導体装置の構造を示す断面図、図1(b)は本実施形態による半導体装置に おける電極構造を示す俯瞰図である。 [0031]本実施形態による半導体装置は、機能層である活性層、波長制御層への電流注入量をそれ ぞれ独立して制御することにより発振波長を制御することが可能なTTG - DFBレーザ ダイオードである。 [0032]図1(a)に示すように、n型InP基板10上に、p型InP層12と、n型InP層 14とが順次積層されてなる整流層16が形成されている。 n型In P基板10の下面に は、AuZn膜とAu膜との積層膜からなる基板部電極18が形成されている。 10 [0033]整流層16上には、p型InPバッファ層20が形成されている。ここで、p型InPバ ッファ

唇

20

と

n

型

I

n

P

基

板

10

と

の

間

は、

p

型

I

n

P

層

12

と

n

型

I

n

P

層

14

との
 p - n 接合による整流性を利用した整流層16により絶縁されている。 [0034]p型In P バッファ層20の所定の領域上には、 p 型In G a A s P 層に形成された回折 格子(図示せず)が形成されている。 [0035] p型In P バッファ層20の回折格子が形成された領域上には、 p 型In P 下部クラッド 層22と、ノンドープのInGaAsP波長制御層24と、n型InP中間層26と、多 20 重量子井戸構造を有するノンドープの活性層28と、p型InP上部クラッド層30とが 順次積層され、これらの積層膜がエッチングされてなるメサ31が形成されている。 [0036]メサ31周辺のp型InPバッファ層20上には、n型InP埋め込み層32が形成され ており、n型InP埋め見込み層32にメサ31が埋め込まれている。メサ31に対して 一方の側のp型InPバッファ層20端部近傍では、n型InP埋め込み層32は形成さ れておらず、p型InPバッファ層20が露出している。 [0037]メサ31の p 型 I n P 上部クラッド層30及びメサ31を埋め込む n 型 I n P 埋め込み層 32上には、p型InPキャップ層34が形成されている。メサ31に対して他方の側の 30 n型InP埋め込み層32端部近傍では、p型InPキャップ層34が形成されておらず 、 n型InP埋め込み層32が露出している。 [0038]上記素子構造の全面には、シリコン酸化膜からなる絶縁膜36が形成されている。 [0039]絶縁膜36のp型InPバッファ層20上の領域には開口部38が形成されており、開口 部38を介してp型InPバッファ層20に接続するAuZn膜とAu膜との積層膜から なる波長制御用電極40が絶縁膜36上に形成されている。波長制御用電極40は、図1 (b) に示すように、 n型 I n P 基板 1 0 側方の絶縁膜 3 6 上に形成された電極パッド 4 2に配線44を介して接続されている。 40 [0040]絶縁膜36のn型InP基板10上の領域及びn型InP埋め込み層32上の領域にはそ れぞれ開口部46、48が形成されており、開口部46を介してn型InP基板10に接 続し、開口部 4 8 を介して n 型 I n P 埋め込み層 3 2 に接続する A u G e 膜と A u 膜との 積層膜からなる中間層基板間電極50が形成されている。中間層基板間電極50上には、 シリコン酸化膜からなる絶縁膜52が形成されている。 [0041]絶縁膜36のp型InPキャップ層34上には開口部54が設けられており、開口部54 を介してp型InPキャップ層34に接続するAuZn膜とAu膜との積層膜からなるレ

ーザ発振用電極56が絶縁膜36上に形成されている。レーザ発振用電極56は、図1(

b) に示すように、 n型In P 基板10 側方の絶縁膜36 上に形成された電極パッド58 に配線60を介して接続されている。配線60は、絶縁膜52により中間層基板間電極5 0と絶縁されている。

p型InP下部クラッド層22と、InGaAsP波長制御層24と、n型InP中間層 26と、活性層28と、p型InP上部クラッド層30とが順次積層されてなる光導波路 層の両端面には、AR (Anti-Reflection)コート膜(図示せず)が形成されている。 [0042]

本実施形態による半導体装置は、 n型 I n P 中間層 2 6 を、 n 型 I n P 埋め込み層 3 2 を 介してn型InP基板10に電気的に接続する配線として機能する中間層基板間電極50 と、素子上に形成され、p型InPキャップ層34及びp型InP上部クラッド層30を 10 介して活性層28に独立して電流を注入するレーザ発振用電極56と、素子上に形成され 、p型InPバッファ層20及びp型InP下部クラッド層22を介してInGaAsP 波長制御層24に独立して電流を注入する波長制御用電極40とを有することに主たる特 徴がある。中間層基板間電極50により、活性層28及びInGaAsP波長制御層24 の共通接地電位として用いるn型InP中間層26をn型InP基板10に電気的に接続 するので、n型InP基板10を接地電位として用いることができる。このように、基板 部から一方の機能層に電流を注入する従来のTTG-DFBレーザダイオードと異なり、 n型InP基板10を素子全体の接地電位として用いることができるので、一般的な半導 体レーザに用いられる実装技術を適用することができる。したがって、本実施形態による 半導体装置を電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板 を各素子の接地電位として用い、各々の素子を独立して制御することができる。

20

30

[0043]

また、金属からなる中間層基板間電極50によりn型InP中間層22とn型InP基板 10とが電気的に接続するので、半導体層により電気的に接続する場合と異なり、抵抗に よる発熱のレーザ特性への影響を抑制することができる。

[0044]

次に、本実施形態の半導体装置の動作について図1を用いて説明する。

[0045]

まず、活性層28及びInGaAsP波長制御層24から電流を引き出すための基板部電 極18を接地電位とすることにより、n型InP基板10を接地電位とする。これにより 、n型InP埋め込み層32を介して中間層基板間電極50によりn型InP基板10に 電気的に接続されたn型InP中間層26が接地電位となる。ここで、n型InP基板1 0とp型InPバッファ層20との間は、p型InP層12とn型InP層14とのpn 接合を利用した整流層16により絶縁されている。このため、機能層である活性層28 、InGaAsP波長制御層24に電流を注入する際に、機能層が形成された素子の上部 領域からn型InP基板10への電流の注入がブロックされるようになっている。

[0046]

次いで、レーザ発振用電極56により、発光機能を有する活性層28に所定の値の電流を 注入する。これにより、p型InPバッファ層20上に形成された回折格子により定まる およその発振波長でのレーザ発振を得る。

[0047]

さらに、レーザ発振用電極56による電流注入とは独立に、波長制御用電極40によりI n G a A s P 波長制御層 2 4 に電流を注入する。 I n G a A s P 波長制御層 2 4 に注入す る電流量を調整することにより、最終的に、所望の波長でのレーザ発振を得る。

[0048]

このように、本実施形態による半導体装置は、n型InP中間層26を、n型InP埋め 込み層32を介して中間層基板間電極50によりn型InP基板10に電気的に接続し、 レーザ発振用電極56により活性層28に独立して電流を注入し、波長制御用電極40に よりInGaAsP波長制御層24に独立して電流を注入するので、n型InP基板10 を素子の機能層の接地電位として用いることができる。これにより、本実施形態による半

50

導体装置に対して一般的な半導体レーザの実装技術を適用することができ、実施形態によ る半導体装置を電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基 板を各素子の接地電位として用い、各々の素子を独立して制御することができる。 [0049](半導体装置の製造方法) 次に、本実施形態による半導体装置の製造方法について図2乃至図6を用いて説明する。 [0050]まず、例えばキャリア濃度2×10¹⁸ cm⁻³のn型InP基板10上に、例えばMBE(Molecular Beam Epitaxial growth)法により、例えば厚さ1.0µm、キャリア濃度7 ×10¹⁷ cm⁻³のp型InP層12と、例えば厚さ1.0µm、キャリア濃度2×10¹⁸ 10 cm⁻³のn型InP層14とを順次積層する。これにより、p型InP層12とn型In P層14とのp-n接合を利用してn型InP基板10と素子の上部領域とを絶縁する整 流層16が形成される。 **[**0051**]** 次いで、整流層16のn型InP層14上に、例えばMBE法により、例えば厚さ2.0 µm、キャリア濃度7×10¹⁷ cm⁻³のp型InPバッファ層20を形成する。 [0052]次いで、p型InPバッファ層上に、例えばMBE法により、例えば厚さ70nm、キャ リア濃度 7 × 1 0¹⁷ c m⁻³、 _{p1} = 1 . 2 µ mの p 型 I n G a A s P 層 (図示せず)を形 成する。次いで、形成したp型InGaAsP層をパターニングし、InGaAsP波長 20 制御層24及び活性層28の形成予定領域に、p型InGaAsP層からなる回折格子(図示せず)を形成する。 [0053] 次いで、回折格子が形成されたp型InPバッファ層20上に、例えばMBE法により、 例えば厚さ130nm、キャリア濃度7×10¹⁷cm⁻³のp型InP下部クラッド層22 を形成する。 [0054]次いで、 p型In P 下部クラッド層22上に、例えばMBE法により、例えば厚さ300 _{PL}(PL(PhotoLuminescence)ピーク波長)=1.3µm、ノンドープのIn n m、 G a A s P 波長制御層 2 4 を形成する。 30 [0055]次いで、InGaAsP波長制御層24上に、例えばMBE法により、例えば厚さ150 nm、キャリア濃度1×10¹⁸ cm⁻³のn型InP中間層26を形成する。 [0056]次いで、n型InP中間層26上に、例えばMBE法により、多重量子井戸構造を有する 活性層28を形成する。活性層28は、例えば厚さ100nm、 🔋 = 1.15 μm、ノ ンドープのInGaAsP SCH(Separate Confinement Heterostructure)層と、例 えば厚さ40nm、 _{PL}=1.3µm、ノンドープのInGaAsPバリア層と、例えば _{PL} = 1 . 3 µ m、ノンドープの I n G a A s P バリア層及び例えば厚さ 7 厚さ9 n m、 _{p1} = 1 . 5 5 µ m、ノンドープの I n G a A s P 井戸層を交互に例えば 7 回積層 n m、 40 した多重量子井戸層と、例えば厚さ40nm、 _{P1}=1.3µm、ノンドープのInGa ASPバリア層とを順次積層することにより形成することができる。 [0057]次いで、活性層28上に、例えばMBE法により、例えば厚さ200nm、キャリア濃度 5 × 1 0¹⁷ c m⁻³の p 型 I n P 上部クラッド層 3 0 を形成する (図 2 (a) を参照)。 [0058] 次いで、例えばRIE(Reactive Ion Etching)法により、p型InP上部クラッド層3 0と、活性層28と、n型InP中間層26と、InGaAsP波長制御層24と、p型 InP下部クラッド層22とを順次エッチングし、これらの積層膜をメサ形状にパターニ ングする。こうして、 p型 I n P 上部クラッド層 3 0 と、活性層 2 8 と、 n 型 I n P 中間 50

(9)

層26と、InGaAsP波長制御層24と、p型InP下部クラッド層22とを有する メサ31が形成される(図2(b)を参照)。 [0059] 次いで、メサ31が形成されたp型InPバッファ層20上に、例えばMBE法により、 例えば厚さ1µm、キャリア濃度1×10¹⁸ cm⁻³のn型InP埋め込み層を選択成長し 、 n 型 I n P 埋め込み層 3 2 でメサ 3 1 を埋め込む。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 次いで、メサ31のp型InP上部クラッド層30及びn型InP埋め込み層32上に、 例えばMBE法により、例えば厚さ4µm、キャリア濃度7×10¹⁷ cm⁻³のp型InP キャップ層34を形成する(図2(c)を参照)。 10 [0061]次いで、例えばRIE法により、メサ31の位置を中心としてp型InPキャップ層34 を所定の幅にエッチングし、n型InP埋め込み層32を露出する(図2(d)を参照) [0062]次いで、例えばRIE法により、メサ31に対して一方の側の露出したn型InP埋め込 み層32を、メサ31の位置を中心として所定の幅にエッチングし、p型InPバッファ 層20を露出する(図3(a)を参照)。 [0063]次いで、例えばRIE法により、n型InP埋め込み層32と、p型InPバッファ層2 20 0と、整流層16と、n型InP基板10の上部とを順次エッチングし、これらの積層膜 を所定の幅のメサ形状に形成し、n型InP基板10を露出する(図3(b)を参照)。 [0064]次いで、上述のようにして形成された素子構造の全面に、例えばCVD法により、例えば 厚さ0.5µmのシリコン酸化膜からなる絶縁膜36を形成する(図3(c)を参照)。 [0065] 次いで、エッチングにより、絶縁膜36のn型InP埋め込み層32上の領域に、n型I n P 埋め込み層 3 2 に達する開口部 4 8 を形成する。また、同様に、絶縁膜 3 6 の n 型 I n P 基板10上の領域に、n型In P 基板10に達する開口部46を形成する(図4(a)

を参照)。 30 [0066]次いで、全面に、例えば蒸着法により、例えば厚さ500nmのAuGe膜64を形成す る(図4(b)を参照)。 [0067]次いで、中間層基板間電極50の形状にパターニングされた開口部を有するレジスト膜を 形成した後、AuGe膜64をシード金属として、電解めっき法により厚さ3μmのAu 膜66を形成する。Au膜66を形成した後、レジスト膜を除去する(図4(c)を参照)。 [0068]次いで、Au膜66が形成された領域以外の領域に露出したAuGe膜64をドライエッ 40 チングにより除去する(図5(a)を参照)。こうして、開口部46を介してn型InP 基板10に電気的に接続し、開口部48を介してn型InP中間層26に電気的に接続す るAuGe膜64とAu膜66との積層膜からなる中間層基板間電極50が形成される。 [0069] 次いで、全面に、例えばCVD法により、例えば厚さ0.5µmのシリコン酸化膜からな る絶縁膜52を形成する(図5(b)を参照)。 次いで、エッチングにより、絶縁膜52、36のp型InPキャップ層34上に形成され た領域に、p型InPキャップ層34に達する開口部54を形成する。また、同様に、絶 縁膜52、36のp型InPバッファ層20上に形成された領域上に、p形InPバッフ

10

20

ァ層 2 0 上に達する開口部 3 8 を形成する(図 5 (c)を参照)。なお、図 1 においては 、絶縁膜 5 2 について一部を省略して示している。 【 0 0 7 1 】

(10)

次いで、全面に、例えば蒸着法により、例えば厚さ500nmのAuZn膜68を形成する(図6(a)を参照)。

【0072】

次いで、レーザ発振用電極56、波長制御用電極40の形状にパターニングされた開口部 を有するレジスト膜を形成した後、AuZn膜68をシード金属として、電解めっき法に より厚さ3µmのAu膜70を形成する。Au膜70を形成した後、レジスト膜を除去す る(図6(b)を参照)。

【 0 0 7 3 】

次いで、Au膜70が形成された領域以外の領域に露出したAuZn膜68をドライエッ チングにより除去する(図6(c)を参照)。こうして、開口部54を介してn型InP キャップ層34に接続するAuZn膜68とAu膜70との積層膜からなるレーザ発振用 電極56が形成される。また、開口部38を介してp型InPバッファ層20に接続する AuZn膜68とAu膜70との積層膜からなる波長制御用電極40が形成される。なお 、このとき、レーザ発振用電極56に接続する配線60及び電極パッド58と、波長制御 用電極40に接続する配線44及び電極パット42についても、Au膜70をパターニン グすることにより両電極とともに形成する。

【0074】

次いで、他の電極の場合と同様に、蒸着法、電解めっき法等を用いて、 n型InP基板1 0の下面に、AuZn膜とAu膜との積層膜からなる基板部電極18を形成する。また、 p型InP下部クラッド層22と、InGaAsP波長制御層24と、 n型InP中間層 26と、活性層28と、p型InP上部クラッド層30とが順次積層されてなる光導波路 層の両端面には、ARコート膜を形成する。

【0075】

こうして、図1に示す本実施形態による半導体装置が製造される。

[0076]

このように、本実施形態によれば、n型InP中間層26をn型InP埋め込み層32を 介してn型InP基板10に電気的に接続する中間層基板間電極50と、素子上に形成さ 30 れ、p型InPキャップ層34及びp型InP上部クラッド層30を介して活性層28に 独立して電流を注入するレーザ発振用電極56と、素子上に形成され、p型InPバッフ ァ層20及びp型InP下部クラッド層22を介してInGaAsP波長制御層24に独 立して電流を注入する波長制御用電極40とを有するので、n型InP基板10を接地電 位として用いることができる。基板部から一方の機能層に電流を注入する従来のTTG-DFBレーザダイオードと異なり、n型InP基板10を素子全体の接地電位として用い ることができるので、一般的な半導体レーザに用いられる実装技術を適用することができ 、電気光学機能素子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の 接地電位として用い、集積された各々の素子を独立して制御することができる。

[0077]

[第2実施形態]

本発明の第2実施形態による半導体装置及びその製造方法について図7を用いて説明する 。図7は本実施形態による半導体装置の構造を示す概略図である。なお、第1実施形態に よる半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省 略し或いは簡略にする。

【0078】

本実施形態による半導体装置について図7を用いて説明する。図7(a)は本実施形態に よる半導体装置の構造を示す断面図、図7(b)は本実施形態による半導体装置における 電極構造を示す俯瞰図である。

【0079】

本実施形態による半導体装置は、第一実施形態による半導体装置における整流層の代わり に、図7に示すように、Feドープされた半絶縁性InP層72が形成されている。この ように、p型InP層12とn型InP層14とのp-n接合を利用してn型InP基板 10とp型InPバッファ層20との間を絶縁する整流層16の代わりに、半絶縁性In P層72を形成してn型InP基板10とp型InPバッファ層20との間を絶縁するこ とによっても第1実施形態による場合と同様の効果を得ることができる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

本実施形態による半導体装置を製造する場合には、第1実施形態による半導体装置の製造 方法において、p型InP層12とn型InP層14とを積層して整流層16を形成する 工程の代わりに、Feがドープされた例えば厚さ0.5μmの半絶縁性InP層72を形 成する工程を設ければよい。第1実施形態による場合と比較して、成膜工程が一工程少な くて済み、より簡便に製造することができる。

10

[0081]

[第3 実施形態]

本発明の第3実施形態による半導体装置及びその製造方法について図8を用いて説明する 。図8は本実施形態による半導体装置を示す概略図である。なお、第1実施形態による半 導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或 いは簡略にする。

[0082]

第1実施形態及び第2実施形態による半導体装置では、レーザ発振用電極56と中間層基 20 板間電極50とが、中間層基板間電極50上に形成した絶縁膜52により絶縁されていた 。これらに対し、本実施形態による半導体装置は、同一の絶縁膜上に、電気的に互いに接 触しないように各電極が形成されているものである。

[0083]

すなわち、図8に示すように、同一の絶縁膜36上に、レーザ発振用電極56と中間層基 板間電極50とが形成されており、レーザ発振用電極56及び配線60と、中間層基板間 電極50とが接触しないようにこれらの形状がパターニングされている。こうして、第1 実施形態及び第2実施形態による場合のように絶縁膜を用いることなく、各電極の形状に より、各電極間が電気的に接触しないようにしてもよい。

[0084]

次に、本実施形態による半導体装置の製造方法について説明する。

[0085]

まず、第1実施形態による場合と同様にして、絶縁膜36までを形成する。

[0086]

次いで、絶縁膜36に、n型InP基板10に達する開口部46及びn型InP埋め込み 層 3 2 に達する開口部 4 8 とともに、 p 型 I n P キャップ層 3 4 に達する開口部 5 4 を形 成する。

[0087]

次いで、全面に、蒸着法により、所定の領域に、AuZn膜、AuGe膜を形成した後、 電解めっき法によりAu膜を形成する。次いで、Au膜をパターニングし、レーザ発振用 電極56と電極パッド58とを接続する配線60と、中間層基板間電極50とが接触しな いように、レーザ発振用電極56及び配線60と、中間層基板間電極50とを同時に形成 する。

[0088]

以後、第1実施形態による場合と同様にして、本実施形態による半導体装置が製造される

[0089]

本実施形態による半導体装置の製造方法では、中間層基板間電極50上に絶縁膜を形成す る必要がなく、レーザ発振用電極56と中間層基板間電極50とを同時に形成することが できるので、第1実施形態による場合と比較して、少ない工程数で製造することができる

30

40

30

40

【0090】

「第4実施形態]

本発明の第4実施形態による半導体装置及びその製造方法について図9乃至図11を用い て説明する。図9は本実施形態による半導体装置の構造を示す断面図、図10及び図11 は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第1実施形態 による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を 省略し或いは簡略にする。

[0091]

本実施形態による半導体装置は、エアーブリッジにより、レーザ発振用電極56と中間層 10 基板間電極50とが絶縁されているものである。

【 0 0 9 2 】

すなわち、図9に示すように、レーザ発振用電極56と電極パッド58とを接続する配線 60と、中間層基板間電極50との間には空隙74が設けられており、この空隙74によ り両電極が絶縁されている。

【0093】

エアーブリッジを用いてレーザ発振用電極56と中間層基板間電極50とを絶縁する本実施形態による半導体装置の製造方法について図10及び図11を用いて説明する。 【0094】

まず、第1実施形態による場合と同様にして、中間層基板間電極50までを形成した後、20 絶縁膜36のp型InPキャップ層34上の領域に開口部54を形成する。また、絶縁膜のp型InPバッファ層20上に、開口部38を形成する(図10(a)を参照)。

【0095】

次いで、全面に、レジストを塗布してレジスト膜76を形成する。次いで、形成したレジ スト膜76をパターニングし、中間層基板間電極50上と、p型InPキャップ層34の 側壁及びその周辺に形成された絶縁膜36上に、レジスト膜76を残存させる(図10(b)を参照)。

【0096】

次いで、例えば蒸着法により、全面に、 A u Z n 膜 7 8 を形成する(図 1 0 (c) を参照)。

[0097]

次いで、全面に、レジストを塗布してレジスト膜80を形成する。次いで、形成したレジ スト膜80をパターニングし、p型InPキャップ層34の側壁及びその周辺に形成され たAuZn膜78上に、レジスト膜80を残存させる(図11(a)を参照)。

【0098】

次いで、レーザ発振用電極56、配線60、波長制御用電極40、配線44の形状にパタ ーニングされた開口部を有するレジスト膜を形成した後、AuZn膜78をシード金属と して、電解めっき法によりAu膜82を形成する。(図11(b)を参照)。このとき同 時に、電極パット58、42の形状にパターニングされた開口部もレジスト膜に形成して おき、電解めっき法によりAu膜82を形成する。

【 0 0 9 9 】

次いで、中間層基板間電極50とAuZn膜78との間に形成されたレジスト膜76、及びp型InPキャップ層34の側壁及びその周辺に形成された絶縁膜36上のレジスト膜76、80を、レジスト剥離剤等を用いて除去する。このレジスト剥離の際に、レジスト膜76、80上に形成され、パターニングされたAu膜82が形成された領域以外の領域に露出したAuZn膜78が、レジスト膜76とともに除去される。また、p型InPキャップ層34の側壁及びその周辺に形成されたレジスト膜76上のAuZn膜78も同様に、レジスト膜76、80とともに除去される(図11(c)を参照)。 【0100】

こうして、開口部54を介してn型InPキャップ層34に接続するAuZn膜78とA 50

u 膜 8 2 との積層膜からなるレーザ発振用電極 5 6 、配線 6 0 が形成される。また、開口 部 3 8 を介して p 型 I n P バッファ 層 2 0 に接続する A u Z n 膜 7 8 と A u 膜 8 2 との積 層膜からなる波長制御用電極40が形成される。このとき、中間層基板間電極50と配線 60との間には、レジスト膜76の除去により空隙74が形成され、この空隙74により 、レーザ発振用電極56及び配線60と、中間層基板間電極50とが絶縁されることとな る。

(13)

[0101]

以後、第1実施形態による実施形態による場合と同様にして、基板部電極18の形成等を 行うことにより、エアーブリッジを用いて電極間を絶縁した図9に示す本実施形態による 半導体装置が製造される。

[0102]

10

上述のようにしてエアーブリッジにより電極間を絶縁することにより、配線の容量の低減 を図ることができる。

[0103]

また、エアーブリッジにより電極間を絶縁する場合の製造工程では、開口部38、46、 48、54の形成を一度に行うことができ、さらに、絶縁膜の形成も1回でよい。したが って、絶縁膜を用いて電極間を絶縁する場合と比較して、簡便に製造することができる。 [0104]

[変形実施形態]

本発明の上記実施形態に限らず種々の変形が可能である。

[0105]

例えば、上記実施形態では、図1(a)に示すように、活性層28をn型InP中間層2 6の上方に、InGaAsP波長制御層24をn型InP中間層26の下方にそれぞれ形 成したが、活性層28及びInGaAsP波長制御層24のn型InP中間層26に対す る位置関係は、これに限定されるものではない。すなわち、図1(a)に示す場合とは逆 に、活性層28をn型InP中間層26の下方に、InGaAsP波長制御層24をn型 In P中間層26の上方にそれぞれ形成してもよい。

[0106]

また、上記実施形態では、レーザ発振用電極56、波長制御用電極40、中間層基板間電 極50、配線44、60、電極パッド42、58のパターン及び配置を図1(b)等に示 30 すものとしたが、これらのパターン等は図2(b)等に示すものに限定されるものではな く、適宜絶縁膜等により、各電極間の絶縁が確保できるものであればよい。

[0107]

また、上記実施形態では、レーザ発振用電極56、波長制御用電極40、中間層基板間電 極50、配線44、60、電極パッド42、58、基板部電極18を、金属膜からなるも のとしたが、これに限定されるものではなく、これらを高ドープされた半導体等の導電性 が高く低抵抗の膜からなるものとしてもよい。

[0108]

また、上記実施形態に示した材料系に限らず、他の材料系を用いて半導体装置を構成して もよい。また、各層の膜厚等のサイズや、キャリア濃度等についても必要に応じて適宜設 40 計変更することができる。

[0109]

また、上記実施形態では、TTG-DFBレーザダイオードについて説明したが、本発明 の適用範囲はこれに限定されるものではなく、ダイオード構造を有する他の半導体装置に 適用することもできる。例えばDFBチューナブルフィルタ等に、本発明を適用すること ができる。

[0110]

第1導電型の半導体基板と、前記半導体基板上に形成され、第1の機能層と (付記1) 、第1の機能層上に形成された第1導電型の中間層と、前記中間層上に形成された第2の 機能層とを有する積層膜と、前記中間層と前記半導体基板とを電気的に接続する金属から

20

なる配線と、前記第1の機能層に電流を注入するための第1の電極と、前記第2の機能層 に電流を注入するための第2の電極と、前記半導体基板に電気的に接続され、前記第1の 機能層及び前記第2の機能層から電流を引き出すための第3の電極とを有することを特徴 とする半導体装置。

【0111】

(付記2) 付記1記載の半導体装置において、前記半導体基板と前記積層膜との間に形成され、前記第1の機能層に電気的に接続された第2導電型のバッファ層を更に有し、前記第1の電極は、前記バッファ層に電気的に接続されていることを特徴とする半導体装置

10

(付記3) 付記2記載の半導体装置において、前記積層膜は、メサ形状を有し、前記第 1の電極は、前記積層膜が形成されていない領域の前記バッファ層上に形成されていることを特徴とする半導体装置。

【0113】

(付記4) 付記2又は3記載の半導体装置において、前記バッファ層は、メサ形状を有し、前記配線は、前記バッファ層が形成されていない領域の前記半導体基板上に接続されていることを特徴とする半導体装置。

【0114】

(付記5) 付記1乃至4のいずれかに記載の半導体装置において、前記積層膜の側部に 形成され、前記中間層に電気的に接続された前記第1導電型の埋め込み層を更に有し、前 20 記配線は、前記埋め込み層を介して前記中間層に電気的に接続されていることを特徴とす る半導体装置。

【0115】

(付記6) 付記1乃至5のいずれかに記載の半導体装置において、前記積層膜上に形成 され、前記第2の機能層に電気的に接続された前記第2導電型のキャップ層を更に有し、 前記第2の電極は、前記キャップ層に電気的に接続されていることを特徴とする半導体装 置。

[0116]

(付記7) 付記1乃至6のいずれかに記載の半導体装置において、前記第1の機能層及 び前記第2の機能層のうちの少なくとも一方が、発光機能を有する活性層であることを特 30 徴とする半導体装置。

[0117**]**

(付記8) 付記1乃至7のいずれかに記載の半導体装置において、前記半導体基板と前記積層膜との間に、導電型が互いに異なる2層の半導体層を更に有することを特徴とする 半導体装置。

[0118]

(付記9) 付記1乃至7のいずれかに記載の半導体装置において、前記半導体基板と前 記積層膜との間に、半絶縁性半導体層を有することを特徴とする半導体装置。

【0119】

(付記10) 付記1乃至9のいずれかに記載の半導体装置において、前記第1の電極と 40 、前記第2の電極と、前記配線とが、前記積層膜上を覆う同一の絶縁膜上に形成されてい ることを特徴とする半導体装置。

[0120]

(付記11) 付記1乃至10のいずれかに記載の半導体装置において、前記第2の電極 は、絶縁膜により前記配線と絶縁されていることを特徴とする半導体装置。

【0121】

(付記12) 付記1乃至10のいずれかに記載の半導体装置において、前記第2の電極 と前記配線との間に空隙が設けられており、前記第2の電極は、前記空隙により前記配線 と絶縁されていることを特徴とする半導体装置。

[0122]

(付記13) 付記1乃至12のいずれかに記載の半導体装置において、前記積層膜は、 メサ形状を有することを特徴とする半導体装置。

【0123】

(付記14) 付記1乃至13のいずれかに記載の半導体装置において、前記第3の電極 は、前記半導体基板の前記積層膜が形成された面と反対の面に形成されていることを特徴 とする半導体装置。

[0124]

【発明の効果】

以上の通り、本発明によれば、第1導電型の半導体基板と、半導体基板上に形成され、第 1の機能層と、第1の機能層上に形成された第1導電型の中間層と、前記中間層上に形成 された第2の機能層とを有する積層膜と、中間層と半導体基板とを電気的に接続する金属 からなる配線と、第1の機能層に電流を注入するための第1の電極と、第2の機能層に電 流を注入するための第2の電極と、半導体基板に電気的に接続され、第1の機能層及び第 2の機能層から電流を引き出すための第3の電極とを有するので、半導体基板を素子全体 の接地電位として用いることができる。これにより、本発明による半導体装置に対しては 、一般的な半導体レーザ等に用いられる実装技術を適用することができ、電気光学機能素 子等の他の素子とともに同一基板上に集積した場合に、基板を各素子の接地電位として用 い、集積された各々の素子を独立して制御することができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態による半導体装置の構造を示す概略図である。

【図 2 】本発明の第 1 実施形態による半導体装置の製造方法を示す工程断面図(その 1) である。

【図3】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その2) である。

【図4】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その3) である。

【図 5】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その4) である。

【図6】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その5) である。

- 【図7】本発明の第2実施形態による半導体装置の構造を示す概略図である。
- 【図8】本発明の第3実施形態による半導体装置の電極配置を示す俯瞰図である。
- 【図9】本発明の第4実施形態による半導体装置の構造を示す断面図である。

【図10】本発明の第4実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図11】本発明の第4実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図12】従来のTTG-DFBレーザダイオード(その1)の構造を示す断面図である

【図13】従来のTTG-DFBレーザダイオード(その2)の構造を示す断面図である 40

【符号の説明】

- 10...n型InP基板
- 12... p型InP層
- 14... n型InP層
- 16...整流層
- 18...基板部電極
- 20... p型InPバッファ層

2 2 ... p型 I n P 下部クラッド層

24...InGaAsP波長制御層

30

(16)

26...n型InP中間層 28...活性層 30… p型InP上部クラッド層 31...メサ 32… n型In P 埋め込み層 34… p型In P キャップ層 36... 絶縁膜 38... 開口部 40...波長制御用電極 42... 電極パッド 44...配線 46、48…開口部 50...中間層基板間電極 5 2 ... 絶縁膜 54…開口部 5 6 … レーザ発振用電極 58... 電極パッド 60...配線 64...AuGe膜 66...Au膜 68...AuZn膜 70...Au膜 72...半絶縁性InP層 74...空隙 76…レジスト膜 78...AuZn膜 80…レジスト膜 82...Au膜 100...p型InP基板 102… p型In Pバッファ層 104…p電極 106...波長制御層 108...n型中間層 110...活性層 1 1 2 ... p 型保護層 114...n型InP埋め込み層 116... p型InP層 118…開口部 120...絶縁膜 1 2 2 ... 開口部 124…p電極 126... 開口部 128...n 電極 130...n型半導体基板 132...半絶縁性半導体層 134… p型In P下側カバー層 136...n電極 138...InGaAsP波長制御層 140...n型InP中間層 1 4 2 ... I n G a A s P 活性層

10

20

30

40

4 4 … p型InP保護層
 4 6 … n型InP力バー層
 4 8 … 中断部
 5 0 … p型InP側方層
 5 2 … p型InP上方層
 5 4 … 絶縁膜
 5 6 … p電極
 5 8 … p電極

1 5 6 ... p 48 12

【図1】

本発明の第1実施形態による半導体装置の構造を示す概略図





【図2】



本発明の第1実施形態による半導体装置の製造方法を示す



64 ~36 ~10

【図3】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断値図(その2)





34

32 20 14 12

16



本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その3)









【図5】

(c)

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その4)







【図6】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その5)







68…AuZn膜 70…Au膜

【 図 7 】 本発明の第2実施形態による半導体装置の構造を示す概略図





72…半絶縁性InP層

【図8】

本発明の第3実施形態による半導体装置の電極配置を示す俯瞰図



【 図 9 】 本発明の第4実施形態による半導体装置の構造を示す断面図



74…空隙

【図10】







【図11】

本発明の第4実施形態による半導体装置の製造方法を示す 工程断面図(その2)





【図12】

従来のTTG-DFBレーザダイオード(その1)の構造を示す断面図



100…p型InP基板
102…p型InPバッファ層
104…p電極
106…波長制御層
108…n型中間層
110…活性層
112…p型保護層

114…n型InP埋め込み層
116…p型lnP層
118…閒口部
120…絶縁膜
122…閒口部
124…p電極
126…閒口部
128…n電極

【図13】

従来のTTG-DFBレーザダイオード(その2)の構造を示す断面図



130…n型半導体基板	146…n型InPカバー層
132…半総縁性半導体層	148…中断部
134…p型用P下側カバー層	150…p型InP側方層
136…n電極	152…p型InP1方層
138…InGaAsP波長制御層	154…絶縁膜
140…n型用P中間層	156…p電廊
140、Lの工業に	156…p電廊
140…n型InP中間層 142…InGaAsP活性層 144…p型InP保護層	156…p電極 158…p電極

フロントページの続き

(72) 発明者 佐藤 嘉洋 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

(72) 発明者 山本 剛之 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

審査官 橿本 英吾

```
(56)参考文献 特開平11-274634(JP,A)
特開平09-232631(JP,A)
特開2002-217491(JP,A)
特開平07-226565(JP,A)
特開平08-264892(JP,A)
特開平02-207581(JP,A)
特開平02-246393(JP,A)
```

(58)調査した分野(Int.CI., DB名) H01S 5/00-5/50