



(12) 发明专利

(10) 授权公告号 CN 110416297 B

(45) 授权公告日 2023. 07. 04

(21) 申请号 201810389918.8

(22) 申请日 2018.04.27

(65) 同一申请的已公布的文献号
申请公布号 CN 110416297 A

(43) 申请公布日 2019.11.05

(73) 专利权人 中芯国际集成电路制造(上海)有限公司

地址 201203 上海市浦东新区张江路18号

专利权人 中芯国际集成电路制造(北京)有限公司

(72) 发明人 于书坤

(74) 专利代理机构 上海德禾翰通律师事务所
31319

专利代理师 侯莉

(51) Int. Cl.

H01L 29/78 (2006.01)

H01L 21/336 (2006.01)

(56) 对比文件

CN 103972236 A, 2014.08.06

CN 103187304 A, 2013.07.03

CN 105845725 A, 2016.08.10

审查员 赵辉


权利要求书2页 说明书9页 附图6页

(54) 发明名称

N型鳍式场效应晶体管及其形成方法

(57) 摘要

本发明提供了一种具有多个鳍部的N型鳍式场效应晶体管的形成方法,该形成方法包括以下步骤:在多个鳍部上形成外延层,外延层在彼此相邻的鳍部间具有间隙;在外延层上形成鳍部接触刻蚀停止层,该鳍部接触刻蚀停止层能够填充空隙。该形成方法通过在已有外延层上继续外延生长,填充鳍部间的间隙,将原本彼此分立的外延层连接起来。在后续的接触刻蚀步骤中,间隙处的膜层作为鳍部接触刻蚀停止层,防止间隙处被刻穿,从而避免了淀积金属后漏电点的产生,提高了产品良率。



1. 一种N型鳍式场效应晶体管的形成方法,所述鳍式场效应晶体管具有多个分立的鳍部,其特征在于,包括以下步骤:

在多个所述鳍部上形成外延层,所述外延层在彼此相邻的所述鳍部间具有间隙;

在所述外延层上形成鳍部接触刻蚀停止层,所述鳍部接触刻蚀停止层能够填充所述间隙;

其中所述外延层与所述鳍部接触刻蚀停止层采用相同或基本相同的材料制得,其中所述外延层的材料为磷掺杂的硅材料,并且所述鳍部接触刻蚀停止层的材料为未经掺杂、磷轻掺杂或磷中掺杂的硅材料。

2. 如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,在所述形成鳍部接触刻蚀停止层的步骤中,所述鳍部接触刻蚀停止层通过在所述外延层的晶面上继续外延生长得到。

3. 如权利要求2所述的N型鳍式场效应晶体管的形成方法,其特征在于,采用化学气相沉积方法形成所述鳍部接触刻蚀停止层。

4. 如权利要求3所述的N型鳍式场效应晶体管的形成方法,其特征在于,采用化学气相沉积方法形成所述鳍部接触刻蚀停止层时,腔体温度为400-800℃。

5. 如权利要求3所述的N型鳍式场效应晶体管的形成方法,其特征在于,采用化学气相沉积方法形成所述鳍部接触刻蚀停止层时,采用的反应气至少包括 SiH_4 、 SiH_2Cl_2 、 PH_3 、 H_2 、 HCl 。

6. 如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述鳍部接触刻蚀停止层的厚度小于200埃。

7. 如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,在形成所述鳍部接触刻蚀停止层之后,还包括以下步骤:

回刻所述鳍部接触刻蚀停止层。

8. 如权利要求7所述的N型鳍式场效应晶体管的形成方法,其特征在于,在外延生长腔室内,采用 HCl 反应气回刻所述鳍部接触刻蚀停止层。

9. 如权利要求7所述的N型鳍式场效应晶体管的形成方法,其特征在于,对所述鳍部接触刻蚀停止层的回刻步骤采用干法刻蚀。

10. 如权利要求9所述的N型鳍式场效应晶体管的形成方法,其特征在于,所述干法刻蚀的刻蚀气体采用 HBr 、 Cl_2 、 HCl 、 SO_2 、 Ar 、 O_2 、 CF_4 、 CHF_3 、 CH_2F_2 、 CH_3F 、 He 、 H_2 、 CH_4 中的一种或多种的组合。

11. 如权利要求7所述的N型鳍式场效应晶体管的形成方法,其特征在于,经回刻后,所述多个鳍部上的所述鳍部接触刻蚀停止层的厚度为-100~100埃,所述间隙位置的所述鳍部接触刻蚀停止层的厚度大于0且小于200埃。

12. 如权利要求1所述的N型鳍式场效应晶体管的形成方法,其特征在于,还包括以下步骤:

在所述鳍部接触刻蚀停止层上形成层间介质层;

接触刻蚀所述层间介质层;

其中,在接触刻蚀所述层间介质层时,所述层间介质层与所述鳍部接触刻蚀停止层具有5:1以上的选择比。

13. 一种N型鳍式场效应晶体管,包括多个分立的鳍部及鳍部上的外延层,所述外延层在彼此相邻的所述鳍部间具有间隙,其特征在于,还包括鳍部接触刻蚀停止层,所述鳍部接触刻蚀停止层设置于所述外延层上,填充所述间隙,其中所述外延层与所述鳍部接触刻蚀停止层采用相同或基本相同的材料制得,其中所述外延层的材料为磷掺杂的硅材料,并且所述鳍部接触刻蚀停止层的材料为未经掺杂、磷轻掺杂或磷中掺杂的硅材料。

14. 如权利要求13所述的N型鳍式场效应晶体管,其特征在于,所述外延层为磷掺杂硅外延层,所述鳍部接触刻蚀停止层为未经掺杂、磷轻掺杂、磷中掺杂的硅层或金属半导体化合物层。

15. 如权利要求13所述的N型鳍式场效应晶体管,其特征在于,所述间隙位置的所述鳍部接触刻蚀停止层的厚度大于0且小于200埃,所述多个鳍部上的所述鳍部接触刻蚀停止层的厚度为0~100埃。

N型鳍式场效应晶体管及其形成方法

技术领域

[0001] 本发明涉及半导体制造工艺领域,更详细地说,本发明涉及一种N型鳍式场效应晶体管的制造方法。

背景技术

[0002] 在现有的鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)生产工艺中,磷掺杂和锗掺杂的硅外延层已被广泛使用在提高晶体管的载流子迁移率以及源漏极的掺杂中。其中,锗掺杂硅外延层通常形成在P型FinFET的鳍上,以获得高掺杂浓度的P型源漏极;而在N型FinFET鳍上的源漏区域则设置有高掺杂浓度的磷掺杂硅外延层,以提高器件性能。

[0003] 在一些FinFET器件中,某些单一的FinFET晶体管(如4T-FinFET)会设置多条鳍部,该多条鳍部共同作为源漏极,因此这些鳍部是可以互相短接的,这样在P型FinFET的源漏区域生长锗掺杂硅外延层时就无需担心短接问题,而尽可能使它们合并(merge)以获得更大的外延体积。由于锗掺杂硅外延层的体积越大产生的压缩应力越高,因此,P型FinFET压缩应力的提高通常能够通过外延层体积的增大实现。

[0004] 对于N型FinFET,情况则不尽相同。在N型FinFET的源漏区域生长外延时,越小体积的磷掺杂硅外延层越能够获得越好的拉应力效果,因此在现有工艺中,通常采用小体积的、鳍部间彼此分立的磷掺杂硅外延层。

[0005] 虽然在诸如外延、侧墙工艺、源漏注入、金属栅极生长等后道工序中,这种小体积的、不连续的磷掺杂硅外延层对器件效能没有影响。但在接触刻蚀形成接触孔的过程中,此种未合并的磷掺杂硅外延层的间隙处将被刻穿,在淀积金属后,金属层底部将与鳍部底部未掺杂磷的位置连接,此类连接点将成为集成电路系统中的漏电点,损害器件性能和产品良率。

发明内容

[0006] 鉴于现有技术的上述问题,即N型FinFET晶体管在接触刻蚀过程中,鳍部间的间隙处容易被刻穿,形成大量漏电点最终影响器件性能和良率,本发明提供了一种具有多个鳍部的N型鳍式场效应晶体管的形成方法,能够防止漏电点的产生,提高产品良率。

[0007] 该N型鳍式场效应晶体管的形成方法包括以下步骤:

[0008] 在多个鳍部上形成外延层,外延层在彼此相邻的鳍部间具有间隙;

[0009] 在外延层上形成鳍部接触刻蚀停止层,该鳍部接触刻蚀停止层能够填充间隙。

[0010] 本发明所提供的形成方法通过在外延层上生长鳍部接触刻蚀停止层,填充多个鳍部间的间隙,将原本彼此分立的外延层连接起来。在后续的接触刻蚀步骤中,间隙处的鳍部接触刻蚀停止层可以防止鳍部间隙处被刻穿,从而避免了淀积金属后漏电点的产生,提高了产品良率。

[0011] 在本发明的较优技术方案中,在所述形成鳍部接触刻蚀停止层的步骤中,所述鳍

部接触刻蚀停止层通过在所述外延层的晶面上继续外延生长得到。

[0012] 进一步地,在本发明的较优技术方案中,采用化学气相沉积方法形成所述鳍部接触刻蚀停止层。

[0013] 更进一步地,在本发明的较优技术方案中,采用化学气相沉积方法形成所述鳍部接触刻蚀停止层时,腔体温度为400-800℃。

[0014] 更进一步地,在本发明的较优技术方案中,采用化学气相沉积方法形成所述鳍部接触刻蚀停止层时,采用的反应气至少包括 SiH_4 、 SiH_2Cl_2 、 PH_3 、 H_2 、 HCl 。

[0015] 在本发明的较优技术方案中,外延层为磷掺杂硅外延层。当外延层为磷掺杂硅外延层时,其体积越小,对鳍部施加的拉应力越大;因此,技术人员可以采用小体积、不连续的外延层配合连续的鳍部接触刻蚀停止层,在保证拉应力效果的前提下,避免漏电点的产生。

[0016] 进一步地,在本发明的较优技术方案中,采用未经掺杂、磷轻掺杂或磷中掺杂的硅材料或金属半导体化合物制得鳍部接触刻蚀停止层。优选地,所述金属半导体化合物为钛硅化合物、铝硅化合物、镧硅化合物、锌硅化合物。金属半导体化合物具有金属特性,具有较低的电阻,能够抑制后续回刻不完全时接触电阻的上升。

[0017] 当采用与外延层相同或相近的材料制备鳍部接触刻蚀停止层时,以上制备过程可以在同一CVD腔室中进行并采用相同或基本相同的反应气完成,无需增加额外的步骤,简单方便。

[0018] 在本发明的较优技术方案中,鳍部接触刻蚀停止层的厚度小于200埃。以上厚度为原始形成的未经刻蚀的鳍部接触刻蚀停止层的厚度,且为鳍部上方外延层表面的膜层厚度。该膜层不宜太厚,以防止最终保留的厚度过大,造成对接触电阻的影响。

[0019] 在本发明的较优技术方案中,在形成鳍部接触刻蚀停止层之后,还包括以下步骤:回刻该鳍部接触刻蚀停止层。在形成连续的鳍部接触刻蚀停止层之后,该停止层将覆盖整个源漏区域,虽然起到了阻挡金属进入间隙的作用,但同时也在外延层和金属接触之间形成了寄生电阻,不利于源漏区域的接触电阻的减小。因此,本较优技术方案中增加了额外的对该鳍部接触刻蚀停止层进行回刻的步骤,由于鳍部接触刻蚀停止层在生长过程中会在相邻鳍部间的位置发生合并,合并区域的厚度(即鳍部相邻位置)大于直接生长区域(即鳍部上方位置膜层)的厚度,因此在后续的回刻步骤中,即使鳍部上方的停止层被完全刻蚀,由于厚度差异的原因,鳍部间的间隙位置依旧会残余填充有一定厚度的停止层,在后续步骤中起到阻挡接触刻蚀的作用。因此,通过合理调节该回刻步骤的参数,能够在保证膜层阻挡刻蚀作用的同时,抑制接触电阻的上升,提高器件性能。

[0020] 进一步地,在本发明的较优技术方案中,在外延生长腔室内,采用 HCl 反应气回刻所述鳍部接触刻蚀停止层。本技术方案使得技术人员可在同一腔室内完成外延生长、过生长以及回刻步骤,简化了生产工艺流程。

[0021] 进一步地,在本发明的较优技术方案中,对所述鳍部接触刻蚀停止层的回刻步骤采用干法刻蚀。采用各向同性的淀积步骤生长膜层后,再使用各向异性的干法刻蚀回刻该膜层,可以有效保证剩余膜层的连接效果。此外,本发明中的回刻步骤对选择比的要求也较低,在部分实施例中甚至可采用相同或相近的外延层与停止层材料,因此较为适合采用干法刻蚀。

[0022] 更进一步地,在本发明的较优技术方案中,干法刻蚀的刻蚀气体采用 HBr 、 Cl_2 、

HCl、SO₂、Ar、O₂、CF₄、CHF₃、CH₂F₂、CH₃F、He、H₂、CH₄中的一种或几种的组合。

[0023] 进一步地,在本发明的较优技术方案中,经回刻后,所述多个鳍部上的所述鳍部接触刻蚀停止层的厚度为-100~100埃,所述多个鳍部间的所述鳍部接触刻蚀停止层的厚度为0~200埃。本较优技术方案中,鳍部接触刻蚀停止层厚度中的负值是指,在回刻步骤中,不仅将鳍部接触刻蚀停止层完全刻蚀,还刻蚀了一定厚度的外延层。将鳍部间的鳍部接触刻蚀停止层刻蚀至0~100埃,或将外延层裸露出来,有利于降低金属与外延层之间的接触电阻,提高器件性能;同时鳍部间需要保留一定厚度的鳍部接触刻蚀停止层,以确保鳍部间不留间隙,防止金属淀积进入。

[0024] 在本发明的较优技术方案中,所述N型鳍式场效应晶体管的制造方法还包括以下步骤:在所述鳍部接触刻蚀停止层上形成层间介质层;接触刻蚀至少一部分有源区的层间介质层;其中,在接触刻蚀至少一部分有源区的层间介质层时,所述层间介质层与所述鳍部接触刻蚀停止层具有5:1以上的选择比,优选为10:1以上或20:1以上。本较优技术方案中,通过选择比的要求,对鳍部接触刻蚀停止层的材料和接触刻蚀的设备、参数选择作出限定,使得接触刻蚀能够及时在停止层处停止,提高阻挡效果。

[0025] 本发明还提供了一种N型鳍式场效应晶体管,该N型鳍式场效应晶体管包括多个鳍部及鳍部上的外延层,该外延层在彼此相邻鳍部间的位置具有间隙,在外延层上设置有鳍部接触刻蚀停止层,该鳍部接触刻蚀停止层覆盖彼此相邻鳍部间的间隙。现有的N型鳍式场效应晶体管采用小体积的磷掺杂硅外延层,不同鳍部之间存在间隙,此类间隙可能诱发漏电点的产生,降低器件性能。本发明通过在外延层上设置鳍部接触刻蚀停止层,消除了漏电点的产生,提高了产品性能和良率。

[0026] 在本发明的较优技术方案中,外延层为磷掺杂硅外延层,所述鳍部接触刻蚀停止层为未经掺杂、磷轻掺杂、磷中掺杂的硅层或金属半导体化合物层。未经掺杂、磷轻掺杂或磷中掺杂的硅层不仅可以与磷掺杂硅外延层较好地结合,而且与层间介质氧化物在后续的接触刻蚀步骤中具有较高的选择比,能够提高阻挡效果、防止刻穿。此外,本较优技术方案中的外延层和鳍部接触刻蚀停止层由于采用相同或基本相同的材料制得,因此在制备过程中可以在同一个腔室中形成,且无需增加额外步骤,大大方便了产品制备。

[0027] 在本发明的较优技术方案中,间隙位置的鳍部接触刻蚀停止层的厚度为0~200埃,多个鳍部上的鳍部接触刻蚀停止层的厚度为0~100埃。鳍部间的鳍部接触刻蚀停止层厚度限制在0~100埃或直接将外延层裸露出来,有利于降低金属与外延层之间的接触电阻,提高器件性能;同时鳍部间的位置保留一定厚度的鳍部接触刻蚀停止层,以确保鳍部间不留间隙,防止金属淀积进入。

附图说明

[0028] 图1~图3是现有技术中P型鳍式场效应晶体管的形成过程示意图;

[0029] 图4~图5是现有技术中N型鳍式场效应晶体管的形成过程示意图;

[0030] 图6~图12是本发明一个实施例中N型鳍式场效应晶体管的形成过程示意图。

具体实施方式

[0031] 由背景技术可知,现有的N型鳍式场效应晶体管采用小体积、不连续的磷掺杂硅外

延层制备,其间隙处在接触刻蚀时将被刻穿,成为漏电点,损害器件性能和产品良率。

[0032] 为了更加清楚地阐释现有技术中外延层的间隙是如何诱发N型鳍式场效应晶体管漏电点的产生的,以下结合附图分别对现有技术中P型和N型鳍式场效应晶体管的形成过程予以分析,通过对比分析漏电点的成因。

[0033] 对于P型鳍式场效应晶体管,其形成过程如图1-图3所示。

[0034] 如图1所示,P型鳍式场效应晶体管的形成过程包括:首先,提供衬底100,在衬底100上形成多个分立的鳍部101并填充隔离层102;在形成栅极结构(未示出)之后,需要在鳍部101上生长第一锗掺杂硅外延层103。为了对鳍部101施加更高的压缩应力,彼此分立的第一锗掺杂硅外延层103无法满足体积要求,因此需要继续生长第二锗掺杂硅外延层104,使第一锗掺杂硅外延层103彼此连接。

[0035] 接着,如图2所示,后道工序会在现有结构的基础上,形成场区接触刻蚀停止层105(Contact Etch Stop Layer,CESL)以及第一层层间介质层106,淀积形成的层间介质层106将填充鳍部101间相邻位置的间隙108,但由于相邻位置间隙108较小,该间隙108无法被层间介质填满,而在层间介质层106内形成孔洞107。

[0036] 继续参考图3,刻蚀M0位线接触窗109,并填充M0金属。在M0位线接触窗109刻蚀过程中,第二锗掺杂硅外延层104以及场区接触刻蚀停止层105都可作为停止层保护其下方结构不受影响。因此,对于P型鳍式场效应晶体管,即使形成孔洞107,M0金属也不会与鳍部101发生电接触,因此,不会造成漏电点的形成。

[0037] 对于N型鳍式场效应晶体管,参考图4,其形成过程包括:首先,提供衬底200,在衬底200上形成多个分立的鳍部201并填充隔离层202;在形成栅极结构(未示出)之后,需要在鳍部201上生长一层磷掺杂硅外延层203,由于N型鳍式场效应晶体管利用磷掺杂硅外延层203对鳍部201施加拉应力的特点为:通常磷掺杂硅外延层203的体积较小时,其对于鳍部201施加拉应力的效果较好。因此,通常使用小体积、彼此分立的磷掺杂硅外延层203,不同鳍部201上的磷掺杂硅外延层203之间留有间隙208。由于鳍部201之间的间距极小,其上生长的磷掺杂硅外延层203之间的间隙208的尺寸也极小,该间隙208的极小尺寸将使沉积步骤中接触刻蚀停止层204以及层间介质层205均较难从间隙208的位置进入,致使间隙208内的接触刻蚀停止层204和层间介质层205很难完全填充,并形成孔洞206。

[0038] 继续参考图5,由于鳍部201间的接触刻蚀停止层204填充较不完全,很难起到正常的阻挡作用,层间介质层205内部存有的孔洞206又进一步恶化了该情况,因此,在M0位线接触窗207的刻蚀过程中,鳍部201的间隙208下方结构很容易被刻穿,导致沉积接触金属时,接触金属从间隙208进入,沉积后直接与鳍部201接触,成为器件中的漏电点,损害器件性能,影响产品良率。

[0039] 以下,一边参照附图一边大致说明本发明的优选实施方式。另外,本发明的实施方式并不限定于下述实施方式,能够采用在本发明的技术构思范围内的各种各样的实施方式。

[0040] 本发明实施例提供的鳍式N型场效应晶体管形成过程的结构示意图如图6至图12所示。

[0041] 步骤S1:参见图6,图中300为衬底,在所述衬底300表面形成若干分离的鳍部301,并在衬底300表面形成隔离层302,所述隔离层302顶部低于所述鳍部301顶部,且覆盖于鳍

部301的部分侧壁表面。

[0042] 所述衬底300可以是硅或者绝缘体上硅(SOI),所述衬底也可以是锗、锗硅、砷化镓或者绝缘体上锗,本实施例中所述衬底300的材料为硅。采用硅衬底作为衬底可以降低形成鳍式场效应晶体管的成本,并且与现有的平面晶体管的制作工艺兼容。

[0043] 在所述衬底300内形成P阱。还可以对所述衬底300进行阈值调整注入,以调节后续形成的鳍式场效应晶体管的阈值电压。并且对所述衬底300进行退火,以激活所述衬底300内的掺杂离子。

[0044] 所述鳍部301的材料可以为单晶硅或纳米线硅。本实施例中,所述鳍部301为采用干法刻蚀法刻蚀一初始衬底形成的,在衬底300表面形成凸起的鳍部301。

[0045] 在本发明其他实施例中,也可以在衬底表面形成半导体外延层后,再刻蚀所述半导体外延层形成鳍部301,所述半导体外延层可以为单晶硅层。

[0046] 作为一个实施例,所述鳍部301的形成步骤为:提供初始衬底;在所述初始衬底表面形成图形化的掩膜层,所述图形化的掩膜层定义出后续形成鳍部301的位置;以图形化的掩膜层为掩膜,采用反应离子刻蚀工艺,刻蚀部分厚度的初始衬底至形成衬底300,同时在衬底300表面形成若干分立的鳍部301。

[0047] 在其他实施例中,也可以采用双重图形曝光方法形成鳍部301,具体的,形成鳍部的工艺步骤包括:提供初始衬底;在所述初始衬底表面形成图形化的牺牲层;形成覆盖于所述牺牲层表面以及初始衬底表面的初始侧墙膜;回刻所述初始侧墙膜,在牺牲层侧壁形成初始侧墙层;去除所述牺牲层;以所述初始侧墙层为掩膜,刻蚀去除部分厚度的初始衬底形成衬底300,同时在衬底300表面形成若干分立的鳍部301。

[0048] 所述隔离层302的材料可以是氧化硅、氮化硅或碳氧化硅等绝缘介质材料,所述隔离层302作为相邻鳍部301之间的隔离结构,以及后续形成的栅极结构和衬底300之间的隔离结构。

[0049] 所述隔离层302的形成方法包括:在所述衬底300上沉积隔离材料,所述隔离材料覆盖鳍部301,并且填充相邻所述鳍部301之间的凹槽;以所述鳍部301顶部作为研磨停止层,采用化学机械研磨工艺对所述隔离材料进行平坦化处理,形成与鳍部301顶部表面齐平的隔离材料层;然后,对所述隔离材料层进行回刻,使所述隔离材料层的表面高度下降,形成表面低于鳍部301顶部表面的隔离层302。

[0050] 步骤S2:在所述隔离层302表面形成横跨至少一个所述鳍部301的栅极结构,所述栅极结构覆盖鳍部301的部分顶部表面和侧壁表面,示意图主要示出了本发明实施例中源漏区域的结构,因此栅极结构未在图中显示。

[0051] 本实施例中,所述栅极结构为伪栅极结构,伪栅极结构包括栅介质层以及位于栅介质层表面的伪栅,所述栅介质层和伪栅的材料可以相同也可以不同;其中,所述栅介质层的材料为氧化硅,所述伪栅的材料为多晶硅。后续采用后栅工艺,去除伪栅极结构后形成金属栅极结构。

[0052] 作为一个实施例,所述栅极结构还可以包括栅介质层和位于所述栅介质层表面的栅导电层。以金属栅极结构为例做示范性说明。其中,所述栅介质层的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料,所述栅导电层的材料为铝、钨、钛、氧化钛、钽或碳化钽等栅极金属材料,所述栅极结构作为最终形成的鳍式场效应晶体管的栅极

结构。

[0053] 在其他实施例中,所述栅极结构可以为多晶硅栅极结构,其中,栅介质层的材料为氧化硅,栅导电层的材料为多晶硅或掺杂的多晶硅。

[0054] 本实施例中,所述栅极结构横跨了多个鳍部301,从而可以增加栅极结构下方的沟道区域的面积。在其他实施例中,根据实际的工艺需求,栅极结构可以横跨一个或多个鳍部301。

[0055] 作为一个实施例,所述栅极结构的形成步骤包括:在所述隔离层302表面形成栅介质材料层,所述栅介质材料层覆盖所述隔离层302表面、鳍部301顶部表面和侧壁表面;在所述栅介质材料层表面形成栅导电材料层;在所述栅导电材料层表面形成图案化的掩膜层;以所述图形化的掩膜层为掩膜,图形化所述栅导电材料层以及栅介质材料层,形成横跨鳍部301的栅极结构;去除所述图形化的掩膜层。

[0056] 步骤S3:在栅极结构两侧侧壁表面形成偏移侧墙,并对栅极结构两侧的鳍部301进行轻掺杂注入,形成轻掺杂区。

[0057] 作为一个实施例,所述偏移侧墙的形成步骤包括:沉积偏移侧墙材料层;采用各向异性干法刻蚀工艺刻蚀偏移侧墙材料层,在栅极结构两侧侧壁表面形成偏移侧墙。

[0058] 所述偏移侧墙的材料为氮化硅、氧化硅或氮氧化硅等绝缘材料,本实施例中所述偏移侧墙的材料选用氮化硅。所述轻掺杂区用于降低源漏区的横向电场强度,减少热载流子效应。

[0059] 作为一个实施例,所述轻掺杂区的形成工艺为:以栅极结构和偏移侧墙为掩膜,在栅极结构两侧的半导体衬底内注入杂质离子,形成轻掺杂区。本实施例中,所述鳍式场效应晶体管为N型,所采用的注入离子为As或P,所述离子注入的能量为1keV~4keV,剂量为 $2E14\text{atom}/\text{cm}^2\sim 1E15\text{atom}/\text{cm}^2$,注入夹角为0~20度。

[0060] 步骤S4:参见图7,调节生长时间,在鳍部301的顶部位置形成外延层303。

[0061] 本实施例以所述外延层303的材料采用磷掺杂的硅材料(SiP)为例做示范性说明,所述外延层303能够对栅极结构下方的作为沟道区域的鳍部301产生拉应力作用,从而提高沟道区域内的电子迁移率,提高N型鳍式场效应管的性能。

[0062] 采用选择性外延工艺在鳍部301顶部表面形成所述外延层303。所述外延反应温度为400~800℃,采用硅源和磷源气体反应形成SiP,其中硅源气体是 SiH_4 和 SiH_2Cl_2 ,磷源气体是 PH_3 ,还包括 H_2 以及HCl,其中硅源气体、磷源气体、HCl的流量均为1sccm~1000sccm, H_2 的流量是0.1slm~50slm。

[0063] 通过在不同鳍部301上分别外延生长得到外延层303,每个鳍部301上的外延层303均具有晶体结构,由于各个晶向的生长速率不同,最终形成的晶体结构具有如图7所示的类菱形(diamond-like)结构。所述外延层303在相邻鳍部301间具有间隙308。

[0064] 虽然本实施例中,所述外延层303采用磷掺杂的硅外延,但技术人员可以根据实际情况,选择其他类型的外延材料,如碳掺杂的硅外延或碳磷掺杂的硅外延等,只要其能对鳍部301中的沟道施加合适大小和方向的拉应力即可。

[0065] 步骤S5:参见图8,在已经形成的外延层303的晶面上继续外延生长得到鳍部接触刻蚀停止层304,所述鳍部接触刻蚀停止层304能够填充步骤S4中外延层303内部的间隙308,使外延结构成为连续的薄膜。

[0066] 作为一个实施例,外延层303与鳍部接触刻蚀停止层304采用相同或基本相同的材料制得。此处“基本相同的材料”是指材料类型相同,但某组分比例或原子组成比例略有不同。例如,在本实施例中,所述外延层303的材料为磷掺杂的硅材料,所述鳍部接触刻蚀停止层304即可采用硅单质、磷轻掺杂或中掺杂的硅材料制得。与其对应地,步骤S5与步骤S4可以在同一化学气相沉积腔室中连续发生,即化学气相沉积过程从外延生长外延层303开始,直至鳍部接触刻蚀停止层304的过生长完成截止。若所述鳍部接触刻蚀停止层304采用与外延层303各组分比例不同的材料,如硅单质或不同浓度磷掺杂的硅材料制得,则可在反应过程中,通过调节反应气体的浓度比例,实现鳍部接触刻蚀停止层304的生长。

[0067] 本实施例中,未经掺杂、磷轻掺杂或磷中掺杂的硅层不仅可以与磷掺杂硅外延层较好地结合,而且与层间介质氧化物在后续的接触刻蚀步骤中具有较高的选择比,能够提高阻挡效果、防止刻穿。此外,外延层303和鳍部接触刻蚀停止层304选取相同或基本相同的材料,在制备过程中就可以在同一个腔室中淀积形成,无需增加额外步骤,大大简化了产品制备过程。

[0068] 当然,在本发明的其他较优实施例中,技术人员还可以根据实际工艺的需要,采用不同材料制得所述鳍部接触刻蚀停止层304,例如,当后续步骤中对于所述鳍部接触刻蚀停止层304的回刻厚度较小时,为了减少接触电阻,鳍部接触刻蚀停止层304的材料可使用金属半导体化合物,如钛硅化合物、铝硅化合物、镧硅化合物、锌硅化合物等。只要所述鳍部接触刻蚀停止层304的材料能够在后续的接触刻蚀步骤中能够与层间介质层306相比具有较高的选择比(通常该选择比设置为大于5:1,优选为10:1或20:1),且对外延层303的拉应力效果影响较小即可。

[0069] 类似地,所述外延反应温度为400~800℃,采用硅源和磷源气体反应形成SiP,其中硅源气体是SiH₄或SiH₂Cl₂,磷源气体是PH₃,还包括H₂以及HCl,其中硅源气体、磷源气体、HCl的流量均为1sccm~

[0070] 1000sccm,H₂的流量是0.1slm~50slm,通过调节外延生长反应时间,最终形成的鳍部接触刻蚀停止层的厚度小于200埃。该膜层的厚度不可太薄,以防止生长时间太短,无法将不同鳍部301顶部的外延层303连接起来。同时,该膜层也不宜太厚,以防止最终保留的厚度过大,造成对接触电阻的影响。

[0071] 步骤S6:参见图9,回刻鳍部接触刻蚀停止层304,经回刻后,外延层303顶部和上侧壁表面的接触刻蚀停止层304被减薄,而横向连接处的接触刻蚀停止层304则能够保持相邻鳍部301之间的连接。

[0072] 在形成连续的鳍部接触刻蚀停止层之后,该停止层将覆盖整个源漏区域,虽然起到了阻挡金属进入间隙的作用,但同时也在外延层和金属接触之间形成了寄生电阻,不利于源漏区域的接触电阻的减小。因此,本实施例中增加了额外的对所述鳍部接触刻蚀停止层进行回刻的步骤,在保证膜层阻挡作用的前提下,减少接触电阻的上升,提高器件性能。

[0073] 本实施例中,所述回刻步骤采用各向异性干法刻蚀。所述干法刻蚀所用的刻蚀气体采用HBr、Cl₂、HCl、SO₂、Ar、O₂、含氟气体(如CF₄、CHF₃、CH₂F₂、CH₃F等)、He、H₂、CH₄的混合气。

[0074] 作为一个实施例,所述回刻步骤发生在外延生长的腔室内,采用HCl反应气直接回刻该鳍部接触刻蚀停止层304,更进一步地,外延层303、鳍部接触刻蚀停止层304的形成步骤以及回刻步骤均发生在同一腔室内,且前后连续发生,该技术方案可显著提高鳍部接触

刻蚀停止层304的形成质量,避免漏电点的产生,同时提高生产效率。

[0075] 在本发明的其他较优实施例中,所述回刻步骤还可以采用湿法刻蚀完成。

[0076] 参见图10,在淀积所述鳍部接触刻蚀停止层304的过程中,当邻近的鳍部接触刻蚀停止层304逐渐生长至合并后,其合并位置(即鳍部301间的相邻位置)的厚度 T 将远大于单个生长位置(即鳍部上方的位置)的厚度 d 或 l 。因此,无论采用各向异性干法刻蚀或采用各向同性的湿法刻蚀,只要合理控制刻蚀时间和速度,优选地将刻蚀厚度控制在 d 、 l 与 T 之间,由于厚度差异的原因,鳍部间的间隙308位置始终会残余填充有一定厚度的停止层,在后续步骤中起到阻挡接触刻蚀的作用。因此,通过合理调节该回刻步骤的参数,能够在保证膜层阻挡刻蚀作用的同时,抑制接触电阻的上升,提高器件性能。

[0077] 本实施例中,经回刻后,鳍部301上方的鳍部接触刻蚀停止层304的厚度 l 为 $-100\sim 100$ 埃,鳍部301间的鳍部接触刻蚀停止层304的厚度 T 为 $0\sim 200$ 埃。将鳍部间的鳍部接触刻蚀停止层304刻蚀至 $0\sim 100$ 埃,或将外延层303裸露出来,有利于降低后道形成的接触金属与外延层303之间的接触电阻,提高器件性能;同时鳍部间保留一定厚度的鳍部接触刻蚀停止层304,以确保鳍部间不留间隙,防止金属淀积进入。

[0078] 步骤S7:参见图11,形成侧墙;完成源漏注入、退火;去除伪栅极,形成金属栅极;形成场区接触刻蚀停止层305;填充层间介质,形成层间介质层306;最终形成的源漏区域剖面结构如图11所示。

[0079] 步骤S8:参见图12, M0位线刻蚀并沉积M0金属钨,形成接触金属层307。

[0080] 在M0位线刻蚀步骤中,由于本实施例中外延层303表面及间隙处覆盖有鳍部接触刻蚀阻挡层304,该阻挡层在M0位线刻蚀步骤中,具有与层间介质层306约20:1的刻蚀选择比。因此,接触刻蚀步骤通常难以刻穿该阻挡层。这样,在后续的M0金属沉积步骤中,金属钨也不会与鳍部接触而形成漏电点。

[0081] 综上所述,本实施例提供了一种N型鳍式场效应晶体管的形成方法。通过在已有外延层上继续外延过生长,填充多个鳍部间的间隙,将原本彼此分立的外延层连接起来。在后续的接触刻蚀步骤中,间隙处的膜层作为鳍部接触刻蚀停止层,防止鳍部间隙处被刻穿,从而避免了淀积金属后漏电点的产生,提高了产品良率。此外,本实施例中的形成方法还通过回刻鳍部接触刻蚀停止层,减小了源漏区域的接触电阻,提高了器件性能。

[0082] 继续参考图12,本实施例还提供了一种N型鳍式场效应晶体管结构。该N型鳍式场效应晶体管包括衬底300、多个鳍部301、鳍部301间的隔离层302及鳍部上的外延层303,该外延层303在彼此相邻的鳍部间位置具有间隙308,外延层303上设置有鳍部接触刻蚀停止层304,该鳍部接触刻蚀停止层304覆盖多个鳍部间的间隙308。

[0083] 本实施例中,所述衬底300为硅衬底。在其他实施例中,所述衬底还可以为锗衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。

[0084] 本实施例中,所述鳍部301的材料为硅。在其他实施例中,所述鳍部301的材料还可以为锗或硅锗。

[0085] 本实施例中,所述隔离层302的材料为氧化硅。在其他实施例中,所述隔离层的材料还可以是氮化硅、碳氧化硅等介质材料。

[0086] 本实施例中,所述外延层303的材料为SiP。本实施例中,外延层303为磷掺杂硅外延层,鳍部接触刻蚀停止层304为磷轻掺杂的硅层。在其他实施例中,所述外延层303的材料

还可以是SiCP或SiC等,所述鳍部接触刻蚀停止层304的材料还可以是未经掺杂或磷中掺杂的硅层,或者是钛硅化合物、铝硅化合物、镧硅化合物、锌硅化合物等金属半导体化合物。

[0087] 多个鳍部301间的鳍部接触刻蚀停止层304的厚度为0~200埃,多个鳍部301上方的鳍部接触刻蚀停止层304的厚度为0~100埃。

[0088] 现有的N型鳍式场效应晶体管采用小体积的磷掺杂硅外延层,不同鳍部之间存在间隙,此类间隙被金属填充成为漏电点,降低了器件性能。本发明通过在外延层上设置鳍部接触刻蚀停止层304,消除了漏电点的产生,提高了产品性能和良率。而外延层303和鳍部接触刻蚀停止层304由于采用相同或基本相同的材料制得,因此在制备过程中可以在同一个腔室中形成,且无需增加额外步骤,大大方便了产品制备。鳍部301间的鳍部接触刻蚀停止层304厚度限制在0~100埃或直接将外延层303裸露出来,有利于降低接触金属层307与外延层303之间的接触电阻,提高器件性能;同时鳍部301间的位置保留一定厚度的鳍部接触刻蚀停止层304,以确保鳍部间不留间隙,防止金属淀积进入。

[0089] 至此,已经结合附图描述了本发明的技术方案,但是,本领域技术人员容易理解的是,本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下,本领域技术人员可以对相关技术特征作出等同的更改或替换,这些更改或替换之后的技术方案都将落入本发明的保护范围之内。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12