(19) **日本国特許庁(JP)**

(12)公表特許公報(A)

(11)特許出願公表番号

特表2014-534470 (P2014-534470A)

(43) 公表日 平成26年12月18日(2014, 12, 18)

(51) Int. Cl. F 1 テーマコード (参考)

GO2B 26/02 (2006.01) GO2B 26/02 E 2H141 **B81B 7/02 (2006.01)** B81B 7/02 3CO81

審査請求 有 予備審査請求 未請求 (全 38 頁)

(21) 出願番号 特願2014-537185 (P2014-537185) (86) (22) 出願日 平成24年10月17日 (2012.10.17)

(85) 翻訳文提出日 平成26年6月11日 (2014.6.11)

(86) 国際出願番号 PCT/US2012/060648 (87) 国際公開番号 W02013/059345

(87) 国際公開日 平成25年4月25日 (2013.4.25)

(31) 優先権主張番号 13/278,080

(32) 優先日 平成23年10月20日 (2011.10.20)

(33) 優先権主張国 米国 (US)

(71) 出願人 508095337

クォルコム・メムズ・テクノロジーズ・イ

ンコーポレーテッド

アメリカ合衆国・カリフォルニア・921 21・サン・ディエゴ・モアハウス・ドラ

イヴ・5775

(74)代理人 100108453

弁理士 村山 靖彦

(74) 代理人 100064908

弁理士 志賀 正武

(74) 代理人 100089037

弁理士 渡邊 隆

(74)代理人 100110364

弁理士 実広 信哉

最終頁に続く

(54) 【発明の名称】垂直集積のためのスタックビア

(57)【要約】

本開示は、ビア構造のためのシステム、方法、および装置を提供する。一態様では、装置は、基板と、基板の表面上の第1の電気機械システムデバイスとを含む。第1の電気機械システムデバイスは、第1の金属層と第2の金属層とを含む。第1のビア構造が、基板の表面上に含まれ得る。第1のビア構造は、第1の金属層と、第2の金属層と、第3の金属層とを含む。第1の電気機械システムデバイスの第1の金属層は、第1のビア構造の第1の金属層と同じ金属層であり得る。




Figure 12

【特許請求の範囲】

【請求項1】

基板と、

前記基板の表面上の第1の電気機械システム(EMS)デバイスであって、第1の金属層と第2の金属層とを含む第1のEMSデバイスと、

前記基板の前記表面上の第1のビア構造であって、前記第1の金属層と、前記第2の金属層と、第3の金属層とを含み、前記第2の金属層が、前記第1の金属層上に配設され、前記第3の金属層が、前記第1のビア構造の中心部分において前記第2の金属層上に配設される、第1のビア構造と

を備え、

10

前記第1のEMSデバイスの前記第1の金属層が、前記第1のビア構造の前記第1の金属層に結合され、前記第1のEMSデバイスの前記第1の金属層、および前記第1のビア構造の前記第1の金属層は、同じ金属層である、装置。

【請求項2】

前記第1のEMSデバイスが第1のピクセルデバイスを含む、請求項1に記載の装置。

【請求項3】

ピクセルデバイスのアレイをさらに備え、前記第1のピクセルデバイスが、前記ピクセ ルデバイスのアレイの一部である、請求項2に記載の装置。

【請求項4】

前 記 第 1 の ピ ク セ ル デ バ イ ス が 干 渉 変 調 器 を 含 む 、 請 求 項 2 ま た は 3 に 記 載 の 装 置 。

【請求項5】

前記第1のビア構造の前記第1の金属層、前記第2の金属層、および前記第3の金属層が、前記第1のビア構造の前記中心部分において互いに電気接触する、請求項1から4のいずれか一項に記載の装置。

【請求項6】

前記第1のビア構造の前記中心部分が、実質的に正方形を有する、請求項1から5のいずれか一項に記載の装置。

【請求項7】

前記第1のビア構造の前記第1の金属層に結合されるデバイスをさらに備え、それによって前記デバイスを前記第1のEMSデバイスに結合する、請求項1から6のいずれかー項に記載の装置。

【請求項8】

前記デバイスが薄膜トランジスタデバイスを含む、請求項7に記載の装置。

【請求項9】

前記第1のビア構造の周辺部分中の前記金属層間の複数の誘電体層であって、前記第1のビア構造の前記中心部分が、前記第1のビア構造の前記周辺部分を含まない、複数の誘電体層

をさらに備える、請求項1から8のいずれか一項に記載の装置。

【請求項10】

前記基板の前記表面上の複数のビア構造であって、前記第1のビア構造と第2のビア構造とを含み、前記第2のビア構造が、前記第2の金属層と前記第3の金属層とを含み、前記第3の金属層が、前記第2のビア構造の中心部分において前記第2の金属層上に配設される、複数のビア構造

をさらに備える、請求項1から9のいずれか一項に記載の装置。

【請求項11】

前記第1のEMSデバイスの前記第2の金属層が、前記第2のビア構造の前記第2の金属層に結合され、前記第1のEMSデバイスの前記第2の金属層、および前記第2のビア構造の前記第2の金属層が、同じ金属層である、請求項10に記載の装置。

【請求項12】

前記第2のビア構造の前記第2の金属層および前記第3の金属層が、前記第2のビア構

20

30

40

造の前記中心部分において互いに電気接触する、請求項10に記載の装置。

【請求項13】

ディスプレイと、

前記ディスプレイと通信するように構成され、画像データを処理するように構成された プロセッサと、

前記プロセッサと通信するように構成されたメモリデバイスと

をさらに備える、請求項1から12のいずれか一項に記載の装置。

【請求項14】

前記ディスプレイに少なくとも 1 つの信号を送るように構成されたドライバ回路と、前記ドライバ回路に前記画像データの少なくとも一部分を送るように構成されたコントローラと

をさらに備える、請求項13に記載の装置。

【請求項15】

前記プロセッサに前記画像データを送るように構成された画像ソースモジュールであって、受信機、トランシーバ、および送信機のうちの少なくとも 1 つを含む、画像ソースモジュール

をさらに備える、請求項13に記載の装置。

【請求項16】

入力データを受け取り、前記プロセッサに前記入力データを伝達するように構成された 入力デバイス

をさらに備える、請求項13に記載の装置。

【請求項17】

基板と、

前記基板の表面上の第1の電気機械システム(EMS)デバイスであって、第1の金属層と第2の金属層とを含む第1のEMSデバイスと、

前記基板の前記表面上の第1のビア構造であって、前記第1の金属層と、前記第2の金属層と、第3の金属層と、第4の金属層とを含み、前記第2の金属層が、前記第1の金属層上に配設され、前記第3の金属層が、前記第1のビア構造の中心部分において前記第3の金属層上に配設される、第1のビア構造と

を備え、

前記第1のEMSデバイスの前記第1の金属層が、前記第1のビア構造の前記第1の金属層に結合され、前記第1のEMSデバイスの前記第1の金属層、および前記第1のビア構造の前記第1の金属層が、同じ金属層である、装置。

【請求項18】

前記第1のビア構造の前記第1の金属層、前記第2の金属層、前記第3の金属層、および前記第4の金属層が、前記第1のビア構造の前記中心部分において互いに電気接触する、請求項17に記載の装置。

【請求項19】

複数のビア構造であって、前記第1のビア構造と第2のビア構造とを含み、前記第2のビア構造が、前記第2の金属層と、前記第3の金属層と、前記第4の金属層とを含み、前記第3の金属層が、前記第2のビア構造の中心部分において前記第3の金属層上に配設される、複数のビア構造をさらに備える、請求項17または18に記載の装置。

【請求項20】

前記第2のビア構造の前記第2の金属層、前記第3の金属層、および前記第4の金属層が、前記第2のビア構造の前記中心部分において互いに電気接触する、請求項19に記載の装置。

【発明の詳細な説明】

【技術分野】

30

10

20

40

[0001]

優先権主張

本出願は、その全体がすべての目的のために参照により本明細書に組み込まれる、2011年10月20日に出願された「STACKED VIAS FOR VERTICAL INTEGRATION」と題する米国特許出願第13/278,080号(代理人整理番号QUALP106/102560)の優先権を主張する。

[00002]

本開示は、一般に、ビア構造に関し、より詳細には、電気機械システム(EMS)デバイスのためのビア構造に関する。

【背景技術】

[0003]

電気機械システム(EMS)は、電気的および機械的要素と、アクチュエータと、トランスデューサと、センサーと、(ミラーを含む)光学的構成要素と、電子回路とを有するデバイスを含む。電気機械システムは、限定はしないが、マイクロ電気機械システムは、アールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム(MEMS:microelectromechanicalsystem)デバイスは、約1ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナリ電気機械システム(NEMS:nanoelectromechanicalsslem)デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、1ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに/あるいは、基板および/または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。

[0004]

1つのタイプのEMSは干渉変調器(IMOD:interferometric modulator)と呼ばれる。本明細書で使用する干渉変調器または干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および/または反射するデバイスを指す。幾つかの実施態様では、干渉変調器は伝導性プレートのペアを含み得、そのペアの一方または両方は、全体的にまたは部分的に、透明でおよび/または反射性であり、適切な電気信号の印加時の相対運動が可能であり得る。一実施態様では、一方のプレートは、基板上に堆積された固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、干渉変調器に入射する光の光学干渉を変化させることがある。干渉変調器デバイスは、広範囲の適用例を有しており、特にディスプレイ能力がある製品の場合、既存の製品を改善し、新しい製品を作成する際に使用されることが予期される。

[0005]

ビアおよび伝導性トレースは、EMSデバイスを互いに、または他の構成要素に電気的に接続するために使用され得る。たとえば、ビアおよび伝導性トレースは、基板上のEMSデバイス中に含まれる異なる材料の層間の電気的接続を可能にし得る。

【発明の概要】

【課題を解決するための手段】

[0006]

本開示のシステム、方法およびデバイスは、それぞれ幾つかの発明的態様を有し、それらのうちの単一の態様だけが、本明細書で開示する望ましい属性に関与するとは限らない

[0007]

本開示で説明する主題の1つの発明的態様は、基板と、基板の表面上の第1の電気機械システム(EMS)デバイスと、基板の表面上の第1のビア構造とを含む、装置において実施され得る。第1のEMSデバイスは、第1の金属層と第2の金属層とを含み得る。第1のビア構造は、第1の金属層と、第2の金属層と、第3の金属層とを含み得る。第2の

10

20

30

40

金属層は、第1の金属層上に配設され得、第3の金属層は、第1のビア構造の中心部分において第2の金属層上に配設され得る。第1のEMSデバイスの第1の金属層は、第1のビア構造の第1の金属層に結合され得る。第1のEMSデバイスの第1の金属層、および第1のビア構造の第1の金属層は、同じ金属層であり得る。

[0008]

幾つかの実施態様では、第1のビア構造の第1の金属層、第2の金属層、および第3の金属層は、第1のビア構造の中心部分において互いに電気接触し得る。幾つかの実施態様では、この装置は、第1のビア構造の周辺部分中の金属層間の複数の誘電体層をさらに含み得、第1のビア構造の中心部分は、第1のビア構造の周辺部分を含まない。

[0009]

本開示で説明する主題の別の発明的態様は、基板と、基板の表面上の第1の電気機械システム(EMS)デバイスと、基板の表面上の第1のビア構造とを含む、装置において実施され得る。第1のEMSデバイスは、第1の金属層と第2の金属層とを含み得る。第1のビア構造は、第1の金属層と、第2の金属層と、第3の金属層と、第4の金属層とを含み得る。第2の金属層は、第1の金属層と、第3の金属層は、第2の金属層と配設され得、第3の金属層は、第1のビア構造の中心部分において第3の金属層上に配設され得る。第1のEMSデバイスの第1の金属層は、第1のビア構造の第1の金属層に結合され得る。第1のEMSデバイスの第1の金属層、および第1のビア構造の第1の金属層は、同じ金属層であり得る。

[0010]

幾つかの実施態様では、第1のビア構造の第1の金属層、第2の金属層、第3の金属層、および第4の金属層は、第1のビア構造の中心部分において互いに電気接触し得る。幾つかの実施態様では、この装置は、複数のビア構造をさらに含み得、複数のビア構造は、第1のビア構造と第2のビア構造とを含む。第2のビア構造は、第2の金属層と、第3の金属層と、第4の金属層とを含み得る。第3の金属層は、第2の金属層上に配設され得、第4の金属層は、第2のビア構造の中心部分において第3の金属層上に配設され得る。

[0011]

本開示で説明する主題の別の発明的態様は、基板の表面上に第1の金属層を堆積させることを含む方法において実施され得る。第1の金属層がパターニングされ得る。第1の誘電体層が堆積され得る。第1の誘電体層が、第1のビア構造の中心部分中で第1の金属層を露出するようにパターニングされ得る。第2の金属層が堆積され得る。第2の金属層の一部分は、第1のビア構造の中心部分中で第1の金属層に接触し得る。第2の金属層がパターニングされ得る。第2の誘電体層が堆積され得る。第2の誘電体層が、第1のビア構造の中心部分中で第2の金属層を露出するようにパターニングされ得る。第3の金属層が堆積され得る。第3の金属層の一部分は、第1のビア構造の中心部分中で第2の金属層に接触し得る。

[0012]

幾つかの実施態様では、第2の誘電体層をパターニングすることは、第2のビア構造の中心部分中で第2の金属層をさらに露出し得る。第3の金属層の別の部分は、第2のビア構造の中心部分中で第2の金属層に接触し得る。

[0 0 1 3]

幾つかの実施態様では、パターニングされた第1の金属層は、基板の表面上のデバイスへのトレースを含み得る。幾つかの実施態様では、パターニングされた第1の金属層は、基板の表面上のデバイスの一部を形成する。幾つかの実施態様では、このデバイスは薄膜トランジスタデバイスであり得、幾つかの他の実施態様では、このデバイスはEMSデバイスであり得る。

[0014]

本明細書において説明される主題の1つまたは複数の実施態様の詳細が、添付の図面および以下の説明において示されている。本開示において提供される例は、主に、電気機械システム(EMS)なースのディスプレイ

10

20

30

40

に関して説明されるが、本明細書において提供される概念は、液晶ディスプレイ、有機発光ダイオード(「OLED」)ディスプレイ、および電界放出ディスプレイなど、他のタイプのディスプレイにも適用することができる。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。

【図面の簡単な説明】

[0 0 1 5]

- 【図1】干渉変調器(IMOD)ディスプレイデバイスの一連のピクセル中の2つの隣接 ピクセルを示す等角図の一例を示す図である。
- 【図2】3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す図である。
- 【図3】図1の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す図である。
- 【図4】様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な 状態を示す表の一例を示す図である。
- 【図 5 A 】図 2 の 3 × 3 干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す図である。
- 【図 5 B】図 5 Aに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す図である。
- 【図6A】図1の干渉変調器ディスプレイの部分断面図の一例を示す図である。
- 【図6B】干渉変調器の異なる実施態様の断面図の一例を示す図である。
- 【図6C】干渉変調器の異なる実施態様の断面図の一例を示す図である。
- 【図6D】干渉変調器の異なる実施態様の断面図の一例を示す図である。
- 【図6E】干渉変調器の異なる実施態様の断面図の一例を示す図である。
- 【図7】干渉変調器のための製造プロセスを示す流れ図の一例を示す図である。
- 【図8A】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
- 【図8B】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
- 【図8C】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
- 【図8D】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
- 【図8E】干渉変調器を製作する方法における様々な段階の断面概略図の一例を示す図である。
- 【図9】スタックビア構造のための製造プロセスを示す流れ図の一例である。
- 【 図 1 0 A 】図 9 に記載されたプロセスのある段階におけるスタックビア構造の断面概略 図の一例である。
- 【図10B】図9に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
- 【図10C】図9に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
- 【図 1 0 D 】図 9 に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
- 【図10E】図9に記載されたプロセスのある段階におけるスタックビア構造の断面概略図の一例である。
- 【図 1 1 A 】製造プロセスのある段階における 2 つのスタックビア構造のトップダウン図の一例である。
- 【 図 1 1 B 】 製造プロセスのある段階における 2 つのスタックビア構造のトップダウン図の一例である。

10

20

30

30

40

20

30

40

50

【図 1 1 C 】製造プロセスのある段階における 2 つのスタックビア構造のトップダウン図の一例である。

【図 1 1 D 】製造プロセスのある段階における 2 つのスタックビア構造のトップダウン図の一例である。

【図 1 1 E 】製造プロセスのある段階における 2 つのスタックビア構造のトップダウン図の一例である。

【図 1 1 F 】製造プロセスのある段階における 2 つのスタックビア構造のトップダウン図の一例である。

【図12】スタックビア構造の投影断面概略図の一例である。

【図13A】複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の 一例の図である。

【図 1 3 B 】複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の 一例の図である。

【発明を実施するための形態】

[0016]

種々の図面において類似の参照番号および指示は類似の要素を示す。

[0017]

以下の説明は、本開示の発明的態様について説明する目的で、幾つかの実施態様に向け られる。ただし、本明細書の教示が多数の異なる方法において適用できることは、当業者 は容易に認識されよう。説明される実施態様は、動いていようと(たとえば、ビデオ)、 静止していようと(たとえば、静止画像)、およびテキストであろうと、グラフィックで あろうと、絵であろうと、画像を表示するように構成されることができる任意のデバイス またはシステムにおいて実施することができる。より詳細には、説明される実施態様は、 限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイル テレビジョン受信機、ワイヤレスデバイス、スマートフォン、Bluetooth(登録 商標)デバイス、携帯情報端末(PDA)、ワイヤレス電子メール受信機、ハンドヘルド またはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレ ット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、GPS受信機/ナビゲー タ、カメラ、MP3プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレ ビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス(すなわち、 電子リーダー)、コンピュータモニタ、自動車ディスプレイ(オドメータおよびスピード メータディスプレイなどを含む)、コックピットコントロールおよび / またはディスプレ イ、カメラビューディスプレイ(車両における後部ビューカメラのディスプレイなど)、 電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レン ジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、DVDプレーヤ、 CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾 燥 機 、 パ ー キ ン グ メ ー タ 、 (電 気 機 械 シ ス テ ム (E M S) 、 マ イ ク ロ 電 気 機 械 シ ス テ ム (MEMS)および非MEMS適用例などにおける)パッケージング、審美構造物(たとえ ば、1つの宝飾品上の画像のディスプレイ)、ならびに様々なEMSデバイスなど、種々 の電子デバイス中に含まれるかまたはそれらに関連付けられる場合があると考えられる。 また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波数フィ ルタ、センサー、加速度計、ジャイロスコープ、運動検知デバイス、磁力計、コンシュー マーエレクトロニクスのための慣性構成要素、コンシューマーエレクトロニクス製品の部 品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセスおよび電子テ スト機器など、ディスプレイ以外の応用形態において使用することもできる。したがって 、本教示は、単に図に示す実施態様に限定されるものではなく、代わりに、当業者には容 易に明らかになるであろう広い適用性を有する。

[0 0 1 8]

本明細書で説明する幾つかの実施態様は、基板に関連付けられたデバイスの相互接続のためのスタックビア構造、およびスタックビア構造を作製するためのプロセスに関する。

幾つかの実施態様では、スタックビア構造は、基板に関連付けられたデバイスの垂直集積または相互接続、および、基板上に形成された異なる層間の信号ルーティングを可能にする。スタックビア構造は、複数の金属層を含み得る。複数の金属層は、スタックビア構造の中心部分において互いに接触し得る。複数の金属層は、スタックビア構造の周辺部分中で、およびスタックビア構造の周辺部分を越えて延在する領域中で、金属層間に配設された誘電体層を有し得る。

[0019]

たとえば、幾つかの実施態様では、装置は、基板の表面上に第1の電気機械システム(EMS)デバイスがある、基板を含み得る。第1のEMSデバイスは、第1の金属層と第2の金属層とを含み得る。装置は、基板の表面上の第1のビア構造をさらに含み得る。第1のビア構造は、第1の金属層と、第2の金属層と、第3の金属層とを含み得る。第2の金属層は、第1の金属層上に配設され得、第3の金属層は、第1のビア構造の中心部分において第2の金属層上に配設され得る。第1のEMSデバイスの第1の金属層は、第1のビア構造の第1の金属層に結合され得、第1のEMSデバイスの第1の金属層、および第1のビア構造の第1の金属層は、同じ金属層である。

[0020]

本開示で説明する主題の特定の実施態様は、以下の潜在的な利点のうちの1つまたは複 数を実現するために実施され得る。スタックビア構造は、スタガードビアおよびダイレク トビアなど、他の従来のビアと比較して小さい形状因子を有することができる。小さい形 状因子は、ディスプレイおよびイメージングセンサーなど、ピクセルデバイス適用例にお いて有利であり得る。小さい形状因子はまた、ピクセルと、薄膜トランジスタ(TFT) 、蓄積キャパシタ、または抵抗器などの電子構成要素との間の相互接続のための、オンパ ネ ル ま た は オ ン チ ッ プ 集 積 ソ リ ュ ー シ ョ ン の た め に も 有 利 で あ り 得 る 。 ス タ ッ ク ビ ア 構 造 は、ローカルピクセル間、ならびにピクセルアレイ全体にわたって、およびピクセルアレ イ間さえも、信号をルーティングするために実装され得る。スタックビア構造はまた、ピ クセルアレイとオンパネルまたはオンチップ駆動回路との間、ならびにパネルと外部電子 構成要素との間で、信号をルーティングするためにも実装され得る。さらに、幾つかの実 施態様では、スタックビア構造は、他のビア構造よりも作製が容易であり得、他の商用の 薄膜プロセスに適合し得る。たとえば、スタックビア構造の製作では、たとえば、化学機 械研磨(CMP)または他の平坦化プロセスを含む、ダマシンプロセスのコストおよび複 雑さを必要としなくてもよい。別の例として、スタックビア構造の製作では、様々な厚さ (たとえば、数十ナノメートルから数ミクロンまで)をもつ様々な材料の層を通して、様 々な寸法(たとえば、サブミクロンから数十ミクロンまで)を有するビアをレーザードリ ル加工するコストおよび複雑さを必要としなくてもよい。スタックビア構造の製造は、ガ ラスおよび可撓性の箔など、大きいフォーマットの基板に対してスケーラブルであり得、 ロールツーロール基板とともにさえ使用され得る。加えて、スタックビア構造は、下から 上へ、または上から下への信号のルーティングにおける柔軟性を追加することができる。 [0021]

説明する実施態様が適用され得る好適なEMSまたはMEMSデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および/または反射するために干渉変調器(IMOD)を組み込むことができる。IMODは、吸収器、吸収器に対して可動である反射体

してそれに入射する光を選択的に吸収および / または反射するために干渉変調器(IMOD)を組み込むことができる。IMODは、吸収器、吸収器に対して可動である反射体、ならびに吸収器と反射体との間に画定された光共振キャビティを含むことができる。反射体は、2つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それにより干渉変調器の反射率に影響を及ぼすことがある。IMODの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって、すなわち、反射体の位置を変更することによって調節され得る。

[0022]

50

10

20

30

20

30

40

50

図1は、干渉変調器(IMOD)ディスプレイデバイスの一連のピクセル中の2つの隣接ピクセルを示す等角図の一例を示す。IMODディスプレイデバイスは、1つまたは複数の干渉MEMSディスプレイ要素を含む。これらのデバイスでは、MEMSディスプレイ要素のピクセルが、明状態または暗状態のいずれかにあることがある。明(「緩和」、「開」または「オン」)状態では、ディスプレイ要素は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗(「作動」、「閉」または「オフ」)状態では、ディスプレイ要素は入射可視光をほとんど反射しない。幾つかの実施態様では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。MEMSピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。

[0023]

IMODディスプレイデバイスは、IMODの行/列アレイを含むことができる。各IMODは、(光ギャップまたはキャビティとも呼ばれる)エアギャップを形成可動間である。のは、できるの位置ではれる)でで制御可能な正とができる。可動反射層のなくとも2つの位置の間でなり、で動でできる。可動反射層は、少なくとも2つの位置の間では、動され得る。第1の位置、すなわち、緩和では、で動では、作動位置では、第2の位置、すなわち、作動位置では、作動の反射層により近接ののでは、であら反射があるのは、があるの位置に応じて配合されらら2つの層から反射である。とがあるのは、ののでは、があるのでは、があるのでは、があるのでは、があるのでは、があるのでは、がでは、ができる。後のかのの光に暗状態にあり、作動しているときににありは、で動しないにのがでは、また、作動しているときににありは、可視範囲外の光でものに暗状態にあり、作動しているときににありは、できる。後のかのときに暗状態にあり、作動しているときにピクセルを駆動することができる。とができる。とができるようにピクセルを駆動することができる。とができるようにピクセルを駆動することができる。

[0024]

図1中のピクセルアレイの図示の部分は、2つの隣接する干渉変調器12を含む。(図示のような)左側のIMOD12では、可動反射層14が、部分反射層を含む光学スタック16からの所定の距離における緩和位置に示されている。左側のIMOD12の両端間に印加された電圧 V_0 は、可動反射層14の作動を引き起こすには不十分である。右側のIMOD12では、可動反射層14は、光学スタック16の近くの、またはそれに隣接する作動位置に示されている。右側のIMOD12の両端間に印加された電圧 V_{bias} は、可動反射層14を作動位置に維持するのに十分である。

[0025]

図1では、ピクセル12の反射特性が、概して、ピクセル12に入射する光を示す矢印13と、左側のIMOD12から反射する光15とを用いて示されている。詳細に示していないが、ピクセル12に入射する光13の大部分は透明基板20を透過され、光学スタック16に向かうことになることを、当業者なら理解されよう。光学スタック16に入射する光の一部分は光学スタック16の部分反射層を透過されることになり、一部分は反射され、透明基板20を通って戻ることになる。光学スタック16を透過された光13の部分は、可動反射層14において反射され、透明基板20に向かって(およびそれを通って)戻ることになる。光学スタック16の部分反射層から反射された光と可動反射層14から反射された光との間の(強め合うまたは弱め合う)干渉が、IMOD12から反射される光15の(1つまたは複数の)波長を決定することになる。

[0026]

光学スタック16は、単一の層または幾つかの層を含むことができる。その(1つまたは複数の)層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの1つまたは複数を含むことができる。幾つかの実施態様では、光学スタック16は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板20上に上記

20

30

40

50

の層のうちの1つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ(ITO)など、様々な材料から形成され得る。部分反射層は、様々な金属、たとえば、クロム(Cr)、半導体、および誘電体など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の1つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。幾つかの実施態様では、光学スタック16は、光吸収体と導体の両方として働く、金属または半導体の単一の半透明の膜(thickness)を含むことができるが、(たとえば、光学スタック16の、またはIMODの他の構造の)異なる、より伝導性の高い層または部分が、IMODピクセル間で信号をバスで運ぶ(bus)ように働くことができる。光学スタック16は、1つまたは複数の伝導性層または伝導性/吸収層をカバーする、1つまたは複数の絶縁層または誘電体層をも含むことができる。

[0027]

幾つかの実施態様では、光学スタック16の(1つまたは複数の)層は、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにお問語では、平行ストリップにパターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。幾つかの実施態様では、アルミニウム(A1)などの高伝導性および反射性材料が可動反射層14のために使用され得、これらのストリップはディスプレイデバイスにも列電極を形成し得る。可動反射層14は、(光学スタック16の行電極に直交する18のまたは複数の堆積された金属層の一連の平行ストリップとして形成されて、ポスト18の上に堆積された列とポスト18間に堆積された介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ19または光キャビティが可動反射層14と光学スタック16との間に形成され得る。幾つかの実施態様では、ポスト18間におれてと光学スタック16との間に形成され得る。

[0028]

幾つかの実施態様では、IMODの各ピクセルは、作動状態にあろうと緩和状態にあろ うと、本質的に、固定反射層および可動反射層によって形成されるキャパシタである。電 圧が印加されないとき、可動反射層14は、図1中の左側のIMOD12によって示され るように、機械的に緩和した状態にとどまり、可動反射層14と光学スタック16との間 のギャップ19がある。しかしながら、電位差、たとえば、電圧が、選択された行および 列のうちの少なくとも1つに印加されたとき、対応するピクセルにおける行電極と列電極 との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印 加された電圧がしきい値を超える場合、可動反射層14は、変形し、光学スタック16の 近くにまたはそれに対して移動することができる。光学スタック16内の誘電体層(図示 せず)が、図1中の右側の作動IMOD12によって示されるように、短絡を防ぎ、層1 4と層16との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず 同じである。幾つかの事例ではアレイ中の一連のピクセルが「行」または「列」と呼ばれ ることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的である ことを、当業者は容易に理解されよう。言い換えれば、幾つかの配向では、行は列と見な され得、列は行であると見なされ得る。さらに、ディスプレイ要素は、直交する行および 列に一様に配置されるか(「アレイ」)、または、たとえば、互いに対して一定の位置オ フセットを有する、非線形構成で配置され得る(「モザイク」)。「アレイ」および「モ ザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、 レイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事 例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必 要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。

[0029]

図2は、3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、1つまたは複数のソフトウェアモジュールを実行

20

30

40

50

するように構成され得るプロセッサ 2 1 を含む。オペレーティングシステムを実行することに加えて、プロセッサ 2 1 は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、1 つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。

[0030]

プロセッサ21は、アレイドライバ22と通信するように構成され得る。アレイドライバ22は、たとえば、ディスプレイアレイまたはパネル30に、信号を与える行ドライバ回路24と列ドライバ回路26とを含むことができる。図2には、図1に示したIMODディスプレイデバイスの断面が線1-1によって示されている。図2は明快のためにIMODの3×3アレイを示しているが、ディスプレイアレイ30は、極めて多数のIMODを含んでいることがあり、列におけるIMODの数とは異なる数のIMODを行において有し得、その逆も同様である。

[0031]

図3は、図1の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す 。 M E M S 干 渉 変 調 器 の 場 合 、 行 / 列 (す な わ ち 、 コ モ ン / セ グ メン ト) 書 込 み プ ロ シ ー ジャが、図3に示すこれらのデバイスのヒステリシス特性を利用し得る。干渉変調器は、 可動反射層またはミラーに緩和状態から作動状態に変更させるために、たとえば、約10 ボルトの電位差を必要とし得る。電圧がその値から低減されると、電圧が低下して、たと えば、10ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が2 ボルトより下に低下するまで、可動反射層は完全には緩和しない。したがって、図3に示 すように、印加電圧のウィンドウがある電圧の範囲、約3~7ボルトが存在し、そのウィ ン ド ウ 内 で デ バ イ ス は 緩 和 状 態 ま た は 作 動 状 態 の い ず れ か で 安 定 し て い る 。 こ れ は 、 本 明 細書では「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図3のヒ ステリシス特性を有するディスプレイアレイ30の場合、行/列書込みプロシージャは、 一度に1つまたは複数の行をアドレス指定するように設計され得、その結果、所与の行の アドレス指定中に、作動されるべきアドレス指定された行におけるピクセルは、約10ボ ルトの電圧差にさらされ、緩和されるべきピクセルは、ほぼ0ボルトの電圧差にさらされ る。アドレス指定後に、それらのピクセルは、それらが前のストローブ状態にとどまるよ うな、約5ボルトの定常状態またはバイアス電圧差にさらされる。この例では、アドレス 指定された後に、各ピクセルは、約3~7ボルトの「安定性ウィンドウ」内の電位差を経 験する。このヒステリシス特性の特徴は、たとえば、図1に示した、ピクセル設計が、同 じ印加電圧条件下で作動または緩和のいずれかの既存の状態で安定したままであることを 可能にする。各IMODピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に 、固定反射層および可動反射層によって形成されるキャパシタであるので、この安定状態 は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常 電圧において保持され得る。その上、印加電圧電位が実質的に固定のままである場合、電 流は本質的にほとんどまたはまったくIMODピクセルに流れ込まない。

[0032]

幾つかの実施態様では、所与の行におけるピクセルの状態の所望の変化(もしあれば)に従って、列電極のセットに沿って「セグメント」電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。次に、フレームが一度に1行書き込まれるように、アレイの各行がアドレス指定され得る。第1の行におけるピクセルに所望の状態に対応するセグメント電を書き込むために、第1の行におけるピクセルの所望の状態に対応するセグメント電圧の形態の第1の行パルスが列電極上に印加され得る。次いで、セグメント電圧のセットは、第2の行におけるピクセルの状態の所望の変化(もしあれば)に対応するように変更され得、第2の行におけるピクセルが第2の行電極に印加されたセグメント電圧の変化による影響を受けず、第1のコモン電圧行パルス中にそれらのピクセルが設定された状態にとどまる。このプロセスは、画像フレームを生成するために、一連の行全体、または代替的に、一連の列全体について、連続方

20

30

40

50

式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび / または更新され得る。

[0033]

各ピクセルの両端間に印加されるセグメント信号とコモン信号の組合せ(すなわち、各ピクセルの両端間の電位差)は、各ピクセルの得られる状態を決定する。図4は、様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示している。当業者によって容易に理解されるように、「セグメント」電圧は、列電極または行電極のいずれかに印加され得、「コモン」電圧は、列電極または行電極のうちの他方に印加され得る。

[0034]

図4に(ならびに図5 Bに示すタイミング図に)示すように、開放電圧(releasevoltage) V C $_{REL}$ がコモンラインに沿って印加されたとき、コモンラインに沿ったすべての干渉変調器要素は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧 V S $_{H}$ および低いセグメント電圧 V S $_{L}$ にかかわらず、代替的に開放または非作動状態と呼ばれる、緩和状態に入れられることになる。特に、開放電圧 V C $_{REL}$ がコモンラインに沿って印加されると、そのピクセルのための対応するセグメントラインに沿って高いセグメント電圧 V S $_{H}$ が印加されたときも、低いセグメント電圧 V S $_{H}$ が印加されたときも、低いセグメント電圧 V S $_{L}$ が印加されたときも、変調器の両端間の潜在的な電圧(代替的にピクセル電圧と呼ばれる)は緩和ウィンドウ(図3参照。開放ウィンドウとも呼ばれる)内にある。

[0035]

高い保持電圧 VC_{HOLD_H} または低い保持電圧 VC_{HOLD_L} などの保持電圧がコモンライン上に印加されたとき、干渉変調器の状態は一定のままであることになる。たとえば、緩和 IMOD は緩和位置にとどまることになり、作動 IMOD は作動位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧 VS_H が印加されたときも、低いセグメント電圧 VS_L が印加されたときも、ピクセル電圧が安定性ウィンドウ内にとどまることになるように、選択され得る。したがって、セグメント電圧 VS_H と低いセグメント電圧 VS_H と低いセグメント電圧 VS_H との間の差は、正または負のいずれかの安定性ウィンドウの幅よりも小さい。

[0036]

高いアドレス指定電圧VC_{ADD H}または低いアドレス指定電圧VC_{ADD し}など のアドレス指定または作動電圧がコモンライン上に印加されたとき、それぞれのセグメン トラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変 調器に選択的に書き込まれ得る。セグメント電圧は、作動が印加されたセグメント電圧に 依存するように選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき 、一方のセグメント電圧の印加は、安定性ウィンドウ内のピクセル電圧をもたらし、ピク セルが非作動のままであることを引き起こすことになる。対照的に、他方のセグメント電 圧の印加は、安定性ウィンドウを越えるピクセル電圧をもたらし、ピクセルの作動をもた らすことになる。作動を引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使 用されるかに応じて変動することができる。幾つかの実施態様では、高いアドレス指定電 圧VCapp ゖがコモンラインに沿って印加されたとき、高いセグメント電圧VSゖの 印加は、変調器がそれの現在位置にとどまることを引き起こすことがあり、低いセグメン ト電圧VS」の印加は、変調器の作動を引き起こすことがある。当然の結果として、低い アドレス指定電圧VCADD しが印加されたとき、セグメント電圧の影響は反対であり 、高いセグメント電圧VS,は変調器の作動を引き起こし、低いセグメント電圧VS,は 変調器の状態に影響しない(すなわち、安定したままである)ことがある。

[0037]

幾つかの実施態様では、常に変調器の両端間で同じ極性電位差を引き起こす保持電圧、 アドレス電圧、およびセグメント電圧が使用され得る。幾つかの他の実施態様では、変調

20

30

40

50

器の電位差の極性を交番する信号が使用され得る。変調器の両端間の極性の交番(すなわち、書込みプロシージャの極性の交番)は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。

[0038]

図5Aは、図2の3×3干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図5Bは、図5Aに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す。それらの信号は、たとえば、図2の3×3アレイに印加され得、これは、図5Aに示すライン時間60eディスプレイ配置を最終的にもたらすことになる。図5A中の作動変調器は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗いアピアランスをもたらすように可視スペクトルの外にある。図5Aに示すフレームを書き込むより前に、ピクセルは任意の状態にあることがあるが、図5Bのタイミング図に示す書込みプロシージャは、各変調器が、第1のライン時間60aの前に、開放されており、非作動状態に属すると仮定する。

[0039]

第1のライン時間60a中に、開放電圧70がコモンライン1上に印加され、コモンライン2上に印加される電圧が、高い保持電圧72において始まり、開放電圧70に移動し、低い保持電圧76がコモンライン3に沿って印加される。したがって、コモンライン1に沿った変調器(コモン1,セグメント1)、(1,2)および(1,3)は、第1のライン時間60aの持続時間の間、緩和または非作動状態にとどまり、コモンライン2に沿った変調器(2,1)、(2,2)および(2,3)は、緩和状態に移動することになり、コモンライン3に沿った変調器(3,1)、(3,2)および(3,3)は、それらの前の状態にとどまることになる。図4を参照すると、コモンライン1、2または3のいずれも、ライン時間60a中に作動を引き起こす電圧レベルにさらされていないので(すなわち、VCREL・緩和、およびVCHOLD_L・安定)、セグメントライン1、2および3に沿って印加されたセグメント電圧は、干渉変調器の状態に影響しないことになる

[0040]

第2のライン時間60b中に、コモンライン1上の電圧は高い保持電圧72に移動し、コモンライン1に沿ったすべての変調器は、アドレス指定または作動電圧がコモンライン1上に印加されなかったので、印加されたセグメント電圧にかかわらず、緩和状態にとどままる。コモンライン2に沿った変調器は、開放電圧70の印加により、緩和状態にとどまり、コモンライン3に沿った変調器(3,1)、(3,2)および(3,3)は、コモンライン3に沿った電圧が開放電圧70に移動するとき、緩和することになる。

[0041]

第3のライン時間60c中に、コモンライン1は、コモンライン1上に高いアドレス電圧74を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧64がセグメントライン1および2に沿って印加されるので、変調器(1,1)および(1,2)の両端間のピクセル電圧は変調器の正の安定性ウィンドウの上端にりも大きく(すなわち、電圧差は、あらかじめ定義されたしきい値を超えた)、変調器(1,1)および(1,2)は作動される。逆に、高いセグメント電圧62がセグメントライン3に沿って印加されるので、変調器(1,3)の両端間のピクセル電圧は、変調器(1,1)および(1,2)のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器(1,3)は緩和したままである。また、ライン時間60c中に、コモンライン2に沿った電圧は低い保持電圧76に減少し、コモンライン3に沿った電圧は開放電圧70にとどまり、コモンライン2および3に沿った変調器を緩和位置のままにする。

[0042]

第4のライン時間60d中に、コモンライン1上の電圧は、高い保持電圧72に戻り、 コモンライン1に沿った変調器を、それらのそれぞれのアドレス指定された状態のままに

20

30

40

50

する。コモンライン 2 上の電圧は低いアドレス電圧 7 8 に減少される。高いセグメント電圧 6 2 がセグメントライン 2 に沿って印加されるので、変調器 (2,2)の両端間のピクセル電圧は、変調器の負の安定性ウィンドウの下側端部(1 owerend)を下回り、変調器 (2,2)が作動することを引き起こす。逆に、低いセグメント電圧 6 4 がセグメントライン 1 および 3 に沿って印加されるので、変調器 (2,1) および (2,3) は緩和位置にとどまる。コモンライン 3 上の電圧は、高い保持電圧 7 2 に増加し、コモンライン 3 に沿った変調器を緩和状態のままにする。

[0043]

最後に、第5のライン時間60e中に、コモンライン1上の電圧は高い保持電圧72にとざまり、コモンライン2上の電圧は低い保持電圧76にとどまり、コモンライン1および2に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン3上の電圧は、コモンライン3に沿った変調器をアドレス指定するために、高いアドレス電圧74に増加する。低いセグメント電圧64がセグメントライン2および3上に印加されるので、変調器(3,2)および(3,3)は作動するが、セグメントライン1に沿って印加された高いセグメント電圧62は、変調器(3,1)が緩和位置にとどまることを引き起こす。したがって、第5のライン時間60eの終わりに、3×3ピクセルアレイは、図5Aに示す状態にあり、他のコモンライン(図示せず)に沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。

[0044]

図5Bのタイミング図では、所与の書込みプロシージャ(すなわち、ライン時間60a~60e)は、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されると(また、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定されると)といって記した。 所与の安定性ウィンドウ内にとどまり、開放電圧がそのコモンライン上に印加されるまで、緩和ウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部として開放されるので、開放時間ではなく変調器の作動時間が、必要なライン時間を決定し得る。詳細には、変調器の開放時間が作動時間よりも大きい実施態様では、図5Bに示すように、単一のライントはりも長く印加される電圧が、異なる色の変調器など、異なる変調器の作動電圧および開放電圧の変動を相殺するように変動し得る。

[0045]

上記に記載した原理に従って動作する干渉変調器の構造の詳細は大きく異なり得る。たとえば、図6A~図6Eは、可動反射層14とそれの支持構造とを含む、干渉変ななる実施態様の断面図の例を示している。図6Aは、金属材料のストリップななわ下であり、可動反射層14が、基板20から直角に延在する支持体18上に堆積される、図1の可動反射層14が、基板20から直角に延在するでは、図6Bでは、図1の可動を示している。図6Bでは、の日ののの動層14は、概して形状が正方形または長方形であり、コーナーにおい配子はは、概じて支持体に取り付けられる。図6Cでは、可動反射層14は、概じて支持体に取り付けられる。図6Cでは、可動反射層14はは、ののでが正方形または長方形であり、フレキシブルな金属を含み得る変形可能層34はは、の方形式れる。変形可能層34に接続することではなりに対対の機能の分離から派生する追加の利益を有する。この分離は、反射層14の機成的機能の分離から派生する追加の利益を有する。この分離は、反射層14のために使用される構造設計および材料とが、互いとは無関係に最適化されることを可能にする。

[0046]

図 6 D は、可動反射層 1 4 が反射副層(reflective sub-layer) 1 4 a を含む、IMODの別の例を示している。可動反射層 1 4 は、支持ポスト 1 8 など

20

30

40

50

の支持構造上に載る。支持ポスト18は、たとえば、可動反射層14が緩和位置にあると き、可動反射層14と光学スタック16との間にギャップ19が形成されるように、下側 静止電極(すなわち、図示のIMODにおける光学スタック16の一部)からの可動反射 層14の分離を可能にする。可動反射層14は、電極として働くように構成され得る伝導 性層14cと、支持層14bとをも含むことができる。この例では、伝導性層14cは、 基板20から遠位にある支持層14bの一方の面に配設され、反射副層14aは、基板2 0 の近位にある支持層 1 4 b の他方の面に配設される。幾つかの実施態様では、反射副層 14 a は、伝導性であることがあり、支持層14 b と光学スタック16 との間に配設され 得る。支持層14bは、誘電材料、たとえば、酸窒化ケイ素(SiON)または二酸化ケ イ素(Si0₂)の、1つまたは複数の層を含むことができる。幾つかの実施態様では、 支持層14bは、たとえば、SiO,/SiON/SiO,3層スタックなど、複数の層 のスタックであり得る。反射副層14aと伝導性層14cのいずれかまたは両方は、たと えば、約0.5%の銅(Cu)または別の反射金属材料を用いた、アルミニウム(A1) 合金を含むことができる。誘電支持層14bの上および下で伝導性層14a、14cを採 用することは、応力のバランスをとり、伝導の向上を与えることができる。幾つかの実施 態様では、反射副層14aおよび伝導性層14cは、可動反射層14内の特定の応力プロ ファイルを達成することなど、様々な設計目的で、異なる材料から形成され得る。

[0047]

図6Dに示すように、幾つかの実施態様はブラックマスク構造23をも含むことができ る。 ブラックマスク 構造 2 3 は、周辺光または迷光を吸収するために、光学不活性領域に おいて(たとえば、ピクセル間にまたはポスト18の下に)形成され得る。ブラックマス ク 構 造 2 3 は ま た 、 光 が デ ィ ス プ レ イ の 不 活 性 部 分 か ら 反 射 さ れ る こ と ま た は そ れ を 透 過 されることを抑止し、それによりコントラスト比を増加させることによって、ディスプレ イデバイスの光学的特性を改善することができる。さらに、ブラックマスク構造23は、 伝導性であり、電気的バス層として機能するように構成され得る。幾つかの実施態様では 、行電極は、接続された行電極の抵抗を低減するために、ブラックマスク構造23に接続 され得る。ブラックマスク構造23は、堆積およびパターニング技法を含む様々な方法を 使用して形成され得る。ブラックマスク構造23は1つまたは複数の層を含むことができ る。たとえば、幾つかの実施態様では、ブラックマスク構造23は、光吸収器として働く モリブデンクロム (M o C r) 層と、 S i O ₂ 層と、反射体およびバス層として働く、ア ルミニウム合金とを含み、それぞれ、約30~80、500~1000 0~6000 の範囲内の厚さである。1つまたは複数の層は、たとえば、MoCr層お よびSiO₂層の場合は、カーボンテトラフルオロメタン(CF₄)および/または酸素 (O₂)、ならびにアルミニウム合金層の場合は、塩素(Cl₂)および / または三塩化 ホウ素 (BCl3)を含む、フォトリソグラフィおよびドライエッチングを含む、様々な 技法を使用してパターニングされ得る。幾つかの実施態様では、ブラックマスク23はエ タロンまたは干渉スタック構造であり得る。そのような干渉スタックブラックマスク構造 23では、伝導性吸収体は、各行または列の光学スタック16における下側静止電極間で 信号を送信するかまたは信号をバスで運ぶために使用され得る。幾つかの実施態様では、 スペーサ層 3 5 が、ブラックマスク 2 3 中の伝導性層から吸収層 1 6 a を概して電気的に 絶縁するのに、役立つことができる。

[0048]

図6Eは、可動反射層14が自立している、IMODの別の例を示している。図6Dとは対照的に、図6Eの実施態様は支持ポスト18を含まない。代わりに、可動反射層14は、複数のロケーションにおいて、下にある光学スタック16に接触し、可動反射層14の湾曲は、干渉変調器の両端間の電圧が作動を引き起こすには不十分であるとき、可動反射層14が図6Eの非作動位置に戻るという、十分な支持を与える。複数の幾つかの異なる層を含んでいることがある光学スタック16は、ここでは明快のために、光吸収体16aと誘電体16bとを含む状態で示されている。幾つかの実施態様では、光吸収体16aは、固定電極としても、部分反射層としても働き得る。

20

30

40

50

[0049]

図6A~図6Eに示す実施態様などの実施態様では、IMODは直視型デバイスとして機能し、直視型デバイスでは、画像が、透明基板20の正面、すなわち、変調器が配置された面の反対の面から、閲覧される。これらの実施態様では、デバイスの背面部分(すなわち、たとえば、図6Cに示す変形可能層34を含む、可動反射層14の背後のディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすこととない、ディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすこととで、構成され、作用され得る。たとえば、幾つかの実施態様では、バス構造(図示せず)が可動反射層14の背後に含まれ得、これは、電圧アドレス指定およびそのようなアドレス指定に起因する移動など、変調器の電気機械的特性から変調器の光学的特性を分離する能力を与える。さらに、図6A~図6Eの実施態様は、パターニングなどの処理を簡略化することができる。

[0050]

図7は、干渉変調器のための製造プロセス80を示す流れ図の一例を示しており、図8 A~図8Eは、そのような製造プロセス80の対応する段階の断面概略図の例を示してい る。幾つかの実施態様では、製造プロセス80は、図7に示されていない他のブロックに 加えて、たとえば、図1および図6に示す一般的なタイプの干渉変調器を製造するために 実施され得る。図1、図6および図7を参照すると、プロセス80はブロック82におい て開始し、基板20上への光学スタック16の形成を伴う。図8Aは、基板20上で形成 されたそのような光学スタック16を示している。基板20は、ガラスまたはプラスチッ クなどの透明基板であり得、それは、フレキシブルであるかまたは比較的固く曲がらない ことがあり、光学スタック16の効率的な形成を可能にするために、事前準備プロセス、 たとえば、洗浄にかけられていることがある。上記で説明したように、光学スタック16 は、電気伝導性であり、部分的に透明で、部分的に反射性であることがあり、たとえば、 透明基板20上に、所望の特性を有する1つまたは複数の層を堆積させることによって、 作製され得る。図8Aでは、光学スタック16は、副層16aおよび16bを有する多層 構造を含むが、幾つかの他の実施態様では、より多いまたはより少ない副層が含まれ得る 。 幾 つ か の 実 施 態 様 で は 、 副 層 1 6 a 、 1 6 b の う ち の 1 つ は 、 組 み 合 わ せ ら れ た 導 体 / 吸収体副層16aなど、光吸収特性と伝導特性の両方で構成され得る。さらに、副層16 a、16bのうちの1つまたは複数は、平行ストリップにパターニングされ得、ディスプ レイデバイスにおける行電極を形成し得る。そのようなパターニングは、当技術分野で知 られているマスキングおよびエッチングプロセスまたは別の好適なプロセスによって実行 され得る。幾つかの実施態様では、副層16a、16bのうちの1つは、1つまたは複数 の金属層(たとえば、1つまたは複数の反射層および/または伝導性層)上に堆積された 副層16bなど、絶縁層または誘電体層であり得る。さらに、光学スタック16は、ディ スプレイの行を形成する個々の平行ストリップにパターニングされ得る。

[0051]

プロセス80はブロック84において続き、光学スタック16上への犠牲層25の形成を伴う。犠牲層25は、キャビティ19を形成するために後で(たとえば、プロック90において)除去され、したがって、犠牲層25は、図1に示した得られた干渉変調器12には示されていない。図8Bは、光学スタック16上で形成された犠牲層25を含む、部分的に作製されたデバイスを示している。光学スタック16上での犠牲層25の形成は、後続の除去後に、所望の設計サイズを有するギャップまたはキャビティ19(図1および図8Eも参照)を与えるように選択された厚さの、モリブデン(Mo)またはアモルファスシリコン(Si)など、フッ化キセノン(XeF₂)エッチング可能材料の堆積を含み得る。犠牲材料の堆積は、物理堆積(PVD、たとえば、スパッタリング)、プラズマ強化化学堆積(PECVD)、熱化学堆積(熱CVD)、またはスピンコーティングなど、堆積技法を使用して行われ得る。

[0 0 5 2]

プロセス80はブロック86において続き、支持構造、たとえば、図1、図6および図

20

30

40

50

8Cに示すポスト18の形成を伴う。ポスト18の形成は、支持構造開口を形成するため に犠牲層25をパターニングすることと、次いで、PVD、PECVD、熱CVD、また はスピンコーティングなど、堆積方法を使用して、ポスト18を形成するために開口中に 材料(たとえば、ポリマーまたは無機材料、たとえば、酸化ケイ素)を堆積させることと を含み得る。幾つかの実施態様では、犠牲層中に形成された支持構造開口は、ポスト18 の下側端部が図 6 A に示すように基板 2 0 に接触するように、犠牲層 2 5 と光学スタック 16の両方を通って、下にある基板20まで延在することがある。代替的に、図8Cに示 すように、犠牲層25中に形成された開口は、犠牲層25は通るが、光学スタック16は 通らないで、延在することがある。たとえば、図8Eは、光学スタック16の上側表面(upper surface)と接触している支持ポスト18の下側端部を示している。 ポスト18、または他の支持構造は、犠牲層25上に支持構造材料の層を堆積させること と、パターニングして犠牲層25中の開口から離れて配置された支持構造材料の部分を除 去することとによって形成され得る。支持構造は、図80に示すように開口内に配置され 得るが、少なくとも部分的に、犠牲層25の一部分の上で延在することもある。上述のよ うに、犠牲層25および/または支持ポスト18のパターニングは、パターニングおよび エッチングプロセスによって実行され得るが、代替エッチング方法によっても実行され得 る。

[0053]

プロセス80はブロック88において続き、図1、図6および図8Dに示す可動反射層14は、1つまたは複数のパカーニング、マスキング、および/またはエッチングプロセスとともに、1つム合金)堆積プロセス、たとえば、反射層(たとえば、アルミニウム、アルミニウム合金)堆層(と1をことによって、形成され得る。可動反射層14は、電気伝導性であり、電気にはに、でありにであり、である。幾つかの実施態様では、可動反射層14は、図8Dに示すように複数のの間では、のうちの1つまたは複数は、それらの光学的特性のために選択された機械的副層を含み得る。幾つかの副層14bは、それの機械的特性のために選択された機械的副層を含み得るのうちの1つまたは複数は、それの機械のために選択された機械的副層を含み得る。犠牲層25は、ブロック88において形成された部分的に作製された干渉変調器中に名の段階では可動でない。犠牲層25は、ブロック88において形成された部分的に作製された干渉変調器性層25は、ブロック88において形成された部分的に作製された下渉変調器性層25は、ブロック88において形成された部分的に作製された下渉変調器性層25は、ブロック88において形成された部分的に作製された下渉では「動でない。、東田には「非開放(unreleas財際は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。

[0054]

プロセス80はブロック90において続き、キャビティ、たとえば、図1、図6および図8mに示すキャビティ19の形成を伴う。キャビティ19は、(ブロック84において堆積された)犠牲材料25をエッチャントにさらすことによって形成され得る。たとえば、MoまたはアモルファスSiなどのエッチング可能犠牲材料が、ドライ化学エッチングによって、たとえば、一般に、キャビティ19を囲む構造に対して選択的に除去される、所望の量の材料を除去するのに有効である期間の間、固体XeF₂から派生した蒸気などの気体または蒸気エッチャントに犠牲層25をさらすことによって、除去され得る。エッチング可能な犠牲材料およびエッチング方法、たとえば、ウェットエッチングおよび/またはプラズマエッチングによる他の組合せも使用され得る。犠牲層25がブロック90中に除去されるので、可動反射層14は、一般に、この段階後に可動となる。犠牲材料25の除去後に、得られた完全にまたは部分的に作製されたIMODは、本明細書では「開放」IMODと呼ばれることがある。

[0055]

基板に関連付けられた様々な半導体および/またはEMSデバイスの垂直集積または相互接続は、デバイスの様々な層間の信号ルーティングに制限を課すことがある。さらに、デバイスの様々な層中の様々な材料の処理に関する課題があり得る。

20

30

40

50

[0056]

たとえば、フラットパネルディスプレイなどの装置は、IMODを含むEMSデバイスなど、幾つかのピクセルデバイスを含むピクセルアレイと、マトリックス型能動スイッチおよびドライバ、ならびに蓄積/感知キャパシタおよび抵抗器などの受動デバイスなど、他の構成要素とを含み得る。ピクセルデバイスおよび他の構成要素は、層中に様々な材料をもつ多層構造を含み得る。装置の動作のために、信号は、各ピクセルデバイスの様々な層に、および各ピクセルデバイスの様々な層からルーティングされる必要があり得る。この信号ルーティングを達成するためのビア構造は、十分な充填率を有するために、ほんのわずかのピクセルデバイス面積を占有し得る。ビア構造の作製は、処理を複雑にし得る、ピクセルデバイスの多層構造中の様々な材料を処理することを伴い得る。

[0057]

代替的に、スタックビア構造のための作製プロセスは、本明細書でさらに説明するように、一度に1つの材料の層をエッチングすることを含み得る。スタックビア構造は、複数の金属層を含み得る。複数の金属層は、スタックビア構造の中心部分において互いに接触し得る。複数の金属層は、スタックビア構造の周辺部分中で、金属層間に配設された誘電体層を有し得る。

[0058]

図9は、スタックビア構造のための製造プロセスを示す流れ図の一例を示す。図10A~10mは、図9に記載されたプロセスの様々な段階におけるスタックビア構造の断面概略図の例を示す。図9は、単一のスタックビア構造を製造するためのプロセスを示すが、複数のスタックビア構造が基板の表面上に同時に製造され得る。加えて、また図示の簡略化のために、図9および図10A~10mは、3スタックビア構造のための製造プロセスおよび概略図を示す。3つより多い、またはより少ないスタックビアを有する構造を製作するために、これらのプロセスおよび概略図が繰り返され、かつ/または調整され得ることは、当業者には容易に理解されよう。さらに、スタックビア構造を製造するために使用される、図9に記載されたプロセス動作はまた、スタックビア構造を製造しながら、半導体デバイスまたはEMSデバイスなどのデバイスを作製するためにも使用され得る。

[0059]

最初に図9を参照すると、プロセス900のブロック902において、第1の金属層が基板の表面上に堆積される。基板は、透明な材料、不透明な材料、可撓性材料、剛性材料、またはこれらの組合せを含む、様々な基板材料を含み得る。幾つかの実施態様では、基板は、シリコン、シリコンオンインシュレータ(SOI)、ガラス(ディスプレイガラスもしくはホウケイ酸ガラスなど)、可撓性プラスチック、または金属箔である。幾つかの実施態様では、基板は、数ミクロンから数百ミクロンの寸法を有し得る。幾つかの他の実施態様では、基板は、数十、数百、または数千センチメートルの寸法を有し得る。

[0060]

基板は、中心部分と周辺部分とを含み得る。これらは、スタックビア構造の中心部分およびスタックビア構造の周辺部分がその上にそれぞれ形成され得る部分である。スタックビア構造の内心部分中で、複数の金属層が互いに接触し得る。スタックビア構造のの周辺部分中で、複数の金属層の各々は、それと複数の金属層のうちの別の金属層との間に、誘電体態様では、半導体デバイスおよび/もしくはEMSデバイスなどの1つもしくは複数のデバイス、ならびに/または、スタックビア構造から1つもしくは複数のデバイスへの伝デバイス、ならびに/または、スタックビア構造から1つもしくは複数のデバイスへの伝デバイス、ならびに/または、スタックビア構造から1つまたは複数の伝で、複数の金属層が存在しなくてもよい。複数の金属層のうちの1つまたは複数の金属層のうちの別の金属層との間に、誘電体層を有し得る。

[0061]

幾つかの実施態様では、基板の表面はバッファ層を含み得る。バッファ層は、基板の表

面を密封するために絶縁表面またはパッシベーション層としての働きをし得る。幾つかの実施態様では、バッファ層は、 SiO_2 、室化ケイ素(Si_xN)、SiON、炭化ケイ素(Si_xN)、SiON、炭化ケイ素(Si_xN)、SiON、炭化ケイ素(SiC)、酸化チタン(TiO_2)、酸化アルミニウム(Al_2O_3)、またはスピンオンガラス(SOG)など、誘電体であり得る。幾つかの実施態様では、バッファ層は、ポリイミド、ベンゾシクロブテン(BCB、 C_8H_8)、またはフォトレジスト(たとえば、エポキシベースのフォトレジスト)など、ポリマーであり得る。バッファ層はまた、これらの材料の任意の多層組合せであってもよい。幾つかの実施態様では、バッファ層は、約1SOG00SOGG10SO

[0062]

第1の金属層は、基板の中心部分および周辺部分上に堆積され得る。第1の金属層は、アルミニウム(Al)、金(Au)、銅(Cu)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、ネオジム(Nd)、タングステン(W)、チタン(Ti)、ニッケル(Ni)など、任意の数の異なる金属、ならびに、MoCr、AlCu、およびAlSiなど、これらの金属のうちの少なくとも1つを含む合金を含み得る。幾つかの実施態様では、第1の金属層は、約10nm未満の厚さ、数十ナノメートルの厚さ、数百ナノメートルの厚さ、または数ミクロンの厚さであり得る。第1の金属層は、PVDプロセス、CVDプロセス、または原子層堆積(ALD)プロセスなどの堆積プロセスを使用して堆積され得る。

[0063]

ブロック904において、第1の金属層がパターニングされる。リソグラフィプロセスならびに(プラズマエッチング、反応性イオンエッチング(RIE)、イオンビームミリングなどを含む、ウェットエッチングまたはドライエッチングなどの)エッチングプロセスを含む、パターニング技法が、第1の金属層を含む基板の部分を画定するために使用され得る。たとえば、第1の金属層は、形成された後、フォトレジストを用いてパターニングされ得る。次いで、第1の金属層は、第1の金属層の部分を基板の表面の選択された部分から除去するためにエッチングされ得る。第1の金属層は、第1の金属がスタックビア構造の中心部分と、デバイスへの伝導性トレースと、デバイスの構成要素とを形成するように、パターニングされ得る。

[0064]

図10Aは、プロセス900のこの時点(たとえば、ブロック904まで)におけるスタックビア構造の断面概略図の一例を示す。スタックビア構造1000は、基板1002と第1の金属層1004とを含む。基板1002は、中心部分1012と周辺部分1014とを含む。図10A~10Eは、プロセス900の幾つかの段階におけるスタックビア構造の断面概略図の例を示す。基板1002の周辺部分1014を越えて延在する領域(図示せず)は、基板上に延在し得、伝導性トレース、ならびに/または能動デバイスおよび受動デバイスを含み得る。

[0065]

図9に戻ると、ブロック906において、第1の誘電体層が堆積およびパターニングされる。第1の誘電体層の誘電体は、 SiO_2 、SiC、 Al_2O_3 、酸化ハフニウム(HfO_2)、 TiO_2 、SiON、 Si_x N など、任意の数の異なる誘電体を含み得る。幾つかの実施態様では、各誘電体層は、約5ミクロン未満の厚さ、または約100nm未満の厚さであり得る。幾つかの実施態様では、各誘電体層は、約数十ナノメートルから1ミクロンの厚さ、または約1ミクロンの厚さであり得る。第1の誘電体層は、PVDプロセス、CVDプロセス、またはALDプロセスなどの堆積プロセスを使用して堆積され得る。第1の誘電体層は、第1の誘電体層がスタックビア構造の中心部分に存在しないが、スタックビア構造の周辺部分に残るように、パターニングされ得る。上記で説明したように、リソグラフィプロセスならびにエッチングプロセスを含む、パターニング技法が使用され得る。

[0066]

10

20

30

20

30

40

50

図10Bは、プロセス900のこの時点(たとえば、ブロック906まで)におけるスタックビア構造1000の断面概略図の一例を示す。スタックビア構造1000は、基板1002と、第1の金属層1004と、第1の誘電体層1006とを含む。第1の誘電体層は、基板1002の中心部分1012の上にないが、基板1002の周辺部分1014の上にある。

[0067]

図9に戻ると、スタックビア構造のための製造プロセス900は、金属の層を堆積させること、金属の層をパターニングすること、誘電体の層を堆積させること、および誘電体の層をパターニングすることを続ける。これらのプロセスは、所望のスタックビア構造が形成されるまで繰り返され得る。たとえば、ブロック908において、第2の金属層が堆積およびパターニングされる。幾つかの実施態様では、第2の金属層は、第1の金属層と同じ金属を含み得、幾つかの実施態様では、第2の金属層は、第1の金属層と同じ厚さであり得、幾つかの実施態様では、第2の金属層は、第1の金属層とは異なる厚さであり得る。

[0068]

図10Cは、プロセス900のこの時点(たとえば、ブロック908まで)におけるスタックビア構造1000の断面概略図の一例を示す。スタックビア構造1000は、基板1002と、第1の金属層1004と、第1の誘電体層1006と、第2の金属層1008とを含む。第2の金属層1008は、部分的に基板1002の中心部分1012の上にあるエリア中で第1の金属層1004に接触し、周辺部分1014の上にあるエリア中で第1の誘電体層1006のエッジと共形である。第2の金属層1008の平面部分1052が傾斜部分1054を含むように、第1の誘電体層1006のエッジと共形である。第2の金属層1008の平面部分1052が傾斜部分1054と作り出す角度1038は、約90度から150度であり得る。幾つかの実施態様では、スタックビア構造を形成する後続の金属層は、同様の傾斜部分を含み得る。金属層の傾斜部分と平面部分との間の角度は、均一であるか、またはスタックビア構造の両端間で変動し得る。たとえば、任意の2つの金属層は、同じまたは異なる角度を含み得る。

[0069]

図9に示すプロセス900のブロック910において、第2の誘電体層が堆積およびパターニングされる。幾つかの実施態様では、第2の誘電体層は、第1の誘電体層と同じ誘電体を含み得、幾つかの実施態様では、第2の誘電体層は、第1の誘電体層とは異なる誘電体を含み得る。幾つかの実施態様では、第2の誘電体層は、第1の誘電体層と同じ厚さであり得、幾つかの実施態様では、第2の誘電体層は、第1の誘電体層とは異なる厚さであり得る。第2の誘電体層は、第2の誘電体層がスタックビア構造の中心部分に存在しないが、スタックビア構造の周辺部分に残るように、パターニングされ得る。

[0070]

図 1 0 D は、プロセス 9 0 0 のこの時点(たとえば、ブロック 9 1 0 まで)におけるスタックビア構造 1 0 0 0 の断面概略図の一例を示す。スタックビア構造 1 0 0 0 は、基板 1 0 0 2 と、第 1 の金属層 1 0 0 4 と、第 1 の誘電体層 1 0 0 6 と、第 2 の金属層 1 0 0 8 と、第 2 の誘電体層 1 0 1 0 とを含む。第 2 の誘電体層は、基板 1 0 0 2 の中心部分 1 0 1 2 の上にないが、基板 1 0 0 2 の周辺部分 1 0 1 4 の上にある。

[0071]

図9に示すプロセス900のブロック912において、第3の金属層が堆積およびパターニングされる。幾つかの実施態様では、第3の金属層は、第1の金属層と同じ金属を含み得、幾つかの実施態様では、第3の金属層は、第1の金属層とは異なる金属を含み得る。幾つかの実施態様では、第3の金属層は、第1の金属層と同じ厚さであり得、幾つかの実施態様では、第3の金属層は、第1の金属層とは異なる厚さであり得る。

[0072]

図 1 0 E は、プロセス 9 0 0 のこの時点(たとえば、ブロック 9 1 2 まで)におけるスタックビア構造 1 0 0 0 の断面概略図の一例を示す。スタックビア構造 1 0 0 0 は、基板

20

30

40

50

1002と、第1の金属層1004と、第1の誘電体層1006と、第2の金属層10088と、第2の誘電体層1010と、第3の金属層1013とを含む。第3の金属層1013は、基板1002の中心部分1012の上にあるエリア中で第2の金属層10018に接触する。したがって、幾つかの実施態様では、第1の金属層1004、第2の金属層1008、および第3の金属層1013は、中心部分1012の上にあるエリア中で互いに電気接触し得る。基板の周辺部分1014の上にあるスタックビア構造の部分中で、誘電体層が金属層間に存在し得る。図10Eの例では、第1の誘電体層1006は、周辺部分1014の上にあるエリア中で、第1の金属層1004および第2の金属層1008を分離する。同様に、第2の誘電体層1010は、周辺部分1014の上にあるエリア中で、第2の金属層1013を分離する。したがって、幾つかの実施態様では、第1の金属層1013を分離する。したがって、幾つかの実施態様では、第1の金属層1014の上にあるエリア中で互いから電気的に絶縁され得る。

[0073]

スタックビア構造の形成のためのプロセス900では、一度に1つのタイプの材料がパターニングされている。たとえば、ブロック904において、第1の金属層がパターニングされ、このパターニングは、第1の金属層をエッチングすることを含み得る。ブロック906において、第1の誘電体層がパターニングされ、このパターニングは、第1の誘電体層をエッチングすることを含み得る。プロセス900におけるブロック908、910、および912は、一度に1つの層がパターニングされる点で同様である。幾つかの実施態様では、一度に単一の層をパターニングすることは、その層をエッチングすることを含み得る。一度に単一の材料をエッチングすることは、スタックビア構造の作製プロセスを助け得る。たとえば、スタックビア構造のための製造プロセスにおいて様々な材料がエッチングされる場合、異なる速度で異なる材料をエッチングするエッチャントのために、プロセスがより複雑になり得る。

[0074]

さらに、プロセス900は、3つの金属層と2つの誘電体層とを含む、図10Eに示すスタックビア構造1000を生じ得るが、プロセス900は、金属層および誘電体層の堆積およびパターニングを続け得る。たとえば、スタックビア構造は、任意の数の金属層と、スタックビア構造の周辺部分中で金属層を分離する誘電体層とを含み得る。たとえば、スタックビア構造は、2から12個の金属層を含み得、幾つかの実施態様では、設計構成に応じて、12個以上の層を含み得る。

[0075]

図11A~11Fは、製造プロセスの様々な段階における2つのスタックビア構造のトップダウン図の例を示す。例示のために、スタックビア構造の周辺部分は、図11A~11Fに示されていない。たとえば、図11Aは、図9に示すプロセス900のブロック902および904後に形成された装置の一例であり得る。図11Aに示す装置1100は、第1の金属層1004が堆積およびパターニングされた基板1002を含む。第1の金属層1004は、第1のスタックビア構造の中心部分1102と、中心部分1102に結合された伝導性トレース1104とを含むようにパターニングされる。伝導性トレース1104は、第1のスタックビア構造の周辺部分を越えて延在する領域にあり得る。伝導性トレースの端部は、基板1002の表面上で第1のデバイス(図示せず)に結合され得、または第1のデバイス(図示せず)の一部を形成し得る。

[0076]

図11Aでは、第1のスタックビア構造の中心部分1102は、実質的に正方形を有するように示される。第1のスタックビア構造の正方形の中心部分1102の一辺は、幾つかの実施態様では、約0.1ミクロンから1ミクロン、約1ミクロンから5ミクロン、約15ミクロンから45ミクロン、または約10ミクロンから100ミクロンの寸法を有し得る。第1のスタックビア構造の中心部分1102はまた、幾つかの実施態様では、長方形、円形、または楕円形を含む、他の形状をも有し得る。そのような第1のスタックビア

20

30

40

50

構造の中心部分の寸法もまた、幾つかの実施態様では、約0.1ミクロンから1ミクロン、約1ミクロンから5ミクロン、約15ミクロンから45ミクロン、または約10ミクロンから100ミクロンであり得る。

[0077]

図11Bは、第1の誘電体層1006が堆積およびパターニングされた後の装置1100を示す。たとえば、図11Bは、図9に示すプロセス900のブロック906後に形成された装置の一例であり得る。誘電体層1006は、伝導性トレース1104を覆う。誘電体層1006は、第1のスタックビア構造の中心部分1102を露出するようにパターニングされる。幾つかの実施態様では、第1の誘電体層1006は、EMSデバイス、トランジスタ、またはキャパシタの一部であり得る。たとえば、誘電体層1006は、トランジスタのためのゲート誘電体、キャパシタのための絶縁体、またはEMSデバイスのための様々な機能的構造のうちの1つとして形成され得る。

[0078]

図11Cは、第2の金属層1108が堆積およびパターニングされた後の装置1100を示す。たとえば、図11Cは、図9に示すプロセス900のブロック908後に形成された装置の一例であり得る。第2の金属層1008は、第1のスタックビア構造の中心部分1122を含むようにパターニングされる。第2の金属層はまた、第2のスタックビア構造の中心部分1112と、中心部分1112に結合された伝導性トレース1114とを含むようにパターニングされる。伝導性トレース1114は、第2のスタックビア構造の周辺部分を越えて延在する領域にあり得る。伝導性トレースの端部は、基板1002の表面上で第1のデバイス(図示せず)に結合され得、または第1のデバイス(図示せず)の一部を形成し得る。

[0079]

図11Dは、第2の誘電体層1010が堆積およびパターニングされた後の装置1100を示す。たとえば、図11Dは、図9に示すプロセス900のブロック910後に形成された装置の一例であり得る。第2の誘電体層1010は、伝導性トレース1114を覆う。第2の誘電体層1010は、第1のスタックビア構造の中心部分1122と第2のスタックビア構造の中心部分1112とを露出するようにパターニングされ得る。上記で説明した第1の誘電体層1006と同様に、第2の誘電体層1010もまた、EMSデバイス、トランジスタ、またはキャパシタの一部であり得る。たとえば、第2の誘電体層1010は、トランジスタのためのゲート誘電体、キャパシタのための絶縁体、またはEMSデバイスのための様々な機能的構造のうちの1つとして形成され得る。

[0080]

図11Eは、第3の金属層1013が堆積およびパターニングされた後の装置1100を示す。たとえば、図11Eは、図9に示すプロセス900のプロック912後に形成された装置の一例であり得る。第3の金属層1013は、第2のスタックビア構造の中心部分1132を含むようにパターニングされる。第3の金属層1013はまた、第1のスタックビア構造の中心部分1142と、その中心部分に結合された伝導性トレース1124とを含むようにパターニングされ得る。伝導性トレース1124は、第1のスタックビア構造の周辺部分を越えて延在する領域にあり得る。伝導性トレースの端部は、たとえば、基板902の表面上に作製されることになる第2のデバイス(図示せず)のよれるまたはしまれる。代替的に、伝導性トレースの端部は、別の基板上の別のデバイスまたはシステム(図示せず)への相互接続を与え得る。まれる第3の金属層1013は、第1のデバイス(図示せず)への相互接続を与え得る。まれる第3の金属層1013は、第1のデバイス(図示せず)への相互接続を与え得る。

[0081]

図 1 1 F は、装置 1 1 0 0 のトップダウン図を示す。例示のために、図 1 1 F は、互いからオフセットされている金属層を示し、誘電体層を除く。装置 1 1 0 0 は、基板 1 0 0 2 を含む。第 1 の金属層 1 0 0 4 は、第 1 のスタックビア構造の中心部分 1 1 0 2 と、中心部分

20

30

40

50

1 1 0 2 に結合された伝導性トレース 1 1 0 4 とを含む。堆積およびパターニングされる第 2 の金属層 1 0 0 8 は、第 1 のスタックビア構造の中心部分 1 1 2 2 を含む。第 2 の金属層 1 0 0 8 はまた、第 2 のスタックビア構造の中心部分 1 1 1 2 と、中心部分 1 1 1 2 と、中心部分 1 1 1 2 に結合された伝導性トレース 1 1 1 4 とを含む。堆積およびパターニングされる第 3 の金属層 1 0 1 3 は、第 2 のスタックビア構造の中心部分 1 1 3 2 を含む。第 3 の金属層 1 0 1 3 はまた、第 1 のスタックビア構造の中心部分 1 1 4 2 と、中心部分 1 1 4 2 に結合された伝導性トレース 1 1 2 4 とを含む。

[0082]

図12は、スタックビア構造の投影断面概略図の一例を示す。図12は、図11A~11Fに示す装置1100の投影断面概略図の一例を示す。上記で説明したように、装置1100は、基板1002と、第1の金属層1004と、第1の誘電体層1006と、第2の金属層1008と、第2の誘電体層1010と、第3の金属層1013とを含む。金属層および誘電体層のうちの一部は、第1のスタックビア構造1202、第2のスタックビア構造1204、および第1のデバイス1206中に含まれる。第1の金属層1004は、第1のスタックビア構造1206への伝導性トレースを形成する。金属層1004、1008、および1013は、第1のスタックビア構造1202の中心部分において互いに電気接触し得る。

[0083]

第2の金属層1008は、第2のスタックビア構造1204の一部、ならびに第1のデバイス1206への伝導性トレースを形成する。金属層1008および1013は、第2のスタックビア構造1204の中心部分において互いに電気接触し得る。

[0084]

図12に示すように、第1の金属層1004および/または第2の金属層1008は、第1のデバイス1206の一部を形成し得る。たとえば、第1の金属層1004および/または第2の金属層1008は、薄膜トランジスタデバイスのゲート電極、蓄積キャパシタデバイスの電極、抵抗器デバイスの構成要素、または、EMSデバイスもしくはEMSディスプレイデバイスのヒンジ構造、ミラースタック、複合膜、カンチレバー、もしくは梁の一部を形成し得る。幾つかの実施態様では、第1の誘電体層1006および/または第2の誘電体層1100もまた、第1のデバイス1206中に含まれ得る。たとえば、第1の誘電体層1106および/または第2の誘電体層1110は、薄膜トランジスタデバイスのゲート誘電体、蓄積キャパシタデバイスの誘電体層、EMSディスプレイデバイスの可動層のためのポスト構造、または、EMSデバイスのカンチレバー、梁、もしくは複合膜を形成し得る。

[0085]

幾つかの実施態様では、第1の金属層1004および第2の金属層1008は、第1のデバイス1206の一部を形成することなしに、第1のデバイス1206への伝導性トレースを含み得る。

[0086]

さらに、図12に示すように、スタックビア構造1202および1204は、(たとえば、第2のスタックビア構造1204を使用して)装置1100の上部から、または(たとえば、第1のビア構造1202に結合されたトレースを用いて)装置1100の側部からの、デバイス1206への接続を可能にする。

[0087]

本明細書で説明したように、スタックビア構造を形成することは、堆積プロセスとパターニングプロセスとを含み得る。スタックビア構造を構成する層はまた、半導体デバイスなどのデバイス、蓄積 / 感知キャパシタおよび抵抗器などの受動デバイス、または E M S デバイス中にも含まれ得る。そのようなデバイスのための層は、スタックビア構造のための層の堆積およびパターニングと同時に堆積およびパターニングされ得る。たとえば、1つまたは複数のスタックビア構造と同時に作製されているデバイスは、I M O D または薄膜トランジスタデバイスを含み得る。1つの金属層が堆積およびパターニングされ得、I

MODピクセルの光学スタックの電極層と、伝導性トレースと、第1のスタックビア構造中の金属層とを形成し得る。光学スタックの電極層、伝導性トレース、および第1のスタックビア構造は、電気的に接続され得る。したがって、スタックビア構造は、IMODピクセルへの相互接続を与え得る。第2の金属層もまた堆積およびパターニングされ得、IMODピクセルの反射層と、伝導性トレースと、第2のスタックビア構造中の金属層とを形成し得る。反射層、伝導性トレース、および第2のスタックビア構造は、電気的に接続され得る。したがって、第2のスタックビア構造は、IMODピクセルへの別の相互接続を与え得る。

[0 0 8 8]

代替的に、基板の表面上のデバイスのための作製プロセスにおいて、スタックビア構造が作製され得る。ビアが作製された後、デバイスを作製するためにさらなるプロセス動作が使用されるとき、ビアがマスクオフされてもよく、さらなる材料の層がスタックビア構造上に堆積されなくてもよい。

[0089]

図13Aおよび図13Bは、複数の干渉変調器を含むディスプレイデバイス40を示すシステムプロック図の例を示している。ディスプレイデバイス40は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス40の同じ構成要素またはディスプレイデバイス40の軽微な変形も、テレビジョン、タブレット、電子リーダー、ハンドヘルドデバイスおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。

[0090]

ディスプレイデバイス40は、ハウジング41と、ディスプレイ30と、アンテナ43と、スピーカー45と、入力デバイス48と、マイクロフォン46とを含む。ハウジング41は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング41は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分(図示せず)を含むことができる。

[0091]

ディスプレイ30は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ30はまた、プラズマ、EL、OLED、STN LCD、またはTFT LCDなど、フラットパネルディスプレイ、あるいはCRTまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ30は、本明細書で説明する干渉変調器ディスプレイを含むことができる。

[0092]

ディスプレイデバイス40の構成要素は図13Bに概略的に示されている。ディスプレイデバイス40は、ハウジング41を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインターフェース27を含む。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は、スピーカー45およびマイクロフォン46に接続される。プロセッサ21は、入力デバイス48およびドライバコントローラ29は、フレームバッファ28に、およびアレイドライバ22に結合され、アレイドライバ22は次にディスプレイアレイ30に結合される。幾つかの実施態様では、電源50が、特定のディスプレイデバイス40設計における実質的にすべての構成要素に電力を与えることができる。

[0093]

50

10

20

30

20

30

40

50

ネットワークインターフェース 2 7 は、ディスプレイデバイス 4 0 がネットワークを介 して 1 つまたは複数のデバイスと通信することができるように、アンテナ 4 3 とトランシ ーバ47とを含む。ネットワークインターフェース27はまた、たとえば、プロセッサ2 1のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ43は信 号を送信および受信することができる。幾つかの実施態様では、アンテナ43は、IEE E 1 6 . 1 1 (a) 、 (b) 、または (g) を含む I E E E 1 6 . 1 1 規格、あるいは I EEE802.11a、b、g、n およびそれらのさらなる実施態様を含むIEEE80 2 . 1 1 規格に従って、RF信号を送信および受信する。幾つかの他の実施態様では、ア ンテナ43は、BLUETOOTH規格に従ってRF信号を送信および受信する。セルラ ー電話の場合、アンテナ 4 3 は、 3 G または 4 G 技術を利用するシステムなどのワイヤレ スネットワーク内で通信するために使用される、符号分割多元接続(CDMA)、周波数 分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM(登録商標))、GS M/General Packet Radio Service (GPRS) 、Enh anced Data GSM Environment(EDGE), Terrest rial Trunked Radio(TETRA)、広帯域CDMA(W-CDMA (登録商標))、Evolution Data Optimized(EV-DO)、 1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速パケットアク セス(HSPA)、高速ダウンリンクパケットアクセス(HSDPA)、高速アップリン クパケットアクセス (HSUPA)、発展型高速パケットアクセス (HSPA+)、Lo Term Evolution(LTE)、AMPS、または他の知られている信 号を受信するように設計される。トランシーバ47は、アンテナ43から受信された信号 がプロセッサ21によって受信され、プロセッサ21によってさらに操作され得るように 、その信号を前処理することができる。トランシーバ47はまた、プロセッサ21から受 信された信号がアンテナ43を介してディスプレイデバイス40から送信され得るように 、その信号を処理することができる。

[0094]

幾つかの実施態様では、トランシーバ47は受信機によって置き換えられ得る。さらに、幾つかの実施態様では、ネットワークインターフェース27は、プロセッサ21に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ21は、ディスプレイデバイス40の全体的な動作を制御することができる。プロセッサ21は、ネットワークインターフェース27または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生産データに容易に処理されるフォーマットに、処理する。プロセッサ21は、処理されたデータをドライバコントローラ29に、または記憶のためにフレームバッファ28に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。

[0095]

プロセッサ 2 1 は、ディスプレイデバイス 4 0 の動作を制御するためのマイクロコントローラ、 C P U、または論理ユニットを含むことができる。調整ハードウェア 5 2 は、スピーカー 4 5 に信号を送信するための、およびマイクロフォン 4 6 から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア 5 2 は、ディスプレイデバイス 4 0 内の個別構成要素であり得、あるいはプロセッサ 2 1 または他の構成要素内に組み込まれ得る。

[0096]

ドライバコントローラ 2 9 は、プロセッサ 2 1 によって生成された生画像データをプロセッサ 2 1 から直接、またはフレームバッファ 2 8 から取ることができ、アレイドライバ 2 2 への高速送信のために適宜に生画像データを再フォーマットすることができる。幾つかの実施態様では、ドライバコントローラ 2 9 は、生画像データを、ラスタ様フォーマッ

トを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ30にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ29は、フォーマットされた情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、しばしば、スタンドアロン集積回路(IC)としてシステムプロセッサ21に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ21中に埋め込まれるか、またはハードウェアにおいてアレイドライバ22と完全に一体化され得る。

[0097]

アレイドライバ 2 2 は、ドライバコントローラ 2 9 からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルの× - y 行列から来る、数百の、および時には数千の(またはより多くの)リード線に毎秒何回も適用される。

[0098]

幾つかの実施態様では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(IMODコントローラなど)であり得る。さらに、アレイドライバ22は、従来のドライバまたは双安定ディスプレイドライバ(IMODディスプレイドライバなど)であり得る。さらに、ディスプレイアレイ30は、従来のディスプレイアレイまたは双安定ディスプレイアレイ(IMODのアレイを含むディスプレイなど)とすることができる。幾つかの実施態様では、ドライバコントローラ29はアレイドライバ22と一体化することができる。そのような実施態様は、高集積システム、たとえば、携帯電話、ポータブル電子デバイス、腕時計または小面積ディスプレイにおいて、有用であることがある。

[0099]

幾つかの実施態様では、入力デバイス48は、たとえば、ユーザがディスプレイデバイス40の動作を制御できるように構成することができる。入力デバイス48は、QWERTYキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ30と一体化されたタッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン46は、ディスプレイデバイス40のための入力デバイスとして構成することができる。幾つかの実施態様では、ディスプレイデバイス40の動作を制御するために、マイクロフォン46を通してのボイスコマンドを用いることができる。

[0100]

電源50は種々のエネルギー蓄積デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウムバッテリまたはリチウムイオンバッテリなどの充電式バッテリとすることができる。充電式バッテリを使用する実施態様では、充電式バッテリは、たとえば、壁コンセントあるいは光起電性デバイスまたはアレイから来る電力を使用して充電可能な場合がある。代替的には、充電式バッテリはワイヤレス充電可能とすることができる。電源50はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池とすることもできる。電源50はまた、壁コンセントから電力を受け取るように構成することもできる。

[0101]

幾つかの実施態様では、制御プログラマビリティがドライバコントローラ 2 9 中に存在し、これは電子ディスプレイシステム中の幾つかの場所に配置され得る。幾つかの他の実施態様では、制御プログラマビリティがアレイドライバ 2 2 中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび / またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。

[0102]

50

10

20

30

本明細書で開示する実施態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実施されるか、ソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

[0103]

[0104]

1 つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明した主題の実施態様は、1 つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の1つまたは複数のモジュールとして、実施され得る。

[0105]

本開示で説明した実施態様への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施態様に適用され得る。したがって、特許請求の範囲は、本明細書で示した実施態様に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与られるべきである。「例示的」という単語は、本明細書ではもっぱら「例示事例、または例示の働きをすること」を意味するために使用される。本明細書に「例示的」と記載されたいかなる実施態様も、必ずしも他の可能性または実施態様よりも好ましいまたは有利であると解釈されるべきではない。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実施されたIMODの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。

[0106]

また、別個の実施態様に関して本明細書で説明された幾つかの特徴は、単一の実施態様において組合せで実施され得る。また、逆に、単一の実施態様に関して説明した様々な特徴は、複数の実施態様において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、幾つかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの1つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。

[0107]

10

20

30

同様に、動作は特定の順序で図面に示されているが、そのような動作は、望ましい結果 を達成するために、示される特定の順序でまたは順番に実行される必要がないこと、また はすべての例示される動作が実行される必要があるとは限らないことは、当業者は容易に 認識されよう。さらに、図面は、流れ図の形態でもう1つの例示的なプロセスを概略的に 示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに 組み込まれ得る。たとえば、1つまたは複数の追加の動作が、図示の動作のうちのいずれ かの前に、後に、同時に、またはそれの間で、実行され得る。幾つかの状況では、マルチ タスキングおよび並列処理が有利であり得る。その上、上記で説明した実施態様における 様々なシステム構成要素の分離は、すべての実施態様においてそのような分離を必要とす るものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概 して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェ ア製品にパッケージングされ得ることを理解されたい。さらに、他の実施態様が以下の特 許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で 実行され、依然として望ましい結果を達成することができる。

【符号の説明】

[0108]

- 12 干渉変調器、IMOD、ピクセル
- 13、15 光
- 14 可動反射層、層、反射層
- 1 4 a 反射副層、伝導性層、副層
- 1 4 b 支持層、誘電支持層、副層
- 1 4 c 伝導性層、副層
- 光学スタック、層
- 1 6 a 吸収層、光吸収体、副層、導体/吸収体副層
- 1 6 b 誘電体、副層
- 1 8 ポスト、支持体、支持ポスト
- 1 9 ギャップ、キャビティ
- 2 0 透明基板、基板
- 2 1 プロセッサ、システムプロセッサ
- 2 2 アレイドライバ
- 2 3 ブラックマスク構造
- 2 4 行ドライバ回路
- 2 5 犠牲層、犠牲材料
- 2 6 列ドライバ回路
- 2 7 ネットワークインターフェース
- 2 8 フレームバッファ
- 2 9 ドライバコントローラ
- 3 0 ディスプレイアレイ、パネル、ディスプレイ
- テザー 3 2
- 3 4 变形可能層
- 3 5 スペーサ層
- ディスプレイデバイス 4 0
- 4 1 ハウジング
- 4 3 アンテナ
- 4 5 スピーカー
- マイクロフォン 4 6
- 4 7 トランシーバ
- 4 8 入力デバイス
- 5 0 電源
- 5 2 調整ハードウェア

10

20

30

40

```
60a 第1のライン時間、ライン時間
60b 第2のライン時間、ライン時間
60c 第3のライン時間、ライン時間
6 0 d 第 4 の ライン 時間、 ライン 時間
6 0 e ライン時間、第5のライン時間
6 2
   高いセグメント電圧
6 4
   低いセグメント電圧
7 0
   開放電圧
7 2
  高い保持電圧
                                                    10
74 高いアドレス電圧
7 6
   低い保持電圧
78 低いアドレス電圧
1 0 0 0
     スタックビア構造
1 0 0 2
     基 板
1 0 0 4
     第1の金属層
1 0 0 6
     第1の誘電体層
1008 第2の金属層
1 0 1 0
     第2の誘電体層
1012 基板1002の中心部分
                                                    20
1013 第3の金属層
1014 周辺部分
1 0 3 8
     角度
1 0 5 2
      平面部分
1054 傾斜部分
1 1 0 0 装置
1 1 0 2 、 1 1 2 2 、 1 1 4 2 第 1 の スタックビア 構造の中心部分
1104、1114、1124 伝導性トレース
1 1 1 2 、 1 1 3 2 第 2 の ス タ ッ ク ビ ア 構 造 の 中 心 部 分
```

1 2 0 2 第 1 のスタックビア構造、スタックビア構造、第 1 のビア構造

1204 第2のスタックビア構造、スタックビア構造

1206 第1のデバイス

Figure 1

【図2】




Figure 2

【図5A】




Figure 5A

【図3】




Figure 3

【図4】



Figure 4

【図5B】




Figure 5B

【図 6 A】





Figure 6A

【図 6 B】



【図6C】




Figure 6C

【図6D】






Figure 6D

【図 6 E】



【図8A】



【図8B】





Figure 8B

【図8C】



【図8D】




Figure 8D

【図7】






Figure 7

【図8E】




Figure 8E







Figure 9








【図10E】



【図11A】



【図11B】





Figure 11A

Figure 11B

【図11C】



【図11D】





Figure 11C

Figure 11D

【図11E】



【図11F】





Figure 11E

Figure 11F






Figure 13A

【図13B】




Figure 13B

【国際調査報告】

INTERNATIONAL SEARCH REPORT international application No PCT/US2012/060648 A. CLASSIFICATION OF SUBJECT MATTER INV. B81B7/00 B81C1/00 ADD. According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) B81B B81C Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) EPO-Internal C. DOCUMENTS CONSIDERED TO BE RELEVANT Relevant to claim No. Category* Citation of document, with indication, where appropriate, of the relevant passages EP 1 695 937 A2 (HITACHI LTD [JP]) 30 August 2006 (2006-08-30) paragraph [0089] - paragraph [0097] 1-9, 11-20 χ figures 18-24 US 2005/067633 A1 (MUSHIKA YOSHIHIRO [JP]) 31 March 2005 (2005-03-31) Α 1 paragraph [0088] figure 2a X See patent family annex. Further documents are listed in the continuation of Box C. Special categories of cited documents : later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive atep when the document is taken alone "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "O" document referring to an oral disclosure, use, exhibition or other document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 12 March 2013 18/03/2013 Name and mailing address of the ISA/ Authorized officer European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016 Foussier, Philippe

Form PCT/ISA/210 (second sheet) (April 2005)

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No PCT/US2012/060648

	Information on patent family members					PCT/US2012/060648	
Patent document cited in search report	Publication date		Patent family member(s)			Publication date	
EP 1695937	A2	30-08-2006	EP JP JP US US	169593 472448 200626396 200620516 200904991 200906478	88 B2 02 A 06 A1 .1 A1	30-08-2006 13-07-2011 05-10-2006 14-09-2006 26-02-2009 12-03-2009	
US 2005067633	A1	31-03-2005	CN US	160388 200506763		06-04-2005 31-03-2005	

Form PCT/ISA/210 (patent family annex) (April 2005)

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC

(72)発明者 ヤオリン・パン

アメリカ合衆国・カリフォルニア・92121・サン・ディエゴ・モアハウス・ドライヴ・577

(72)発明者 リクシア・ジョウ

アメリカ合衆国・カリフォルニア・92121・サン・ディエゴ・モアハウス・ドライヴ・577

Fターム(参考) 2H141 MA04 MA05 MB28 MB56 MB63 MC06 MD02 MD04 MD31 MD38

MG03 MZ03 MZ16 MZ20 MZ26 MZ27 MZ28

3C081 BA28 BA32 BA33 BA44 BA46 BA48 BA53 BA72 CA03 CA14

CA15 CA28 CA29 CA31 DA27 EA08