(12) 公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2006-196564 (P2006-196564A) (43)公開日 平成18年7月27日 (2006.7.27)

(51) Int.Cl.			FI	テーマコード (参考)
H01L	21/205	(2006.01)	HO1L 21/205	5 F O 4 5

審査請求 未請求 請求項の数 20 OL (全 27 頁)

(21) 出願番号 (22) 出願日	特願2005-4744 (P2005-4744) 平成17年1月12日 (2005.1.12)	(71) 出願人	000005108 株式会社日立製作所 東京都千代田区丸の内一丁目6番6号
		(74)代理人	100068504
			弁理士 小川 勝男
		(74)代理人	100086656
			弁理士 田中 恭助
		(74)代理人	100094352
			弁理士 佐々木 孝
		(72)発明者	鈴村 功
			東京都国分寺市東恋ヶ窪一丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	小田 克矢
			東京都国分寺市東恋ヶ窪一丁目280番地
			株式会社日立製作所中央研究所内
			最終頁に続く

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】

本願発明は、半導体多層膜を構成する各層の界面にお いて、酸素と炭素濃度を低減した半導体装置の製造方法 を提供する。

【解決手段】

第1の成長室内で単結晶基板上に第1の半導体層を形 成し、第1の成長室から搬送室を介して第2の成長室に 基板を搬送し、第2の成長室内で前記第1の半導体層の 上に第2の半導体層を形成する。基板搬送を行うときに 、第1の半導体層の表面原子数よりも第1の半導体層の 表面原子と結合している水素の原子数の方が少ないとき は水素を供給し、第1の半導体層の表面原子数よりも第 1の半導体層の表面原子と結合している水素の原子数の 方が多いときは水素の供給を停止する。

【選択図】図1



図 1

【特許請求の範囲】

【請求項1】

単結晶基板上に第1の成長室で第1の半導体層を形成する第1の工程と、前記第1の工程 の後に第1の成長室から搬送室を介して、第2の半導体層を成長させる為の成長室に基板 の搬送を行う第2の工程と、前記第2の工程後に前記第1の半導体層の上に前記第2の半 導体層を成長させる為の成長室で第2の半導体層を形成する第3の工程とを少なくとも有 し、且つ、前記第2の工程において、前記第1の半導体層表面の水素原子による終端構造 に変化を生ずる基板温度に基づき、当該基板温度より高い場合は水素を供給し、一方、当 該基板温度より低い場合は水素の供給を停止して超高真空状態を確保することを特徴とす る半導体装置の製造方法。

【請求項2】

前記第3の工程は、前記第2の半導体層を成長させる為の成長室が、前記第1の成長室とは別異なる第2の成長室であることを特徴とする請求項1に記載の半導体装置の製造方法

【請求項3】

前記第2の工程は、前記第1の工程の後に第1の成長室から搬送室に基板の搬送を行い、 この後、前記搬送室から前記第1の成長室に基板を戻す工程を含むことを特徴とする請求 項1に記載の半導体装置の製造方法。

【請求項4】

前記第2の工程において、前記水素を供給する場合の前記基板温度が250 以上でなさ 20 れることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項5】

前記第2の工程において、前記水素の供給を停止する場合の前記基板温度が50 以上2 50 未満の範囲でなされることを特徴とする請求項1に記載の半導体装置の製造方法。 【請求項6】

単結晶基板上に第1の成長室で第1の半導体層を形成する第1の工程と、前記第1の工程 の後に第1の成長室から搬送室を介して、第2の半導体層を成長させる為の成長室に基板 の搬送を行う第2の工程と、前記第2の工程後に前記第1の半導体層の上に前記第2の半 導体層を成長させる為の成長室で第2の半導体層を形成する第3の工程を少なくとも有し 、且つ、前記第2の工程において、第1の半導体層の表面原子数よりも第1の半導体層の 表面原子と結合している水素の原子数の方が略等しいか少ないときは水素を供給し、第1 の半導体層の表面原子数よりも第1の半導体層の表面原子と結合している水素の原子数の 方が多いときは水素の供給を停止することを特徴とする半導体装置の製造方法。

30

10

【請求項8】

導体装置の製造方法。

【請求項7】

前記第2の工程は、前記第1の工程の後に第1の成長室から搬送室に基板の搬送を行い、

前記第1の成長室とは別異なる第2の成長室であることを特徴とする請求項6に記載の半

前記第3の工程は、前記第2の半導体層を成長させる為の成長室が、

この後、前記搬送室から前記第1の成長室に基板を戻す工程を含むことを特徴とする請求 40 項6に記載の半導体装置の製造方法。

【請求項9】

前記第1の半導体層の表面原子数よりも第1の半導体層の表面原子と結合している水素の 原子数の方が少なくなる温度が250 以上500 以下であることを特徴とする請求項 6に記載の半導体装置の製造方法。

【請求項10】

前記第1の半導体層の表面原子数よりも第1の半導体層の表面原子と結合している水素の 原子数の方が多くなる温度が50 以上250 未満であることを特徴とする請求項6に 記載の半導体装置の製造方法。

【請求項11】

(3)

前記単結晶基板は、Si、或いはSiとGeの両者を合わせて主成分としての含有量を有 する半導体基板であることを特徴とする請求項1に記載の半導体装置の製造方法。 【請求項12】 前記単結晶基板は、Si或いはSiとGeの両者を合わせて主成分としての含有量を有す る半導体基板であることを特徴とする請求項1に記載の半導体装置の製造方法。 【請求項13】 前記第1の半導体層及び前記第2の半導体層が、Si、或いはSiとGeの両者を合わせ て主成分としての含有量を有する半導体層であることを特徴とする請求項1に記載の半導 体装置の製造方法。 【請求項14】 前記第1の半導体層及び前記第2の半導体層が、Si、或いはSiとGeの両者を合わせ て主成分としての含有量を有する半導体層であることを特徴とする請求項6に記載の半導 体装置の製造方法。 【請求項15】 前 記 第 1 の 半 導 体 層 及 び 前 記 第 2 の 半 導 体 層 の 少 な く と も 一 者 が 、 炭 素 (C) を 含 有 す る ことを特徴とする請求項1に記載の半導体装置の製造方法。 【請求項16】 前 記 第 1 の 半 導 体 層 及 び 前 記 第 2 の 半 導 体 層 の 少 な く と も 一 者 が 、 炭 素 (C) を 含 有 す る ことを特徴とする請求項6に記載の半導体装置の製造方法。 【請求項17】 前記第1の半導体層及び前記第2の半導体層の少なくとも一者が、炭素(C)を含有する ことを特徴とする請求項13に記載の半導体装置の製造方法。 【請求項18】 前記第1の半導体層及び前記第2の半導体層の少なくとも一者が、炭素(C)を含有する ことを特徴とする請求項14に記載の半導体装置の製造方法。 【請求項19】 単結晶基板と、前記単結晶基板上に形成された、ドーピング濃度が1×10¹⁹ cm⁻³ 以上である第1導電型の第1の半導体層と、前記第1の半導体層上に形成された、ドーピ ング濃度が1×10¹⁹ cm⁻³以上である、第1導電型と反対導電型である第2導電型 の第2の半導体層とを有し、前記第1の半導体層と前記第2の半導体層の界面における酸 素 濃 度 と 炭 素 濃 度 が 共 に 約 1 × 1 0 ^{1 9} c m ^{- 3} 以 下 で あ る こ と を 特 徴 と す る 半 導 体 装 置 【請求項20】 単結晶基板と、単結晶基板上に形成された、ドーピング濃度が1×10¹⁹ cm⁻³以上 である第1導電型の第1の半導体層と、該第1の半導体層上に形成された、ドーピング濃 度が5×10¹⁷ cm⁻³以下である、第1導電型と反対導電型である第2導電型の第2 の半導体層とを有し、前記第1の半導体層と前記第2の半導体層の界面における酸素濃度 と炭素濃度が共に約1×10¹⁹cm⁻³以下であることを特徴とする半導体装置。 【発明の詳細な説明】 【技術分野】 本願発明は、半導体装置とその製造方法に係り、特に基板搬送の実施を伴う半導体多層 膜の製造方法に関する。 【背景技術】 [0002]近年、データ伝送システムや無線通信システムの急速な発展とともに、それらに用いる LSIの高性能化と低コスト化が要求されている。このため、動作速度に優れ、さらに既 存のSiプロセスを利用できることから、SiGe HBT技術に注目が集まっている。

【 0 0 0 3 】

HBT性能を向上するには、遮断周波数を増加させるために、急峻なドーピングプロフ 50

20

30

40

ァイルを実現する必要がある。又、ベース幅縮小によるベース抵抗の増大を抑制するため、ドーピング濃度を増大させることが不可欠である。しかしながら、従来のHBTでは、コレクタとベースをエピタキシャル成長により形成した後に、エミッタ引き出し層として形成した高濃度のn型多結晶Si層から、900 以上の熱処理を行ってドーパントを拡散させることによりエミッタ層を形成している。こうした製造方法を取ることから、この熱処理によって、ベース幅が拡大してしまうという問題がある。さらに、GeはSiよりも格子定数が約4.2%大きいことから、Si基板上に成長させたSiGe層には格子歪みが内包される。このことは、高温の熱処理によって格子歪みは緩和され、転位や結晶欠陥の発生に伴い結晶性が悪化しやすいという問題を生む。こうした事情から、ドーパントの拡散を抑制して高濃度で浅い接合を形成し、さらにエピタキシャル層の良好な結晶性を維持するために高温の熱処理を廃止することを目的として、ベース層に引き続いてエミッタ層もエピタキシャル成長により形成するHBTとその製造方法が検討されている。その例が特開2003-77844号公報(特許文献1)である。

図 1 3 は、これまで行われている代表的な半導体装置の製造方法の骨子を示すシーケン スである。

[0005]

この例では、Si基板に設けた絶縁膜の開口部内に、p型にドーピングした単結晶Si G e 層とn型にドーピングした単結晶SiG e 層からなる多層膜の選択成長を行う。これ を行うために、第1の成長室、第2の成長室、搬送室およびロードロック室を有する半導 体製造装置を使用し,成長室および搬送室は、例えば圧力1×10⁻⁵ P a 以下の真空状 態となっている。成長はp型単結晶SiG e 層を第1の成長室で実施するならば、n型単 結晶SiG e 層はもう一方の第2の成長室で実施する。

【 0 0 0 6 】

代表的な成長シーケンスは次の通りである。まず、初期洗浄を行ったSi基板をロード ロック室内に設置し、ロードロック室の真空排気を実施した後、Si基板を搬送室経由で 第1の成長室に搬送する。この後、Si基板のクリーニングを行う。本従来例には、クリ ーニングの一例として、水素雰囲気中で行う方法が示されている。まず始めに、第1の成 長室に、清浄な水素ガスを供給する(図13ステップa)。このとき、水素ガス流量は1 0m1/min以上1001/min以下とし、さらに水素ガス分圧は10Pa以上大気 圧以下とする。次に、Si基板を例えば850 まで加熱する(ステップb)。そしてこ の後、所定の時間だけ基板を加熱保持する(ステップc)。時間の長さはクリーニング温 度との関係によって決定され、例えば850 で行われる場合は10分である。 【0007】

クリーニングが終了したら、次にエピタキシャル成長温度までSi基板の温度を低下さ せ(ステップd)、引き続き基板温度を維持する(ステップe)。このステップeでは表 面に清浄な水素ガスを供給し続ける。

【0008】

この後、水素ガスの供給を停止して、原料ガスとp型ドーピングガスを供給することに よってp型単結晶SiGe層の選択エピタキシャル成長を開始する(ステップf)。原料 ガスとしてSiにはジシラン(Si2H6)、Geにはモノゲルマン(GeH4)を用い 、またドーピングガスにはジボラン(B2H6)を使用する。成長条件は、例えばGe組 成比15%、ドーピング濃度1×10^{1 9} cm⁻³のp型単結晶SiGe層を形成するに は、成長温度を550 、成長圧力を1Pa、ジシラン流量を約3ml/min、ゲルマ ン流量を約3ml/min、水素希釈したジボラン流量を40ml/minとする。成長 を終了させるときには、成長ガスおよびドーピングガスの供給を停止し、反応室からガス を排気するとともに基板温度を低下させる。このとき、ステップeのときと同様に清浄な 水素ガスを供給する(ステップg)。

【 0 0 0 9 】

こうして第1の成長室でのp型単結晶SiGe層の形成が終了したら、次にn型単結晶 50

20

10

S i G e 層を形成するため、基板を第1の成長室から搬送室を介して第2の成長室に搬送 する。搬送中はステップgから引き続いて水素ガスを供給するが、搬送時には第1の成長 室と搬送室の圧力をほぼ一致させる。第2の成長室への基板搬送も、搬送室と第2の成長 室の圧力をほぼ一致させてから行う(ステップh)。 【0010】

第2の成長室内への基板の設置が完了したら、水素ガスを供給し続けた状態で基板をエ ピタキシャル成長のときの温度まで上昇させる(ステップi)。このとき、水素ガスの供 給条件は第1の成長室で基板表面のクリーニングを行ったときと等しくするが、第1の成 長室で形成された p 型 S i G e 層の表面は清浄な状態が保たれているので、 n 型 S i G e 層を成長する前のクリーニングは行わない。基板温度が第2の成長室でのエピタキシャル 成長温度に到達したら、清浄な水素ガスを供給しながら基板温度を維持する(ステップj)。この後、水素ガスを停止し、成長ガスと n 型ドーピングガスを供給することにより、 n 型単結晶 S i G e 層の選択成長を開始する(ステップk)。 n 型ドーピングガスには例 えばホスフィン(PH₃)などを用いる。最後は、供給ガスの停止によって n 型 S i G e 層の成長を終了すると同時に基板温度を低下させ(ステップ1)、基板を搬送室経由でロ ードロック室に搬送し、装置から取り出す。

[0011]

【特許文献1】日本国、特開2003-77844号公報

【発明の開示】

【発明が解決しようとする課題】

[0012]

従来例に示された半導体単結晶多層膜の製造方法では,第1の成長室でp型単結晶Si Ge層を成長し終わってから第2の成長室でn型単結晶SiGe層の成長を開始するまで の間水素を供給し続けているので、以下のような問題がある。

【0013】

従来例のようなCVD法によるエピタキシャル成長では、第1の成長室で成長を終了し たとき、p型単結晶SiGe層の表面は水素原子によって終端されている。この水素終端 表 面 は 、 水 素 を 供 給 し 続 け な が ら 基 板 搬 送 を 行 う の で 、 第 1 の 成 長 室 で 成 長 が 終 了 し た 時 点から第2の成長室で次の成長が開始されるまでの間維持されている。しかし、単結晶S i層の水素終端表面では、水素圧力にも依るが基板温度が約150 以上のときとそれ以 下のときで構造が変化する。具体的には、約150 以上のときは、表面に存在する1つ のSi原子に対し水素原子が1つだけ結合しているモノハイドライドが形成される。一方 、約150 以下になると、1つのSi原子に対して水素原子が2つ結合しているダイハ イドライドの形成が起こる。従来例は単結晶 S i層ではなくて単結晶 S i G e 層の表面に 水素を供給しているが、Ge組成比が15%とSiに比べて少ないことから、単結晶Si 層の場合と同様に考えることができる。ダイハイドライド表面はモノハイドライド表面に 比べて水分や酸素が吸着しやすい。たとえ超高真空状態であっても、成長室や搬送室には 微量の水分や酸素が存在する。従って、搬送中に水素を供給し続ける従来例では、基板温 度が低いときに酸素が表面に吸着し、半導体単結晶多層膜の界面に取り込まれた酸素によ って結晶欠陥が発生するという問題がある。 【課題を解決するための手段】

[0014]

本願発明の骨子は、次の通りである。即ち、本願発明の半導体装置の製造方法は、単結 晶基板上に第1の成長室で第1の半導体層を形成する第1の工程と、前記第1の工程の後 に第1の成長室から搬送室を介して、第2の半導体層を成長させる為の成長室に基板の搬 送を行う第2の工程と、前記第2の工程後に前記第1の半導体層の上に前記第2の半導体 層を成長させる為の成長室で第2の半導体層を形成する第3の工程とを少なくとも有する 。そして、前記第2の工程において、前記第1の半導体層表面の水素原子による終端構造 に変化を生ずる基板温度に基づき、当該基板温度より高い場合は水素を供給し、一方、当 該基板温度より低い場合は水素の供給を停止して超高真空状態を確保することを特徴とす 10

20

30

るものである。

[0015]

前記第1の半導体層表面の水素原子による終端構造に変化を生ずる基板温度は、雰囲気 の水素圧力などによって若干の幅を有するが、水素原子が、基板材料の原子、例えば、 i 基板の場合、Si 原子に対する結合状態に変化を生ずるような温度である。より具体的 には、 基板 表 面 の 一 つ の S i 原 子 に 対 し 、 水 素 原 子 が 1 つ 結 合 し や す い か 、 2 つ 結 合 し や すいかといった変化である。この現象自体は、発明が解決しようとする課題の欄に説明し たものである。

[0016]

ここで、前記第2の工程には、種々の形態をとり得る。即ち、代表的な形態は、前記第 10 2の半導体層を成長させる為の成長室が、前記第1の成長室とは別異なる第2の成長室で ある形態である。更には、前記第2の工程は、前記第1の工程の後に第1の成長室から搬 送室に基板の搬送を行い、この後、前記搬送室から前記第1の成長室に基板を戻す工程を 含む形態もとり得る。又、本願発明の趣旨に添った形態もとり得る。

[0017]

又、超高真空状態は、通例の当該結晶成長技術の分野での基板搬送で用いる真空状態で 良い。これは、実用上概ね、1×10⁻⁵Pa以下である。

[0018]

本願発明の好適な例を述べれば、前記第2の工程において、前記水素を供給する場合の 前記基板温度が250 以上でなされることであり、又、前記第2の工程において、前記 20 水素の供給を停止する場合の前記基板温度が50 以上250 未満の範囲でなされるこ とである。

[0019]

更に、本願発明を別な観点で述べれば、単結晶基板上に第1の成長室で第1の半導体層 を形成する第1の工程と、前記第1の工程の後に第1の成長室から搬送室を介して、第2 の半導体層を成長させる為の成長室に基板の搬送を行う第2の工程と、前記第2の工程後 に前記第1の半導体層の上に前記第2の半導体層を成長させる為の成長室で第2の半導体 層を形成する第3の工程を少なくとも有し、且つ、前記第2の工程において、第1の半導 体層の表面原子数よりも第1の半導体層の表面原子と結合している水素の原子数の方が少 ないときは水素を供給し、第1の半導体層の表面原子数よりも第1の半導体層の表面原子 と結合している水素の原子数の方が多いときは水素の供給を停止することを特徴とする半 導体装置の製造方法である。

[0020]

より、具体的な例を詳述すれば、次に通りである。即ち、単結晶基板上に第1の成長室 で第1の半導体層を形成し、この工程の後に第1の成長室から搬送室を介して第2の成長 室に基板を搬送し、この工程後に第1の半導体層の上に第2の成長室で第2の半導体層を 形成する。そして基板搬送を行う工程において、第1の半導体層の表面原子数よりも第1 の半導体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第 1の半導体層の表面原子数よりも第1の半導体層の表面原子と結合している水素の原子数 の方が多いときは水素の供給を停止することを特徴としている。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$

本発明に係る半導体装置の製造方法の別な形態は、単結晶基板上に第1の成長室で第1 の半導体層を形成し、この工程の後に第1の成長室から搬送室に基板を搬送し、さらにこ の後搬送室から第1の成長室に基板を搬送し、この工程後に第1の半導体層の上に第1の 成長室で第2の半導体層を形成する。そして基板搬送を行う工程において、第1の半導体 層の表面原子数よりも第1の半導体層の表面原子と結合している水素の原子数の方が少な いときは水素を供給し、第1の半導体層の表面原子数よりも第1の半導体層の表面原子と 結合している水素の原子数の方が多いときは水素の供給を停止することを特徴としている

本発明の半導体装置の製造方法の更に別な形態は、第1の半導体層の表面原子数よりも 第 1 の 半 導 体 層 の 表 面 原 子 と 結 合 し て い る 水 素 の 原 子 数 の 方 が 少 な く な る 温 度 が 2 5 0 以上500 以下であれば好適である。又、本発明の半導体装置の製造方法は、第1の半 導体層の表面原子数よりも第1の半導体層の表面原子と結合している水素の原子数の方が 多くなる温度が50 以上250 以下であれば好適である。

[0023]

次に、本願発明のより実際的な半導体層等の形態の例を掲げれば、次に通りである。 [0024]

第 1 に、半導体装置の製造方法は、例えば図 1 に示す成長シーケンスのように、単結晶 Si基板上に第1の成長室で高濃度p型単結晶SiGe層9を形成し、この高濃度p型単 10 結晶SiGe層9上に第2の成長室で高濃度n型単結晶層11を形成すれば好適である。 [0025]

本発明の半導体装置の製造方法は、単結晶基板は、Si基板が代表例であり、更にはS iを主成分として含んでいる基板も用い得る。即ち、Si基板、或いはSiGe基板など が好適である。更に、必要に応じて、その他の元素を含有していても勿論良いことはいう までもない。

[0026]

本願発明の半導体装置の製造方法は、第1の半導体層がSi、或いはSiを主成分とし て含んでいれば実用上なお好適である。又、第2の半導体層は、Si、或いはSiを主成 分として含んでいれば実用上好適である。更には、第1の半導体層と第2の半導体層の少 なくともどちらか一方にCを添加していれば実用上好適な例である。 [0027]

20

30

40

本発明の半導体装置の製造方法は、第1の成長室でBのドーピングを行い、第2の成長 室でP或いはAsのドーピングを行えば実用上好適である。

[0028]

上述した各半導体層は、Siを主成分とする半導体材料がその代表例であるが、SiG e を 主 成 分 と し た 半 導 体 材 料 を も 用 い 得 る 。 更 に 、 S i を 主 成 分 と す る 半 導 体 材 料 に 炭 素 (C)を含有する半導体材料も用い得る。代表例を具体的に挙げれば、 S i 層、 S i G e 層、SiGeC層であり、これらの材料にp型あるいはn型のドーパントが含有されてい ても良いことはいうまでもない。p型ドーパントの代表例はB(ボロン)であり、n型ド ーパントの代表例はP(リン)、As(砒素)、Sb(アンチモン)などである。 [0029]

次に、本願発明になる本発明の半導体装置の例を示せば次の通りである。即ち、第1は 、単結晶基板上に形成された、ドーピング濃度が1×10^{1 9} cm^{- 3} 以上である第1導 電型の第1の半導体層と、第1の半導体層上に形成された、ドーピング濃度が1×10¹ ⁹ cm^{- 3} 以上である、第1導電型と反対導電型である第2導電型の第2の半導体層から 構成されており、第1の半導体層と第2の半導体層の界面における酸素濃度と炭素濃度が 共に約1×10^{1 9} cm⁻³以下であることを特徴としている。この例は、図6または図 9 に 例 示 す る S i G e H B T の 断 面 構 造 に 例 示 さ れ る。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

更に、別な例は、次の通りである。即ち、第2の例は、単結晶基板上に形成された、 ド ーピング濃度が1×10¹⁹ cm⁻³以上である第1導電型の第1の半導体層と、該第1 の半導体層上に形成された、ドーピング濃度が5×10¹⁷ cm⁻³以下である、第1導 電 型 と 反 対 導 電 型 で あ る 第 2 導 電 型 の 第 2 の 半 導 体 層 か ら 構 成 さ れ て お り 、 第 1 の 半 導 体 層と前記第2の半導体層の界面における酸素濃度と炭素濃度が共に約1×10¹⁹cm[−] ³ 以下であることを特徴としている。この例は、図11に示すMODFETの断面構造に 例示される。

【発明の効果】

本願発明の半導体装置の製造方法によれば、結晶性に優れた半導体積層体の実現が可能 50 であり、もって、これを用いた半導体装置の良好な諸特性を確保することが出来る。或い は半導体集積回路の高性能を確保することが出来る。 【発明を実施するための最良の形態】

(8)

< 実施例 1 >

図1 は本発明の第1の実施形態であるシーケンスを例示する図である。単結晶Si基板 上に、高濃度p型単結晶SiGe層と高濃度n型単結晶Si層とからなる多層膜をエピタ キシャル成長により形成するときのシーケンスを示している。ステップgからステップ1 までの工程が、本願発明にいう第2の工程の相当する。ステップgでは、第1の結晶成長 (本願発明の第1の工程)が終了し、第2の工程がスタートする。そして、基板温度が所 定温度、例えば200 前後に降下するまでは、水素を供給する(ステップg)。そして 、基板温度が所定温度以下に降下すると、水素の供給を停止するのである(ステップh、 ステップi)。尚、ステップjでは、第2の成長室にて、第2の結晶成長の為、基板温度 を上昇させる。このステップjで、基板温度が所定温度以上になると、再び水素を供給す る。ステップk及び1では、結晶成長前の高温状態となるので、水素は勿論供給される。 以下に本実施例を各ステップに従って詳細に説明する。

【0033】

図2は、本発明の実施に用いるエピタキシャル成長装置の例である。本装置は、第1の 第1の成長室100、第2の成長室102、搬送室101、およびロードロック室103 からなる。異なる導電型の半導体層からなる多層膜において、ドーピング濃度やプロファ イルを正確に制御するには、成長室に残留するドーパントが膜中に取り込まれてドーピン グの効果が打ち消されてしまうことを回避する必要がある。この為、1つの成長室で p型 とn型のドーピングを両方実施するよりも、p型専用の成長室とn型専用の成長室で別々 に実施する方が好都合である。本実施例では、第1の成長室100で高濃度 p型単結晶 S iGe層の成長を行い、第2の成長室102で高濃度 n型単結晶 S i層の成長を実施して いる。成長室と導電型の組み合わせについては、本実施例と逆の場合であっても可能であ る。尚、第1の成長室、第2の成長室、搬送室などの内部構成は通例のものと同様でよい ので、詳細説明は省略する。

[0034]

まず始めに、第1の成長室100において、Si基板上へのp型単結晶SiGe層の成 30 長を行う。Si基板表面のクリーニングを行うため、H₂雰囲気中で基板を加熱した後エ ピタキシャルを行うが、エピタキシャル成長の前後にもH₂を導入している。Si₂H。 とGeH₄とはエピタキシャル成長の原料ガスとして用いており、第1の成長室100に 供給している水素希釈したB₂H。はp型のドーピングガスである。 【0035】

第1の成長室100での成長が終了したら、次に第2の成長室102で高濃度n型単結 晶Si層を成長するため、第1の成長室100から搬送室を介して第2の成長室に基板を 搬送する。この後、p型単結晶SiGe層上に、n型単結晶Si層を第2の成長室にてエ ピタキシャル成長する。ここで、第1の成長室の場合と同じように、エピタキシャル成長 前にH₂を導入している。Si₂H₆はエピタキシャル成長の原料ガスであって、第2の 成長室に水素希釈して導入しているPH₃はn型のドーピングガスとして使用している。 【0036】

図3は、図1に示した成長のシーケンスと図2に示したエピタキシャル成長装置を用いて形成される、単結晶基板1上に、高濃度p型単結晶SiGe層9と高濃度n型単結晶S i層11を形成した多層膜の断面構造図である。以下では、この構造を得るために行う各 プロセスを図1から図3を使って具体的に説明していく。 【0037】

まず始めに、汚染物やパーティクルを取り除くため、硫酸と過酸化水素水を成分に持つ 溶液と水酸化アンモニウム、過酸化水素水、及び水の混合液によりSi基板を洗浄する。 エピタキシャル成長装置に基板を設置する直前に、表面に形成されている酸化膜を除去す 10

るために基板をフッ酸水溶液により洗浄し、次いで純水に浸すことによって基板表面に存 在するSi原子の水素終端処理を行う。この処理には、Si表面における自然酸化膜の再 形成を最小限に抑えるという利点がある。そして、単結晶Si基板1を半導体製造装置の ロードロック室103に設置して真空引きを開始する。搬送室101への水分、酸素、炭 素の混入を防ぐため、ロードロック室103を約1×10^{・5}Pa以下に排気したら、基 板を搬送室101経由で第1の成長室100に設置する。搬送室101や第1の成長室1 00、さらに後述する第2の成長室102の圧力についても、基板表面が汚染されないよ うにするため、約1×10⁻⁵Pa以下の真空状態であれば好適である。尚、第1の成長 室100、第2の成長室102、搬送室101において、これ以降のステップで特にガス を供給していなければこの圧力が維持されていることは言うまでもない。次に、基板の洗 浄後に形成された自然酸化膜や汚染物を除去するため、基板のクリーニングを行う。尚、 本実施例では、以下に日。雰囲気下において高温加熱する方法を説明するが、これ以外に もクリーニングガスを用いて基板を加熱する方法や、超高真空中において基板を1000

(9)

程度に加熱する方法などを用いることができる。クリーニングを行うため、第1の成長 室100に清浄なH。ガスを5000sccm供給する(図1のステップa)。尚、各ス テップa、b、cなどは、図1の上部に符号を付して示した。ここで、H,ガス中の水分 濃度は、クリーニング効果が充分得られるようにするため、約50ppb以下が好適であ る。後の工程で第1の成長室100と第2の成長室102に供給するH2中の水分濃度に ついても、この値以下に抑制することが望ましい。又、 H₂ガスの流量は本実施例では 5 000sccmとしているが、この流量は一例に過ぎず、クリーニング中に所定の圧力を 得るために必要な流量であればよい。更に、クリーニング中の圧力は、基板表面に均一に ガスが供給されるように10Pa以上であって、装置の安全を保つために、大気圧以下で あれば好適である。 H₂ ガスの供給後は、引き続いて S i 基板の加熱を開始する(ステッ プ b)。加熱方法には、代表的には抵抗ヒータやランプヒータを用いるものがある。基板 をクリーニング温度まで加熱したら、その温度を所定の時間維持する(ステップc)。ク リーニングにおける基板温度は、自然酸化膜や汚染物の除去が効果的に行われる温度とし 以上であれば良く、又、 S i 基板表面の良好な状態を維持できる温度として 1 **て600** 以下とすれば好適である。又、クリーニング時間はクリーニング温度との関係で 0 0 0 決定すれば良い。例えば600 の場合は30分程度かかるが、高温ほど自然酸化膜や汚 染物は早く除去されることから1000 の場合は1分程度と少なくて済む。本実施例で は、基板中のドーパントを熱拡散させないこととクリーニング時間の最短化を両立させる ため、850 、5分という組み合わせを選択している。以上のクリーニングを終了した 後、基板をエピタキシャル成長温度まで下げ(ステップd)、基板温度を維持する(ステ ップ e)。これらのステップでは、クリーニングした後の S i 基板に汚染物が付着するの を防ぐため、表面に清浄な水素ガスを供給し続けることが望ましい。H 。ガス流量は最低 限の汚染防止の効果が得られる1sccm以上がよく、この後のエピタキシャル成長の開 始時にガスの流量差によって基板温度が大きく変化することを防ぐため、次のエピタキシ ャル成長中に供給するガスの総流量と概ね等しいことが望ましい。

この後、H 。ガスの供給を停止すると同時に、原料ガスとp型のド-ピングガスの供給 40 することにより、高濃度 p型単結晶 S i G e 層 9 のエピタキシャル成長を開始する(ステ ップf)。

[0039]

エピタキシャル成長方法としては、ターボ分子ポンプを用いて超高真空に排気した状態 で原料ガスを導入し低圧の分子流領域で成長を行う超高真空CVD(UHV/CVD)法 や、多量の水素ガスをキャリアガスとして導入しながら成長を行う減圧CVD(LPCV D)法を用いることができる。以下に、これらの成長法での成長条件について説明する。 [0040]

UHV/CVD法によりエピタキシャル成長するとき、分子流領域で行い、かつ成長温 度が比較的低いことから、原料ガスには反応性の高いものを使用する。SiGe層を成長

10

20



する場合には、例えば、Siの原料ガスとしてSi2H。、Geの原料ガスとしてGeH ₄を用いる。 SiとGeは全率固溶であることから、これらのガスの流量を制御すること により、SiGe層中におけるGe組成比の制御を任意に変化させることができる。更に 、ガス流量により成長圧力を10Pa以下に制御すれば、エピタキシャル層を均一に成長 させることが可能となる。ここで、この成長圧力は一般的な値を示したものであって、均 一成長に望ましい圧力は反応室の形状や真空ポンプの排気速度に依存する。成長温度は、 エピタキシャル層の結晶性悪化や成長時間の増大によるスループット低下を防ぐために 4 以上とし、加えて良好な表面モフォロジーを得るために650 以下に設定すれば 0 0 よい。以上のことから、例えばSi,H。を3sccm、GeH∡を3sccm供給し、 成長温度を550 に設定すれば、Ge組成比15%のSiGe層を形成することができ る。尚、次のステップgでは、Hぅガスを再び供給しているが、エピタキシャル層の品質 に特に影響は与えない。従って、H₂ガスの供給は、本実施例のようにエピタキシャル成 長が終了した時点から始める必要は必ずしもなく、成長の開始時点や途中からでも可能で ある。成長中にH2ガスを供給する場合でも、原料ガスとドーピングガスの分圧の合計は H。ガスを供給しないときとほぼ同じとすればよい。 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$

一方、LPCVD法によって成長を行うとき、原料ガスとしてUHV/CVD法に使用 するガスよりも反応性の低いものを供給する。これは、もし原料ガスの反応性が高ければ 気相中の反応が生じてしまい、堆積する膜の結晶性が悪化する原因となるからである。こ の為、Siの原料ガスとしては、例えばモノシラン(SiH₄)やジクロルシラン(Si H₂ Cl₂)など、Siの水素化物や塩化物系ガスを用いるのが好適である。Geの原料 ガスには、GeH₄以外にもSiの場合と同様に、Geの水素化物や塩化物系ガスを用い ることができる。これらのガス流量を制御することにより、UHV/CVD法のときと同 様に、SiGe層中のGe組成比を変化させることができる。更に、原料ガスとキャリア ガスである水素の流量を制御し、例えば成長圧力を約1000Paから約10000Pa に維持する。成長温度としては、ガスの分解と良好な結晶性を同時に実現するため、60 0 から800 程度に設定すればよい。

[0042]

又、 p 型のドーピングを行うためには、 U H V / C V D 法とL P C V D 法のどちらであっても、 原料ガスと同時にドーピングガスを供給することによって可能である。 p 型不純物の添加には、 B などのIII族元素を含むドーピングガス、 例えば B 2 H 6 などを用いればよい。 尚、 以上においてエピタキシャル成長条件について種々の具体例を示したが、それら以外の条件であっても、エピタキシャル成長可能な範囲ならば本工程に適用することが可能である。

[0043]

前述したように、以下、ステップgからステップ1までが、本願発明の第2の工程に相 当する。

[0044]

高濃度 p 型単結晶 S i G e 層 9 を成長させた後、原料ガスとドーピングガスの供給を停止させると同時に H₂ ガスの導入を開始し、基板温度を低下させる(ステップg)。 【 0 0 4 5 】

次いで、基板温度が所定の値以下になったらH₂ ガスの供給を停止して、引き続き基板 温度を低下させる(ステップh)。エピタキシャル層の表面を終端している水素が脱離し て表面に水分、酸素、炭素などが吸着してしまうことを回避するため、H₂ ガスの導入を 停止するときの基板温度は、表面から水素が脱離する温度より低いことが好適である。こ のため、例えばSi層の表面であれば、基板温度約400 以下でガスの導入を停止する ことが望ましい。SiGe層の表面ならば、Si原子からよりもGe原子からの方が水素 原子は脱離しやすいので、ガスの導入は基板温度約300 で停止すれば好適である。又 、表面から水素が脱離せず水素終端表面が維持されている基板温度領域であっても、表面 にH₂ ガスを供給し続けると表面構造は温度に従って変化する。例えば、水素終端Si(10

20



(11)

100)表面の場合、基板温度が約150 に低下するまでは、表面のSi原子1個に対 し水素原子が1個結合しているモノハイドライドが形成されている。しかし約150 以 下になると、モノハイドライドだけでなく、表面のSi原子1個に対し水素原子が2個結 合しているダイハイドライドが形成される。そして、基板温度が約40 以下に低下する と、モノハイドライドの形成は殆ど見られなくなり、表面の大半はダイハイドライドが形 成されていることになる。このような変化は、Ge組成比が30%以下であれば表面の主 成分はSiであることから、本実施例のようにSiGe層であってもほぼ同様である。一 方、水素終端Siの結晶面(100)面の表面であっても表面にHっガスを供給していな ければ、基板温度が約150 以下のときでもダイハイドライドは形成されず、モノハイ ドライドの構造が維持される。水素終端Siの結晶面(100)面の表面への酸素原子の 吸着は、モノハイドライドよりもダイハイドライドが形成されているときの方が起きやす い。この為、基板温度が約150 以下の状態で日。ガスを供給すれば、エピタキシャル 層の表面が水分や酸素により酸化されやすくなる。従って、ステップトでのH。ガスの導 入を停止するときの基板温度は、約400 以下で、且つ約150 以上であることが好 適である。尚、ここでは、日。ガス導入停止時の基板温度を具体的な数値を挙げて説明し たが、こうした数値は、例えば第1の成長室100内のH,ガス分圧などにより上下する ことは言うまでもない。又、炭素などの酸素以外の汚染については、表面が水素終端され た基板であれば吸着しにくいため、上記のような基板温度に応じた日。ガス導入の切り替 えを行うことにより汚染を低減することができる。 [0046]

基板温度を低下させたら、第1の成長室から搬送室を介して第2の成長室に基板を搬送 する(ステップi)。本実施例では、搬送中の基板温度は室温となっているが、この温度 は単に一例であって、基板表面にモノハイドライドが形成されている基板温度約150 以下であれば好適である。

【0047】

搬送終了後、第2の成長室において、第2の半導体層を成長するため、再び基板を加熱 する(ステップj)。ここでは、加熱の途中でH2 ガスの供給を開始し、引き続きエピタ キシャル成長を行う温度まで基板温度を上昇させる(ステップk)。H2 ガスを供給し始 めるときの基板温度は、前述したステップgとステップhの場合と同様に考えればよい。 継続してH2 ガスを供給しつつ基板温度を安定化させたら(ステップ1)、H2 ガスの供 給を停止して原料ガスとn型のドーピングガスを導入することにより、高濃度 n型単結晶 Si層11のエピタキシャル成長を開始する(ステップm)。成長方法には、前述したU HV/CVD法やLPCVD法を本ステップでも同様に用いることが出来る。又、 n型の ドーピングガスを供給すれば可能である。 n型不純物の添加には、PやAsなどのIV族 元素を含むドーピングガス、例えばPH3 やアルシン(AsH3)などを用いればよい。 上記の成長法のうち好都合なものを選択することによって、高濃度 n型単結晶Si層11 を成長させたら、原料ガスとドーピングガスの供給を停止させると同時に基板温度を低下 させ(ステップn)、最後に第2の成長室102からロードロック室103に基板を戻す と、図3に示した多層膜構造が得られる。

[0048]

本実施例によれば、基板温度に応じてH₂ ガスの供給を切り替えていることから、基板 温度が低いときに基板表面が酸素や炭素で汚染されない。これにより、高濃度 p 型単結晶 S i G e 層 9 上に結晶性の良好な高濃度 n 型単結晶 S i 層 1 1 が成長するため、高品質な 多層膜の形成が可能となる。又、高濃度 n 型単結晶 S i 層 1 1 の成長前に高温のクリーニ ングを行う必要がないことから、高濃度 p 型単結晶 S i G e 層 9 の結晶性悪化が抑制され 、さらにドーパントの熱拡散による再分布も防ぐことができる。従って、この多層膜構造 を用いて形成する半導体装置の高速動作や抵抗低減などによる高性能化が可能となる。 【0049】

< 実施例 2 >

30

10

20

40

図4 は本発明の第2の実施形態を示すシーケンスの図である。図4 は、単結晶 S i 基板 1 上に、高濃度 p 型単結晶 S i G e 層 9 と高濃度 n 型単結晶 S i 層 1 1 からなる多層膜を エピタキシャル成長により形成するときのシーケンスである。第1の実施例と本実施例で 異なる点は、次の点である。第1の実施例では、第1の成長室100で成長させた高濃度 p 型単結晶 S i G e 層 9 上に、第2の成長室で高濃度 n 型単結晶 S i 層を成長させていた 。しかし、本実施例では、高濃度 p 型単結晶 S i G e 層 9 の成長を行った第1の成長室1 00で、高濃度 n 型単結晶 S i 層の成長も行っていることである。 【0050】

ステップgからステップ1までの工程が、本願発明にいう第2の工程の相当する。ステ ップgでは、第1の結晶成長(本願発明の第1の工程)が終了し、第2の工程がスタート する。そして、基板温度が所定温度に降下するまでは、水素を供給する(ステップg)。 そして、基板温度が所定温度以下に降下すると、水素の供給を停止するのである(ステッ プト、ステップi)。尚、ステップjでは、第2の成長室にて、第2の結晶成長の為、基 板温度を上昇させる。このステップjで、基板温度が所定温度以上になると、再び水素を 供給する。ステップk及び1では、結晶成長前の高温状態となるので、水素は勿論供給さ れる。以下に本実施例を各ステップに従って詳細に説明する。

[0051]

 $\begin{bmatrix} 0 & 0 & 5 & 2 \end{bmatrix}$

多層膜の形成は、第1の成長室100におけるSi基板1上への高濃度p型単結晶Si Ge層9の成長から開始する。基板温度、H₂ガス流量、エピタキシャル成長の原料ガス であるSi₂H₆とGeH₄の流量、およびp型のドーピングガスである水素希釈したB 2H₆の流量は第1の実施例と同様である。

20

10

高濃度 p 型 単 結 晶 S i G e 層 9 の 成 長 が 終 了 し た ら 、 次 に 第 1 の 成 長 室 の ク リ ー ニ ン グ を行うため、第1の成長室100から搬送室101に基板を移動させる。搬送室101で の基板温度は例えば室温である。そして、この後、多層膜を形成する基板1とは別に準備 していた基板を第1の成長室100に搬送する。基板の種類としては単結晶Si基板でも 構わないが、高温のクリーニングを行うためには、表面にSi酸化膜を形成したSi基板 や S i C 基板などが好適である。別基板の搬送終了後、第1の成長室100にクリーニン グガスを導入する。クリーニングガスとしては、H2ガスやCl2ガス、HClガス或い はこれらの混合ガスなどを用いることができる。次いで、基板の加熱を開始する。クリー ニングを行う基板温度としては、充分なクリーニング効果を得るために1000 以上で あることが望ましい。次いで、基板を高温の状態で一定時間維持する。この時間は基板温 度が高いほど短くすることが可能であり、例えば基板温度が1200 ならば5分程度で ある。この後、第1の成長室100内のガスを排気するとともに、基板温度を低下させて クリーニングを終了する。第1の成長室100のクリーニングが終了したら、再び基板を 搬 送 室 1 0 1 か ら 第 1 の 成 長 室 1 0 0 に 戻 す 。 こ の 後 、 第 1 の 成 長 室 1 0 0 で n 型 単 結 晶 S i 層 1 1 を成長する。基板温度、H 2 ガス流量、原料ガスの S i 2 H 。流量、およびド ーピングガスのPH₃流量は、第1の実施例と同様に扱うことができる。 [0053]

40

50

30

図5は、図4に示した半導体層を実施するに用いたエピタキシャル成長装置である。本 4 装置は、第1の実施例と違って第1の成長室100と搬送室101及びロードロック室1 03からなる。前述したが、異なる導電型の半導体層からなる多層膜中のドーピング濃度 やプロファイルを正確に制御するには、導電性の異なる不純物が残留することによってド ーピングの効果が打ち消されてしまうことを回避する必要がある。この為、本実施例では 、p型のドーピングを行った後に第1の成長室100のクリーニングを行うことによって メモリ効果の影響を低減した後、n型にドーピングした半導体層を形成する。 【0054】

本実施例によれば、1つの成長室でp型とn型のドーピングを両方行うことができる。 従って、第1の実施例に比べて装置の導入コストや維持費を低減できる。よって、本実施 例を用いて作製した半導体装置の製造コストが大幅に低下するという利点がある。 [0055]

< 実施例 3 >

図6は本発明の第3の実施形態を示す。図6は、SiGe HBTの縦断面構造を示して いる。 S i 基板 1 上に、いわゆる埋め込み層である高濃度 n 型単結晶 S i 層 2 、コレクタ の 一 部 と な る n 型 単 結 晶 S i 層 3 、 第 1 の コ レ ク タ ・ ベ ー ス 分 離 絶 縁 膜 4 、 コ レ ク タ 引 き 出し層となる高濃度n型単結晶Si層5、および素子分離絶縁膜6からなる半導体基板を 形成している。そして、HBTの真性領域を形成する部分とコレクタ引き出し層を形成す る部分を除いた基板表面上に第2のコレクタ・ベース分離絶縁膜7を形成し、表面に露出 しているn型単結晶Si層3上にコレクタとなるn型単結晶SiGe層8、ベースとなる 高濃度p型単結晶SiGe層9、及びエミッタとなる高濃度n型単結晶Si層11を順次 エピタキシャル成長させている。更に、高濃度 p 型単結晶 S i G e 層 9 と同時に、絶縁膜 7上に高濃度 p 型多結晶 S i G e 層 1 0 を形成している。又、エミッタの側面にはエミッ タ・ベース分離絶縁膜16を形成している。ベース引き出し電極としては、高濃度p型単 結晶SiGe層9の端部に接続させた単結晶領域17と、高濃度p型多結晶SiGe層1 0上に成長させた多結晶領域18からなる高濃度p型Si層を使用している。エミッタ引 き出し電極としては高濃度n型多結晶Si層20を形成しており、基板全面には開口部を 有する絶縁膜21を堆積している。更には、絶縁膜21の開口部の中に金属膜からなるコ レクタ電極22、ベース電極23、そしてエミッタ電極24を形成している。 [0056]

(13)

次に、図6に示した構造を有するHBTを作製するときのフローを、図7Aより図7E 20 に示す。これらの断面図は、本HBTの製造工程における代表的なものであり、又、HB Tの真性領域近傍における縦断面構造を示している。

[0057]

S i 基板に、イオン打ち込みによって、いわゆる埋め込み層として高濃度 n 型単結晶 S i 層 2 を形成した後、この上にコレクタの一部となる n 型単結晶 S i 層 3 を例えば化学気相堆積(C V D)法によりエピタキシャル成長させる。ここで、 n 型不純物には例えば P 、A s、 S n が好適であり、ベース・コレクタ耐圧の低下やベース・コレクタ間容量の増大を抑制するため、不純物濃度を約 1 × 1 0^{1 8} c m⁻³以下とすることが望ましい。 【0058】

HBTの真性部分とコレクタ引き出し層を形成する領域を除いて、例えばCVD法を用 30 いて、基板に第1のコレクタ・ベース絶縁膜4を堆積する。次いで、コレクタ引き出し層 となる高濃度n型単結晶Si層5を形成してから、絶縁膜からなる素子分離領域6を形成 する。

【 0 0 5 9 】

次いで、基板表面に第2のコレクタ・ベース分離絶縁膜7を堆積する。膜厚は、後ほど 選択成長させるコレクタ層の膜厚と同等とし、例えば50nm程度が好適である。この後 、パターンニングとエッチングを用いることにより、HBTの真性領域を形成する部分に ある第2のコレクタ・ベース分離絶縁膜7を、n型単結晶Si層3の開口面積よりも小さ くなるようにして除去し、開口部を形成する。この後、実施例1と同様の方法で基板の洗 浄を行い、半導体製造装置に基板を設置し、第1の実施例で説明した第2の成長室102 の方に基板を搬送する。実施例1と同様に基板をクリーニングしたら、基板を成長温度に 設定し、先ほど形成した開口部のみにコレクタとなるn型単結晶SiGe層8を選択成長 させる。このときの成長方法としては、前述したUHV/CVD法やLPCVD法が好適 である。

[0060]

UHV/CVD法によってエピタキシャル層を選択成長させるには、原料ガスと同時に エッチング反応を起こすHClやCl₂ などのハロゲン系ガスを供給するという方法があ る。例えば、ガス流量が3sccmのSi₂H₆とGeH₄に対し、10sccm程度の Cl₂を添加することによって、SiGe層を約200nmまで選択成長させることが可 能となる。もう1つの方法としては、エッチングガスを使用せずに、膜の堆積が開始され 10

50

るまでの時間が基板の材質によって異なるという成長特性を利用するものがある。堆積開 始までの時間を一般に潜伏時間と呼ぶが、単結晶上にエピタキシャル層を形成するとき、 単結晶表面を清浄な状態にしておくとほとんど潜伏時間無く、原料ガスの供給とほぼ同時 に成長が開始される。しかし、例えば絶縁膜上では、ガスの供給開始から一定の潜伏時間 を経過した後に成長が開始されることになる。従って、例えばSi表面が露出した開口部 を有する絶縁膜基板を使用したとき、絶縁膜上での堆積が始まるまでの間、Si表面上だ けにエピタキシャル層を選択的に形成することができる。選択性を向上させるには、絶縁 膜上の潜伏時間が長くなるように成長条件を調整すればよく、例えば原料ガスの供給量を 少なくしたり、成長温度を上昇させたりすればよい。以上の方法によって、例えばSi₂ H₆流量を3sccm、GeH₄流量を同じく3sccm、さらに成長温度を550 に 設定した場合、絶縁膜つきSi基板の開口部にならば、SiGe層を約100nmまで選 択成長させることが可能である。

【0061】

一方、LPCVD法により選択成長を実現するには、原料ガスとともにエッチングガスを供給する方法が好都合である。例えば、SiGe層を選択成長させるとき、ガス流量毎分10mlのSiH₄に加えて毎分20mlのHClを添加すればよい。
【0062】

又、 n 型のドーピングを行うためには、第 1 の実施例と同様に原料ガスとともに P H₃ などを供給すればよく、充分なベース・コレクタ耐圧を維持し、ベース・コレクタ間容量 が増大するのを抑制するため、ドーピング濃度は 1 × 1 0¹⁸ cm⁻³以下であれば好適 である。

【 0 0 6 3 】

又、ベースから拡散してくるドーパントのBの進入を防ぐため、 n 型単結晶SiGe層 8の全体または一部にCを同時に添加してもよい。これは、単結晶SiGe層中のBは点 欠陥である格子間Siを介して拡散するが、C添加により格子間Siが減少するからであ る。B拡散の抑制効果を得るためには、C組成比は約0.01%以上とすることが望まし い。しかし、単結晶Si層や単結晶SiGe層中ではCの固溶度が低いことから、C組成 比を増大させると結晶性が悪化しやすくなるという問題がある。この為、添加するCの組 成比は約5%以下とすることが好適である。

【0064】

n型単結晶SiGe層8を成長させた後、第1の実施例と同様に搬送室を経由して第1 の成長室に基板を搬送する。本実施例では第1の実施例に示した半導体多層膜の形成を用 いて説明を行うが、第2の実施例に示した方法も用いることができる。その為には、第1 の成長室100のクリーニングを行った後、第1の成長室100に基板を戻せばよい。以 下、他の実施例においても、半導体多層膜の形成方法に関しては同様である。そして、特 に、基板のクリーニングは行わずに基板全面に高濃度p型SiGe層を成長させる。この とき、n型単結晶SiGe層8上にはベースとなる高濃度p型単結晶SiGe層9、一方 、第2のコレクタ・ベース分離絶縁膜上には高濃度p型多結晶SiGe層10が形成され る。成長条件や方法は第1の実施例に示したものと同様であるが、成長可能な範囲におい て好都合な成長条件は変化させることが可能である。又、SiGe HBTの高性能化を 実現するには、薄いベース層の形成とベース不純物の高濃度化を両立する必要がある。従 って、高濃度p型単結晶SiGe層9の膜厚は10nm以下、そしてベースドーピング濃 度を1×10¹⁹ cm⁻³以上に設定することが望ましい。 【0065】

又、 G e は S i よりも格子定数が約4 . 2 % 大きいことから、 S i 基板上に成長させた S i G e 層には一般に格子歪みが内包される。格子歪みは、成長の始めでは S i G e 層に おける G e 組成比や膜厚を増大させるとともに増大するが、成長が進行すると緩和されや すくなる。格子歪みが緩和すると、 S i G e 層内部に転位や結晶欠陥が発生する。これは 、 H B T の動作性能を劣化させる原因になる。従って、ベースの G e 組成比は約50%以 下とすることが望ましい。更に、 S i 、又は S i G e 層に高濃度の B を添加すると、 B 原 10

30

子のクラスタリングにより結晶性が悪化ことから、ベースのドーピング濃度については約 5 × 1 0 ^{2 1} c m ^{- 3} 以下にすることが望ましい。 【 0 0 6 6 】

又、 n 型単結晶 S i G e 層と同じように、 B の熱拡散抑制を目的として高濃度 p 型単結晶 S i G e 層 9 の全体あるいは一部に C を同時に添加してもよい。添加できる C 組成比は n 型単結晶 S i G e 層 8 中と同程度である。

【 0 0 6 7 】

高濃度 p 型 S i G e 層の成長が終了したら、搬送室101を介して再び第2の成長室1 0 2 に基板を搬送する。そして、特に基板のクリーニングは行わずに高濃度 n 型 S i 層を 基板全面に成長させる。このとき、 p 型単結晶 S i G e 層 9 上にはエミッタとなる高濃度 p 型単結晶 S i 層 1 1、一方、 p 型多結晶 S i G e 層 1 0 上には高濃度 n 型多結晶 S i 層 1 2 が形成される。成長条件や方法は第 1 の実施例に示したものと同様であるが、成長可 能な範囲において好都合な成長条件は変化させることが可能である。又、 S i G e H B T の高性能化を実現するには、エミッタ抵抗の低減が不可欠である。この為、 高濃度 n 型 単結晶 S i 層 1 1 の膜厚を約 1 5 n m とするとき、エミッタドーピング濃度は 1 × 1 0² ⁰ c m⁻³以上であることが望ましい。又、 C には B だけでなく P の熱拡散を抑制する効 果があることから、高濃度 n 型単結晶 S i 層 1 1 の全体あるいは一部にも C を添加しても 良い。添加できる C 組成比は n 型単結晶 S i G e 層 8 や高濃度 p 型単結晶 S i G e 層 9 と 同程度である。以上により、図 7 A の構造を得る。

[0068]

次いで、基板全面に絶縁膜13、半導体層14、そして絶縁膜15を順次堆積したら、 エミッタ電極形成領域を除いていま堆積した各層をパターンニングとエッチングにより除 去し、ダミーエミッタを形成する。この後、さらなるエッチングによりエミッタ電極形成 領域以外の高濃度n型単結晶Si層9、そして高濃度n型多結晶Si層10を除去する。 以上により、図7Bの構造を得る。

【0069】

次に、エミッタ・ベース分離絶縁膜の一部となる絶縁膜16を基板全面に堆積したら、 ダミーエミッタの側面を残していま堆積した絶縁膜16を取り除く。この後、第1の実施 例で説明したものと同様の方法で基板の洗浄を行い、半導体製造装置に基板を設置したら 、第1の実施例によるところの第1の成長室100に基板を搬送する。以後、基板を特に クリーニングせずに、ベース引き出し電極となる高濃度 p 型 S i 層を選択成長する。この とき、高濃度 p 型単結晶 S i G e 層 9 の表面には高濃度 p 型単結晶 S i 層 1 7 が形成され 、さらに高濃度 p 型多結晶 S i G e 層 1 0 の上部には高濃度 p 型多結晶 S i 層 1 8 が形成 される。成長方法や条件については、実施例 1 で説明したものや本実施例の n 型単結晶 S i G e 層 8 を形成するときに用いたものと同様であるので、ここでは説明を省略する。膜 厚については、多結晶層中の粒界により抵抗率が高くなってしまう影響を最小限にするた め、約20 n m 以上を確保することが好適である。また、ドーピング濃度については、ベ ース抵抗が高くなってしまうことを回避するため、約1 x 1 0²⁰ cm⁻³以上とするの が望ましい。以上により、図7 C の構造を得る。

この後、HBTの真性領域とその周辺を除いて高濃度p型多結晶Si層18を取り去った後、絶縁膜19を基板全面に堆積する。次いで、絶縁膜15とSi層14を除去すると、図7Dの構造を得る。

【0071】

更にこの後、絶縁膜13を除去したら、エミッタ引き出し電極となる P ドープ高濃度 n 型多結晶 S i 層 20を堆積する。最後に、エミッタ引き出し電極形成領域とその周辺部を 除いて上記 n 型多結晶 S i 層 20を取り除いたら、本実施形態における H B T の真性領域 として、図7E に示す構造が完成する。

【0072】

本実施例によれば、図8に示すように、コレクタのn型単結晶SiGe層8、ベースの 50

10

20

高濃度 p 型単結晶 S i G e 層 9、エミッタの高濃度 n 型単結晶 S i 層 1 1 からなる多層膜 の各層の界面において酸素や炭素の汚染濃度を低く抑えることが可能となる。図 8 の上段 はバイポーラトランジスタの各部でのG e の含有率(G e 組成比)を示すグラフ、下段は バイポーラトランジスタの各部でのドーピング元素の分布をしめす。これら上下段のグラ フは結晶表面からの深さを合わせて示されている。

[0073]

本例では、結晶性が良好な多層膜が形成されることから、ベース抵抗やエミッタ抵抗の 低減によりHBTの動作速度が大きく向上するという利点がある。更に、界面汚染の抑制 はリーク電流の低減に非常に効果があり、又、単結晶層のエミッタを形成したことにより 、1/fノイズが低減されることから、高性能なSiGe HBTを実現することができ る。

[0074]

< 実施例4 >

図9は、本願発明に係る半導体装置の製造方法の第4の実施例であって、SiGe Н BTの縦断面構造を示している。本実施例はHBTの真性部分を自己整合的に形成してい る点で、第3の実施例に示したHBTの構造と異なる。Si基板51上に、いわゆる埋め 込み層となる高濃度 n 型単結晶 S i 層 5 2、コレクタの一部となる n 型単結晶 S i 層 5 3 、 第 1 の コ レ ク タ ・ ベ ー ス 分 離 絶 縁 膜 5 4 、 コ レ ク タ 引 き 出 し 層 と な る 高 濃 度 n 型 単 結 晶 S i 層 5 5 、および素子分離絶縁膜 5 6 からなる半導体基板を形成している。そして、 H BTの真性領域を形成する部分とコレクタ引き出し層を形成する部分を除いた基板表面上 に 第 2 の コ レ ク タ ・ ベ ー ス 分 離 絶 縁 膜 5 7 と 第 3 の コ レ ク タ ・ ベ ー ス 分 離 絶 縁 膜 5 8 を 形 成し、この上にはベース引き出し層となる高濃度p型多結晶Si層59を堆積し、更に絶 縁膜60を形成している。HBTの真性領域を形成する部分には開口部を設けており、そ の側壁に第1のエミッタ・ベース分離絶縁膜61を形成したら、開口部下部に高濃度コレ クタとなる n 型単結晶 S i 層 6 2 を形成する。開口部底面の n 型単結晶 S i 層 5 3 の表面 が露出している領域には、コレクタとなるn型単結晶SiGe層63、ベースとなる高濃 度p型単結晶SiGe層9、及びエミッタとなる高濃度n型単結晶Si層11を順次選択 エピタキシャル成長により形成している。更に、高濃度 p 型単結晶 S i G e 層 9 と同時に 、開口部に露出している高濃度p型多結晶Si層59の下部に外部ベースとなる高濃度p 型多結晶SiGe層64を形成している。又、エミッタの側面には第2のエミッタ・ベー ス分離絶縁膜65と第3のエミッタ・ベース分離絶縁膜66を形成している。更に、エミ ッタ引き出し電極として高濃度n型多結晶Si層67を形成しており、基板全面には開口 部を有する絶縁膜68を堆積している。更には、絶縁膜68の開口部の中に金属膜からな るコレクタ電極69、ベース電極70、そしてエミッタ電極71を形成している。 [0075]

図10Aより図10Dに、図9に示した構造を有するHBTを実現するための製造方法 のフロー図を示す。これらの図は、HBTの製造工程のうち主要なものを示しており、更 にHBTの真性領域近傍における縦断面構造を示している。

【0076】

S i 基板 5 1 上にいわゆる埋め込み層である高濃度 n 型単結晶 S i 層 5 2 から素子分離 40 絶縁膜 5 6 までを形成する工程は、第 3 の実施例の場合と同様であるので説明は省略する

[0077]

次に、基板上にSi酸化膜が好適な第2のコレクタ・ベース分離絶縁膜57とSi窒化 膜が好適な第3のコレクタ・ベース分離絶縁膜58を形成する。さらに、ベース引き出し 層となる高濃度p型多結晶Si層59、及び絶縁膜60を順に堆積する。この後、HBT の真性領域を形成する部分にある絶縁膜60とp型多結晶Si層59に開口部を形成し、 さらに、この開口部の側壁にエミッタ・ベース分離絶縁膜61を形成した後、開口部にイ オン打ち込み法により、高濃度コレクタとなるn型単結晶Si層62を形成する。このと き、不純物濃度は、コレクタの空乏層が拡がることによりコレクタ内における電子の走行 10

20



時間が増大し、トランジスタの動作速度が低下するのを防ぐため、約1×10¹⁸ cm⁻³ とすれば好適である。以上により、図10Aに示す構造を得る。 【0078】

次に、開口部において、第3のコレクタ・ベース分離絶縁膜58と第2のコレクタ・ベース分離絶縁膜57を例えばウェットエッチングにより除去し、n型単結晶Si層53の 表面を露出させる。このとき、ベース引き出し層59の下面も同時に露出する。以上により、図10Bに示す構造を得る。

【0079】

この後、第1の実施例や第3の実施例と同様の方法で基板の洗浄を行い、半導体製造装置に基板を設置し、第1の実施例で説明した第2の成長室の方に基板を搬送する。実施例 1と同様に基板のクリーニング後、基板が成長温度で安定になるのを待ってから、開口部 のみにコレクタとなるn型単結晶SiGe層63を選択成長させる。選択エピタキシャル 成長の方法は先の実施例で説明したものを同様に利用することができるので説明は省略す る。成長条件については、ベース引き出し層59の下面に露出した多結晶Si層の表面に n型多結晶SiGe層が成長しないような条件とすればよい。又、n型単結晶SiGe層 63の膜厚やドーピング濃度、更に、C添加に関しては、第3の実施例において説明した n型単結晶SiGe層8の場合と同様である。

【 0 0 8 0 】

次いで、第2の成長室から搬送室を介して第1の成長室に基板を搬送する。そして、特 に基板のクリーニングは行わずに、ベースとなる p 型単結晶 S i G e 層 9 を選択エピタキ シャル成長によって形成する。このとき、成長方法は先の実施例と同様のものを適用する ことが出来るが、成長条件については、絶縁膜上には多結晶層は成長しないが、ベース引 き出し層 5 9 の下面に露出した多結晶 S i 層の表面には外部ベースとなる高濃度 p 型多結 晶 S i G e 層 6 4 が成長するような条件とする。例えば、 n 型単結晶 S i G e 層 6 3 を形 成するときよりも高濃度 p 型単結晶 S i G e 層 9 を形成するときの成長圧力を上昇させれ ばよい。また、高濃度 p 型単結晶 S i G e 層 9 の膜厚やG e 組成比、ドーピング濃度、更 に C 添加に関しては、第3の実施例において説明したベース層のものと同様である。 【0081】

更にこの後、第1の成長室100から搬送室101を介して第2の成長室102に基板 を搬送する。そして、特に基板のクリーニングは行わずに、エミッタとなるn型単結晶S i層11を選択エピタキシャル成長によって形成する。このときの成長方法は先の実施例 と同様のものを適用することが出来る。しかし成長条件については、ベース引き出し層5 9の下面に形成された外部ベースとなる高濃度p型多結晶SiGe層64上に高濃度n型 多結晶Si層が形成されないような条件とする。又、高濃度n型単結晶Si層11の膜厚 やドーピング濃度、更に、C添加に関しては、第3の実施例において説明したエミッタ層 のものと同様である。以上により、図10Cに示す構造が得られる。 【0082】

次に、開口部の側壁に、第2のエミッタ・ベース分離絶縁膜65と第3のエミッタ・ベース分離絶縁膜66を順次形成する。次いで、エミッタ引き出し層となる高濃度のPを含んだp型多結晶Si層67を堆積したら、図10Dに示す本実施形態におけるSiGe HBTの真性領域が完成する。

【0083】

本実施例によれば、第3の実施例で示した図8と同じように、ベース/コレクタおよび エミッタ/ベース界面において酸素や炭素の汚染濃度を低く抑えることができる。これに より結晶性が良好な多層膜が形成され、第3の実施例のHBTと同様にベース抵抗やエミ ッタ抵抗の低減によるHBTの動作速度向上が可能という利点がある。更に、リーク電流 や1/fJイズが低減されるとともに、本実施例の場合は、真性ベースである高濃度p型 単結晶SiGe層9とベース引き出し層である高濃度p型多結晶Si層59とが、高濃度 p型多結晶SiGe層からなる外部ベース64を介して自己整合的に接合している。この ことから、寄生抵抗及び寄生容量を低減することができる。従って、高性能なSiGe 10

20



HBTの形成が可能である。

[0084]

< 実施例 5 >

図 1 1 は、本願発明の第 5 の実施例であって、 p M O D F E T の縦断面構造を示す図であ る。Si基板81上にnウェル84、バッファ層87を形成しており、この上には単結晶 S i 層と単結晶 S i G e 層からなる多層 膜 8 8、89、90、91を連続的にエピタキシ ャル成長させている。さらに、ゲート絶縁膜92とゲート電極93、そしてソース95a 及びドレイン95bを形成している。

[0085]

次に、図11に示した構造を有するpMODFETを作製するときのフローを図12A 10 より図12Dに示す。これらの図は、製造工程における代表的なものであり、またpMO DFETの真性領域近傍における縦断面構造を示している。

[0086]

S i 基板 8 1 上にフィールド絶縁 膜 8 2 を形成し、次に素子分離絶縁 膜 8 3 を形成する 。素子分離絶縁膜83は、絶縁膜と多結晶Siの積層膜であっても良い。次いで、基板全 面に絶縁膜85を形成する。この絶縁膜85は、後ほど行う選択エピタキシャル成長のマ スク材となることから、選択性の大きいSi酸化膜にすれば好適である。そして、pMO DFETを形成する領域にn型のドーパントを選択的にイオン注入することによりnウェ ル84を形成する。以上により、図12Aに示す構造を得る。 [0087]

次いで、pMODFETの真性部分を形成するために絶縁膜85とフィールド絶縁膜8 2 に 開 口 部 を 形 成 し 、 こ の 開 口 部 の 側 壁 に S i 窒 化 膜 8 6 を 選 択 的 に 形 成 す る 。 さ ら に こ の後、開口部内に単結晶SiGe層からなるバッファ層87を選択成長する。成長方法や 条件は、例えば第1の実施例に示したものを同様に用いることができる。ここで、Si基 板81上にSi窒化膜86の開口部を形成したことにより、Si酸化膜と比較して選択性 が弱くなることから、Si窒化膜上に多結晶Si又は多結晶SiGeが堆積しやすくなっ ている。しかし、エピタキシャル成長を続けると、Si窒化膜に接して単結晶Si又は単 結晶SiGe層が成長することから、開口部内にファセットの発生が抑制されたバッファ 層87を形成することが可能である。尚、側壁にSi窒化膜86を形成するかわりに、フ ィールド絶縁膜 8 2 を S i 窒化膜で形成してもよい。バッファ層 8 7 では S i 基板 8 1 側 から表面に向けてGe組成比を増加させる。これにより、バッファ層に内包される格子歪 みを緩和することによって、表面の結晶性は良好で、格子定数は単結晶SiGe層の値と なる仮想的な基板を形成する。例えば、Ge組成比をSi基板81側から表面側に向かっ て5%から30%まで均一に上昇させ、バッファ層87の膜厚を約1.5μmとすれば、 格子歪みが内部で完全に緩和する。又、均一ではなく、階段状にGe組成比を増加させる とバッファ層87の膜厚を低減することができ、約1.0µmで良好な結晶表面が得られ る。以上により、図12Bに示す構造を得る。

[0088]

次に、バッファ層 8 7 上に単結晶 S i と単結晶 S i G e からなる多層膜 8 8 、 8 9 、 9 0、91を選択エピタキシャル成長によって形成する。ここでも、成長方法や条件は例え 40 ば第1の実施例に示したものを同様に用いることができる。まず始めに、第1の成長室に 基板を搬送して、バッファ層87の上にはp型ドーパントを含んだキャリア供給層88を 選 択 エ ピ タ キ シ ャ ル 成 長 さ せ る 。 キ ャ リ ア 供 給 層 8 8 の G e 組 成 比 は 、 バ ッ フ ァ 層 8 7 の 表面側と同じ値にすればよく、ドーピング濃度はチャネル層への拡散を抑制するために1 × 1 0²⁰ c m⁻³以下であればよい。 膜厚は、エピタキシャル成長の制御性が良い 1 n m 以上とすれば好適である。次いで、第1の成長室100から搬送室101を介して第2の 成長室102に基板を搬送する。そして、特に基板のクリーニングは行わずに、キャリア を閉じこめるための障壁層となる単結晶SiGeからなるスペーサー層89を形成する。 G e 組成比はキャリア供給層 8 8 の表面側と同じ値にすればよく、膜厚は、エピタキシャ ル成長の制御性が良い1nmからチャネル層ヘキャリアが供給される50nmの範囲とす 50

20

ればよい。尚、これまでに説明した従来例では、第2の成長室102での成長のときn型 のドーピングを行っていたが、ドーピングガスを流さないことにより、スペーサー層89 のようなアンドープ層を形成することも可能である。更に、これは、第1の成長室につい ても同様に言えることである。この後、同じ第2の成長室102で、単結晶SiGe層か らなるチャネル層90を形成する。Ge組成比はスペーサー層89よりも高くすることに より圧縮歪みを受けた状態とする。例えば、スペーサー層89のGe組成比30%に対し て、チャネル層90のGe組成比を50%とする。これにより、チャネル層90は圧縮歪 みを受けて価電子帯のバンドが変化することから、チャネル層90における価電子帯の正 孔に対するエネルギーが下がり、量子井戸構造が形成される。キャリア供給層88から供 給されたキャリアはこの井戸層にたまり、二次元正孔ガスとなる。チャネル層90の膜厚 は、エピタキシャル成長の制御性が良い1nm以上とすればよい。さらにこの後、同じ第 2の成長室102で、キャリアの障壁層となるとともに、SiGe層の保護をする単結晶 Siからなるキャップ層91を形成する。膜厚は、ゲート電極からの制御を行うため、エ ピタキシャル成長の制御性が良い 1 n m からゲート電極でチャネル層のキャリアの制御が できる50nmであれば好適である。ここで、チャネル中のキャリアが不純物に散乱され ると移動度が低下してしまうため、チャネル層90中では、ドーパントの濃度を出来る限 り低くする必要がある。好ましくは 5 × 1 0¹⁶ c m⁻³以下とし、また 1 . 4 5 × 1 0¹⁰ cm⁻³以上とするのがよい。以上により、図12Cに示す構造を得る。

(19)

【0089】

本実施例では、キャリア供給層88がチャネル層90とバッファ層87の間にあるが、 キャリア供給層88はチャネル層90よりも表面側にあってもよい。その場合はチャネル 層、スペーサー層を第1の成長室100で形成し、このあと第2の成長室102に搬送し 、キャリア供給層、キャップ層を第2の成長室102で形成する。また、これらの多層膜 を形成する際には、第2の成長室102におけるドーパント濃度が十分に低くなっている ことが前提である。

[0090]

次いでゲート絶縁膜92とゲート電極93を形成し、このあとゲート電極の側壁にゲート・ソース及びゲート・ドレイン分離絶縁膜94を形成すると図12Dに示す構造を得る

[0091]

最後に選択的に p 型のドーパントをイオン注入することによりソース 9 5 a 及びドレイン 9 5 b を形成すると図 1 1 に示した構造を得る。

【0092】

本実施例では p M O D F E T とその製造方法を示したが、反対導電型の n M O D F E T についても、基本的にドーピングを p 型から n 型に変更するだけで構造や製造方法は p M O D F E T のものと同様に扱うことができる。

【 0 0 9 3 】

本実施例によれば、第1の成長室から第2の成長室に基板を搬送して多層膜の成長を行っているので、キャリア供給層以外でのドーパント濃度の低減と、界面の汚染物低減が実現される。従って、界面汚染に起因する欠陥により生じたエネルギー準位や界面準位によってキャリアが散乱されることがないことから、移動度の低下やリーク電流を抑制され、 さらに雑音特性の改善が可能となる。

【0094】

以上、本願発明を詳細に説明したが、以下に主な発明の実施の形態を列挙する。 (1)単結晶基板上に第1の成長室で第1の半導体層を形成する第1の工程と、前記第1 の工程の後に第1の成長室から搬送室を介して第2の成長室に基板の搬送を行う第2の工 程と、前記第2の工程後に前記第1の半導体層の上に第2の成長室で第2の半導体層を形 成する第3の工程を少なくとも有する半導体装置の製造方法であって、前記第2の工程に おいて、第1の半導体層の表面原子数よりも第1の半導体層の表面原子と結合している水 素の原子数の方が少ないときは水素を供給し、第1の半導体層の表面原子数よりも第1の 30

20

10

50

半導体層の表面原子と結合している水素の原子数の方が多いときは水素の供給を停止する ことを特徴とする半導体装置の製造方法。

(2)単結晶基板上に第1の成長室で第1の半導体層を形成する第1の工程と、前記第1 の工程の後に第1の成長室から搬送室に基板の搬送を行い、さらにこの後搬送室から第1 の成長室に基板を戻す第2の工程と、前記第2の工程の後に前記第1の半導体層の上に第 1の成長室で第2の半導体層を形成する第3の工程を少なくとも有する半導体装置の製造 方法であって、前記第2の工程において、第1の半導体層の表面原子数よりも第1の半導 体層の表面原子と結合している水素の原子数の方が少ないときは水素を供給し、第1の半 導体層の表面原子数よりも第1の半導体層の表面原子と結合している水素の原子数の方が 多いときは水素の供給を停止することを特徴とする半導体装置の製造方法。

(3)前記第1の半導体層の表面原子数よりも第1の半導体層の表面原子と結合している 水素の原子数の方が少なくなる温度が250 以上500 以下である前項(1)又は(2)に記載の半導体装置の製造方法。

(4)前記第1の半導体層の表面原子数よりも第1の半導体層の表面原子と結合している 水素の原子数の方が多くなる温度が50 以上250 以下である前項(1)より(3) に記載の半導体装置の製造方法。

(5)前記第1の工程で第1導電型の第1の半導体層を形成し、前記第3の工程で第1導 電型と反対導電型である第2導電型の第2の半導体層を形成することを特徴とする前項(1)より(4)に記載の半導体装置の製造方法。

(6)前記単結晶基板はSi、或いはSiとGeとを主成分としての含有量を含んでいる 20 前項(1)より(5)に記載の半導体装置の製造方法。

(7)前記第1の半導体層はSi、或いはSiとGeとを主成分としての含有量を含んでいる前項(1)より(6)に記載の半導体装置の製造方法。

(8)前記第2の半導体層はSi、或いはSiとGeとを主成分としての含有量を含んでいる前項(1)より(7)に記載の半導体装置の製造方法。

(9)前記第1導電型の不純物がBであって、前記第2導電型の不純物がPあるいはAs である前項(5)より(8)に記載の半導体装置の製造方法。

(10)前記第1導電型の不純物がPあるいはAsであって、前記第2導電型の不純物が
Bである前項(5)より(8)に記載の半導体装置の製造方法。

(11)前記第1の半導体層と前記第2の半導体層の少なくともどちらか一方にCを添加 30 している前項(1)より(10)に記載の半導体装置の製造方法。

【0095】

以下は、本願発明になる半導体装置の代表的な諸形態である。 (12)単結晶基板上に形成された、ドーピング濃度が1×10¹⁹ cm⁻³以上である 第1導電型の第1の半導体層と、該第1の半導体層上に形成された、ドーピング濃度が1 ×10¹⁹ cm⁻³以上である、第1導電型と反対導電型である第2導電型の第2の半導 体層とを有し、前記第1の半導体層と前記第2の半導体層の界面における酸素濃度と炭素 濃度が共に約1×10¹⁹ cm⁻³以下であることを特徴とする半導体装置。 (13)単結晶基板上に形成された、ドーピング濃度が1×10¹⁹ cm⁻³以上である 第1導電型の第1の半導体層と、該第1の半導体層上に形成された、ドーピング濃度が5 ×10¹⁷ cm⁻³以下である、第1導電型と反対導電型である第2導電型の第2の半導 体層とを有し、前記第1の半導体層と前記第2の半導体層の界面における酸素濃度と炭素 濃度が共に約1×10¹⁹ cm⁻³以下であることを特徴とする半導体装置。 【0096】

上記した半導体装置は、例えばHBTの場合、ヘテロ接合界面における酸素・炭素濃度 低減により、エミッタからコレクタへの電子の拡散が抑制されることがない。これによっ て、コレクタ電流が増大し、さらに電流増幅率が向上することからHBTが高性能化する 。又、MODFETの場合には、ヘテロ接合界面の酸素・炭素濃度が低減すると、界面散 乱が抑制されることによりモビリティが向上することからMODFETが高性能化する。 より具体的には動作速度が向上する。

50

40

(21)

[0097]

以上、本願諸本発明によれば、複数の半導体層からなる多層膜において、基板搬送中の 汚染を抑制して各半導体層の界面における酸素や炭素濃度を低減することによって、結晶 性の向上を可能とするものである。本発明を利用しての半導体装置の諸特性の向上は、そ の設計に勿論依存するが、例えば、動作速度の向上であり、リーク電流が抑制、1/fノ イズの低減などを具体的に例示することが出来る。例えば、SiGe HBTにおける高 濃度の p 型 単 結 晶 半 導 体 層 か ら な る ベ ー ス と 高 濃 度 の n 型 単 結 晶 半 導 体 層 か ら な る エ ミ ッ タを形成すれば、動作速度が大幅に向上するだけでなく、リーク電流が抑制され、1/f ノイズが低減できる。従って、HBTだけでなく、これを用いた集積回路の高性能化が達 成も可能である。 【図面の簡単な説明】 [0098]【図1】図1は、本発明に係る半導体装置の製造方法の第1の実施形態であって、成長シ ーケンスを示す図である。 【図2】図2は、図1に示した成長を実施するために必要な半導体製造装置の構成図であ ລຸ 【 図 3 】 図 3 は、 図 1 に 示 し た 成 長 シ ー ケ ン ス に よ り 製 造 し た 半 導 体 装 置 の 断 面 構 造 を 示 す図である。 【図4】図4は、本発明に係る半導体装置の製造方法の第2の実施形態であって、成長シ ーケンスを示す図である。 【図5】図5は、図4に示した成長を実施するために必要な半導体製造装置の構成図であ る。 【図6】図6は、本発明に係る半導体装置の製造方法の第3の実施形態であって、SiG HBTの縦断面構造を示す図である。 【 図 7 A 】 図 7 A は、 図 6 に 示 し た 本 願 発 明 に 係 る H B T の 製 造 方 法 を 工 程 順 に 示 す 部 分 拡大断面図である。 【図7B】図7Bは、図6に示した本願発明に係るHBTの製造方法を工程順に示す部分 拡大断面図である。 【 図 7 C 】 図 7 C は、 図 6 に示 した本 願 発 明 に 係 る Η Β Τ の 製 造 方 法 を 工 程 順 に 示 す 部 分 拡大断面図である。 【図7D】図7Dは、図6に示した本願発明に係るHBTの製造方法を工程順に示す部分 拡大断面図である。 【 図 7 E 】 図 7 E は、 図 6 に 示 し た 本 願 発 明 に 係 る Η Β Τ の 製 造 方 法 を 工 程 順 に 示 す 部 分 拡大断面図である。 【図8】図8は、図6に示したSiGe HBTの真性領域におけるプロファイルを示す 図である。 【図9】図9は、本発明に係る半導体装置の製造方法の第4の実施形態であって、SiG HBTの縦断面構造を示す図である。 е 【図10A】図10Aは、図9に示した本願発明に係るHBTの製造方法を工程順に示す 部分拡大断面図である。 【図10B】図10Bは、図9に示した本願発明に係るHBTの製造方法を工程順に示す 部分拡大断面図である。 【図10C】図10Cは、図9に示した本願発明に係るHBTの製造方法を工程順に示す 部分拡大断面図である。 【図10D】図10Dは、図9に示した本願発明に係るHBTの製造方法を工程順に示す 部分拡大断面図である。 【図11】図11は、本発明に係る半導体装置の製造方法の第5の実施形態であって、M ODFETの縦断面構造を示す図である。 【図12A】図12Aは、図11に示した本願発明に係るMODFETの製造方法を工程 順に示す部分拡大断面図である。

20

10

30

【図12B】図12Bは、図11に示した本願発明に係るMODFETの製造方法を工程 順に示す部分拡大断面図である。 【図12C】図12Cは、図11に示した本願発明に係るMODFETの製造方法を工程 順に示す部分拡大断面図である。 【図12D】図12Dは、図11に示した本願発明に係るMODFETの製造方法を工程 順に示す部分拡大断面図である。 【図13】図13は、従来例の半導体装置の製造方法の実施形態であって、成長シーケン スを示す図である。 【符号の説明】 [0099]1、51、81:単結晶Si基板、2、52:高濃度n型単結晶Si埋め込み層、3、5 3 : n 型単結晶 S i 層、 4 、 5 4 : 第 1 のコレクタ・ベース分離絶縁 膜、 5 、 5 5 : 高濃 度n型単結晶Siコレクタ引き出し層、6、56、83:素子分離絶縁膜、7、57:第 2のコレクタ・ベース分離絶縁膜、 8 、 6 3 : コレクタ n 型単結晶 S i G e 層、 9 : ベー ス高濃度 p 型単結晶 S i G e 層、10:高濃度 p 型多結晶 S i G e 層、11:エミッタ高 濃度 n 型単結晶 S i 層、 1 2 : 高濃度 n 型多結晶 S i 層、 1 3、 1 5、 1 9、 2 1、 6 0 、 6 8 、 8 5 : 絶 縁 膜 、 1 4 : 半 導 体 層 、 1 6 : エ ミ ッ タ ・ ベ ー ス 分 離 絶 縁 膜 、 1 7 : ベ ー ス 引 き 出 し 電 極 (高 濃 度 p 型 単 結 晶 S i 層) 、 1 8 、 5 9 : ベ ー ス 引 き 出 し 電 極 (高 濃 度p型多結晶Si層)、20、67:エミッタ引き出し電極(高濃度n型多結晶Si層) 、22、69:コレクタ電極、23、70:ベース電極、24、71:エミッタ電極、5 8: 第3のコレクタ・ベース分離絶縁膜、61: 第1のエミッタ・ベース分離絶縁膜、6 2:高濃度コレクタn型単結晶Si層、64:外部ベース(高濃度p型多結晶SiGe層))、65:第2のエミッタ・ベース分離絶縁膜、66:第3のエミッタ・ベース分離絶縁 膜、 8 2 :フィールド絶縁膜、 8 4 : n ウェル、 8 6 : S i 窒化膜、 8 7 :バッファ層、 88:キャリア供給層(p型単結晶SiGe層)、89:スペーサー層(単結晶SiGe 層)、90:チャネル層(単結晶SiGe層)、91:キャップ層(単結晶Si層)、9 2:ゲート絶縁膜、93 :ゲート電極、94:ゲート・ソース及びゲート・ドレイン 分離絶縁膜、95a:ソース、95b:ドレイン。

10







【図3】 図 3



















【図7B】 図7B



【 図 7 C 】 図 7 C







【図7E】 図7E



【図8】











【図 1 0 D】 図 1 0 D



【図11】 図 11



【図10B】 図10B



【図 1 0 C 】 図 10C







【 図 1 2 B 】 ☑ 12B



【図 1 2 C 】 図 1 2 C









フロントページの続き

F ターム(参考) 5F045 AA06 AA07 AB02 AB05 AC01 AC19 AD10 AD11 AE23 AF03 BB14 CA02 DQ17 EE14