## (12) 公開特許公報(A)

(11) 特許出願公開番号

## 特開2017-126791

(P2017-126791A)

(43) 公開日 平成29年7月20日 (2017.7.20)

(51) Int.Cl.	F I			テーマコード	(参考)	
HO1L 29/786	(2006.01) HOIL	29/78	617M	4 M 1 O 4		
HO1L 21/336	(2006.01) HO1L	29/78	617T	5F110		
HO1L 21/28	(2006.01) HOIL	29/78	619A			
	HO1L	29/78	618B			
	HO1L	29/78	617L			
	審査請	求有 請求項	<b>頁の数4 OL</b>	(全 47 頁)	最終頁に続く	
(21) 出願番号	特願2017-78080 (P2017-78080)	(71) 出願人	000153878			
(22) 出願日	平成29年4月11日 (2017.4.11)	株式会社半導体	エネルギー研究	所		
(62) 分割の表示	特願2013-51819 (P2013-51819)	F願2013-51819 (P2013-51819) 神奈川県厚木				
	の分割	(72)発明者	岡崎 健一			
原出願日	平成25年3月14日 (2013.3.14)		神奈川県厚木市	長谷398番地	株式会社	
(31) 優先権主張番号	特願2012-92323 (P2012-92323)		半導体エネルギ	一研究所内		
(32) 優先日	平成24年4月13日 (2012.4.13)	(72)発明者	宮本 敏行			
(33) 優先権主張国	日本国(JP)		神奈川県厚木市	長谷398番地	株式会社	
			半導体エネルギ	一研究所内		
		(72)発明者	野村 昌史			
			神奈川県厚木市	長谷398番地	株式会社	
			半導体エネルギ	一研究所内		
		(72)発明者	羽持 貴士			
			神奈川県厚木市	長谷398番地	株式会社	
			半導体エネルギ	一研究所内		
			最終頁に続く			

(54) 【発明の名称】半導体装置

(19) 日本国特許庁(JP)

(57)【要約】

【課題】酸化物半導体を用いた半導体装置において、電 気特性を向上させる。また、経時 変化や光ゲートBTストレス試験による電気特性の変動 の少ない、信頼性の高い半導体装 置を作製する。 【解決手段】ゲート電極と、ゲート電極の一部とゲート 絶縁膜を介して重なる酸化物半導 体膜と、酸化物半導体膜に接する一対の電極とを有する トランジスタにおいて、ゲート絶 縁膜を、膜密度が2.26g/cm<sup>3</sup>以上2.63g/ c m<sup>3</sup> 以下であり、電子スピン共 鳴法によって計測される信号において、g値が2.00 1に現れる信号のスピン密度が2 ×10<sup>15</sup> spins/cm<sup>3</sup>以下である絶縁膜で形成 する。 【選択図】図1



【特許請求の範囲】 【請求項1】 ゲート電極と、 前記ゲート電極上の窒化物半導体膜と、 前記窒化物半導体膜上のゲート絶縁膜と、 前記ゲート絶縁膜上の酸化物半導体膜と、 前記酸化物半導体膜と接する領域を有する一対の電極と、 前記酸化物半導体膜上の絶縁膜と、を有し、 前記酸化物半導体膜は前記ゲート電極と重畳する領域を有することを特徴とする半導体 装置。 【請求項2】 絶縁膜と、 前記絶縁膜上の酸化物半導体膜と、 前記酸化物半導体膜上と接する領域を有する一対の電極と、 前記酸化物半導体膜上のゲート絶縁膜と、 前 記 ゲ ー ト 絶 縁 膜 上 の 窒 化 物 半 導 体 膜 と

前記室化物半導体膜上のゲート電極と、を有し、

前記酸化物半導体膜は前記ゲート電極と重畳する領域を有することを特徴とする半導体

- 装置。
- 【請求項3】
  - 請求項1又は請求項2において、

前 記 絶 縁 膜 は 、 酸 化 シ リ コ ン ま た は 酸 化 窒 化 シ リ コ ン で あ る こ と を 特 徴 と す る 半 導 体 装 置 。

- 【請求項4】
- 請求項1乃至3のいずれか一項において、

前記ゲート絶縁膜は、酸化シリコンまたは酸化窒化シリコンであることを特徴とする半導体装置。

- 【発明の詳細な説明】
- 【技術分野】
- 【0001】
- 本発明は、電界効果トランジスタを有する半導体装置に関する。
- 【背景技術】
- [0002]

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられ ているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコ ンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコ ン半導体を用いたトランジスタは、集積回路(IC)などにも利用されている。

[0003]

近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる 技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半 40 導体とよぶことにする。

[0004]

- 例えば、酸化物半導体として、酸化亜鉛、またはIn-Ga-Zn系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている(特許文献1及び特許文献2参照)。
- 【先行技術文献】
- 【特許文献】
- [ 0 0 0 5 ]
- 【特許文献1】特開2007-123861号公報
- 【特許文献 2 】特開 2 0 0 7 9 6 0 5 5 号公報

10

20

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 6 】

酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面ま たはゲート絶縁膜中に捕獲準位(界面準位ともいう。)があると、トランジスタのしきい 値電圧の変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するの に必要なゲート電圧を示すサブスレッショルド係数(S値)の増大の原因となる。この結 果、トランジスタごとに電気特性がばらつくという問題がある。

[0007]

また、酸化物半導体膜及びゲート絶縁膜の界面またはゲート絶縁膜中に捕獲準位が含まれ 10 ると、経時変化や光ゲートBT(Bias-Temperature)ストレス試験によ り、トランジスタの電気特性、代表的にはしきい値電圧が変動してしまうという問題があ る。

【 0 0 0 8 】

そこで、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性を向上 させることを課題の一とする。また、経時変化や光ゲートBTストレス試験による電気特 性の変動の少ない、信頼性の高い半導体装置を作製することを課題の一とする。

【課題を解決するための手段】

【 0 0 0 9 】

本発明の一態様は、ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸化 <sup>20</sup> 物半導体膜と、酸化物半導体膜に接する一対の電極とを有するトランジスタにおいて、酸 化物半導体膜に接する絶縁膜の一以上を膜密度が高く、且つ欠陥の少ない絶縁膜で形成す ることを特徴とする。

[0010]

本発明の一態様は、ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸化物半導体膜と、酸化物半導体膜に接する一対の電極とを有するトランジスタにおいて、ゲート絶縁膜を、膜密度が2.26g/cm<sup>3</sup>以上2.63g/cm<sup>3</sup>以下であり、電子スピン共鳴法によって計測される信号において、g値が2.001に現れる信号のスピン密度が2×10<sup>15</sup> spins/cm<sup>3</sup>以下である絶縁膜で形成することを特徴とする。

本発明の一態様は、ゲート電極と、ゲート電極の一部とゲート絶縁膜を介して重なる酸化 物半導体膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜のゲート絶縁膜と 接する面と反対の面において接する絶縁膜と、を有するトランジスタにおいて、ゲート絶 縁膜及び絶縁膜を、膜密度が2.26g/cm<sup>3</sup>以上2.63g/cm<sup>3</sup>以下であり、電 子スピン共鳴法によって計測される信号において、g値が2.001に現れる信号のスピ ン密度が2×10<sup>15</sup> spins/cm<sup>3</sup>以下である絶縁膜で形成することを特徴とする

【0012】

なお、ゲート絶縁膜、及びゲート絶縁膜の反対側の面において酸化物半導体膜と接する絶 縁膜は、酸化シリコンまたは酸化窒化シリコンである。

【発明の効果】

【0013】

酸化物半導体膜を有するトランジスタにおいて、酸化物半導体膜に接する絶縁膜に、膜密度が高く、欠陥の少ない絶縁膜を用いることで、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化や光ゲートBTストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。

【図面の簡単な説明】

【0014】

【図1】トランジスタの一形態を説明する上面図及び断面図である。

30

【図2】トランジスタの作製方法の一形態を説明する断面図である。 【図3】トランジスタの一形態を説明する断面図である。 【図4】トランジスタの作製方法の一形態を説明する断面図である。 【図5】トランジスタの一形態を説明する上面図及び断面図である。 【図6】トランジスタの作製方法の一形態を説明する断面図である。 【図7】トランジスタの一形態を説明する上面図及び断面図である。 【図8】トランジスタの一形態を説明する上面図及び断面図である。 【図9】トランジスタの一形態を説明する断面図である。 【図10】トランジスタの一形態を説明する断面図である。 【図11】半導体装置の一形態を説明する断面図である。 【図12】半導体装置の一形態を説明する回路図である。 【図13】半導体装置の一形態を示す回路図である。 【図14】半導体装置の一形態を示すブロック図である。 【図15】半導体装置の一形態を示すブロック図である。 【図16】半導体装置の一形態を示すブロック図である。 【図17】試料のスピン密度を説明する図である。 【図18】試料の膜密度を説明する図である。 【図19】トランジスタのしきい値電圧の変動を説明する図である。 【発明を実施するための形態】 **[**0015**]** 以下では、本発明の実施の形態及び実施例について図面を用いて詳細に説明する。ただし 、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくそ の形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、 本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではな い。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を 有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い 、その繰り返しの説明は省略する。 [0016]なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明 瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない また、本明細書にて用いる第1、第2、第3などの用語は、構成要素の混同を避けるため に付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を「 第2の」または「第3の」などと適宜置き換えて説明することができる。 「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などに は入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の 用語は、入れ替えて用いることができるものとする。 [0019]本明細書において、フォトリソグラフィエ程を行った後にエッチングエ程を行う場合は、 フォトリソグラフィエ程で形成したマスクはエッチングエ程後に除去するものとする。  $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ (実施の形態1) 本 実 施 の 形 態 で は 、 本 発 明 の 一 態 様 で あ る 半 導 体 装 置 、 及 び 当 該 半 導 体 装 置 の 作 製 方 法 に ついて図面を参照して説明する。 図1(A)乃至図1(C)に、半導体装置が有するトランジスタ10の上面図及び断面図 を示す。図1(A)はトランジスタ10の上面図であり、図1(B)は、図1(A)の一 点鎖線A - B間の断面図であり、図1 (C)は、図1 (A)の一点鎖線C - D間の断面図

(4)

30

20

10

40

である。なお、図1(A)では、明瞭化のため、基板11、下地絶縁膜13、トランジス タ10の構成要素の一部(例えば、ゲート絶縁膜17)、絶縁膜23などを省略している 。

【0022】

図1(B)及び図1(C)に示すトランジスタ10は、下地絶縁膜13上に形成されるゲート電極15と、下地絶縁膜13及びゲート電極15上に形成されるゲート絶縁膜17と、ゲート絶縁膜17を介して、ゲート電極15と重なる酸化物半導体膜19と、酸化物半導体膜19に接する一対の電極21と、を有する。また、ゲート絶縁膜17、酸化物半導体膜19、及び一対の電極21を覆う絶縁膜23を有する。

[0023]

本実施の形態に示すトランジスタ10は、ゲート絶縁膜17が、膜密度が高く、且つ欠陥 の少ない絶縁膜で形成されている。代表的には、ゲート絶縁膜17の膜密度が2.26g /cm<sup>3</sup>以上、理論膜密度である2.63g/cm<sup>3</sup>以下、好ましくは2.30g/cm <sup>3</sup>以上2.63g/cm<sup>3</sup>以下であり、ゲート絶縁膜17の膜密度が高い。また、電子ス ピン共鳴法(ESR)によって計測される信号において、シリコンのタングリングボンド を示すE'-center(g値が2.001)に現れる信号のスピン密度が2×10<sup>1</sup> <sup>5</sup> spins/cm<sup>3</sup>以下、さらに好ましくは検出下限(1×10<sup>15</sup> spins/cm <sup>3</sup>)以下であり、ゲート絶縁膜17に含まれるシリコンのダングリングボンドが極めて少 ない。このため、当該ゲート絶縁膜17を有するトランジスタ10のしきい値電圧の変動 が少なく、トランジスタ10は優れた電気特性を有する。

上記ゲート絶縁膜17となる絶縁膜としては、例えば厚さ5nm以上400nm以下、より好ましくは10nm以上300nm以下、より好ましくは50nm以上250nm以下 の酸化シリコン、酸化窒化シリコン等を用いることができる。

【0025】

以下に、トランジスタ10の他の構成の詳細について説明する。

【0026】

基板11の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板11として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI 基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、 基板11として用いてもよい。

[0027]

また、基板11として、可撓性基板を用い、可撓性基板上に直接、下地絶縁膜13及びト ランジスタ10を形成してもよい。または、基板11と下地絶縁膜13の間に剥離層を設 けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板11 より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ10は 耐熱性の劣る基板や可撓性の基板にも転載できる。

【0028】

下地絶縁膜13としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シ リコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒 化アルミニウム等がある。なお、下地絶縁膜13として、窒化シリコン、酸化ガリウム、 酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板11から 酸化物半導体膜19へ、アルカリ金属、水、水素等の不純物が拡散することを抑制できる

【0029】

ゲート電極15は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タング ステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金 属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニ 10



ウムのいずれかーまたは複数から選択された金属元素を用いてもよい。また、ゲート電極 15は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアル ミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜 上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造 、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チ タン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成す る三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブ デン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた 合金膜、もしくは窒化膜を用いてもよい。

[0030]

また、ゲート電極15は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化 物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物 、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加し たインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上 記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。 【0031】

また、ゲート電極15とゲート絶縁膜17との間に、In-Ga-Zn系酸窒化物半導体 膜、In-Sn系酸窒化物半導体膜、In-Ga系酸窒化物半導体膜、In-Zn系酸窒 化物半導体膜、Sn系酸窒化物半導体膜、In系酸窒化物半導体膜、金属窒化膜(InN 、ZnN等)等を設けることが好ましい。これらの膜は5eV以上、好ましくは5.5e V以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物 半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノー マリーオフ特性のスイッチング素子を実現できる。例えば、In-Ga-Zn系酸窒化物 半導体膜を用いる場合、少なくとも酸化物半導体膜19より高い窒素濃度、具体的には7 原子%以上のIn-Ga-Zn系酸窒化物半導体膜を用いる。

【0032】

酸化物半導体膜19は、少なくともインジウム(In)若しくは亜鉛(Zn)を含むこと が好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導体を 用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザー の一または複数を有することが好ましい。

【 0 0 3 3 】

スタビライザーとしては、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、アル ミニウム(A1)、またはジルコニウム(Zr)等がある。また、他のスタビライザーと しては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(P r)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム( Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウ ム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等がある

[0034]

例えば、酸化物半導体として、一元系金属酸化物である酸化インジウム、酸化スズ、酸化40亜鉛、二元系金属酸化物であるIn-Zn系金属酸化物、Sn-Zn系金属酸化物、Al-Zn系金属酸化物、Zn-Mg系金属酸化物、Sn-Mg系金属酸化物、In-Mg系金属酸化物、In-Ga系金属酸化物、In-W系金属酸化物、三元系金属酸化物であるIn-Ga-Zn系金属酸化物(IGZOとも表記する)、In-Al-Zn系金属酸化物、In-Sn-Zn系金属酸化物、Sn-Ga-Zn系金属酸化物、Al-Ga-Zn系金属酸化物、Sn-Al-Zn系金属酸化物、In-Hf-Zn系金属酸化物、In-La-Zn系金属酸化物、In-Ce-Zn系金属酸化物、In-Pr-Zn系金属酸化物、In-Nd-Zn系金属酸化物、In-Sm-Zn系金属酸化物、In-Eu-Zn系金属酸化物、In-Gd-Zn系金属酸化物、In-Tb-Zn系金属酸化物、In-Dy-Zn系金属酸化物、In-Ho-Zn系金属酸化物、In-Er-Zn系金属酸化

20

物、In-Tm-Zn系金属酸化物、In-Yb-Zn系金属酸化物、In-Lu-Zn 系金属酸化物、四元系金属酸化物であるIn-Sn-Ga-Zn系金属酸化物、In-H f - G a - Z n 系金属酸化物、 I n - A l - G a - Z n 系金属酸化物、 I n - S n - A l - Z n 系 金 属 酸 化 物 、 I n - S n - H f - Z n 系 金 属 酸 化 物 、 I n - H f - A l - Z n 系 金属酸化物を用いることができる。 [0035]なお、ここで、例えば、In-Ga-Zn系金属酸化物とは、InとGaとZnを主成分 として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、In とGaとZn以外の金属元素が入っていてもよい。 [0036]また、酸化物半導体として、In MO<sub>3</sub>(ZnO)<sub>m</sub>(m > 0、且つ、mは整数でない) で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた ーの金属元素または複数の金属元素を示す。また、酸化物半導体として、 In 2 SnO5 (ZnO) n(n>0、且つ、nは整数)で表記される材料を用いてもよい。 例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:Ζ n = 2 : 2 : 1 ( = 2 / 5 : 2 / 5 : 1 / 5 )、あるいはIn:Ga:Zn=3:1:2 (=1/2:1/6:1/3)の原子数比のIn-Ga-Ζn系金属酸化物やその組成の

20

10

しかし、これらに限られず、必要とする半導体特性及び電気特性(電界効果移動度、しき い値電圧等)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性及 び電気特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子 数比、原子間距離、密度等を適切なものとすることが好ましい。 【0039】

近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/

3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あ るいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn-Sn-Zn系金属酸化物やその組成の近傍の酸化物を用いるとよい。なお、金属酸化物の

原子数比は、誤差として上記の原子数比のプラスマイナス20%の変動を含む。

例えば、In-Sn-Zn系金属酸化物では比較的容易に高い移動度が得られる。しかし <sup>30</sup> ながら、In-Ga-Zn系金属酸化物でも、バルク内欠陥密度を低くすることにより移 動度を上げることができる。

【0040】

[0038]

また、酸化物半導体膜19に形成することが可能な金属酸化物は、エネルギーギャップが 2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように 、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低 減することができる。

[0041]

また、酸化物半導体膜19は、非晶質構造、単結晶構造、または多結晶構造であってもよい。

【0042】

また、酸化物半導体膜19は、例えば非単結晶を有してもよい。非単結晶は、例えば、C AAC(C Axis Aligned Crystal)、多結晶、微結晶、非晶質部 の一以上を有する。非晶質部は、微結晶、CAACよりも欠陥準位密度が高い。また、微 結晶は、CAACよりも欠陥準位密度が高い。なお、CAACを有する酸化物半導体を、 CAAC-OS(C Axis Aligned Crystal Oxide Sem iconductor)と呼ぶ。酸化物半導体膜19は、例えばCAAC-OSを有して もよい。CAAC-OSは、例えば、c軸配向し、a軸または/およびb軸はマクロに揃 っていない。 【0043】

(7)

50

酸化物半導体膜19は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導 体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、1nm以上10n m 未満のサイズの微結晶(ナノ結晶ともいう。)を膜中に含む。 [0044]酸化物半導体膜19は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物 半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無 秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非 晶質であり、結晶部を有さない。 [0045] なお、 酸化 物 半 導 体 膜 1 9 が 、 C A A C - O S 、 微 結 晶 酸 化 物 半 導 体 、 非 晶 質 酸 化 物 半 導 体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸 化物半導体の領域と、CAAC-OSの領域と、を有する。また、混合膜は、例えば、非 晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC-OSの領域と、の 積層構造を有してもよい。 [0046]なお、酸化物半導体膜19は、例えば、単結晶を有してもよい。  $\begin{bmatrix} 0 & 0 & 4 & 7 \end{bmatrix}$ 酸化 物 半 導 体 膜 1 9 は 、 複 数 の 結 晶 部 を 有 し 、 当 該 結 晶 部 の c 軸 が 被 形 成 面 の 法 線 べ ク ト ルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結 晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。そのような酸化物半導 体膜の一例としては、CAAC-OS膜がある。 [0048]ここでCAAC-OS膜の詳細について説明する。CAAC-OS膜に含まれる結晶部は ー辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子 顕微鏡(TEM:Transmission Electron Microscope )による観察像では、CAAC-OS膜に含まれる結晶部と結晶部との境界は明確ではな

い。また、 T E M によって C A A C - O S 膜には明確な粒界(グレインバウンダリーともいう。)は確認できない。そのため、 C A A C - O S 膜は、粒界に起因する電子移動度の低下が抑制される。

【0049】

CAAC-OS膜に含まれる結晶部は、例えば c 軸が CAAC-OS膜の被形成面の法線 ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつ a b 面に垂直な 方向から見て金属原子が三角形状または六角形状に配列を有し、 c 軸に垂直な方向から見 て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶 部間で、それぞれ a 軸及び b 軸の向きが異なっていてもよい。本明細書において、単に垂 直と記載する場合、 80°以上100°以下、好ましくは 85°以上95°以下の範囲も 含まれることとする。また、単に平行と記載する場合、 -10°以上10°以下、好まし くは -5°以上5°以下の範囲も含まれることとする。

[0050]

なお、 C A A C - O S 膜において、結晶部の分布が一様でなくてもよい。例えば、 C A A C - O S 膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形 成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、 C A A C - O S 膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶 性が低下することもある。

[0051]

CAAC-OS膜に含まれる結晶部の c 軸は、CAAC-OS膜の被形成面の法線ベクト ルまたは表面の法線ベクトルに平行な方向になるように揃うため、CAAC-OS膜の形 状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くこと がある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行 ったときに形成される。従って、結晶部の c 軸は、CAAC-OS膜が形成されたときの 30

10

20

被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。 CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動 が小さい。よって、当該トランジスタは、信頼性が高い。 [0053] また、酸化物半導体膜19は、複数の酸化物半導体膜が積層された構造でもよい。例えば 、酸化物半導体膜19を、第1の酸化物半導体膜と第2の酸化物半導体膜の積層として、 第1の酸化物半導体膜と第2の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよ い。例えば、第1の酸化物半導体膜に二元系金属酸化物乃至四元系金属酸化物の一を用い 、 第 2 の 酸 化 物 半 導 体 膜 に 第 1 の 酸 化 物 半 導 体 膜 と 異 な る 二 元 系 金 属 酸 化 物 乃 至 四 元 系 金 属酸化物を用いてもよい。 [0054]また、第1の酸化物半導体膜と第2の酸化物半導体膜の構成元素を同一とし、両者の組成 を異ならせてもよい。例えば、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=1 :1:1とし、第2の酸化物半導体膜の原子数比をIn:Ga:Zn=3:1:2として もよい。また、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=1:3:2とし、 第2の酸化物半導体膜の原子数比をIn:Ga:Zn=2:1:3としてもよい。なお、 各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス20%の変 動を含む。 [0055] この時、第1の酸化物半導体膜と第2の酸化物半導体膜のうち、ゲート電極に近い側(チ ャネル側)の酸化物半導体膜のInとGaの含有率をIn>Gaとするとよい。またゲー ト電極から遠い側(バックチャネル側)の酸化物半導体膜のInとGaの含有率をIn Gaとするとよい。 [0056]酸化物半導体では主として重金属のs軌道がキャリア伝導に寄与しており、Inの含有率 を多くすることにより、より多くのs軌道が重なるため、In>Gaの組成となる酸化物 はIn Gaの組成となる酸化物と比較して高い移動度を備える。また、GaはInと比 較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、In Gaの組成 となる酸化物はIn>Gaの組成となる酸化物と比較して安定した特性を備える。 [0057]チャネル側にIn>Gaの組成となる酸化物半導体を適用し、バックチャネル側にIn Gaの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度および 信頼性をさらに高めることが可能となる。 [0058] また、第1の酸化物半導体膜と第2の酸化物半導体膜に、結晶性の異なる酸化物半導体を 適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、微結晶酸化物半 導体、非晶質酸化物半導体、またはCAAC-OSを適宜組み合わせた構成としてもよい 。 ま た 、 第 1 の 酸 化 物 半 導 体 膜 と 第 2 の 酸 化 物 半 導 体 膜 の 少 な く と も ど ち ら か 一 方 に 非 晶 質酸化物半導体を適用すると、酸化物半導体膜19の内部応力や外部からの応力を緩和し 、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高める ことが可能となる。 [0059]酸化物半導体膜19の厚さは、1nm以上100nm以下、更に好ましくは1nm以上5 0 n m 以下、更に好ましくは 1 n m 以上 3 0 n m 以下、更に好ましくは 3 n m 以上 2 0 n m以下とすることが好ましい。  $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 

酸化物半導体膜19において、アルカリ金属またはアルカリ土類金属の濃度は、1×10 <sup>1 8</sup> atoms/cm<sup>3</sup> 以下、さらに好ましくは2×10<sup>1 6</sup> atoms/cm<sup>3</sup> 以下で あることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合すると

(9)

10

20

30

40

キャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである [0061]酸化物半導体膜19には、5×10<sup>18</sup>atoms/cm<sup>3</sup>以下の窒素が含まれてもよい [0062]一対の電極21は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イ ットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単 体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば 、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二 層構造、タングステン膜上にチタン膜を積層する二層構造、銅-マグネシウム-アルミニ ウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜 または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタ ン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、 そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し 、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。な お、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。 [0063]絶縁膜23は、厚さが30nm以上500nm以下、好ましくは100nm以上400n m以下の、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ア ルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用い ればよく、積層または単層で設ける。 [0064]なお、絶縁膜23として、ゲート絶縁膜17と同様に、膜密度が高く、且つ欠陥の少ない 絶縁膜、代表的には、膜密度が2.26g/cm<sup>3</sup>以上、理論膜密度である2.63g/ cm<sup>3</sup>以下、好ましくは2.30g/cm<sup>3</sup>以上2.63g/cm<sup>3</sup>以下であり、電子ス ピン共鳴法によって計測される信号において、g値が2.001に現れる信号のスピン密 度が2×10<sup>15</sup>spins/cm<sup>3</sup>以下、さらに好ましくは検出下限(1×10<sup>15</sup>s pins/cm<sup>3</sup>)以下である絶縁膜を用いることで、トランジスタのしきい値電圧の変 動を抑制することができる。  $\begin{bmatrix} 0 & 0 & 6 & 5 \end{bmatrix}$ なお、酸化物半導体膜19がインジウムを含む金属酸化物で形成される場合、絶縁膜23 に1×10<sup>15</sup> a t o m s / c m <sup>3</sup> 以上5×10<sup>17</sup> a t o m s / c m <sup>3</sup> 以下のインジウ ムが含まれる。これは、 絶 縁 膜 2 3 の 成 膜 の 際 に 酸 化 物 半 導 体 膜 1 9 に 含まれる イン ジウ ムが絶縁膜23へと拡散するためである。なお、絶縁膜23の成膜温度が高くなるにつれ 、例えば350 以上であると、絶縁膜23に含まれるインジウムの含有量が増加する。 [0066]次に、図1に示す半導体装置が有するトランジスタの作製方法について、図2を用いて説 明する。 [0067] 図 2 ( A ) に示すように、基板 1 1 上に下地絶縁膜 1 3 及びゲート電極 1 5 を形成し、ゲ ート電極15上にゲート絶縁膜17を形成する。次に、ゲート絶縁膜17上に酸化物半導 体膜18を形成する。 [0068] 下地絶縁膜13は、スパッタリング法、CVD法等により形成する。ここでは、厚さ10 0 n m の酸化窒化シリコン膜を C V D 法により形成する。 [0069]ゲート電極15の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸着 法等により導電膜を形成し、導電膜上にフォトリソグラフィエ程によりマスクを形成する 。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極15を形成する。

10

20

30

40

この後、マスクを除去する。

【 0 0 7 0 】

なお、ゲート電極15は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェ ット法等で形成してもよい。

【0071】

ここでは、厚さ100nmのタングステン膜をスパッタリング法により形成する。次に、 フォトリソグラフィエ程によりマスクを形成し、当該マスクを用いてタングステン膜をド ライエッチングして、ゲート電極15を形成する。

ゲート絶縁膜17は、プラズマCVD装置の真空排気された処理室内に載置された基板を
 300 以上400 以下、さらに好ましくは320 以上380 以下に保持し、処理
 室に原料ガスを導入して処理室内における圧力を30Pa以上250Pa以下、さらに好ましくは40Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm<sup>2</sup>以上0.5W/cm<sup>2</sup>以下、さらに好ましくは0.26W/cm<sup>2</sup>以上0.35W/cm<sup>2</sup>以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン

【0073】

ゲート絶縁膜17の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用い ることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、ト リシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、 二酸化窒素、乾燥空気等がある。

20

【0074】

ゲート絶縁膜17の成膜条件において、高周波電力のパワー密度を上記のように高いパワ ー密度とすることで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し 、シリコンを含む堆積性気体の酸化が進む。さらに、基板温度を、上記温度とすることで 、シリコン及び酸素の結合力が強くなる。これらの結果、ゲート絶縁膜として膜密度が高 く、且つシリコンのダングリングボンドの少ない絶縁膜、即ち膜密度が高く、且つ欠陥の 少ない酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

[0075]

ここでは、厚さ250nmの酸化窒化シリコン膜をCVD法により形成することで、ゲー 30 ト絶縁膜17を形成する。

【0076】

酸化物半導体膜18は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーア ブレーション法等により形成する。

- スパッタリング法で酸化物半導体膜18を形成する場合、プラズマを発生させるための電 源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。 【0078】
- スパッタリングガスは、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、希ガス及び 酸素の混合ガス雰囲気を適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに <sup>40</sup> 対して酸素のガス比を高めることが好ましい。

【0079】

また、ターゲットは、形成する酸化物半導体膜18の組成にあわせて、適宜選択すればよい。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

なお、酸化物半導体膜18を形成する際に、例えば、スパッタリング法を用いる場合、基 板温度を150 以上750 以下、好ましくは150 以上450 以下、さらに好ま しくは200 以上350 以下として、酸化物半導体膜18を成膜することで、CAA C-OS膜を形成することができる。

**[**0081**]** 

10

20

30

40

50

なお、CAAC-OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲ ットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイ オンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa-b面から劈開 し、a-b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥 離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持した まま基板に到達することで、CAAC-OS膜を成膜することができる。 また、CAAC-OS膜を成膜するために、以下の条件を適用することが好ましい。 [0083]成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制でき る。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を 低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が - 80 以下、好ましくは - 100 以下である成膜ガスを用いる。 [0084]また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ レーションが起こる。具体的には、基板加熱温度を100 以上基板歪み点未満、好まし くは200 以上500 以下として成膜する。成膜時の基板加熱温度を高めることで、 平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり 、スパッタリング粒子の平らな面が基板に付着する。 [0085] また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ を軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体 積%とする。 スパッタリング用ターゲットの一例として、In-Ga-Zn系金属酸化物ターゲットに ついて以下に示す。 [0087]I n O<sub>x</sub> 粉末、G a O<sub>y</sub> 粉末および Z n O<sub>z</sub> 粉末を所定のm o 1 数比で混合し、加圧処理 後、1000 以上1500 以下の温度で加熱処理をすることで多結晶であるIn-G a - Z n 系金属酸化物ターゲットとする。なお、 X 、 Y および Z は任意の正数である。こ こで、所定のmol数比は、例えば、InOx粉末、GaOv粉末およびZnOz粉末が 2:2:1、8:4:3、3:1:1、1:1、4:2:3または3:1:2であ る。なお、粉末の種類、およびその混合するmol数比は、作製するスパッタリング用タ ーゲットによって適宜変更すればよい。 [0088]次に、図2(B)に示すように、ゲート絶縁膜17上であって、ゲート電極15の一部と 重 な る よ う に 、 素 子 分 離 さ れ た 酸 化 物 半 導 体 膜 1 9 を 形 成 す る 。 酸 化 物 半 導 体 膜 1 8 上 に フォトリソグラフィエ程によりマスクを形成した後、該マスクを用いて酸化物半導体膜1 8の一部をエッチングすることで、素子分離された酸化物半導体膜19を形成することが できる。 【0089】 また、酸化物半導体膜19として印刷法を用いることで、素子分離された酸化物半導体膜 19を直接的に形成することができる。 [0090] ここでは、スパッタリング法により、厚さ35nmの酸化物半導体膜18を形成した後、 当 該 酸 化 物 半 導 体 膜 1 8 上 に マ ス ク を 形 成 し 、 酸 化 物 半 導 体 膜 1 8 の 一 部 を 選 択 的 に エ ッ チングすることで、酸化物半導体膜19を形成する。こののち、マスクを除去する。 [0091]次に、図2(C)に示すように、一対の電極21を形成する。 [0092]

(12)

ー対の電極21の形成方法を以下に示す。はじめに、スパッタリング法、CVD法、蒸着 法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィエ程によりマスクを形 成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極21を形成する。 この後、マスクを除去する。 【0093】 ここでは、スパッタリング法により厚さ50nmのタングステン膜、厚さ400nmのア ルミニウム膜、及び厚さ100nmのチタン膜を順にスパッタリング法により積層する。 次に、チタン膜上にフォトリソグラフィエ程によりマスクを形成し、当該マスクを用いて タングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極2 1を形成する。 [0094]なお、一対の電極21を形成した後、エッチング残渣を除去するため、洗浄処理をするこ とが好ましい。この洗浄処理を行うことで、一対の電極21の短絡を抑制することができ る。当該洗浄処理は、TMAH(Tetramethylammonium Hydro × i d e ) 溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶液 、または水を用いて行うことができる。 [0095]次に、図2(D)に示すように、絶縁膜23を形成する。 [0096]絶縁膜23は、CVD法またはスパッタリング法により形成する。 [0097]なお、ゲート絶縁膜17と同様の条件を用いて、絶縁膜23として膜密度が高く、且つ欠 陥の少ない絶縁膜を形成してもよい。 [0098]または、プラズマCVD装置の真空排気された処理室内に載置された基板を180 以上 250 以下、さらに好ましくは180 以上230 以下に保持し、処理室に原料ガス を導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは1 00 P a 以上 2 0 0 P a 以下とし、処理室内に設けられる電極に 0 . 1 7 W / c m<sup>2</sup> 以上 0.5W/cm<sup>2</sup>以下、さらに好ましくは0.25W/cm<sup>2</sup>以上0.35W/cm<sup>2</sup>以 下の高周波電力を供給する条件により、絶縁膜23として、酸化シリコン膜または酸化窒 化シリコン膜を形成してもよい。 [0099]絶 縁 膜 2 3 の 原 料 ガ ス と し て は 、 シ リ コ ン を 含 む 堆 積 性 気 体 及 び 酸 化 性 気 体 を 用 い る こ と が好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラ ン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化 窒素等がある。 絶縁膜23の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を 供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、シ リコンを含む堆積性気体の酸化が進むため、絶縁膜23中における酸素含有量が化学量論 比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の 結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。これらの結 果、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を形成することがで きる。即ち、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。

[0101]

化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を絶縁膜23として設けることで、加熱処理により酸化物半導体膜19に酸素を拡散させ、酸化物半導体膜19に 含まれる酸素欠損を補填することが可能である。

【0102】

次に、加熱処理を行う。該加熱処理の温度は、代表的には、150 以上基板歪み点未満 50

(13)

20

30

40

(14) JP 2017-126791 A 2017.7.20 、好ましくは250 以上450 以下、更に好ましくは300 以上450 以下とす る。 [0103] 該加熱処理は、電気炉、RTA(Rapid Thermal Anneal)装置等を 用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温 度で熱処理を行うことができる。そのため、絶縁膜23から酸化物半導体膜19への酸素 拡散時間を短縮することができる。 [0104]加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1pp 10 m以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の 雰囲気下で行えばよい。 [0105]ここでは、窒素及び酸素雰囲気で、350 、1時間の加熱処理を行う。 [0106]以上の工程により、しきい値電圧のばらつきが少なく、優れた特性を有するトランジスタ を作製することができる。また、経時変化や光ゲートBTストレス試験による電気特性の 変動の少ない、信頼性の高いトランジスタを作製することができる。 次に、図1と異なる構造のトランジスタについて、図3及び図4を用いて説明する。ここ 20 では、図1に示すトランジスタ10と比較して、ゲート絶縁膜及び酸化物半導体膜上に設 ける絶縁膜を積層構造とする形態について、図3を用いて説明する。 図 3 に 示 す ト ラ ン ジ ス 夕 3 0 は 、 基 板 1 1 上 に 設 け ら れ る 下 地 絶 縁 膜 1 3 と 、 下 地 絶 縁 膜 13上に形成されるゲート電極15とを有する。また、下地絶縁膜13及びゲート電極1 5 上に、絶縁膜3 1 及び絶縁膜3 2 で構成されるゲート絶縁膜3 3 が形成され、ゲート絶 縁 膜 3 3 を 介 し て 、 ゲ ー ト 電 極 1 5 と 重 な る 酸 化 物 半 導 体 膜 2 0 と 、 酸 化 物 半 導 体 膜 2 0 に 接 す る 一 対 の 電 極 2 1 と を 有 す る 。 ま た 、 ゲ ー ト 絶 縁 膜 3 3 、 酸 化 物 半 導 体 膜 2 0 、 及 び 一 対 の 電 極 2 1 上 に は 、 絶 縁 膜 3 4 及 び 絶 縁 膜 3 6 で 構 成 さ れ る 保 護 膜 3 7 が 形 成 さ れ る。 30 [0109]また、 ゲート 絶縁 膜 3 3 が 絶縁 膜 3 1 及び 絶縁 膜 3 2 の 積層 構造 で あ る 。 絶縁 膜 3 1 とし て、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウ ムまたはGa-Zn系金属酸化物などを用いればよい。また、絶縁膜31として、加熱に より酸素が脱離する酸化絶縁膜を用いてもよい。絶縁膜31に加熱により酸素が脱離する 膜を用いることで、絶縁膜32及び酸化物半導体膜20の界面における界面準位を低減す ることが可能であり、電気特性のばらつきの少ないトランジスタを得ることができる。ま た、絶縁膜31として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けるこ とで、酸化物半導体膜20からの酸素の外部への拡散と、外部から酸化物半導体膜20へ の水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する 絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ

40

ム等がある。 

また、絶縁膜31として、ハフニウムシリケート(HfSiO<sub>x</sub>)、窒素が添加されたハ フニウムシリケート(HfSi<sub>×</sub>O<sub>∨</sub>N<sub>ァ</sub>)、窒素が添加されたハフニウムアルミネート (HfAl<sub>x</sub>O<sub>v</sub>N<sub>z</sub>)、酸化ハフニウム、酸化イットリウムなどのhigh-k材料を 用いることでトランジスタのゲートリークを低減できる。

[0111]

なお、絶縁膜31としては、厚さ5nm以上400nm以下で、上記列挙した材料を適宜 用いる絶縁膜を形成する。絶縁膜32として、厚さ5nm以上400nm以下の酸化シリ

コン膜または酸化窒化シリコン膜を形成する。なお、絶縁膜31及び絶縁膜32の厚さは 、2つの絶縁膜の合計の厚さが図1に示すトランジスタ10のゲート絶縁膜17の範囲と なるように、適宜選択すればよい。

(15)

[0112]

また、酸化物半導体膜20が、酸化雰囲気で発生したプラズマに曝されている。酸化雰囲 気としては、酸素、オゾン、一酸化二窒素等の雰囲気がある。さらには、プラズマ処理に おいて、平行平板型のプラズマCVD装置を用い、上部電極にバイアスを印加し、基板1 1が搭載される下部電極にバイアスを印加しない状態で発生させたプラズマに酸化物半導 体膜を曝すことが好ましい。この結果、ダメージが少なく、且つ酸素が酸化物半導体膜2 0に供給されるため、酸化物半導体膜20に含まれる酸素欠損量を低減することができる

【0113】

また、トランジスタ30は、酸化物半導体膜20に接するように、絶縁膜32及び絶縁膜 34が形成されている。絶縁膜32及び絶縁膜34は、図1に示すゲート絶縁膜17と同 様に、膜密度が高く、且つ欠陥の少ない絶縁膜で形成されている。代表的には、膜密度が 2.26g/cm<sup>3</sup>以上、理論膜密度である2.63g/cm<sup>3</sup>以下、好ましくは2.3 0g/cm<sup>3</sup>以上2.63g/cm<sup>3</sup>以下であり、電子スピン共鳴法によって計測される 信号において、g値が2.001に現れる信号のスピン密度が2×10<sup>15</sup> spins/ cm<sup>3</sup>以下、さらに好ましくは検出下限(1×10<sup>15</sup> spins/cm<sup>3</sup>)以下である 絶縁膜で形成されている。このため、当該絶縁膜32を有するゲート絶縁膜33を有する トランジスタ30のしきい値電圧の変動が少なく、トランジスタ30は優れた電気特性を 有する。また、膜密度が高い絶縁膜で形成されている絶縁膜32を有することで、基板1 1、下地絶縁膜13、ゲート電極15、及び絶縁膜31からの不純物が酸化物半導体膜2 0に混入するのを抑制することができる。また、絶縁膜34を有することで、絶縁膜34 を形成した後の加熱処理工程において、酸化物半導体膜20からの酸素脱離量を低減する こと可能であり、酸化物半導体膜20の酸素欠損量を低減することができる。

なお、酸化物半導体膜20がインジウムを含む金属酸化物で形成される場合、絶縁膜34 に1×10<sup>15</sup> a t o m s / c m <sup>3</sup>以上5×10<sup>17</sup> a t o m s / c m <sup>3</sup>以下のインジウ ムが含まれる。これは、絶縁膜34の成膜の際に酸化物半導体膜20に含まれるインジウ ムが絶縁膜34へと拡散するためである。なお、絶縁膜34の成膜温度が高くなるにつれ 、例えば350 以上であると、絶縁膜34に含まれるインジウムの含有量が増加する。 【0115】

絶 縁 膜 3 2 及び 絶 縁 膜 3 4 としては、 酸化 シリコン 膜、 酸化 窒化 シリコン 膜等 を 用 い る こ とが できる。

【0116】

絶縁膜36として、厚さが30nm以上500nm以下、好ましくは100nm以上40 0nm以下の、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸 化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を 用いればよく、積層または単層で設ける。なお、絶縁膜36として、化学量論的組成を満 たす酸素よりも多くの酸素を含む酸化絶縁膜を設けてもよい。

【 0 1 1 7 】

トランジスタ30は、酸化雰囲気で発生したプラズマに曝され、酸素欠損の少ない酸化物 半導体膜を有する。また、当該酸化物半導体膜は、密度が高く、且つ欠陥の少ない絶縁膜 32、絶縁膜34で露出部が覆われている。このため、トランジスタのしきい値電圧の変 動及び電気特性のばらつきが少ない、優れた電気特性を有するトランジスタとなる。また 、経時変化や光ゲートBTストレス試験による電気特性の変動の少ない、優れた電気特性 を有するトランジスタとなる。

【0118】

次に、図3に示すトランジスタの作製方法について、図4を用いて説明する。

【0119】

図 4 ( A ) に示すように、基板 1 1 上に図 2 に示す工程と同様に、下地絶縁膜 1 3 及びゲート電極 1 5 を形成する。次に、ゲート絶縁膜 3 3 として機能する絶縁膜 3 1 及び絶縁膜 3 2 を形成する。

(16)

【 0 1 2 0 】

絶縁 膜 3 1 としては、 C V D 法またはスパッタリング法を用いて形成する。 絶縁 膜 3 2 と して、トランジスタ 1 0 のゲート絶縁膜 1 7 と同様の条件を用いることで、 膜密度が高く 、 欠陥の少ない酸化シリコン膜または酸化窒化シリコン膜を形成する。

【0121】

ここでは、絶縁膜31として、CVD法により、厚さ50nmの窒化シリコン膜を形成す <sup>10</sup> る。また、絶縁膜32として、トランジスタ10のゲート絶縁膜17と同様の条件を用い て、厚さ200nmの酸化窒化シリコン膜を形成する。当該条件により、膜密度が高く、 且つ欠陥の少ない酸化窒化シリコン膜を形成することができる。

**[**0 1 2 2 **]** 

ここでは、ゲート絶縁膜33の厚さを厚くすることで、さらに好ましくは抵抗率が5×10<sup>13</sup>・cm以上1×10<sup>15</sup>・cm以下の窒化シリコン膜と、酸化窒化シリコン膜とを積層することで、後に形成されるトランジスタのゲート電極15と、酸化物半導体膜20または一対の電極21との間に発生する静電気破壊を抑制することができる。

【0123】

次に、図 4 ( B )に示すように、図 2 に示す工程と同様に、ゲート絶縁膜 3 3 上に酸化物 <sup>20</sup> 半導体膜 1 9 を形成する。

【0124】

次に、図4(C)に示すように、一対の電極21を形成する。次に、酸化物半導体膜19 を酸化雰囲気で発生させたプラズマに曝し、酸化物半導体膜19に酸素22を供給し、図 4(D)に示す酸化物半導体膜20を形成する。酸化雰囲気としては、酸素、オゾン、一 酸化二窒素等の雰囲気がある。さらに、プラズマ処理において、基板11が搭載される下 部電極にバイアスを印加しない状態で発生したプラズマを酸化物半導体膜19に曝さすこ とが好ましい。この結果、酸化物半導体膜19にダメージを与えず、且つ酸素を供給する ことが可能である。

**[**0125**]** 

ここでは、プラズマCVD装置の処理室に一酸化二窒素を導入し、処理室に設けられる上 部電極に27.12MHzの高周波電源を用いて150Wの高周波電力を供給して発生さ せた酸素プラズマに酸化物半導体膜19を曝す。

[0126]

次に、酸化物半導体膜20及び一対の電極21上に絶縁膜34を形成する。ここでは、ト ランジスタ10のゲート絶縁膜17と同様の条件を用いて、厚さ10nmの酸化窒化シリ コン膜を形成する。当該条件により、膜密度が高く、且つ欠陥の少ない酸化窒化シリコン 膜を形成することができる。

次に、絶縁膜34に酸素35を添加してもよい。絶縁膜34に酸素35を添加する方法と 40 しては、イオン注入法、イオンドーピング法、プラズマ処理等がある。この結果、絶縁膜 34を、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることがで きる。

**[**0 1 2 8 **]** 

次に、図4(E)に示すように、絶縁膜34上に絶縁膜36を形成する。絶縁膜36として、プラズマCVD装置の真空排気された処理室内に載置された基板を180 以上25 0 以下、さらに好ましくは180 以上230 以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100 Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm<sup>2</sup>以上0. 5W/cm<sup>2</sup>以下、さらに好ましくは0.25W/cm<sup>2</sup>以上0.35W/cm<sup>2</sup>以下の

(17)

高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する [0129] 次に、図2に示す工程と同様に、加熱処理を行う。 [0130]以上の工程により、しきい値電圧のマイナスシフトが抑制されたトランジスタを作製する ことができる。また、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつき の少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変 化や光ゲートBTストレス試験による電気特性の変動の少ない、信頼性の高いトランジス 10 タを作製することができる。 [0131]なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及 び方法などと適宜組み合わせて用いることができる。 [0132] (実施の形態2) 本実施の形態では、実施の形態1と異なる構造のトランジスタについて、図5を用いて説 明する。本実施の形態に示すトランジスタ100は、実施の形態1に示すトランジスタと 比較して、トップゲート構造のトランジスタである点が異なる。 20 図 5 ( A ) 乃至図 5 ( C ) に、トランジスタ 1 0 0 の上面図及び断面図を示す。図 5 ( A ) はトランジスタ100の上面図であり、図5(B)は、図5(A)の一点鎖線A-B間 の断面図であり、図5(C)は、図5(A)の一点鎖線C-D間の断面図である。なお、 図 5 ( A ) では、明瞭化のため、基板 1 0 1 、下地絶縁 膜 1 0 3 、トランジスタ 1 0 0 の 構成要素の一部(例えば、ゲート絶縁膜109)、絶縁膜113などを省略している。 図5に示すトランジスタ100は、下地絶縁膜103上に形成される酸化物半導体膜10 5 と、酸化物半導体膜105に接する一対の電極107と、下地絶縁膜103、酸化物半 導体 膜 105、 及び ― 対の 電 極 107に 接 す る ゲ ー ト 絶 縁 膜 109と、 ゲ ー ト 絶 縁 膜 10 9 を介して酸化物半導体膜105と重なるゲート電極111とを有する。また、ゲート絶 30 縁 膜 1 0 9 及びゲート電極 1 1 1 を覆う絶 縁 膜 1 1 3 を有する。また、ゲート絶縁 膜 1 0 9 及び絶縁膜113の開口部110において、一対の電極107と接する配線115とを 有してもよい。 本実施の形態に示すトランジスタ100は、一対の電極107及びゲート電極111がゲ ート絶縁膜109を介して重なっている。このため、酸化物半導体膜105において、ゲ ート絶縁膜109を介してゲート電極111と対向する領域がチャネル領域として機能し 、一対の電極107と接する領域がソース領域及びドレイン領域として機能する。即ち、 チャネル領域と、ソース領域及びドレイン領域とが接している。チャネル領域と、ソース 領 域 及 び ド レ イ ン 領 域 と の 間 に 抵 抗 と な る 領 域 が な い た め 、 オ ン 電 流 及 び 電 界 効 果 移 動 度 40 が高いトランジスタが得られる。 [0136] 本実施の形態に示すトランジスタ100は、ゲート絶縁膜109が、膜密度が高く、且つ 欠陥の少ない絶縁膜で形成されている。代表的には、ゲート絶縁膜109の膜密度が2. 2 6 g / c m <sup>3</sup> 以上、理論膜密度である 2 . 6 3 g / c m <sup>3</sup> 以下、好ましくは 2 . 3 0 g / cm<sup>3</sup>以上2.63g/cm<sup>3</sup>以下であるため、ゲート絶縁膜17の膜密度が高い。ま た、電子スピン共鳴法(ESR)によって計測される信号において、シリコンのタングリ ングボンドを示すE^-center(g値が2.001)に現れる信号のスピン密度が 2 × 1 0<sup>15</sup> spins/cm<sup>3</sup>以下、さらに好ましくは検出下限(1 × 1 0<sup>15</sup> spi n s / c m <sup>3</sup>)以下であるため、ゲート絶縁膜109に含まれるシリコンのダングリング ボンドが極めて少ない。このため、当該ゲート絶縁膜109を有するトランジスタ100

のしきい値電圧の変動が少なく、トランジスタ100は優れた電気特性を有する。 上記ゲート絶縁膜109としては、例えば酸化シリコン、酸化窒化シリコン等がある。 なお、酸化物半導体膜105がインジウムを含む金属酸化物で形成される場合、ゲート絶 縁膜109に1×10<sup>15</sup>atoms/cm<sup>3</sup>以上5×10<sup>17</sup>atoms/cm<sup>3</sup>以下 のインジウムが含まれる。これは、ゲート絶縁膜109の成膜の際に酸化物半導体膜10 5に含まれるインジウムがゲート絶縁膜109へと拡散するためである。なお、ゲート絶 縁膜109の成膜温度が高くなるにつれ、例えば350 以上であると、ゲート絶縁膜1 09に含まれるインジウムの含有量が増加する。 10 [0139]以下に、トランジスタ100の他の構成の詳細について説明する。 基板101は、実施の形態1に示す基板11に列挙する基板を適宜用いることができる。  $\begin{bmatrix} 0 & 1 & 4 & 1 \end{bmatrix}$ 下地絶縁膜103は、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成すること が好ましい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論的組成を満 たす酸素よりも多くの酸素を含む酸化絶縁膜を用いることが好ましい。加熱により酸素の 一部が脱離する酸化絶縁膜は、加熱処理により酸化物半導体膜に酸素を拡散させることが 20 できる。下地絶縁膜103の代表例としては、酸化シリコン、酸化窒化シリコン、窒化酸 化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸 化窒化アルミニウム等がある。 [0142] 下 地 絶 縁 膜 1 0 3 は 、 5 0 n m 以 上 、 好 ま し く は 2 0 0 n m 以 上 3 0 0 0 n m 以 下 、 好 ま しくは300nm以上1000nm以下とする。下地絶縁膜103を厚くすることで、下 地 絶 縁 膜 1 0 3 の 酸 素 脱 離 量 を 増 加 さ せ る こ と が で き る と 共 に 、 下 地 絶 縁 膜 1 0 3 及 び 後 に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。 ここで、「加熱により酸素の一部が脱離する」とは、TDS(Thermal Deso rption Spectroscopy:昇温脱離ガス分光法)分析にて、酸素原子に 換算しての酸素の脱離量が1.0×10<sup>18</sup> a t o m s / c m <sup>3</sup> 以上、好ましくは3.0 x10<sup>20</sup> atoms / cm<sup>3</sup> 以上であることをいう。  $\begin{bmatrix} 0 & 1 & 4 & 4 \end{bmatrix}$ 上記 構 成 に お い て 、 加 熱 に よ り 酸 素 の 一 部 が 脱 離 す る 絶 縁 膜 は 、 酸 素 が 過 剰 な 酸 化 シ リ コ ン(SiO <sub>×</sub> (X > 2))であってもよい。酸素が過剰な酸化シリコン(SiO <sub>×</sub> (X > 2))とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである 。 単 位 体 積 当 た り の シ リ コ ン 原 子 数 及 び 酸 素 原 子 数 は 、 ラ ザ フ ォ ー ド 後 方 散 乱 法 に よ り 測 定した値である。  $\begin{bmatrix} 0 & 1 & 4 & 5 \end{bmatrix}$ 40 ここで、TDS分析にて、酸素原子に換算しての酸素の脱離量の測定方法について、以下 に説明する。 [0146]TDS分析したときの気体の脱離量は、スペクトルの積分値に比例する。このため、絶縁 膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の脱離量を計算 することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分 値に対する原子の密度の割合である。 [0147] 例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、及び

(18)

絶 縁 膜 の T D S 分 析 結 果 か ら 、 絶 縁 膜 の 酸 素 分 子 の 脱 離 量 ( N <sub>ი</sub> っ ) は 、 数 式 1 で 求 め る ことができる。ここで、TDS分析で得られる質量数32で検出されるスペクトルの全て

30

が酸素分子由来と仮定する。質量数32のものとしてCH<sub>3</sub>OHがあるが、存在する可能 性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸 素原子及び質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が 極微量であるため考慮しない。

【0148】

N<sub>02</sub> = N<sub>H2</sub> / S<sub>H2</sub> × S<sub>02</sub> × (数式1)

【0149】

N<sub>H2</sub>は、標準試料から脱離した水素分子を密度で換算した値である。 S<sub>H2</sub>は、標準試料をTDS分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、N<sub>H2</sub>/S<sub>H2</sub>とする。 S<sub>O2</sub>は、絶縁膜をTDS分析したときのスペクトルの積分値である。 は、TDS分析におけるスペクトル強度に影響する係数である。数式1の詳細に関しては、特開平6-275697公報を参照する。なお、上記絶縁膜の酸素の脱離量は、電子科学株式会社製の昇温脱離分析装置EMD-WA1000S/Wを用い、標準試料として1×10<sup>16</sup>atoms/cm<sup>2</sup>の水素原子を含むシリコンウェハを用いて測定する

[0150]

また、 T D S 分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原 子の比率は、酸素分子のイオン化率から算出することができる。なお、上述の は酸素分 子のイオン化率を含むため、酸素分子の脱離量を評価することで、酸素原子の脱離量につ いても見積もることができる。

20

10

【 0 1 5 1 】

なお、 N <sub>の 2</sub> は酸素分子の脱離量である。 絶縁膜においては、酸素原子に換算したときの 酸素の脱離量は、酸素分子の脱離量の 2 倍となる。

【0152】

下地絶縁膜103から酸化物半導体膜105に酸素が供給されることで、下地絶縁膜10 3及び酸化物半導体膜105の界面準位を低減できる。この結果、トランジスタの動作な どに起因して生じうる電荷などが、上述の下地絶縁膜103及び酸化物半導体膜105の 界面に捕獲されることを抑制することができ、電気特性の変動の少ないトランジスタを得 ることができる。

【0153】

即ち、酸化物半導体膜105に酸素欠損が生じると、下地絶縁膜103と酸化物半導体膜 105との界面において電荷が捕獲され、当該電荷がトランジスタの電気特性に影響して しまうところ、下地絶縁膜103に、加熱により酸素が脱離する絶縁膜を設けることで、 酸化物半導体膜105及び下地絶縁膜103の界面準位を低減し、酸化物半導体膜105 及び下地絶縁膜103の界面における電荷捕獲の影響を小さくすることができる。 【0154】

なお、下地絶縁膜103として、ゲート絶縁膜109と同様の、膜密度が高く、且つ欠陥 の少ない絶縁膜、代表的には、膜密度が2.26g/cm<sup>3</sup>以上、理論膜密度である2. 63g/cm<sup>3</sup>以下、好ましくは2.30g/cm<sup>3</sup>以上2.63g/cm<sup>3</sup>以下であり 、電子スピン共鳴法によって計測される信号において、g値が2.001に現れる信号の スピン密度が2×10<sup>15</sup> spins/cm<sup>3</sup>以下である絶縁膜を用いてもよい。または 、下地絶縁膜103を積層構造とし、酸化物半導体膜105側に、ゲート絶縁膜109と 同様の、膜密度が高く、且つ欠陥の少ない絶縁膜、代表的には、膜密度が2.26g/c m<sup>3</sup>以上2.63g/cm<sup>3</sup>以下であり、電子スピン共鳴法によって計測される信号にお いて、g値が2.001に現れる信号のスピン密度が2×10<sup>15</sup> spins/cm<sup>3</sup>以 下、さらに好ましくは検出下限(1×10<sup>15</sup> spins/cm<sup>3</sup>)以下である絶縁膜を 用いることで、トランジスタのしきい値電圧の変動を抑制することができる。 【0155】

酸化物半導体膜105は、実施の形態1に示す酸化物半導体膜19と同様に形成すること ができる。 30

【0156】

ー対の電極107は、実施の形態1に示すー対の電極21と同様に形成することができる。なお、一対の電極107において、チャネル幅方向における長さが酸化物半導体膜10 5より長く、更にはチャネル長方向と交差する端部を覆う構造とし、一対の電極107及 び酸化物半導体膜105の接触面積を増大させることで、酸化物半導体膜105と一対の 電極107との接触抵抗を低減することが可能であり、トランジスタのオン電流を高める ことができる。

(20)

【0157】

ゲート電極111は、実施の形態1に示すゲート電極15と同様に形成することができる 。また、絶縁膜113は、実施の形態1に示す絶縁膜23と同様に形成することができる <sup>10</sup>

。 【0158】

配線115は、一対の電極107に列挙する材料を適宜用いることができる。

【0159】

次に、図5に示すトランジスタの作製方法について、図6を用いて説明する。

【0160】

図 6 (A) に示すように、基板 1 0 1 上に下地絶縁膜 1 0 3 を形成する。次に、下地絶縁 膜 1 0 3 上に酸化物半導体膜 1 0 5 を形成する。

【0161】

下地絶縁膜103は、スパッタリング法、CVD法等により形成する。

【0162】

下地絶縁膜103として、加熱により酸素の一部が脱離する酸化絶縁膜をスパッタリング 法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素 及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を6 %以上100%以下にすることが好ましい。

[0163]

また、下地絶縁膜103としてCVD法で酸化絶縁膜を形成する場合、原料ガス由来の水 素または水が酸化絶縁膜中に混入される場合がある。このため、CVD法で酸化絶縁膜を 形成した後、脱水素化または脱水化として、加熱処理を行うことが好ましい。

【0164】

さらに、 C V D 法で形成した酸化絶縁膜に、酸素を導入することで、加熱により脱離する 酸素量を増加させることができる。酸化絶縁膜に酸素を導入する方法としては、イオン注 入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラ ズマ処理等がある。

[0165]

ここで、酸化物半導体膜105は、実施の形態1に示す酸化物半導体膜19と同様の形成 方法を適宜用いることができる。

【0166】

また、CAAC-OS膜に含まれる結晶部の配向を高めるためには、酸化物半導体膜の下 地絶縁膜である、下地絶縁膜103の表面の平坦性を高めることが好ましい。代表的には 、下地絶縁膜103の平均面粗さ(Ra)を、1nm以下、0.3nm以下、または0. 1nm以下とすることが好ましい。なお、本明細書等において、平均面粗さ(Ra)とは 、JISB0601:2001(ISO4287:1997)で定義されている算術平均 粗さを曲面に対して適用できるよう三次元に拡張したものであり、基準面から指定面まで の偏差の絶対値を平均した値で表現される。また、平坦化処理としては、化学的機械的研 磨(Chemical Mechanical Polishing:CMP)処理、ド ライエッチング処理、真空のチャンバーに不活性ガス、例えばアルゴンガスを導入し、被 処理面を陰極とする電界をかけて、表面の微細な凹凸を平坦化するプラズマ処理(いわゆ る逆スパッタ)等の一または複数を適用することができる。 【0167】

40

50

30

次に、加熱処理を行うことが好ましい。当該加熱処理により、下地絶縁膜103に含まれ る酸素の一部を、下地絶縁膜103及び酸化物半導体膜105の界面近傍に拡散させるこ とができる。この結果、下地絶縁膜103及び酸化物半導体膜105の界面近傍における 界面準位を低減することができる。 [0168] 加熱処理の温度は、代表的には、150 以上基板歪み点未満、好ましくは250 以上 450 以下、更に好ましくは300 以上450 以下とする。 [0169]加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒 10 素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気 で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれない ことが好ましい。処理時間は3分~24時間とする。 なお、後に酸化物半導体膜105となる酸化物半導体膜を下地絶縁膜103上に形成し、 上記加熱処理を行った後、該酸化物半導体膜の一部をエッチングして、酸化物半導体膜1 05を形成してもよい。当該工程により、下地絶縁膜103に含まれる酸素において、よ り多くの酸素を下地絶縁膜103及び酸化物半導体膜105の界面近傍に拡散させること ができる。 20 次に、図6(B)に示すように、一対の電極107を形成する。一対の電極107は実施 の形態1に示す一対の電極21と同様の形成方法を適宜用いることができる。または、印 刷法またはインクジェット法により一対の電極107を形成することができる。 [0172] 次に、図6(C)に示すように、ゲート絶縁膜109を形成した後、ゲート絶縁膜109 上にゲート電極111を形成する。 [0173] ゲート絶縁膜109は、実施の形態1に示すゲート絶縁膜17と同様の形成方法を適宜用 いることで、膜密度が高く、欠陥の少ない酸化シリコン膜または酸化窒化シリコン膜を形 成することができる。 30 [0174] また、CAAC-OS膜は、被形成面または表面に沿って酸素が移動しやすい。このため 、 素 子 分 離 し た 酸 化 物 半 導 体 膜 1 0 5 の 側 面 か ら 酸 素 の 脱 離 が 生 じ や す く 、 酸 素 欠 損 が 形 成されやすい。しかしながら、酸化物半導体膜105上に加熱により酸素の一部が脱離す る酸化絶縁膜と、当該酸化絶縁膜上に金属酸化膜をゲート絶縁膜109として設けること により、酸化物半導体膜105の側面からの酸素脱離を抑制することが可能である。この 結果、酸化物半導体膜105の側面の導電性の上昇を抑制することを抑制することができ る。 **[**0175**]** ゲート電極111は、実施の形態1に示すゲート電極15の形成方法を適宜用いることが 40 できる。 **[**0176**]** 次に、図6(D)に示すように、ゲート絶縁膜109及びゲート電極111上に絶縁膜1 13を形成した後、一対の電極107に接続する配線115を形成する。 絶縁膜113は、実施の形態1に示す絶縁膜23と同様に形成することができる。 【0178】 次に、実施の形態1と同様に、加熱処理を行う。該加熱処理の温度は、代表的には、15 以上基板歪み点未満、好ましくは250 以上450 以下、更に好ましくは300 以上450 以下とする。 50 **[**0179**]** 

(21)

配線115は、スパッタリング法、CVD法、蒸着法等で導電膜を形成した後、該導電膜 上にマスクを形成して導電膜をエッチングして形成する。導電膜上に形成するマスクは、 印刷法、インクジェット法、フォトリソグラフィ法を適宜用いることができる。この後マ スクを除去する。また、配線115をデュアルダマシン法で形成してもよい。 【0180】

以上の工程により、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの 少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化 や光ゲートBTストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタ を作製することができる。

**[**0 1 8 1 **]** 

10

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及 び方法などと適宜組み合わせて用いることができる。

【0182】

(実施の形態3)

本実施の形態では、実施の形態1及び実施の形態2と異なる構造のトランジスタについて、図7を用いて説明する。本実施の形態に示すトランジスタ120は、実施の形態2に示すトランジスタ100と比較して、ゲート電極が一対の電極が重なっていない点が異なる。また、酸化物半導体膜にドーパントが添加されている点が異なる。

【0183】

図 7 ( A )及び図 7 ( B )に、トランジスタ 1 2 0 の上面図及び断面図を示す。図 7 ( A 20 )はトランジスタ 1 2 0 の上面図であり、図 7 ( B )は、図 7 ( A )の一点鎖線 A - B 間 の断面図である。なお、図 7 ( A )では、明瞭化のため、基板 1 0 1、下地絶縁膜 1 0 3 、トランジスタ 1 2 0 の構成要素の一部(例えば、ゲート絶縁膜 1 0 9)、絶縁膜 1 1 3 などを省略している。

【0184】

図7(B)に示すトランジスタ120は、下地絶縁膜103上に形成される酸化物半導体 膜121と、酸化物半導体膜121に接する一対の電極107と、下地絶縁膜103、酸 化物半導体膜121、及び一対の電極107に接するゲート絶縁膜109と、ゲート絶縁 膜109を介して酸化物半導体膜121と重なるゲート電極129とを有する。また、ゲ ート絶縁膜109及びゲート電極129を覆う絶縁膜113を有する。また、ゲート絶縁 膜109及び絶縁膜113の開口部110(図7(A)参照。)において、一対の電極1 07と接する配線115とを有してもよい。

**[**0185**]** 

本実施の形態に示すトランジスタ120は、酸化物半導体膜121において、ゲート電極129とゲート絶縁膜109を介して重なる第1の領域123と、ドーパントが添加された一対の第2の領域125と、一対の電極107と接する一対の第3の領域127とを有する。なお、第1の領域123及び第3の領域127には、ドーパントが添加されていない。第1の領域123を挟むように一対の第2の領域125が設けられる。また、第1の領域123及び第2の領域125を間に挟むように一対の第3の領域127が設けられる

0

【0186】

第1の領域123は、トランジスタ120においてチャネル領域として機能する。第3の 領域127において一対の電極107と接する領域は、一対の電極107によって酸素の 一部が一対の電極107に拡散し、酸素欠損ができ、n型化する。このため、第3の領域 127の一部はソース領域及びドレイン領域として機能する。第2の領域は、ドーパント が添加され、導電率が高いため、低抵抗領域として機能し、チャネル領域と、ソース領域 及びドレイン領域との間の抵抗を低減することができる。このため、トランジスタ120 のオン電流及び電界効果移動度を高めることができる。 【0187】 第2の領域125に添加されるドーパントとしては、ホウ素、窒素、リン、及びヒ素の少 30

なくとも一以上がある。または、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノ ンの少なくとも一以上がある。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素 の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上とが適宜 組み合わされて含まれていてもよい。 **[**0 1 8 8 **]** また、一対の第2の領域125に含まれるドーパントの濃度は、5×10<sup>18</sup>atoms / cm<sup>3</sup>以上1×10<sup>22</sup> a t o m s / cm<sup>3</sup>以下、好ましくは5×10<sup>18</sup> a t o m s / cm<sup>3</sup>以上5×10<sup>19</sup> a t o m s / cm<sup>3</sup> 未満とする。 [0189]10 第2の領域125はドーパントを含むため、キャリア密度または欠陥を増加させることが できる。このため、ドーパントを含まない第1の領域123及び第3の領域127と比較 して導電性を高めることができる。なお、ドーパント濃度を増加させすぎると、ドーパン トがキャリアの移動を阻害することになり、第2の領域125の導電性を低下させること になる。 [0190]第 2 の 領 域 1 2 5 は、 導 電 率 が 0 . 1 S/cm以上 1 000S/cm以下、 好ましくは 1 0 S / c m 以上1000 S / c m 以下とすることが好ましい。 [0191]次に、本実施の形態に示すトランジスタ120の作製方法について、図6及び図7を用い 20 て説明する。 [0192]実施の形態2と同様に、図6(A)乃至図6(B)の工程を経て、基板101上に下地絶 縁 膜 1 0 3 を 形 成 し 、 下 地 絶 縁 膜 1 0 3 上 に 酸 化 物 半 導 体 膜 1 2 1 を 形 成 し 、 酸 化 物 半 導 体 膜 1 2 1 上 に 一 対 の 電 極 1 0 7 を 形 成 す る 。 次 に 、 酸 化 物 半 導 体 膜 1 2 1 及 び 一 対 の 電 極 1 0 7 上 に ゲ ー ト 絶 縁 膜 1 0 9 を 形 成 し 、 ゲ ー ト 絶 縁 膜 1 0 9 を 介 し て 、 酸 化 物 半 導 体 膜121の一部と重なるように、ゲート電極129を形成する。 ここで、露光装置の解像限界以下の幅にまで微細化されたゲート電極の形成方法の一例に ついて説明する。ゲート電極129の形成に用いるマスクに対してスリミング処理を行い 30 、より微細な構造のマスクとすることが好ましい。スリミング処理としては、例えば、酸 素ラジカルなどを用いるアッシング処理を適用することができる。ただし、スリミング処 理はフォトリソグラフィ法などによって形成されたマスクをより微細な構造に加工できる 処理であれば、アッシング処理以外の方法を用いてもよい。また、スリミング処理によっ て形成されるマスクによって、トランジスタのチャネル長が決定されることになるため、 制御性の良好な処理を適用することが好ましい。スリミング処理の結果、フォトリソグラ フィ法などによって形成されたマスクを、露光装置の解像限界以下、好ましくは、1/2 以下、より好ましくは1/3以下の幅にまで微細化することが可能である。例えば、形成 されたマスクの幅は、20nm以上2000nm以下、好ましくは50nm以上350n m以下を達成することができる。また、スリミングしたマスクを後退させながら、導電膜 40 をエッチングすることで、露光装置の解像限界以下の幅にまで微細化されたゲート電極1 29を形成することができる。 [0194]

次に、一対の電極107及びゲート電極129をマスクとして、酸化物半導体膜121に ドーパントを添加する。酸化物半導体膜121にドーパントを添加する方法として、イオ ンドーピング法またはイオンインプランテーション法を用いることができる。

【0195】

また、上記酸化物半導体膜121へのドーパントの添加は、酸化物半導体膜121を覆って、ゲート絶縁膜109が形成されている状態を示したが、酸化物半導体膜121が露出 している状態でドーパントの添加を行ってもよい。

[0196]

さらに、上記ドーパントの添加はイオンドーピング法またはイオンインプランテーション 法などによる注入以外の方法でも行うことができる。例えば、添加する元素を含むガス雰 囲気にてプラズマを発生させて、酸化物半導体膜121に対してプラズマ処理を行うこと によって、ドーパントを添加することができる。上記プラズマを発生させる装置としては 、ドライエッチング装置、プラズマCVD装置などを用いることができる。 [0197]なお、ドーパントの添加処理は、基板101を加熱しながら行ってもよい。 [0198] ここでは、イオンインプランテーション法により、リンを酸化物半導体膜121に添加す 10 る。 [0199]この後、加熱処理を行う。当該加熱処理の温度は、代表的には、150 以上450 以 下、好ましくは250 以上325 以下とする。または、250 から325 まで徐 々に温度上昇させながら加熱してもよい。 当該加熱処理により、第2の領域125の導電率を高めることができる。なお、当該加熱 処理において、第1の領域123、第2の領域125,及び第3の領域127は、多結晶 構造、非晶質構造、またはCAAC-OSとなる。 20 こののち、実施の形態2と同様に、絶縁膜113を形成し、加熱処理を行った後、配線1 15を形成して、図7に示すトランジスタ120を形成することができる。 以上の工程により、トランジスタのしきい値電圧の変動が少なく、電気特性のばらつきの 少ない、優れた電気特性を有するトランジスタを作製することができる。また、経時変化 や光ゲートBTストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタ を作製することができる。 なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及 び方法などと適宜組み合わせて用いることができる。 30  $\begin{bmatrix} 0 & 2 & 0 & 4 \end{bmatrix}$ (実施の形態4) 本実施の形態では、実施の形態1乃至実施の形態3と異なる構造のトランジスタについて 、図8を用いて説明する。本実施の形態に示すトランジスタ130は、他の実施の形態に 示すトランジスタと比較して、酸化物半導体膜の構造が異なり、チャネル領域と、ソース 領域及びドレイン領域との間に、電界緩和領域を有する。 図 8 ( A )及び図 8 ( B )に、 トランジスタ 1 3 0 の上面図及び断面図を示す。図 8 ( A )はトランジスタ130の上面図であり、図8(B)は、図8(A)の一点鎖線A-B間 の断面図である。なお、図8(A)では、明瞭化のため、基板101、下地絶縁膜103 40 、 ト ラ ン ジ ス 夕 1 3 0 の 構 成 要 素 の 一 部 ( 例 え ば 、 ゲ ー ト 絶 縁 膜 1 0 9 ) 、 絶 縁 膜 1 1 3 などを省略している。 図 8 ( B )に示すトランジスタ 1 3 0 は、下地絶縁膜 1 0 3 上に形成される酸化物半導体 膜 1 3 1 と、酸化物半導体膜 1 3 1 に接する一対の電極 1 3 9 と、下地絶縁膜 1 0 3 、酸 化物半導体膜131、及び一対の電極139に接するゲート絶縁膜109と、ゲート絶縁 膜109を介して酸化物半導体膜131と重なるゲート電極129とを有する。また、ゲ ート絶縁膜109及びゲート電極129を覆う絶縁膜113を有する。また、ゲート絶縁 膜 1 0 9 及び絶 縁 膜 1 1 3 の 開 口 部 1 1 0 に お い て 、 一 対 の 電 極 1 3 9 と 接 す る 配 線 1 1 5とを有してもよい。 50 [0207]

(24)

本実施の形態に示すトランジスタ130は、酸化物半導体膜131において、ゲート電極 とゲート絶縁膜109を介して重なる第1の領域133と、ドーパントが添加された一対 の第2の領域135と、一対の電極139と接し、且つドーパントが添加された一対の第 3の領域137とを有する。なお、第1の領域133には、ドーパントが添加されていな い。第1の領域133を挟むように一対の第2の領域135が設けられる。また、第1の 領域133及び第2の領域135を間に挟むように一対の第3の領域137が設けられる

(25)

【0208】

第2の領域135及び第3の領域137に添加されるドーパントとしては、実施の形態3 に示す第2の領域125と同様のドーパントを適宜用いることができる。

【 0 2 0 9 】

また、第2の領域135及び第3の領域137に含まれるドーパントの濃度及び導電率は、実施の形態3に示す第2の領域125と同様のドーパントの濃度とすることができる。 なお、本実施の形態においては、第2の領域135より第3の領域137の方がドーパントの濃度及び導電率が高い。

第1の領域133は、トランジスタ130においてチャネル領域として機能する。第2の 領域135は、電界緩和領域として機能する。第3の領域137において一対の電極13 9と接する領域は、一対の電極139の材料によっては酸素の一部が一対の電極139に 拡散し、酸素欠損ができ、n型化する。また、第3の領域137にはドーパントが添加さ れ、導電率が高いため、第3の領域137及び一対の電極139のコンタクト抵抗をさら に低減することができる。このため、トランジスタ130のオン電流及び電界効果移動度 を高めることができる。

【0211】

なお、一対の電極139は、第3の領域137にドーパントを添加させるために、 膜厚を 薄くすることが好ましく、代表的には、10nm以上100nm以下、好ましくは20n m以上50nm以下とする。

 $\begin{bmatrix} 0 & 2 & 1 & 2 \end{bmatrix}$ 

次に、本実施の形態に示すトランジスタ130の作製方法について、図6及び図8を用い て説明する。

【0213】

実施の形態2と同様に、図6(A)及び図6(B)の工程を経て、基板101上に下地絶 縁膜103を形成し、下地絶縁膜103上に酸化物半導体膜131を形成し、酸化物半導 体膜131上に一対の電極139(図8(B)参照。)を形成する。次に、酸化物半導体 膜131及び一対の電極139上にゲート絶縁膜109を形成し、ゲート絶縁膜109を 介して、酸化物半導体膜131の一部と重なるように、ゲート電極129を形成する。 【0214】

次に、ゲート電極129をマスクとして、酸化物半導体膜131にドーパントを添加する 。ドーパントの添加方法は、実施の形態3に示す方法を適宜用いることができる。なお、 本実施の形態では、第2の領域135と共に、第3の領域137にもドーパントを添加す る。さらに、第2の領域135より第3の領域137の方がドーパントの濃度が高い。こ のため、ドーパント濃度のプロファイルのピークが第3の領域137となるように、添加 方法の条件を適宜用いる。このとき、第3の領域137は一対の電極139と重なるが、 第2の領域135は、一対の電極139と重ならない。このため、第2の領域135では 、ドーパント濃度のプロファイルのピークが下地絶縁膜103となるため、第2の領域1 35におけるドーパントの濃度は、第3の領域137より低くなる。

【0215】

この後、加熱処理を行う。当該加熱処理の温度は、代表的には、150 以上450 以 下、好ましくは250 以上325 以下とする。または、250 から325 まで徐 々に温度上昇させながら加熱してもよい。 20

10

 $\begin{bmatrix} 0 & 2 & 1 & 6 \end{bmatrix}$ 

当該加熱処理により、第2の領域135及び第3の領域137の導電率を高めることがで きる。 なお、 当 該 加 熱 処 理 に お い て 、 第 1 の 領 域 1 3 3 、 第 2 の 領 域 1 3 5 、 及 び 第 3 の 領域137は、多結晶構造、非晶質構造、またはCAAC-OSとなる。 

こののち、実施の形態2と同様に、絶縁膜113を形成し、加熱処理を行った後、配線1 15を形成して、図8に示すトランジスタ130を形成することができる。

[0218]

本実施の形態に示すトランジスタ130は、酸化物半導体膜131において、チャネル領 10 域となる第1の領域133と、ソース領域及びドレイン領域として機能する第3の領域1 37の間に、電界緩和領域として機能する第2の領域135を有する。このため、実施の 形態2に示すトランジスタ100と比較して、トランジスタの劣化を抑制することができ る。また、一対の電極139と接する第3の領域137にドーパントが含まれるため、一 対の電極139及び第3の領域137の接触抵抗をさらに低減することが可能であり、オ ン電流を高めたトランジスタを作製することができる。また、トランジスタのしきい値電 圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタ を作製することができる。また、経時変化や光ゲートBTストレス試験による電気特性の 変動の少ない、信頼性の高いトランジスタを作製することができる。

[0219]

20 なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及 び方法などと適宜組み合わせて用いることができる。

(実施の形態5)

本実施の形態では、実施の形態1乃至実施の形態4と異なる構造のトランジスタについて 、図9を用いて説明する。

 $\begin{bmatrix} 0 & 2 & 2 & 1 \end{bmatrix}$ 

図 9 ( A ) に示すトランジスタ 2 1 0 は、基板 1 0 1 上に設けられる下地絶縁膜 1 0 3 と 下地絶縁膜103上に形成される酸化物半導体膜211と、下地絶縁膜103及び酸化 物 半 導 体 膜 2 1 1 に 接 す る ゲ ー ト 絶 縁 膜 1 0 9 と 、 ゲ ー ト 絶 縁 膜 1 0 9 を 介 し て 酸 化 物 半 導体 膜 2 1 1 と重 なる ゲート 電 極 1 2 9 とを 有 す る 。 ま た 、 ゲ ー ト 絶 縁 膜 1 0 9 及 び ゲー ト 電 極 1 2 9 を 覆 う 絶 縁 膜 2 1 7 と 、 ゲ ー ト 絶 縁 膜 1 0 9 及 び 絶 縁 膜 2 1 7 の 開 口 部 に お いて、酸化物半導体膜211と接する配線219を有する。

本 実 施 の 形 態 に 示 す ト ラ ン ジ ス タ 2 1 0 は 、 酸 化 物 半 導 体 膜 2 1 1 は 、 ゲ ー ト 電 極 1 2 9 とゲート絶縁膜109を介して重なる第1の領域213と、ドーパントが添加された一対 の第2の領域215とを有する。なお、第1の領域213には、ドーパントが添加されて いない。また、第1の領域213を挟むように一対の第2の領域215が設けられる。  $\begin{bmatrix} 0 & 2 & 2 & 3 \end{bmatrix}$ 

第1の領域213は、トランジスタ210においてチャネル領域として機能する。第2の 領域215はソース領域及びドレイン領域として機能する。

[0224]

第2の領域215に添加されるドーパントとしては、実施の形態3に示す第2の領域12 5と同様のドーパントを適宜用いることができる。

また、第2の領域215に含まれるドーパントの濃度及び導電率は、実施の形態3に示す 第2の領域125と同様のドーパントの濃度とすることができる。

[0226]

図 9 ( B ) に示すトランジスタ 2 2 0 は、基板 1 0 1 上に設けられる下地絶縁膜 1 0 3 と 下 地 絶 縁 膜 1 0 3 上 に 設 け ら れ る 酸 化 物 半 導 体 膜 2 1 1 と 、 酸 化 物 半 導 体 膜 2 1 1 に 接 する、ソース電極及びドレイン電極として機能する一対の電極 2 2 5 と、酸化物半導体膜

2 1 1 の少なくとも一部と接するゲート絶縁膜 2 2 3 と、ゲート絶縁膜 2 2 3 上であって 、且つ酸化物半導体膜211と重畳するゲート電極129とを有する。 [0227] また、ゲート電極129の側面に接するサイドウォール絶縁膜221を有する。また、下 地 絶 縁 膜 1 0 3、 ゲート 電 極 1 2 9、 サイドウォール 絶 縁 膜 2 2 1、 及び 一 対 の 電 極 2 2 5 上に絶縁膜217を有する。また、絶縁膜217の開口部において、一対の電極225 と接する配線219を有する。  $\begin{bmatrix} 0 & 2 & 2 & 8 \end{bmatrix}$ 図 9 ( B ) に示すトランジスタにおいて、酸化物半導体膜 2 1 1 は、ゲート電極 1 2 9 と 10 ゲート絶縁膜223を介して重なる第1の領域213と、ドーパントが添加された一対の 第2の領域215とを有する。なお、第1の領域213には、ドーパントが添加されてい ない。第1の領域213を挟むように一対の第2の領域215が設けられる。 [0229]トランジスタの一対の電極225の端部が、サイドウォール絶縁膜221上に位置し、更 に酸化物半導体膜211において、一対の電極225が、ドーパントを含む一対の第2の 領域215の露出部を全て覆っている。このため、チャネル長方向におけるソース電極-ドレイン電極間の距離(より正確には、一対の電極225と接する酸化物半導体膜211 の間の距離)を、サイドウォール絶縁膜221の幅で制御することができる。つまりマス クを用いてパターンを形成するのが困難な微細なデバイスにおいて、酸化物半導体膜21 20 1と接する一対の電極225のチャネル側の端部を、マスクを用いずに形成させることが できる。また、マスクを使用しないため、複数のトランジスタにおける加工ばらつきを低 減することができる。 [0230]本実施の形態に示すトランジスタ210、220に設けられるゲート絶縁膜109、22 3は、膜密度が高く、欠陥の少ない絶縁膜である。この結果、トランジスタのしきい値電 圧の変動が少なく、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタ を作製することができる。また、経時変化や光ゲートBTストレス試験による電気特性の 変動の少ない、信頼性の高いトランジスタを作製することができる。  $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$ 30 なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及 び方法などと適宜組み合わせて用いることができる。 [0232] (実施の形態6) 本実施の形態では、実施の形態1乃至実施の形態5と異なる構造のトランジスタについて 、 図 1 0 を用いて説明する。本実施の形態に示すトランジスタは、酸化物半導体膜を介し て対向する複数のゲート電極を有することを特徴とする。なお、本実施の形態では、実施 の形態2に示すトランジスタを用いて説明するが、適宜他の実施の形態と組み合わせるこ とができる。 40 図10に示すトランジスタ230は、基板101上に設けられるゲート電極231と、ゲ ート電極231を覆う絶縁膜233を有する。また、絶縁膜233上に形成される酸化物 半導体膜105と、酸化物半導体膜105に接する一対の電極107と、絶縁膜233、 酸化 物 半 導 体 膜 1 0 5 、 及 び 一 対 の 電 極 1 0 7 に 接 す る ゲ ー ト 絶 縁 膜 1 0 9 と 、 ゲ ー ト 絶 縁膜109を介して酸化物半導体膜105と重なるゲート電極111とを有する。また、 ゲート絶縁 膜 1 0 9 及びゲート電 極 1 1 1 を覆う絶縁 膜 1 1 3 を有する。また、ゲート絶 縁 膜 1 0 9 及 び 絶 縁 膜 1 1 3 の 開 口 部 に お い て 、 一 対 の 電 極 1 0 7 と 接 す る 配 線 1 1 5 と を有してもよい。 

(27)

ゲート電極231は、実施の形態1に示すゲート電極15と同様に形成することができる。なお、ゲート電極231は、後に形成される絶縁膜233の被覆性を高めるために、側 50

面がテーパ形状であることが好ましく、基板101とゲート電極231の側面のなす角度 は、20度以上70度以下、好ましくは30度以上60度以下とする。 [0235]絶縁膜233は、実施の形態2に示す下地絶縁膜103と同様に形成することができる。 なお、後に、絶縁膜233上に酸化物半導体膜105を形成するため、絶縁膜233の表 面は平坦であることが好ましい。このため、後に絶縁膜233となる絶縁膜を基板101 及びゲート電極231上に形成した後、当該絶縁膜を平坦化処理して、表面の凹凸が少な い絶縁膜233を形成する。 [0236] 10 本 実 施 の 形 態 に 示 す ト ラ ン ジ ス タ 2 3 0 は 、 酸 化 物 半 導 体 膜 1 0 5 を 介 し て 対 向 す る ゲ ー ト電極231及びゲート電極111を有する。ゲート電極231とゲート電極111に異 なる電位を印加することで、トランジスタ230のしきい値電圧を制御し、好ましくは、 しきい値電圧をプラスシフトさせることができる。 本実施の形態に示すトランジスタ230に設けられるゲート絶縁膜109は、膜密度が高 く、欠陥の少ない絶縁膜である。この結果、トランジスタのしきい値電圧の変動が少なく 、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することが できる。また、経時変化や光ゲートBTストレス試験による電気特性の変動の少ない、信 頼性の高いトランジスタを作製することができる。 20 [0238] なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及 び方法などと適宜組み合わせて用いることができる。 [0239](実施の形態7) 本実施の形態では、実施の形態1乃至実施の形態6に示すトランジスタにおいて、酸化物 半導体膜中に含まれる水素濃度を低減したトランジスタの作製方法について説明する。こ こでは、代表的に実施の形態1及び実施の形態2を用いて説明するが、適宜他の実施の形 態と組み合わせることができる。なお、本実施の形態に示す工程の一以上と、実施の形態 1及び実施の形態2に示すトランジスタの作製工程とが組み合わさればよく、全て組み合 わせる必要はない。 [0240]実 施 の 形 態 1 に 示 す 酸 化 物 半 導 体 膜 1 9 及 び 実 施 の 形 態 2 に 示 す 酸 化 物 半 導 体 膜 1 0 5 に おいて、水素濃度を 5 × 1 0 <sup>1 8</sup> a t o m s / c m <sup>3</sup> 未満、好ましくは 1 × 1 0 <sup>1 8</sup> a t oms/cm<sup>3</sup>以下、より好ましくは5×10<sup>17</sup>atoms/cm<sup>3</sup>以下、さらに好ま しくは1×10<sup>16</sup> atoms / cm<sup>3</sup> 以下とすることが好ましい。 **[**0241**]** 酸化物半導体膜19、105に含まれる水素は、金属原子と結合する酸素と反応して水と なると共に、酸素が脱離した格子(あるいは酸素が脱離した部分)には欠損が形成されて しまう。また、水素が酸素と結合することで、キャリアである電子が生じてしまう。これ 40 らのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことに より、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできる だけ除去し、高純度化させた酸化物半導体膜をチャネル領域とすることにより、しきい値 電圧のマイナスシフトを低減することができ、またトランジスタのソース電極及びドレイ ン電極の間に生じるリーク電流を、代表的には、チャネル幅あたりのオフ電流を数yA/ μ m ~ 数 z Α / μ m にまで低減することが可能であり、トランジスタの電気特性を向上さ せることができる。 

酸化物半導体膜19中の水素濃度を低減する第1の方法として、酸化物半導体膜19を形 成 す る 前 に 、 加 熱 処 理 ま た は プ ラ ズ マ 処 理 に よ り 、 基 板 1 1 、 下 地 絶 縁 膜 1 3 、 ゲ ー ト 電 極15、ゲート絶縁膜17それぞれに含まれる水素または水を脱離させる方法がある。こ

30

の結果、後の加熱処理において、基板11乃至ゲート絶縁膜17に付着または含有する水 素若しくは水が、酸化物半導体膜19中に拡散することを防ぐことができる。なお、加熱 処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、100 以上基板の歪み 点未満の温度で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素(亜酸 化窒素、一酸化窒素、二酸化窒素等)を用いる。なお、実施の形態2乃至実施の形態6に おいては、酸化物半導体膜105を形成する前に、加熱処理またはプラズマ処理により、 基板101及び下地絶縁膜103それぞれに含まれる水素または水を脱離させる。 【0243】

酸化物半導体膜19、105中の水素濃度を低減する第2の方法として、酸化物半導体膜 をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミ ー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素、 水等を取り除く方法がある。この結果、酸化物半導体膜中への水素または水等の混入を低 減することが可能である。

【0244】

酸化物半導体膜19、105中の水素濃度を低減する第3の方法として、酸化物半導体膜 を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を150 以上75 0 以下、好ましくは150 以上450 以下、さらに好ましくは200 以上350 以下として、酸化物半導体膜を成膜する方法がある。この方法により、酸化物半導体膜 中への水素または水等の混入を低減することが可能である。

【0245】

ここで、酸化物半導体膜19、105中に含まれる水素濃度を低減することが可能なスパッタリング装置について、以下に詳細を説明する。

【0246】

酸化物半導体膜を成膜する処理室は、リークレートを1×10<sup>-10</sup>Pa・m<sup>3</sup>/秒以下 とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への水素ま たは水等の混入を低減することができる。

【0247】

また、スパッタリング装置の処理室の排気として、ドライポンプ等の粗引きポンプと、ス パッタイオンポンプ、ターボ分子ポンプ及びクライオポンプ等の高真空ポンプとを適宜組 み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水 素及び水の排気能力が低い。さらに、水素の排気能力の高いスパッタイオンポンプまたは 水の排気能力の高いクライオポンプを組み合わせることが有効となる。

【0248】

処理室の内側に存在する吸着物は、内壁に吸着しているために処理室の圧力に影響しない が、処理室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に 相関はないが、排気能力の高いポンプを用いて、処理室に存在する吸着物をできる限り脱 離し、予め排気しておくことが重要である。なお、吸着物の脱離を促すために、処理室を ベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくする ことができる。ベーキングは100 以上450 以下で行えばよい。このとき、不活性 ガスを導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離 速度をさらに大きくすることができる。

【0249】

このように、酸化物半導体膜の成膜工程において、処理室の圧力、処理室のリークレート などにおいて、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水素 または水等の混入を低減することができる。

[0250]

酸化物半導体膜19、105中の水素濃度を低減する第4の方法として、原料ガスに水素 を含む不純物が除去された高純度ガスを用いる方法がある。この結果、酸化物半導体膜中 への水素または水等の混入を低減することが可能である。

【0251】

50

40

20

10

20

30

40

酸化物半導体膜19、105中の水素濃度を低減する第5の方法として、酸化物半導体膜 を形成した後、加熱処理を行う方法がある。当該加熱処理により、酸化物半導体膜の脱水 素化または脱水化をすることができる。

【 0 2 5 2 】

加熱処理の温度は、代表的には、150 以上基板歪み点未満、好ましくは250 以上 450 以下、更に好ましくは300 以上450 以下とする。

【 0 2 5 3 】

加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は3分~24時間とする。

【0254】

なお、図2(B)及び図6(A)に示すように、素子分離した酸化物半導体膜19、10 5を形成した後、上記脱水素化または脱水化のための加熱処理を行ってもよい。このよう な工程を経ることで、脱水素化または脱水化のための加熱処理において、ゲート絶縁膜1 7または下地絶縁膜103に含まれる水素または水等を効率よく放出させることができる

[0255]

また、 脱水化または脱水素化のための加熱処理は、 複数回行ってもよく、他の加熱処理と 兼ねてもよい。

[0256]

以上の酸化物半導体膜中の水素濃度を低減する第1の方法乃至第5の方法の一以上を実施 の形態1乃至実施の形態6に示すトランジスタの作製方法に組み合わせることで、水素ま たは水等をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域に有するト ランジスタを作製することができる。この結果、しきい値電圧のマイナスシフトを低減す ることができ、またトランジスタのソース電極及びドレイン電極の間に生じるリーク電流 を、代表的には、チャネル幅あたりのオフ電流を数yA/µm~数zA/µmにまで低減 することが可能であり、トランジスタの電気特性を向上させることができる。以上のこと から、本実施の形態により、しきい値のマイナスシフトが低減され、リーク電流が低く、 優れた電気特性を有するトランジスタを作製することができる。

(実施の形態8)

本実施の形態では、下部に第1の半導体材料を用いたトランジスタを有し、上部に第2の 半導体材料を用いたトランジスタを有する半導体装置であって、第1の半導体材料を用い たトランジスタに半導体基板を用いた構造を、図11を用いて説明する。 【0258】

図11は、下部に第1の半導体材料を用いたトランジスタを有し、上部に第2の半導体材料を用いたトランジスタを有する半導体装置の断面構成を示す一例である。ここで、第1の半導体材料と第2の半導体材料とは異なる材料を用いる。例えば、第1の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体または多結晶半導体を用いることが好ましい。単結晶半導体を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、チャネル幅あたりのオフ電流が数yA/µm~数zA/µm程度と十分低い特性を利用した回路に用いることができる。これらのことから、図11に示す半導体装置を用いて、例えば低消費電力の論理回路を構成することもできる。なお、第1の半導体材料として、有機半導体材料などを用いてもよい。

【0259】

トランジスタ704a、トランジスタ704b及びトランジスタ704cはそれぞれ、 n 50

チャネル型トランジスタ(NMOSFET)またはpチャネル型トランジスタ(PMOS FET)のいずれも用いることができる。ここでは、トランジスタ704a及びトランジ スタ704bとしてpチャネル型のトランジスタを示し、トランジスタ704cとしてn チャネル型のトランジスタを示す。図11に示す例においては、トランジスタ704cとして びトランジスタ704bは、STI(Sha11ow Trench Iso1atio n)702によって他の素子と絶縁分離されている。一方、トランジスタ704cは、S TI702によってトランジスタ704a及び704bと絶縁分離されている。STI7 02を用いることにより、LOCOSによる素子分離法で発生した素子分離部のバーズビ ークを抑制することができ、素子分離部の縮小等が可能となる。一方で、トランジスタの 構造の微細化が要求されない半導体装置においてはSTI702の形成は必ずしも必要で はなく、LOCOS等の素子分離手段を用いることもできる。

【 0 2 6 0 】

図11におけるトランジスタ704a、トランジスタ704b及びトランジスタ704c は、それぞれ基板701中に設けられたチャネル領域と、チャネル領域を挟むように設け られた不純物領域705(ソース領域及びドレイン領域ともいう)と、チャネル領域上に 設けられたゲート絶縁膜706と、ゲート絶縁膜706上にチャネル領域と重畳するよう に設けられたゲート電極707、708とを有する。ゲート電極は加工精度を高めるため の第1の材料からなるゲート電極707と、配線として低抵抗化を目的とした第2の材料 からなるゲート電極708を積層した構造とすることができるが、この構造に限らず、適 宜要求される仕様に応じて材料、積層数、形状等を調整することができる。なお、図にお いて、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上このような 状態を含めてトランジスタとよぶ場合がある。

【0261】

また、基板701中に設けられた不純物領域705には、コンタクトプラグ714aが接続されている。ここでコンタクトプラグ714aは、トランジスタ704a等のソース電極やドレイン電極としても機能する。また、不純物領域705とチャネル領域の間には、不純物領域705と異なる不純物領域が設けられている。該不純物領域は、導入された不純物の濃度によって、LDD領域やエクステンション領域としてチャネル領域近傍の電界分布を制御する機能を果たす。ゲート電極707、708の側壁には絶縁膜709を介してサイドウォール絶縁膜710を有する。絶縁膜709やサイドウォール絶縁膜710を用いることで、LDD領域やエクステンション領域を形成することができる。

また、トランジスタ704a、トランジスタ704b及びトランジスタ704cは、絶縁 膜711により被覆されている。絶縁膜711には保護膜としての機能を持たせることが でき、外部からチャネル領域への不純物の侵入を防止することができる。また、絶縁膜7 11をCVD法による窒化シリコン等の材料とすることで、チャネル領域に単結晶シリコ ンを用いた場合には加熱処理によって、単結晶シリコンの水素化を行うことができる。ま た、絶縁膜711に引張応力または圧縮応力を有する絶縁膜を用いることで、チャネル領 域を構成する半導体材料に歪みを与えることができる。nチャネル型のトランジスタの場 合にはチャネル領域となるシリコン材料に引張応力を、pチャネル型のトランジスタの場 各にはチャネル領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの 移動度を向上させることができる。

【 0 2 6 3 】

ここでは、図11におけるトランジスタ750は、実施の形態2に示すトランジスタ10 0と同様の構造を有する。さらに、トランジスタ750の下地絶縁膜はバリア膜724、 絶縁膜725a、絶縁膜725bの3層構造であり、下地絶縁膜を介して、トランジスタ 750の酸化物半導体膜と対向するゲート電極751を有する。絶縁膜725aは、水素 、水、及び酸素のブロッキング効果を有する絶縁膜で形成することが好ましく、代表的に は酸化アルミニウム膜で形成する。絶縁膜725bは、実施の形態2に示す下地絶縁膜1 03を適宜用いることができる。 20

【0264】

なお、トランジスタ750としてここでは実施の形態2に示すトランジスタ100を用いて説明したが、実施の形態1乃至実施の形態7で示したトランジスタを適宜用いることができる。

(32)

【0265】

第2の半導体材料を用いたトランジスタ750は、必要な回路構成に応じて下層のトランジスタ704a等の第1の半導体材料を用いたトランジスタと電気的に接続する。図11 においては、一例としてトランジスタ750のソース電極またはドレイン電極がトランジ スタ704aのソース電極またはドレイン電極と電気的に接続している構成を示している

[0266]

第2の半導体材料を用いたトランジスタ750のソース電極またはドレイン電極の一方は、トランジスタ750のゲート絶縁膜726、絶縁膜727、絶縁膜728、絶縁膜72 9を貫通するコンタクトプラグ730bを介して、トランジスタ750よりも上方に形成 された配線734aと接続する。ゲート絶縁膜726、絶縁膜727は、実施の形態1乃 至実施の形態7で示した構造、材料を適宜用いることができる。

【0267】

配線734aは、絶縁膜731中に埋め込まれている。配線734aは、例えば銅、アル ミニウム等の低抵抗な導電性材料を用いることが好ましい。低抵抗な導電性材料を用いる ことで、配線734aを伝播する信号のRC遅延を低減することができる。配線734a に銅を用いる場合には、銅のチャネル領域への拡散を防止するため、バリア膜733を形 成する。バリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化 チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡 散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料 からなる膜に限られない。バリア膜733は配線734aとは別個の層として形成しても よく、バリア膜となる材料を配線材料中に含有させ、加熱処理によって絶縁膜731に設 けられた開口の内壁に析出させて形成しても良い。

[0268]

絶 縁 膜 7 3 1 に は 、 酸 化 シ リ コ ン 、 酸 化 窒 化 シ リ コ ン 、 窒 化 酸 化 シ リ コ ン 、 B P S G ( B oron Phosphorus Silicate Glass), PSG(Phos Silicate Glass)、炭素を添加した酸化シリコン(SiO phorus C)、フッ素を添加した酸化シリコン(SiOF)、Si(OC,H<sub>5</sub>)<sub>4</sub>を原料とした 酸化シリコンであるTEOS(Tetraethyl orthosilicate)、 HSQ(Hydrogen Silsesquioxane)、MSQ(Methyl Silsesquioxane)、OSG(Organo Silicate Glas s)、有機ポリマー系の材料等の絶縁体を用いることができる。特に半導体装置の微細化 を進める場合には、配線間の寄生容量が顕著になり信号遅延が増大するため酸化シリコン の比誘電率( k = 4 . 0 ~ 4 . 5 ) では高く、 k が 3 . 0 以下の材料を用いることが好ま しい。また該絶縁膜に配線を埋め込んだ後にCMP処理を行うため、絶縁膜には機械的強 度が要求される。この機械的強度が確保できる限りにおいて、これらを多孔質(ポーラス )化させて低誘電率化することができる。絶縁膜731は、スパッタリング法、CVD法 、スピンコート法(Spin On Glass:SOGともいう)を含む塗布法等によ り形成する。

【 0 2 6 9 】

絶縁 膜 7 3 1 上には、絶縁 膜 7 3 2 を設けてもよい。絶縁 膜 7 3 2 は、 配線材料を絶縁 膜 7 3 1 中に埋め込んだ後、CMP等による平坦化処理を行う際のエッチングストッパとし て機能する。

【0270】

配線 7 3 4 a 上には、バリア膜 7 3 5 が設けられており、バリア膜 7 3 5 上に保護膜 7 4 0 が設けられている。バリア膜 7 3 5 は銅等の配線材料の拡散を防止することを目的とし 50

た膜である。バリア膜735は、配線734aの上面のみに限らず、絶縁膜731、73 2上に形成してもよい。バリア膜735は、窒化シリコンやSiC、SiBON等の絶縁 性材料で形成することができる。

【0271】

配線734aはコンタクトプラグ730aを介して、バリア膜724よりも下層に設けられた配線723と接続する。コンタクトプラグ730aは、コンタクトプラグ730bと 異なり、バリア膜724、絶縁膜725a、絶縁膜725b、ゲート絶縁膜726、絶縁 膜727、絶縁膜728、絶縁膜729を貫通して配線723と電気的に接続している。 従って、コンタクトプラグ730aは、コンタクトプラグ730bに比べ高さが高い。コ ンタクトプラグ730aとコンタクトプラグ730bとで径を等しくした場合には、コン タクトプラグ730aの方がアスペクト比は大きくなるが、コンタクトプラグ730aと コンタクトプラグ730bとで異なった径とすることもできる。なお、コンタクトプラグ 730aは一の材料で形成した一続きのものとして記しているが、例えばバリア膜724 、絶縁膜725a、及び絶縁膜725bを貫通するコンタクトプラグと、ゲート絶縁膜7 26、絶縁膜727、絶縁膜728、及び729を貫通するコンタクトプラグとに分離し て別々に形成してもよい。

【0272】

配線723は、配線734a、734bと同様にバリア膜722、724により被覆され、絶縁膜720中に埋め込まれて設けられている。図11に示すように、配線723は上部の配線部分と、下部のビアホール部分から構成される。下部のビアホール部分は下層の配線718と接続する。該構造の配線723はいわゆるデュアルダマシン法等により形成することができる。また、上下層の配線間の接続はデュアルダマシン法によらず、コンタクトプラグを用いて接続してもよい。絶縁膜720上には、CMP等による平坦化処理を行う際のエッチングストッパとして機能する絶縁膜721を設けてもよい。

配線723が電気的に接続する配線718についても、既述したトランジスタ750の上層の配線層と同様の構成により形成することができる。シリコン等の第1の半導体材料を チャネル領域に用いたトランジスタ704aは、絶縁膜711、絶縁膜712、絶縁膜7 13を貫通するコンタクトプラグ714aを介して配線718と接続する。シリコン等の 第1の半導体材料をチャネル領域に用いたトランジスタ704cのゲート電極は、絶縁膜 711、絶縁膜712、絶縁膜713を貫通するコンタクトプラグ714bを介して配線 718と接続する。配線718は、既述した配線734a、734bと同様にバリア膜7 17、719により被覆され、絶縁膜715中に埋め込まれて設けられている。絶縁膜7 15上には、CMP等による平坦化処理を行う際のエッチングストッパとして機能する絶 縁膜716を設けてもよい。

【0274】

以上のように、半導体装置の下部に設けられた第1の半導体材料を用いたトランジスタ7 04 a は、複数のコンタクトプラグ及び複数の配線を介して、上部に設けられた第2の半 導体材料を用いたトランジスタ750と電気的に接続する。半導体装置を以上のような構 成とすることで、高速動作性能を有する第1の半導体材料を用いたトランジスタと、オフ 電流が極めて小さい第2の半導体材料を用いたトランジスタとを組み合わせ、低消費電力 化が可能な高速動作の論理回路を有する半導体装置、一例としては記憶装置、中央演算処 理装置(CPU)等を作製することができる。

【0275】

このような半導体装置は、既述の構成に限らず、発明の趣旨を逸脱しない範囲において、 任意に変更が可能である。例えば、説明においては第1の半導体材料を用いたトランジス タと、第2の半導体材料を用いたトランジスタの間の配線層は2層として説明したが、こ れを1層あるいは3層以上とすることもでき、また配線を用いることなく、コンタクトプ ラグのみによって両トランジスタを直接接続することもできる。この場合、例えばシリコ ン貫通電極(Through Silicon Via:TSV)技術を用いることもで 10



きる。また、配線は銅等の材料を絶縁膜中に埋め込むことで形成する場合について説明し たが、例えばバリア膜、配線材料層、及びバリア膜の三層構造としてフォトリソグラフィ 工程により配線パターンに加工したものを用いてもよい。 [0276] 特に、銅配線を第1の半導体材料を用いたトランジスタ704a、704bと第2の半導 体材料を用いたトランジスタ750との間の階層に形成する場合には、 第2の半導体材料 を用いたトランジスタ750の製造工程において付加する熱処理の影響を十分考慮する必 要がある。換言すれば、第2の半導体材料を用いたトランジスタ750の製造工程におい て付加する熱処理の温度を配線材料の性質に適合するように留意する必要がある。例えば トランジスタ750の構成部材に対して高温で熱処理を行った場合、銅配線では熱応力 が発生し、これに起因したストレスマイグレーションなどの不都合が生じるためである。 ここで、図11に示す半導体装置に含まれる論理回路の一形態について、図12を用いて 説明する。ここでは、論理回路の一形態として、NOR型回路及びNAND型回路を用い て説明する。 

(34)

図12(A)はNOR型回路の回路図であり、図12(B)はNAND型回路の回路図で ある。

[0279]

20 図12(A)示すNOR型回路において、トランジスタ761及びトランジスタ762は 、 p チ ャ ネ ル 型 ト ラ ン ジ ス タ で あ る 。 ト ラ ン ジ ス タ 7 6 3 及 び ト ラ ン ジ ス タ 7 6 4 は n チ ャネル型トランジスタであり、先の実施の形態のいずれかで説明したトランジスタを適用 できる。

図12(B)に示すNAND型回路において、トランジスタ771及びトランジスタ77 4 は p チャネル型トランジスタである。トランジスタ772及びトランジスタ773は n チャネル型トランジスタであり、先の実施の形態のいずれかで説明したトランジスタを適 用できる。なお、図12(A)、(B)に記載したOSとは、トランジスタ763、トラ ンジスタ764、トランジスタ772、及びトランジスタ773に、先の実施の形態のい ずれかで説明したトランジスタを適用できることを示す。

なお、図12(A)、(B)に示すNOR型回路及びNAND型回路において、トランジ スタ763、トランジスタ764、トランジスタ772、及びトランジスタ773には、 図11に示したような、酸化物半導体膜を介して複数のゲート電極を有するトランジスタ 750も適用できる。このような構造とすることで、複数のゲート電極に異なる電位を印 加することで、トランジスタのしきい値電圧を制御し、好ましくは、しきい値電圧をプラ スシフトさせることができる。または、複数のゲート電極に同電位を印加することで、ト ランジスタのオン電流を増加させることができる。

 $\begin{bmatrix} 0 & 2 & 8 & 2 \end{bmatrix}$ 

40 ここで、図12(A)に示すNAND型回路の断面構造を図11を用いて説明する。図1 2 (A) に示すトランジスタ7 6 1 及びトランジスタ7 6 2 は図 1 1 に示すトランジスタ 704a及びトランジスタ704bに相当する。また、図12(A)に示すトランジスタ 763が図11に示すトランジスタ750に相当する。なお、図12(A)に示すトラン ジスタ762及びトランジスタ763のゲート電極の接続部、並びにトランジスタ764 は省略している。

[0283]

本実施の形態に示すトランジスタ750、トランジスタ763、トランジスタ764、ト ランジスタ772、及びトランジスタ773に設けられるゲート絶縁膜として、膜密度が 高く、欠陥の少ない絶縁膜を用いることで、トランジスタのしきい値電圧の変動が少なく 、電気特性のばらつきの少ない、優れた電気特性を有するトランジスタを作製することが 10

できる。また、経時変化や光ゲートBTストレス試験による電気特性の変動の少ない、信 頼性の高い半導体装置を作製することができる。

【0284】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及 び方法などと適宜組み合わせて用いることができる。

【0285】

(実施の形態9)

先の実施の形態で示した半導体装置の一例としては、中央演算処理装置、マイクロプロセ ッサ、マイクロコンピュータ、記憶装置、イメージセンサ、電気光学装置、発光表示装置 等がある。また、該半導体装置をさまざまな電子機器に適用することができる。電子機器 としては、例えば、表示装置、照明装置、パーソナルコンピュータ、ワードプロセッサ、 画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ 、ステレオ、時計、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、スマー トフォン、電子書籍、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電 子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、高周波 加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコ ンディショナー、加湿器、除湿器、空調設備、食器洗浄器、食器乾燥器、衣類乾燥器、布 団 乾 燥 器 、 電 気 冷 蔵 庫 、 電 気 冷 凍 庫 、 電 気 冷 凍 冷 蔵 庫 、 D N A 保 存 用 冷 凍 庫 、 懐 中 電 灯 、 工具、煙感知器、医療機器、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレー タ、産業用ロボット、電力貯蔵システム、電気自動車、ハイブリッド車、プラグインハイ ブリッド車、装軌車両、原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、船 舶、 潜水艦、 ヘリコプター、 航空機、 ロケット、 人工 衛星、 宇宙 探査機 や惑星 探査機、 宇 宙船等がある。本実施の形態では、先の実施の形態で示した半導体装置を、携帯電話、ス マートフォン、電子書籍などの携帯機器に応用した場合の例を図13乃至図16を用いて 説明する。

[0286]

携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶 などにSRAMまたはDRAMが使用されている。SRAMまたはDRAMが使用される 理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。 一方で、SRAMまたはDRAMを画像データの一時記憶に用いた場合、以下の特徴があ る。

【0287】

通常のSRAMは、図13(A)に示すように1つのメモリセルがトランジスタ801~ 806の6個のトランジスタで構成されており、それをXデコーダー807、Yデコーダ ー808にて駆動している。トランジスタ803とトランジスタ805、トランジスタ8 04とトランジスタ806はインバータを構成し、高速駆動を可能としている。しかし1 つのメモリセルが6トランジスタで構成されているため、セル面積が大きいという欠点が ある。デザインルールの最小寸法をFとしたときにSRAMのメモリセル面積は通常10 0~150F<sup>2</sup>である。このためSRAMはビットあたりの単価が各種メモリの中で最も 高い。

【0288】

それに対して、DRAMはメモリセルが図13(B)に示すようにトランジスタ811、 保持容量812によって構成され、それをXデコーダー813、Yデコーダー814にて 駆動している。1つのセルが1トランジスタ1容量の構成になっており、面積が小さい。 DRAMのメモリセル面積は通常10F<sup>2</sup>以下である。ただし、DRAMは常にリフレッ シュが必要であり、書き換えをおこなわない場合でも電力を消費する。 【0289】

しかしながら、トランジスタ811に先の実施の形態で説明した、オフ電流の低いトランジスタを用いることで、保持容量812の電荷を長時間保持することが可能であり頻繁な リフレッシュは不要である。したがって、消費電力を低減することができる。 10

20



[0290]

図14に携帯機器のブロック図を示す。図14に示す携帯機器はRF回路901、アナロ グベースバンド回路902、デジタルベースバンド回路903、バッテリー904、電源 回路905、アプリケーションプロセッサ906、フラッシュメモリ910、ディスプレ イコントローラ911、メモリ回路912、ディスプレイ913、タッチセンサ919、 音声回路917、キーボード918などより構成されている。ディスプレイ913は表示 部914、ソースドライバ915、ゲートドライバ916によって構成されている。アプ リケーションプロセッサ906は、中央演算処理装置(CPU907)、DSP908、 インターフェイス(IF)909を有している。一般にメモリ回路912はSRAMまた はDRAMで構成されており、この部分に先の実施の形態で説明した半導体装置を採用す ることによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且 つ消費電力が十分に低減することができる。また、CPU907に含まれる、データや命 令を記憶するための主記憶装置に、先の実施の形態で説明した半導体装置を採用する ことにより、CPUの消費電力が十分に低減することができる。

(36)

図15に、ディスプレイのメモリ回路950に先の実施の形態で説明した半導体装置を使用した例を示す。図15に示すメモリ回路950は、メモリ952、メモリ953、スイッチ954、スイッチ955及びメモリコントローラ951により構成されている。また、メモリ回路は、信号線から入力された画像データ(入力画像データ)、メモリ952、 及びメモリ953に記憶されたデータ(記憶画像データ)を読み出し、及び制御を行うディスプレイコントローラ956と、ディスプレイコントローラ956からの信号により表示するディスプレイ957が接続されている。

【0292】

まず、ある画像データがアプリケーションプロセッサ(図示しない)によって、形成され る(入力画像データA)。入力画像データAは、スイッチ954を介してメモリ952に 記憶される。そしてメモリ952に記憶された画像データ(記憶画像データA)は、スイ ッチ955、及びディスプレイコントローラ956を介してディスプレイ957に送られ 、表示される。

【0293】

入力画像データAに変更が無い場合、記憶画像データAは、通常30~60Hz程度の周期でメモリ952からスイッチ955を介して、ディスプレイコントローラ956から読み出される。

【0294】

次に、例えばユーザーが画面を書き換える操作をしたとき(すなわち、入力画像データA に変更が有る場合)、アプリケーションプロセッサは新たな画像データ(入力画像データ B)を形成する。入力画像データBはスイッチ954を介してメモリ953に記憶される 。この間も定期的にメモリ952からスイッチ955を介して記憶画像データAは読み出 されている。メモリ953に新たな画像データ(記憶画像データB)が記憶し終わると、 ディスプレイ957の次のフレームより、記憶画像データBは読み出され、スイッチ95 5、及びディスプレイコントローラ956を介して、ディスプレイ957に記憶画像デー タBが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモ リ952に記憶されるまで継続される。

【0295】

このようにメモリ952及びメモリ953は交互に画像データの書き込みと、画像データ の読み出しを行うことによって、ディスプレイ957の表示をおこなう。なお、メモリ9 52及びメモリ953はそれぞれ別のメモリには限定されず、1つのメモリを分割して使 用してもよい。先の実施の形態で説明した半導体装置をメモリ952及びメモリ953に 採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能 で、且つ消費電力が十分に低減することができる。



【 0 2 9 6 】

図16に電子書籍のブロック図を示す。図16はバッテリー1001、電源回路1002 、マイクロプロセッサ1003、フラッシュメモリ1004、音声回路1005、キーボ ード1006、メモリ回路1007、タッチパネル1008、ディスプレイ1009、デ ィスプレイコントローラ1010によって構成される。

(37)

【0297】

ここでは、図16のメモリ回路1007に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路1007の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ1004にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

【0298】

以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可 能で、且つ消費電力を低減した携帯機器が実現される。

[0299]

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み 合わせて用いることができる。

【実施例1】

【 0 3 0 0 】

本 実 施 例 で は 、 C V D 法 に よ り 酸 化 窒 化 シ リ コ ン 膜 を 形 成 す る 際 に 生 じ る 欠 陥 及 び 酸 化 窒 化 シ リ コ ン 膜 の 膜 密 度 に つ い て 説 明 す る 。

はじめに、酸化窒化シリコン膜を形成する際に生じる欠陥について説明する。具体的には 、石英基板上に酸化窒化シリコン膜を形成した試料のESR測定結果を用いて説明する。 【0302】

まず、作製した試料について説明する。作製した試料は、石英基板上に厚さ200nmの 酸化窒化シリコン膜を形成した構造の試料である。

[0303]

石英基板をプラズマCVD装置の処理室内に設置し、処理室内に流量100sccmのシ ラン及び流量3000sccmの一酸化二窒素を原料ガスとして供給し、処理室内の圧力 を40Paに制御し、27.12MHzの高周波電源で電力を供給して酸化窒化シリコン 膜を形成した。なお、基板温度は350 とした。また、該プラズマCVD装置は600 0cm<sup>2</sup>である平行平板型のプラズマCVD装置である。供給する電力(電力密度)は3 00W(0.05W/cm<sup>2</sup>)、1000W(0.17W/cm<sup>2</sup>)、1500W(0. 26W/cm<sup>2</sup>)の3条件とし、それぞれを比較試料1、試料1、試料2とする。 【0304】

そして、 試料1及び 試料2、 並びに比較 試料1についてESR測定を行った。ESR測定 は下記の条件で行った。測定温度は室温(25 )とし、9.2GHzの高周波電力(マ イクロ波パワー)は20mWとし、磁場の向きは作製した試料1、 試料2及び比較試料1 の酸化窒化シリコン膜の表面と平行とし、酸化窒化シリコン膜に含まれるシリコンのダン グリングボンドに由来するg=2.001に現れる信号のスピン密度の検出下限は1.0 ×10<sup>15</sup> spins/cm<sup>2</sup>であった。

【 0 3 0 5 】

ESR測定の結果を図17に示す。図17(A)は、試料1及び試料2、並びに比較試料 50

10

40

(38)

8.57E+20

H濃度

[atoms/cm<sup>3</sup>]

[0314]

[0313]【表1】

以上のことから、プラズマCVD装置の真空排気された処理室内に載置された基板を30 以上400 以下、さらに好ましくは320 以上380 以下に保持し、処理室に 0 原料ガスを導入して処理室内における圧力を30Pa以上250Pa以下、さらに好まし くは40Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm<sup>2</sup> 以上0.5W/cm<sup>2</sup>以下、さらに好ましくは0.26W/cm<sup>2</sup>以上0.35W/cm <sup>2</sup> 以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を 形成することで、 膜密度が高く、代表的には、 膜密度が 2 . 2 6 g / cm <sup>3</sup> 以上 2 . 6 3 g/cm<sup>3</sup>以下であり、シリコンのダングリングボンドである欠陥が少ない、代表的には ESRによって計測される信号において、g値が2.001に現れる信号のスピン密度が 2 × 1 0<sup>15</sup> s p i n s / c m <sup>3</sup> 以下である酸化窒化シリコン膜を形成することができる

N濃度

[atoms/cm<sup>3</sup>]

3.92E+20

30

20

10

40

ことがわかる。また、酸化物半導体膜を有するトランジスタにおいて、当該酸化窒化シリ コン膜を酸化物半導体膜に接する絶縁膜として設けることで、優れた電気特性を有するト ランジスタを作製することができる。 【実施例2】 [0315] 本実施例は、本発明の一態様である半導体装置の光ゲートBT試験の結果について説明す る。具体的には本発明の一態様であるトランジスタのしきい値電圧の変動量について説明 する。 [0316] 10 はじめに、トランジスタの作製工程について説明する。本実施例では図2を参照して説明 する。 まず、基板11としてガラス基板を用い、基板11の加熱処理を行った。当該加熱処理は 、温度を480 とし、窒素を含む雰囲気で1時間行った。次に、基板11上に下地絶縁 膜13を形成した。 下 地 絶 縁 膜 1 3 と し て 厚 さ 1 0 0 n m の 窒 化 シ リ コ ン 膜 及 び 厚 さ 1 5 0 n m の 酸 化 窒 化 シ リコン膜を積層形成した。 20 次に、下地絶縁膜13上にゲート電極15を形成した。 スパッタリング法で厚さ100nmのタングステン膜を形成し、フォトリソグラフィエ程 により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部 をエッチングし、ゲート電極15を形成した。 次に、ゲート電極15上に厚さ50nmの窒化シリコン膜及び厚さ200nmの酸化シリ コン膜が積層されたゲート絶縁膜17を形成する。 窒化シリコン膜は、シラン50sccm、窒素5000sccmをプラズマCVD装置の 30 処理室に供給し、処理室内の圧力を60Paに制御し、27.12MHzの高周波電源を 用いて1500Wの電力を供給して形成した。酸化窒化シリコン膜は、シラン100sc cm、一酸化二窒素3000sccmをプラズマCVD装置の処理室に供給し、処理室内 の圧力を 4 0 P a に 制 御 し 、 2 7 . 1 2 M H z の 高 周 波 電 源 を 用 い て 1 5 0 0 W の 電 力 を 供 給 し て 形 成 し た 。 ま た 、 該 窒 化 シ リ コ ン 膜 及 び 該 酸 化 窒 化 シ リ コ ン 膜 は 、 基 板 温 度 を 3 5.0 として形成した。なお、酸化窒化シリコン膜の成膜条件は、実施の形態1に示すト ランジスタ10のゲート絶縁膜17の成膜条件を用いた。 次に、ゲート絶縁膜17を介してゲート電極15に重なる酸化物半導体膜18を形成した 40 [0324] 酸化物 半導 体 膜 18としては、 CAAC-OS 膜である 厚さ35nmのIGZO膜をスパ ッタリング法で形成した。IGZO膜は、スパッタリングターゲットをIn:Ga:Zn = 1 : 1 : 1 (原子数比)のターゲットとし、スパッタリングガスとして50sccmの Arと50sccmの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を 6 Paに制御し、5 kWの直流電力を供給して形成した。なお、IGZO膜を形成す る際の基板温度は170 とした。 ここまでの工程で得られた構成は図2(A)を参照できる。 次に、フォトリソグラフィエ程により該IGZO膜上にマスクを形成し、該マスクを用い 50

(39)

(40)

て該IGZO膜の一部をエッチングした。その後、エッチングされたIGZO膜に加熱処 理を行い、酸化物半導体膜19を形成した。  $\begin{bmatrix} 0 & 3 & 2 & 7 \end{bmatrix}$ 次に、加熱処理を行った。ここでは、窒素雰囲気で行う第1の加熱処理と、第1の加熱処 理の後酸素雰囲気で行う第2の加熱処理を行った。第1の加熱処理及び第2の加熱処理の 温度は共に450 とし、処理時間は共に1時間とした。 ここまでの工程で得られた構成は図2(B)を参照できる。 10 次に、酸化物半導体膜19に接する一対の電極21を形成した。 ゲート絶縁 膜 1 7 及び酸化物 半導体 膜 1 9 上に 導電 膜を形成し、 フォトリソグラフィ 工程 により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、 ー対の電極21を形成した。なお、該導電膜は、厚さ100nmのチタン膜上に厚さ40 0 nmのアルミニウム膜を形成し、該アルミニウム膜上に厚さ100 nmのチタン膜を形 成した。 [0331] ここまでの工程で得られた構成は図2(C)を参照できる。 20 次に、加熱処理を行った。当該加熱処理は、温度を300 とし、窒素を含む雰囲気で1 時間行った。 次に、ゲート絶縁膜17、酸化物半導体膜19、及び一対の電極21上に絶縁膜23を形 成した。 ここまでの工程で得られた構成は図2(D)を参照できる。 絶縁膜23を形成した後、ここまでの工程で得られた構成に加熱処理を行った。当該加熱 処理は、窒素雰囲気で行う第1の加熱処理と、第1の加熱処理の後、酸素雰囲気で行う第 2の加熱処理を行った。第1の加熱処理及び第2の加熱処理の温度は共に300 とし、 30 処理時間は共に1時間とした。  $\begin{bmatrix} 0 & 3 & 3 & 6 \end{bmatrix}$ 次に、絶縁膜23上に厚さ1.5μmのアクリル層を形成した。次に、アクリル層の一部 をエッチングして、 ― 対の電極を露出させた後、 ― 対の電極に接続する画素電極を形成し た。ここでは、画素電極として、スパッタリング法により、厚さ100nmのITOを形 成した。 以上の工程により、本発明の一態様であるトランジスタを作製した。なお、以上の工程に より作製したトランジスタを試料Xとする。 40 [0338] ここで、比較例となるトランジスタの作製工程について説明する。比較例となるトランジ スタ(以下、試料Yとする。)は、上記試料Xのゲート絶縁膜17を下記のようにして形 成したトランジスタであり、他の工程は全て同じである。試料Yのゲート絶縁膜17は、 試 料 X と同 様 に 窒 化 シ リ コ ン 膜 及 び 酸 化 窒 化 シ リ コ ン 膜 の 積 層 構 造 で あ り 、 酸 化 窒 化 シ リ コン膜を以下の条件で形成した。なお、窒化シリコン膜の成膜条件は試料Xと同様である 試料Yの酸化窒化シリコン膜は、シラン100sccm、窒素3000sccmをプラズ

マ C V D 装置の処理室に供給し、処理室内の圧力を 4 0 P a に制御し、 2 7 . 1 2 M H z の高周波電源を用いて 3 0 0 W の電力を供給して形成した。また、該窒化シリコン膜及び

該酸化窒化シリコン膜は、基板温度を350 として形成した。なお、酸化窒化シリコン 膜の成膜条件は、実施の形態1に示すトランジスタ10のゲート絶縁膜17とは異なる成 膜条件を用いた。

【 0 3 4 0 】

次に、 試料 X 及び 試料 Y の光ゲート B T 試験を行った。ここでは、 光ゲート B T 試験として、 基板 温度を 8 0 、 ゲート絶縁膜に印加する電界 強度を 1 . 2 M V / c m 、印加時間を 2 0 0 0 秒とし、 3 0 0 0 1 x の白色光を発する白色 L E D を用い、ゲート電極に負の 電圧を印加する光マイナスゲート B T 試験を行った。

**[**0341**]** 

光マイナスゲートBT試験方法とトランジスタのVg-Id特性の測定方法について説明
10
する。光マイナスゲートBT試験の対象となるトランジスタの初期特性を測定するため、
基板温度を25 とし、ソース電極 - ドレイン電極間の電圧(以下、ドレイン電圧という)
。)を1V、10Vとし、ソース電極 - ゲート電極間の電圧(以下、ゲート電圧という。)
)を-30V~+30Vまで変化させたときのソース電極 - ドレイン電極の間に生じる電流(以下、ドレイン電流という。)の変化特性、すなわちVg-Id特性を測定した。
【0342】

次に、基板温度を80 まで上昇させた後、トランジスタのソース電極およびドレイン電極の電位を0Vとした。続いて、ゲート絶縁膜へ印加される電界強度が1.2MV/cmとなるようにゲート電極に電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが250nmであるため、ゲート電極に-30Vを印加し、そのまま2000秒保持した。

20

[0343]

次に、ゲート電極、ソース電極およびドレイン電極へ電圧を印加したまま、基板温度を2 5 まで下げた。基板温度が25 になった後、ゲート電極、ソース電極およびドレイン 電極への電圧の印加を終了させた。

【0344】

次に、 初期特性の測定と同じ条件で Vg - Id 特性を測定し、 光マイナスゲート B T 試験 後の Vg - Id 特性を得た。

【 0 3 4 5 】

初期特性のしきい値電圧と光マイナスゲートBT試験後のしきい値電圧の差( Vth) を図19に示す。縦軸に Vthを示す。試料Xと比較して、試料Yはしきい値電圧の変 動量が大きいことがわかる。このことから、トランジスタのゲート絶縁膜として、膜密度 が高く、シリコンのダングリングボンド量の少ないゲート絶縁膜を用いることで、光マイ ナスゲートBT試験におけるしきい値電圧の変動量が少ないことが分かる。

в

В



19 13 11









【図3】

<u>30</u>

【図1】

(A)

<u>10</u>

(B) <u>10</u> 21

C

23

13 15

в

/ 17

/ 19

5 11

А

A

19



【図4】

(A)

(B)

(C)

(D)

(E)

(C)

(D)

A

























【図7】



【図8】









(44)



【図11】



【図12】



(A)



(B)



【図15】













フロントページの続き

(51) Int.CI.

テーマコード(参考)

					H 0 1 L		. 21,	/28	301B		
					H 0 1 L		. 21,	21/28		301R	
F ターム(参考)	4M104	AA03	AA09	BB02	BB03	BB04	BB08	BB13	BB14	BB16	BB17
		BB18	BB30	BB32	BB33	BB36	CC01	CC05	DD34	DD37	DD43
		DD65	EE02	EE03	EE15	EE16	EE17	FF17	FF18	GG08	
	5F110	AA14	AA30	BB06	BB07	BB11	CC01	CC02	CC07	DD01	DD02
		DD03	DD04	DD05	DD12	DD14	EE01	EE02	EE03	EE04	EE06
		EE07	EE11	EE14	EE15	EE23	EE30	EE42	EE43	EE44	EE45
		FF02	FF04	FF05	FF30	GG01	GG06	GG12	GG13	GG14	GG15
		GG17	GG25	GG33	GG34	GG42	GG43	GG57	GG58	HJ01	HJ12
		HJ13	HJ18	HJ23	HK01	HK02	HK03	HK04	HK06	HK07	HK21
		HK22	HK32	HK33	HK34	HK42	NN03	NN04	NN22	NN23	NN24
		NN28	NN34	NN35	NN40	QQ06	QQ16	QQ19			

FΙ