(11) # 보을 문 포한 모.

	/ (12) TV PI			特	,。 午 第35 45590号
(45) 発行日 平成165	≢7月21日 (2004. 7. 21)		(24)登録日	平成16年4月	(P3545590) 16日 (2004.4.16)
(51) Int.C1. ⁷	FI				
HO1L 29/78	HO1L	29/78	655A		
HO1L 21/822	HO1L	29/78	652C		
HO1L 27/04	HO1L	29/78	652K		
	HO1L	29/78	653C		
	HO1L	29/78	657G		
			請求項の数 4	(全 40 頁)	最終頁に続く
(21) 出願番号	特願平10-61224	(73) 特許権:	者 000003078		
(22) 出願日	平成10年3月12日 (1998.3.12)		株式会社東芝		
(65) 公開番号	特開平10-321856		東京都港区芝	浦一丁目1番	1号
(43) 公開日	平成10年12月4日 (1998.12.4)	(74) 代理人	100058479		
審査請求日	平成13年10月2日 (2001.10.2)		弁理士 鈴江	武彦	
(31) 優先権主張番号	特願平9-61307	(74) 代理人	100084618		
(32) 優先日	平成9年3月14日 (1997.3.14)		弁理士 村松	」 貞男	
(33) 優先権主張国	日本国(JP)	(74) 代理人	100068814		
			弁理士 坪井	淳	
		(74) 代理人	100092196		
			弁理士 橋本	良郎	
		(74) 代理人	100091351		
			弁理士 河野	哲	
		(74) 代理人	100088683		
			弁理士 中村	誠	
					最終頁に続く

(13) 姓 盐 小 超(13)

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

第1導電型ベース層と、

- この第1導電型ベース層の表面に形成された第2導電型エミッタ層と、
- この第2導電型エミッタ層に形成されたコレクタ電極と、

前記第1導電型ベース層における前記第2導電型エミッタ層とは反対側の表面に形成され た第2導電型ベース層と、

- この第2導電型ベース層の表面に形成された第1導電型ソース層と、
- この第1 導電型ソース層と前記第2 導電型ベース層とに形成されたエミッタ電極と、

前記第1導電型ソース層の表面から前記第2導電型ベース層を貫通して前記第1導電型ベ 10 ース層の途中の深さまで形成されたトレンチ内にゲート絶縁膜を介して埋込形成されたゲ ート電極とを備え、

前記コレクタ電極と前記エミッタ電極との間に電圧が印加されたとき、ゲート電圧の動作 範囲内において、ゲートの容量は、常に正値又は零値であることを特徴とする半導体装置

【請求項2】

請求項1に記載の半導体装置において、

ゲート容量が常に正値又は零値である条件は、前記ゲート電極、前記ゲート絶縁膜、前記 第1導電型ベース層<u>で構成される容量のうち正の容量をC2+とし</u>、前記第1導電型ソー ス層、前記第2導電型ベース層、前記ゲート絶縁膜及び前記ゲート電極で構成される容量

をC1としたとき、C1/(C2+ +C1)の値が1/6以上であることを特徴とする 半導体装置。 【請求項3】 請求項2に記載の半導体装置において、 前記第2導電型ベース層の底部から前記第2導電型エミッタ層までの前記第1導電型ベー ス層の長さは100µm以上であることを特徴とする半導体装置。 【請求項4】 請求項1に記載の半導体装置において、 前記ゲート電極とエミッタ電極との間に接続された容量をさらに具備することを特徴とす る半導体装置。 10 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、電力制御用の半導体装置に係わり、特に、制御端子の容量の最適化により、安 定性を向上し得る半導体装置に関する。 [0002]【従来の技術】 一般に、電力制御用の半導体装置としては、MOS構造を有する制御端子(以下、ゲート という)により、大電力を制御可能なIGBT(Insulated Gate Bip olar Transistor)又はIEGT(Injection Enhance 20 Ь Gate Bipolar Transistor)等が広く用いられている。 $\begin{bmatrix} 0 & 0 & 0 & 3 \end{bmatrix}$ 図64はこの種のIGBTの構成を示す断面図である。このIGBTは、p型エミッタ層 1 にコレクタ電極 2 が形成されており、 p 型エミッタ層 1 におけるコレクタ電極 2 とは反 対側の表面にはn型ベース層3が形成されている。n型ベース層3の表面にはp型ベース 層4が選択的に拡散形成されている。各p型ベース層4の表面にはn型ソース層5が選択 的に形成されている。 [0004]一方の n 型ソース層 5 から p 型ベース層 4 及び n 型ベース層 3 を介して他方の p 型ベース 層4及びn型ソース層5に至る領域上には、ゲート絶縁膜6を介して、ゲート電極7が設 30 けられている。また、各p型ベース層4上及びn型ソース層5上には共通のエミッタ電極 8が設けられている。 [0005]このIGBTをターンオンさせるためには、エミッタ電極8側に対して正となる電圧(主 電圧)をコレクタ電極2側に印加した状態において、エミッタ電極8に対して正である電 圧をゲート電極 7 に印加する。これにより、 n 型ベース層 3 と n 型ソース層 5 とに挟まれ た p 型ベース層 4 表面に n 型チャネルが形成され、電子電流が n 型ベース層 3 に流れ込む 。一方、正孔電流が p 型エミッタ層 1 から n 型ベース層 3 に流れ込み、これによって n 型 ベース層3に導電変調が起こりIGBTがターンオンする。 [0006]40 一方、ターンオフさせるには、エミッタ電極8に対して0または負である電圧をゲート電 極 7 に印加する。これにより、 n 型チャネルが消失して n 型ベース層 3 への電子注入がな くなり、やがてIGBTはターンオフする。この状態でも主電圧は印加されている。 [0007]なお、実際に製品化されるIGBTは、このような個々の微細なIGBTがチップ内に集 積されて製造される。すなわち、図64で述べたIGBTは、チップ内の全部のIGBT のうち、1つのゲート電極7の両端の2つのIGBTからなるセルと呼ばれる単位領域の ものである。これら各セルのIGBTが互いに並列に集積形成され、チップ状のIGBT が形成される。

【0008】

30

しかしながら以上のような IGBTの如き半導体装置は、チップ内又はセル内におけるオン電流(コレクタ電流)の不均一性やゲート電圧 VGの不安定性などにより、電流制御が不可能となる恐れがあり、この場合、IGBT自体が破壊される可能性に発展する。 【0009】

なお、このようなゲート電圧VG の不安定性は、ゲート回路に混入したノイズ、あるい は各ゲート抵抗の特性のバラつきや各IGBTの僅かな不均一性などからなる攪乱要因に より生じる。

【 0 0 1 0 】

例えば、図65に示すように、オン状態の2つのIGBT1及びIGBT2において、一 方のIGBT1のゲート抵抗300 に一瞬(約10nsec)だけ1Vのノイズが混入 10 すると、図66に示すように、ゲート電圧VG が他方のIGBT2に偏り、図67に示 すように、オン電流が他方のIGBT2にのみ流れる現象が生じる。

【 0 0 1 1 】

また、この現象は一例に過ぎず、この他、ゲート電圧VG の振動やセル内での電流集中 などの現象が起こる可能性がある。なお、いずれの現象にしてもIGBTが高電圧、高電 流状態のときに発生すると、IGBTの破壊に至る可能性をもつため、半導体装置の信頼 性を低下させている。

【0012】

一方、この種の半導体装置は、信頼性の向上を図るための短絡保護方式が知られている。 図68は係る短絡保護方式を説明するための回路図であり、図69はこの半導体装置の外 20 観を示す平面図である。

【0013】

この半導体装置は、主素子としての主IGBT素子M1と、電流検知用のセンスIGBT 素子S1とが電気的に並列に接続され、同一チップ内に形成された構造を有する。但し、 チップ内のデバイス領域の比は、センスIGBT素子S1を「1」としたとき、主IGB T素子M1が「100~1000」の範囲内にある。

[0014]

ここで、主IGBT素子M1に流れる電流は、センスIGBT素子S1のエミッタに接続 された抵抗Rsにおける電圧降下により、検知される。すなわち、短絡等に起因して大電 流がセンスIGBT素子S1に流れると、抵抗Rsに電圧降下が生じる。この電圧は、図 68に示すように、ゲート回路にコレクタが接続されたトランジスタTr1のベースに電 流を流す。これにより、トランジスタTr1がオンし、主IGBT素子M1及びセンスI GBT素子S1のゲート電圧を低下させる。

【0015】

しかしながら、この短絡保護方式は以下のような問題がある。

ターンオン、ターンオフのように瞬時に動作モードが変化するとき、検知される電流は、 IGBTチップ全体の電流に対応しない場合がある。このため、短絡時に、保護動作を生 じない場合が多々ある。また、製造上のばらつきが大きいという問題がある。

【0016】

さらに、主IGBT素子M1と同一チップ内にセンスIGBT素子S1を設けるので、主 40 IGBT素子M1の有効面積を狭くする問題がある。また、大電流の検知からゲート電圧 の低下に至るまでのフィードバックループが長いので、保護の遅れや不安定な発振などが 生じ易い。また、一旦、センスIGBTS1を形成すると、保護レベルの調整等が極めて 困難である問題がある。さらに、半導体装置が、主IGBT素子M1のコレクタ、ゲート 及びエミッタの3端子に加え、センスIGBT素子S1のエミッタを有する4端子構造に なる問題がある。すなわち、半導体装置が複雑な構造になり、コストを増大させてしまう 問題がある。

[0017]

次に、ターンオフ時の半導体装置の保護に関して述べる。

図70の(a)は主IGBT素子M1のターンオフ時に、主IGBT素子M1に印加され 50

50

る電圧VCEと、主IGBT素子M1を流れる電流ICEとの時間変化を示すタイムチャ ートである。図70の(b)は図70の(a)に示した電圧波形を微分したタイムチャー トである。いずれの図も、MOSゲート回路に直列に接続されるゲート抵抗Rgが小のと きを実線で示し、Rgが大のときを破線で示している。 [0018]主IGBT素子M1に限らず、パワー素子は、高周波信号で駆動する場合、ターンオフ時 の損失(電圧と電流の積を時間で積分したもの)を低減させる必要があるので、ターンオ フ速度を速くするためにゲート抵抗Rgを小さくする必要がある。但し、Rgが小の波形 は、図70の(b)に示すように、ターンオフ時間が短い分、dV/dtのピーク値が大 きい。なお、目標の電圧VCEが一定のため、図70の(b)に示す2つの微分波形は、 10 時間軸と形成する面積が互いに等しくなっている。 [0019]さて、このようにゲートRgを小にして主IGBT素子M1に印加される電圧VCEの上 昇率dV/dtを高くした場合、dV/dtのピーク値が一定値を超えると、dV/dt に比例して流れる変位電流により、主IGBT素子M1がターンオフに失敗して破壊され る問題がある。 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ ー方、ゲート抵抗 R g を大にして d V / d t による破壊から主 I G B T 素子 M 1 を保護す ると、ターンオフ速度が遅くなり、ターンオフ損失が増えてスイッチングの高速化が困難 となる問題がある。 20 [0021]【発明が解決しようとする課題】 以上説明したように従来の半導体装置は、ゲート電圧のVG の不安定性などにより、電 流制御が不可能となって素子自体が破壊される可能性がある。 また、短絡保護に関しては、大電流の検知からゲート電圧の低下に至るまでのフィードバ ックループが長いので、保護の遅れや不安定な発振などが生じ易い問題がある。 [0024]本発明は上記実情を考慮してなされたもので、高電圧、大電流時にもゲート電圧を安定さ せ、電流不均一や発振等を阻止でき、もって、装置を破壊から保護して信頼性を向上し得 30 る半導体装置を提供することを目的とする。 [0026]【課題を解決するための手段】 本発明は、高コレクタ電圧時にゲートが負の微分容量(CG =dQG /dVG 、但 しQG はゲートに蓄積されている電荷)をもつことがIGBTの破壊の主な原因の一つ であるという、本発明者等により見出された知見に基づいてなされている。すなわち、本 発明の骨子は、常にゲートの負の微分容量を無くすことにより、装置の安定性を向上させ 、もって、装置を破壊から保護することにある。 [0027]次に、本発明の基となる知見について説明する。 40 [0028]本発明者等は、図44に示すように、1200V用高耐圧IGBT(東芝製、商品名GT 25Q101、n型ベース層3の長さ=約100µm以上で、不純物濃度=5×10¹³ cm⁻³以下)に関し、ゲート電荷Qcのゲート電圧VG 依存性(の傾き=ゲート容量)を種々のコレクタ電圧VCEについて実験により調べた。なお、ゲート電圧VG は、 横軸で示す直流バイアスに約15V振幅の1パルスのサイン波が重畳されている。すなわ ち、測定では、測定中の素子の温度上昇を回避する観点から周知のC-V測定法が使えな いため、1パルスのサイン波をゲートに与え、その間ゲートに流入する電荷を同時に計測 し、オシロスコープの水平軸にゲート電圧、垂直軸に電荷量を入力することにより、図4

4の結果を得ている。なお、この時のサイン波の周波数は10~20kHzである。

[0029]

図示するように、コレクタ電圧VCEが881Vのとき、ゲート電圧VG の上昇ととも にゲート電荷QG が減少し、ゲートの負の微分容量が現れている。

【 0 0 3 0 】

図45及び図46は図44の実験内容をシミュレーションした結果であり、同様の結果が 得られている。すなわち、シミュレーション結果より算出したゲート容量においては、図 46に示すように、高コレクタ電圧VCE時に、ゲートしきい値Vth以上で負の容量が 現れている。

[0031]

この負の容量は、次の(M1)~(M3)のメカニズムにより現れて(M4)の作用効果 10 を引き起こす、と考えられる。

【0032】

(M1)高コレクタ電圧時に、p型エミッタ層1から注入された正孔がn型ベース層3中 の高電界により加速されて、n型ベース層3とゲート絶縁膜6との界面に到達する。(M 2)高コレクタ電圧時には、n型ベース層3の電位はゲート電圧VG よりも高いため、 n型ベース層3の界面に正孔のチャネル(蓄積層)が形成される。(M3)この正孔のチ ャネルの正電荷により、ゲート電極7内に負の電荷が誘起され、ゲートの負容量が引き起 こされる。

[0033]

(M4)このようなゲートの負の容量は、ゲート抵抗をゲート電極7に接続した時、負の 20 C・R時定数により、ゲート電圧VG の不安定性を生じさせ、図66に示した如き、ゲ ート電圧VG の上昇又は下降を生じさせ、さらにはゲート電圧VG を振動させてゲー ト回路を制御不能にする可能性がある。

【0034】

このような負の容量は、以下に述べるように数式を用いても表現可能である。図47は上述した(M1)~(M3)の現象をより詳しく示している。この図47は、図48に示す 等価回路に置換可能である。但し、容量と各部電圧との関係は図49に示す等価回路となる。

【 0 0 3 5 】

図 4 8 に示す等価回路より、 p 型ベース層 4 界面の n チャネルを通って n 型ベース層 3 に 30 注入される電子電流 I 。 は、次の(1)式で示される。 【 0 0 3 6 】

 $I_{e} = g_{m}^{n-ch} (V_{GE} - V_{th}^{n-ch}) \dots (1)$

但し、g_m ^{n-ch}は相互コンダクタンスを示し、V_{th}^{n-ch}はnチャネルのしき い値電圧を示す。

【 0 0 3 7 】

一方、 p型エミッタ層 1 から注入されるホール電流 I_h は、 I G B T (I E G T) の p n p トランジスタ部分の電流増幅率 を用い、次の(2)式のように示される。

【 0 0 3 8 】

I_h = I_e ... (2)

40

ホール電流 I_h は、全て n 型ベース層 3 界面の p チャネルを通って p 型ベース層 4 に流れると考えると、次の (3)式で表すことができる。

【 0 0 3 9 】

 $I_{h} = g_{m}^{p-ch} (V_{pch} - V_{GE} - V_{th}^{p-ch}) \dots (3)$

このとき(1)式及び(3)式を夫々(2)式に代入すると、各部電圧の関係式が次の(4)式に示すように得られる。

【0040】

 $g_{m}^{p-ch} (V_{pch} - V_{GE} - V_{th}^{p-ch}) = g_{m}^{n-ch} (V_{GE} - V_{th}^{n-ch}) = (V_{th}^{n-ch}) \dots (4)$

一方、図49に示す等価回路より、ゲートに蓄えられる電荷 Q_G は、次式で示される 50

。 Q_G = C_{G-S} V_{GE} + C_{G-p-ch} (V_{GE} - V_{pch}) なお、(4)式より、 (V_{GE} - V_{pch}) = - (g_m ^{n-ch}/g_m р - с ^h) V_{GF}となるので、ゲート容量C_Gは、次の(5)式で示すことができる。 [0041] $= Q_G / V_{GE} = C_{GS} - C_{GPCh} \cdot \cdot g_m^{n-ch} / g_m$ C_G ^p - ^c ^h ... (5) ここで、右辺の第2項は、負の値であり、これが負の容量を引き起こす。 [0042]以上の負の(微分)容量に関する知見は、本発明者等の研究により始めて得られたもので 10 ある。 [0043]続いて、この知見に基づく本発明の骨子について詳しく説明する。 [0044]図 5 0 及び図 5 1 は図 4 6 に示した負の容量を模式的に示した図である。ゲート容量 C_G は、 n 型ベース層 3 / ゲート絶縁膜 6 / ゲート電極 7 で構成される容量 C 2 と、(n 型 ソース層5・p型ベース層4)/ゲート絶縁膜6/ゲート電極7で構成される容量C1と の並列合成容量と考えられる。 [0045]ここで、容量C1は、図52に示すように、ゲート電圧V。 とは無関係にほぼ一定値を とる。容量C2は、図53に示すように、ゲート電圧V。 に対して階段状に減少する。 20 容量C2においては、図46から推測可能なように、正の容量C2⁺と負の容量C2⁻と の比が約2:1である。 [0046]本発明では、積極的にC1を増加させることにより、図54に示すように、容量C2を底 上げし、C2~による負の容量を打ち消している。具体的には、C1 C2~=(1/2) C 2 ⁺ とする。すなわち、次の(6)式を満足するとき、ゲート容量 C 。 が常に零又 は正の値になり、負の値をもたない。

[0047]

【数1】

$$\frac{C1}{C2^{+}+C1} \ge \frac{1}{3} \qquad \cdots \quad (6)$$

30

40

【0048】

なお、(6)式は、例えばn型ベース層3を含むMOS構造の面積(容量C2に対応)と、n型ソース層5・p型ベース層4を含むMOS構造の面積(容量C1に対応)とを用いてマスクパターンを設計することにより、容易に実現可能である。また、(6)式の実現方法は、MOS構造の面積に限らず、MOS構造におけるゲート絶縁膜の厚さや材質(誘電率)を容量C1,C2に対応させて設計してもよい。さらに、(6)式は、本質的に等価な置換であれば、「MOS構造の面積」の如き別の表現、あるいは「容量C2の面積/ゲートの全面積=2/3以下」の如き別の関係式を用いて示してもよい。

上の知見は、以下に示すように実験的にも確認され、かつn型ベース層3の長さの如き、 素子設計上のパラメータとの関連性も確認されている。なお、ここにいうn型ベース層3 の長さ(以下、Nベース長ともいう)は、p型エミッタ層1とp型ベース層4の底部との 間のn型ベース層3の距離に相当する。

【 0 0 5 0 】

図 5 5 は、実際に 4 つの I G B T を用い、 n 型ベース層 3 の長さと C 1 / (C 2 + + C 1)との関係を確認したグラフである。 n 型ベース層 3 の長さが 1 0 0 µ m のとき、 C 1 / (C 2 + + C 1)の値が 0 . 3 3 から 0 . 2 に (1 / 3 から 1 / 5)に低下している 50 【0051】

これは、Nベース長が長くなるに従い、 n型ベース層 3 中のキャリア蓄積量を多くする必 要があるため、ゲート長LG を長くするという従来の考え方に起因している。すなわち 、ゲート長LG を長くすることにより、電子のMOSチャネルからの注入を促進し、よ り低オン電圧を実現するという従来の設計方法から来ている。そのため、C2+ の値を 増大させ、C1/(C2+ +C1)の値を小さくしている。その結果、C2- も大き くなり、負のゲート容量を生じさせ易い状況になっている。 [0052]そこで、図55上に示す如き、C1/(C2+ +C1)=0.33のIGBT(Nベー 10 ス長=約63µm;以下、IGBT素子Aという)と、C1/(C2+ + C1)=0. 2のIGBT(Nベース長=100µm;以下、IGBT素子Bという)について、前述 同様にノイズパルスにより、ゲートの不安定性を調べた。 [0053]具体的には、図56に示すように、2つのIGBT素子A1,A2を並列接続し、一方の IGBT素子A2のゲートにノイズパルスを与え、ゲート電圧の挙動を観察する実験を行 なった。また同様の実験を2つのIGBT素子B1,B2についても行なった。 [0054]その結果、IGBT素子A1,A2を並列接続した場合には、ノイズパルスにより一時的 なゲート電圧の変動はあるものの、直ぐにゲートバイアス電圧(ゲート信号で与えている 20 電圧)に安定的に収束する。 [0055]一方、IGBT素子B1,B2では、図57に示すように、ノイズパルスを与えた後、ゲ ート電圧VG1,VG2の振動が収束せず、逆に大きくなっている。しかも、IGBT素 子B2にノイズパルスを与えたので、他方のIGBT素子B1のゲート電圧VG1も大き く振動し、並列素子B1,B2間で負の容量による不安定による発振が起こっている。 [0056]この実験結果より、C1/(C2+ +C1) 0.33では確実に不安定性は生ぜず、 C1/(C2+ + C1) 0.2では、発振,電流不均一等の不安定性を生じる。その ため、不安定性を考慮すると、C1/(C2+ +C1)の値は少なくとも、0.2(= 30 1/5)より大きいことが必要で、0.33(=1/3)以上であることが望ましい。 [0057]また、Νベース長が100μm以上の素子では、従来の設計方法に従えば、C1ノ(C2 + + C1)が0.2程度に下がるので、本発明は特にNベース長が100µm以上の素 子で有効である。 [0058]Nベース長が300µm以上の素子では、C1/(C2+ + C1)の値が(1/10) = 0.1程度と、0.2を下回るので、Nベース長が300µm以上の素子では少なくと も値を1/5=0.2まで引き上げることが不安定性の改善のために有効である。 [0059]40 以上はプレーナ型素子に関しての説明であるが、トレンチ型素子の場合にも同様の負のゲ ート容量を生じることを発明者等の研究により確認した。但し、トレンチ型素子では、C 2 + : C 2 - の比がプレーナ型素子とは若干異なっている。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 図58はゲートのとばし無しのトレンチ型IEGT素子の構成を示す図であり、図59は ゲートのとばし有りのトレンチ型IEGT素子の構成を示す図であって、図60はこれら 2種類のIEGT素子に関し、ゲート容量におけるゲート電圧依存性の計算結果を示す図 である。なお、本明細書中、「とばし」の語は、 n 型ソース層 5 の省略を意味している。 [0061]すなわち、とばし無しのIEGT素子TAは、図58に示すようにプレーナ型のゲート絶 50

縁膜6及びゲート電極7に代えて、 n型ソース層5の表面には p型ベース層4を介して n 型ベース層3に達する深さまで溝(トレンチ)が掘られている。溝内は、 n型ベース層3 と n型ソース層5とに挟まれた p型ベース層4側面に設けられたゲート絶縁膜6 t に囲ま れて埋込み型のゲート電極7 t が配置されている。このゲート電極7 t は、図示しないゲ ート端子に接続されている。

[0062]

ー方、とばし有りのIEGT素子TBは、図59に示すように、図58に示す構成とは異なり、 n型ソース層5を有する p型ベース層4と、 n型ソース層5の省略された p型ベー ス層4とが溝間で交互に配置されている。

[0063]

10

ここで、とばし無しのIEGT素子TAは、図60に示すように、ゲート容量が負の値に なる部分が若干ある。また、とばし有りのIEGT素子TBでは、大きな負のゲート容量 CG が生じている。

【0064】

この種のトレンチ型素子の場合、ゲート容量 C_Gの変化が複雑であるが、C2+ : C 2-の比は概ね、とばし無しの構成で、C2+ : C2- = 5 : 1 であり、とばし有 りの構成で、C2+ : C2- = 4 : 1 となっている。

[0065]

このため、とばし無しの構成では、C1/(C2+ +C1)の値を1/6以上とするこ とが好ましい。同様に、とばし有りの構成では、C1/(C2+ +C1)の値を1/5 20 以上とすることが好ましい。

[0066]

なお、図60中、ゲート電圧が4.5V付近に負のピークが生じるが、この負のピークは 、コレクタ電流が小さい値の小電流領域に生じるため、破壊の影響が少ないので、考慮し ない。

【0067】

また、次に本発明者らの研究による半導体装置の制御方法について説明する。この制御方 法は、主に短絡時の保護に関係する。

【0068】

本発明者らの研究により、図61及び図62(a)~(b)に示すように、IGBTが短 30 絡状態になると、通常動作に比べ、ゲートに蓄積される電荷が減少する知見が得られた。 すなわち、ゲートに蓄積される電荷が通常動作よりも減少した状態を短絡状態として検知 する。また、短絡状態を検知したとき、ゲート電圧を低下させることにより、IGBTを 短絡から保護できる。

[0069]

図 6 3 はこの知見に基づき試作された保護回路のブロック図である。主 IGBT素子M1 のゲート回路に直列に電荷検出回路(charge counter)CCが接続される

[0070]

一方、ゲート回路とアースとの間にはトランジスタTr1が接続されている。

40

【0071】

ここで、差動アンプAM1は、ゲート電圧を参照しつつ、電荷検出回路CCに検出された ゲートの電荷量について所定値(図61に示すprohibited area)以下 か否かを判定する。差動アンプAM1は、電荷量が所定値以下のとき、トランジスタTr 1にベース電流を与えてTr1をオン状態に制御し、ゲート電圧を低下させる。

[0072]

なお、ゲートの電荷量の検知方式としては、任意の回路による電圧又は電流の検知などが 適宜使用可能となっている。

【 0 0 7 3 】

またさらに、dV/dtの検出に関する半導体装置の制御方法についても説明する。この 50

半導体装置は、主スイッチング素子に電気的に並列にdV/dtの検出素子を有し、この 検出素子の検出結果に基づいてゲート抵抗の抵抗値を制御するものである。 【0074】

これにより、主スイッチング素子が破壊しない範囲でターンオフを速くできるので、オフ 損失を低減でき、素子特性を向上できる。

【0075】

さて、上述した本発明に関する知見及び骨子に基づいて、具体的には以下のような解決手 段が実現される。

【 0 0 7 6 】

請求項1に対応する発明は、第1導電型ベース層と、この第1導電型ベース層の表面に形 10 成された第2導電型エミッタ層と、この第2導電型エミッタ層に形成されたコレクタ電極 と、前記第1導電型ベース層における前記第2導電型エミッタ層とは反対側の表面に形成 された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型ソ ース層と、この第1導電型ソース層と前記第2導電型ベース層とに形成されたエミッタ電 極と、前記第1導電型ソース層の表面から前記第2導電型ベース層を貫通して前記第1導 電型ベース層の途中の深さまで形成され<u>たト</u>レンチ内にゲート絶縁膜を介して埋込形成さ れたゲート電極とを備え、前記コレクタ電極と前記エミッタ電極との間に電圧が印加され たとき、ゲート電圧の動作範囲内において、ゲートの容量は、常に正値又は零値であるこ とを特徴とする半導体装置である。

【0078】

また、請求項2に対応する発明は、請求項1に対応する発明において、<u>ゲート容量が常に</u> <u>正値又は零値である条件は、</u>ゲート電極、ゲート絶縁膜、第1導電型ベース層で構成され <u>る容量のうち正の容量をC2+とし、第1導電型ソース層、第2導電型ベース層、ゲート</u> 絶縁膜及びゲート電極で構成される容量をC1としたとき、C1/(C2+ +C1)の 値が1/6以上であることを特徴とする半導体装置。

【 0 0 7 9 】

さらに、請求項<u>3</u>に対応する発明は、請求項<u>2</u>に対応する発明において、第2導電型ベース層の底部から第2導電型エミッタ層までの第1導電型ベース層の長さは100µm以上であることを半導体装置である。

また、請求項<u>4</u>に対応する発明は、請求項1に対応する発明において、ゲート電極とエミ 30 ッタ電極との間に接続された容量をさらに具備する半導体装置である。

【0087】

(作用)

従って、請求項1に対応する発明は以上のような手段を講じたことにより、コレクタ電極 とエミッタ電極との間に電圧が印加されたとき、ゲート電極からみた容量が常に正値又は 零値であるので、高コレクタ電圧時のゲートの負の微分容量を無くしたことにより、高電 圧、高電流時にもゲート電圧を安定させ、電流不均一や発振等を阻止でき、もって、装置 を破壊から保護して信頼性を向上させることができる。

[0089]

さらに、請求項2に対応する発明は、ゲート容量が常に正値又は零値である条件を、ゲー
 40
 <u>ト電極、ゲート絶縁膜、第1導電型ベース層で構成される容量のうち正の容量をC2+と</u>
 し、第1導電型ソース層、第2導電型ベース層、ゲート絶縁膜及びゲート電極で構成され
 <u>る容量をC1としたとき、C1/(C2++C1)の値を1/6以上と</u>したので、請求
 項1に対応する作用を容易且つ確実に奏することができる。

[0090]

また、請求項<u>3</u>に対応する発明は、<u>第2 導電型ベース層の底部から第2 導電型エミッタ層</u> <u>までの</u>第1 導電型ベース層の長さを100μm以上としたので、請求項<u>1</u>に対応する作用 を例えばコレクタ電圧1200V程度以上の高耐圧の半導体装置に実現させることができ る。

【0091】

10

40

(10)

さらに、請求項<u>4</u>に対応する発明は、ゲート電極とエミッタ電極の間に容量を接続することにより、ゲートの負の容量の発生を阻止できる。

【0096】

【発明の実施の形態】

以下、本発明の実施形態について図面を参照しながら説明する。

【0097】

(第1の実施形態)

図1は、第1の実施形態に係るIGBTの構成を示す平面図であり、図2は図1のIIA - IIA線及び<u>IIB-IIB</u>線矢視断面図であって、図64と同一部分については同一 符号を付してその詳しい説明は省略し、ここでは異なる部分についてのみ述べる。なお、 以下の各実施形態についても同様にして重複した説明を省略する。

【 0 0 9 8 】

すなわち、本実施形態に係る半導体装置は、ゲートの負の容量を無くした構成により、ゲート電圧の安定化を図るものであって、図1及び図2に示すように、 p型ベース層4 が部分的にゲート絶縁膜6の全幅にわたって n型ベース層3上に形成されている。このため、 n型ベース層3とゲート絶縁膜6とが接する界面部分の面積が従来よりも小さくされた構成となっている。

【 0 0 9 9 】

具体的には、ゲート電極7とゲート絶縁膜6界面の面積SG (いわゆる、ゲート電極7 の面積)と、ゲート絶縁膜6を介してゲート電極7とn型ベース層3とが重なり合う部分 20 の面積SNBとの比が次の(7)式で規定された構成となっている。

【 0 1 0 0 】

【数2】

$$\frac{\text{S NB}}{\text{S G}} \leq \frac{2}{3} \qquad \cdots \quad (7)$$

【0101】

なお、この(7)式は前述した(6)式と等価な関係を示している。すなわち、(7)式 は、(6)式における容量C1が全ゲート容量の1/3以上との規定を逆方向から述べた ものであり、容量C2に対応する面積SNBを全ゲート容量に対応する面積の2/3以下 30 と規定したものである。

【0102】

また、テラスゲート等、ゲート絶縁膜6の厚さt。×が部分的に異なる場合は、次の(8))式を満たすように、IGBTが設計される。

【 0 1 0 3 】

【数3】

$$\int \frac{1}{t_{ox}} ds = \frac{2}{3} \quad \dots \quad (8)$$

$$\int \frac{1}{t_{ox}} ds = \frac{2}{3} \quad \dots \quad (8)$$

$$\int \frac{1}{t_{ox}} ds = \frac{2}{3}$$

[0104]

次に、このようなIGBTの動作について説明する。

【0105】

前述同様にIGBTがターンオンする際に、高コレクタ電圧時には、p型エミッタ層1か 50

ら注入された正孔が n 型ベース層 3 中の高電界により加速されて、 n 型ベース層 3 とゲー ト絶縁膜6との界面に到達する。 [0106]高コレクタ電圧時には、n型ベース層3の電位はゲート電圧よりも高いため、n型ベース 層3の界面に正孔のチャネル(蓄積層)が形成される。 [0107]この正孔のチャネルの正電荷により、IIA-IIA断面に沿ってゲート電極7内に負電 荷が誘起される。 [0108]しかしながら、このIGBTは、従来とは異なり、IIB-IIB断面に示す部分で、p 10 型ベース層4中のゲート絶縁膜6との界面にnチャネルが生成され、このnチャネルによ りゲート電極7中の負電荷が打ち消されてゲート電極7に正電荷が誘起され、負の容量が 生じない。また、高コレクタ電圧時に正孔がエミッタ電極8に排出されるために、さらに 負の容量を生じにくくしている。よって、ゲート電圧の安定を確保することができる。 [0109]上述したように第1の実施形態によれば、コレクタ電極1とエミッタ電極8との間に電圧 が印加されたとき、ゲート電極7からみた容量が常に正値又は零値であるので、高コレク タ電圧時のゲートの負の微分容量を無くしたことにより、高電圧、高電流時にもゲート電 圧を安定させ、電流不均一や発振等を阻止でき、もって、装置を破壊から保護して信頼性 を向上させることができる。 20 また、コレクタ電極1とエミッタ電極8との間の電流がしゃ断状態のとき、ゲート電極7 からみた容量の最小値を当該容量の最高値の1/3以上とするため、ゲート絶縁膜6のう ちの n 型ベース層 3 に接する部分の面積 S N B をゲート電極 7 の全面積 S G の 2 / 3 以 下に制限したので、前述した作用効果を容易且つ確実に奏することができる。 [0111]また、 n 型ベース層 3 の長さを 1 0 0 µ m 以上としたので、前述した作用効果を 1 2 0 0 V以上の高耐圧のIGBTに実現させることができる。 **[**0 1 1 2 **]** (第2の実施形態) 30 次に、本発明の第2の実施形態に係るIGBTについて説明する。 [0113]図3はこのIGBTの構成を示す平面図である。本実施形態は、第1の実施形態の変形構 成であり、p型ベース層4の平面形状を変形させたものであって、具体的には図66に示 すように、部分的にゲート絶縁膜6の全幅にわたってn型ベース層3上に形成されるp型 ベース層4を梯子形の平面形状としている。 [0114]以上のような構成としても、第1の実施形態と同様の効果を得ることができ、また、p型 ベース層4のパターンが図1に示す構成よりも均一的に形成されるので、より一層ゲート 電圧の安定性の向上を期待することができる。 40 **[**0 1 1 5 **]** (第3の実施形態) 次に、本発明の第3の実施形態に係るIGBTについて説明する。 [0116]図4はこのIGBTの構成を示す断面図である。本実施形態は、第1の実施形態の変形構 成であり、 p型ベース層 4 の変形構成であって、具体的には図 4 に示すように、ゲート電 極 7 の中央部直下の n 型ベース層 3 表面に選択的に p 型層 1 0 が形成されている。 [0117]ここで、 p 型層10は、図示しないが、エミッタ電極8直下の各 p 型ベース層4に接続さ

れている。

50

[0118] このような構成により、p型層10の電位はエミッタ電位に固定される。このため、高コ レクタ電圧時でも、p型層10の表面は低電圧に保持される。 [0119]ここで、ゲート電圧が正であると、p型層10の表面に反転層が形成されることにより、 第1の実施形態と同様に、ゲート電圧を正に保持することができる。 なお、本構造は、特に2 k V 以上の高耐圧の I G B T に有効である。例えば高耐圧 I G B Tの場合、オン状態において、キャリアの蓄積と低オン抵抗化とを図るため、ゲート幅L を例えば60μm以上にすることが好ましい。この場合、p型層は、ゲート幅Lの1/3 10 以上の幅(例えば20µm幅)とすればよい。 [0121]本構造によれば、ゲート幅Lが広いためにp型層10とp型ベース層4との一体化が可能 になり、低オン抵抗化をも併せて実現することができる。 (第4の実施形態) 次に、本発明の第4の実施形態に係る半導体装置について説明する。 [0123]図5はこの半導体装置の構成を示す斜視断面図であり、図6はこの半導体装置の構成を示 す平面図であり、図7は図6のVII A-VII A線及びVII B-VII B線 20 矢視断面図である。 [0124]本実施形態は、第1の実施形態の変形構成であり、n型ベース層3中におけるゲート絶縁 膜6との界面の正孔を積極的に排出させる構成であって、具体的には図5乃至図7に示す ように、n型ベース層3の表面にp型層11を選択形成したIGBT領域と、このp型層 11をソースとした p チャネルMOSFET領域とが1チップ内に設けられている。 [0125]ここで、 pチャネルMOSFETは、IGBT領域の p型層11が n 型ベース層 3 表面で 長手方向に延長されてなるp型ソース層11sと、IGBTのp型ベース層4がn型ベー ス層3表面で長手方向に延長されてなるp型ドレイン層4dと、IGBTのエミッタ電極 30 8 が p 型 ベース 層 4 上及び n 型 ソース 層 5 上で 長手方向 に 延長 されて p 型 ドレイン 層 4 d 上に選択的に形成されたエミッタ電極8eとを備えている。 [0126]また、pチャネルMOSFETは、p型ドレイン層4dの一部上、p型ソース層11sの 一部上及びこれら両層4d,11s間のn型ベース層3上にゲート絶縁膜6を介してゲー ト電極12が形成されている。なお、このゲート電極12は、エミッタ電極8eに電気的 に接続されており、IGBTのゲート電極7とは電気的に絶縁されている。 [0127]また、p型ソース層11s上には、その長手方向に沿ってフローティング電極13が形成 されている。フローティング電極13は、 pチャネルMOSFET領域からIGBT領域 40 にかけて p 型層11s,11の電位を均一化させるためのものであり、IGBT及び p チ ャネルMOSFETにおける各電極7,8,8e,12とは絶縁され、電位的に浮いた状 態となっている。 [0128]次に、このような半導体装置の動作を説明する。 [0129]前述同様にIGBTがターンオンする際に、コレクタ電圧の印加時には、p型エミッタ層

1から注入された正孔がn型ベース層 3 中の高電界により加速されて、 n型ベース層 3 と ゲート絶縁膜 6 との界面に到達する。このとき、 I G B T の p 型層 1 1 は電位的に浮いて おり、 n 型ベース層 3 とゲート絶縁膜 6 との界面におけるキャリア蓄積を阻止しない。そ

(12)

(13) のため、本実施形態では、オン電圧の上昇はおこらない。

[0130]

ここで、高コレクタ電圧の印加時には、 n型ベース層 3 の電位はゲート電圧よりも高いた め、n型ベース層3の界面に正孔のチャネル(pチャネル)が形成される。 [0131]

すなわち、高コレクタ電圧時には、このpチャネルにより、pチャネルMOSFETのp 型ソース層11sとp型ドレイン層4dとが短絡される一方、p型層11及びp型ソース 層11sの電位が数V上昇する。

[0 1 3 2 **]**

これにより、pチャネルMOSFETにおいては、IGBTのp型層11からの正孔電流 10 がp型ソース層11s及びpチャネルを介してp型ドレイン層4dに流れ、p型ソース層 11sの電位がpチャネルMOSFETのVth(例えば4V程度)に固定される。

[0133]

従って、IGBTのn型ベース層3表面の正孔をもp型層11から排出できるので、負の ゲート容量を発生させず、ゲート電圧の安定性を向上させることができる。この際、Cの 容量は後述する(11)式に従う。

[0134]

(第5の実施形態)

次に、本発明の第5の実施形態に係るIGBTについて説明する。

[0135]

図8はこのIGBTの構成を示す断面図であり、図64とは異なる部分について述べる。 本実施形態は、容量C1を増加させる(6)式の方法とは異なり、結果的にエミッタ電位 を用いてゲートの負の容量を阻止する構成であり、具体的には図8に示すように、ゲート 絶縁膜6及びゲート電極7を介してn型ベース層3に対向したゲート電極7上の絶縁膜1 4 u の厚さが、ゲート電極 7 上の絶縁膜 1 4の他の部分よりも薄く形成された構造となっ ている。なお、各IGBTのエミッタ電極8は、ゲート電極7上の絶縁膜14,14u上 を通って互いに接続されている。

[0136]

このような構造により、エミッタ電極8の負電位が絶縁膜14uの薄い層を介してゲート 電極7に正電荷を誘起させ、結果的にゲートの負の容量を阻止することができるので、第 1及び第2の実施形態と同様の効果を実効動作領域を減らさずに実現することができる。

30

20

[0137**]**

(第6の実施形態)

次に、本発明の第6の実施形態に係るIGBTパッケージについて説明する。図9はこの IGBTパッケージの構成を示す回路図である。このIGBTパッケージ21は、本発明 に係るIGBTをパッケージ化のときの容量設計により実現した構成であり、IGBTの パッケージ内のゲートG・エミッタE間に容量Cが接続されている。

[0138]

これにより、容量C1を増加させ、ゲートの負の容量の発生を阻止することができる。

[0139**]**

40

なお、図10に示すように、図9に示す構成に加え、IGBTパッケージ22内のゲート G・エミッタE間において、容量Cに直列に抵抗Rを接続してもよい。このような構成と しても、容量C1の増加による前述した効果に加え、抵抗Rが配線インダクタンスによる 振動を防止するため、一層安定性を向上させることができる。

[0140]

(第7の実施形態)

次に、本発明の第7の実施形態に係るIGBTパッケージについて説明する。図11はI GBTパッケージの構成を示す回路図である。このIGBTパッケージ23は、2つのI GBT(領域又はチップ)の両ゲート電極間に容量Cと抵抗Rと直列接続された構成であ る。なお、IGBTパッケージ23の各ゲート電極Gは、個別にゲート抵抗RG1,RG

2を介して図示しないゲートバイアス回路に接続可能となっている。 [0141]ここで、ゲートG間に挿入された容量Cは、IGBT本来のC2⁺、C1に対し、次の(9)式を満たす値である。 [0142] 【数4】 $\frac{C 1 + 2 C}{C 1 + C 2^{+} + 2 C} \ge \frac{1}{3} \qquad \dots (9)$ 10 [0143](9)式は、ゲートG間に挿入される容量Cが、第6の実施形態の1/2倍であることを 示している。これは、図66に示したように、2つのIGBTのゲート電圧VG が上下 対称に動くので、挿入した容量Cによるゲート電圧VG への影響は、ゲート・エミッタ 間に容量を挿入した時の2倍の効果となるからである。 [0144]このような構成により、IGBTを並列接続した場合の電流不均一を阻止することができ る。 [0145]なお同様に、図12に示すように、IGBTパッケージ24内は、3つのIGBTを並列 20 接続し、各ゲート電極G間を個別に容量C,抵抗Rの直列回路で互いに接続した構成とし てもよい。 [0146]この3並列の場合には、容量Cは次の(10)式のように示される。 **[**0 1 4 7 **]** 【数5】 $\frac{C1+3C}{C1+C2^{+}+3C} \ge \frac{1}{3} \qquad \dots (10)$ 30 [0148]また、4つ以上のIGBTを並列させてなるIGBTパッケージも同様に、第6の実施形 態の容量Cに比べて(1/IGBT個数)倍の値をもつ容量C(及び抵抗R)を各ゲート 間に接続すればよい。 [0149] 但し、スター形に各IGBT間に容量Cを挿入する場合には、容量Cは、IGBTの個数 によらず、次の(11)式を満たす値となる。 [0150]【数6】 $\frac{C1+C}{C1+C2^{+}+C} \ge \frac{1}{3} \qquad \dots (11)$ 40 **[**0151**]** (第8の実施形態) 次に、本発明の第8の実施形態に係るIEGTについて説明する。

【0152】

図13はこのIEGTの構成を示す平面図であり、図14は図13のXIV A-XIV A線矢視断面図及びXIV B-XIV B線矢視断面図である。本実施形態は、第1 及び第2の実施形態をトレンチ型素子に適用した変形例であり、具体的には図13及び図 50

10

20

30

40

14に示すようにプレーナ型のゲート絶縁膜6及びゲート電極7に代えて、n型ソース層 5の表面にはp型ベース層4を介してn型ベース層3に達する深さまで溝(トレンチ)が 掘られている。 [0153]溝内は、n型ベース層3とn型ソース層5とに挟まれたp型ベース層4側面に設けられた ゲート絶縁膜6tに囲まれて埋込み型のゲート電極7tが配置されている。このゲート電 極7tは、図示しないゲート端子に接続されている。 [0154]また、各溝間において、2つのn型ソース層5が各溝表面に個別に接するように形成され たp型ベース層4は、n型ベース層3の表面に選択的に形成されている。すなわち、各溝 間においては、図14のXIV B-XIV B間に示す如き各n型ソース層5及びp型 ベース層4を有するIEGT領域と、図14のXIV A-XIVA間に示す如き各n型 ソース層 5 及び p 型ベース層 4 を持たない素子無効領域とが交互に形成されている。 **[**0155**]** ここで、素子無効領域では、IEGT領域におけるp型エミッタ層1の深さに比べ、p型 エミッタ層1が深く形成されている。 [0156]以上のように、部分的にp型エミッタ層1を深く形成した構成により、部分的にn型ベー ス層3中の高電界を打消してp型エミッタ層1から注入される正孔の加速の度合を低減し 、n型ベース層3とゲート絶縁膜6tとの界面に到達する正孔の量を低減して反転層を生 じさせないので、負の容量を打消すことができる。 なお、この部分的に p 型エミッタ層 1 を深くした構成は、ゲート端子に接続されるが n 型 ソース層 5 及び p 型ベース層 4 に接してない無効なゲート電極 7 t に適用しても、負の容 量を打ち消すことができる。 [0158] (第9の実施形態) 次に、本発明の第9の実施形態に係るIEGTについて説明する。 [0159] 図15はこのIEGTの構成を示す断面図であり、図58とは異なる部分について述べる 。本実施形態は、n型ベース層3の高電界の影響を小さくして負の容量を阻止する構成で あって、具体的には図15に示すように、通常2つであるn型ソース層5の個数を各ゲー ト間毎に1つとし、且つ各ゲート間の距離WGを小さくした構成である。なお、この第9 乃至第12の実施形態は、個々には述べないが、図13とは異なり、n型ソース層5及び p型ベース層4は表面のストライプ方向に沿っては一定の構成となっている。 [0160]また、各ゲート間の距離WGは、例えば3~4μm程度に設計されている。 [0161]以上のような各ゲート間の距離WGを3~4µm程度に小さくした構成により、電子の注 入量を増やすことができるので、 n 型ベース層 3 中の高電界の影響を小さくでき、もって 、負のゲート容量を阻止することができる。 また、 n 型ソース層 5 を各ゲート間毎に 1 つとした構成により、容易且つ確実に、各ゲー ト間の距離WGを3~4µm程度に小さくすることができる。

[0 1 6 3 **]**

(第10の実施形態)

次に、第10の実施形態に係るIEGTについて説明する。

[0164]

図16はこのIEGTの構成を示す断面図であり、図59とは異なる部分について述べる

。本実施形態は、とばし領域のゲート電極における負電荷の排出を図るものであり、具体 50

的には図16に示すように、n型ソース層5をもたないp型ベース層4間に配置された無

効なゲート電極7tが、ゲート端子との接続に代えて、エミッタ端子に接続された構成と なっている。 [0165]以上のような構成により、ゲート電極7tをエミッタに対して一定電位に固定するので、 とばし領域のゲート電極7tに生じる負電荷を排出させ、もって、ゲート電極7tにおけ る負電荷の影響を阻止することができる。 [0166](第11の実施形態) 次に、第11の実施形態に係るIEGTについて説明する。 [0167] 図17はこのIEGTの構成を示す断面図であり、図59とは異なる部分について述べる 。本実施形態は、負のゲート容量の減少を図るため、とばし領域と、IEGT領域とをグ ループ化したものであって、具体的には図17に示すように、2つのとばし(n型ソース 層5の無い)領域と、2つのIEGT領域とが交互に配置されている。なお、とばし領域 と、IEGT領域との個数の比は、2:2(=1:1)となっている。 [0168]また、とばし領域内の埋込み型のゲート電極7tは、エミッタ端子に接続されている。一 方、図中にGで示されるゲート電極7tは、通常通り、ゲート端子 (図示せず)に接続 されており、以下同様とする。 [0169]以上のようなIEGTは、図59に示す構成のとばしの個数比(1:1)と同一のとばし の個数比にもかかわらず、図59に示す構成とは異なり、とばし領域のゲート電極7tが エミッタに対して一定電位に固定されるので、前述同様に、負のゲート容量を抑制するこ とができる。 [0170]また、無効なゲートは、使用するゲート電極とは電位的に分離してアース又は固定電位に 接続することにより、ゲート電位に接続した場合に比べ、特性が向上する。すなわち、ゲ ート容量が減るので、零電位に落とすときのスイッチング速度が向上される。また、余分 な容量がないことにより、素子動作が安定するので、信頼性を向上できる。具体的には、 SOA (safety operating area)を広げることができる。 [0171]なお、変形例としては、図18に示すように、とばし領域及びIEGT領域を夫々m個づ つグループ化すると、(n-1)個の無効なゲートをエミッタに対して一定電位に固定す ることができる。 [0172] なお、本実施形態では、とばし領域とIEGT領域との個数が互いに同数である場合につ いてのみ説明したが、これに限らず、とばし領域とIEGT領域とが互いに異なる場合の 個数比に対しても同様に実施できる。また、1個のとばし領域に対するIEGT領域の個 数比は、1~4個の範囲内にあることが高耐圧や大電流等の素子特性上からも好ましい。 また、これは個数比であるため、実際にはm個のとばし領域と、m~4m個のIEGT領 域とが交互に配置可能なことを示している。 [0173](第12の実施形態) 次に、第12の実施形態に係るIEGTについて説明する。 [0174]図19はこのIEGTの構成を示す断面図である。本実施形態は、第11の実施形態の変 形構成であり、トレンチ酸 化膜界面での界面再結合により消滅するキャリア数を少なく し、n型ベース層3中の蓄積キャリア量の増加を図るものであって、具体的には図19に 示すように、例えば3つのとばし領域中の2つのゲート電極とエミッタ端子との間に、エ

10

20

30

50

ミッタ端子を正電位側とし、ゲート電極を負電位側として直流電源30を挿入した構成と なっている。 [0175]以上のような構成により、とばし領域のゲート電極7tにおけるゲート絶縁膜6tとのn 型ベース層3とのトレンチ酸化膜界面には、反転層(inversion layer)あるいは界面蓄積層(accumulation layer)が形成され、界面での 電子濃度n。 と、界面での正孔濃度p。 とは互いにいずれかが他に比べて非常に多数 となる関係をもつ(n、 《p、 又はn、 》p、)。 [0176]ここで、一般に高注入状態で、酸化膜界面で消滅するキャリアは、(1 c m²、1秒当 10 り) Us=s。 (p_sn_s) / (p_s+n_s)で表せる。但し、s。 は界面 再結合速度である。 [0177]このとき、界面で再結合するキャリアは、図20に示すように、p。 =n。 で最大と なる。これは例えばゲート電極7tとエミッタ端子とが同電位である場合にp。 =約n 。となる。 **[**0178**]** しかしながら、本実施形態のIEGTは、とばし領域中のゲート電極7tに電圧が印加さ れ、ゲート絶縁膜6tとn型ベース層3との界面がn。 《p。 、又はn。 »р_s の状態となっているので、トレンチ酸化膜界面での再結合量を低減させ、n型ベース層3 20 中の蓄積キャリアを増大でき、もって、負のゲート容量を低減させることができる。 なお、とばし領域中のゲート電極7tに印加する電圧は0.5V程度よりも小さい電圧で も有効である。このため、電圧の印加に代えて、高濃度にドープしたポリシリコンゲート により、ゲートにビルトイン電圧を生じさせる構成としても、外部から電圧を印加するこ となく、同等の作用効果を得ることができる。 [0180](第13の実施形態) 第13~第19の実施形態は短絡状態からの素子の保護に関する。 30 図21及び図22は、第13の実施形態に係る半導体装置の短絡保護システムを示す回路 図である。この短絡保護システムは、図63に示した構成と同様に短絡時の半導体装置の 保護を図るものである。 概略的には、この短絡保護システムは、ゲート容量CG(通常動作で10nF)を持つ主 IGBT素子(型番:GT25O101)M1のゲートとそのゲート駆動回路(gate driver) Gd1との間に、C12、R4及びR5を有する電圧ブリッジ回路と この電圧ブリッジ回路に接続された差動アンプ(型番:LF356)AM1と、差動ア ンプAM1から出力を受けてゲート・アース間を導通状態にするトランジスタTr1(型 番:MPSA56)とを備えた短絡保護回路SCPが挿入されている。 40 【0183】 ここで、電圧ブリッジ回路は、差動アンプAM1の反転入力端子に主IGBT素子M1の ゲート電荷に対応する電圧を供給し、非反転入力端子にゲート電荷が図23に示す禁止領 域(prohibited area)内にあるか否かを判定するための基準電圧を供 給する機能をもっている。この電圧ブリッジ回路は、R4(RRef)又はR4に接続 された電源 Vref の調整により、図23に示すように、ゲート電荷の禁止領域をダイ ナミックに変更可能となっている。 [0184]

差動アンプAM1は、主IGBT素子M1のゲートに蓄積されたゲート電荷をC12の両 端の電圧から検知し、検知結果が禁止領域に入るか否かをCG、C12、R4及びR5か 50

らなる電圧ブリッジ回路により検知し、ゲート電荷が禁止領域内にあるとき、出力をトラ ンジスタTr1のベースに与える機能を有する。 [0185]なお、ゲートとゲート駆動回路との間の抵抗R1は、ゲート容量CGとキャパシタC12 との間の不要な振動を除去する機能を有し、短い配線長のときにはより小さい値への変更 あるいは省略が可能である。 [0186]次に、このような半導体装置の短絡保護システムの動作を述べる。 通常時、主IGBT素子M1は、その動作範囲内で電流がオン/オフされている。このと き、差動アンプAM1は、主IGBT素子M1のゲート電荷をC12の両端の電圧から検 10 知し、検知結果が禁止領域の外にあることを電圧ブリッジ回路により検知している。 [0187]一方、短絡時、主IGBT素子M1は大電流が流れると共に、ゲート電荷が図23内の禁 止領域に入る。 [0188]差動アンプAM1は、ゲート電荷が禁止領域に入ったことを検知し、出力をトランジスタ Tr1のベースに与える。トランジスタTr1は、ベース入力により、オン状態となり、 抵抗R8及びダイオードDなどを介してゲートとアースとを導通させ、ゲート電圧を低下 させる。 **[**0 1 8 9 **]** 20 ゲート電圧の低下により、主IGBT素子M1がオフ状態となると共に、ゲート電荷が禁 止領域から脱して通常動作領域に入り、主IGBT素子M1が保護される。 [0190] ここで例えば、図24に示すように、本実施形態の短絡保護回路SCPが無い場合、短絡 時に約200Aの電流が主IGBT素子M1に流れる。一方、本実施形態のように短絡保 護回路SCPを挿入すると、主IGBT素子M1に流れる電流値が抑制される。また、V ref の変更により、保護動作を開始する電流値を任意に設定することができる。 [0191]上述したように本実施形態によれば、電圧ブリッジ回路にてゲート電荷を検出し、差動ア ンプAM1がゲート電荷が禁止領域にあるか否かを検知し、禁止状態のとき、トランジス 30 タTr1がゲート電圧を低下させてゲート電荷を通常動作領域に入れて主IGBT素子M 1を破壊から保護することができる。 [0192]また、本実施形態の短絡保護回路SCPは、図22に示したように、ゲート駆動回路Gd 1と主IGBT素子M1のゲートとの間に挿入するだけで、主IGBT素子M1に短絡保 護機能を付加することができる。このため、既設のIGBT、又はIGBTを用いた装置 に容易に適用できる。すなわち、センスIGBT素子S1を内蔵していないIGBTチッ プでも短絡保護機能を付加することができる。また、短絡保護回路は、IC化などにより ゲート駆動回路に内蔵できるため、コストをほとんど上昇させずに実現できる。 [0193]40 短絡保護回路は、小さい面積で実現でき、ゲート電荷の検知からゲート電圧の低下に至る までのフィードバックループを短縮できるので、従来とは異なり、保護の遅れや不安定な 発振を解消することができる。 [0194] Vref 等の調整によって保護レベルを電気的に制御できる。このため、主IGBTの 温度や動作モードなどの状況に応じ、短絡保護方法をプログラミングすることができる。 **[**0195**]** (第14の実施形態) 図25は、第14の実施形態に係る半導体装置の短絡保護システムにおけるゲート電荷の 検出方法を示す回路図である。 50 [0196]

本実施形態は、第13の実施形態を改良した変形例である。すなわち、第13の実施形態 は、ゲート電荷をゲート回路に直列に挿入したキャパシタC12の両端の電圧で検知して いる。しかし、この第13の実施形態では、キャパシタC12の電圧分担によってゲート 電圧が変化するため、主IGBT素子M1がオン状態のとき(ゲートに正電圧が印加され るとき)、ゲート駆動回路Gd1が与えた電圧より若干低い電圧が主IGBT素子M1の ゲートに印加されてしまう。

(19)

[0197**]**

一方、本実施形態は、ゲートに蓄積された電荷を、ゲート駆動回路Gd1の電源配線を流 れる電流に基づいて、検出している。

[0198]

図示するように、ゲート駆動回路Gd1の入力抵抗は非常に高いので、ゲートに流れ込む 電荷は、次式に示すように、ゲート駆動回路Gd1に流入する電流I1と流出する電流I 2との差を積分して得られる。

[0199]

QG = (I1 - I2) dt

以下、前述同様に、図示しない差動アンプにより、ゲート電荷が禁止領域に入るか否かを 検知し、ゲート電荷が禁止領域に入るとき、ゲート電圧を低下させて主IGBT素子M1 を短絡から保護する。

[0200]

上述したように本実施形態によれば、第13の実施形態の効果に加え、ゲート駆動回路か らゲートに印加される電圧を低減させずに、ゲート電荷を検知して短絡保護動作を実現す ることができる。

[0201]

(第15の実施形態)

図26は、第15の実施形態に係る半導体装置の短絡保護システムにおけるゲート電荷の 検出方法を示す回路図である。

[0202]

本実施形態は、第14の実施形態の変形である。具体的には本実施形態は、図26及び次 式に示すように、抵抗Rccでの電圧降下により、ゲート駆動回路Gd1における流入電 流I1と流出電流I2とを検知し、さらに両電流I1,I2の差を積分して、ゲートに流 れ込む電荷QGを検知する。

[0203]

QG = -(V1 - V2) / Rcc dt

但し、I1=V1/Rcc、 I2=V2/Rcc

このような構成としても、第14の実施形態と同様の効果を得ることができる。

[0204]

なお、本実施形態は、図27に示すように変形できる。すなわち、図27に示すように、 両電流I1,I2の差を抵抗Raにより取り出し、積分回路によって次式に示すように、 ゲートに蓄積された電荷QCを検知してもよい。

[0205]

 $OG = 2 \cdot R 1 \cdot C \cdot V 3 / R c c$

このように変形しても同様の効果を得ることができる。

[0206]

(第16の実施形態)

図28は第16の実施形態に係る半導体装置の短絡保護システムにおけるゲート電荷の検 出方法を示す回路図である。

[0207]

本実施形態は、第14又は第15の実施形態の変形である。具体的には本実施形態は、図 28に示すように、カレントミラー回路を通して電流を検出し、この電流をキャパシタC 50

20

10

30

に流し込むことにより、次式に示すように、ゲートに流れ込む電荷QGがキャパシタCの 両端の電圧差V4に基づいて検知する。 [0208] $QG = C \cdot V 4 \cdot r$ 但し、r;mirror current factor このような構成としても、第15又は第16の実施形態と同様の効果を得ることができる 。また、本実施形態においては、カレントミラー回路のミラー側トランジスタTr13, Tr14のチップ上の実効面積を入力側トランジスタTr11, Tr12のそれよりも小 さくすると、回路の消費電力が低減されるため、有利である。この実効面積の比率は、ミ ラー側トランジスタTr13,Tr14を1としたとき、入力側トランジスタTr11, 10 Tr12を5~1000の範囲内にすることが望ましい。 [0209](第17の実施形態) 図29は、第17の実施形態に係る半導体装置の短絡保護システムにおけるゲート駆動回 路及びゲート電荷の検出方法を示す回路図である。 本実施形態は、第16の実施形態にて図28に示した構成が、図29に示すように、ゲー ト駆動回路Gd1をも含めて具体化されている。 [0211]図29において、入力端子INの電位に連動するTr11~Tr14がゲート駆動回路G 20 d 1 に対応し、ゲート駆動回路G d 1 の T r 1 3 , T r 1 4 を流れる電流を取出すための Tr15~Tr18がカレントミラー回路に対応する。但し、説明の便宜上、図面中では これらの複合回路を符号 G d 1 で示す。 $\begin{bmatrix} 0 & 2 & 1 & 2 \end{bmatrix}$ ゲート駆動回路Gd1は駆動出力端子OUTから電流を出力する。カレントミラー回路は 取出し端子OUTREFから電流を出力する。なお、駆動出力端子OUTに流れる電流と 取出し端子OUTREFに流れる電流とは、ミラートランジスタの実効面積の比率に比例 し、取出し端子OUTREFの電圧とは無関係である。 [0213] 本実施形態は、以上のような具体的な構成により、第16の実施形態と同様の効果を容易 30 且つ確実に得ることができる。 [0214](第18の実施形態) 図30は、第18の実施形態に係る半導体装置の短絡保護システムを示す回路図であり、 破線部分には図29に示した回路が挿入される。 **[**0215**]** 本実施形態は、第17の実施形態を、図21と同様の電圧ブリッジ回路を用いた回路に適 用させた構成となっている。このような構成としても、第13及び第17の実施形態と同 様の効果を得ることができる。 [0216] 40 また、本実施形態は、図31又は図32に示すように変形できる。図31又は図32に示 す変形例は、短絡保護用のトランジスタTr1がゲート駆動回路Gd1の入力側に配置さ れ、このトランジスタTr1に差動アンプAM1の出力を与える回路である。 これらの変形例は、ゲート駆動回路Gd1の高抵抗入力部分にてトランジスタTr1(例 えばMPSA56)がアースとの導通動作を実行するので、短絡保護時にもゲート駆動回 路Gd1に大電流が流れず、ゲート駆動回路Gd1に電気的な損失や発熱を生じる可能性 が少ないという利点をもっている。 [0218]また、トランジスタTr1は、ゲート駆動回路Gd1の高抵抗入力部分の信号をアースに 50

導通可能であればよいので、ゲート駆動回路Gd1の出力側に設ける場合に比べて小形化 できる。なお、図32に示す変形例は、図31に示す構成に比べ、エミッタ電位が安定す るため、動作の安定化を図ることができる。 [0219](第19の実施形態) 図33は、第19の実施形態に係る半導体装置の短絡保護システムの構成を示すブロック 図である。 [0220]この実施形態は、第13~第18の実施形態の変形例であり、具体的には図33に示すよ うに、PWM(pulse width modulation)コントローラ31、デ 10 ジタル論理回路32、アナログゲート駆動回路33及び主IGBT素子M1が順次接続さ れている。 $\begin{bmatrix} 0 & 2 & 2 & 1 \end{bmatrix}$ ここで、 PWMコントローラ31は、デジタル論理回路32から受ける動作状態に基づい て、ゲート信号及びIGBT制御データをデジタル論理回路32に与えるものである。 [0222]デジタル論理回路32は、PWMコントローラ31から受けるゲート信号をゲート波形制 御部32aを通してアナログゲート駆動回路33に与えるものであり、また、アナログゲ ート駆動回路33から受ける検知結果に基づいて短絡保護を開始するか否かを判定し、判 定結果をアナログゲート駆動回路33の監督回路(supervisor)33aに与え 20 る機能をもっている。 [0223]また、デジタル論理回路32は、省略可能であるが、他の短絡保護システムとの間で互い に動作状態を通信する機能32bをもっている。 アナログゲート駆動回路33は、デジタル論理回路32から受けるゲート信号に基づいて 、主IGBT素子M1のゲートに駆動信号を与えるものであり、また、主IGBT素子M 1のゲート電荷、ゲート電圧、コレクタ電圧Vc、コレクタ電流Ic、温度Tiなどの検 知結果をデジタル論理回路32に与えると共に、デジタル論理回路32から受ける判定結 果に基づいて駆動信号を制御する監督回路33aを備えている。 30 [0225]以上のような構成としても、第13~第18の実施形態と同様の効果を得ることができる 。また、主IGBT素子M1の温度や動作モードなどの状況に応じ、短絡保護方法を容易 且つ確実にプログラミングすることができる。 [0226](第20の実施形態) 第20~第24の実施形態はターンオフ時のdV/dtの上昇からの素子の保護に関する [0227]図34は、第20の実施形態に係る半導体装置の構成を示す断面図である。図示するよう 40 に、 p + 型エミッタ層 4 1 の一方の表面にはコレクタ電極 4 2 が形成されている。 p + 型エミッ夕層41の他方の表面には、n型バッファ層43及びn- 型ベース層44が 順次形成されている。 n - 型ベース層44の表面には、選択的にp型ベース層45が形成されている。p型ベ ース層45表面には選択的にn+ 型ソース層46が形成されている。n+ 型ソース層 46の表面には、選択的にトレンチ47がp型ベース層45を貫通してn - 型ベース層 44の途中の深さまで形成されている。

[0229]

トレンチ47内にはゲート絶縁膜48を介してゲート電極49が埋込形成されている。n 50

+ 型ソース層46の一部及びp型ベース層45上にはエミッタ電極50が形成されてい る。 [0230]なお、エミッタ電極50からゲート電極49を含んでコレクタ電極42に至る破線部分は 、 主 I G B T 素子 M 1 として機能するため、本明細書中、素子部 M 1 a と呼ばれる。 $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$ 一方、素子部M1aから離れたn- 型ベース層44上には選択的に絶縁膜51を介して センス電極52が形成される。 センス電極52は、抵抗53を介してエミッタ電極50に接続される一方、ゲート制御部 60にも接続される。なお、コレクタ電極42から絶縁膜51及びセンス電極52を含ん で抵抗53に至る破線部分は、dV/dtを検出する機能をもつので、本明細書中、dV / d t 検出部 D t 1 と呼ばれる。 $\begin{bmatrix} 0 & 2 & 3 & 2 \end{bmatrix}$ ゲート制御部60は、センス電極52の電位に対応してゲート電極49とゲート駆動回路 (図示せず)との間のゲート抵抗 R g の値を制御する機能と、エミッタ電極 5 0 の電位と の対応をとる基板電位固定機能とを有するものである。 [0233]ゲート制御部60は、ここでは図35及び図36に示す如きノーマリオン型pチャネルΜ OSFETが適用される。このpチャネルMOSFETは、通常時にはオン状態でチャネ ル抵抗が固定値であり、ターンオフ時に制御端子69の電位がdV/dtに応じて上昇し てしきい値電圧に近くなると、チャネル抵抗が大となる特性を有する。 詳しくはゲート制御部60は、p型基板61の表面に選択的に形成されたn型ウェル層6 2と、n型ウェル層62内に選択的に形成されたp+ 型ドレイン層63及びp+ 型ソ ース層64と、両p+ 型層63,64間に形成されたp- 型層65とを半導体層とし て備えている。 [0235]型ドレイン層63には、ゲート駆動回路(図示せず)に接続される入力端子66が p + 形成されている。p+ 型ソース層 64 には、素子部 M1 aのゲート電極 49 に接続され る出力端子67が形成されている。p- 型層65上には絶縁膜68を介して制御端子6 9が形成され、この制御端子69がdV/dt検出部Dt1のセンス電極52に接続され。 ている。また、n型ウェル層62及びp型基板61の上には電位固定端子70が形成され 、この電位固定端子70が素子部M1aのエミッタ電極50に接続されている。 [0236]次に、このような半導体装置の動作を説明する。 素子部M1aがターンオフするとき、流れる変位電流(基板中の空乏層、基板上の絶縁膜 51及びセンス電極52からなる容量成分と、dV/dtとの積)が抵抗53を通ってエ ミッタ電極50に流れる。これと同時に、センス電極52の電位が上昇してゲート制御部 60の制御端子69に制御信号を与える。 図37の(a)(b)は前述した図70の(a)(b)と同じ図である。 図37の(c)は、dV/dtの変化(Rgが小のとき)に追従して、センス電極52の 電位Vsが変化する波形を示している。Vsの値がゲート制御部60のしきい値電圧Va を超えると、ゲート制御部60が動作し、図37の(d)に示すように、入力端子66と 出力端子67との間の抵抗成分Rgを増加させる。 [0239]

その結果、図37の(e)の実線で示すように、dV/dtのピーク値が抑制され、素子 部M1aが破壊から保護される。なお、本実施形態は、従来の最初からRgを大としてd V/dtのピーク値を抑制した場合に比べ、ターンオフが速いのでオフ損失を低減できる

10

30

40

50

【0240】

上述したように本実施形態によれば、通常のオン状態時にはゲート抵抗 R g を小とし、ターンオフ時にはゲート抵抗 R g を大とするので、素子部 M 1 a (主 I G B T)のターンオフ時に高い d V / d t による破壊を阻止しつつ、ターンオフを高速化し、オフ損失を低減させることができる。

【0241】

また、本実施形態は、 d V / d t 検出部 D t 1 と素子部 M 1 a とを同一基板に形成した場合について説明したが、これに限らず、両者を別体として設けても、本発明を同様に実施して同様の効果を得ることができる。

10

[0 2 4 2]

図38<u>は、第2</u>1の実施形態に係る半導体装置に適用される素子部の構成を示す断面図で ある。本実施形態は、図34に示したトレンチ構造のゲートに代えて、プレーナ構造のI GBTが適用されている。すなわち、トレンチ47が省略され、絶縁膜71がn-型ベ ース層44、p型ベース層45及びn+型ソース層46上に形成され、ゲート電極72 が絶縁層71上に形成されている。

[0243]

以上のような構成としても、第20の実施形態と同様の効果を得ることができる。なお、 図34及び図38では、IGBTを素子部M1aとして用いた場合を説明したが、これに 20 限らず、本発明は、縦型のMOSゲート駆動パワー半導体素子の全てが素子部M1aに適 用できる。

[0244]

この種の縦型のMOSゲート駆動パワー半導体素子としては、例えばトレンチ型のMOS FET又はプレーナ型のMOSFETがある。

【0245】

トレンチ型のMOSFETは、図39に示すように、図34に示したp + 型エミッタ層 41及びn型バッファ層43に代えて、n + 型ドレイン層73が形成されている。

【0246】

同様にプレーナ型のMOSFETは、図40に示すように、図38に示したp+型エミ 30 ッタ層41及びn型バッファ層43に代えて、n+型ドレイン層73が形成されている

•

【 0 2 4 7 】 なお、このようにIGBTとMOSFETでは、コレクタ(MOSFETではドレイン)

側の構造が異なるが、dV/dt検出部Dt1のコレクタ側を素子部M1aと同じ構造で 作ることにより、本発明を前述同様に実施できる。

【0248】

(第22の実施形態)

図41<u>は、第</u>22の実施形態に係る半導体装置に適用されるdV/dt検出部の構成を示 す断面図である。本実施形態は、図34に示したn-型ベース層44上の絶縁膜51及 40 びセンス電極52に代え、図41に示すように、接合終端部のp型リサーフ層74上に絶 縁膜75及びセンス電極76が形成されている。

[0249]

以上のような構成により、第20の実施形態の効果に加え、素子部M1aの有効面積を増 加できる。

【0250】

(第23の実施形態)

図 4 2 <u>は、第</u>2 3 の実施形態に係る半導体装置に適用される d V / d t 検出部の構成を示 す断面図である。本実施形態は、図 3 4 に示した素子部 M 1 a のトレンチ構造を d V / d t検出部 D t 1 に適用させたものである。すなわち、 n - 型ベース層 4 4 上の絶縁層 5 50

1 及びセンス電極52に代えて、図42に示すように、n-型ベース層44に形成され たトレンチ47a内に絶縁層48aを介してセンス電極49aが埋込形成されている。 [0251]以上のような構成により、素子部M1aとdV/dt検出部Dt1との両者のトレンチ構 造を同時に形成できるので、第20の実施形態の効果に加え、半導体装置の製造工程の数 を減少できる。 [0252](第24の実施形態) 図43は、第24の実施形態に係る半導体装置に適用されるdV/dt検出部の構成を示 す断面図である。本実施形態は、図41及び図42に示した構成を互いに組合わせたもの 10 である。すなわち、図34に示したn- 型ベース層44上の絶縁層51及びセンス電極 52に代えて、図43に示すように、接合終端部のp型リサーフ層74内にトレンチ47 aが形成され、トレンチ47a内に絶縁層48aを介してセンス電極49aが埋込形成さ れている。 [0253]以上のような構成により、第20の実施形態の効果に加え、第22及び第23の実施形態 の効果を同時に得ることができる。 [0254]なお、第20~第24の実施形態に示した素子部M1aとdv/dt検出部Dt1との構 成は、夫々任意に組合せて実施することができる。 20 [0255]また、本発明は、主スイッチング素子がIGBT又はMOSFETである場合を例に挙げ て説明したが、これに限らず、MCT (CMOS Controlled Thyris tor)やIGTT等のデバイスにも種々変形して実施できる。 [0256]その他、本発明は、その要旨を逸脱しない範囲で種々変形して実施できる。 [0257]【発明の効果】 以上説明したように本発明によれば、高電圧、大電流時にもゲート電圧を安定させ、電流 不均一や発振等を阻止でき、もって、装置を破壊から保護して信頼性を向上できる半導体 30 装置及びその制御方法を提供できる。 【図面の簡単な説明】 【図1】本発明の第1の実施形態に係るIGBTの構成を示す平面図 【図2】図1のIIA-IIA線及びIIB-IIB線矢視断面図 【図3】本発明の第2の実施形態に係るIGBTの構成を示す平面図 【図4】本発明の第3の実施形態に係るIGBTの構成を示す平面図 【図5】本発明の第4の実施形態に係る半導体装置の構成を示す斜視断面図 【図6】同実施形態における半導体装置の構成を示す平面図 【図7】図6のVII A-VII A線及びVII B-VII B線矢視断面図 【図8】本発明の第5の実施形態に係る半導体装置の構成を示す断面図 40 【図9】本発明の第6の実施形態に係るIGBTパッケージの構成を示す回路図 【図10】同実施形態におけるIGBTパッケージの変形構成を示す回路図 【図11】本発明の第7の実施形態に係るIGBTパッケージの構成を示す回路図 【図12】同実施形態におけるIGBTパッケージの変形構成を示す回路図 【図13】本発明の第8の実施形態に係るIEGTの構成を示す平面図 【図14】図13のXIV A-XIV A線矢視断面図及び41B-41B線矢視断面 义 【図15】本発明の第9の実施形態に係るIEGTの構成を示す断面図 【図16】第10の実施形態に係るIEGTの構成を示す断面図

【図17】<u>第</u>11の実施形態に係るIEGTの構成を示す断面図

【図18】同実施形態におけるIEGTの変形構成を示す断面図 【図19】第12の実施形態に係るIEGTの構成を示す断面図 【図20】同実施形態における動作を説明するための再結合キャリア数のキャリア比依存 性を示す図 【図21】第13の実施形態に係る半導体装置の短絡保護システムを示す回路図 【図22】同実施形態における半導体装置の短絡保護システムを示す回路図 【図23】同実施形態における設定調整並びに禁止領域を説明するための図 【図24】同実施形態における電流の抑制効果を示す図 【図25】第14の実施形態に係る半導体装置の短絡保護システムにおけるゲート電荷の 検出方法を示す回路図 10 【図26】第15の実施形態に係る半導体装置の短絡保護システムにおけるゲート電荷の 検出方法を示す回路図 【図27】同実施形態の変形構成を示す回路図 【図28】第16の実施形態に係る半導体装置の短絡保護システムにおけるゲート電荷の 検出方法を示す回路図 【図29】第17の実施形態に係る半導体装置の短絡保護システムにおけるゲート駆動回 路及びゲート電荷の検出方法を示す回路図 【図30】第18の実施形態に係る半導体装置の短絡保護システムを示す回路図 【図31】同実施形態の変形構成を示す回路図 【図32】同実施形態の変形構成を示す回路図 20 【図33】第19の実施形態に係る半導体装置の短絡保護システムの構成を示すブロック 义 【図34】第20の実施形態に係る半導体装置の構成を示す断面図 【図35】同実施形態におけるゲート制御部の構成を示す回路記号図 【図36】同実施形態におけるゲート制御部の構成を示す断面図 【図37】同実施形態の動作を説明するためのタイムチャート 【図38】第21の実施形態に係る半導体装置に適用される素子部の構成を示す断面図 【図39】同実施形態における素子部の変形構成を示す断面図 【図40】同実施形態における素子部の変形構成を示す断面図 【図41】第22の実施形態に係る半導体装置に適用されるdV/dt検出部の構成を示 30 す断面図 【図42】第23の実施形態に係る半導体装置に適用されるdV/dt検出部の構成を示 す断面図 【図43】第24の実施形態に係る半導体装置に適用されるdV/dt検出部の構成を示 す断面図 【図44】本発明の基となる知見を説明するための実験結果を示す図 【図45】同知見を説明するためのシミュレーション結果を示す図 【図46】同知見を説明するためのシミュレーション結果を示す図 【図47】同知見を説明するための模式図 【図48】同知見を説明するための等価回路図 40 【図49】同知見を説明するための等価回路図 【図50】本発明の骨子を説明するためのIGBTの断面図 【図51】同骨子を説明するための従来のゲート容量 - ゲート電圧特性を示す図 【図52】同骨子を説明するための容量C1-ゲート電圧特性を示す図 【図53】同骨子を説明するための容量C2-ゲート電圧特性を示す図 【図54】同骨子を説明するための本発明に係るゲート容量 - ゲート電圧特性を示す図 【図55】本発明の基となる知見を確認した実験結果を示す図 【図56】同実験に適用された回路を示す回路図 【図57】同実験におけるノイズパルス混入後のゲート電圧の挙動を示す図 【図58】本発明の基となる知見が確認されたゲートのとばし無しのトレンチ型IEGT 50

(25)

素子の構成を示す図

【図59】本発明の基となる知見が確認されたゲートのとばし有りのトレンチ型IEGT 素子の構成を示す図 【図60】同知見が確認された2種類のIEGT素子におけるゲート容量のゲート電圧依 存性を示す図 【図61】本発明に係る短絡保護に関する知見を説明するための図 【図 6 2 】 同知見を説明するための図 【図63】同知見に基づいた保護回路のブロック図 【図64】従来のIGBTの構成を示す断面図 【図65】従来の課題を説明するためのIGBTの模式図 10 【図66】従来のノイズ混入時のゲート電圧の挙動を示す図 【図67】従来のノイズ混入時のコレクタ電圧及びコレクタ電流の挙動を示す図 【図68】従来の半導体装置の短絡保護方式を説明するための回路図 【図69】従来の半導体装置の外観を示す平面図 【図70】従来のターンオフ時の保護を説明するためのタイムチャート 【符号の説明】 1,41…p型エミッタ層、2,42…コレクタ電極、3,44…n型ベース層、4,4 5...p型ベース層、4d...p型ドレイン層、5,46...n型ソース層、6,6t,48... ゲート絶縁膜、 7 , 7 t , 1 2 , 4 9 … ゲート電極、 8 , 8 e , 5 0 … エミッタ電極、 1 0,11…p型層、11s…p型ソース層、フローティング電極、14,14u…絶縁膜 20 、21~24…IGBTパッケージ、30…直流電源、31…PWMコントローラ、32 … デジタル論理回路、32a…ゲート波形制御部、32b…通信機能、33…アナログゲ ート駆動回路、33a...監督回路、43...バッファ層、47a...トレンチ、48a...絶縁 膜、 4 9 a , 5 2 , 7 6 … センス電極、 5 1 … 絶縁膜、 6 0 … ゲート制御部、 6 1 … p 型 基板、 6 2 … n 型ウェル層、 6 3 … p + 型ドレイン層、 6 4 … p + 型ソース層、 6 5 … p - 型層、 6 6 … 入力端子、 6 7 … 出力端子、 5 1 , 6 8 , 7 1 , 7 5 … 絶縁膜、 6 9 … 制 御端子、70…電位固定端子、73…n+型ドレイン層、74…p型リサーフ層、S_{NR} 、 S _G ... 面積、 R , R G 1 , R G 2 , R G , R g , R 1 ~ R 9 、 R c c , R a , 5 3 ... 抵 抗、 C , C 1 , C 2 , C G . C 1 1 ~ C 1 3 ... 容量、 Q _G ... 電荷、 G d 1 ... ゲート駆動回 路、 A M 1 ... 差動アンプ、 T r 1 , T r 1 1 ~ T r 1 8 ... トランジスタ、 S C P ... 短絡保 護回路、M1…主IGBT素子、S1…センスIGBT素子、I1,I2…電流、M1a ...素子部、Dt1...dV/dt検出部。



【図2】





【図3】



【図4】





【図6】





【図7】



【図8】



【図9】



【図10】



【図11】









【図14】



【図15】



【図16】



【図17】



【図18】



【図19】







【図21】



【図22】

【図24】



【図23】





【図25】





 $\begin{array}{c|c} & + Vcc \\ \hline Rcc & Ra \\ \hline Gd1 & \hline \\ Gd1 & \hline \\ GaTE \\ \hline \\ DRIVER \\ \hline \\ Rcc & Ra \\ \hline \\ Rcc & Ra \\ \hline \\ Rcc & V3 \\ \hline \end{array}$

【図26】





-Vcc





【図30】









【図32】



【図33】











【図37】



【図38】



【図39】





【図41】

【図42】





【図43】

【図44】





【図45】

【図46】











【図49】



【図50】







【図53】



【図51】



【図55】

(37)





【図56】

【図57】





【図58】



【図59】





【図61】







【図63】



【図64】



(38)

【図67】





【図68】

0.00





I.OO 2.0 ノイズ混入後の時間 (μsec)

2,00

【図69】





フロントページの続き

(51) Int.CI.⁷

H01L 27/04

Н

(74)代理人 100070437

- 弁理士 河井 将次
- (72)発明者 大村 一郎 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

FΙ

- (72)発明者 ヴォルフガング・フィクトナー
- スイス国、 チューリッヒ、 8092 グロリアストラッセ 35 (72)発明者 二宮 英彰
- 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 大橋 弘通
- 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 小倉 常雄
 - 神奈川県川崎市幸区小向東芝町1番地株式会社東芝研究開発センター内
 - 審査官 扇谷 高男
- (56)参考文献 特開平8-139326(JP,A) 特開平8-340103(JP,A) 特開平7-221303(JP,A)

(58)調査した分野(Int.CI.⁷, DB名)

H01L 29/78 H01L 21/822 H01L 27/04