



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I749953 B

(45)公告日：中華民國 110 (2021) 年 12 月 11 日

(21)申請案號：109144776

(22)申請日：中華民國 109 (2020) 年 12 月 17 日

(51)Int. Cl. : H01L21/8246(2006.01)

H01L27/115 (2017.01)

G11C17/16 (2006.01)

(30)優先權：2020/05/04 美國

16/865,429

2020/05/04 美國

16/865,428

(71)申請人：南亞科技股份有限公司(中華民國) NANYA TECHNOLOGY CORPORATION
(TW)

新北市泰山區南林路 98 號

(72)發明人：丘世仰 CHIU, HSIH-YANG (TW)

(74)代理人：李世章；秦建譜

(56)參考文獻：

TW I483347B

TW I496273B

TW I518849B

TW I528501B

TW 201635495A

TW 201707151A

US 2016/0329282A1

US 2017/0373005A1

US 2018/0114582A1

US 2020/0051913A1

審查人員：李景松

申請專利範圍項數：15 項 圖式數：4 共 25 頁

(54)名稱

半導體結構及半導體佈局結構

(57)摘要

一種半導體佈局結構包含基板、多個閘極結構及多個導電結構。基板包含沿第一方向延伸的多個主動區，其中主動區藉由隔離結構彼此分隔。電晶分別設置在主動區中。閘極結構沿垂直於第一方向的第二方向構橫跨主動區，其中每個主動區包含一對源極/汲極部分位於閘極結構的相對側。導電結構嵌入在隔離結構的第一部分中，其中隔離結構設置在第一方向上相鄰的主動區之間，導電結構沿第二方向延伸，並藉由隔離結構與源極/汲極部分分隔。

A semiconductor layout structure includes a substrate, a plurality of gate structures, and a plurality of conductive structures. The substrate includes a plurality of active regions extending along a first direction, in which the active regions are separated from each other by an isolation structure. The transistors are respectively disposed in the active regions. The gate structures extend across the active regions along a second direction that is perpendicular to the first direction, in which each of the active regions includes a pair of source/drain portions at opposite sides of each of the gate structures. The conductive structures are embedded in a first portion of the isolation structure disposed between the adjacent active regions in the first direction, wherein the conductive structures extend along the second direction and are separated from the source/drain portions by the isolation structure.

指定代表圖：



I749953

【發明摘要】

【中文發明名稱】半導體結構及半導體佈局結構

【英文發明名稱】 SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR LAYOUT STRUCTURE

【中文】

一種半導體佈局結構包含基板、多個閘極結構及多個導電結構。基板包含沿第一方向延伸的多個主動區，其中主動區藉由隔離結構彼此分隔。電晶分別設置在主動區中。閘極結構沿垂直於第一方向的第二方向構橫跨主動區，其中每個主動區包含一對源極/汲極部分位於閘極結構的相對側。導電結構嵌入在隔離結構的第一部分中，其中隔離結構設置在第一方向上相鄰的主動區之間，導電結構沿第二方向延伸，並藉由隔離結構與源極/汲極部分分隔。

【英文】

A semiconductor layout structure includes a substrate, a plurality of gate structures, and a plurality of conductive structures. The substrate includes a plurality of active regions extending along a first direction, in which the active regions are separated from each other by an isolation structure. The transistors are respectively disposed in the active regions. The gate structures extend across the active regions along a second direction that is perpendicular to the first direction, in which each of the active regions includes a pair of source/drain portions at opposite sides of each of the gate structures.

The conductive structures are embedded in a first portion of the isolation structure disposed between the adjacent active regions in the first direction, wherein the conductive structures extend along the second direction and are separated from the source/drain portions by the isolation structure.

【指定代表圖】第(2)圖。

【代表圖之符號簡單說明】

100 : 基板

102a, 102b : 主動區

202 : 第一部分

202U : 頂部隔離結構

202L : 底部隔離結構

206, 316, 326 : 上表面

210 : 導電結構

212 : 側壁

214, 314, 324 : 下表面

302a, 302b : 電晶體

310, 320 : 閘極結構

312, 322 : 源極/汲極部分

420 : 接觸插塞

AF1, AF2 : 反熔絲結構

W1, W2 : 寬度

【特徵化學式】

無

【發明說明書】

【中文發明名稱】 半導體結構及半導體佈局結構

【英文發明名稱】 SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR LAYOUT STRUCTURE

【技術領域】

【0001】 本發明是有關於一種半導體結構及半導體佈局結構。更具體地，本發明是有關於具有反熔絲結構的半導體結構及半導體佈局結構。

【先前技術】

【0002】 熔絲 (fuse) 元件常用於半導體裝置中，例如半導體記憶體或邏輯裝置。反熔絲具有與熔絲相反的電氣特性，並且可以通過將有缺陷的單元更換為冗餘單元來修復有缺陷的單元。

【0003】 通常，一個反熔絲需要由與其相鄰的一個控制閘極來控制。因此，將一個記憶胞 (unit cell) 定義為 1T1C，表示一個電晶體 (閘極) 和一個電容 (反熔絲)。但是，當反熔絲數量增加時，傳統的 1T1C 結構將佔據很大的面積。為了實現高密度記憶單元或冗餘，記憶胞應盡可能小。

【發明內容】

【0004】 根據本發明之各種實施方式，提供一種半導體佈局

結構包含基板、多個閘極結構及多個導電結構。基板包含沿第一方向延伸的多個主動區，其中主動區藉由隔離結構彼此分隔。閘極結構沿垂直於第一方向的第二方向構橫跨主動區，其中每個主動區包含一對源極/汲極部分位於閘極結構的相對側。導電結構嵌入在隔離結構的第一部分中，其中隔離結構設置在第一方向上相鄰的主動區之間，導電結構沿第二方向延伸，並藉由隔離結構與源極/汲極部分分隔。

【0005】 根據本發明之某些實施方式，隔離結構的第一部分包含設置在主動區之間的底部隔離結構、及設置在底部隔離結構之上，且沿第一方向延伸到隔離結構的第一部分的相對側的主動區中的頂部隔離結構。

【0006】 根據本發明之某些實施方式，導電結構具有側壁，側壁的一部分被頂部隔離結構覆蓋。

【0007】 根據本發明之某些實施方式，隔離結構的第一部分具有寬度大於導電結構在第一方向上的寬度。

【0008】 根據本發明之某些實施方式，隔離結構更包含第二部分設置於第二方向上的主動區域之間。

【0009】 根據本發明之某些實施方式，第一閘極結構及第二閘極結構設置在主動區上，且主動區具有共用源極/汲極部分與第一閘極結構及第二閘極結構共享。

【0010】 根據本發明之某些實施方式，半導體佈局結構更包含分別連接至導電結構、源極/汲極部分、及閘極結構的多個接觸插塞。

【0011】 根據本發明之某些實施方式，半導體佈局結構更包含沿第一方向延伸，且藉由接觸插塞連接至閘極結構的多個連接線。

【0012】 根據本發明之各種實施方式，提供一種半導體結構包含基板、第一電晶體及第二電晶體、隔離結構、以及導電結構。基板具有彼此分隔的第一主動區及第二主動區。第一電晶體及第二電晶體分別設置在第一主動區及第二主動區中。隔離結構設置在第一電晶體及第二電晶體之間，其中隔離結構具有突出部分橫向地延伸至第一主動區及第二主動區中。導電結構嵌入在隔離結構中，其中導電結構與第一電晶體及第二電晶體藉由隔離結構的突出部分分隔。

【0013】 根據本發明之某些實施方式，導電結構具有側壁，側壁的一部分被隔離結構的突出部分覆蓋。

【0014】 根據本發明之某些實施方式，隔離結構具有寬度大於導電結構的寬度。

【0015】 根據本發明之某些實施方式，第一電晶體及第二電晶體分別包含閘極結構位於基板上、以及一對源極/汲極部分位於基板中。

【0016】 根據本發明之某些實施方式，源極/汲極部分具有下表面位於導電結構的下表面下方。

【0017】 根據本發明之某些實施方式，隔離結構的突出部分具有上表面與源極/汲極部分的上表面齊平。

【0018】 根據本發明之某些實施方式，半導體結構更包含多

個接觸插塞分別連接至導電結構、源極/汲極部分中遠離導電結構的一個、以及閘極結構。

【圖式簡單說明】

【0019】 當讀到隨附的圖式時，從以下詳細的敘述可充分瞭解本揭露的各方面。值得注意的是，根據工業上的標準實務，各種特徵不是按比例繪製。事實上，為了清楚的討論，各種特徵的尺寸可任意增加或減少。

第 1 圖為根據本揭露之某些實施方式繪示的半導體佈局結構的俯視圖。

第 2 圖為根據本揭露之某些實施方式之沿第 1 圖的線段 A - A 截取的截面圖。

第 3 圖為根據本揭露之某些實施方式繪示的具有一對燒斷 (blown out) 反熔絲結構的半導體佈局結構的俯視圖。

第 4 圖為根據本揭露之某些實施方式之沿第 3 圖的線段 A - A 截取的截面圖。

【實施方式】

【0020】 以下揭示內容提供許多不同實施例或實例，以便實現各個實施例的不同特徵。下文描述部件及排列的特定實例以簡化本揭示內容。當然，此等實例僅為實例且不意欲為限制性。舉例而言，在隨後描述中在第二特徵上方或在第二特徵上第一特徵的形成可包括第一及第二特徵形成為

直接接觸的實施例，以及亦可包括額外特徵可形成在第一及第二特徵之間，使得第一及第二特徵可不直接接觸的實施例。另外，本揭示案在各實例中可重複元件符號及/或字母。此重複為出於簡單清楚的目的，且本身不指示所論述各實施例及/或配置之間的關係。

【0021】 在本文中使用的空間相對用語，例如「下方」、「之下」、「上方」、「之上」等，這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係，如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例如，當圖式上下翻轉 180 度時，一元件與另一元件之間的關係，可能從「下方」、「之下」變成「上方」、「之上」。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。

【0022】 第 1 圖為根據本揭露之某些實施方式繪示的半導體佈局結構 1000 的俯視圖。請參考第 1 圖。半導體佈局結構 1000 基板 100、多個電晶體 300、及多個導電結構 210a、210b、210c。半導體佈局結構 1000 可以選擇性包含其他元件，將在以下敘述之。

【0023】 基板 100 包含多個沿著第一方向 D1 延伸的主動區(例如主動區 102a、102b、102c、104a、104b、104c、106a、106b、106c)，且這些主動區藉由隔離結構 200 彼此分隔。例如，每個主動區 102a、102b、102c、104a、104b、104c、106a、106b、106c 沿著第一方向 D1 綜長延伸。主動區 102a、102b 及 102c 在第一方向 D1 上

彼此分離。舉例而言，主動區 102a、104a 及 106a 彼此平行且在垂直於第一方向 D1 的第二方向 D2 上分開。在一些實施方式中，基板 100 可以是由矽或碳化矽製成的單晶半導體基板或多晶半導體基板、由矽鍺等製成的化合物半導體基板、絕緣體上矽 (SOI) 基板等。應了解到，可以根據需要改變主動區的數量、尺寸和佈置。

【0024】 電晶體 300 可以包含分別設置在主動區 102a、102b、102c、104a、104b、104c、106a、106 以及 106c 中的電晶體 302a、302b、302c、304a、304b、304c、306a、306b 以及 306c，如第 1 圖所示。在一些實施方式中，電晶體 300 分別設置在基板 100 的 p 型井區 (p-well region) (未圖示)。例如，電晶體 302a 包含閘極結構 310 及一對源極/汲極部分 312。閘極結構 310 設置在基板 100 上，且沿垂直於第一方向 D1 的第二方向 D2 延伸穿過主動區 102a。在一些實施方式中，閘極結構 310 包含多晶矽、金屬諸如鋁 (Al)、銅 (Cu) 或鎢 (W)、其他導電材料或其組合。源極/汲極部分 312 設置在每個閘極結構 310 的相對側。在一些實施方式中，源極/汲極部分 312 摻雜有 N 型摻雜劑，例如磷或砷。

【0025】 在一些實施方式中，第一閘極結構 (與導電結構 210b 相鄰的閘極結構 310) 及第二閘極結構 (與導電結構 210a 相鄰的閘極結構 310) 設置在每一個主動區域上 (例如，主動區 102a)。如第 1 圖所示，兩個閘極結構 310 沿著第二方向 D2 跨過主動區 102a。源極/汲極部分 312 設

置在閘極結構 310 的兩側。因此，主動區 102a 具有被閘極結構 310 共享的共用源極/汲極部分 312 (即，閘極結構 310 之間的源極/汲極部分 312)。電晶體(例如，第 1 圖所示的電晶體 302b、302c、304a、304b、304c、306a、306b 及 306c)的材料和結構可以與電晶體 302a 相同，且下文中將不再重複描述。

【0026】 隔離結構 200 使上述主動區之間絕緣。如第 1 圖所示，隔離結構 200 可以包含分別沿第一方向 D1 及第二方向 D2 延伸的第一部分 202 及第二部分 204。例如，第一部分 202 分別插入在主動區 102a、102b 及 102c 之間，以在第一方向 D1 分隔這些主動區。隔離結構 200 的第二部分 204 分別插入在主動區 102a、104a 及 106a 之間，以在第二方向 D2 分隔這些主動區。在一些實施方式中，隔離結構 200 為淺溝槽隔離(STI)。在一些實施方式中，隔離結構 200 包含氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(TEOS)或氟化物摻雜的矽酸鹽(FSG)。在一些實施方式中，第一部分 202 的材料與第二部分 204 相同。在其他實施方式中，第一部分 202 的材料與第二部分 204 不同。

【0027】 導電結構(例如，導電結構 210a、210b 及 210c)嵌入隔離結構 200 的第一部分 202 中，並沿第二方向 D2 延伸。例如，導電結構 210b 經過主動區 102a、102b、104a、104b、106a 及 106b。在一些實施方式中，導電結構 210a、210b 及 210c 包含導電材料(例如多晶矽、

金屬、金屬合金)、其他合適的材料和/或其組合。

【0028】 半導體佈局結構 1000 還可以包含多個接觸插塞 400 分別與導電結構 210a、210b、210c、源極/汲極部分 312、322、332 及閘極結構 310、320、330 接觸。具體而言，多個接觸插塞 410 分別耦接至導電結構 210a、210b 及 210c。多個接觸插塞 420 分別耦接至例如閘極結構 310 之間的源極/汲極部分 312、閘極結構 320 之間的源極/汲極部分 322、及閘極結構 330 之間的源極/汲極部分 332。接觸插塞 430 分別耦接至閘極結構 310、320、330。在一些實施方式中，多個接觸插塞 400 包含導電材料(例如多晶矽、金屬、金屬合金)、其他合適的材料和/或其組合。

【0029】 在一些實施方式中，半導體佈局結構 1000 更包含多個沿第一方向 D1 延伸的連接線 502、504 及 506，如第 1 圖所示。連接線 502、504 及 506 可以分別經過主動區 102a、102b、102c、主動區 104a、104b、104c 以及主動區 106a、106b、106c。具體而言，連接線 502 藉由接觸插塞 430 連接至主動區 102a、102b、102c 中的閘極結構 310、320、330。連接線 504 藉由接觸插塞 430 連接至主動區 104a、104b、104c 中的閘極結構 310、320、330。類似地，連接線 506 藉由接觸插塞 430 連接至主動區 106a、106b、106c 中的閘極結構 310、320、330。在一些實施方式中，連接線 502、504、506 包含導電材料(例如多晶矽、金屬、金屬合金)、其他合適的

材料和 / 或其組合。

【0030】 第 2 圖為根據本揭露之某些實施方式之沿第 1 圖的線段 A - A 截取的截面圖。請參考第 2 圖。基板 100 包含彼此分隔的主動區 102a 及 102b。電晶體 302a、302b 分別設置在主動區 102a 及 102b 中。電晶體 302a 包含閘極結構 310 及一對源極 / 汲極部分 312。類似地，電晶體 302b 包含閘極結構 320 及一對源極 / 汲極部分 322。在一些實施方式中，每個閘極結構 310、320 包含基板 100 上的閘電極、以及一或多個閘極介電層(未圖示)設置在基板 100 與閘電極之間。

【0031】 隔離結構 200 的第一部分 202 設置在電晶體 302a、302b 之間。隔離結構 200 的第一部分 202 包含底部隔離結構 202L 及位於其上的頂部隔離結構 200U。具體而言，底部隔離結構 202L 設置在主動區 102a 及 102b 之間，且頂部隔離結構 200U 設置在底部隔離結構 202L 上，並延伸到隔離結構 200 的第一部分 202 的相對側上的有主動區 102a 及 102b 中。因此，頂部隔離結構 202U 沿第二方向 D2 由底部隔離結構 202L 的側壁橫向地突出至主動區 102a 及 102b 中。在一些實施方式中，隔離結構 200 的頂部隔離結構 202U 具有上表面 206 與源極 / 汲極部分 312 及 322 的上表面 316、326 齊平。在一些實施方式中，源極 / 汲極部分 312 及 322 分別具有與隔離結構 200 的頂部隔離結構 202U 的上表面 206 齊平的上表面 316 及上表面 326。如第 2 圖所示，導電結構

210b 設置在主動區 102a 及 102b 之間，且藉由頂部隔離結構 202U 與相鄰的源極/汲極部分 312 及 322 分隔。在一些實施方式中，導電結構 210b 的下表面 214 位於源極/汲極部分 312 及 322 的下表面 314、324 下方。也就是說，導電結構 210b 具有一部分的側壁 212 被隔離結構 200 的頂部隔離結構 202U 覆蓋。在一些實施方式中，隔離結構 200 的第一部分 202 的寬度 W_1 大於導電結構 210b 的寬度 W_2 。其他導電結構(例如，導電結構 210a、210c) 的構造可以與導電結構 210b 相同，且下文中將不再重複描述。

【0032】 多個接觸插塞 420 分別形成在遠離隔離結構 200 的第一部分 202 的源極/汲極部分 312、322 上。在一些實施方式中，接觸插塞 420 可以穿過覆蓋在電晶體 302a、302b 及導電結構 210b 之上的層間介電層(未圖示)以耦接源極/汲極部分 312 及 322。

【0033】 如第 2 圖所示，一對反熔絲結構 AF1、AF2 形成在主動區 102a 及 102b 之間。導電結構 210b 作為反熔絲結構 AF1、AF2 的頂板。源極/汲極部分 312 及 322 分別作為反熔絲結構 AF1、AF2 的底板。隔離結構 200 的頂部隔離結構 202U 作為反熔絲結構 AF1、AF2 的頂板與底板之間的介電層。具體而言，反熔絲結構 AF1 包含導電結構 210b、頂部隔離結構 202U、以及與電晶體 302a 共享的源極/汲極部分 312。類似地，反熔絲結構 AF2 包含導電結構 210b、頂部隔離結構 202U、以及與電晶體

302b 共享的源極/汲極部分 322。其他反熔絲結構可以形成在其他主動區之間。例如，另一對反熔絲結構可以形成在主動區 104a 及 104b (繪示於第 1 圖) 之間，並且導電結構 210b 及頂部隔離結構 202U 也可以分別作為頂板及介電層。

【0034】 第 3 圖為根據本揭露之某些實施方式繪示的具有一對燒斷的反熔絲結構 AF1、AF2 的半導體佈局結構 1000 的俯視圖。第 4 圖為根據本揭露之某些實施方式之沿第 3 圖的線段 A-A 截取的截面圖。

【0035】 請參考第 3 圖。在燒斷如第 2 圖所示的反熔絲結構 AF1、AF2 的期間，電壓(例如，1V)被施加到連接線 502 以選擇電晶體 302a、302b、302c，電壓(例如，6V)被施加到導電結構 210b，並且閘極結構 310 之間的源極/汲極部分 312 及閘極結構 320 之間的源極/汲極部分 322 通過接觸插塞 420 接地。因此，如第 4 圖所示，反熔絲結構 AF1、AF2 兩端(即，源極/汲極部分 312、322 與導電結構 210b)之間的電壓差使介電層(即，頂部隔離結構 202U)破裂(rupture)。如此，反熔絲結構 AF1、AF2 被擊穿(breakdown)且變為低電阻，而在半導體佈局結構 1000 中未選擇的其他反熔絲結構維持高電阻。也就是說，例如，半導體佈局結構 1000 中的導電結構 210c 與主動區 102b、102c 之間的頂部隔離結構 202U 沒有破裂。一對反熔絲結構 AF1、AF2 可以同時被燒斷並產生導電路徑，使得燒斷效率增加。

【0036】 如上所述，根據本發明的實施方式，提供一種半導體佈局結構。在本揭示的半導體佈局結構中，隔離結構分隔多個主動區。多個電晶體分別設置在主動區中，且一對反熔絲結構設置在相鄰的主動區之間。具體而言，每個反熔絲結構的底板是相鄰電晶體的源極/汲極部分。也就是說，電晶體與相鄰的反熔絲結構共享一個源極/汲極部分。反熔絲結構的頂板嵌入在隔離結構中，此隔離結構分隔相鄰主動區中的電晶體，使得一對反熔絲結構具有相同的頂板。反熔絲結構的介電層為設置在頂板與共享源極/汲極部分之間的隔離結構。因此，一對反熔絲結構可以同時被熔斷，使得熔斷效率增加。本揭示的半導體佈局結構包含多個單位單元(unit cells)，其具有一個電晶體及一個反熔絲結構。由於反熔絲結構的頂板形成為嵌入隔離結構中，因此可以減小單位單元的尺寸，從而達到高裝置密度。

【0037】 雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【符號說明】

【0038】

100：基板

102a, 102b, 102c, 104a, 104b, 104c, 106a, 106b,

106c：主動區

200 : 隔離結構

202 : 第一部分

204 : 第二部分

202U : 頂部隔離結構

202L : 底部隔離結構

206, 316, 326 : 上表面

210, 210a, 210b, 210c : 導電結構

212 : 側壁

214, 314, 324 : 下表面

300, 302a, 302b, 302c, 340a, 304b, 304c, 306a,
306b, 306c : 電晶體

310, 320 : 閘極結構

312, 322 : 源極/汲極部分

400, 410, 420, 430 : 接觸插塞

502, 504, 506 : 連接線

1000 : 半導體佈局結構

A - A' : 線段

AF1, AF2 : 反熔絲結構

W1, W2 : 寬度

【生物材料寄存】

國內寄存資訊(請依寄存機構、日期、號碼順序註記)

無

國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)

無

【發明申請專利範圍】

【請求項 1】一種半導體佈局結構，包含：

一基板，包含沿一第一方向延伸的多個主動區，其中這些主動區藉由一隔離結構彼此分隔；

多個閘極結構，沿垂直於該第一方向的一第二方向橫跨該些主動區，其中這些主動區中的每一個包含一對源極/汲極部分位於各該閘極結構的相對側；以及

多個導電結構，嵌入在該隔離結構的一第一部分中，其中該隔離結構設置在該第一方向上相鄰的該些主動區之間，該些導電結構沿該第二方向延伸，並藉由該隔離結構與該些源極/汲極部分分隔，其中該隔離結構的該第一部分包含：

一底部隔離結構，設置在該些主動區之間；以及

一頂部隔離結構，設置在該底部隔離結構之上，且沿該第一方向延伸到該隔離結構的該第一部分的相對側的該些主動區中。

【請求項 2】如請求項 1 所述之半導體佈局結構，其中這些導電結構具有一側壁，該側壁的一部分被該頂部隔離結構覆蓋。

【請求項 3】如請求項 1 所述之半導體佈局結構，其中該隔離結構的該第一部分具有一寬度大於該些導電結構在該第一方向上的一寬度。

【請求項 4】如請求項 1 所述之半導體佈局結構，其中該隔離結構更包含一第二部分設置於該第二方向上的該些主動區域之間。

【請求項 5】如請求項 1 所述之半導體佈局結構，其中一第一閘極結構及一第二閘極結構設置在各該主動區上，且各該主動區具有一共用源極/汲極部分與該第一閘極結構及該第二閘極結構共享。

【請求項 6】如請求項 1 所述之半導體佈局結構，更包含分別連接至該些導電結構、該些源極/汲極部分、及該些閘極結構的多個接觸插塞。

【請求項 7】如請求項 6 所述之半導體佈局結構，更包含沿該第一方向延伸，且藉由該些接觸插塞連接至該閘極結構的多個連接線。

【請求項 8】一半導體結構，包含：

一基板，具有彼此分隔的一第一主動區及一第二主動區；

一第一電晶體及一第二電晶體，分別設置在該第一主動區及該第二主動區中；

一隔離結構，設置在該第一電晶體及該第二電晶體之間，

其中該隔離結構具有一突出部分橫向地延伸至該第一主動區及該第二主動區中；以及

一導電結構，嵌入在該隔離結構中，其中該導電結構與該第一電晶體及該第二電晶體藉由該隔離結構的該突出部分分隔。

【請求項 9】如請求項 8 所述之半導體結構，其中該導電結構具有一側壁，該側壁的一部分被該隔離結構的該突出部分覆蓋。

【請求項 10】如請求項 8 所述之半導體結構，其中該隔離結構具有一寬度大於該導電結構的一寬度。

【請求項 11】如請求項 8 所述之半導體結構，其中該第一電晶體及該第二電晶體分別包含一閘極結構位於該基板上、及一對源極/汲極部分位於該基板中。

【請求項 12】如請求項 11 所述之半導體結構，其中該些源極/汲極部分具有一下表面位於該導電結構的一下表面下方。


【請求項 13】如請求項 11 所述之半導體結構，其中該隔離結構的該突出部分具有一上表面與該些源極/汲極部分的一上表面齊平。

【請求項 14】如請求項 11 所述之半導體結構，更包含多個接觸插塞分別連接至該導電結構、該些源極/汲極部分中遠離該導電結構的一個、以及該閘極結構。


【請求項 15】如請求項 14 所述之半導體結構，更包含一連接線耦接至該閘極結構。

【發明圖式】

1000




第 1 圖




第 2 圖

1000



第3圖



第 4 圖