(19) **日本国特許庁(JP)**

(12) 特 許 公 報(B2)

(11)特許番号

特許第6544958号 (P6544958)

(45) 発行日 令和1年7月17日(2019.7.17)

(24) 登録日 令和1年6月28日 (2019.6.28)

(51) Int.Cl.			F 1		
GO 1 R	31/28	(2006.01)	GO1R	31/28	V
HO1L	21/822	(2006.01)	GO1R	31/28	G
HO1L	27/04	(2006.01)	HO1L	27/04	T

請求項の数 17 (全 23 頁)

(21) 出願番号 特願2015-54607 (P2015-54607) (22) 出願日 平成27年3月18日 (2015.3.18) (65) 公開番号 特開2016-173349 (P2016-173349A) (43) 公開日 平成28年9月29日 (2016.9.29) 審査請求日 平成29年11月27日 (2017.11.27)

||(73)特許権者 302062931

ルネサスエレクトロニクス株式会社 東京都江東区豊洲三丁目2番24号

|(74)代理人 100103894

弁理士 家入 健

(72) 発明者 岩田 浩幸

神奈川県横浜市神奈川区金港町3番地1 ルネサスシステムデザイン株式会社内

審査官 續山 浩二

最終頁に続く

(54) 【発明の名称】半導体装置及び設計装置、スキャンフリップフロップ

(57)【特許請求の範囲】

【請求項1】

ー以上のスキャンフリップフロップがシリアルに接続された一以上のスキャンチェインと、組み合わせ回路とを備え、

前記スキャンフリップフロップが、前記スキャンチェイン内の前記スキャンフリップフロップをシフトレジスタとして動作させるスキャンシフト動作と、前記組み合わせ回路の出力をキャプチャするキャプチャ動作とを切り替え可能な半導体装置であって、

前記スキャンフリップフロップは、

前記スキャンシフト動作時において、外部から入力される外部入力テスト信号及び同じ前記スキャンチェイン内の前段のスキャンフリップフロップを介して入力されるシフトテスト信号のいずれかを選択する選択部と、

前記選択部によって選択された外部入力テスト信号又はシフトテスト信号を出力するフリップフロップと、

を有し、

<u>前記半導体装置は、複数の前記スキャンチェインの出力側に接続され、複数の前記スキャンチェインからの出力を圧縮変換する圧縮器を備える</u>、

半導体装置。

【請求項2】

前記スキャンフリップフロップに設定されるテストパターンに応じて、前記選択部が前記外部入力テスト信号又は前記シフトテスト信号のいずれを選択するかを制御する制御回

20

路をさらに備える、

請求項1に記載の半導体装置。

【請求項3】

前記圧縮器は、前記スキャンチェインの本数に応じて圧縮率を変更する、 請求項1に記載の半導体装置。

【請求項4】

複数の前記スキャンチェインと前記圧縮器との間に設けられ、複数の前記スキャンチェ インからの出力のうち、特定のテスト結果の一部の前記圧縮器への入力を遮断するマスク 回路をさらに備える、

請求項1に記載の半導体装置。

【請求項5】

前記スキャンチェインは、前記スキャンシフト動作と前記キャプチャ動作とを切り替え 可能なシフト用スキャンフリップフロップを含み、

前記シフト用スキャンフリップフロップは、

前記スキャンシフト動作時において、入力される前記外部入力テスト信号又は前記シフ トテスト信号をそのまま出力する、

請求項1に記載の半導体装置。

【請求項6】

複数の前記スキャンチェインの入力側に接続され、前記外部入力テスト信号を前記スキ ャンチェインの本数に応じて伸張変換する伸張器をさらに備え、

前記シフト用スキャンフリップフロップは、前記伸張器に接続される、

請求項5に記載の半導体装置。

【請求項7】

複数の前記スキャンチェインの入力側に接続され、前記外部入力テスト信号を前記スキ ャンチェインの本数に応じて伸張変換する伸張器をさらに備える、

請求項1に記載の半導体装置。

【請求項8】

- 以上のスキャンフリップフロップがシリアルに接続された一以上のスキャンチェイン 内の該スキャンフリップフロップをシフトレジスタとして動作させるスキャンシフト動作 と、組み合わせ回路の出力をキャプチャするキャプチャ動作とを切り替え可能なスキャン フリップフロップを備える半導体装置の設計装置であって、

予め設定されたプログラムに従って所定の処理を実行可能な演算処理装置を備え、

前記演算処理装置は、

前記スキャンシフト動作時において、外部から入力される外部入力テスト信号及び同じ 前記スキャンチェイン内の前段のスキャンフリップフロップを介して入力されるシフトテ スト信号のいずれかを出力するかを選択可能な前記スキャンフリップフロップを含む半導 体装置を、ネットリストを参照して生成する回路生成処理を実行し、

更に、複数の前記スキャンチェインの出力側に、複数の前記スキャンチェインからの出 力を圧縮変換する圧縮器を挿入する圧縮器挿入処理を実行する、

設計装置。

【請求項9】

前記演算処理装置は、

予め入力された故障リストから検出対象候補故障を選択し、当該検出対象候補故障に対 応するケアビットを算出するケアビット算出処理と、

前記ケアビットに応じて、前記外部入力テスト信号又は前記シフトテスト信号のいずれ を選択するかを制御し、前記スキャンチェインの構成を切り替える切替処理を実行する、 請求項8に記載の設計装置。

【請求項10】

前記演算処理装置は、

切替えられた前記スキャンチェインの構成に応じて、テストステップ数が極小となるよ

10

20

30

40

うなテストパターンを生成するテストパターン生成処理を更に実行する、

請求項9に記載の設計装置。

【請求項11】

前記演算処理装置は、

切り替えられた前記スキャンチェインの構成における制約条件下で、他の故障を検出する追加ケアビットを生成する追加ケアビット生成処理を更に実行する、

請求項10に記載の設計装置。

【請求項12】

前記圧縮器は、前記スキャンチェインの本数に応じて圧縮率を変更する、 請求項8に記載の設計装置。

10

【請求項13】

前記演算処理装置は、

複数の前記スキャンチェインと前記圧縮器との間に、複数の前記スキャンチェインからの出力のうち、特定のテスト結果の一部の前記圧縮器への入力を遮断するマスク回路をさらに挿入する処理を実行する、

請求項8に記載の設計装置。

【請求項14】

前記演算処理装置は、

前記回路生成処理において、

前記スキャンシフト動作と前記キャプチャ動作とを切り替え可能であり、前記スキャンシフト動作時において、入力される前記外部入力テスト信号又は前記シフトテスト信号を そのまま出力するシフト用スキャンフリップフロップをさらに含む半導体装置を生成する 20

請求項8に記載の設計装置。

【請求項15】

前記演算処理装置は、

複数の前記スキャンチェインの入力側に、前記外部入力テスト信号を前記スキャンチェインの本数に応じて伸張変換する伸張器をさらに挿入し、

前記シフト用スキャンフリップフロップを、前記伸張器に接続する処理を実行する、 請求項<u>1 4</u> に記載の設計装置。

30

【請求項16】

前記演算処理装置は、

複数の前記スキャンチェインの入力側に、前記外部入力テスト信号を前記スキャンチェインの本数に応じて伸張変換する伸張器をさらに挿入する処理を実行する、

請求項8に記載の設計装置。

【請求項17】

一以上のスキャンフリップフロップがシリアルに接続された一以上のスキャンチェイン内の該スキャンフリップフロップをシフトレジスタとして動作させるスキャンシフト動作と、組み合わせ回路の出力をキャプチャするキャプチャ動作とを切り替え可能なスキャンフリップフロップであって、

40

前記スキャンフリップフロップは、

前記スキャンシフト動作時において、外部から入力される外部入力テスト信号、又は、同じ前記スキャンチェイン内の前段のスキャンフリップフロップを介して入力されるシフトテスト信号を選択する選択部と、

前記選択部において選択された外部入力テスト信号又はシフトテスト信号を出力するフリップフロップと、

を備え、

前記選択部は、

前記外部入力テスト信号が入力される第1スキャンイン端子と、

前記シフトテスト信号が入力される第2スキャンイン端子と、

<u>前記スキャンシフト動作と前記キャプチャ動作とを切り替える切替信号が入力される第</u>1制御入力端子と、

<u>前記外部入力テスト信号又は前記シフトテスト信号を選択する制御信号が入力される第</u>2制御入力端子と、

を備える、

スキャンフリップフロップ。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は半導体装置及び設計装置に関し、例えば可変圧縮スキャンテスト可能な半導体装置及びその設計装置に関する。

10

20

【背景技術】

[0002]

LSI(Large Scale Integration)の一般的なテスト手法としてスキャンテストがある。スキャンテストでは、回路内のフリップフロップ(FF)がスキャンFFと呼ばれるマルチプレクサ(MUX)付のFFに置換される。MUXは、スキャンイネーブル信号により、テスト入力と通常動作入力とを切り替える。

[0003]

スキャンテスト時には、スキャンFFがLSIの外部入出力端子から制御可能なシフトレジスタ(これを「スキャンチェイン」と呼ぶ)として動作するように、スキャンFF同士がシリアルに接続される。スキャンイネーブル信号に応じて、スキャンチェインをシフト動作(これを「スキャンシフト動作」と呼ぶ)させることによって、任意のテストパターンが各スキャンFFに設定される。

[0004]

そして、スキャンイネーブル信号を切り替えることにより、通常動作入力からの値がスキャンFFに取り込まれる(これを「キャプチャ動作」と呼ぶ)。キャプチャ動作で取得された値は再びスキャンFFでシフトされ、応答が観測される(アンロード)。このアンロードと同時に、次のテストパターンの印加(ロード)が行われる。このようにしてスキャンテストが実行される。

[0005]

30

40

50

スキャンテストでは、スキャンチェインに接続されているスキャンFF数に対応したシフトサイクル数が必要であるため、非常に長いテストステップ数が必要となる。スキャンチェインの段数が大きい回路ではスキャンテスト時間が長くなり、テストコストに大きく影響してしまう。

[0006]

特許文献1には、スキャンチェインにシフト動作をさせるためのテストパターン数を低減するスキャンチェインの構築方法が開示されている。特許文献1に記載のスキャンチェインでは、複数のスキャンFF間にバイパス用のセレクタが挿入されている。この構築方法では、複数のスキャンFFにそれぞれ接続された組み合わせ回路のテストに必要なテストパターン数を算出し、該テストパターン数に対応して複数のスキャンFFがグループ化される。テストが終了した組み合わせ回路に接続されるスキャンFFをグループ単位でバイパスさせることで、シフト動作をパスさせてテストパターン数を低減する。

【先行技術文献】

【特許文献】

[0007]

【特許文献1】特開2004-77356号公報

【発明の概要】

【発明が解決しようとする課題】

[0008]

スキャンテスト時間を削減する他の手法として、圧縮スキャンがある。圧縮スキャンで

は、外部端子数よりも多くのスキャンチェインを内部に構築することで、スキャンチェイン 1 本辺りのスキャンFFの段数を削減する。そして、外部端子から供給した値を、伸張回路を経由して内部のスキャンチェイン本数分に展開し、各スキャンFFにテストパターンを印加する。また、スキャンチェインからの出力を圧縮回路で圧縮して外部出力チャネルで観測する。

[0009]

圧縮スキャンでは、伸張回路及び圧縮回路を用いない場合と比較して、故障検出に必要なスキャンFFの設定値(ケアビット)を少ないシフトサイクル数で設定することができる。また、少ないシフトサイクル数で全スキャンFFの観測を行うことができ、外部入出力端子1bit(1サイクル) 辺りの故障検出数を増やし、テストステップ数を削減することができる。圧縮スキャンでの外部入出力端子ペア数とスキャンチェイン本数の比を圧縮率と呼ぶ。

[0010]

従来の圧縮スキャンでは圧縮率を変更することができないため、テストパターン数が少なくなるような最適な圧縮率をユーザが考える必要がある。圧縮率を上げ過ぎると故障検出に必要なケアビットが設定できず、故障検出率が低下し、テストパターン毎の検出効率も落ちる。

[0011]

特定のスキャンFFにおける故障検出に必要なケアビットは、他のスキャンFFの値との組み合わせで決定される。特許文献 1 では、複数の組み合わせ回路をテストするのに必要なテストパターン数に基づいてスキャンチェインの構成を変更している。効果的にスキャンチェイン段数を低減させるためには、ケアビットに応じてパタン毎にスキャンチェイン構成を変える必要があり、構成数が増え過ぎるために実用的な面積オーバーヘッドで実現できない。

[0012]

また、圧縮スキャンで設定可能なケアビットは、スキャンチェインの構成によっても変化する。特許文献 1 では、圧縮スキャンを想定した手法とはなっておらず、圧縮スキャンの場合にスキャンチェインの段数を低減させることはできない。

[0013]

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

[0014]

一実施の形態によれば、スキャンチェインを構成するスキャンフリップフロップは、スキャンシフト動作時において、外部から入力される外部入力テスト信号及び同じ前記スキャンチェイン内の前段のスキャンフリップフロップを介して入力されるシフトテスト信号のいずれかを選択して出力することが可能な論理構造を有する。

[0015]

なお、上記実施の形態の半導体装置の設計装置、設計方法、設計方法の一部の処理をコンピュータに実行せしめるプログラムなども、本発明の態様としては有効である。

【発明の効果】

[0016]

前記一実施の形態によれば、テストパターン毎に圧縮率を変更することで、検出効率を低下させることなく、テストステップ数を低減させることが可能となる。

【図面の簡単な説明】

[0017]

- 【図1】実施の形態1に係る半導体装置の構成を示す図である。
- 【図2】実施の形態1に係る半導体装置の制御の一例を示す図である。
- 【図3】実施の形態1に係る半導体装置の制御の他の例を示す図である。
- 【図4】実施の形態1に係る半導体装置の動作を説明する図である。

10

20

30

50

- 【図5】実施の形態2に係る半導体装置の構成を示す図である。
- 【図6】実施の形態3に係る半導体装置の構成を示す図である。
- 【図7】実施の形態3に係る半導体装置の動作を説明する図である。
- 【図8】実施の形態4に係る半導体装置の構成を示す図である。
- 【図9】実施の形態5に係る半導体装置の構成を示す図である。
- 【図10】実施の形態6に係る半導体装置の構成を示す図である。
- 【図11】実施の形態6に係る半導体装置において、圧縮率が異なる場合のテストステップ数と故障検出率との関係を示すグラフである。
- 【図12】実施の形態7に係る半導体装置の設計装置を示す図である。
- 【図13】実施の形態7に係る半導体装置の設計フローの一例を示す図である。
- 【図14】実施の形態7に係る半導体装置の設計フローの他の例を示す図である。
- 【図15】比較例の半導体装置の構成を示す図である。
- 【図16】比較例の半導体装置において、圧縮率が異なる場合のテストステップ数と故障 検出率との関係を示すグラフである。
- 【図17】比較例の半導体装置の設計フローを示す図である。

【発明を実施するための形態】

[0018]

以下、図面を参照しながら、実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能プロックとして図面に記載される要素は、ハードウェア的には、CPU、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能プロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。以下の実施の形態に示す具体的な値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、それに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

[0019]

実施の形態は、圧縮スキャンテストが可能な半導体装置とその設計装置に関する。実施の形態に係る半導体装置は、外部入出力端子数とスキャンチェインの本数の比である圧縮率をテストパターンごとに切替えてスキャンテストを行うことが可能な論理構造を有する。スキャンチェインの本数を切替え可能な論理回路は、各スキャンチェインを構成するスキャンフリップフロップ(SFF)を含む。このSFFは、外部から入力される外部入力テスト信号及びスキャンチェイン上でシフトされるシフトテスト信号のいずれか一方を選択して出力することが可能な構成を有する。制御信号によってスキャンチェインの経路を変化させることで、スキャンチェイン本数が切替えられる。

[0020]

以下、圧縮率を変更可能なスキャンテストを可変圧縮スキャンテストと呼ぶ。実施の形態は、スキャンテスト時間の削減が必要な、MCU(Micro Controller Unit)やSoC (System-on-a-chip)等の半導体装置に適用可能である。また、実施の形態に係る設計装置は、可変圧縮スキャンテストを実現する半導体装置を設計するEDA (electronic design automation)ツールとして用いられる。

[0021]

実施の形態1.

実施の形態1に係る半導体装置について、図1を参照して説明する。図1は、実施の形態に係る半導体装置1の構成を示す図である。図1に示すように、半導体装置1は、複数のMMSFF(マルチモード対応スキャンフリップフロップ)10、マルチモード制御回路20、圧縮器30を備えている。ここでは、スキャンチェインの本数が異なる各スキャンチェイン構成をモードと呼び、複数のモードをマルチモードとする。マルチモード対応スキャンフリップフロップとは、外部入力テスト信号又はシフトテスト信号を選択して出

10

20

30

40

力することにより、圧縮スキャンテストの圧縮率を変えた複数のスキャンチェイン構成を とることができるスキャンフリップフロップである。

[0022]

半導体装置1では、一以上のMMSFF10がシリアルに接続されることにより、一以上のスキャンチェインが構築される。複数のスキャンチェインの入力側には、伸張器が接続される。伸張器は、外部入力テスト信号をスキャンチェインの本数に応じて伸張変換する。なお、図1では、ファンアウト構成の伸張器を用いた例を示しており、伸張器の図示は省略されている。伸張器は、線形帰還シフトレジスタ(LSFR)や位相器を用いたものを用いることも可能である。

[0023]

図1に示す例では、8個のMMSFF10がシリアルに接続された状態を示している。各MMSFF10の出力は圧縮器30に接続される。圧縮器30は、複数のスキャンチェインからの出力を圧縮変換する。圧縮器30は、XOR(exclusive OR)ツリーで構成される。圧縮器30は、各MMSFF10からの出力を1つの出力に圧縮する。最小のスキャンチェイン本数は外部入出力端子ペア数に対応する。図1の例では、最少のスキャンチェイン本数は1本であり、最大のスキャンチェイン本数は8本である。

[0024]

MMSFF10は、スキャンチェイン内のMMSFF10をシフトレジスタとして動作させるスキャンシフト動作と、組み合わせ回路からの出力をキャプチャするキャプチャ動作とを切り替えることが可能である。スキャンシフト動作では、各MMSFF10に値が設定される。キャプチャ動作では、シフト動作において各MMSFF10に設定された値が組み合わせ回路に供給され、組み合わせ回路での論理演算結果がキャプチャされる。ここで、スキャンシフト動作、キャプチャ動作で転送される値をテストパターンとする。

[0025]

MMSFF10は、MUX(マルチプレクサ)11、FF(フリップフロップ)12、データ端子DATA、第1スキャンイン端子SIN1、第2スキャンイン端子SIN2、第1制御入力端子SMC1、第2制御入力端子SMC2、クロック端子CLKを有している。MUX11は、第1制御入力端子SMC1から入力されるスキャンイネーブル信号(scan-en)により、スキャンシフト動作とキャプチャ動作とを切り替える。すなわち、スキャンイネーブル信号(scan-en)は、スキャンシフト動作とキャプチャ動作とを切り替える切替信号である。

[0026]

また、MUX11は、スキャンシフト動作時において、伸張器から入力される外部入力テスト信号、又は、同じスキャンチェイン内の前段のスキャンフリップフロップから入力されるシフトテスト信号を選択する。外部入力テスト信号は、外部から入力される、圧縮スキャンテストを行うためのMMSFF10への設定値である。シフトテスト信号は、外部入力テスト信号がMMSFF10間をシフトされたものである。MMSFF10は、第1スキャンイン端子SIN2の2系統のスキャンイン端子を有している。MUX11には、第1スキャンイン端子SIN1から外部入力テスト信号が入力され、第2スキャンイン端子SIN2からシフトテスト信号が入力される。

[0027]

MMSFF10は、第1制御入力端子SMC1に加えて、外部入力テスト信号とシフトテスト信号の選択制御用の第2制御入力端子SMC2の2系統の制御入力端子を有している。MMSFF10の出力を切り替える圧縮率制御信号は、第2制御入力端子SMC2から入力される。MUX11は、圧縮率制御信号に応じて、外部入力テスト信号又はシフトテスト信号を選択する。すなわち、圧縮率制御信号は、外部入力テスト信号及びシフトテスト信号のいずれかを選択する選択信号である。FF12は、MUX11によって選択された外部入力テスト信号又はシフトテスト信号を保持し、クロック端子CLKから入力されるテストクロック信号に応じて出力する。

[0028]

10

20

30

20

30

40

50

換言すると、MMSFF10は、伸張器又はスキャンチェイン内の前段のMMSFF10と選択的に接続可能である。すなわち、MMSFF10は、伸張器と接続される第1の状態と、同じスキャンチェイン内の前段のMMSFF10と接続される第2の状態とを切り替えることができる。MMSFF10には、テストパターン毎にマルチモード制御回路20から圧縮率制御信号が供給される。MMSFF10は、テストパターンに応じて、接続先を伸張器か前段のMMSFF10かに切り替える。

[0029]

例えば、第1制御入力端子SMC1から入力されるスキャンイネーブル信号が、ロウ(0)の時にデータ端子DATAが有効となり、ハイ(1)の時に第1スキャンイン端子SIN1/第2スキャンイン端子SIN2が有効となる。また、第2制御入力端子SMC2から入力される圧縮率制御信号が、ロウ(0)の時に第1スキャンイン端子SIN1の経路が有効となり、ハイ(1)の時に第2スキャンイン端子SIN2の経路が有効となる。各MMSFF10の第1スキャンイン端子SIN1は伸張器が接続され、第2スキャンイン端子SIN2には同じスキャンチェインの前段のMMSFF10の出力が接続される。

[0030]

マルチモード制御回路 2 0 は、MMSFF10に設定されるテストパターンに応じて、MUX11が外部入力テスト信号又はシフトテスト信号のいずれを選択するかを制御する制御回路である。マルチモード制御回路 2 0 は、シフトレジスタ 2 1、ホールドレジスタ 2 2、デコーダ 2 3を有する。シフトレジスタ 2 1には、外部から外部入力テスト信号と圧縮率制御信号を含むスキャンイン信号(scan_in)が入力される。

[0031]

図1に示す例では、シフトレジスタ21は、複数のMMSFF10と直列接続されている。スキャンテスト動作期間において、外部入力テスト信号はシフトレジスタ21内で転送され、図示しない伸張器を介してMMSFF10に入力される。なお、マルチモード制御回路20は必ずしも各MMSFF10と直列接続する必要はなく、マルチモード制御回路20に専用の入力端子を設けて、各スキャンチェインを独立して制御する構成も可能である。

[0032]

圧縮率制御信号はスキャンシフト動作時にシフトレジスタ21に設定され、アップデート信号(update)信号でホールドレジスタ22に取り込まれる。ホールドレジスタ22は、スキャンシフト動作期間中は不変である。アップデート信号に応じて、ホールドレジスタ22に取り込まれた圧縮率制御信号がデコーダ23でデコードされ、各MMSFF10の第2制御入力端子SMC2に供給される。

[0033]

ここで、図2、3を参照して、実施の形態1に係る半導体装置の制御例について説明する。図2はスキャンチェインが2本のモードであり、図3はスキャンチェインが4本のモードである。図2に示す例では、圧縮率制御信号として、2番目のMMSFF10から順に、「111011」の7ビットの値が設定されている。この場合、先頭のMMSFF10と、先頭から5番目のMMSFF10とを先頭とした2本のスキャンチェインが構築される。各スキャンチェインは、4段のMMSFF10からなる。先頭のMMSFF10と先頭から5番目のMMSFF10には外部入力テスト信号が入力され、他のMMSFF10には前段のMMSFF10からのシフトテスト信号が入力される。

[0034]

図3に示す例では、圧縮率制御信号として、2番目のMMSFF10から順に、「1010107ピットの値が設定されている。この場合、先頭のMMSFF10と、先頭から3番目、5番目、7番目のMMSFF10とを先頭とした4本のスキャンチェインが構築される。各スキャンチェインは、2段のMMSFF10からなる。先頭、3番目、5番目、7番目のMMSFF10には外部入力テスト信号が入力され、他のMMSFF10には前段のMMSFF10からのシフトテスト信号が入力される。同様に、スキャンチェインを1本8段のモードとする場合は「11111」、8本1段のモードとする場合

は、「000000」の圧縮率制御信号が入力される。

[0035]

構成可能なマルチモード数は、マルチモード制御回路 2 0 から出力可能な制御信号の組合せ数に依存する。例えば、ホールドレジスタ 2 2 が 2 ビットであれば、 4 通りのマルチモードが選択できる。

[0036]

ここで、図4を参照して、半導体装置1の動作について説明する。図4は、実施の形態1に係る半導体装置の動作を説明する図である。図4において、test_clockはテストクロック信号、scan_enはスキャンイネーブル信号、updateはアップデート信号、scan_inはスキャンイン信号を示している。上述したように、スキャンイン信号は、外部入力テスト信号と圧縮率制御信号とを含む。ホールドレジスタ22からの出力信号をmultimode control hold resisterとし、シフトレジスタ21からの出力信号をmultimode control shift resisterと示している。shift1~shift4は、スキャンシフト動作を行うスキャンシフト期間を示しており、capture1~capture3は、キャプチャ動作を行うキャプチャ期間を示している。set upは、最初にスキャンチェインを構築するセットアップ期間である。

[0037]

図1に示す回路構成では、マルチモード制御回路20のシフトレジスタ21とスキャンチェインとが直列に接続されているため、スキャンイン信号として外部入力テスト信号が入力された後に、次のテストパターンに対する圧縮率制御信号が入力される。外部入力テスト信号はスキャンシフト動作で各MMSFF10に印加される。

[0038]

まず、セットアップ期間では、セットアップ期間に続くスキャンシフト期間 s h i f t 1 に入力されるテストパターンに対する圧縮率制御信号が入力される。この圧縮率制御信号は、シフトレジスタ 2 1 に設定され、アップデート信号に応じてホールドレジスタ 2 2 に取り込まれる。ホールドレジスタ 2 2 に取り込まれた圧縮率制御信号は、第 2 制御入力端子 S M C 2 に出力される。M M S F F 1 0 は、第 2 制御入力端子 S M C 2 から入力された圧縮率制御信号に応じて、スキャンチェインの経路を変化させる。

[0039]

上述の通り、圧縮率制御信号が1のときは同じスキャンチェイン内の前段のMMSFF10、圧縮率制御信号が0のときは伸張器の出力が選択される。つまり、0の圧縮率制御信号が入力されるMMSFF10は、スキャンチェインの起点となる。図4に示す例では、スキャンシフト期間 shift1のテストパターンに対するマルチモード設定は、2倍設定となっている。セットアップ期間には、2本のスキャンチェインが構築される圧縮率制御信号がシフトレジスタ21に設定される。

[0040]

そして、アップデート信号に応じてシフトレジスタ21に設定されていた圧縮率制御信号が、ホールドレジスタ22に取り込まれる。この圧縮率制御信号は、スキャンシフト期間 shift1では、図2に示すように、2本/4段のスキャンチェインが構築されるモードとなる。

[0041]

その後、スキャンイネーブル信号の立ち上がりに応じて、2本のスキャンチェインが構築されたモードでスキャンシフト動作が行われる。スキャンシフト期間shift1に入力されるスキャンイン信号は、当該期間で各MMSFF10に設定されるテストパターンに対応する外部入力テスト信号と、次のスキャンシフト期間shift2でMMSFF10に設定されるテストパターンに対する圧縮率制御信号とを含む。スキャンシフト期間shift1では、まず外部入力テスト信号が入力された後に、次のテストパターンに対する圧縮率制御信号が入力される。

[0042]

外部入力テスト信号は伸張器でスキャン本数分に伸張展開される。そして、スキャンチ

10

20

30

40

ェインの本数に対応するスキャンシフト回数でスキャンシフト動作が実行され、各MMSFF10にそれぞれテストパターンが設定される。外部入力テスト信号が入力された後に、次のテストパターンに対する圧縮率制御信号が入力される。図4に示す例では、次のスキャンシフト期間shift2のテストパターンに対するマルチモードの設定は、4倍設定となっている。スキャンシフト期間shift1には、4本のスキャンチェインが構築される圧縮率制御信号がシフトレジスタ21に設定される。

[0043]

そして、スキャンイネーブル信号が立ち下がりに応じて、キャプチャ動作が行われる。キャプチャ期間には、データ端子DATAから通常動作信号が入力され、MMSFF10 に設定されたテストパターンが図示しない組み合わせ回路に供給される。組み合わせ回路での論理演算結果は、MMSFF10に取り込まれる。キャプチャ動作で取得された値は再びスキャンFFでシフトされ、応答が観測される。

[0044]

その後、アップデート信号に応じてシフトレジスタ21に設定されていた圧縮率制御信号が、ホールドレジスタ22に取り込まれる。この圧縮率制御信号は、スキャンシフト期間 s h i f t 2 では、図3に示すように4本/2段のスキャンチェインが構築されるモードとなる。このように、前回のスキャンシフト期間 s h i f t 2 で設定されるテストパターンに対する圧縮率制御信号がシフトレジスタ21に入力される。そして、スキャンシフト期間 s h i f t 2 では、スキャンイネーブル信号の立ち上がりに応じて、4本のスキャンチェインが構築されたモードでスキャンシフト動作が行われる。

[0045]

同様に、スキャンシフト期間中shift2に、次のスキャンシフト期間中shift3で設定されるテストパターンに対する圧縮率制御信号が入力される。図4に示す例では、次のスキャンシフト期間shift3のテストパターンに対するマルチモードの設定は、1倍設定となっている。スキャンシフト期間shift2には、1本のスキャンチェインが構築される圧縮率制御信号が入力される。これにより、スキャンシフト期間shift3では、1本のスキャンチェインが構築されるモードとなる。

[0046]

このように、実施の形態1の半導体装置1では、スキャンテスト時に、マルチモード制御回路20から供給する圧縮率制御信号で、圧縮スキャンテストにおけるスキャンチェインの本数及び段数をテストパターン毎に任意に変化させることができる。すなわち、マルチモード制御回路20は、テストパターン毎にスキャンチェインの経路を更新してスキャンテストを行う。これにより、スキャンシフト回数を変化させることが可能となる。

[0047]

ここで、比較例の半導体装置について説明する。図15は、比較例の半導体装置の構成を示す図である。図15に示すように、比較例に係る半導体装置は、スキャンシフト動作とキャプチャ動作の切替えのみが可能なスキャンFF101を有している。このようなスキャンFF101を用いた圧縮スキャン設計では、外部端子数よりも多くのスキャンチェインが構成され、スキャンチェイン1本当たりのスキャンFF101の段数が削減される。スキャンチェインの入力側には伸張器102が接続され、スキャンチェインの出力側には圧縮器103が接続されている。

[0048]

このような比較例の圧縮スキャンテストでは、圧縮率を変更することができないため、ユーザが、テストステップ数が少なくなるように最適な圧縮率を考える必要がある。圧縮率を上げ過ぎると故障検出に必要なケアビットを設定することができないため、故障検出率が低下し、テストパターン毎の検出効率も落ちる。短いテストステップ数で高故障検出率のテストパターン集合は、各サイクルの各入出力端子の1ビット(1サイクル)辺りの同時検出故障数を上げることで実現できると考えられる。

[0049]

50

10

20

30

20

30

40

50

比較例の従来の圧縮スキャンでは圧縮率が常に固定になるため、シフトサイクル数が一定になる。このスキャンシフトサイクル中には、故障検出に貢献できていないサイクルが発生している可能性がある。図16に、比較例の半導体装置において、圧縮率が異なる場合のテストステップ数と故障検出率との関係を示す。図16では、任意のテスト回路に対する高圧縮スキャン設計(圧縮率309倍)と、低圧縮スキャン設計(圧縮率32倍)の結果を示している。なお、テスト時間は、テストステップ数に比例する。

[0050]

図16に示すように、故障検出率が94%程度までは高圧縮スキャン設計の方が故障検出率の傾きが大きいのに対し、それ以降では低圧縮スキャン設計の方が故障検出率の傾きが大きくなった。これから、故障検出率の上昇率が大きくなるように、高圧縮スキャン設計と低圧縮スキャン設計とをテストパターンに応じて切り替えることができれば、テストステップ数を削減できる可能性があることがわかる。例えば、図16の例で、故障検出率94%付近で、高圧縮スキャン設計から低圧縮スキャン設計へと単純に切替えただけでも10%程度のテストステップ数の削減が期待できる。

[0051]

上述の通り、実施の形態1に係る半導体装置は、テストパターン毎に任意の圧縮率で圧縮スキャンテストを実行することが可能である。このため、より柔軟に高圧縮スキャン設計と低圧縮スキャン設計の構成を切替えて、故障対象の検出に最適な圧縮率を設定することが可能となる。これにより、さらにテストステップ数を削減し、より効率のよい圧縮スキャンテストを実行することが可能となる。例えば、検出容易な故障については高圧縮スキャン設計を適用することで、テストステップ数を大幅に削減できる.

[0052]

なお、MMSFF10は、スキャンFF101と比較して面積が10%程度増加する。スキャンFF101のチップの論理部に占める面積の割合が10%程度である場合、全スキャンFF101をMMSFF10で置換すると、チップの論理部の面積は約1%増加することとなる。このように、MMSFF10を用いた場合でも、チップの面積増加への影響は少ない。このように、実施の形態1では、MMSFF10とマルチモード制御回路20との組み合わせにより、複数のスキャンチェイン構成を切り替えることが可能な論理構造を、低面積で実現することが可能である。

[0053]

実施の形態2.

実施の形態 2 に係る半導体装置について、図 5 を参照して説明する。図 5 は、実施の形態 2 に係る半導体装置 1 A の構成を示す図である。図 5 に示すように、半導体装置 1 A は、複数の M M S F F 1 0、マルチモード制御回路 2 0、圧縮率可変圧縮器 3 0 A を備えている。実施の形態 2 において、実施の形態 1 と異なる点は、圧縮器 3 0 の代わりに可変圧縮器 3 0 A を備えている点である。

[0054]

可変圧縮器30Aは、スキャンチェインの本数に応じて圧縮率を変更することができる。可変圧縮器30Aは、XOR(exclusive OR)ツリーと、MUX(マルチプレクサ)31(31a~31c)とを備える。各MMSFF10からの出力は、XORツリーを構成するXORゲートに入力される。例えば、図5に示すように、先頭と5番目のMMSFF10の出力が第1XORゲートに入力され、3番目と7番目のMMSFF10の出力が第2XORゲートに入力され、2番目と6番目のMMSFF10の出力が第3XORゲートに入力され、4番目と8番目のMMSFF10の出力が第4XORゲートに入力される。MUX31aには、8番目のMMSFF10の出力と第4XORゲートの出力が入力される。

[0055]

第 1 X O R ゲートと第 2 X O R ゲートの出力は 2 段目の一方の X O R ゲートに、第 3 X O R ゲートと第 4 X O R ゲートの出力は 2 段目の他方の X O R ゲートに入力される。 M U X 3 1 b には、 2 段目の他方の X O R ゲートの出力と、 M U X 3 1 a の出力が入力される

。 2 段目の 2 つの X O R ゲートの出力は、 3 段目の X O R ゲートに入力される。 M U X 3 1 c には、 3 段目の他方の X O R ゲートの出力と、 M U X 3 1 b の出力が入力される。

[0056]

各MUX31には、マルチモード制御回路20から圧縮率制御信号が入力される。MUX31は、圧縮率制御信号により、スキャンチェインの圧縮率と可変圧縮器30Aにおける圧縮率とが同一になるように制御される。したがって、同時に観測されるMMSFF10数がスキャンチェインの本数に制限される。圧縮率制御信号により設定されたスキャンチェインの最終段のMMSFF10からの出力は、可変圧縮器30Aにより圧縮される。

[0057]

実施の形態1では、MMSFF10のいずれか1つに不定値(X)が取り込まれた場合、圧縮器30の出力まで不定値が伝搬し、すべてのMMSFF10の同時観測が不可能となる。この不定値の伝搬により、故障検出率が低下する、又は、テストパターン数が増加して、テスト時間が長くなるという問題が発生する場合がある。

[0058]

これに対し、実施の形態 2 では、スキャンチェインの構成の切替えに合わせて、スキャンチェインの本数に対応するように、可変圧縮器 3 0 A の圧縮率を変化させることができる。このように、可変圧縮器 3 0 A の、圧縮率制御信号により設定されたスキャンチェインの最終段の M M S F F 1 0 から外部スキャンアウト端子までの経路を変更することにより、不定値の影響により故障検出率の低下やテストパターン数の増加を抑制することが可能となる。

[0059]

実施の形態3.

実施の形態3に係る半導体装置について、図6を参照して説明する。図6は、実施の形態3に係る半導体装置1Bの構成を示す図である。図6に示すように、半導体装置1Bは、複数のMMSFF10、マルチモード制御回路20、圧縮率可変圧縮器30B、マスク制御回路40を備えている。実施の形態3において、実施の形態2と異なる点は、可変圧縮器30Aに代えて可変圧縮器30Bを備え、可変圧縮器30Bを制御するマスク制御回路40を有している点である。

[0060]

可変圧縮器30 B は、可変圧縮器30 A と同様に、M U X 3 1 (31 a ~ 31 c)を有している。また、1 段目の4つのX O R ゲートの入力側にはそれぞれマスク回路32 が設けられている。すなわち、マスク回路32は、複数のスキャンチェインと圧縮器との間に設けられている。マスク回路32は、複数のスキャンチェインからの出力のうち、特定の論理演算結果の一部の圧縮器への入力を遮断する。

[0061]

マスク制御回路40は、遮断する論理演算結果に応じてマスク回路32の有効/無効を制御する。マスク制御回路40は、シフトレジスタ41、ホールドレジスタ42、デコーダ43を有している。シフトレジスタ41は、マルチモード制御回路20のシフトレジスタ21と直列に接続されている。実施の形態3では、シフトレジスタ21とシフトレジスタ41とMMSFF10とが直列に接続されている。したがって、実施の形態3では、スキャンイン信号は、外部入力テスト信号、圧縮率制御信号、マスク制御信号を含む。なお、マルチモード制御回路20とマスク制御回路40とスキャンチェインとを直列接続する必要はなく、別の入力端子を設けて外部より独立して制御する構成も可能である。

[0062]

マスク制御信号がシフトレジスタ41内で転送されることにより、各シフトレジスタにその値が設定される。マスク制御信号は、スキャンシフト期間中にシフトレジスタ41に設定される。シフトレジスタ41に設定されたマスク制御信号は、アップデート信号でホールドレジスタ42に取り込まれる。ホールドレジスタ42の設定値はデコーダ43でデコードされ、マスク回路32に供給される。マスク回路32がマスク制御信号に応じて、スキャンチェインから入力される論理演算結果の一部を遮断する。

10

20

30

40

20

30

40

50

[0063]

例えば、マスク回路 3 2 は、スキャンチェインから入力される不定値の伝搬を阻止することができる。マスク回路 3 2 は、所定のテストパターンでのキャプチャ動作で不定値を取り込んだ M M S F F 1 0 を含むスキャンチェインに対してマスクする。これにより、不定値の影響による故障検出率の低下やテストパターン数の増加を抑制することが可能となる。

[0064]

また、所定のテストパターンでマスク対象としたスキャンチェインの故障観測のために、別のテストパターンではそのスキャンチェインのマスクを行わないように制御することができる。これにより、当該スキャンチェイン上の不定値を取り込むMMSFF10以外のMMSFF10の故障を観測することができる。

[0065]

ここで、図7を参照して、半導体装置 1 Bの動作について説明する。図7は、実施の形態3に係る半導体装置 1 Bの動作を説明する図である。ホールドレジスタ4 2 からの出力信号をmask control hold resisterとし、シフトレジスタ2 1 からの出力信号をmask control shift resisterと示している。上述の通り、実施の形態 3 では、スキャンイン信号は、外部入力テスト信号、圧縮率制御信号、マスク制御信号を含む。なお、他の信号については、図4と同様である。

[0066]

実施の形態 3 では、スキャンイン信号として外部入力テスト信号が入力された後に、次のテストパターンに対するマスク制御信号が入力され、その後、次のテストパターンに対する圧縮率制御信号が入力される。まず、セットアップ期間では、セットアップ期間に続くスキャンシフト期間 s h i f t 1 に入力されるテストパターンに対する圧縮率制御信号が入力される。スキャンシフト期間 s h i f t 1 では、2 本のスキャンチェインが構築されるモードとなる。

[0067]

その後、スキャンイネーブル信号の立ち上がりに応じて、2本のスキャンチェインが構築されたモードでスキャンシフト動作が行われる。スキャンシフト期間shift1に入力されるスキャンイン信号は、当該期間で各MMSFF10に設定されるテストパターンに対応する外部入力テスト信号と、次のスキャンシフト期間shift2でMMSFF10に設定されるテストパターンに対するマスク制御信号と圧縮率制御信号とを含む。

[0068]

外部入力テスト信号は伸張器でスキャン本数分に伸張展開され、スキャンシフト動作により、各MMSFF10にそれぞれ値が設定される。外部入力テスト信号が入力された後に、次のテストパターンに対するマスク制御信号が入力される。マスク制御信号はシフトレジスタ41内で転送され、各シフトレジスタにその値が設定される。その後、次のテストパターンに対する圧縮率制御信号が入力される。

[0069]

図7に示す例では、次のスキャンシフト期間 s h i f t 2のテストパターンに対するマルチモードの設定は、4倍設定となっている。スキャンシフト期間 s h i f t 1には、4本のスキャンチェインが構築される圧縮率制御信号がシフトレジスタ 2 1に設定される。そして、スキャンイネーブル信号が立ち下がりに応じて、キャプチャ動作が行われる。また、圧縮率制御信号はMUX31a~31cにそれぞれ供給される。可変圧縮器30Bの圧縮率は、スキャンチェインの圧縮率と同一になるように制御される。

[0070]

その後、アップデート信号に応じて、ホールドレジスタ42に設定されていたマスク制御信号が、ホールドレジスタ42に取り込まれる。また、アップデート信号に応じて、シフトレジスタ21に設定されていた圧縮率制御信号が、ホールドレジスタ22に取り込まれる。このマスク制御信号、圧縮率制御信号は、スキャンシフト期間 s h i f t 2 中保持される。

20

40

50

[0071]

スキャンシフト期間 s h i f t 2 では、4 本のスキャンチェインが構築されるモードとなる。また、マスク制御信号に応じた、マスク回路 3 2 の制御がなされ、任意の論理演算結果の圧縮器への入力が遮断される。以降、同様に、次のスキャンシフト期間中で設定されるテストパターンに対するマスク制御信号、圧縮率制御信号が設定される。

[0072]

実施の形態2では、不定値を取り込んだMMSFF10の観測サイクルにおいて、他のスキャンチェインの不定値を取り込んだMMSFF10と同じ段数にあるすべてのMMSFF10の観測が不可能であった。これに対し、実施の形態3では、スキャンチェイン毎に不定値の伝搬を遮断することができる。これにより、不定値の影響で観測不可能となっていたMMSFF10の観測が可能となり、故障検出率の低下を抑制することが可能となる。

[0073]

なお、実施の形態 3 では、可変圧縮器 3 0 B は、圧縮率を変更する M U X 3 1 とマスク回路 3 2 とを備える構成としたが、 M U X 3 1 を備えず、マスク回路 3 2 のみを備えた構成とすることも可能である。

[0074]

実施の形態4.

実施の形態4に係る半導体装置について、図8を参照して説明する。図8は、実施の形態4に係る半導体装置1Cの構成を示す図である。図8に示すように、半導体装置1Cは、複数のMMSFF10、マルチモード制御回路20、圧縮率可変圧縮器30B、マスク制御回路40Aを備えている。実施の形態4に係る半導体装置は、伸張器の圧縮率と可変圧縮器の圧縮率とを独立して制御可能な構造を有する。

[0075]

実施の形態3では、可変圧縮器30Bがマルチモード制御回路20からの圧縮率制御信号で制御されていたのに対し、実施の形態4では、マスク制御回路40Aから供給される圧縮器制御信号により制御される。マスク制御回路40Aは、マスク回路32を制御する機能に加えて、可変圧縮器30Bの圧縮率の変更を制御する機能を有する。

[0076]

マスク制御回路 4 0 A は、シフトレジスタ 4 1 A、ホールドレジスタ 4 2 A、デコーダ 4 3 A を有している。シフトレジスタ 4 1 A は、マルチモード制御回路 2 0 のシフトレジスタ 2 1 と直列に接続されている。実施の形態 3 では、シフトレジスタ 2 1 とシフトレジスタ 4 1 と M M S F F 1 0 とが直列に接続されている。

[0077]

シフトレジスタ41 Aには、マスク制御信号とともに、可変圧縮器30 Bの圧縮率を制御する圧縮器制御信号の値が、MMSFF10に入力される圧縮率制御信号とは別に設定される。したがって、実施の形態4では、スキャンイン信号は、外部入力テスト信号、圧縮率制御信号、マスク制御信号、圧縮器制御信号を含む。可変圧縮器30 Bは、スキャンチェインの圧縮率(伸張器の圧縮率)と異なる圧縮率に設定することが可能である。

[0078]

実施の形態 2 、 3 では、伸張器と圧縮器とが同じ圧縮率となるため、前のテストパターンに対する圧縮率と次のテストパターンに対する圧縮率とに相互に依存関係があった。このように前後の圧縮率に依存関係が発生するため、テストパターンの値を各 M M S F F 1 0 に設定するときに制限が生じる。

[0079]

これに対し、実施の形態 4 では、伸張器と可変圧縮器 3 0 B の圧縮率を独立して制御するができる。このため、前のテストパターンに対する圧縮率の影響を受けることなく、次のテストパターンを各 M M S F F 1 0 に設定することが可能となる。

[0800]

例えば、マスク回路32でマスクされるスキャンチェインを考慮して、可変圧縮器30

Bの圧縮率を変更することで、圧縮器30の圧縮効率低下を抑制することが可能となる。 すなわち、圧縮器30の圧縮効率低下を抑制するような組み合わせで、可変圧縮器30B の圧縮率の変更とマスク回路32の制御を行うことができる。

[0081]

また、不定値が存在するスキャンチェインをマスクする場合、マスク回路32による圧縮効率低下を抑制するような、可変圧縮器30Bの圧縮率、マスク回路32の制御を選択することができる。例えば、1本のスキャンチェインのみをマスクする場合、高圧縮スキャン構成の方がマスク対象となるMMSFF10の数が少なくなる。このように、伸張器と圧縮器をそれぞれ異なる圧縮率とすることで、マスク回路32によるマスク処理による圧縮効率低下を抑制することができ、テストパターン数を削減することが可能となる

[0082]

実施の形態5.

実施の形態5に係る半導体装置について、図9を参照して説明する。図9は、実施の形態5に係る半導体装置1Dの構成を示す図である。図9に示すように、半導体装置1Dは、複数のMMSFF10、複数のSFF(スキャンフリップフロップ)50、マルチモード制御回路20、圧縮率可変圧縮器30C、マスク制御回路40Bを備えている。テストステップ数削減の観点では、細か過ぎるマルチモード制御は不必要となる場合がある。実施の形態5では、スキャンチェインがMMSFF10とSFF50とを含み、実施の形態4よりも最大圧縮率を抑制している。

[0083]

SFF50は、スキャンシフト動作とキャプチャ動作とを切り替え可能なシフト用スキャンフリップフロップであり、スキャンシフト動作時において、入力される外部入力テスト信号又はシフトテスト信号をそのまま出力する。図9に示すように、半導体装置1Dでは、先頭、2番目、4番目、6番目、8番目にSFF50が配置されており、3番目、5番目、7番目にMMSFF10が配置されている。

[0084]

先頭のSFF50は、外部から入力される外部入力テスト信号を後段のSFF50にそのまま出力する。2番目のSFF50は、先頭のSFF50から入力されたシフトテスト信号を3番目のMMSFF10に出力する。3番目のMMSFF10は、圧縮率制御信号に応じて、外部入力テスト信号とシフトテスト信号のいずれか一方を出力する。

[0085]

実施の形態4の半導体装置1CのようにすべてがMMSFF10の場合と比較すると、実施の形態5の半導体装置1Dでは最大圧縮率が1/2となる。すなわち、図8の回路構成では最大圧縮率が8倍だったのに対し、図9の回路構成では最大圧縮率が4倍となる。任意の最大圧縮率に合わせて一部のMMSFF10をSFF50に置換することができる。全てMMSFF10の場合に達成可能な最大圧縮率の1/N倍にする場合、最低圧縮率のスキャンチェイン構成のときにN個毎に1個MMSFF10を配置する。

[0086]

実施の形態 5 によれば、すべてを M M S F F 1 0 で構成した場合と比較して、面積を小さくすることができる。例えば、最大圧縮率を 1 / 1 0 とすると、スキャンチェイン内の M M S F F 1 0 による置換対象が 1 / 1 0 となる。 M M S F F 1 0 、 S F F 5 0 のチップの論理部に占める面積の割合が 1 0 %程度である場合、最大圧縮率を 1 / 1 0 とするとチップの論理部に対する面積の影響は約 0 . 1 %となる。なお、先頭の S F F 5 0 には外部入力テスト信号のみが入力されるため、先頭は S F F 5 0 に固定することができる。当該 S F F 5 0 は、伸張器に接続される。これにより、さらに半導体装置の面積の増加を抑制することができる。

[0087]

実施の形態 6.

実施の形態 6 に係る半導体装置について、図 1 0 を参照して説明する。図 1 0 は、実施の形態 5 に係る半導体装置 1 E の構成を示す図である。図 1 0 に示すように、半導体装置

10

20

30

40

1 E は、複数の M M S F F 1 0、マルチモード制御回路 2 0、圧縮率可変圧縮器 3 0 B、マスク制御回路 4 0 A を備えている。実施の形態 6 に係る半導体装置 1 E は、伸張器として、ファンアウト構成の伸張器ではなく、リングジェネレータ 6 0 を有している。

[0088]

リングジェネレータ60は、マルチモード制御回路20、マスク制御回路40Aと直列接続されている。外部から入力されたスキャンイン信号は、外部入力テスト信号、圧縮器制御信号、マスク制御信号、圧縮率制御信号を含む。外部入力制御信号が、マルチモード制御回路20のシフトレジスタ21、マスク制御回路40Aのシフトレジスタ41Aを抜けて、リングジェネレータ60に供給される。外部入力テスト信号は、リングジェネレータ60でスキャンチェインの本数に応じて伸張・展開され、各スキャンチェインの先頭のMMSFF10に供給される。

[0089]

図11に、ファンアウト構成の伸張器を用いた場合とリングジェネレータを用いた場合の、テストステップ数と故障検出率の関係を示す。図11に示すように、リングジェネレータを用いた場合、少ないテストステップ数で、故障検出率が高いことがわかる。このように、伸張器としてリングジェネレータを用いることで、ファンアウト構成の伸張器を用いる場合よりもテストステップ数の削減、故障検出率を向上させることができる。ただし、リングジェネレータを用いることで、ファンアウト構成の伸張器を用いた場合よりも面積が大きくなる。

[0090]

実施の形態7.

実施の形態 7 に係る設計装置 1 0 0 について、図 1 2 を参照して説明する。設計装置 1 0 0 は、スキャンチェイン本数を切替えながら圧縮スキャンテスト可能な半導体装置を設計し、その半導体装置を利用してスキャンチェイン本数をテストパターン毎に切替えながら圧縮スキャンテストを行うテストパターンを生成する設計装置である。

[0091]

設計装置100は、演算処理装置110、記憶装置120、制御入力装置130、表示出力装置131を有する。演算処理装置110は、半導体装置の設計に必要なプログラムをロードして設計に必要な各機能プロセスを実行可能な装置であり、CPUやメモリ等を含む。演算処理装置110は、スキャン化実行プログラム111、圧縮・制御回路付加プログラム112、ATPGプログラム113を有している。

[0092]

記憶装置120は、ネットリスト121、機能ライブラリ122、テスト制約DB123、スキャン化ネットリスト124、圧縮回路付加ネットリスト125、テストパターンDB126を有している。記憶装置120は、ライブラリやネットリストの情報を保存するHDDディスクやメモリなどの記憶媒体を指す。設計装置100は、演算処理装置110のプログラムを使用し、記憶装置120のネットリストやライブラリを参照して、上述の実施の形態で説明した可変圧縮スキャンテスト可能な半導体装置を生成し、これのテストを行うためのテストパターンを生成する。

[0093]

制御入力装置130は、ユーザが演算処理装置110及び記憶装置120を操作するための装置の総称で、キーボードやマウス等が挙げられる。表示出力装置131は、ユーザが演算処理装置110及び記憶装置120の動作を確認するためのもので、ディスプレイ等が挙げられる。

[0094]

ネットリスト121には、ANDゲートや、ORゲート、EORゲート等のセル情報や端子間の接続情報等が記憶されている。機能ライブラリには、セルの機能や置換リスト等が記憶されている。置換リストには、例えば、スキャンチェインを構成するSFFをMMSFFで置換する情報が含まれる。演算処理装置110は、スキャン化プログラム111を実行することにより、ネットリスト121、機能ライブラリ122を参照して、可変圧

10

20

30

40

20

30

40

50

縮スキャンテストが可能な半導体装置のスキャン化ネットリストを生成する。

[0095]

スキャン化プログラム111は、一般的なスキャンチェインの構築機能に加えて、圧縮率制御信号によって複数のスキャンチェイン構成に切替可能な半導体装置を生成する。スキャンチェイン構成の切替えに必要な論理として、SFF50の挿入か又はMMSFF10による置換を行う。また、スキャン化プログラム111は、図9のように、SFF50とMMSFF10とを含むようにしてもよい。この場合、スキャン化プログラム111は、SFF50を伸張器に接続する処理を実行することも可能である。

[0096]

また、演算処理装置110は、圧縮・制御回路付加プログラム112を実行することにより、スキャン化ネットリスト124、機能ライブラリ122を参照して、圧縮回路付加ネットリスト125を生成する。圧縮・制御回路付加プログラム112は、マルチモード制御回路20の挿入や、圧縮率が変更可能な伸張器の挿入、圧縮率が変更可能な圧縮器の挿入、マルチモード制御回路20とスキャンチェイン切替論理との接続、伸張器とスキャンチェインとの接続、圧縮器とスキャンチェインとの接続を行う。また、圧縮・制御回路付加プログラム112は、実施の形態2のように、スキャンチェインの本数に応じて可変圧縮器30Aの圧縮率を変更することも可能である。

[0097]

さらに、演算処理装置110は、ATPGプログラム113を実行することにより、圧縮回路付加ネットリスト125、機能ライブラリ122、テスト制約DB123を参照することにより、テストパターンを生成する。テスト制約DB123には、テスト時の回路動作に必要な情報が格納されている。テスト制約DB123に格納される情報には、例えば、外部出力端子を0に固定する等の情報が含まれる。

[0098]

ATPGプログラム113は、切替可能なスキャンチェイン構成を考慮して、テストパターン毎にスキャンチェイン構成を切替えることでテストステップ数が極小となるようなテストパターンを生成する機能を有する。生成されたテストパターンは、テストパターンDB126に保存されたテストパターンを用いて、可変圧縮スキャンテストが実行される。

[0099]

ここで、図13を参照して、半導体装置の設計フローについて説明する。図13は、実施の形態7に係る半導体装置の設計フローの一例を示す図である。図13に示すように、まずネットリスト121、機能ライブラリ122が入力される(ステップS11)。その後、回路解析が行われ、当該回路の持つ切替可能なスキャンチェイン構成(圧縮率構成等)の回路情報が識別される(ステップS12)。

[0100]

そして、識別された回路に対して故障仮定が実行される(ステップS13)。そして、予め入力された故障リストから検出対象候補故障を選択し(ステップS14)、当該検出対象候補故障に対応するケアビットを算出するケアビット算出処理が実行される(ステップS15)。ケアビットの生成に失敗した場合は、その故障を未検出故障として識別して故障リストから除外される。そして、別の検出対象候補故障が選択され、ケアビットの生成が成功するまで繰り返される。

[0101]

検出対象候補故障を検出可能なケアビットの生成が成功した場合は、そのケアビットを正当化可能な最大圧縮率構成が計算・決定される(ステップS16)。ケアビットに応じて、外部入力テスト信号又はシフトテスト信号のいずれを選択するかを制御し、スキャンチェインの構成を切り替える切替処理が実行される。そして、その圧縮率制約条件下でケアビットを追加し、同時に検出可能な故障数を増やす(動的圧縮)(ステップS17)。

[0102]

その後、生成したテストパターンに対する故障シミュレーションを行い(ステップS1

20

30

40

50

8)、検出可能な範囲を識別し、故障リストから取り除く。そして、生成されたテストパターンをメモリ上に記憶するか、又は、ディスクに出力する。故障リストに検出対象候補故障が残っている場合は、再度ケアビット生成からテストパターンの保存までを繰り返す(ステップS19)。故障リストに含まれる全ての故障を検出か未検出とし、検出対象候補故障となっていない未対象故障がなくなるとATPGプログラム113が終了する(ステップS20)。

[0103]

図17に、比較例の圧縮スキャンでの設計フローを示す。図17に示すように、圧縮率を変更できない圧縮スキャンテスト設計では、初めに、入力ネットリスト・機能ライブラリに対して回路解析を行い(ステップS101、102)、故障仮定が実行される(ステップS103)。そして、故障仮定の中から1個のケアビット検出対象候補故障を選択し、回路制約又は圧縮率制約下でその故障を検出可能なケアビットの生成を試みる(ステップS104)。回路制約又は圧縮率制約によりケアビットの生成に失敗した場合は、その故障が故障リストから除外される。そして、別の検出対象候補故障を選択し、ケアビットの生成が成功するまで繰り返す(ステップS105)。

[0104]

対象故障を検出可能なケアビットの生成が成功した場合は、ケアビットを追加することで同時に検出可能な故障数を増やす(ステップS106)。動的圧縮が終わった後は、故障シミュレーションを行い、生成したテストパターンによって検出可能な範囲が識別される(S107)。そして、生成したテストパターンをメモリ上に記憶するか、又は、ディスク出力する(S108)。故障リストに検出対象候補故障となっていない未対象故障が残っている場合は、再度ケアビット生成からテストパターンの保存までを繰り返す(ステップS109)。全ての故障を検出か未検出に判定し未対象故障がなくなると、ATPGプログラムが終了する。このように比較例では、圧縮率を変更することができないため、短いテストステップ数で高故障検出率のテストパターンを生成することが難しい。

[0105]

これに対し、実施の形態7に係る設計装置を用いることで、スキャンチェイン本数を切替え可能な半導体装置を設計することができる。また、この半導体装置に対してスキャンチェイン本数をテストパターン毎に切替える制御を行いながら、圧縮スキャンテストを実行することが可能なテストパターンを生成することが可能となる。これにより、短いテストステップ数で高い故障検出率が達成可能な圧縮スキャンテストが実現できる。

[0106]

なお、圧縮・制御回路付加プログラム112は、複数のスキャンチェインと圧縮器との間に、複数のスキャンチェインからの出力のうち、特定のテスト結果の一部の圧縮器への入力を遮断するマスク回路をさらに挿入する処理を実行してもよい。図14に、マスク回路32を有する圧縮器を使用した場合の、半導体装置の設計フローが示される。このような回路構成の場合は、ケアビット生成後に生成ケアビットに対して適用可能な伸張器の最大圧縮構成を計算、適用し(ステップS30)、ケアビットの追加(動的圧縮)後に、必要なマスク制御を決定する(ステップS31)ことができる。なお、マスク制御とともに、可変圧縮器の圧縮率を計算して適用することが可能である。

[0107]

また、上述の実施の形態において、先頭のSFF50には外部入力テスト信号のみが入力されるため、先頭はSFF50に固定することも可能である。

[0108]

上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディス

ク)、CD-ROM(Read Only Memory)CD-R、CD-R/W、半 導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、 EPROM (Erasable PROM)、フラッシュROM、RAM (Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的 なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読 媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、 電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュー 夕に供給できる。

[0109]

10

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発 明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲におい て種々の変更が可能であることはいうまでもない。

【符号の説明】

[0110]


- 1 半導体装置
- 1 A ~ 1 D 半導体装置
- 10 MMSFF
- 1 1 M U X
- 1 2 FF
- 20 マルチモード制御回路
- 21 シフトレジスタ
- 22 ホールドレジスタ
- 23 デコーダ
- 3 0 圧縮器
- 30A 可変圧縮器
- 30B 可变圧縮器
- 30C 可变圧縮器
- 3 1 M U X
- 3 2 マスク回路
- 40 マスク制御回路
- 40A マスク制御回路
- 40B マスク制御回路
- 41 シフトレジスタ
- 41A シフトレジスタ
- 41B シフトレジスタ
- 42 ホールドレジスタ
- 42 A ホールドレジスタ
- 42B ホールドレジスタ 43 デコーダ
- 43A デコーダ
- 4 3 B デコーダ
- 5 0 SFF
- 60 リングジェネレータ
- 100 設計装置
- 110 演算処理装置
- 111 スキャン化プログラム
- 112 圧縮・制御回路付加プログラム
- 113 ATPGプログラム
- 120 記憶装置


20


30


40

- 121 ネットリスト
- 122 機能ライブラリ
- 123 テスト制約DB
- 124 スキャン化ネットリスト
- 125 圧縮回路付加ネットリスト
- 126 テストパターンDB
- 130 制御入力装置
- 131 表示出力装置









フロントページの続き

(56)参考文献 特開平03-252569(JP,A) 特開2012-198078(JP,A) 特開2004-286549(JP,A) 特開2012-208000(JP,A) 特開2011-099835(JP,A) 米国特許出願公開第2011/0307748(US,A1) 特開2004-012420(JP,A) 米国特許出願公開第2008/0276140(US,A1) 特開昭62-093672(JP,A)

(58)調査した分野(Int.CI., DB名)

G01R 31/28

G01R 31/317-31/3193

H 0 1 L 2 1 / 8 2 2 H 0 1 L 2 7 / 0 4