

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6400441号
(P6400441)

(45) 発行日 平成30年10月3日(2018.10.3)

(24) 登録日 平成30年9月14日(2018.9.14)

(51) Int.Cl. F I
HO4L 9/12 (2006.01) HO4L 9/00 631
HO4B 10/70 (2013.01) HO4B 9/00 370

請求項の数 7 (全 25 頁)

(21) 出願番号	特願2014-234947 (P2014-234947)	(73) 特許権者	000003078 株式会社東芝
(22) 出願日	平成26年11月19日(2014.11.19)		東京都港区芝浦一丁目1番1号
(65) 公開番号	特開2016-100693 (P2016-100693A)	(74) 代理人	110002147 特許業務法人酒井国際特許事務所
(43) 公開日	平成28年5月30日(2016.5.30)	(72) 発明者	谷澤 佳道 東京都港区芝浦一丁目1番1号 株式会社東芝内
審査請求日	平成29年9月8日(2017.9.8)	(72) 発明者	佐藤 英昭 東京都港区芝浦一丁目1番1号 株式会社東芝内
		(72) 発明者	土井 一右 東京都港区芝浦一丁目1番1号 株式会社東芝内

最終頁に続く

(54) 【発明の名称】 量子鍵配送装置、量子鍵配送システムおよび量子鍵配送方法

(57) 【特許請求の範囲】

【請求項1】

他の量子鍵配送装置と量子通信路で接続され、同一の暗号鍵を生成して共有する量子鍵配送装置であって、

前記量子通信路を介した前記他の量子鍵配送装置との量子鍵配送により生成された光子ビット列に対するシフティング処理を含む鍵蒸留処理のうち少なくとも一部の処理である第1処理を実行し、前記第1処理の少なくとも一部を実行するハードウェア回路を含む第1処理手段と、

前記第1処理以外の前記鍵蒸留処理である第2処理を実行し、前記第2処理の少なくとも一部を実行するハードウェア回路を含む第2処理手段と、

前記第1処理手段および前記第2処理手段の動作を制御する制御手段と、
を備え、

前記第1処理手段は、前記第1処理により生成した中間データを記憶手段に記憶させ、

前記第2処理手段は、前記記憶手段に記憶された前記中間データから、前記第2処理によって前記暗号鍵を生成し、

前記第1処理手段および前記第2処理手段は、前記鍵蒸留処理の処理結果を含む実行ログを前記記憶手段に記憶させ、

前記制御手段は、前記実行ログ、前記第1処理による前記中間データの生成速度、前記第2処理による前記暗号鍵の生成速度、前記中間データのサイズまたは蓄積量、および前記記憶手段のデータ記憶量の少なくともいずれかに基づいて、前記第1処理手段および前

10

20

前記第2処理手段の動作パラメータ、前記鍵蒸留処理の実行タイミング、および前記記憶手段の利用可能な記憶領域の少なくともいずれかを変更することにより、前記第1処理による前記中間データの生成速度、および前記第2処理による前記暗号鍵の生成速度を調整する量子鍵配送装置。

【請求項2】

前記第1処理手段および前記第2処理手段は、双方全体として、

前記光子ビット列から、前記シフティング処理により共有ビット列を生成し、前記共有ビット列を前記記憶手段に記憶させる第1鍵蒸留処理手段と、

前記記憶手段に記憶された前記共有ビット列に含まれる誤りを誤り訂正処理により訂正して、訂正後ビット列を生成し、前記訂正後ビット列を前記記憶手段に記憶させる第2鍵蒸留処理手段と、

前記記憶手段に記憶された前記訂正後ビット列から、秘匿性増強処理により暗号鍵を生成する第3鍵蒸留処理手段と、

を含む請求項1に記載の量子鍵配送装置。

【請求項3】

前記制御手段は、前記実行ログ、前記第1処理による前記中間データの生成速度、前記第2処理による前記暗号鍵の生成速度、前記中間データのサイズまたは蓄積量、および前記記憶手段のデータ記憶量の少なくともいずれかに基づいて、前記第1処理により生成される前記中間データを蓄積することが可能な記憶領域のサイズ、および前記第2処理により生成される前記暗号鍵を蓄積することが可能な記憶領域のサイズのうち少なくともいずれか1つを変更する請求項1に記載の量子鍵配送装置。

【請求項4】

前記第1処理手段による前記第1処理、および前記第2処理手段による前記第2処理の実行の際に必要な制御データを前記他の量子鍵配送装置と通信する1つの通信手段を、さらに備え、

前記制御手段は、前記通信手段の前記制御データの通信動作を制御する請求項1に記載の量子鍵配送装置。

【請求項5】

前記制御手段は、前記第1処理による前記中間データの生成速度、および前記第2処理による前記暗号鍵の生成速度の調整とは別に、前記通信手段の通信帯域を観測し、前記通信帯域に応じて、前記第1処理および前記第2処理のアルゴリズムを変更して、前記制御データの通信量を調整する請求項4に記載の量子鍵配送装置。

【請求項6】

請求項1～5のいずれか一項に記載の量子鍵配送装置を複数備え、

前記複数の量子鍵配送装置は、前記量子通信路によって接続され、該量子通信路を介した前記量子鍵配送、および前記鍵蒸留処理により、同一の前記暗号鍵を生成する量子鍵配送システム。

【請求項7】

他の量子鍵配送装置と量子通信路で接続され、同一の暗号鍵を生成して共有する量子鍵配送装置の量子鍵配送方法であって、

前記量子通信路を介した前記他の量子鍵配送装置との量子鍵配送により生成された光子ビット列に対するシフティング処理を含む鍵蒸留処理のうち少なくとも一部の処理である第1処理を実行し、かつ、前記第1処理の少なくとも一部を集積回路により実行させる第1処理ステップと、

前記第1処理以外の前記鍵蒸留処理である第2処理を実行し、かつ、前記第2処理の少なくとも一部を集積回路により実行させる第2処理ステップと、

前記第1処理により生成した中間データを記憶手段に記憶させる記憶ステップと、

前記記憶手段に記憶された前記中間データから、前記第2処理によって前記暗号鍵を生成する生成ステップと、

前記鍵蒸留処理の処理結果を含む実行ログを前記記憶手段に記憶させるステップと、

10

20

30

40

50

前記実行ログ、前記第1処理による前記中間データの生成速度、前記第2処理による前記暗号鍵の生成速度、前記中間データのサイズまたは蓄積量、および前記記憶手段のデータ記憶量の少なくともいずれかに基づいて、前記第1処理および前記第2処理の動作パラメータ、前記鍵蒸留処理の実行タイミング、および前記記憶手段の利用可能な記憶領域の少なくともいずれかを変更することにより、前記第1処理による前記中間データの生成速度、および前記第2処理による前記暗号鍵の生成速度を調整するステップと、

を有する量子鍵配送方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、量子鍵配送装置、量子鍵配送システムおよび量子鍵配送方法に関する。

【背景技術】

【0002】

量子鍵配送システムは、送信機、受信機と、それを接続する光ファイバリンクとを含んで構成される。送信機は、光ファイバリンク（量子通信路）を介して、光子を受信機に送信する。その後、送信機と受信機が相互に制御情報を交換することによって、送信機と受信機との間で暗号鍵を共有する。この技術は一般に量子鍵配送(QKD: Quantum Key Distribution)と呼ばれる技術により実現される。

【0003】

量子鍵配送により送信機と受信機との間で暗号鍵を共有するためには、送信機および受信機それぞれにおいて鍵蒸留処理を実行する必要がある。鍵蒸留処理は、シフティング処理、誤り訂正処理、および秘匿性増強処理によって構成される。この鍵蒸留処理によって、送信機および受信機は暗号鍵を共有する。共有される暗号鍵の単位時間あたりの生成量をセキュア鍵レートという。多くの暗号鍵を利用できる方が、より高速かつ安全な暗号データ通信が可能となるため、セキュア鍵レートが高いほど高性能な量子鍵配送システムであると言える。

【0004】

このような量子鍵配送システムにおいて、量子鍵配送のための光学処理装置、高速信号処理部、およびCPU(Central Processing Unit)が直列に接続され、相手の通信装置との通信内容に応じて、高速信号処理部に鍵蒸留処理を実行させるのか、CPUに鍵蒸留処理を実行させるのかを切り替えるものがある。このように、鍵蒸留処理に必要な処理負荷および通信負荷の分散をして、処理の高速化を図っている。

【0005】

しかし、上述のような量子鍵配送システムにおいては、光学処理装置、高速信号処理部、およびCPUが直列に接続されて、順次、データを受け渡す処理のため、一部の処理モジュール（例えば、高速信号処理部）が停止すると、その前段または後段の処理が停止するという問題点がある。さらに、鍵蒸留処理は、シフティング処理、誤り訂正処理、および秘匿性増強処理の複数の異なるアルゴリズムを含むため、単一の高速信号処理モジュールのみで構成するものとした場合、鍵蒸留処理ごとに最適な構成の高速信号処理部を実現することができないという問題点もある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開2011-166292号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は、上記に鑑みてなされたものであって、鍵蒸留処理を構成する各処理の一部が停止しても他の処理の動作が継続可能で、かつ、鍵蒸留処理を高速化できる量子鍵配送装

10

20

30

40

50

置、量子鍵配送システムおよび量子鍵配送方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

実施形態の量子鍵配送装置は、他の量子鍵配送装置と量子通信路で接続され、同一の暗号鍵を生成して共有する量子鍵配送装置であって、第1処理手段と、第2処理手段と、制御手段と、を備える。第1処理手段は、量子通信路を介した他の量子鍵配送装置との量子鍵配送により生成された光子ビット列に対するシフティング処理を含む鍵蒸留処理のうち少なくとも一部の処理である第1処理を実行し、第1処理の少なくとも一部を実行するハードウェア回路を含み、第1処理により生成した中間データを記憶手段に記憶させる。第2処理手段は、第1処理以外の鍵蒸留処理である第2処理を実行し、第2処理の少なくとも一部の処理である第2処理を実行するハードウェア回路を含み、記憶手段に記憶された中間データから、第2処理によって暗号鍵を生成する。第1処理手段および第2処理手段は、鍵蒸留処理の処理結果を含む実行ログを記憶手段に記憶させる。制御手段は、第1処理手段および第2処理手段の動作を制御し、実行ログ、第1処理による中間データの生成速度、第2処理による暗号鍵の生成速度、中間データのサイズまたは蓄積量、および記憶手段のデータ記憶量の少なくともいずれかに基づいて、第1処理手段および第2処理手段の動作パラメータ、鍵蒸留処理の実行タイミング、および記憶手段の利用可能な記憶領域の少なくともいずれかを変更することにより、第1処理による中間データの生成速度、および第2処理による暗号鍵の生成速度を調整する。

10

【図面の簡単な説明】

20

【0009】

【図1】図1は、量子鍵配送システムの全体構成の一例を示す図である。

【図2】図2は、量子鍵配送システムの全体構成の別の一例を示す図である。

【図3】図3は、QKD装置のハードウェア構成の一例を示す図である。

【図4】図4は、QKD受信機の機能ブロック構成の一例を示す図である。

【図5】図5は、QKD送信機の機能ブロック構成の一例を示す図である。

【図6】図6は、QKD受信機およびQKD送信機の動作を示すシーケンス図である。

【図7】図7は、QKD受信機におけるデータの流れを模式的に示す図である。

【図8】図8は、秘匿性増強処理を説明する図である。

【発明を実施するための形態】

30

【0010】

以下に、図面を参照しながら、本発明の実施形態に係る量子鍵配送装置、量子鍵配送システムおよび量子鍵配送方法を詳細に説明する。また、以下の図面において、同一の部分には同一の符号が付してある。ただし、図面は模式的なものであるため、具体的な構成は以下の説明を参酌して判断すべきものである。

【0011】

(実施形態)

図1は、量子鍵配送システムの全体構成の一例を示す図である。図2は、量子鍵配送システムの全体構成の別の一例を示す図である。図1および2を参照しながら、量子鍵配送システム500の全体構成について説明する。

40

【0012】

図1に示すように、量子鍵配送システム500は、例えば、1つのQKD受信機に対して、複数のQKD受信機(図1の場合、3つのQKD受信機)が接続されたQAN(Quantum Access Network:量子アクセスネットワーク)であるものとして説明する。なお、このQANは、量子鍵配送システムの一例であり、この構成に限定されるものではない。量子鍵配送システム500は、QKD受信機1と、QKD送信機2a~2cと、光学機器4と、を含んで構成されている。QKD受信機1は、量子通信路となる光ファイバリンク3dによって、光学機器4に接続されている。QKD送信機2a~2cも、それぞれ量子通信路となる光ファイバリンク3a~3cによって、光学機器4に接続されている。なお、以下、QKD送信機2a~2cを区別なく呼称する場合、または

50

総称する場合、単に「QKD送信機2」というものとする。また、図1に示す量子鍵配送システム500では、QKD送信機2が3つである場合を示しているが、これに限定されるものではなく、その他の数のQKD送信機2を含むものとしてもよい。ここで、QKD送信機2が1つである場合、光学機器4を介する必要はなく、直接、QKD受信機1と接続するものとすればよい。

【0013】

QKD送信機2a~2cは、例えば、乱数によって発生させたビット列（以下、QKD送信機2側における「光子ビット列」という）に基づいて発生させた、暗号鍵を生成する基となる単一光子から構成される光子列を、それぞれ光学機器4を介して、QKD受信機1へ送信する装置である。QKD送信機2a~2cは、それぞれ光子ビット列を基に、シフティング処理、誤り訂正処理（EC（Error Correction）処理）および秘匿性増強処理（PA（Privacy Amplification）処理）を実行して、暗号鍵を生成する。なお、シフティング処理、EC処理およびPA処理の動作の詳細は後述する。また、シフティング処理、EC処理およびPA処理の少なくともいずれかを示す場合、または総称する場合、「鍵蒸留処理」というものとする。

10

【0014】

QKD受信機1は、暗号鍵を生成する基となる単一光子から構成される光子列を、光学機器4を介して、QKD送信機2a~2cそれぞれから受信する装置である。QKD受信機1は、受信した光子列を読み取ることによって得た光子ビット列を基に、シフティング処理、EC処理およびPA処理等を実行して、QKD送信機2a~2cがそれぞれ生成した暗号鍵と同一の暗号鍵を生成する。すなわち、QKD受信機1は、QKD送信機2aとの間で同一の暗号鍵を共有し、QKD送信機2bとの間で同一の暗号鍵を共有し、さらに、QKD送信機2cとの間で同一の暗号鍵を共有する。

20

【0015】

光ファイバリンク3a~3dは、QKD受信機1が出力した単一光子の送信路となる量子通信路として機能する。

【0016】

光学機器4は、QKD送信機2a~2cから出力された単一光子から構成される光子列を、QKD受信機1に中継する機器である。

【0017】

このようなQKD受信機1とQKD送信機2を含む量子鍵配送システム500において、QKD送信機2が送信した単一光子を量子通信路である光ファイバリンク3a~3d上で盗聴者が観測すると、光子の物理的変化が発生し、光子を受信したQKD受信機1は、盗聴者に光子を観測されたことを知ることができる。

30

【0018】

なお、図示していないが、QKD受信機1とQKD送信機2a~2cとは、光ファイバリンク3a~3dの量子通信路以外に、通常の「0」と「1」とのデジタルデータを通信する通信ケーブル（古典通信路）で接続されている。古典通信路は、有線である必要はなく、無線であってもよい。また、上述のように光ファイバリンク3a~3dの量子通信路と、デジタルデータを通信する古典通信路とは、別体であることに限定されるものではない。すなわち、同一の光ファイバにおいてWDM（Wavelength Division Multiplex：光波長多重化）技術により、単一光子の送受信をするための光子通信チャンネルと、光データ通信を行うための光データ通信チャンネルとを形成するものとしてもよい。この場合、光子通信チャンネルが量子通信路として機能し、光データ通信チャンネルが古典通信路として機能する。

40

【0019】

また、QKD受信機1およびQKD送信機2を総称する場合、「QKD装置」というものとする。

【0020】

また、図1に示す量子鍵配送システム500は、1つのQKD受信機に対して、複数の

50

QKD送信機が接続されたQAN(量子アクセスネットワーク)を構成するものとしたが、上述のように量子鍵配送システムの一例であって、これに限定されるものではない。例えば、QKD受信機1を複数とし、1つのQKD送信機2に接続される量子鍵配送システムであってもよい。さらに、図1に示す量子鍵配送システム500のように複数のQKD送信機2が光学機器4を介して1つのQKD受信機1に接続されるのではなく、図2に示す量子鍵配送システム500aのように1つのQKD受信機1が、直接、1つのQKD送信機2に接続される基本構成であってもよい。

【0021】

図3は、QKD装置のハードウェア構成の一例を示す図である。図3を参照しながら、QKD受信機1およびQKD送信機2のハードウェア構成について説明する。

10

【0022】

図3に示すように、QKD受信機1は、CPU100と、第1鍵蒸留処理装置101と、第2鍵蒸留処理装置102と、第3鍵蒸留処理装置103と、光学処理装置104と、ROM105と、RAM106と、記憶装置107と、各部を接続するバス110と、を備えている。

【0023】

CPU100は、QKD受信機1全体の動作を制御する演算装置である。

【0024】

第1鍵蒸留処理装置101は、光学処理装置104より受信した光子ビット列から、後述する共有ビット列を生成するシフティング処理を実行する専用のハードウェア装置である。第1鍵蒸留処理装置101は、生成した共有ビット列を記憶装置107に記憶させる。第1鍵蒸留処理装置101は、例えば、ASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)またはその他の集積回路等のハードウェア回路によって構成される。また、このハードウェア回路は、コプロセッサもしくはGPU(Graphic Processing Unit)等であっても、またはそれらを含む構成であってもよい。

20

【0025】

第2鍵蒸留処理装置102は、第1鍵蒸留処理装置101により生成され記憶装置107に記憶された共有ビット列のビット誤りを訂正して、訂正後のビット列である訂正後ビット列を生成するEC処理を実行する専用のハードウェア装置である。第2鍵蒸留処理装置102は、生成した訂正後ビット列を記憶装置107に記憶させる。第2鍵蒸留処理装置102は、例えば、ASIC、FPGAまたはその他の集積回路等のハードウェア回路によって構成される。また、このハードウェア回路は、コプロセッサもしくはGPU等であっても、またはそれらを含む構成であってもよい。

30

【0026】

第3鍵蒸留処理装置103は、第2鍵蒸留処理装置102により生成され記憶装置107に記憶された訂正後ビット列に対して、第2鍵蒸留処理装置102により訂正した誤りの数から、シフティング処理およびEC処理の際に盗聴者により盗聴された可能性のあるビットを取り除いて鍵ビット列(暗号鍵)を生成するPA処理を実行する専用のハードウェア装置である。第3鍵蒸留処理装置103は、生成した暗号鍵を記憶装置107に記憶させる。第3鍵蒸留処理装置103は、例えば、ASIC、FPGAまたはその他の集積回路等のハードウェア回路によって構成される。また、このハードウェア回路は、コプロセッサもしくはGPU等であっても、またはそれらを含む構成であってもよい。

40

【0027】

光学処理装置104は、量子通信路を介して、QKD送信機2から光子列を受信する光学装置である。光学処理装置104は、受信した光子列を、ランダムに発生させた基底情報に基づいて読み取ることによって光子ビット列を得る。光学処理装置104は、光子ビット列および基底情報を第1鍵蒸留処理装置101に送信するため、第1鍵蒸留処理装置101に電氣的に接続されている。

50

【0028】

ROM105は、CPU100が各機能を制御するために実行するプログラムを記憶する不揮発性記憶装置である。RAM106は、CPU100のワークメモリ等として機能する揮発性記憶装置である。

【0029】

記憶装置107は、CPU100で実行される各種プログラム、ならびに第1鍵蒸留処理装置101、第2鍵蒸留処理装置102および第3鍵蒸留処理装置103がそれぞれ生成した共有ビット列、訂正後ビット列および暗号鍵等を記憶して蓄積する不揮発性記憶装置である。記憶装置107は、HDD(Hard Disk Drive)、SSD(Solid State Drive)、フラッシュメモリまたは光ディスク等の電氣的、磁氣的または光学的に記憶可能な記憶装置である。

10

【0030】

通信I/F108は、LAN(Local Area Network)等のネットワークまたは無線ネットワーク等の古典通信路を介して、QKD送信機2とデータ通信を行うためのインターフェースである。通信I/F108は、例えば、10Base-T、100Base-TXもしくは1000Base-T等のEthernet(登録商標)に対応した有線ネットワークのインターフェースである。

【0031】

なお、図3では、光学処理装置104は、第1鍵蒸留処理装置101に接続されているものとしているが、これに限定されるものではない。すなわち、光学処理装置104は、バス110に接続されるものとし、光子ビット列を、バス110を介して、第1鍵蒸留処理装置101に送信される構成としてもよい。

20

【0032】

また、図3では、第1鍵蒸留処理装置101、第2鍵蒸留処理装置102および第3鍵蒸留処理装置103は、それぞれ独立したハードウェア装置として示したが、これに限定されるものではない。例えば、第1鍵蒸留処理装置101と第2鍵蒸留処理装置102とを1つのハードウェア装置とし、または、第2鍵蒸留処理装置102と第3鍵蒸留処理装置103とを1つのハードウェア装置として、全体として2つのハードウェア装置として構成するものとしてもよい。例えば、第1鍵蒸留処理装置101と第2鍵蒸留処理装置102とを1つのハードウェア装置とした場合、この1つのハードウェア装置とした第1鍵蒸留処理装置101および第2鍵蒸留処理装置102が「第1処理手段」に相当し、鍵蒸留処理のうちシフティング処理およびEC処理が「第1処理」に相当する。また、残りの第3鍵蒸留処理装置103が「第2処理手段」に相当し、鍵蒸留処理のうちPA処理が「第2処理」に相当する。

30

【0033】

図3に示すように、QKD送信機2は、CPU200と、第1鍵蒸留処理装置201と、第2鍵蒸留処理装置202と、第3鍵蒸留処理装置203と、光学処理装置204と、ROM205と、RAM206と、記憶装置207と、通信I/F208と、各部を接続するバス210と、を備えている。

【0034】

CPU200は、QKD送信機2全体の動作を制御する演算装置である。

40

【0035】

第1鍵蒸留処理装置201は、光学処理装置204より受信した光子ビット列から、共有ビット列を生成するシフティング処理を実行する専用のハードウェア装置である。第1鍵蒸留処理装置201は、生成した共有ビット列を記憶装置207に記憶させる。第1鍵蒸留処理装置201は、例えば、ASIC、FPGAまたはその他の集積回路等のハードウェア回路によって構成される。また、このハードウェア回路は、コプロセッサもしくはGPU等であっても、またはそれらを含む構成であってもよい。

【0036】

第2鍵蒸留処理装置202は、第1鍵蒸留処理装置201により生成され記憶装置20

50

7に記憶された共有ビット列のビット誤りを訂正して、訂正後のビット列である訂正後ビット列を生成するEC処理を実行する専用のハードウェア装置である。第2鍵蒸留処理装置202は、生成した訂正後ビット列を記憶装置207に記憶させる。第2鍵蒸留処理装置202は、例えば、ASIC、FPGAまたはその他の集積回路等のハードウェア回路によって構成される。また、このハードウェア回路は、コプロセッサもしくはGPU等であっても、またはそれらを含む構成であってもよい。

【0037】

第3鍵蒸留処理装置203は、第2鍵蒸留処理装置202により生成され記憶装置207に記憶された訂正後ビット列に対して、第2鍵蒸留処理装置202により訂正した誤りの数から、シフティング処理およびEC処理の際に盗聴者により盗聴された可能性のあるビットを取り除いて鍵ビット列(暗号鍵)を生成するPA処理を実行する専用のハードウェア装置である。第3鍵蒸留処理装置203は、生成した暗号鍵を記憶装置207に記憶させる。第3鍵蒸留処理装置203は、例えば、ASIC、FPGAまたはその他の集積回路等のハードウェア回路によって構成される。また、このハードウェア回路は、コプロセッサもしくはGPU等であっても、またはそれらを含む構成であってもよい。

10

【0038】

光学処理装置204は、例えば、乱数によって発生させたビット列(光子ビット列)に対して、ランダムに発生させた基底情報に基づく状態とした単一光子から構成される光子列を、量子通信路を介して、QKD受信機1に送信する光学装置である。光学処理装置204は、発生させた光子ビット列および基底情報を第1鍵蒸留処理装置201に送信するため、第1鍵蒸留処理装置201に電氣的に接続されている。

20

【0039】

ROM205は、CPU200が各機能を制御するために実行するプログラムを記憶する不揮発性記憶装置である。RAM206は、CPU200のワークメモリ等として機能する揮発性記憶装置である。

【0040】

記憶装置207は、CPU200で実行される各種プログラム、ならびに第1鍵蒸留処理装置201、第2鍵蒸留処理装置202および第3鍵蒸留処理装置203がそれぞれ生成した共有ビット列、訂正後ビット列および暗号鍵等を記憶して蓄積する不揮発性記憶装置である。記憶装置207は、HDD(Hard Disk Drive)、SSD(Solid State Drive)、フラッシュメモリまたは光ディスク等の電氣的、磁氣的または光学的に記憶可能な記憶装置である。

30

【0041】

通信I/F208は、LAN(Local Area Network)等のネットワークまたは無線ネットワーク等の古典通信路を介して、QKD受信機1とデータ通信を行うためのインターフェースである。通信I/F208は、例えば、10Base-T、100Base-TXもしくは1000Base-T等のEthernetに対応した有線ネットワークのインターフェースである。

【0042】

なお、図3では、光学処理装置204は、第1鍵蒸留処理装置201に接続されているものとしているが、これに限定されるものではない。すなわち、光学処理装置204は、バス210に接続されるものとし、光子ビット列を、バス210を介して、第1鍵蒸留処理装置201に送信される構成としてもよい。

40

【0043】

また、図3では、第1鍵蒸留処理装置201、第2鍵蒸留処理装置202および第3鍵蒸留処理装置203は、それぞれ独立したハードウェア装置として示したが、これに限定されるものではない。例えば、第1鍵蒸留処理装置201と第2鍵蒸留処理装置202とを1つのハードウェア装置とし、または、第2鍵蒸留処理装置202と第3鍵蒸留処理装置203とを1つのハードウェア装置として、全体として2つのハードウェア装置として構成するものとしてもよい。例えば、第1鍵蒸留処理装置201と第2鍵蒸留処理装置2

50

02とを1つのハードウェア装置とした場合、この1つのハードウェア装置とした第1鍵蒸留処理装置201および第2鍵蒸留処理装置202が「第1処理手段」に相当し、鍵蒸留処理のうちシフティング処理およびEC処理が「第1処理」に相当する。また、残りの第3鍵蒸留処理装置203が「第2処理手段」に相当し、鍵蒸留処理のうちPA処理が「第2処理」に相当する。

【0044】

以上のように、QKD受信機1およびQKD送信機2において、シフティング処理、EC処理、およびPA処理の各処理ごとに専用のハードウェア装置によって構成するものとしている。例えば、上述の一連の鍵蒸留処理を専用の1つのハードウェア装置で構成するものとする、そのような処理が可能な市販のハードウェア装置は存在しないので、設計・実装が必要になりコストが高くなる。これは、例えば、PA処理において、量子暗号の安全性を踏まえた効率的な処理を実行するためには、入力となる訂正後ビット列のサイズを非常に大きくする必要があり（例えば、100[Mbit]等）、単一のハードウェア装置で実装することが困難な回路規模となる可能性があり、さらに、各鍵蒸留処理によってハードウェア特性が異なるためである。一方、図3に示したように、鍵蒸留処理ごとに専用のハードウェア装置により構成した場合、個々のハードウェア装置のサイズを小さくすることができ、市販のハードウェア装置を利用することもできるので低コスト化を実現することができる。さらに、各鍵蒸留処理について最適なハードウェア装置を選定することができ、鍵蒸留処理の高速化を図ることができる。

10

【0045】

図4は、QKD受信機の機能ブロック構成の一例を示す図である。図4を参照しながら、QKD受信機1の機能ブロック構成について説明する。

20

【0046】

図4に示すように、QKD受信機1は、制御部10（制御手段）と、第1鍵蒸留処理部11（第1鍵蒸留処理手段）と、第2鍵蒸留処理部12（第2鍵蒸留処理手段）と、第3鍵蒸留処理部13（第3鍵蒸留処理手段）と、光学処理部14と、蓄積部15（記憶手段）と、通信部16（通信手段）と、を有する。

【0047】

第1鍵蒸留処理部11は、光学処理部14から光子ビット列および基底情報を受信する機能部である。次に、第1鍵蒸留処理部11は、QKD送信機2（光学処理部24）が光子列を送信するためにランダムに発生させた基底情報を、通信部16および古典通信路を介して受信する。また、第1鍵蒸留処理部11は、光学処理部14から受信した基底情報と、第1鍵蒸留処理部21から受信した基底情報とを比較して、一致する部分に対応するビットを光子ビット列から抽出して、共有ビット列を生成するシフティング処理を実行する。そして、第1鍵蒸留処理部11は、蓄積部15に、シフティング処理により生成した共有ビット列を第1中間データ61aとして記憶させると共に、シフティング処理により得られるパラメータ等を含むログデータ（例えば、シフティング処理における量子ビット誤り率の情報）を第1実行ログ71aとして記憶させる。第1鍵蒸留処理部11は、図3に示す第1鍵蒸留処理装置101によって実現される。ここで、共有ビット列の長さは、光学処理部24および第1鍵蒸留処理部11がランダムに発生させた基底情報に基づいて定まるので、基底情報の選択が真にランダムである場合、統計上、光子ビット列の略1/2の長さとなる。なお、ここで説明したシフティング処理は一例であり、これ以外の方法であってもよい。

30

40

【0048】

第2鍵蒸留処理部12は、通信部16および古典通信路を介して、第2鍵蒸留処理部22と制御データ（EC情報）を交換することにより、共有ビット列のビット誤りを訂正して、訂正後のビット列である訂正後ビット列を生成するEC処理を実行する機能部である。第2鍵蒸留処理部12は、蓄積部15に、EC処理により生成した訂正後ビット列を第2中間データ62aとして記憶させると共に、EC処理により得られるパラメータ等を含むログデータ（例えば、EC処理において訂正を行った結果得られた誤り率の情報）を第

50

2 実行ログ 7 2 a として記憶させる。第 2 鍵蒸留処理部 1 2 は、図 3 に示す第 2 鍵蒸留処理装置 1 0 2 によって実現される。この第 2 鍵蒸留処理部 1 2 が生成した訂正後ビット列は、後述する第 2 鍵蒸留処理部 2 2 が、共有ビット列を訂正して生成した訂正後ビット列と一致する。また、訂正後ビット列は、共有ビット列のビット誤りを訂正したビット列なので、共有ビット列および訂正後ビット列の長さは同一である。

【 0 0 4 9 】

第 3 鍵蒸留処理部 1 3 は、通信部 1 6 および古典通信路を介して、第 3 鍵蒸留処理部 2 3 と制御データ (P A 情報) を送信し、第 2 鍵蒸留処理部 1 2 により訂正した誤りの数から、シフティング処理および E C 処理の際に盗聴者に盗聴された可能性のあるビットを取り除いて鍵ビット列 (暗号鍵) を生成する P A 処理を実行する機能部である。第 3 鍵蒸留処理部 1 3 は、蓄積部 1 5 に、P A 処理により生成した暗号鍵を鍵データ 6 3 a として記憶させると共に、P A 処理により得られるパラメータ等を含むログデータを第 3 実行ログ 7 3 a として記憶させる。第 3 鍵蒸留処理部 1 3 は、図 3 に示す第 3 鍵蒸留処理装置 1 0 3 によって実現される。なお、ここで説明した P A 処理は一例であり、これ以外の方法であってもよい。

10

【 0 0 5 0 】

なお、第 1 鍵蒸留処理部 1 1、第 2 鍵蒸留処理部 1 2 および第 3 鍵蒸留処理部 1 3 を、鍵蒸留処理を実行する機能部として区別なく呼称する場合、または総称する場合、以下、単に「鍵蒸留処理部」という場合があるものとする。

【 0 0 5 1 】

光学処理部 1 4 は、量子通信路を介して、Q K D 送信機 2 (光学処理部 2 4) から光子列を受信する機能部である。光学処理部 1 4 は、受信した光子列を、ランダムに発生させた基底情報に基づいて読み取ることによって光子ビット列を得る。光学処理部 1 4 は、光子ビット列および基底情報を第 1 鍵蒸留処理部 1 1 に送る。光学処理部 1 4 は、図 3 に示す光学処理装置 1 0 4 によって実現される。

20

【 0 0 5 2 】

蓄積部 1 5 は、各種データを記憶する機能部である。蓄積部 1 5 が記憶するデータの例として、図 4 に示すように、第 1 中間データ 6 1 a、第 2 中間データ 6 2 a、鍵データ 6 3 a、第 1 実行ログ 7 1 a、第 2 実行ログ 7 2 a、および第 3 実行ログ 7 3 a がある。蓄積部 1 5 は、図 3 に示す記憶装置 1 0 7 によって実現される。なお、蓄積部 1 5 は、記憶装置 1 0 7 により実現されることに限定されるものではなく、R A M 1 0 6 のような揮発性記憶装置によって実現されるものとしてもよい。また、Q K D 受信機 1 において、第 1 中間データ 6 1 a および第 2 中間データ 6 2 a を区別なく呼称する場合、または総称する場合、単に「中間データ」というものとする。また、Q K D 受信機 1 において、第 1 実行ログ 7 1 a、第 2 実行ログ 7 2 a および第 3 実行ログ 7 3 a を区別なく呼称する場合、または総称する場合、単に「実行ログ」というものとする。

30

【 0 0 5 3 】

第 1 中間データ 6 1 a は、上述のように、第 1 鍵蒸留処理部 1 1 のシフティング処理により生成された共有ビット列である。第 2 中間データ 6 2 a は、上述のように、第 2 鍵蒸留処理部 1 2 の E C 処理により生成された訂正後ビット列である。鍵データ 6 3 a は、上述のように、第 3 鍵蒸留処理部 1 3 の P A 処理により生成された暗号鍵である。

40

【 0 0 5 4 】

第 1 実行ログ 7 1 a は、第 1 鍵蒸留処理部 1 1 のシフティング処理により得られるパラメータ等を含むログデータ等である。第 1 実行ログ 7 1 a は、例えば、シフティング処理における量子ビット誤り率の情報、または、後段の第 2 鍵蒸留処理部 1 2 の E C 処理のために利用されるシフティング処理の際の付随的な情報を含む。

【 0 0 5 5 】

第 2 実行ログ 7 2 a は、第 2 鍵蒸留処理部 1 2 の E C 処理により得られるパラメータ等を含むログデータ等である。第 2 実行ログ 7 2 a は、例えば、E C 処理におけるビット誤り率の情報、または、後段の第 3 鍵蒸留処理部 1 3 の P A 処理のために利用される E C 処

50

理の際の付属的な情報を含む。

【 0 0 5 6 】

第 3 実行ログ 7 3 a は、第 3 鍵蒸留処理部 1 3 の P A 処理により得られるパラメータ等を含むログデータ等である。

【 0 0 5 7 】

なお、蓄積部 1 5 に記憶される上述の中間データ、鍵データ 6 3 a、および実行ログの記憶方式は、どのような方式であってもよい。例えば、中間データ、鍵データ 6 3 a および実行ログを、それぞれファイルシステム上のファイルとして記憶する方式が考えられる。ファイルシステムは、メディアの種類に依存せず利用可能であり、例えば、蓄積部 1 5 が R A M 1 0 6 上にファイルシステムを構築することによって、高速アクセス可能なファイルシステムとすることもできる。

10

【 0 0 5 8 】

通信部 1 6 は、制御部 1 0 の制御に従って、各鍵蒸留処理部が Q K D 送信機 2 と制御データを送受信するための古典通信路を形成するための通信インターフェースとして機能する機能部である。通信部 1 6 は、図 3 に示す通信 I / F 1 0 8 によって実現される。なお、通信部 1 6 は、有線通信用または無線通信用のいずれのインターフェースであってもよい。

【 0 0 5 9 】

制御部 1 0 は、鍵蒸留処理の動作全体を制御する機能部である。制御部 1 0 は、図 4 に示すように、中央制御部 5 0 a と、シフティング制御部 5 1 a と、E C 制御部 5 2 a と、P A 制御部 5 3 a と、を有する。制御部 1 0 は、図 3 に示す C P U 1 0 0 によって実現される。

20

【 0 0 6 0 】

中央制御部 5 0 a は、各鍵蒸留処理部の処理結果（実行ログ）、処理速度、動作パラメータ、中間データ、および鍵データ 6 3 a 等をモニタリングする機能部である。中央制御部 5 0 a は、モニタリングの結果に基づいて、シフティング制御部 5 1 a、E C 制御部 5 2 a および P A 制御部 5 3 a それぞれに、各鍵蒸留処理の実行タイミングまたは動作パラメータ等の指示または変更を行う。中央制御部 5 0 a は、図 3 に示す C P U 1 0 0 により実行されるプログラムによって実現される。

【 0 0 6 1 】

中央制御部 5 0 a は、例えば、蓄積部 1 5 に記憶された実行ログ、中間データまたは鍵データ 6 3 a のサイズに基づいて、シフティング制御部 5 1 a に対して共有ビット列のサイズの変更を指示し、第 1 鍵蒸留処理部 1 1 が利用する蓄積部 1 5 の記憶領域のサイズを調整させる。また、中央制御部 5 0 a は、例えば、蓄積部 1 5 に記憶された第 1 鍵蒸留処理部 1 1 の実行ログである第 1 中間データ 6 1 a に含まれる量子ビット誤り率に基づいて、E C 制御部 5 2 a に対して、第 2 鍵蒸留処理部 1 2 による E C 処理で用いるアルゴリズムのパラメータの修正を指示し、E C 処理の効率を向上させる。また、中央制御部 5 0 a は、例えば、蓄積部 1 5 に記憶された実行ログ、中間データまたは鍵データ 6 3 a のサイズに基づいて、P A 制御部 5 3 a に対して、第 3 鍵蒸留処理部 1 3 に実行させる P A 処理の実行タイミングを変更し、第 2 中間データ 6 2 a のために利用される蓄積部 1 5 の記憶領域のサイズを縮小し、結果として、最終的な鍵データ 6 3 a（暗号鍵）が生成される総合的な速度を向上させる。

30

40

【 0 0 6 2 】

このように、中央制御部 5 0 a は、各鍵蒸留処理部の処理結果（実行ログ）、処理速度、動作パラメータ、中間データおよび暗号鍵等を把握することができ、それらによって、各鍵蒸留処理部の動作を総合的に制御している。また、各鍵蒸留処理部の間で速度差があったり、蓄積部 1 5 において利用できる記憶領域が上限に近づくことにより、複数の鍵蒸留処理部のうち一部がボトルネックとなり総合的な動作速度が十分に向上しない場合がある。このような場合に、中央制御部 5 0 a は、各鍵蒸留処理部の動作パラメータもしくは実行タイミング、または利用可能な記憶領域等を変更することにより、各鍵蒸留処理部間

50

の処理速度のバランスを調整し、総合的な量子鍵配送速度を向上させることができる。

【 0 0 6 3 】

また、中央制御部 5 0 a は、古典通信路を利用してデータ通信をする場合、単一の通信部 1 6 を制御してデータ通信を行う。これによって、各鍵蒸留処理の順序制御の実現が可能となる。

【 0 0 6 4 】

また、中央制御部 5 0 a は、蓄積部 1 5 のデータ記憶量および通信部 1 6 をモニタリングする。これによって、例えば、中央制御部 5 0 a は、蓄積部 1 5 における空き領域が逼迫した場合、シフティング制御部 5 1 a、E C 制御部 5 2 a および P A 制御部 5 3 a に指示して、各鍵蒸留処理において出力される中間データおよび暗号鍵のサイズを調整して、蓄積部 1 5 の空き容量の逼迫状態を回避することができる。また、例えば、中央制御部 5 0 a は、通信部 1 6 における通信帯域が逼迫した場合、シフティング制御部 5 1 a、E C 制御部 5 2 a および P A 制御部 5 3 a に指示して、各鍵蒸留処理に対してデータ通信量の少ないアルゴリズム（処理内容）に変更して、通信部 1 6 における通信帯域の逼迫状態を回避することができる。一方、通信帯域に余裕がある場合、中央制御部 5 0 a は、各鍵蒸留処理に対してデータ通信量を大きくするアルゴリズムに変更するものとしてもよい。

【 0 0 6 5 】

シフティング制御部 5 1 a は、第 1 鍵蒸留処理装置 1 0 1 を動作制御するドライバとして機能する機能部である。また、シフティング制御部 5 1 a は、中央制御部 5 0 a からの動作パラメータまたは実行タイミングの指示および変更に従って、第 1 鍵蒸留処理部 1 1 にシフティング処理を実行させる。また、シフティング制御部 5 1 a は、第 1 鍵蒸留処理部 1 1 がシフティング処理を実行するために利用する基底情報を Q K D 送信機 2 と通信するために、通信部 1 6 の通信制御を実行する。シフティング制御部 5 1 a は、図 3 に示す C P U 1 0 0 により実行されるプログラムによって実現される。なお、上述のように、第 1 鍵蒸留処理部 1 1 によってシフティング処理が実行されるものとしたが、シフティング処理の一部が、シフティング制御部 5 1 a により実行されるものとしてもよい。この場合、第 1 鍵蒸留処理部 1 1、およびシフティング処理の一部を実行するシフティング制御部 5 1 a が「第 1 鍵蒸留処理手段」を構成する。

【 0 0 6 6 】

E C 制御部 5 2 a は、第 2 鍵蒸留処理装置 1 0 2 を動作制御するドライバとして機能する機能部である。また、E C 制御部 5 2 a は、中央制御部 5 0 a からの動作パラメータまたは実行タイミングの指示および変更に従って、第 2 鍵蒸留処理部 1 2 に E C 処理を実行させる。また、E C 制御部 5 2 a は、第 2 鍵蒸留処理部 1 2 が E C 処理を実行するために利用する E C 情報を Q K D 送信機 2 と通信するために、通信部 1 6 の通信制御を実行する。E C 制御部 5 2 a は、図 3 に示す C P U 1 0 0 により実行させるプログラムによって実現される。なお、上述のように、第 2 鍵蒸留処理部 1 2 によって E C 処理が実行されるものとしたが、E C 処理の一部が、E C 制御部 5 2 a により実行されるものとしてもよい。この場合、第 2 鍵蒸留処理部 1 2、および E C 処理の一部を実行する E C 制御部 5 2 a が「第 2 鍵蒸留処理手段」を構成する。

【 0 0 6 7 】

P A 制御部 5 3 a は、第 3 鍵蒸留処理装置 1 0 3 を動作制御するドライバとして機能する機能部である。また、P A 制御部 5 3 a は、中央制御部 5 0 a からの動作パラメータまたは実行タイミングの指示および変更に従って、第 3 鍵蒸留処理部 1 3 に P A 処理を実行させる。また、P A 制御部 5 3 a は、第 3 鍵蒸留処理部 1 3 が P A 処理を実行するために利用する P A 情報を Q K D 送信機 2 に送信するために、通信部 1 6 の通信制御を実行する。P A 制御部 5 3 a は、図 3 に示す C P U 1 0 0 により実行させるプログラムによって実現される。なお、上述のように、第 3 鍵蒸留処理部 1 3 によって P A 処理が実行されるものとしたが、P A 処理の一部が、P A 制御部 5 3 a により実行されるものとしてもよい。この場合、第 3 鍵蒸留処理部 1 3、および P A 処理の一部を実行する P A 制御部 5 3 a が「第 3 鍵蒸留処理手段」を構成する。

【 0 0 6 8 】

なお、上述の中央制御部 5 0 a、シフティング制御部 5 1 a、E C 制御部 5 2 a および P A 制御部 5 3 a は、それぞれ C P U 1 0 0 で実行されるプログラムによって実現されるものとしたが、これに限定されるものではなく、少なくとも一部の機能がハードウェア回路によって実現されるものとしてもよい。

【 0 0 6 9 】

また、制御部 1 0 の中央制御部 5 0 a、シフティング制御部 5 1 a、E C 制御部 5 2 a および P A 制御部 5 3 a は、機能を概念的に示したものであって、このような構成に限定されるものではない。

【 0 0 7 0 】

図 5 は、Q K D 送信機の機能ブロック構成の一例を示す図である。図 5 を参照しながら、Q K D 送信機 2 の機能ブロック構成について説明する。

【 0 0 7 1 】

図 5 に示すように、Q K D 送信機 2 は、制御部 2 0 (制御手段) と、第 1 鍵蒸留処理部 2 1 (第 1 鍵蒸留処理手段) と、第 2 鍵蒸留処理部 2 2 (第 2 鍵蒸留処理手段) と、第 3 鍵蒸留処理部 2 3 (第 3 鍵蒸留処理手段) と、光学処理部 2 4 と、蓄積部 2 5 (記憶手段) と、通信部 2 6 (通信手段) と、を有する。

【 0 0 7 2 】

第 1 鍵蒸留処理部 2 1 は、光学処理部 2 4 から光子ビット列および基底情報を受信する機能部である。次に、第 1 鍵蒸留処理部 2 1 は、Q K D 受信機 1 (光学処理部 1 4) が光子列を読み取るためにランダムに発生させた基底情報を、通信部 2 6 および古典通信路を介して受信する。また、第 1 鍵蒸留処理部 2 1 は、光学処理部 2 4 から受信した基底情報と、第 1 鍵蒸留処理部 1 1 から受信した基底情報とを比較して、一致する部分に対応するビットを光子ビット列から抽出して、共有ビット列を生成するシフティング処理を実行する。そして、第 1 鍵蒸留処理部 2 1 は、蓄積部 2 5 に、シフティング処理により生成した共有ビット列を第 1 中間データ 6 1 b として記憶させると共に、シフティング処理により得られるパラメータ等を含むログデータ (例えば、シフティング処理における量子ビット誤り率の情報) を第 1 実行ログ 7 1 b として記憶させる。第 1 鍵蒸留処理部 2 1 は、図 3 に示す第 1 鍵蒸留処理装置 2 0 1 によって実現される。ここで、共有ビット列の長さは、光学処理部 2 4 および第 1 鍵蒸留処理部 1 1 がランダムに発生させた基底情報に基づいて定まるので、基底情報の選択が真にランダムである場合、統計上、光子ビット列の略 1 / 2 の長さとなる。なお、ここで説明したシフティング処理は一例であり、これ以外の方法であってもよい。

【 0 0 7 3 】

第 2 鍵蒸留処理部 2 2 は、通信部 2 6 および古典通信路を介して、第 2 鍵蒸留処理部 1 2 と制御データ (E C 情報) を交換することにより、共有ビット列のビット誤りを訂正して、訂正後のビット列である訂正後ビット列を生成する E C 処理を実行する機能部である。第 2 鍵蒸留処理部 2 2 は、蓄積部 2 5 に、E C 処理により生成した訂正後ビット列を第 2 中間データ 6 2 b として記憶させると共に、E C 処理により得られるパラメータ等を含むログデータ (例えば、E C 処理において訂正を行った結果得られた誤り率の情報) を第 2 実行ログ 7 2 b として記憶させる。第 2 鍵蒸留処理部 2 2 は、図 3 に示す第 2 鍵蒸留処理装置 2 0 2 によって実現される。この第 2 鍵蒸留処理部 2 2 が生成した訂正後ビット列は、第 2 鍵蒸留処理部 1 2 が、共有ビット列を訂正して生成した訂正後ビット列と一致する。また、訂正後ビット列は、共有ビット列のビット誤りを訂正したビット列なので、共有ビット列および訂正後ビット列の長さは同一である。

【 0 0 7 4 】

第 3 鍵蒸留処理部 2 3 は、通信部 2 6 および古典通信路を介して、第 3 鍵蒸留処理部 1 3 から制御データ (P A 情報) を受信し、第 2 鍵蒸留処理部 2 2 により訂正した誤りの数から、シフティング処理および E C 処理の際に盗聴者に盗聴された可能性のあるビットを取り除いて鍵ビット列 (暗号鍵) を生成する P A 処理を実行する機能部である。第 3 鍵蒸

10

20

30

40

50

留処理部 2 3 は、蓄積部 2 5 に、P A 処理により生成した暗号鍵を鍵データ 6 3 b として記憶させると共に、P A 処理により得られるパラメータ等を含むログデータを第 3 実行ログ 7 3 b として記憶させる。第 3 鍵蒸留処理部 2 3 は、図 3 に示す第 3 鍵蒸留処理装置 2 0 3 によって実現される。なお、ここで説明した P A 処理は一例であり、これ以外の方法であってもよい。

【 0 0 7 5 】

なお、第 1 鍵蒸留処理部 2 1、第 2 鍵蒸留処理部 2 2 および第 3 鍵蒸留処理部 2 3 を、鍵蒸留処理を実行する機能部として区別なく呼称する場合、または総称する場合、単に「鍵蒸留処理部」という場合があるものとする。

【 0 0 7 6 】

光学処理部 2 4 は、例えば、乱数によって発生させたビット列（光子ビット列）に対して、ランダムに発生させた基底情報に基づく状態とした単一光子から構成される光子列を生成する機能部である。光学処理部 2 4 は、生成した光子列を、量子通信路を介して、Q K D 受信機 1（光学処理部 1 4）に送信する。また、光学処理部 2 4 は、発生させた光子ビット列および基底情報を第 1 鍵蒸留処理部 2 1 に送る。光学処理部 2 4 は、図 3 に示す光学処理装置 2 0 4 によって実現される。

【 0 0 7 7 】

蓄積部 2 5 は、各種データを記憶する機能部である。蓄積部 2 5 が記憶するデータの例として、図 5 に示すように、第 1 中間データ 6 1 b、第 2 中間データ 6 2 b、鍵データ 6 3 b、第 1 実行ログ 7 1 b、第 2 実行ログ 7 2 b、および第 3 実行ログ 7 3 b がある。第 1 中間データ 6 1 b、第 2 中間データ 6 2 b、鍵データ 6 3 b、第 1 実行ログ 7 1 b、第 2 実行ログ 7 2 b、および第 3 実行ログ 7 3 b の内容は、それぞれ上述の第 1 中間データ 6 1 a、第 2 中間データ 6 2 a、鍵データ 6 3 a、第 1 実行ログ 7 1 a、第 2 実行ログ 7 2 a、および第 3 実行ログ 7 3 a と同様であるので説明を省略する。蓄積部 2 5 は、図 3 に示す記憶装置 2 0 7 によって実現される。なお、蓄積部 2 5 は、記憶装置 2 0 7 により実現されることに限定されるものではなく、R A M 2 0 6 のような揮発性記憶装置によって実現されるものとしてもよい。また、Q K D 送信機 2 において、第 1 中間データ 6 1 b および第 2 中間データ 6 2 b を区別なく呼称する場合、または総称する場合、単に「中間データ」というものとする。また、Q K D 送信機 2 において、第 1 実行ログ 7 1 b、第 2 実行ログ 7 2 b および第 3 実行ログ 7 3 b を区別なく呼称する場合、または総称する場合、単に「実行ログ」というものとする。

【 0 0 7 8 】

通信部 2 6 は、制御部 2 0 の制御に従って、各鍵蒸留処理部が Q K D 受信機 1 と制御データを送受信するための古典通信路を形成するための通信インターフェースとして機能する機能部である。通信部 2 6 は、図 3 に示す通信 I / F 2 0 8 によって実現される。なお、通信部 2 6 は、有線通信用または無線通信用のいずれのインターフェースであってもよい。

【 0 0 7 9 】

制御部 2 0 は、鍵蒸留処理の動作全体を制御する機能部である。制御部 2 0 は、図 5 に示すように、中央制御部 5 0 b と、シフティング制御部 5 1 b と、E C 制御部 5 2 b と、P A 制御部 5 3 b と、を有する。制御部 2 0 は、図 3 に示す C P U 2 0 0 によって実現される。

【 0 0 8 0 】

中央制御部 5 0 b は、各鍵蒸留処理部の処理結果（実行ログ）、処理速度、動作パラメータ、中間データ、および鍵データ 6 3 a 等をモニタリングする機能部である。中央制御部 5 0 b は、モニタリングの結果に基づいて、シフティング制御部 5 1 b、E C 制御部 5 2 b および P A 制御部 5 3 b それぞれに、各鍵蒸留処理の実行タイミングまたは動作パラメータ等の指示または変更を行う。中央制御部 5 0 b は、図 3 に示す C P U 2 0 0 により実行されるプログラムによって実現される。

【 0 0 8 1 】

10

20

30

40

50

中央制御部 5 0 b は、例えば、蓄積部 2 5 に記憶された実行ログ、中間データまたは鍵データ 6 3 b のサイズに基づいて、シフティング制御部 5 1 b に対して共有ビット列のサイズの変更を指示し、第 1 鍵蒸留処理部 2 1 が利用する蓄積部 2 5 の記憶領域のサイズを調整させる。また、中央制御部 5 0 b は、例えば、蓄積部 2 5 に記憶された第 1 鍵蒸留処理部 2 1 の実行ログである第 1 中間データ 6 1 b に含まれる量子ビット誤り率に基づいて、E C 制御部 5 2 b に対して、第 2 鍵蒸留処理部 2 2 による E C 処理で用いるアルゴリズムのパラメータの修正を指示し、E C 処理の効率を向上させる。また、中央制御部 5 0 b は、例えば、蓄積部 2 5 に記憶された実行ログ、中間データまたは鍵データ 6 3 b のサイズに基づいて、P A 制御部 5 3 b に対して、第 3 鍵蒸留処理部 2 3 に実行させる P A 処理の実行タイミングを変更し、第 2 中間データ 6 2 b のために利用される蓄積部 2 5 の記憶領域のサイズを縮小し、結果として、最終的な鍵データ 6 3 b (暗号鍵) が生成される総合的な速度を向上させる。

10

【 0 0 8 2 】

このように、中央制御部 5 0 b は、各鍵蒸留処理部の処理結果 (実行ログ)、処理速度、動作パラメータ、中間データおよび暗号鍵等を把握することができ、それらによって、各鍵蒸留処理部の動作を総合的に制御している。また、各鍵蒸留処理部の間で速度差があったり、蓄積部 2 5 において利用できる記憶領域が上限に近づくことにより、複数の鍵蒸留処理部のうち一部がボトルネックとなり総合的な動作速度が十分に向上しない場合がある。このような場合に、中央制御部 5 0 b は、各鍵蒸留処理部の動作パラメータもしくは実行タイミング、または利用可能な記憶領域等を変更することにより、各鍵蒸留処理部間の処理速度のバランスを調整し、総合的な量子鍵配送速度を向上させることができる。

20

【 0 0 8 3 】

また、中央制御部 5 0 b は、古典通信路を利用してデータ通信する場合、単一の通信部 2 6 を制御してデータ通信を行う。これによって、各鍵蒸留処理の順序制御の実現が可能となる。

【 0 0 8 4 】

また、中央制御部 5 0 b は、蓄積部 2 5 のデータ記憶量および通信部 2 6 をモニタリングする。これによって、例えば、中央制御部 5 0 b は、蓄積部 2 5 における空き領域が逼迫した場合、シフティング制御部 5 1 b、E C 制御部 5 2 b および P A 制御部 5 3 b に指示して、各鍵蒸留処理において出力される中間データおよび暗号鍵のサイズを調整して、蓄積部 1 5 の空き容量の逼迫状態を回避することができる。また、例えば、中央制御部 5 0 b は、通信部 2 6 における通信帯域が逼迫した場合、シフティング制御部 5 1 b、E C 制御部 5 2 b および P A 制御部 5 3 b に指示して、各鍵蒸留処理に対してデータ通信量の少ないアルゴリズム (処理内容) に変更して、通信部 2 6 における通信帯域の逼迫状態を回避することができる。一方、通信帯域に余裕がある場合、中央制御部 5 0 b は、各鍵蒸留処理に対してデータ通信量を大きくするアルゴリズムに変更するものとしてもよい。

30

【 0 0 8 5 】

シフティング制御部 5 1 b は、第 1 鍵蒸留処理装置 2 0 1 を動作制御するドライバとしての機能する機能部である。また、シフティング制御部 5 1 b は、中央制御部 5 0 b からの動作パラメータまたは実行タイミングの指示および変更に従って、第 1 鍵蒸留処理部 2 1 にシフティング処理を実行させる。また、シフティング制御部 5 1 b は、第 1 鍵蒸留処理部 2 1 がシフティング処理を実行するために利用する基底情報を Q K D 受信機 1 と通信するために、通信部 2 6 の通信制御を実行する。シフティング制御部 5 1 b は、図 3 に示す C P U 2 0 0 により実行されるプログラムによって実現される。なお、上述のように、第 1 鍵蒸留処理部 2 1 によってシフティング処理が実行されるものとしたが、シフティング処理の一部が、シフティング制御部 5 1 b により実行されるものとしてもよい。この場合、第 1 鍵蒸留処理部 2 1、およびシフティング処理の一部を実行するシフティング制御部 5 1 b が「第 1 鍵蒸留処理手段」を構成する。

40

【 0 0 8 6 】

E C 制御部 5 2 b は、第 2 鍵蒸留処理装置 2 0 2 を動作制御するドライバとして機能す

50

る機能部である。また、EC制御部52bは、中央制御部50bからの動作パラメータまたは実行タイミングの指示および変更に従って、第2鍵蒸留処理部22にEC処理を実行させる。また、EC制御部52bは、第2鍵蒸留処理部22がEC処理を実行するために利用するEC情報をQKD受信機1と通信するために、通信部26の通信制御を実行する。EC制御部52bは、図3に示すCPU200により実行させるプログラムによって実現される。なお、上述のように、第2鍵蒸留処理部22によってEC処理が実行されるものとしたが、EC処理の一部が、EC制御部52bにより実行されるものとしてもよい。この場合、第2鍵蒸留処理部22、およびEC処理の一部を実行するEC制御部52bが「第2鍵蒸留処理手段」を構成する。

【0087】

10

PA制御部53bは、第3鍵蒸留処理装置203を動作制御するドライバとして機能する機能部である。また、PA制御部53bは、中央制御部50bからの動作パラメータまたは実行タイミングの指示および変更に従って、第3鍵蒸留処理部23にPA処理を実行させる。また、PA制御部53bは、第3鍵蒸留処理部23がPA処理を実行するために利用するPA情報をQKD受信機1から受信するために、通信部26の通信制御を実行する。PA制御部53bは、図3に示すCPU200により実行させるプログラムによって実現される。なお、上述のように、第3鍵蒸留処理部23によってPA処理が実行されるものとしたが、PA処理の一部が、PA制御部53bにより実行されるものとしてもよい。この場合、第3鍵蒸留処理部23、およびPA処理の一部を実行するPA制御部53bが「第3鍵蒸留処理手段」を構成する。

20

【0088】

なお、上述の中央制御部50b、シフティング制御部51b、EC制御部52bおよびPA制御部53bは、それぞれCPU200で実行されるプログラムによって実現されるものとしたが、これに限定されるものではなく、少なくとも一部の機能がハードウェア回路によって実現されるものとしてもよい。

【0089】

また、制御部20の中央制御部50b、シフティング制御部51b、EC制御部52bおよびPA制御部53bは、機能を概念的に示したものであって、このような構成に限定されるものではない。

【0090】

30

図6は、QKD受信機およびQKD送信機の動作を示すシーケンス図である。図7は、QKD受信機におけるデータの流れを模式的に示す図である。図8は、秘匿性増強処理を説明する図である。図6～8を参照しながら、QKD受信機1およびQKD送信機2による鍵蒸留処理を含めた暗号鍵の生成動作の一連の流れを説明する。なお、QKD受信機1におけるデータの流れを図7に模式的に示したが、QKD送信機2におけるデータの流れについても同様である。

【0091】

<ステップS11>

QKD送信機2の光学処理部24は、例えば、乱数によって発生させたビット列（光子ビット列）に対して、ランダムに発生させた基底情報に基づく状態とした単一光子から構成される光子列を生成する。光学処理部24は、生成した光子列を、量子通信路を介して、QKD受信機1の光学処理部14に送信する。また、光学処理部24は、発生させた光子ビット列および基底情報を第1鍵蒸留処理部21に送る。

40

【0092】

QKD受信機1の光学処理部14は、量子通信路を介して、QKD送信機2の光学処理部24から光子列を受信する。光学処理部14は、受信した光子列を、ランダムに発生させた基底情報に基づいて読み取ることによって光子ビット列を得る。光学処理部14は、光子ビット列および基底情報をQKD受信機1の第1鍵蒸留処理部11に送る。

【0093】

<ステップS12>

50

第1鍵蒸留処理部11は、光学処理部24が光子列を送信するためにランダムに発生させた基底情報を、通信部16および古典通信路を介して受信する。第1鍵蒸留処理部21は、第1鍵蒸留処理部11が光子列を読み取るためにランダムに発生させた基底情報を、通信部26および古典通信路を介して受信する。

【0094】

<ステップS13>

QKD受信機1のシフティング制御部51aは、QKD受信機1の中央制御部50aからの動作パラメータまたは実行タイミングの指示および変更に従って、第1鍵蒸留処理部11にシフティング処理を実行させる。第1鍵蒸留処理部11は、光学処理部14から受信した基底情報と、第1鍵蒸留処理部21から受信した基底情報とを比較して、一致する部分に対応するビットを光子ビット列から抽出して、共有ビット列を生成するシフティング処理を実行する。第1鍵蒸留処理部11は、図7に示すように、蓄積部15に、シフティング処理により生成した共有ビット列を第1中間データ61aとして記憶させると共に、シフティング処理により得られるパラメータ等を含むログデータを第1実行ログ71aとして記憶させる。

10

【0095】

<ステップS14>

QKD送信機2のシフティング制御部51bは、QKD送信機2の中央制御部50bからの動作パラメータまたは実行タイミングの指示および変更に従って、第1鍵蒸留処理部21にシフティング処理を実行させる。第1鍵蒸留処理部21は、光学処理部24から受信した基底情報と、第1鍵蒸留処理部11から受信した基底情報とを比較して、一致する部分に対応するビットを光子ビット列から抽出して、共有ビット列を生成するシフティング処理を実行する。第1鍵蒸留処理部21は、蓄積部25に、シフティング処理により生成した共有ビット列を第1中間データ61bとして記憶させると共に、シフティング処理により得られるパラメータ等を含むログデータを第1実行ログ71bとして記憶させる。

20

【0096】

<ステップS15>

QKD受信機1の第2鍵蒸留処理部12、およびQKD送信機2の第2鍵蒸留処理部22は、古典通信路を介して、共有ビット列の誤りを訂正するための制御データであるEC情報を交換する。

30

【0097】

<ステップS16>

QKD受信機1のEC制御部52aは、中央制御部50aからの動作パラメータまたは実行タイミングの指示および変更に従って、第2鍵蒸留処理部12にEC処理を実行させる。第2鍵蒸留処理部12は、蓄積部15に記憶された第1中間データ61aである共有ビット列を読み出す。第2鍵蒸留処理部12は、古典通信路を介して第2鍵蒸留処理部22と交換したEC情報に基づいて、読み出した共有ビット列のビット誤りを訂正して、訂正後のビット列である訂正後ビット列を生成するEC処理を実行する。第2鍵蒸留処理部12は、図7に示すように、蓄積部15に、EC処理により生成した訂正後ビット列を第2中間データ62aとして記憶させると共に、EC処理により得られるパラメータ等を含むログデータを第2実行ログ72aとして記憶させる。この第2鍵蒸留処理部12が生成した訂正後ビット列は、QKD送信機2の第2鍵蒸留処理部22が、共有ビット列を訂正して生成した訂正後ビット列と一致する。

40

【0098】

<ステップS17>

QKD送信機2のEC制御部52bは、中央制御部50bからの動作パラメータまたは実行タイミングの指示および変更に従って、第2鍵蒸留処理部22にEC処理を実行させる。第2鍵蒸留処理部22は、蓄積部25に記憶された第1中間データ61bである共有ビット列を読み出す。第2鍵蒸留処理部22は、古典通信路を介して第2鍵蒸留処理部12と交換したEC情報に基づいて、読み出した共有ビット列のビット誤りを訂正して、訂

50

正後のビット列である訂正後ビット列を生成する E C 処理を実行する。第 2 鍵蒸留処理部 2 2 は、蓄積部 2 5 に、E C 処理により生成した訂正後ビット列を第 2 中間データ 6 2 b として記憶させると共に、E C 処理により得られるパラメータ等を含むログデータを第 2 実行ログ 7 2 b として記憶させる。この第 2 鍵蒸留処理部 2 2 が生成した訂正後ビット列は、第 2 鍵蒸留処理部 1 2 が、共有ビット列を訂正して生成した訂正後ビット列と一致する。

【 0 0 9 9 】

<ステップ S 1 8 >

Q K D 受信機 1 の第 3 鍵蒸留処理部 1 3 は、古典通信路を介して、Q K D 送信機 2 の第 3 鍵蒸留処理部 2 3 に P A 情報（乱数および暗号鍵の長さ情報等）を送信し、第 3 鍵蒸留処理部 2 3 は、古典通信路を介して、第 3 鍵蒸留処理部 1 3 から P A 情報を受信する。

10

【 0 1 0 0 】

<ステップ S 1 9 >

Q K D 受信機 1 の P A 制御部 5 3 a は、中央制御部 5 0 a からの動作パラメータまたは実行タイミングの指示および変更に従って、第 3 鍵蒸留処理部 1 3 に P A 処理を実行させる。第 3 鍵蒸留処理部 1 3 は、蓄積部 1 5 に記憶された第 2 中間データ 6 2 a である訂正後ビット列を読み出す。第 3 鍵蒸留処理部 1 3 は、古典通信路を介して第 3 鍵蒸留処理部 2 3 に送信した P A 情報に基づいて、第 2 鍵蒸留処理部 1 2 により訂正した誤りの数から、シフティング処理および E C 処理の際に盗聴者に盗聴された可能性のあるビットを取り除いて鍵ビット列（暗号鍵）を生成する P A 処理を実行する。

20

【 0 1 0 1 】

具体的には、P A 処理として、第 3 鍵蒸留処理部 1 3 は、図 8 に示すように、第 2 鍵蒸留処理部 1 2 により生成され、蓄積部 1 5 から読み出した訂正後ビット列の長さ n と、P A 情報に含まれる乱数 r と、暗号鍵の長さ s とから、 $n \times s$ の行列であり乱数 r によりランダムに構成されたハッシュ関数を生成する。そして、第 3 鍵蒸留処理部 1 3 は、訂正後ビット列にハッシュ関数を乗じることによって、長さ s の暗号鍵（鍵ビット列）を生成する。なお、P A 処理の方法は、上述のようなハッシュ関数を用いたものに限定されるものではなく、その他の方法によって実現するものとしてもよい。

【 0 1 0 2 】

<ステップ S 2 0 >

Q K D 送信機 2 の P A 制御部 5 3 b は、中央制御部 5 0 b からの動作パラメータまたは実行タイミングの指示および変更に従って、第 3 鍵蒸留処理部 2 3 に P A 処理を実行させる。第 3 鍵蒸留処理部 2 3 は、蓄積部 2 5 に記憶された第 2 中間データ 6 2 b である訂正後ビット列を読み出す。第 3 鍵蒸留処理部 2 3 は、古典通信路を介して第 3 鍵蒸留処理部 1 3 から受信した P A 情報に基づいて、第 2 鍵蒸留処理部 2 2 により訂正した誤りの数から、シフティング処理および E C 処理の際に盗聴者に盗聴された可能性のあるビットを取り除いて鍵ビット列（暗号鍵）を生成する P A 処理を実行する。第 3 鍵蒸留処理部 2 3 による具体的な P A 処理の方法は、上述した第 3 鍵蒸留処理部 1 3 による P A 処理と方法と同様である。

30

【 0 1 0 3 】

<ステップ S 2 1 >

第 3 鍵蒸留処理部 1 3 は、図 7 に示すように、蓄積部 1 5 に、P A 処理により生成した暗号鍵を鍵データ 6 3 a として記憶させ、管理させると共に、P A 処理により得られるパラメータ等を含むログデータを第 3 実行ログ 7 3 a として記憶させる。蓄積部 1 5 に記憶（管理）された暗号鍵は、必要に応じて、外部のアプリケーションに提供される。

40

【 0 1 0 4 】

<ステップ S 2 2 >

第 3 鍵蒸留処理部 2 3 は、蓄積部 2 5 に、P A 処理により生成した暗号鍵を鍵データ 6 3 b として記憶させ、管理させると共に、P A 処理により得られるパラメータ等を含むログデータを第 3 実行ログ 7 3 b として記憶させる。蓄積部 2 5 に記憶（管理）された暗号

50

鍵は、必要に応じて、外部のアプリケーションに提供される。

【0105】

以上のような動作によって、QKD受信機1およびQKD送信機2において、同一の暗号鍵が生成される。ただし、上述のステップは、それぞれ並行に実行可能であり、例えば、ステップS16およびS17のEC処理が実行されるのと並行して、ステップS13およびS14のシフティング処理が、別のビット列に対して実行されるものとしてもよい。上述の動作によって生成された暗号鍵は、一度しか使用しないいわゆるワンタイムパッドの鍵であるので、上述の動作によって、異なる暗号鍵が繰り返し生成される。

【0106】

以上のように、本実施形態のQKD受信機1では、第1鍵蒸留処理装置101（第1鍵蒸留処理部11）、第2鍵蒸留処理装置102（第2鍵蒸留処理部12）および第3鍵蒸留処理装置103（第3鍵蒸留処理部13）は、それぞれ蓄積部15を介して中間データをやり取りするものとしている。具体的には、第1鍵蒸留処理装置101は、シフティング処理により生成した共有ビット列を、第2鍵蒸留処理装置102に送らずに、蓄積部15に記憶させるものとしている。そして、第2鍵蒸留処理装置102は、蓄積部15に記憶された共有ビット列を読み出し、EC処理により生成した訂正後ビット列を、第3鍵蒸留処理装置103に送らずに、蓄積部15に記憶させるものとしている。さらに、第3鍵蒸留処理装置103は、蓄積部15に記憶された訂正後ビット列を読み出し、PA処理により生成した暗号鍵を、外部のアプリケーション等に直接提供することなく、蓄積部15に記憶させるものとしている。したがって、各鍵蒸留処理装置の処理速度に差があったり、一部が停止または故障した場合であっても、その他の部分は、鍵蒸留処理に必要な中間データが蓄積部15に記憶されていれば、鍵蒸留処理を継続することができる。よって、各鍵蒸留処理装置の一部が故障した場合、他の鍵蒸留処理装置が動作中においても、故障した着脱可能な鍵蒸留処理装置を取り外して交換する等の対応が可能となる。同様に、各鍵蒸留処理装置の独立性が高いため、システム納入先の要件（動作速度要件等）に応じて、鍵蒸留処理装置を容易に入れ替え、最適な量子鍵配送システム500を構成することも可能となる。

【0107】

そもそも、各鍵蒸留処理装置が生成する中間データおよび暗号鍵のブロックサイズはそれぞれ異なるため、中間データおよび暗号鍵を蓄積部15にバッファリングすることは必須である。例えば、PA処理であれば、ブロックサイズは常に大きくした方が生成される暗号鍵のサイズを大きくすることができる一方、EC処理では、ブロックサイズに関連するアルゴリズム上の差異は存在しないため、単純に処理速度が最も高速化できるようにブロックサイズを決定することができることになる。また、鍵蒸留処理の動作パラメータ（例えば、量子ビット誤り率等）に応じて、EC処理で用いるべき参照データ（符号データ）が変化したり、PA処理における暗号鍵のサイズを決定する別のパラメータがシステム運用中に変化する場合がある。このため、各鍵蒸留処理装置が生成する中間データまたは暗号鍵を蓄積部15にバッファリングするために必要な記憶領域は変動し得る。よって、各鍵蒸留処理部に必要な蓄積部15の記憶領域を事前に設計することは難しいため、共通の記憶装置である蓄積部15において全ての中間データおよび暗号鍵をバッファリングし、各鍵蒸留処理装置によって利用できる記憶領域のサイズをシステム運用中にも変更できるように構成することにメリットがある。以上のような点から、各鍵蒸留処理装置が、生成した中間データおよび暗号鍵を、共通の記憶装置である蓄積部15にバッファリングすることによって、システムの可用性が高まるという効果がある。上述の内容は、QKD受信機1だけでなく、QKD送信機2についても同様である。

【0108】

また、本実施形態のQKD受信機1およびQKD送信機2では、鍵蒸留処理の各ステップ（シフティング処理、EC処理およびPA処理）をそれぞれ異なるハードウェアである鍵蒸留処理装置が実行する。これによって、シフティング処理、EC処理、およびPA処理の各鍵蒸留処理において、高速に実行する場合に要求されるハードウェア特性がそれぞ

10

20

30

40

50

れ異なっている、それぞれ種類の異なる専用のハードウェア装置を用いることで、それぞれ個別に高速化が可能なハードウェア装置を選定および利用することができる。例えば、EC処理およびPA処理は、それぞれ用いるアルゴリズムによって、ハードウェアに対する要求スペック（処理並列度、および必要なハードウェア演算器の種類等）が異なる可能性がある。以上のように、鍵蒸留処理の各ステップをそれぞれ異なるハードウェアである鍵蒸留処理装置が実行することによって、各ステップにそれぞれ最適なハードウェア装置を選定および利用することができ、量子鍵配送システム500全体として高速な鍵蒸留処理（量子鍵配送）が実現できる。

【0109】

また、本実施形態では、制御部（制御部10、20）が、蓄積部（蓄積部15、25）に記憶された中間データおよび暗号鍵をモニタリングする。このため、制御部が、各高速鍵蒸留処理装置への入力および出力を個別に直接モニタリングすることが可能となり、メンテナンス性を向上させることができる。また、制御部（CPU100、200）は、各鍵蒸留処理装置と、バス（バス110、210）を介して直接アクセスすることが可能であるため、各鍵蒸留処理装置の動作を直接モニタリング、アップグレード、デバッグおよび調整を行うことが容易となる。例えば、蓄積部（蓄積部15、25）に記憶されている各高速鍵蒸留処理装置の設定ファイルを修正したり、各鍵蒸留処理装置のレジスタに直接アクセスしたりすることが容易となる。

10

【0110】

また、本実施形態では、中間データおよび暗号鍵を共通の蓄積部（蓄積部15、25）に記憶させることによって、データの一貫性の保持が実現される。

20

【0111】

なお、QKD受信機1およびQKD送信機2のいずれにおいても、各鍵蒸留処理装置がハードウェア装置によって構成していなければならないわけではない。例えば、図1に示す量子鍵配送システム500では、QKD送信機2が3つであるのに対し、QKD受信機1は1つである。したがって、QKD受信機1における鍵蒸留処理の負荷がQKD送信機2と比較して大きくなる。よって、量子鍵配送システム500のような構成の場合、QKD受信機1が、ハードウェア装置である各鍵蒸留処理装置を備えるものとして、鍵蒸留処理の動作を高速化させるものとしてもよい。

【0112】

また、各鍵蒸留処理部は、生成した中間データまたは暗号鍵を蓄積部に記憶させる場合、CPUである制御部を介して記憶させるものとしてもよく、DMA（Direct Memory Access）方式によって、直接、蓄積部に記憶させるものとしてもよい。

30

【0113】

本実施形態に係るQKD装置で実行されるプログラムは、ROM（ROM105、205）等に予め組み込まれて提供される。

【0114】

なお、本実施形態に係るQKD装置で実行されるプログラムは、インストール可能な形式または実行可能な形式のファイルでCD-ROM（Compact Disk Read Only Memory）、フレキシブルディスク（FD）、CD-R（Compact Disk Recordable）、DVD（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録してコンピュータプログラムプロダクトとして提供されるように構成してもよい。

40

【0115】

さらに、本実施形態に係るQKD装置で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態および変形例に係るQKD装置で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。

50

【 0 1 1 6 】

本実施形態に係る Q K D 装置で実行されるプログラムは、コンピュータを上述した Q K D 装置の各機能部（中央制御部 5 0 a、5 0 b、シフティング制御部 5 1 a、5 1 b、E C 制御部 5 2 a、5 2 b、および P A 制御部 5 3 a、5 3 b）として機能させ得る。このコンピュータは、C P U 1 0 0、2 0 0 がコンピュータ読取可能な記憶媒体からプログラムを主記憶装置上に読み出して実行することができる。

【 0 1 1 7 】

本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、および変更を行うことができる。この実施形態は、発明の範囲および要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

10

【 符号の説明 】

【 0 1 1 8 】

- 1 Q K D 受信機
- 2、2 a ~ 2 c Q K D 送信機
- 3、3 a ~ 3 d 光ファイバリンク
- 4 光学機器
- 1 0 制御部
- 1 1 第 1 鍵蒸留処理部
- 1 2 第 2 鍵蒸留処理部
- 1 3 第 3 鍵蒸留処理部
- 1 4 光学処理部
- 1 5 蓄積部
- 1 6 通信部
- 2 0 制御部
- 2 1 第 1 鍵蒸留処理部
- 2 2 第 2 鍵蒸留処理部
- 2 3 第 3 鍵蒸留処理部
- 2 4 光学処理部
- 2 5 蓄積部
- 2 6 通信部
- 5 0 a、5 0 b 中央制御部
- 5 1 a、5 1 b シフティング制御部
- 5 2 a、5 2 b E C 制御部
- 5 3 a、5 3 b P A 制御部
- 6 1 a、6 1 b 第 1 中間データ
- 6 2 a、6 2 b 第 2 中間データ
- 6 3 a、6 3 b 鍵データ
- 7 1 a、7 1 b 第 1 実行ログ
- 7 2 a、7 2 b 第 2 実行ログ
- 7 3 a、7 3 b 第 3 実行ログ
- 1 0 0 C P U
- 1 0 1 第 1 鍵蒸留処理装置
- 1 0 2 第 2 鍵蒸留処理装置
- 1 0 3 第 3 鍵蒸留処理装置
- 1 0 4 光学処理装置
- 1 0 5 R O M
- 1 0 6 R A M
- 1 0 7 記憶装置

20


30

40


50

- 1 0 8 通信 I / F
- 1 1 0 バス
- 2 0 0 C P U
- 2 0 1 第 1 鍵蒸留処理装置
- 2 0 2 第 2 鍵蒸留処理装置
- 2 0 3 第 3 鍵蒸留処理装置
- 2 0 4 光学処理装置
- 2 0 5 R O M
- 2 0 6 R A M
- 2 0 7 記憶装置
- 2 0 8 通信 I / F
- 2 1 0 バス
- 5 0 0、5 0 0 a 量子鍵配送システム


【 図 1 】




【 図 2 】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



フロントページの続き

- (72)発明者 高橋 莉里香
東京都港区芝浦一丁目1番1号 株式会社東芝内
- (72)発明者 村上 明
東京都港区芝浦一丁目1番1号 株式会社東芝内

審査官 金木 陽一

- (56)参考文献 特開2007-53590(JP,A)
特開2009-21002(JP,A)
特表2010-506432(JP,A)
特開2011-44768(JP,A)
田中 聡寛ほか, 量子鍵配送技術の高速化の為の鍵抽出高速化エンジンの開発, 電子情報通信学会技術研究報告, 2011年 1月20日, Vol. 110, No. 392, pp. 25-30, OCS2010-103

- (58)調査した分野(Int.Cl., DB名)
H04L 9/12