## (12) 特許公報(B2)

(11) 特許番号

## 特許第6181203号

(P6181203)

(全 24 頁)

(45)発行日 平成29年8月16日 (2017.8.16)

(19) 日本国特許庁(JP)

(24) 登録日 平成29年7月28日 (2017.7.28)

請求項の数 15

(51) Int.Cl.			FΙ		
G02F	1/1368	(2006.01)	GO2F	1/1368	
H01L	21/28	(2006.01)	HO1L	21/28	301B
H01L	<i>29/78</i> 6	(2006.01)	HO1L	29/78	618B
			HO1L	29/78	612B

(21) 出願番号	特願2015-552346 (P2015-552346)	(73)特許権者 000005049				
(86) (22) 出願日	平成26年8月28日 (2014.8.28)		シャーフ	/株式会	社	
(86) 国際出願番号	PCT/JP2014/072615		大阪府堺	肺堺⊵	【匠町1番地	
(87) 国際公開番号	W02015/087586	(74)代理人	10010168	83		
(87) 国際公開日	平成27年6月18日 (2015.6.18)		弁理士	奥田	誠司	
審査請求日	平成28年6月6日 (2016.6.6)	(74)代理人	10015500	00		
(31) 優先権主張番号	特願2013-254917 (P2013-254917)		弁理士	喜多	修市	
(32) 優先日	平成25年12月10日 (2013.12.10)	(74)代理人	10013993	30		
(33) 優先権主張国	日本国(JP)		弁理士	山下	亮司	
		(74)代理人	10012592	22		
			弁理士	三宅	章子	
		(74)代理人	10013570	03		
			弁理士	岡部	英隆	
		(74)代理人	10018498	85		
			弁理士	田中	悠	

Ħ

最終頁に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

基板と、前記基板上に、行方向および列方向を有するマトリクス状に配列された複数の 画素領域と、<u>それぞれが前記行方向に略平行に延設された複数のゲートラインと、それぞ</u> れが前記列方向に略平行に延設された複数のソースラインとを備えた半導体装置であって

前記複数の画素領域のそれぞれは、

前記基板に支持された薄膜トランジスタであって、ゲート電極、前記ゲート電極を覆 うゲート絶縁層、前記ゲート絶縁層上に形成された酸化物半導体層、および、前記酸化物 半導体層に電気的に接続されたソース電極およびドレイン電極を有する、薄膜トランジス タと、

前記酸化物半導体層と同一の酸化物膜から形成された金属酸化物層と、

前記薄膜トランジスタおよび前記金属酸化物層を覆う層間絶縁層と、

前記層間絶縁層上に設けられ、かつ、前記ドレイン電極に電気的に接続された画素電 極と

を有しており、

前記金属酸化物層は導電体領域を含み、

前記画素電極は、前記層間絶縁層を介して前記導電体領域の少なくとも一部と重なっており、

前記複数の画素領域は、第1画素領域、および、前記第1画素領域と前記列方向に隣接 <sup>20</sup>

する第2画素領域を有し、

\_\_\_前記第1画素領域および前記第2画素領域における前記金属酸化物層の前記導電体領域 は、互いに電気的に接続されている、半導体装置。

(2)

【請求項2】

前記第1画素領域における前記金属酸化物層と、前記第2画素領域における前記金属酸 化物層とは一体的に形成されている、請求項<u>1</u>に記載の半導体装置。

【請求項3】

前記複数のソースラインと同じ導電膜から形成され、かつ、前記第1および第2画素領 域を横切るように前記列方向に延設された接続配線をさらに備え、

前記第1画素領域および前記第2画素領域における前記金属酸化物層の前記導電体領域 10 は、前記接続配線を介して互いに電気的に接続されている、請求項<u>1</u>に記載の半導体装置

【請求項4】

前記複数のソースラインと同一の導電膜から形成され、かつ、互いに分離された第1お よび第2の接続部をさらに備え、

前記第2画素領域における前記金属酸化物層の前記導電体領域は、前記第1の接続部に よって、前記第1画素領域における前記金属酸化物層の前記導電体領域と電気的に接続さ れ、かつ、前記第2の接続部によって、前記第2画素領域と前記列方向に隣接する他の画 素領域における前記金属酸化物層の前記導電体領域と電気的に接続されている、請求項<u>1</u> に記載の半導体装置。

【請求項5】

前記複数の画素領域のそれぞれは、前記層間絶縁層に形成されたコンタクトホール内で 前記ドレイン電極と前記画素電極とが直接接するコンタクト部をさらに有し、

前記基板の法線方向から見たとき、前記コンタクト部は、前記薄膜トランジスタと前記 列方向に隣接して配置されている、請求項<u>1</u>から<u>4</u>のいずれかに記載の半導体装置。

【請求項6】

前記複数のゲートラインは、前記第1画素領域における前記ゲート電極と電気的に接続 された第1のゲートラインを含み、

前記基板の法線方向から見たとき、前記第1のゲートラインは、第1部分と、前記第1 部分よりも幅の小さい第2部分とを含んでおり、

30

20

前記基板の法線方向から見たとき、前記第1画素領域における前記酸化物半導体層の少なくとも一部は、前記第1部分と重なるように配置されており、前記接続配線または前記 第1の接続部は前記第2部分を跨いで延設されている、請求項<u>3</u>または<u>4</u>に記載の半導体 装置。

【請求項7】

前記金属酸化物層は、半導体領域をさらに含み、

前記半導体領域は前記金属酸化物層の周縁部に位置している請求項1から<u>6</u>のいずれか に記載の半導体装置。

【請求項8】

前記層間絶縁層は、第1絶縁膜と、前記第1絶縁膜上に設けられた第2絶縁膜とを含み <sup>40</sup>

前記第1絶縁膜は、前記金属酸化物層上に開口を有しており、

前記導電体領域は、前記金属酸化物層のうち前記開口によって露出された部分を含み、 前記半導体領域は、前記金属酸化物層のうち前記第1絶縁膜で覆われた部分を含む、請求 項7に記載の半導体装置。

【請求項9】

前記層間絶縁層のうち前記金属酸化物層の前記導電体領域と前記画素電極との間に位置 する部分は、前記第2絶縁膜を含み、かつ、前記第1絶縁膜を含まない請求項<u>8</u>に記載の 半導体装置。

【請求項10】

前記酸化物半導体層および前記金属酸化物層は、In、GaおよびZnのうち少なくと も1種の金属元素を含む請求項1から<u>9</u>のいずれかに記載の半導体装置。

【請求項11】

前記酸化物半導体層および前記金属酸化物層は、結晶質部分を含む、請求項<u>10</u>に記載の半導体装置。

【請求項12】

基板と、行方向および列方向を有するマトリクス状に配列された複数の画素領域と、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、それぞれが前記行方向に 略平行に延設された複数のゲートラインと、それぞれが前記列方向に略平行に延設された 、複数のソースラインとを備えた半導体装置の製造方法であって、

前記複数の画素領域は、前記列方向に隣接する第1および第2画素領域を含み、

前記第1および第2画素領域のそれぞれにおいて、

(a)前記基板上に、ゲート電極および前記ゲート電極を覆うゲート絶縁層を形成する 工程と、

(b)前記ゲート絶縁層上に、酸化物半導体膜を形成し、これをパターニングすること により、酸化物半導体層および金属酸化物層をそれぞれ形成する工程であって、前記酸化 物半導体層は、少なくとも一部が前記ゲート絶縁層を介して前記ゲート電極と重なるよう に配置される、工程と、

(c)前記酸化物半導体層と接するソース電極およびドレイン電極を形成する、工程と、

20

10

(d)前記ソース電極および前記ドレイン電極と前記金属酸化物層とを覆うように第1 絶縁膜を形成し、前記第1絶縁膜に、前記ドレイン電極の一部を露出する第1開口と、前 記金属酸化物層の一部を露出する第2開口とを形成する工程と、

(e)前記金属酸化物層のうち前記第2開口によって露出された部分を導体化して導電 体領域を形成するとともに、前記金属酸化物層のうち導体化されなかった部分は半導体領 域として残る工程と、

(f)前記第1絶縁膜上および前記第1および第2開口内に第2絶縁膜を形成し、前記 第2絶縁膜のうち前記第1開口内に位置する部分を除去することにより、前記第1および 第2絶縁膜を貫通し、且つ、前記ドレイン電極を露出するコンタクトホールを形成する工 程と、

30

(g)前記第2絶縁膜上および前記コンタクトホール内に画素電極を形成する工程であって、前記画素電極は、前記コンタクトホール内で前記ドレイン電極と接し、且つ、前記 金属酸化物層の前記導電体領域の少なくとも一部と前記第2絶縁膜を介して重なるように 配置される、工程と

を包含する半導体装置の製造方法。

【請求項13】

前記工程(b)において、前記第1および第2画素領域における前記金属酸化物層を一体的に形成する、請求項12に記載の半導体装置の製造方法。

【請求項14】

前記第1および第2画素領域における前記金属酸化物層を互いに電気的に接続する接続 40 配線を形成する工程をさらに含み、前記接続配線は、前記ソースおよびドレイン電極と同 じ導電膜から形成される、請求項<u>12</u>に記載の半導体装置の製造方法。

【請求項15】

互いに分離された第1および第2の接続部を形成する工程をさらに含み、前記第1の接 続部は、前記第1および第2画素領域における前記金属酸化物層を接続するように配置さ れ、前記第2の接続部は、前記第2画素領域および前記第2画素領域に前記列方向に隣接 する他の画素領域における前記金属酸化物層を接続するように配置される、請求項<u>12</u>に 記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、酸化物半導体を用いた半導体装置およびその製造方法に関する。

【背景技術】

【0002】

液晶表示装置等に用いられるアクティブマトリクス基板は、画素毎に薄膜トランジスタ (Thin Film Transistor;以下、「TFT」)などのスイッチング 素子を備えている。このようなスイッチング素子としては、従来から、アモルファスシリ コン膜を活性層とするTFT(以下、「アモルファスシリコンTFT」)や多結晶シリコ ン膜を活性層とするTFT(以下、「多結晶シリコンTFT」)が広く用いられている。 【0003】

近年、TFTの活性層の材料として、アモルファスシリコンや多結晶シリコンに代わっ て、酸化物半導体を用いることが提案されている。このようなTFTを「酸化物半導体T FT」と称する。酸化物半導体は、アモルファスシリコンよりも高い移動度を有している 。このため、酸化物半導体TFTは、アモルファスシリコンTFTよりも高速で動作する ことが可能である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで 形成されるため、大面積が必要とされる装置にも適用できる。酸化物半導体TFTを備え るアクティブマトリクス基板(以下、「TFT基板」)は、例えば特許文献1に開示され ている。

[0004]

また、例えば特許文献2には、酸化物半導体膜の一部を低抵抗化することにより、TF 20 Tの活性層となる半導体層と、画素電極などの導電体層とを一体的に形成することが開示 されている。特許文献2には、上記の低抵抗化処理により、酸化物半導体TFTを備える TFT基板をより低いコストで製造できる旨が記載されている。

【0005】

特許文献1および2などに開示された従来のTFT基板を液晶表示装置に用いる場合、 TFT基板には、必要に応じて、補助容量が設けられる。補助容量は、補助容量電極(または補助容量配線)と、画素電極と、それらの間に位置する誘電体層とから構成され得る。 。補助容量電極は、例えば、ゲート配線と同じ導電膜から形成される。

【先行技術文献】

【特許文献】 【0006】 【特許文献1】特開2003-86808号公報 【特許文献2】特開2008-40343号公報 【発明の概要】

【発明が解決しようとする課題】

【0007】

TFT基板に補助容量を設ける場合、上述したように、ゲート配線と同じ導電膜(通常 は金属膜)から補助容量電極を形成すると、製造プロセスを複雑にすることなく、各画素 内に補助容量を形成することが可能である。しかしながら、補助容量電極の分だけ開口率 および光透過率が低下するという問題がある。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 

また、本発明者が検討したところ、例えば特許文献2に開示されたTFT基板では、画素全体に占める画素電極の面積の割合が小さいので、開口率がさらに低下するおそれがあることも分かった。詳細は後述する。

[0009]

本発明は上記事情に鑑みてなされたものであり、本発明の一実施形態は、簡便なプロセ スで製造することができ、且つ、従来よりも高い開口率および透過率を実現することが可 能な半導体装置およびその製造方法を提供することを目的とする。 【課題を解決するための手段】

[0010]

30

40

本発明による一実施形態の半導体装置は、基板と、前記基板上に、行方向および列方向 を有するマトリクス状に配列された複数の画素領域とを備えた半導体装置であって、前記 複数の画素領域のそれぞれは、前記基板に支持された薄膜トランジスタであって、ゲート 電極、前記ゲート電極を覆うゲート絶縁層、前記ゲート絶縁層上に形成された酸化物半導 体層、および、前記酸化物半導体層に電気的に接続されたソース電極およびドレイン電極 を有する、薄膜トランジスタと、前記酸化物半導体層と同一の酸化物膜から形成された金 属酸化物層と、前記薄膜トランジスタおよび前記金属酸化物層を覆う層間絶縁層と、前記 層間絶縁層上に設けられ、かつ、前記ドレイン電極に電気的に接続された画素電極とを有 しており、前記金属酸化物層は導電体領域を含み、前記画素電極は、前記層間絶縁層を介 して前記導電体領域の少なくとも一部と重なっている。

[0011]

ある実施形態において、それぞれが前記行方向に略平行に延設された複数のゲートライ ンと、それぞれが前記列方向に略平行に延設された複数のソースラインとをさらに備え、 前記複数の画素領域は、第1画素領域、および、前記第1画素領域と前記列方向に隣接す る第2画素領域を有し、前記第1画素領域および前記第2画素領域における前記金属酸化 物層の前記導電体領域は、互いに電気的に接続されている。

【0012】

ある実施形態において、前記第1画素領域における前記金属酸化物層と、前記第2画素 領域における前記金属酸化物層とは一体的に形成されている。

【0013】

ある実施形態において、前記複数のソースラインと同じ導電膜から形成され、かつ、前 記第1および第2画素領域を横切るように前記列方向に延設された接続配線をさらに備え 、前記第1画素領域および前記第2画素領域における前記金属酸化物層の前記導電体領域 は、前記接続配線を介して互いに電気的に接続されている。

【0014】

ある実施形態において、前記複数のソースラインと同一の導電膜から形成され、かつ、 互いに分離された第1および第2の接続部をさらに備え、前記第2画素領域における前記 金属酸化物層の前記導電体領域は、前記第1の接続部によって、前記第1画素領域におけ る前記金属酸化物層の前記導電体領域と電気的に接続され、かつ、前記第2の接続部によ って、前記第2画素領域と前記列方向に隣接する他の画素領域における前記金属酸化物層 の前記導電体領域と電気的に接続されている。

[0015]

ある実施形態において、前記複数の画素領域のそれぞれは、前記層間絶縁層に形成され たコンタクトホール内で前記ドレイン電極と前記画素電極とが直接接するコンタクト部を さらに有し、前記基板の法線方向から見たとき、前記コンタクト部は、前記薄膜トランジ スタと前記列方向に隣接して配置されている。

【0016】

ある実施形態において、前記複数のゲートラインは、前記第1画素領域における前記ゲ ート電極と電気的に接続された第1のゲートラインを含み、前記基板の法線方向から見た とき、前記第1のゲートラインは、第1部分と、前記第1部分よりも幅の小さい第2部分 とを含んでおり、前記基板の法線方向から見たとき、前記第1画素領域における前記酸化 物半導体層の少なくとも一部は、前記第1部分と重なるように配置されており、前記接続 配線または前記第1の接続部は前記第2部分を跨いで延設されている。

[0017]

ある実施形態において、前記金属酸化物層は、半導体領域をさらに含み、前記半導体領 域は前記金属酸化物層の周縁部に位置している。

【0018】

ある実施形態において、前記層間絶縁層は、第1絶縁膜と、前記第1絶縁膜上に設けられた第2絶縁膜とを含み、前記第1絶縁膜は、前記金属酸化物層上に開口を有しており、前記導電体領域は、前記金属酸化物層のうち前記開口によって露出された部分を含み、前

10

20

30

記半導体領域は、前記金属酸化物層のうち前記第1絶縁膜で覆われた部分を含む。 【0019】

ある実施形態において、前記層間絶縁層のうち前記金属酸化物層の前記導電体領域と前 記画素電極との間に位置する部分は、前記第2絶縁膜を含み、かつ、前記第1絶縁膜を含 まない。

[0020]

ある実施形態において、前記酸化物半導体層および前記金属酸化物層は、In、GaおよびZnのうち少なくとも1種の金属元素を含む。

【0021】

ある実施形態において、前記酸化物半導体層および前記金属酸化物層は、結晶質部分を <sup>10</sup> 含む。

[0022]

本発明による一実施形態の半導体装置の製造方法は、基板と、行方向および列方向を有 するマトリクス状に配列された複数の画素領域と、前記複数の画素領域のそれぞれに配置 された薄膜トランジスタと、それぞれが前記行方向に略平行に延設された複数のゲートラ インと、それぞれが前記列方向に略平行に延設された、複数のソースラインとを備えた半 導体装置の製造方法であって、前記複数の画素領域は、前記列方向に隣接する第1および 第2回素領域を含み、前記第1および第2回素領域のそれぞれにおいて、(a)前記基板 上に、ゲート電極および前記ゲート電極を覆うゲート絶縁層を形成する工程と、(b)前 記ゲート絶縁層上に、酸化物半導体膜を形成し、これをパターニングすることにより、酸 化物半導体層および金属酸化物層をそれぞれ形成する工程であって、前記酸化物半導体層 は、少なくとも一部が前記ゲート絶縁層を介して前記ゲート電極と重なるように配置され る、工程と、(c)前記酸化物半導体層と接するソース電極およびドレイン電極を形成す る、工程と、(d)前記ソース電極および前記ドレイン電極と前記金属酸化物層とを覆う ように第1絶縁膜を形成し、前記第1絶縁膜に、前記ドレイン電極の一部を露出する第1 開口と、前記金属酸化物層の一部を露出する第2開口とを形成する工程と、(e)前記金 属酸化物層のうち前記第2開口によって露出された部分を導体化して導電体領域を形成す るとともに、前記金属酸化物層のうち導体化されなかった部分は半導体領域として残る工 程と、(f)前記第1絶縁膜上および前記第1および第2開口内に第2絶縁膜を形成し、 前記第2絶縁膜のうち前記第1開口内に位置する部分を除去することにより、前記第1お よび第2絶縁膜を貫通し、且つ、前記ドレイン電極を露出するコンタクトホールを形成す る工程と、(g)前記第2絶縁膜上および前記コンタクトホール内に画素電極を形成する 工程であって、前記画素電極は、前記コンタクトホール内で前記ドレイン電極と接し、且 つ、前記金属酸化物層の前記導電体領域の少なくとも一部と前記第2絶縁膜を介して重な るように配置される、工程とを包含する。

【0023】

ある実施形態において、前記工程(b)において、前記第1および第2画素領域におけ る前記金属酸化物層を一体的に形成する。

【0024】

ある実施形態において、前記第1および第2画素領域における前記金属酸化物層を互い 40 に電気的に接続する接続配線を形成する工程をさらに含み、前記接続配線は、前記ソース およびドレイン電極と同じ導電膜から形成される。

【0025】

ある実施形態において、互いに分離された第1および第2の接続部を形成する工程をさらに含み、前記第1の接続部は、前記第1および第2画素領域における前記金属酸化物層 を接続するように配置され、前記第2の接続部は、前記第2画素領域および前記第2画素 領域に前記列方向に隣接する他の画素領域における前記金属酸化物層を接続するように配 置される。

【発明の効果】

[0026]

20

本発明の実施形態によると、簡便なプロセスで製造することができ、且つ、高い開口率 および透過率を実現することが可能な酸化物半導体 TFTを備える半導体装置を提供でき る。

【図面の簡単な説明】

【0027】

【図1】(a)および(b)は、それぞれ、本発明による第1の実施形態の半導体装置1 01の平面図および断面図である。

【図2】(a)から(f)は、それぞれ、第1の実施形態の半導体装置101の製造方法 を説明するための工程断面図である。

【図3】(a)および(b)は、それぞれ、本発明による第2の実施形態の半導体装置1 10 02の平面図および断面図である。

【図4】(a)から(d)は、それぞれ、第2の実施形態の半導体装置102の製造方法 を説明するための工程断面図である。

【図5】(a)から(d)は、それぞれ、第2の実施形態の半導体装置102の製造方法の他の例を説明するための工程断面図である。

【図6】(a)および(b)は、それぞれ、本発明による第3の実施形態の半導体装置1 03の平面図および断面図である。

【図7】本発明による実施形態の半導体装置を用いた表示装置を例示する断面図である。 【図8】(a)および(b)は、それぞれ、特許文献2に開示されたTFT基板の平面図 および断面図である。

20

【図9】(a)は、従来のTFT基板に補助容量配線を設けた参考例のTFT基板における一画素を示す平面図であり、(b)は、第1の実施形態のTFT基板101の一画素を示す平面図である。

【図10】TFT基板101の一例を示す模式的な平面図である。

【発明を実施するための形態】

[0028]

(第1の実施形態)

以下、図面を参照しながら本発明の第1の実施形態を説明する。

[0029]

図1(a)は、本実施形態の半導体装置(TFT基板)101の平面図である。図1( 30 b)は、図1(a)中のA-A'線に沿った断面図であり、半導体装置101におけるT FT10および補助容量20を示す。なお、本明細書において、「半導体装置」とは、T FTおよび容量素子を備えた装置であればよく、TFT基板およびTFT基板を有する表 示装置などを広く含む。

[0030]

 TFT基板101は、例えば、VA(Vertical Alignment)モード

 で表示を行う液晶表示装置に用いられる。液晶表示装置は、行方向および列方向を有する

 マトリクス状に配置された複数の画素を有している。TFT基板101は、表示装置の複数の画素に対応する複数の領域(以下、「画素領域」)Pixを有している。図1(a)

 は、複数の画素領域Pixのうち、列方向に隣接された2つの画素領域Pix1、Pix

 2を示している。

【0031】

o

TFT基板101は、基板1と、列方向に略平行に延設された複数のソースライン(ソ ースバスラインともいう。)Sと、行方向に略平行に延設された複数のゲートライン(ゲ ートバスラインともいう。)Gとを有している。行方向および列方向は、互いに直交して いてもよい。行方向および列方向は、それぞれ、液晶表示装置の表示面における水平方向 および垂直方向であってもよい。基板1の法線方向から見たとき、ソースラインSおよび ゲートラインGによって包囲された領域が、それぞれ、「画素領域Pix」となる。各画 素領域Pixには、TFT10、金属酸化物層7Bおよび画素電極15が形成されている

50

[0032]

図1(a)には、複数のソースラインSのうち隣接する2つのソースラインS(n)、 S(n+1)と、隣接する3つのゲートラインG(m-1)、G(m)、G(m+1)と が示されている(nおよびmは自然数)。ソースラインS(n)、S(n+1)およびゲ ートラインG(m-1)、G(m)によって包囲された領域を「第1画素領域Pix1」 、ソースラインS(n)、S(n+1)およびゲートラインG(m)、G(m+1)によ って包囲された領域を「第2画素領域Pix2」と称する。

(8)

【0033】

第1 画素領域 P i x 1 における T F T 1 0 のゲート電極 3 は、ゲートライン G ( m ) に 電気的に接続され、ソース電極 9 s は、ソースライン S ( n ) に電気的に接続されている <sup>1</sup> 。同様に、第2 画素領域 P i x 2 における T F T 1 0 のゲート電極 3 は、ゲートライン G ( m + 1 ) に電気的に接続され、ソース電極 9 s は、ソースライン S ( n ) 電気的に接続 されている。

【0034】

各画素領域 P i x の T F T 1 0 は、基板 1 に支持されている。 T F T 1 0 は、ゲート電 極 3 、ゲート電極 3 を覆うゲート絶縁層 5 、ゲート絶縁層 5 上に形成された酸化物半導体 層 7 A、および、ソース電極 9 s およびドレイン電極 9 d を有するボトムゲート構造の T F T である。酸化物半導体層 7 A は、少なくともチャネル領域がゲート絶縁層 5 を介して ゲート電極 3 と重なるように配置されている。本実施形態では、ゲートライン G のうち酸 化物半導体層 7 A とゲート絶縁層 5 を介して重なる部分がゲート電極 3 となる。ソースお よびドレイン電極 9 s、9 d は、酸化物半導体層 7 A のチャネル領域の両側にそれぞれ電 気的に接続されている。ソースおよびドレイン電極 9 s、9 d は、それぞれ、酸化物半導 体層 7 A と直接接していてもよい。本実施形態では、ソースライン S のうち酸化物半導体 層 7 A と接する部分がソース電極 9 s である。ソース電極 9 s は、ソースライン S に電気 的に接続され、ドレイン電極 9 d は画素電極 1 5 に電気的に接続されている。また、T F T 1 0 は、層間絶縁層 1 3 で覆われている。

【0035】

金属酸化物層7Bは、酸化物半導体層7Aと同一の酸化物膜から形成されている。金属酸化物層7Bは、導電体領域70cを含んでいる。導電体領域70cは、TFT10の酸化物半導体層7Aよりも抵抗の低い領域であり、例えば、酸化物半導体膜に低抵抗化処理を行うことによって形成される。ここでは、導電体領域70cは、酸化物半導体層7Aの 表面近傍に形成されている。なお、導電体領域70cは、酸化物半導体層7Aの厚さ方向に亘って形成されていてもよい。図示するように、金属酸化物層7Bは、導電体領域70 cの他に、半導体領域70iを含んでもよい。半導体領域70iは、基板1の法線方向から見たとき、金属酸化物層7Bの周縁部に位置していてもよい。

【0036】

画素電極15は、透明な導電材料(例えばITO)から形成されている。画素電極15 は層間絶縁層13上に設けられ、層間絶縁層13に形成されたコンタクトホール内でTF T10のドレイン電極9dに電気的に接続されている。この接続部分を「コンタクト部」 17と称する。

【0037】

画素電極15は、また、層間絶縁層13を介して、金属酸化物層7Bの導電体領域70 cの少なくとも一部と重なるように配置されている。これにより、導電体領域70cを下 層電極(補助容量配線または補助容量電極ともいう。)、画素電極15を上層電極とし、 層間絶縁層13のうちこれらの電極の間に位置する部分を誘電体層とする補助容量20が 形成される。補助容量20の上層電極(画素電極15)および下層電極(導電体領域70 c)は、それぞれ透明な導電材料から形成されている。補助容量20は、例えば液晶表示 装置において、液晶容量と電気的に並列に接続される。

【 0 0 3 8 】

このように、本実施形態によると、酸化物半導体層7Aと同じ酸化物膜を利用して補助 50

30

容量20の下層電極を形成するので、プロセスを複雑にすることなく、画素領域Pix内 に補助容量20を形成できる。補助容量20は透明材料から構成されている。このため、 開口率を低下させることなく、所望の面積(基板1の法線方向から見たときの面積)を有 する補助容量20を設けることができ、十分な補助容量値を確保できる。 【0039】

(9)

列方向に隣接する2つの画素領域Pix1、Pix2における金属酸化物層7Bの導電 体領域70cは、互いに電気的に接続されていてもよい。図示していないが、列方向に配 列された全ての画素領域Pixにおける導電体領域70cが互いに電気的に接続されてい てもよい。これにより、複数の画素領域Pixの導電体領域70c(補助容量電極として 機能する)に、共通の補助容量電圧(Cs電圧)を供給し得る。

【0040】

本実施形態では、隣接する第1および第2画素領域Pix1、Pix2における金属酸 化物層7Bは、一体的に形成されており、それぞれの導電体領域70cは連続している。 言い換えると、基板1の法線方向から見たとき、画素領域Pix1、Pix2の金属酸化 物層7Bは、第1画素領域Pix1から、ゲートラインG(ここではゲートラインG(m ))を跨いで第2画素領域Pix2に延設された金属酸化物配線を構成している。

【0041】

各列に配列された3以上の画素領域Pix、好ましくは各列に配列された全ての画素領 域Pixにおける金属酸化物層7Bは一体的に形成されていてもよい。例えば、列方向に 配列された複数の画素領域Pixの金属酸化物層7Bが一体となり、複数のゲートライン Gを跨いで列方向に延設された金属酸化物配線を構成していてもよい。

【0042】

本実施形態では、各画素領域 P i x において、ソースライン S とゲートライン G とが交 差する部分の近傍に T F T 1 0 が配置されている。また、画素電極 1 5 と、T F T 1 0 の ドレイン電極 9 d とを電気的に接続するためのコンタクト部 1 7 は、T F T 1 0 と列方向 に隣接して配置されている。図示する例では、基板 1 の法線方向から見たとき、第 1 画素 電極 P i x 1 における T F T 1 0 は、ソースライン S ( n ) とゲートライン G ( m ) との 交点付近に位置しており、コンタクト部 1 7 は、ソースライン S ( n )、ゲートライン G ( m ) および金属酸化物層 7 B に包囲された領域に配置されている。このような構成によ り、開口率を低下させずに、列方向に隣接する 2 つの画素領域 P i x における金属酸化物 層 7 B を互いに接続することが可能になる。

【0043】

TFT10を覆う層間絶縁層13は、補助容量20の誘電体層としても機能する。本実施形態における層間絶縁層13は、第1絶縁膜11と、第1絶縁膜11上に設けられた第2絶縁膜12とを含んでいる。第1絶縁膜11は、金属酸化物層7B上に開口を有している。金属酸化物層7Bの導電体領域70cは、金属酸化物層7Bのうち第1絶縁膜11の開口によって露出された部分を含む。一方、半導体領域70iは、金属酸化物層7Bのうち第1絶縁膜11で覆われた部分を含む。第1絶縁膜11の開口には、導電体領域70cと接するように第2絶縁膜12が形成されている。層間絶縁層13のうち補助容量20の下層電極(導電体領域70c)と上層電極(画素電極15)との間に位置する部分は、第2絶縁膜12を含み、かつ、第1絶縁膜11を含まない。つまり、層間絶縁層13のうちの主として第2絶縁膜12が、補助容量20の誘電体層として機能する。

上記のような構成は、第1絶縁膜11をマスクとして、金属酸化物層7Bの低抵抗化処理(後述するプラズマ処理など)を行うことによって得られる。ただし、低抵抗化処理の条件によっては、基板1の法線方向から見たとき、導電体領域70cは第1絶縁膜11の 開口よりも一回り大きくなり、第1絶縁膜11の端部と重なる場合がある。 【0045】

なお、層間絶縁層13は、上記のような2層構造に限定されず、3層以上の積層構造を 有していてもよい。あるいは、層間絶縁層13は単一の絶縁膜であってもよい。その場合

10

30

20

、絶縁膜を堆積した後、ハーフトーン露光を利用して絶縁膜上にレジスト層を形成し、絶 縁膜のエッチングを行ってもよい。これにより、絶縁膜にドレイン電極9dを露出するコ ンタクトホールを形成するとともに、絶縁膜のうち金属酸化物層7B上に位置する部分( 補助容量20の誘電体層となる部分)の表面を露出する。この後、レジスト層をマスクと して低抵抗化処理を行い、絶縁膜(絶縁膜の露出部分)越しに、その下方にある金属酸化 物層7Bの低抵抗化を行ってもよい。

【0046】

基板1の法線方向から見たとき、ゲートラインGは、第1部分と、第1部分よりも幅の 小さい第2部分とを含んでいてもよい。TFT10の酸化物半導体層7Aのチャネル領域 は、ゲートラインGの第1部分と重なるように配置されている。図示するように、酸化物 半導体層7A全体が、ゲートラインGの第1部分と重なっていてもよい。これにより、ゲ ートラインGが酸化物半導体層7Aの遮光膜としても機能するので、酸化物半導体層7A に光が入射することによるTFT特性の変動を抑制できる。また、ゲートラインGのうち TFT10と重ならない部分の幅を小さく抑えることにより、ゲートラインGに起因する 開口率の低下を抑制できる。列方向に隣接する2つの画素領域Pix1、Pix2の金属 酸化物層7Bは、それらの画素領域Pixの間に位置するゲートラインG(m)の第2部 分を跨ぐように一体的に形成されていてもよい。

【0047】

ゲート電極3は、ゲートラインGと電気的に接続されていればよく、ゲートラインGと 同じ導電膜から形成されていてもよい。ゲート電極3はゲートラインGと一体的に形成さ れていてもよい。例えば、ゲート電極3は、ゲートラインGの一部であってもよい。すな わち、ゲートラインGのうちTFT10の酸化物半導体層7Aのチャネル領域と重なる部 分が、ゲート電極3として機能してもよい。また、基板1の法線方向から見たとき、ゲー トラインGは所定の方向に延びる部分と、その部分から上記所定の方向とは異なる方向に 延びる延出部分とを有し、延出部分がゲート電極3として機能してもよい。 【0048】

ソース電極9sおよびドレイン電極9dは、ソースラインSと同じ導電膜から形成され ていてもよい。ソース電極9sはソースラインSと電気的に接続されていればよく、ソー スラインSと一体的に形成されていてもよい。例えば、ソース電極9sは、ソースライン Gの一部であってもよい。すなわち、ソースラインGのうちTFT10の酸化物半導体層 7Aと接する部分が、ソース電極9sとして機能してもよい。また、基板1の法線方向か ら見たとき、ソースラインSは所定の方向に延びる部分と、その部分から上記所定の方向 とは異なる方向に延びる延出部分とを有し、延出部分がソース電極9sとして機能しても よい。

## [0049]

本実施形態では、基板1の法線方向から見たとき、ソースラインSは、酸化物半導体層 7 Aを横切って延びている。ソースラインSのうち酸化物半導体層7 Aの上面と接する部 分がソース電極9 sとして機能する。一方、ドレイン電極9 d は、酸化物半導体層7 Aと 接し、かつ、酸化物半導体層7 Aからコンタクト部17に延びている。この例では、ドレ イン電極9 d は、ソースラインSと略平行に延び、コンタクト部17において画素電極1 5と接している。

【 0 0 5 0 】

酸化物半導体層7Aおよび金属酸化物層7Bは、例えば、In、GaおよびZnのうち 少なくとも1種の金属元素を含んでもよい。本実施形態では、酸化物半導体層7Aおよび 金属酸化物層7Bは、例えば、In-Ga-Zn-O系の酸化物を含む。ここで、In-Ga-Zn-O系の酸化物は、In(インジウム)、Ga(ガリウム)、Zn(亜鉛)の 三元系酸化物であって、In、GaおよびZnの割合(組成比)は特に限定されず、例え ばIn:Ga:Zn=2:2:1、In:Ga:Zn=1:1:1、In:Ga:Zn= 1:1:2等を含む。このような酸化物半導体層7Aおよび金属酸化物層7Bは、In-Ga-Zn-O系の半導体を含む酸化物半導体膜から形成され得る。In-Ga-Zn10

20

30

O系の半導体は、アモルファスでもよいし、結晶質でもよい。結晶質 In-Ga-Zn-O系の半導体としては、 c 軸が層面に概ね垂直に配向した結晶質 In - Ga - Zn - O系 の半導体が好ましい。なお、結晶質In-Ga-Zn-O系の半導体の結晶構造は、例え ば、特開2012-134475号公報に開示されている。参考のために、特開2012 - 1 3 4 4 7 5 号公報の開示内容の全てを本明細書に援用する。 In - Ga - Zn - O系 半導体層を有するTFTは、高い移動度(a-SiTFTに比べ20倍超)および低いリ ーク電流(a-SiTFTに比べ100分の1未満)を有しているので、駆動TFTおよ び画素TFTとして好適に用いられる。

(11)

[0051]

10 酸化物半導体層7Aおよび金属酸化物層7Bは、In-Ga-Zn-O系の酸化物の代 わりに、他の酸化物を含んでいてもよい。例えばZn-O系(ZnO)、In-Zn-O 系(IZO)、Ζn-Ti-O系(ΖTO)、Cd-Ge-O系、Cd-Pb-O系、I n Sn Zn O系(例えばIn<sub>2</sub>O<sub>3</sub>-SnO<sub>2</sub>-ZnO)、In-Ga-Sn-O系 の酸化物などを含んでいてもよい。

[0052]

ここで、従来のTFT基板および参考例のTFT基板と比較しながら、本実施形態によ る効果をより詳しく説明する。

[0053]

まず、従来のTFT基板として、特許文献2に開示されたTFT基板を説明する。

[0054]

図8(a)および(b)は、それぞれ、特許文献2に開示されたTFT基板の平面図お よび断面図である。TFT基板は複数の画素を有するが、ここでは1つの画素のみを示し ている。

[0055]

図示するように、TFT基板は、ソースラインSと、ゲートラインGとを有している。 ソースラインSおよびゲートラインGによって規定される各画素には、TFT40と、画 素電極45とが形成されている。TFT40は、ゲート電極33と、ゲート絶縁層35と 、ゲート絶縁層35上に形成されたチャネル部37c、ソース部37sおよびドレイン部 37 dを有している。TFT40のチャネル部37c、ソース部37sおよびドレイン部 37 dと画素電極45とは、同じ酸化物半導体膜から一体的に形成されている。具体的に は、酸化物半導体膜の一部を低抵抗化し、画素電極45、ソース部37s、ドレイン部3 7 d として用いている。酸化物半導体膜の低抵抗化処理は、保護絶縁膜42をマスクとし て行われる。

[0056]

特許文献2に開示されたTFT基板では、酸化物半導体膜の低抵抗化を行う際のマスク の位置合わせを考慮すると、ソースラインSおよびゲートラインGにより規定される画素 領域の面積に対し、画素電極の面積が大幅に小さくなるおそれがある。従って、高い開口 率を実現することは困難である。

[0057]

次に、図8に示すTFT基板に補助容量30を設けた構成を説明する。

[0058]

図9(a)は、特許文献2に開示された従来のTFT基板(図8)に補助容量30を形 成した参考例のTFT基板1000を示す平面図である。図8と同様の構成要素には、同 じ参照符号を付している。図9(b)は、本実施形態のTFT基板101の平面図であり 、図1(a)に示す平面図のうち1つの画素領域Pixのみを示している。

[0059]

図9(a)に示すように、参考例のTFT基板1000には、下層電極(補助容量配線 ) 4 1 が設けられている。下層電極 4 1 と画素電極 4 5 とが絶縁膜を介して重なる部分が 補助容量30となる。

[0060]

下層電極41は、例えば、ゲートラインGと同じ導電膜(金属膜)を用いて形成される 。この場合、補助容量30の形成によって開口率が低下する。特に、補助容量30の面積 を大きくすると、その分だけ開口率が低下するので、高い開口率を確保することは困難で ある。

(12)

【0061】

あるいは、下層電極41は、ゲートラインGとは別の導電膜を利用して形成される場合 もある。例えば、画素電極45の下方に、透明な導電膜からなる下層電極(透明電極)4 1を形成することも考えられる。これにより、補助容量30による開口率の低下を抑制で きる。しかしながら、下層電極(透明電極)41を形成するために、透明導電膜を形成し 、パターニングするプロセスを追加する必要がある。

【0062】

なお、透明電極膜を用いて下層電極41を形成する場合には、下層電極41に補助容量 電圧を供給するために、TFT基板のうち、複数の画素領域が配置された表示領域の周辺 に位置する周辺領域にCSコンタクト部を設ける必要がある。CSコンタクト部では、例 えば、周辺領域まで延設された下層電極41と、外部から補助容量電圧が供給される金属 配線(コモン信号用配線)とを接続する。金属配線は、例えばゲートラインG(またはソ ースラインS)と同じ金属膜から形成される金属配線であってもよい。

【0063】

このように、従来のTFT基板に補助容量配線を設ける場合、ゲートラインGと同じ導 電膜を用いて補助容量電極を形成すると、開口率が低下するというデメリットがある。一 方、別途形成した透明導電膜を用いて補助容量電極を形成すると、マスクプロセスが増加 し、製造プロセスが複雑になるというデメリットがある。なお、図8および図9では、特 許文献2に開示されたTFT基板を参照して説明したが、VAモードの液晶表示装置に使 用される従来の他のTFT基板に補助容量を設ける場合でも同様のデメリットがある。 【0064】

これに対し、本実施形態では、酸化物半導体層7Aと同じ酸化物膜を利用するので、プロセスを複雑にすることなく、補助容量20の下層電極(導電体領域70c)を形成できる。また、下層電極は透明であるため、開口率を低下させることなく、所望の面積の補助容量20の形成が可能である。従来よりも面積の大きい下層電極(補助容量電極)を形成することができるので、十分な補助容量値を確保できる。例えば図9(b)に示す平面図において、画素領域Pi×における導電体領域70cを太線で示している。この図からわかるように、ソースラインSおよびゲートラインGによって規定される画素領域Pi×のうち、電極9s、9d、ラインS、Gおよびコンタクト部17と重ならない領域の略全体に、補助容量20の下層電極となる導電体領域70cを配置し、補助容量20を形成することが可能である。

【0065】

さらに、本実施形態によると、導電体領域(補助容量電極)70cとコモン信号用配線 との電気的な接続を容易に確保できる。以下、図10を参照して説明する。 【0066】

図10は、TFT基板101の模式的な平面図である。TFT基板101は、複数の画 素領域を含む表示領域90と、表示領域以外の領域(周辺領域)92とを有している。周 辺領域92には、表示領域90を包囲するようにコモン信号用配線Cが形成されている。 コモン信号用配線Cは、各画素の補助容量電極(図示せず)に接続されている。また、コ モン信号用配線Cには、端子部94を介して、外部からコモン信号が供給される。本実施 形態では、各列の画素電極における導電体領域(補助容量電極)70cが一体的に形成さ れ、配線9wによってコモン信号用配線Cに接続されていてもよい。配線9wとコモン信 号用配線Cとは、ソースラインSと同じ導電膜を用いて一体的に形成されていてもよい。 これにより、各画素の導電体領域(補助容量電極)70cを、周辺領域92にあるコモン 信号用配線Cに電気的に接続できる。端子部94は、ゲートラインGと同じ導電膜から形 成されていてもよい。端子部94とコモン信号用配線Cとを接続する配線93は、コモン



信号用配線Cと一体的に形成され、ゲート絶縁層に形成されたコンタクトホール内で、端 子部94(または端子部94と一体的に形成された配線)に接続されていてもよい。なお 、後述する実施形態では、配線9wの代わりに、接続配線9bまたは接続部9pをコモン 信号用配線Cと一体的に形成することにより、本実施形態と同様に、コモン信号用配線C と補助容量電極との電気的接続を確保できる。

【0067】

このように、本実施形態によると、従来のTFT基板において補助容量を形成すること によるデメリットをなくすことができる。すなわち、開口率の低下を抑制しつつ、簡便な プロセスで、所望の面積を有する補助容量20を形成できる。

[0068]

次に、図2を参照しながら、本実施形態における半導体装置(TFT基板)101の製造方法の一例を説明する。図2(a)~(f)は、TFT基板101におけるTFT10 および補助容量20の製造方法を説明するための工程断面図である。これらの断面図は、 図1(a)中のA-A'線に沿った断面に対応する。

[0069]

まず、図2(a)に示すように、基板1上に、ゲート用金属膜を形成した後、これを公 知のフォトリソ工程によりパターニングする。これにより、ゲート電極3およびゲートラ イン(図示せず)を含むゲート配線層を形成する。次いで、ゲート配線層を覆うように、 ゲート絶縁層5を形成する。

【0070】

基板1として、透明で絶縁性を有する基板を用いることができる。ここでは、ガラス基 板を用いる。

【0071】

ゲート用電極膜の材料は、特に限定されず、アルミニウム(A1)、タングステン(W )、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(C u)等の金属又はその合金を含む膜を適宜用いることができる。また、これら複数の膜を 積層した積層膜を用いてもよい。ここでは、ゲート用電極膜として、W膜(厚さ:300 nm)を上層、TaN膜(厚さ:30nm)を下層とする積層膜(W/TaN)を用いる

【0072】

ゲート絶縁層5として、例えば、酸化シリコン(SiO<sub>2</sub>)層や窒化シリコン(SiN<sub>x</sub>)層を用いてもよい。ここでは、ゲート絶縁層5として、酸化シリコン(SiO<sub>2</sub>)層(厚さ:50nm)を上層、窒化シリコン(SiN<sub>x</sub>)層(厚さ:325nm))を下層とする積層膜を用いる。

[0073]

次いで、図2(b)に示すように、ゲート絶縁層5の上に、例えばスパッタリング法に より酸化物半導体膜を形成し、これをパターニングすることにより酸化物半導体層7Aお よび金属酸化物層7Bを得る。酸化物半導体層7Aは、ゲート絶縁層5を介してゲート電 極3(ゲートラインG)と重なるように配置される。ここでは、酸化物半導体膜として、 例えばIn-Ga-Zn-O系半導体膜(厚さ:50nm)を用いる。酸化物半導体膜の 厚さは例えば30nm以上60nm以下であってもよい。

【0074】

この後、酸化物半導体層7Aおよび金属酸化物層7Bを覆うように、例えばスパッタリ ング法によりソース用電極膜を形成する。次いで、図2(c)に示すように、公知のフォ トリソ工程でソース用電極膜をパターニングすることにより、ソース電極9s、ドレイン 電極9d、およびソースライン(図示せず)を含むソース配線層を形成する。ソース電極 9sおよびドレイン電極9dは、酸化物半導体層7Aと接するように配置される。このよ うにして、TFT10が形成される。

【0075】

ソース用電極膜の材料は特に限定せず、アルミニウム(Al)、タングステン(W)、 <sup>50</sup>

10

20



モリブデン(Mo)、タンタル(Ta)、銅(Cu)、クロム(Cr)、チタン(Ti) 等の金属又はその合金、若しくはその金属窒化物を含む膜を適宜用いることができる。こ こでは、ソース用電極膜として、基板1側から、Ti膜(厚さ:30nm)、A1膜(2 00nm)およびTi膜(100nm)をこの順で有する積層膜(Ti/A1/Ti)を 用いる。

(14)

[0076]

続いて、図2(d)に示すように、ソース配線層および金属酸化物層7Bを覆うように、第1絶縁膜11を形成する。第1絶縁膜11として、例えばSiO2層を用いることができる。第1絶縁膜11の厚さは特に限定しないが、例えば200nm以上であれば、低抵抗化工程でより確実にマスクとして機能し得る。一方、TFT基板の省スペース化のためには500nm以下であることが好ましい。ここでは、第1絶縁膜11として、例えばSiO2層(厚さ:300nm)を用いる。

【0077】

この後、第1絶縁膜11に、金属酸化物層7Bの一部を露出する開口21と、ドレイン 電極9dの一部を露出する開口22を設ける。続いて、基板1を、還元性プラズマまたは ドーピング元素を含むプラズマに晒す(低抵抗化処理)。ここでは、還元性プラズマであ るアルゴンプラズマに晒す。これにより、金属酸化物層7Bのうち開口21によって露出 された部分の表面近傍で抵抗が低下し、導電体領域70cとなる。金属酸化物層7Bのう ち第1絶縁膜11によってマスクされ、低抵抗化されなかった領域は半導体領域70iと して残る。導電体領域70cの電気抵抗は、半導体領域70iの電気抵抗よりも低く、例 えば1×10<sup>-2</sup> cm以下であってもよい。導電体領域70cの厚さは、低抵抗化処理の 条件によって変わり得る。低抵抗化処理(プラズマ処理)の具体的な方法や、それによっ て酸化物半導体の電気抵抗を低減するメカニズムは、例えば特許文献2に記載されている 。参考のために、特許文献2の開示内容の全てを本明細書に援用する。

【0078】

次いで、図2(e)に示すように、第1絶縁膜11上および開口21、22内に、第2 絶縁膜12を形成し、次いで、公知のフォトリソ工程により、第2絶縁膜12のうち開口 22内に位置する部分を除去する。これにより、第1および第2絶縁膜11、12を貫通 し、ドレイン電極9dを露出するコンタクトホールCHが形成される。 【0079】

第2絶縁膜12は、例えば窒化珪素(SiNx)膜、酸化珪素(SiOx)膜、酸化窒 化珪素(SiOxNy;x>y)膜、窒化酸化珪素(SiNxOy;x>y)膜等を適宜 用いることができる。本実施形態では、第2絶縁膜12は、補助容量を構成する容量絶縁 膜としても利用されるため、所定の容量C<sub>cs</sub>が得られるように、第2絶縁膜12の材料や 厚さを適宜選択することが好ましい。例えば、誘電率と絶縁性の観点からSiNxが好適 に用いられ得る。第2絶縁膜12の厚さは、例えば70nm以上180nm以下である。 70nm以上であれば、より確実に絶縁性を確保できる。一方、180nm以下であれば 、より確実に所望の容量C<sub>cs</sub>が得られる。ここでは、第2絶縁膜12として、SiN膜( 厚さ:100nm)を用いる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

続いて、図2(f)に示すように、第2絶縁膜12上およびコンタクトホールCH内に 透明導電膜を形成し、これを公知のフォトリソ工程でパターニングすることにより、画素 電極15を形成する。画素電極15は、第2絶縁膜12を介して金属酸化物層7Bの導電 体領域70cと重なるように配置される。これにより、導電体領域70cを下層電極、第 2絶縁膜12を誘電体層、および画素電極15を上層電極とする補助容量20が形成され る。

【0081】

透明導電膜として、例えばITO(インジウム・錫酸化物)膜、IZO膜やZnO膜(酸化亜鉛膜)などを用いることができる。ここでは、透明導電膜として、ITO膜(厚さ:100nm)を用いる。

10

20

30

[0082]

このようにして、 画素領域 Pix内にTFT10および補助容量20を有するTFT基 板101が得られる。

(15)

【0083】

(第2の実施形態)

以下、本発明による半導体装置の第2の実施形態を説明する。本実施形態では、列方向 に隣接する2つの画素領域における導電体領域70cを、接続配線を用いて互いに電気的 に接続させる点で、第1の実施形態のTFT基板101と異なっている。

【0084】

図 3 (a)は、本実施形態の半導体装置(TFT基板)102の平面図である。ここで は、TFT基板102に2次元に配列された複数の画素領域Pixのうち、列方向に隣接 された2つの画素領域Pix1、Pix2を示している。

【0085】

図3(b)は、図3(a)中のA - A '線に沿った断面図であり、TFT基板102に おける補助容量20の一部を示す。図3(a)および(b)において、図1(a)および (b)と同様の構成要素には同じ参照符号を付し、説明を省略する。さらに、本実施形態 におけるTFT10の断面構造は、図1(b)に示す断面構造と同様であるため、ここで は図示を省略する。

【0086】

 TFT基板102では、各画素領域Pix1、Pix2における金属酸化物層7Bは、20

 互いに分離して形成されている。

【0087】

また、TFT基板102は、ソース電極9sやソースラインSと同じ導電膜から形成された接続配線9bを備えている。接続配線9bは、第1および第2画素領域Pi×1、P i×2を横切るように列方向に延設され、各画素領域Pi×1、Pi×2における金属酸 化物層7Bの導電体領域70cを互いに電気的に接続している。基板1の法線方向から見 たとき、接続配線9bは、複数のゲートラインGを跨いで形成されていてもよい。 【0088】

第1および第2画素領域Pix1、Pix2における金属酸化物層7Bの導電体領域7 0 cを接続する接続配線9bは、図示するように、ゲートラインG(m)を跨いで延設さ れる。なお、基板1の法線方向から見たとき、各列における複数の画素領域Pixを横切 るように接続配線9bを延設し、その列にある全ての画素領域Pixの導電体領域70c を電気的に接続してもよい。

30

【0089】

図示するように、ゲートラインG(m)は、TFT10の酸化物半導体層7Aの少なく とも一部と重なる第1部分と、第1部分よりも幅の小さい第2部分とを含んでいてもよい 。接続配線9bは、ゲートラインG(m)の第2部分を跨いで形成されていてもよい。 【0090】

本実施形態でも、第1の実施形態と同様に、金属酸化物層7Bの導電体領域70cを補助容量20の下層電極として機能させる。また、接続配線9bを、ソースラインSと同じ 40 導電膜を利用して形成する。このため、製造プロセスを複雑にすることなく、補助容量2 0および接続配線9bを形成できる。補助容量20は透明材料から形成されるので、補助 容量20に起因する開口率の低下を抑制できる。また、開口率を低下させることなく補助 容量20の面積を拡大できるので、所望の補助容量値を確保できる。

[0091]

さらに、本実施形態によると、次のような効果も得られる。

[0092]

前述した第1の実施形態では、金属酸化物層7Bは、ゲートラインGを跨いで列方向に 延設されている。しかしながら、このような構造を画素ピッチが小さい高精細パネルに適 用すると、TFT10と金属酸化物層7Bとを十分に離して配置することが困難になる。 特に画素領域 P i x において T F T 1 0 のソースライン S ( n + 1 ) 側に位置する領域で 、 T F T 1 0 と金属酸化物層 7 B との間隔が狭くなる。間隔を大きくするために、金属酸 化物層 7 B の幅を小さくすると、画素領域 P i x 1、 P i x 2 における金属酸化物層 7 B の導電体領域 7 0 c 同士を低抵抗で接続することが困難になる。

【0093】

これに対し、本実施形態では、第1および第2画素領域Pix1、Pix2における金 属酸化物層7Bは、互いに分離したパターンを有する。従って、各画素領域Pix1、P ix2の金属酸化物層7Bを、コンタクト部17およびTFT10から十分に離して配置 することが可能である。また、第1および第2画素領域Pix1、Pix2における金属 酸化物層7Bの導電体領域70cを、ソース用電極膜からなる、より低抵抗な接続配線9 bを用いて接続できる。従って、第1の実施形態と比べて、補助容量電極の抵抗を低減で き、負荷を小さくできる。

【0094】

なお、本実施形態では、接続配線9bを設ける分だけ、第1の実施形態よりも開口率が低下する。しかしながら、接続配線9bの面積は、補助容量20の面積よりも十分小さいので、ゲートラインGと同じ導電膜を用いて補助容量配線を形成する場合(補助容量20の面積に応じて開口率が低下する)と比べて、TFT基板の開口率を高めることができる

【0095】

次に、図面を参照しながら、TFT基板102の製造方法の一例を説明する。 【0096】 20

30

10

図 4 ( a ) ~ ( d ) は、TFT基板 1 0 2 の製造方法を説明するための工程断面図である。

【0097】

まず、図2(a)および(b)を参照しながら前述したように、基板1上にゲート電極3、ゲート絶縁層5、酸化物半導体層7Aおよび金属酸化物層7Bを形成する。 【0098】

次いで、図4(a)に示すように、ソース用電極膜を形成し、パターニングすることに より、ソース電極9s、ドレイン電極9dおよびソースライン(不図示)に加え、接続配 線9bも形成する。接続配線9bは、各画素領域Pixにおける金属酸化物層7Bの一部 上に形成される。具体的には、金属酸化物層7Bのうち導電体領域となる領域の一部上に 形成される。このとき、金属酸化物層7Bのうち接続配線9bと接する部分は、接続配線 9b(金属)と接することによって低抵抗化され、導電体領域70cとなる。この低抵抗 化を行うためには、接続配線9bの材料(ソース用電極膜の材料)として、金属酸化物層 7Bに含まれる金属よりも標準電極電位の低い金属を用いることが好ましい。金属酸化物 層7BがIn-Ga-Zn-O系酸化物層であれば、例えば、Inよりも標準電極電位の 低いTi、Mo、Alなどの金属を用いることができる。

【0099】

この後、図4(b)に示すように、開口21および22を有する第1絶縁膜11を形成 する。次いで、低抵抗化処理(プラズマ処理)を行い、金属酸化物層7Bのうち第1絶縁 <sup>40</sup> 膜11の開口21によって露出された部分を低抵抗化する。第1絶縁膜11の材料や厚さ 、低抵抗化処理の方法は、図2(d)を参照しながら前述した材料、厚さおよび低抵抗化 処理の方法と同じであってもよい。

【0100】

これにより、金属酸化物層7Bのうち開口21によって露出され、かつ、接続配線9b と接していない部分が低抵抗化される。この結果、金属酸化物層7Bのうち開口21によ って露出された領域に導電体領域70cが形成される。導電体領域70cは、本工程で低 抵抗化された部分と接続配線9bと接する部分とを含む。

この後、図4(c)および図4(d)に示すように、第2絶縁膜12および画素電極1 50

5 を形成することにより、TFT基板102を得る。第2絶縁膜12および画素電極15 を形成する工程は、図2(e)および図2(f)を参照しながら前述した工程と同様であ る。

【0102】

なお、TFT基板102の製造方法は、図4に示す方法に限定されない。例えば、TF T10として、チャネル領域上にエッチストップ膜を有する、いわゆるエッチストップ構 造のTFTを形成し、エッチストップ膜を利用して、金属酸化物層7Bの低抵抗化を行う ことも可能である。

[0103]

まず、図2(a)および(b)を参照しながら前述したように、基板1上にゲート電極 <sup>10</sup> 3、ゲート絶縁層5、酸化物半導体層7Aおよび金属酸化物層7Bを形成する。 【0104】

次いで、図5(a)に示すように、酸化物半導体層7Aおよび金属酸化物層7Bを覆う エッチストップ膜14を形成する。この後、エッチストップ膜14に、酸化物半導体層7 Aのうちチャネル領域の両側に位置する領域を露出する開口23、24と、金属酸化物層 7Bの一部を露出する開口25とを形成する。

[0105]

続いて、前述の実施形態と同様の方法で低抵抗化処理を行う。これにより、酸化物半導体層7Aのうちエッチストップ膜14の開口23、24によって露出された部分と、金属酸化物層7Bのうちエッチストップ膜14の開口25によって露出された部分とが低抵抗化されて、導電体領域70a、70b、70cとなる。酸化物半導体層7Aおよび金属酸化物層7Bのうち低抵抗化されなかった領域は半導体領域70iとして残る。

[0106]

この後、図5(b)に示すように、エッチストップ膜14上および開口23、24、2 5内にソース用電極膜を形成し、パターニングすることにより、ソース電極9s、ドレイ ン電極9d、ソースライン(図示せず)および接続配線9bを形成する。ソース電極9s は開口23内で導電体領域70aと接し、ドレイン電極9dは開口24内で導電体領域7 0bと接するように形成される。また、接続配線9bは、開口25内において、導電体領 域70cの一部と接するように形成される。ソース用電極膜の材料や厚さは、図2(c) を参照しながら前述した材料および厚さと同じであってもよい。

【0107】

この後、図5(c)および図5(d)に示すように、第2絶縁膜12および画素電極1 5を形成することにより、TFT基板102'を得る。第2絶縁膜12および画素電極1 5を形成する工程は、図2(e)および図2(f)を参照しながら前述した工程と同様で ある。このようにして、本実施形態の他のTFT基板102'を得る。

【0108】

(第3の実施形態)

以下、本発明による半導体装置の第3の実施形態を説明する。本実施形態では、列方向 に隣接する2つの画素領域における導電体領域70cを、接続部を用いて、互いに電気的 に接続させる点で、第1の実施形態のTFT基板101と異なっている。

【 0 1 0 9 】

図6(a)は、本実施形態の半導体装置(TFT基板)103の平面図である。ここで は、TFT基板103に2次元に配列された複数の画素領域Pixのうち、列方向に配列 された3つの画素領域(第1画素領域Pix1、第2画素領域Pix2および第3画素領 域Pix3)を示している。

[0110]

図6(b)は、図6(a)中のA - A '線に沿った断面図であり、TFT基板103に おける補助容量20の一部を示す。図6(a)および(b)において、図1(a)および (b)と同様の構成要素には同じ参照符号を付し、説明を省略する。さらに、本実施形態 におけるTFT10の断面構造は、図1(b)に示す断面構造と同様であるため、ここで

30

20

は図示を省略する。

【0111】

TFT基板103では、第2の実施形態と同様に、各画素領域Pix1、Pix2、P ix3における金属酸化物層7Bは、互いに分離して形成されている。 【0112】

また、TFT基板103は、ソース電極9sやソースラインSと同じ導電膜から形成された複数の接続部9pを備えている。複数の接続部9pは、互いに分離されている。各接続部9pは、列方向に隣接する2つの画素領域における金属酸化物層7Bの導電体領域7 0cを互いに電気的に接続するように配置されている。

【0113】

10

上記の構成を、図6(a)に示す画素領域Pix1~Pix3を用いて、より具体的に 説明する。第2画素領域Pix2における金属酸化物層7Bの導電体領域70cは、第1 の接続部9p(m)(mは自然数)によって、第1画素領域Pix1における金属酸化物 層7Bの導電体領域70cに接続され、かつ、第2の接続部9p(m+1)によって、第 3画素領域Pix3における金属酸化物層7Bの導電体領域70cと電気的に接続されて いる。第1の接続部9p(m)と第2の接続部9p(m+1)とは、互いに分離して形成 されている。また、各接続部9pは、対応するゲートラインGを跨ぐように延設されてい る。例えば第1の接続部9p(m)および第2の接続部9p(m+1)は、それぞれ、ゲ ートラインG(m)およびG(m+1)を跨ぐように延設されている。

【0114】

図示するように、基板1の法線方向から見たとき、ゲートラインG(m)、G(m+1)は、それぞれ、TFT10の酸化物半導体層7Aの少なくとも一部と重なる第1部分と、第1部分よりも幅の小さい第2部分とを含んでいてもよい。第1の接続部9p(m)および第2の接続部9p(m+1)は、それぞれ、ゲートラインG(m)およびG(m+1)の第2部分を跨いで形成されていてもよい。

【0115】

複数の接続部9pは、第2の実施形態における接続配線9bを、各導電体領域70cの 中央部上で分断された構造を有していてもよい。また、各接続部9pは、接続しようとす る2つの導電体領域70cの端部近傍のみと接していてもよい。

【0116】

本実施形態でも、前述の実施形態と同様に、金属酸化物層7Bの導電体領域70cを補助容量20の下層電極として機能させる。また、接続部9pを、ソースラインSと同じ導 電膜を利用して形成する。このため、製造プロセスを複雑にすることなく、補助容量20 および接続部9pを形成できる。補助容量20は透明材料から形成されるので、補助容量 20に起因する開口率の低下を抑制できる。さらに、開口率を低下させることなく補助容 量20の面積を拡大できるので、所望の補助容量値を確保できる。

【0117】

また、第2の実施形態と同様に、第1および第2画素領域Pix1、Pix2における 金属酸化物層7Bは、互いに分離したパターンを有する。このため、金属酸化物層7Bと 、コンタクト部17およびTFT10とを十分に離して配置することが可能である。また 、第1および第2画素領域Pix1、Pix2における金属酸化物層7Bの導電体領域7 0cは、ソース用電極膜からなる、より低抵抗な接続部9pを用いて接続される。従って 、第1の実施形態よりも、補助容量電極の抵抗を低減でき、負荷を小さくできる。 【0118】

なお、本実施形態では、複数の接続部9pを設ける分だけ、第1の実施形態よりも開口 率は低下する。しかしながら、各画素領域Pi×において、接続部9pに必要な面積は、 補助容量20の面積よりも十分小さいことから、ゲートラインGと同じ導電膜から補助容 量配線を形成する場合(補助容量20の面積に応じて開口率が低下する)よりも高い開口 率を実現できる。さらに、本実施形態によると、画素領域Pi×を横切るように接続配線 9bを設ける第2の実施形態よりも、補助容量20の形成に起因する開口率の低下を抑制 30

できる。

[0119]

図示していないが、基板1の法線方向から見たとき、各列における全ての画素領域Pi ×の導電体領域70cを、接続部9pで電気的に接続してもよい。これにより、配線構造 を複雑にすることなく、複数の画素領域Pixの導電体領域70c(補助容量電極として 機能する)に、共通の補助容量電圧(CS電圧)を供給し得る。 

(19)

本実施形態のTFT基板103は、図4を参照しながら前述したTFT基板102と同 様の方法で製造され得る。ただし、ソース用電極膜のパターニング工程(図4(a))に おいて、接続配線9bの代わりに、互いに分断された複数の接続部9pを形成する。また 、図5を参照しながら前述した方法と同様の方法で、エッチストップ構造を有するTFT を備えたTFT基板を製造することも可能である。なお、これらの製造工程を説明する断 面構造は、接続配線9bの代わりに接続部9pが形成される点を除くと、前述の実施形態 における図4および図5に示す断面構造と同じであるため、ここでは図示していない。 [0121]

上述したTFT基板101~103は、例えば液晶表示装置のアクティブマトリクス基 板として用いることができる。

[0122]

図7は、上記実施形態のTFT基板101~103を用いた液晶表示装置200の構成 の一例を示す模式的な断面図である。

[0123]

液晶表示装置200は、TFT基板100と、対向基板(例えばガラス基板)151と 、液晶層153とを有している。TFT基板100は、上述したTFT基板101~10 3のいずれであってもよい。対向基板151の液晶層153側には、対向電極152が形 成されている。液晶表示装置200では、TFT基板100の画素電極15と対向電極1 52との間に存在する液晶層153に電圧が印加される。画素電極15および対向電極1 52のそれぞれの液晶層153側には必要に応じて配向膜(例えば垂直配向膜)が形成さ れる。

[0124]

液晶表示装置200は、例えば次のようにして製造され得る。

[0125]

まず、ガラス基板上に、遮光膜(例えば厚さ:200nmのTi膜)を形成し、フォト リソ工程により所望の形状にパターニングする。これにより、ブラックマトリクスを形成 する。次いで、ブラックマトリクスが形成されたガラス基板上に、絶縁膜(例えば厚さ: 200nmのSiO<sub>2</sub>膜)を形成する。この後、絶縁膜上に、対向電極152を形成する 。対向電極152は、透明導電膜(例えば厚さ:100nmのITO)をスパッタ法で形 成し、これをパターニングすることによって形成される。このようにして対向基板151 を得る。

[0126]

次に、上記の実施形態で説明した方法で形成されたTFT基板100(TFT基板10 1~103)上にフォトスペーサーを配置した後、TFT基板100と対向基板151と を貼り合わせる。続いて、これらの基板100、151の間に液晶を注入することにより 、液晶層153を形成する。次いで、液晶層153が形成された基板100、151を分 断し、液晶表示装置200を得る。

[0127]

液晶表示装置200は、例えば垂直配向モード(VAモード)液晶表示装置である。も ちろん、本発明の実施形態による液晶表示装置はこれに限られず、例えば、TFT基板上 に、画素電極と対向電極とを有する、例えば、In-Plane Switching( IPS) E-F\*Fringe Field Switching(FFS) E-Fのよ うな横電界モードの液晶表示装置にも適用できる。IPSモードやFFSモードの液晶表 10

30

20

示装置のTFTの構造は良く知られているので、説明を省略する。 [0128]

なお、FFSモードの液晶表示装置などには、2層の透明電極層が設けられるため、そ れらを利用した補助容量の形成が可能である。これに対し、VAモードの液晶表示装置に は、通常、単一の透明電極層(画素電極)しか設けられていない。このため、上記実施形 態をVAモードの液晶表示装置に適用すると、別途透明電極層を追加することなく、透明 な補助容量を形成できるので、特に顕著な効果が得られる。

[0129]

上記では液晶表示装置を例に説明したが、上記実施形態のTFT基板101~103は 、有機エレクトロルミネセンス(EL)表示装置、無機エレクトロルミネセンス表示装置 10 、MEMS表示装置等の他の表示装置にも用いられ得る。

【産業上の利用可能性】

[0130]

本発明の実施形態は、アクティブマトリクス基板等の回路基板、液晶表示装置、有機工 レクトロルミネセンス(EL)表示装置および無機エレクトロルミネセンス表示装置等の 表示装置、イメージセンサー装置等の撮像装置、画像入力装置や指紋読み取り装置等の電 子装置などの薄膜トランジスタを備えた装置に広く適用できる。

【符号の説明】 [0131]

1	基板	20
3	ゲート電極	
5	ゲート絶縁層	
7 A	酸化物半導体層(活性層)	
7 E	金属酸化物層	
9 9	ソース電極	
9 c	ドレイン電極	
1 1	第 1 絶 縁 膜	
1 2	第2絶縁膜	
13	層間絶縁層	
15	画素電極	30
17	コンタクト部	
2 1	第1絶縁膜の開口	
7 (	i 金属酸化物層の半導体領域	
7 (	c 金属酸化物層の導電体領域	
1 (	酸化物半導体 T F T	
2 (	補助容量	
S	ソースライン	
G	ゲートライン	

101、102、103、102<sup>'</sup> 半導体装置(TFT基板)







【図3】







A'



## 【図7】









,70i

70c 7B



(22)

【図10】



フロントページの続き

- (74)代理人 100202197 弁理士 村瀬 成康
- (74)代理人 100202142
- 弁理士 北 倫子
- (72)発明者 内田 誠一大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

審查官 佐藤 洋允

 (56)参考文献
 特開2011-91110(JP,A)

 国際公開第2013/172185(WO,A1)

 国際公開第2012/020525(WO,A1)

 国際公開第2011/148537(WO,A1)

(58)調査した分野(Int.Cl., DB名)

G 0 2 F 1 / 1 3 6 - 1 / 1 3 6 8 H 0 1 L 2 1 / 2 8 H 0 1 L 2 9 / 7 8 6